[go: up one dir, main page]

JP2982741B2 - 集積回路の故障診断装置及びその記録媒体 - Google Patents

集積回路の故障診断装置及びその記録媒体

Info

Publication number
JP2982741B2
JP2982741B2 JP9122285A JP12228597A JP2982741B2 JP 2982741 B2 JP2982741 B2 JP 2982741B2 JP 9122285 A JP9122285 A JP 9122285A JP 12228597 A JP12228597 A JP 12228597A JP 2982741 B2 JP2982741 B2 JP 2982741B2
Authority
JP
Japan
Prior art keywords
test
failure
storage unit
device under
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9122285A
Other languages
English (en)
Other versions
JPH10312406A (ja
Inventor
和宏 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9122285A priority Critical patent/JP2982741B2/ja
Priority to EP98105769A priority patent/EP0878761A1/en
Priority to US09/050,854 priority patent/US6205559B1/en
Priority to KR1019980013877A priority patent/KR100334473B1/ko
Publication of JPH10312406A publication Critical patent/JPH10312406A/ja
Application granted granted Critical
Publication of JP2982741B2 publication Critical patent/JP2982741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路の故障診断
装置に関し、特にＣＭＯＳ集積回路デバイスのＩＤＤＱ
テスト（静止電源電流試験）結果を利用する集積回路の
故障診断装置及びその記録媒体に関するものである。
【０００２】
【従来の技術】集積回路の故障診断装置は、集積回路デ
バイスの故障箇所を特定し、その原因を突き止めるため
に使用される。
【０００３】例えば、特開平４−５５７７６号公報に
は、集積回路デバイスに故障を仮定し、その論理シミュ
レーション結果から期待値を求め、求めた期待値と汎用
テスタによる実際の測定値とを比較照合することで故障
箇所を特定する故障診断装置の技術が記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記した
ような従来の集積回路の故障診断装置では、故障を仮定
する際に、可能性がある全ての故障要因についてそれぞ
れ論理シミュレーションを実行するため、論理シミュレ
ーションに要する時間が長くなり、故障診断が長時間に
なるという問題があった。
【０００５】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、ＣＭＯ
Ｓ集積回路の故障箇所を短時間で推定する集積回路の故
障診断装置を提供することを目的とする。
【０００６】また、本発明の他の目的はＣＭＯＳ集積回
路の故障箇所を正確に指摘し、製品の信頼性向上を図る
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明の集積回路の故障診断装置は、被試験デバイスで
あるＣＭＯＳ集積回路の故障箇所を推定する集積回路の
故障診断装置であって、前記被試験デバイスの回路の構
成情報が予め格納される回路データ格納ユニットと、前
記被試験デバイスを試験するためのテストパタンである
少なくとも１つの入出力信号情報が予め格納されるテス
トベクトル格納ユニットと、前記被試験デバイスを試験
するための試験条件が予め格納されるテストプログラム
格納ユニットと、前記回路データ格納ユニット、前記テ
ストベクトル格納ユニット、及び前記テストプログラム
格納ユニットに格納された情報に基づいて、前記被試験
デバイスの動作を回路配線単位でシミュレーションする
スイッチレベルシミュレータと、前記スイッチレベルシ
ミュレータのシミュレーション結果が格納されるシミュ
レーション結果格納ユニットと、前記テストベクトル格
納ユニット、及び前記テストプログラム格納ユニットに
格納された情報に基づいて前記被試験デバイスの機能テ
スト及びＩＤＤＱテストを行うテスタと、前記テスタの
テスト結果が格納される試験結果格納ユニットと、前記
被試験デバイスの全ての回路配線情報からなる故障候補
集合の初期値を作成し、前記機能テストで不良が検出さ
れたときは処理を中止し、前記機能テストで不良が検出
されないときは、前記ＩＤＤＱテストで不良が検出され
ない前記入出力信号情報毎に対応する回路配線情報を前
記故障候補集合の初期値からそれぞれ除き、該回路配線
情報を除いた残りの回路配線情報からなる故障候補集合
を前記被試験デバイスの故障箇所として出力する故障判
定ユニットと、前記故障判定ユニットから出力される故
障箇所を表示する出力装置と、を有することを特徴とす
る。
【０００８】また、本発明の他の集積回路の故障診断装
置は、被試験デバイスであるＣＭＯＳ集積回路の故障箇
所を推定する集積回路の故障診断装置であって、前記被
試験デバイスの回路の構成情報が予め格納される回路デ
ータ格納ユニットと、前記被試験デバイスを試験するた
めのテストパタンである少なくとも１つの入出力信号情
報が予め格納されるテストベクトル格納ユニットと、前
記被試験デバイスを試験するための試験条件が予め格納
されるテストプログラム格納ユニットと、前記回路デー
タ格納ユニット、前記テストベクトル格納ユニット、及
び前記テストプログラム格納ユニットに格納された情報
に基づいて、前記被試験デバイスの動作を論理ゲート単
位でシミュレーションするロジックレベルレベルシミュ
レータと、前記ロジックレベルシミュレータのシミュレ
ーション結果から前記被試験デバイスの動作を回路配線
単位で求めるトランジスタレベル変換ユニットと、前記
トランジスタレベル変換ユニットで求めた結果が格納さ
れるシミュレーション結果格納ユニットと、前記テスト
ベクトル格納ユニット、及び前記テストプログラム格納
ユニットに格納された情報に基づいて前記被試験デバイ
スの機能テスト及びＩＤＤＱテストを行うテスタと、前
記テスタのテスト結果が格納される試験結果格納ユニッ
トと、前記被試験デバイスの全ての回路配線情報からな
る故障候補集合の初期値を作成し、前記機能テストで不
良が検出されたときは処理を中止し、前記機能テストで
不良が検出されないときは、前記ＩＤＤＱテストで不良
が検出されない前記入出力信号情報毎に対応する回路配
線情報を前記故障候補集合の初期値からそれぞれ除き、
該回路配線情報を除いた残りの回路配線情報からなる故
障候補集合を前記被試験デバイスの故障箇所として出力
する故障判定ユニットと、前記故障判定ユニットから出
力される故障箇所を表示する出力装置と、を有すること
を特徴とする。
【０００９】また、被試験デバイスであるＣＭＯＳ集積
回路の故障箇所を推定する集積回路の故障診断装置であ
って、前記被試験デバイスの回路の構成情報が予め格納
される回路データ格納ユニットと、前記被試験デバイス
を試験するためのテストパタンである少なくとも１つの
入出力信号情報が予め格納されるテストベクトル格納ユ
ニットと、前記被試験デバイスを試験するための試験条
件が予め格納されるテストプログラム格納ユニットと、
前記回路データ格納ユニット、前記テストベクトル格納
ユニット、及び前記テストプログラム格納ユニットに格
納された情報に基づいて、前記被試験デバイスの動作を
回路配線単位でシミュレーションするスイッチレベルシ
ミュレータと、前記スイッチレベルシミュレータのシミ
ュレーション結果が格納されるシミュレーション結果格
納ユニットと、前記テストベクトル格納ユニット、及び
前記テストプログラム格納ユニットに格納された情報に
基づいて前記被試験デバイスの機能テスト及びＩＤＤＱ
テストを行うテスタと、前記テスタのテスト結果が格納
される試験結果格納ユニットと、前記被試験デバイスの
全ての回路配線情報からなる故障候補集合の初期値を作
成し、前記機能テストで不良が検出されたときは処理を
中止し、前記機能テストで不良が検出されないときは、
前記ＩＤＤＱテストで不良が検出されない前記入出力信
号情報毎に対応する回路配線情報を前記故障候補集合の
初期値からそれぞれ除くとともに、該回路配線情報を除
いた残りの回路配線情報からなる故障候補集合と、前記
ＩＤＤＱテストで不良が検出された入出力信号情報毎に
対応する回路配線情報の集合とをそれぞれ乗じた集合を
被試験デバイスの故障箇所として出力する故障判定ユニ
ットと、前記故障判定ユニットから出力される故障箇所
を表示する出力装置と、を有することを特徴とする。
【００１０】ここで、上記各集積回路の故障診断装置
に、被試験デバイスの回路配線のレイアウト情報が予め
格納されるレイアウト情報格納ユニットを有し、前記故
障判定ユニットは、前記レイアウト情報を参照して、前
記被試験デバイスの全ての回路配線の情報のうち、隣接
する回路配線及び交差する回路配線の情報からなる故障
候補集合の初期値を作成してもよく、レイアウト情報か
ら被試験デバイスの故障位置を出力装置に表示させる故
障位置推定ユニットを有していてもよい。
【００１１】さらに、本発明の集積回路の故障診断装置
は、被試験デバイスであるＣＭＯＳ集積回路の故障箇所
を推定する集積回路の故障診断装置であって、前記被試
験デバイスの回路の構成情報が予め格納される回路デー
タ格納ユニットと、前記被試験デバイスを試験するため
のテストパタンである少なくとも１つの入出力信号情報
が予め格納されるテストベクトル格納ユニットと、前記
被試験デバイスを試験するための試験条件が予め格納さ
れるテストプログラム格納ユニットと、前記回路データ
格納ユニット、前記テストベクトル格納ユニット、及び
前記テストプログラム格納ユニットに格納された情報に
基づいて、前記被試験デバイスの動作を回路配線単位で
シミュレーションするスイッチレベルシミュレータと、
前記スイッチレベルシミュレータのシミュレーション結
果が格納されるシミュレーション結果格納ユニットと、
前記テストベクトル格納ユニット、及び前記テストプロ
グラム格納ユニットに格納された情報に基づいて前記被
試験デバイスの機能テスト及びＩＤＤＱテストを行うテ
スタと、前記テスタのテスト結果が格納される試験結果
格納ユニットと、前記被試験デバイスの全ての回路配線
情報からなる故障候補集合の初期値を作成し、前記機能
テストで不良が検出されたときは処理を中止し、前記機
能テストで不良が検出されないときは、前記故障候補集
合の初期値のうち、前記ＩＤＤＱテストで不良が検出さ
れない前記入出力信号情報毎に対応する回路配線情報に
対してそれぞれ１を付与し、付与された数字の最も少な
い回路配線情報から順に故障発生の可能性が高い故障箇
所として出力する故障判定ユニットと、前記故障判定ユ
ニットから出力される故障箇所を表示する出力装置と、
を有することを特徴とする。
【００１２】ここで、集積回路の故障診断装置の故障判
定ユニットは、前記機能テストで不良が検出されたとき
は、該不良が検出された入出力信号情報を含む所定の範
囲の入出力信号情報に対する処理のみを実施しなくても
よい。
【００１３】一方、本発明の記録媒体は、被試験デバイ
スであるＣＭＯＳ集積回路の回路の構成情報が予め格納
される回路データ格納ユニットと、前記被試験デバイス
を試験するためのテストパタンである少なくとも１つの
入出力信号情報が予め格納されるテストベクトル格納ユ
ニットと、前記被試験デバイスを試験するための試験条
件が予め格納されるテストプログラム格納ユニットと、
を有する集積回路の故障診断装置によって、前記被試験
デバイスの故障箇所を推定するための故障判定プログラ
ムを記録した記録媒体であって、前記回路データ格納ユ
ニット、前記テストベクトル格納ユニット、及び前記テ
ストプログラム格納ユニットに格納された情報に基づい
て、前記被試験デバイスの動作を回路配線単位でシミュ
レーションする第１の処理と、前記テストベクトル格納
ユニット、及び前記テストプログラム格納ユニットに格
納された情報に基づいて前記被試験デバイスの機能テス
ト及びＩＤＤＱテストを行う第２の処理と、前記被試験
デバイスの全ての回路配線情報からなる故障候補集合の
初期値を作成し、前記機能テストで不良が検出されたと
きは処理を中止し、前記機能テストで不良が検出されな
いときは、前記ＩＤＤＱテストで不良が検出されない前
記入出力信号情報毎に対応する回路配線情報を前記故障
候補集合の初期値からそれぞれ除き、該回路配線情報を
除いた残りの回路配線情報からなる故障候補集合を前記
被試験デバイスの故障箇所として出力する故障判定処理
と、を集積回路の故障診断装置に実行させるプログラム
を記録したことを特徴とする。
【００１４】また、本発明の他の記録媒体は、被試験デ
バイスであるＣＭＯＳ集積回路の回路の構成情報が予め
格納される回路データ格納ユニットと、前記被試験デバ
イスを試験するためのテストパタンである少なくとも１
つの入出力信号情報が予め格納されるテストベクトル格
納ユニットと、前記被試験デバイスを試験するための試
験条件が予め格納されるテストプログラム格納ユニット
と、を有する集積回路の故障診断装置によって、前記被
試験デバイスの故障箇所を推定するための故障判定プロ
グラムを記録した記録媒体であって、前記回路データ格
納ユニット、前記テストベクトル格納ユニット、及び前
記テストプログラム格納ユニットに格納された情報に基
づいて、前記被試験デバイスの動作を論理ゲート単位で
シミュレーションする第１の処理と、前記第１の処理の
シミュレーション結果から前記被試験デバイスの動作を
回路配線単位で求める第２の処理と、前記テストベクト
ル格納ユニット、及び前記テストプログラム格納ユニッ
トに格納された情報に基づいて前記被試験デバイスの機
能テスト及びＩＤＤＱテストを行う第３の処理と、前記
被試験デバイスの全ての回路配線情報からなる故障候補
集合の初期値を作成し、前記機能テストで不良が検出さ
れたときは処理を中止し、前記機能テストで不良が検出
されないときは、前記ＩＤＤＱテストで不良が検出され
ない前記入出力信号情報毎に対応する回路配線情報を前
記故障候補集合の初期値からそれぞれ除き、該回路配線
情報を除いた残りの回路配線情報からなる故障候補集合
を前記被試験デバイスの故障箇所として出力する故障判
定処理と、を集積回路の故障診断装置に実行させるプロ
グラムを記録したことを特徴とする。
【００１５】また、被試験デバイスであるＣＭＯＳ集積
回路の回路の構成情報が予め格納される回路データ格納
ユニットと、前記被試験デバイスを試験するためのテス
トパタンである少なくとも１つの入出力信号情報が予め
格納されるテストベクトル格納ユニットと、前記被試験
デバイスを試験するための試験条件が予め格納されるテ
ストプログラム格納ユニットと、を有する集積回路の故
障診断装置によって、前記被試験デバイスの故障箇所を
推定するための故障判定プログラムを記録した記録媒体
であって、前記回路データ格納ユニット、前記テストベ
クトル格納ユニット、及び前記テストプログラム格納ユ
ニットに格納された情報に基づいて、前記被試験デバイ
スの動作を回路配線単位でシミュレーションする第１の
処理と、前記テストベクトル格納ユニット、及び前記テ
ストプログラム格納ユニットに格納された情報に基づい
て前記被試験デバイスの機能テスト及びＩＤＤＱテスト
を行う第２の処理と、前記被試験デバイスの全ての回路
配線情報からなる故障候補集合の初期値を作成し、前記
機能テストで不良が検出されたときは処理を中止し、前
記機能テストで不良が検出されないときは、前記ＩＤＤ
Ｑテストで不良が検出されない前記入出力信号情報毎に
対応する回路配線情報を前記故障候補集合の初期値から
それぞれ除くとともに、該回路配線情報を除いた残りの
回路配線情報からなる故障候補集合と、前記ＩＤＤＱテ
ストで不良が検出された入出力信号情報毎に対応する回
路配線情報の集合とをそれぞれ乗じた集合を被試験デバ
イスの故障箇所として出力する故障判定処理と、を集積
回路の故障診断装置に実行させるプログラムを記録した
ことを特徴とする。
【００１６】ここで、上記記録媒体に記録されたプログ
ラムのうち、故障判定処理に、レイアウト情報格納ユニ
ットに予め格納された被試験デバイスの回路配線のレイ
アウト情報を参照して、前記被試験デバイスの全ての回
路配線の情報のうち、隣接する回路配線及び交差する回
路配線の情報からなる故障候補集合の初期値を作成させ
るプログラムを記録してもよく、レイアウト情報から被
試験デバイスの故障位置を表示させる故障位置推定処理
を集積回路の故障診断装置に実行させるプログラムを記
録してもよい。
【００１７】さらに、本発明の記録媒体は、試験デバイ
スであるＣＭＯＳ集積回路の回路の構成情報が予め格納
される回路データ格納ユニットと、前記被試験デバイス
を試験するためのテストパタンである少なくとも１つの
入出力信号情報が予め格納されるテストベクトル格納ユ
ニットと、前記被試験デバイスを試験するための試験条
件が予め格納されるテストプログラム格納ユニットと、
を有する集積回路の故障診断装置によって、前記被試験
デバイスの故障箇所を推定するための故障判定プログラ
ムを記録した記録媒体であって、前記回路データ格納ユ
ニット、前記テストベクトル格納ユニット、及び前記テ
ストプログラム格納ユニットに格納された情報に基づい
て、前記被試験デバイスの動作を回路配線単位でシミュ
レーションする第１の処理と、前記テストベクトル格納
ユニット、及び前記テストプログラム格納ユニットに格
納された情報に基づいて前記被試験デバイスの機能テス
ト及びＩＤＤＱテストを行う第２の処理と、前記被試験
デバイスの全ての回路配線情報からなる故障候補集合の
初期値を作成し、前記機能テストで不良が検出されたと
きは処理を中止し、前記機能テストで不良が検出されな
いときは、前記故障候補集合の初期値のうち、前記ＩＤ
ＤＱテストで不良が検出されない前記入出力信号情報毎
に対応する回路配線情報に対してそれぞれ１を付与し、
付与された数字の最も少ない回路配線情報から順に故障
発生の可能性が高い故障箇所として出力する故障判定処
理と、を集積回路の故障診断装置に実行させるプログラ
ムを記録したことを特徴とする。
【００１８】ここで、上記記録媒体に記録されたプログ
ラムのうち、故障判定処理に、前記機能テストで不良が
検出されたときは、該不良が検出された入出力信号情報
を含む所定の範囲の入出力信号情報に対する処理のみを
実施させないプログラムを記録してもよい。
【００１９】上記のように構成された集積回路の故障診
断装置は、ＩＤＤＱテストで不良が検出されない入出力
信号情報毎に、対応する回路配線情報を故障候補集合の
初期値からそれぞれ除くことで、被試験素子を開封する
ことなく故障箇所を推定することができる。
【００２０】また、被試験デバイスの動作を論理ゲート
単位でシミュレーションするロジックレベルレベルシミ
ュレータを有することで、被試験デバイスの動作を高速
にシミュレーションすることができる。
【００２１】また、ＩＤＤＱテストで不良が検出されな
い入出力信号情報毎に対応する回路配線情報を故障候補
集合の初期値からそれぞれ除くとともに、残りの回路配
線情報からなる故障候補集合と、ＩＤＤＱテストで不良
が検出された入出力信号情報毎に対応する回路配線情報
の集合とをそれぞれ乗じた集合を被試験デバイスの故障
箇所として出力することで、故障候補をより絞り込むこ
とができる。
【００２２】また、被試験デバイスの回路配線のレイア
ウト情報が予め格納されるレイアウト情報格納ユニット
を有し、故障判定ユニットがレイアウト情報を参照し
て、被試験デバイスの全ての回路配線の情報のうち、隣
接する回路配線及び交差する回路配線の情報からなる故
障候補集合の初期値を作成することで、故障の可能性の
ない離れた位置の回路配線の組み合せを事前に除くこと
ができるため、故障候補をより絞り込むことができる。
【００２３】また、レイアウト情報から被試験デバイス
の故障位置を出力装置に表示させる故障位置推定ユニッ
トを有することで、故障位置が判別し易くなり、各種分
析解析装置による詳細な故障解析を迅速に行うことがで
きる。
【００２４】また、故障候補集合の初期値のうち、ＩＤ
ＤＱテストで不良が検出されない入出力信号情報毎に対
応する回路配線情報に対してそれぞれ１を付与し、付与
された数字の最も少ない回路配線情報から順に故障発生
の可能性が高い故障箇所として出力することで、テスタ
のＩＤＤＱテストで誤った判定が行われた場合などでも
故障箇所を推定することができる。
【００２５】さらに、機能テストで不良が検出されたと
きは、不良が検出された入出力信号情報を含む所定の範
囲の入出力信号情報に対する処理のみを実施しないこと
で、機能不良が検出された場合でも故障診断を行うこと
ができる。
【００２６】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。
【００２７】（第１の実施の形態）図１は本発明の集積
回路の故障診断装置の第１の実施の形態の構成を示すブ
ロック図である。
【００２８】図１において、スイッチレベルシミュレー
タ１０４には、回路データ格納ユニット１０１、テスト
ベクトル格納ユニット１０２、テストプログラム格納ユ
ニット１０３、及びシミュレーション結果格納ユニット
１０７がそれぞれ接続されている。回路データ格納ユニ
ット１０１には被試験デバイスであるＤＵＴ１０６の回
路情報が格納されている。また、テストベクトル格納ユ
ニット１０２には、ＤＵＴ１０６を試験するためのテス
トパタンである複数の入出力信号情報（以下、テストベ
クトルと称す）が格納され、テストプログラム格納ユニ
ット１０３にはＤＵＴ１０６を試験するための判定条件
や試験実行速度等の試験条件がそれぞれ格納されてい
る。
【００２９】スイッチレベルシミュレータ１０４は、回
路データ格納ユニット１０１、テストベクトル格納ユニ
ット１０２、及びテストプログラム格納ユニット１０３
に格納された各情報を基に、ＤＵＴ１０６の動作を回路
配線単位で（構成要素であるトランジスタレベルで）シ
ミュレーションする。シミュレーション結果はシミュレ
ーション結果格納ユニット１０７に格納される。
【００３０】一方、テスタ１０５には、テストベクトル
格納ユニット１０２、テストプログラム格納ユニット１
０３、ＤＵＴ１０６、及び試験結果格納ユニット１０８
が接続されている。テスタ１０５は、テストベクトル格
納ユニット１０２に格納されているテストベクトル、及
びテストプログラム格納ユニット１０３に格納されてい
る試験条件にしたがってＤＵＴ１０６を試験する。テス
タ１０５の試験結果は試験結果格納ユニット１０８に格
納される。
【００３１】また、故障判定ユニット１０９には、シミ
ュレーション結果格納ユニット１０７、及び試験結果格
納ユニット１０８が接続されている。故障判定ユニット
１０９は、スイッチレベルシミュレータ１０４のシミュ
レーション結果、及びテスタ１０５の試験結果に基づい
てＤＵＴ１０６で発生している故障箇所を推定する。推
定結果は故障判定ユニット１０９に接続された出力装置
１１０に送られ、出力装置１１０は推定した故障箇所を
表示する。
【００３２】次に、本実施の形態の集積回路の故障診断
装置の動作について図２を参照して説明する。図２は本
発明の集積回路の故障診断装置の第１の実施の形態の動
作手順を示すフローチャートである。
【００３３】図２において、まず、スイッチレベルシミ
ュレータ１０４は、回路データ格納ユニット１０１に格
納されたＤＵＴ１０６の回路情報を読み込み（ステップ
Ｓ１０１）、テストベクトル格納ユニット１０２に格納
されたテストベクトル、及びテストプログラム格納ユニ
ット１０３に格納された試験条件等の情報をそれぞれ読
み込む（ステップＳ１０２）。続いて、これらの情報に
基づいてＤＵＴ１０６の動作をシミュレーションする
（ステップＳ１０３）。
【００３４】一方、テスタ１０５は、テストベクトル格
納ユニット１０２及びテストプログラム格納ユニット１
０３に格納された情報に基づいて、ＤＵＴ１０６の機能
試験及びＩＤＤＱテストをそれぞれ実行し、試験結果を
試験結果格納ユニット１０８に送る（ステップＳ１０
４）。
【００３５】次に、故障判定ユニット１０９はスイッチ
レベルシミュレータ１０４のシミュレーション結果及び
テスタ１０５の試験結果に基づき、以下の手順にしたが
ってＤＵＴ１０６の故障位置の候補を絞り込み、故障箇
所を推定する。
【００３６】まず最初に、故障判定ユニット１０９は故
障候補集合Ａを定義する（ステップＳ１０５）。短絡故
障は各配線間で発生する可能性があるため、電源及びグ
ランドを含めた配線の全集合をＮとすると、故障候補集
合Ａは、
【００３７】
【数１】 で定義される。このとき演算Ｃは、
【００３８】
【数２】 で定義される。
【００３９】次に、故障判定ユニット１０９はテスタ１
０５の試験結果を参照してＤＵＴ１０６に機能不良があ
るか否かを判定し（ステップＳ１０６）、機能不良があ
る場合は故障診断不能と判定して処理を中止する（ステ
ップＳ１０７）。また、機能不良が無い場合はそのまま
以下の故障診断処理を進める。
【００４０】まず、故障判定ユニット１０９は、テスト
ベクトルの番号を示すポインタ変数ｉに初期値１を代入
する（ステップＳ１０８）。
【００４１】次に、ポインタ変数ｉで特定されるテスト
ベクトルが処理すべきテストベクトルであるか否かを判
定する（ステップＳ１０９）。ポインタ変数ｉで特定さ
れるテストベクトルが処理すべきテストベクトルでない
場合は、全てのテストベクトルに対する処理が終了した
と判定できる。したがって、この場合は故障箇所の推定
結果を出力し（ステップＳ１１４）、故障診断処理を終
了する。
【００４２】一方、ポインタ変数ｉで特定されるテスト
ベクトルが処理すべきテストベクトルである場合、故障
判定ユニット１０９は、テスタ１０５の試験結果を基に
そのテストベクトルに対してＩＤＤＱ不良が発生してい
るか否かを判定する（ステップＳ１１０）。ＩＤＤＱ不
良が発生している場合はポインタ変数ｉをインクリメン
トし、ステップＳ１０９に戻って、次のテストベクトル
に対する処理に移行する。
【００４３】また、ＩＤＤＱ不良が発生していない場合
は、スイッチレベルシミュレータ１０４のシミュレーシ
ョン結果を参照してそのテストベクトルに対する回路内
部の配線情報を求め、”Ｈ”論理状態にある配線の集合
Ｈ、及び”Ｌ”論理状態にある配線の集合Ｌをそれぞれ
作成する（ステップＳ１１１）。
【００４４】ここで、ＩＤＤＱ不良が発生していないテ
ストベクトルを印加したときの回路状態で、”Ｈ”論理
状態にある配線と”Ｌ”論理状態にある配線間には短絡
故障がありえないことから（もしあれば、ＩＤＤＱ不良
が発生する）、それまでの処理で定義されていた故障候
補集合Ａから、集合Ｈ及び集合Ｌからなる配線の組み合
せの集合Ｃ（Ｈ，Ｌ）を除去し、故障候補集合Ａを再定
義する（ステップＳ１１２）。
【００４５】最後に、ポインタ変数ｉをインクリメント
し（ステップＳ１１３）、ステップＳ１０９に戻ってス
テップＳ１０９〜ステップＳ１１３の処理を繰り返す。
【００４６】次に、図３に示す回路構成のＤＵＴを例に
して、本実施の形態の集積回路の故障診断装置の具体的
な動作について図４〜図１１を用いて説明する。
【００４７】図３は本発明の集積回路の故障診断装置の
動作を説明するための図であり、ＤＵＴの構成例を示す
回路図である。図４は図３に示したＤＵＴを試験するた
めのテストベクトルを示す図であり、図５は図３に示し
たＤＵＴに図４に示したテストベクトルを印加したとき
のシミュレーション結果を示す図であり、図６は図３に
示したＤＵＴに図４に示したテストベクトルを印加した
ときの試験結果を示す図である。図７はＩＤＤＱテスト
の故障検出原理を説明する回路図である。また、図８〜
図１１は本発明の集積回路の故障診断装置の第１の実施
の形態の処理手順を説明する故障候補集合の内容を示す
図である。
【００４８】図３に示した回路情報は回路データ格納ユ
ニット１０１に予め格納されている。また、図４に示し
たテストベクトルは、テストベクトル格納ユニット１０
２に予め格納され、図３に示す入力端子Ａ、入力端子
Ｂ、及び出力端子Ｃにおける信号の状態をそれぞれ示し
ている。また、図５に示したシミュレーション結果はシ
ミュレーション結果格納ユニット１０７に格納され、図
６に示した試験結果は試験結果格納ユニット１０８に格
納される。
【００４９】なお、以下では図３に示したＤＵＴの配線
Ｎ２及び配線Ｎ３の間で高抵抗性の短絡故障が発生して
いると仮定して説明する。配線Ｎ２及び配線Ｎ３の間で
高抵抗性の短絡故障が発生している場合、テスタ１０５
の試験結果では図６に示すようにテストベクトル３に対
するＩＤＤＱテストで「不良（ＦＡＩＬ）」と判定され
る。これは、短絡故障によるＩＤＤＱ不良電流が流れ、
静止電源電流の値が大きくなることによる（図７参
照）。しかしながら、高抵抗性の短絡故障であるために
論理動作（機能テスト）には影響を与えない。したがっ
て、図６に示すようにテストベクトル３に対する機能テ
ストでは「良（ＰＡＳＳ）」と判定される。ところで、
図３に示したＤＵＴの全ての配線Ｎは入出力端子、電源
Ｖｄｄ、及び接地電位ＧＮＤも含めて次のようになる。
【００５０】
【数３】 よって、ステップＳ１０５の処理で故障判定ユニット１
０９が定義するＤＵＴの故障候補集合Ａは、
【００５１】
【数４】 となる。
【００５２】図８はこの故障候補集合Ａの内容を分かり
やすくした図であり、図中の「○」は短絡故障が予想さ
れる配線の組み合せを示し、図中の「×」は短絡故障が
予想されない配線の組み合せを示している。なお、ここ
までの処理では、まだ故障箇所を絞り込むための処理を
何も実行していないため、全ての配線の組み合せが、短
絡故障が予想される故障候補として挙げられている。
【００５３】次に、故障判定ユニット１０９はテスタ１
０５の試験結果から、ＤＵＴ１０６で機能不良が発生し
ているか否かを判定する（ステップＳ１０６）。図６に
示すように、図３に示したＤＵＴでは機能不良が発生し
ていないため、このＤＵＴは故障診断が可能である。
【００５４】続いて、故障判定ユニット１０９は、ステ
ップＳ１０７の処理でポインタ変数ｉに初期値１をセッ
トし、テストベクトル１が処理すべきテストベクトルで
あることを確認すると（ステップＳ１０９）、テストベ
クトル１に対するシミュレーション結果及び試験結果に
基づいて故障箇所を絞り込む。ここで、図６に示すよう
にテストベクトル１ではＩＤＤＱ不良が発生していない
ため（ステップＳ１１０）、テストベクトル１に対する
配線情報を求め、”Ｈ”論理状態にある配線の集合Ｈ、
及び”Ｌ”論理状態にある配線の集合Ｌを、スイッチレ
ベルシミュレーション１０４のシミュレーション結果に
基づいて以下のように設定する（ステップＳ１１１）。
【００５５】
【数５】 次に、この集合Ｈ及び集合ＬからＣ（Ｈ、Ｌ）を求め、
それまでの処理で定義されていた故障候補集合ＡからＣ
（Ｈ、Ｌ）を除去し、故障候補集合Ａを再定義する（ス
テップＳ１１２）。このとき、故障候補集合Ａは図９の
ようになる。図９はテストベクトル１に対する処理結果
を示す図であり、図８に示した故障候補集合Ａに対し
て、故障が予想されない配線の組み合せに「×」を付与
した図である。
【００５６】次に、ポインタ変数ｉをインクリメントし
（ステップＳ１１３）、ステップＳ１０９に戻ってテス
トベクトル２に対する処理に移行する。図６に示すよう
に、テストベクトル２に対してもＩＤＤＱ不良が発生し
ていないため（ステップＳ１１０）、集合Ｈ、集合Ｌを
テストベクトル１のときと同様に設定し（ステップＳ１
１１）、Ｃ（Ｈ、Ｌ）を求めて故障候補集合Ａから除去
し、故障候補集合Ａを再定義する。このとき、故障候補
集合Ａは図１０のようになる。図１０はテストベクトル
２に対する処理結果を示す図であり、図９に示した故障
候補集合Ａに対して、故障が予想されない配線の組み合
せに「×」を付与した図である。
【００５７】次に、ポインタ変数ｉをインクリメントし
（ステップＳ１１３）、ステップＳ１０９に戻ってテス
トベクトル３に対する処理に移行する。図６に示すよう
に、テストベクトル３に対してはＩＤＤＱ不良が発生し
ているため（ステップＳ１１０）、故障候補集合Ａの再
定義は行わずにポインタ変数ｉをインクリメントし（ス
テップＳ１１３）、ステップＳ１０９に戻ってテストベ
クトル４に対する処理に移行する。
【００５８】図６に示すように、テストベクトル４に対
してはＩＤＤＱ不良が発生してないため（ステップＳ１
１０）、テストベクトル１及びテストベクトル２のとき
と同様に、集合Ｈ、集合Ｌを設定し、Ｃ（Ｈ、Ｌ）を求
めて故障候補集合Ａから除去し、故障候補集合Ａを再定
義する。このとき、故障候補集合Ａは図１１のようにな
る。図１１はテストベクトル３に対する処理結果を示す
図であり、図１０に示した故障候補集合Ａに対して、故
障が予想されない配線の組み合せに「×」を付与した図
である。
【００５９】次に、ポインタ変数ｉをインクリメントし
（ステップＳ１１３）、ステップＳ１０９に戻ってテス
トベクトル５に対する処理に移行する。しかしながら、
テストベクトル５は存在しないため、ステップＳ１１４
に移って故障候補集合Ａを出力し、処理を終了する。
【００６０】以上の処理を行うことで、故障判定ユニッ
ト１０９は最終的な故障候補集合Ａとして、
【００６１】
【数６】 を出力する（図１１参照）。
【００６２】この中には、最初に短絡故障を仮定した故
障位置（Ｎ２，Ｎ３）が含まれ、本実施の形態の集積回
路の故障診断装置の有効性が実証されている。
【００６３】通常、ＤＵＴ１０６はパッケージに封止さ
れており、故障箇所を知るためにはパッケージを開封す
る必要がある。しかしながら、本実施の形態では、スイ
ッチレベルシミュレーショタ１０４のシミュレーション
結果とテスタ１０５の試験結果とを用い、計算機等によ
る処理のみで故障箇所を推定できるため、ＤＵＴ１０６
を開封することなく故障箇所を推定することができ、短
時間で故障診断を行うことができる。
【００６４】（第２の実施の形態）次に、本発明の第２
の実施の形態について図面を参照して説明する。
【００６５】本実施の形態の集積回路の故障診断装置
は、故障判定ユニットの処理が第１の実施の形態と異な
っている。装置構成は第１の実施の形態と同様であるた
め、その説明は省略する。
【００６６】本実施の形態の故障判定ユニットは、ＩＤ
ＤＱ不良が発生していない場合だけでなく、ＩＤＤＱ不
良が発生した場合もスイッチレベルシミュレータのシミ
ュレーション結果を利用して故障箇所を絞り込む処理を
実行する。
【００６７】次に、本実施の形態の集積回路の故障診断
装置の動作について図面を参照して説明する。
【００６８】図１２は本発明の集積回路の故障診断装置
の第２の実施の形態の動作手順を示すフローチャートで
ある。なお、図１２のステップＳ２０１〜ステップＳ２
０９については、第１の実施の形態のステップＳ１０１
〜Ｓ１０９と同様の動作であるためその説明は省略す
る。
【００６９】図１２において、ステップＳ２０９の処理
によって、ポインタ変数ｉで特定されるテストベクトル
が処理すべきテストベクトルであると判定された場合、
故障判定ユニットは、まず、スイッチレベルシミュレー
タのシミュレーション結果に基づいて、そのテストベク
トルに対する配線情報を求め、”Ｈ”論理状態である配
線の集合Ｈ、及び”Ｌ”論理状態である配線の集合Ｌを
それぞれ作成する（ステップＳ２１０）。
【００７０】次に、ポインタ変数ｉで特定されるテスト
ベクトルに対してＩＤＤＱ不良が発生しているか否かを
検出する（ステップＳ２１１）。ＩＤＤＱ不良が発生し
ていない場合、Ｃ（Ｈ，Ｌ）に含まれる配線には短絡故
障がありえないため、それまでの処理で定義されていた
故障候補集合ＡからＣ（Ｈ，Ｌ）を除去し、故障候補集
合Ａを再定義する（ステップＳ２１２）。一方、ＩＤＤ
Ｑ不良が発生している場合、単一故障であれば、その故
障配線はＣ（Ｈ，Ｌ）に必ず含まれているため、故障判
定ユニットは、それまでの故障候補集合ＡとＣ（Ｈ，
Ｌ）との集合積をとり、故障候補集合Ａを再定義する
（ステップＳ２１３）。
【００７１】最後に、ポインタ変数ｉをインクリメント
し（ステップＳ２１４）、ステップＳ２０９に戻ってス
テップＳ２０９〜Ｓ２１５を繰り返す。
【００７２】次に、第１の実施の形態と同様に図３に示
すＤＵＴを例にして、本実施の形態の集積回路の故障診
断装置の具体的な動作について図１３及び図１４を用い
て説明する。
【００７３】図１３及び図１４は本発明の集積回路の故
障診断装置の第２の実施の形態の処理手順を説明する故
障候補集合の内容を示す図である。
【００７４】なお、テストベクトル１、及びテストベク
トル２に対する処理は第１の実施の形態と同様である。
【００７５】図６に示すように、テストベクトル３に対
してはＩＤＤＱ不良が発生しているため、故障が単一故
障である場合、故障箇所はＣ（Ｈ，Ｌ）に含まれてい
る。すなわち、
【００７６】
【数７】 として、
【００７７】
【数８】 で示される集合Ｃ（Ｈ，Ｌ）には故障配線が含まれる。
したがって、それまでの処理で定義された故障候補集合
ＡとＣ（Ｈ，Ｌ）との集合積を算出することで、図１３
に示すように、故障候補集合Ａは、
【００７８】
【数９】 と再定義される。
【００７９】図１３は本実施の形態のテストベクトル３
に対する処理結果を示す図であり、第１の実施の形態の
図１０で示した故障候補集合Ａに対して、故障が予想さ
れない配線の組み合せに「×」を付与した図である。
【００８０】続いて、第１の実施の形態と同様にテスト
ベクトル４に対する処理を行うと、最終的に故障候補集
合Ａは図１４に示すように、
【００８１】
【数１０】 となり、故障候補が５つまでに絞り込まれる。
【００８２】なお、図１４はテストベクトル４に対する
処理結果を示す図であり、図１３に示した故障候補集合
Ａに対して、故障が予想されない配線の組み合せに
「×」を付与した図である。
【００８３】したがって、本実施の形態によれば、ＩＤ
ＤＱ不良が検出されないときのシミュレータデータのみ
ならず、ＩＤＤＱ不良が検出されたときのシミュレーシ
ョンデータも利用して故障診断が行われるため、ＤＵＴ
の故障が単一故障であるとき、より故障箇所を絞り込む
ことが可能になり、故障箇所をより正確に推定すること
ができる。
【００８４】（第３の実施の形態）次に、本発明の第３
の実施の形態について図面を参照して説明する。
【００８５】図１５は本発明の集積回路の故障診断装置
の第３の実施の形態の構成を示すブロック図である。
【００８６】図１５において、本実施の形態の集積回路
の故障診断装置は、ＤＵＴの回路配線のレイアウト情報
が格納されるレイアウト情報格納ユニット１１１を有
し、故障判定ユニットがレイアウト情報を基にＤＵＴの
故障箇所の候補を予め絞り込む点が第１の実施の形態と
異なっている。その他の構成は第１の実施の形態と同様
であるため、その説明は省略する。
【００８７】次に本実施の形態の集積回路の故障診断装
置の動作について図面を参照して説明する。
【００８８】図１６は本発明の集積回路の故障診断装置
の第３の実施の形態の動作手順を示すフローチャートで
ある。なお、図１６のステップＳ３０１〜ステップＳ３
０５については、第１の実施の形態のステップＳ１０１
〜Ｓ１０５と同様の動作であるためその説明は省略す
る。
【００８９】ステップＳ３０１〜Ｓ３０５が終了する
と、故障判定ユニットは、まず、レイアウト情報格納ユ
ニット１１１に格納されたレイアウト情報を用いて、故
障候補集合Ａの初期値Ｃ（Ｎ，Ｎ）のうち、隣接する配
線の組み合せ及び交差する配線の組み合せのみを残し
て、その他の配線の組み合せを初期値Ｃ（Ｎ，Ｎ）から
除去し、故障候補集合Ａを再定義する（ステップＳ３０
６）。
【００９０】それ以降の動作（ステップＳ３０７〜Ｓ３
１５）は第１の実施の形態のステップＳ１０６〜Ｓ１１
４と同様であるため、その説明は省略する。
【００９１】次に、第１の実施の形態と同様に図３に示
すＤＵＴを例にして、本実施の形態の集積回路の故障診
断装置の具体的な動作について図１７〜図２１を用いて
説明する。
【００９２】図１７は図３に示した回路図の配線レイア
ウトを示す平面図である。また図１８〜図２１は本発明
の集積回路の故障診断装置の第３の実施の形態の処理手
順を説明する故障候補集合の内容を示す図である。
【００９３】図３に示したＤＵＴのレイアウトが図１７
に示す通りであるとすると、ステップＳ３０６の処理で
再定義される故障候補集合Ａは図１８のようになる。図
１８は隣接、または交差する配線の組み合せに故障候補
として「○」を付与し、その他の配線の組み合せは短絡
故障が予想されないとして「×」を付与している。
【００９４】以降の処理は第１の実施の形態と同様に行
われる。ここで、テストベクトル１に対する処理の結
果、図１８に示した故障候補集合Ａに対して、短絡故障
が予想されない配線の組み合せに「×」を付与した故障
候補集合Ａが図１９である。また、テストベクトル２に
対する処理の結果、図１９に示した故障候補集合Ａに対
して、短絡故障が予想されない配線の組み合せに「×」
を付与した故障候補集合Ａが図２０である。さらに、テ
ストベクトル４に対する処理の結果、図２０に示した故
障候補集合Ａに対して、短絡故障が予想されない配線の
組み合せに「×」を付与した故障候補集合Ａが図２１で
ある。したがって、図２１に示すように、本実施の形態
では最終的に故障候補が２つに絞り込むこまれている。
【００９５】よって、本実施の形態によれば、ＤＵＴの
レイアウト情報を利用し、予め隣接した配線の組み合わ
せあるいは交差した配線の組み合せのみを故障候補にす
るため、故障候補の対象とはならない配線の組み合せが
始めから除外され、故障箇所をより正確に推定すること
ができる。
【００９６】なお、本実施の形態ではステップＳ３０７
以降の処理を第１の実施の形態と同様とした場合で説明
したが、第２の実施の形態と同様に行ってもよい。
【００９７】（第４の実施の形態）次に、本発明の第４
の実施の形態について図面を参照して詳細に説明する。
【００９８】図２２は本発明の集積回路の故障診断装置
の第４の実施の形態の構成を示すブロック図である。
【００９９】図２２において、本実施の形態の集積回路
の故障診断装置は、レイアウト情報格納ユニットに格納
されたＤＵＴのレイアウト情報から、故障の発生してい
る物理的位置を指摘する故障位置推定ユニット１１２を
有している点が第３の実施の形態と異なっている。その
他の構成は第３の実施の形態と同様であるため、その説
明は省略する。
【０１００】次に本実施の形態の集積回路の故障診断装
置の動作について図面を参照して説明する。
【０１０１】図２３は本発明の集積回路の故障診断装置
の第４の実施の形態の動作手順を示すフローチャートで
ある。なお、図２３のステップＳ４０１〜ステップＳ４
１０については、第３の実施の形態のステップＳ３０１
〜Ｓ３１０と同様の動作であるためその説明は省略す
る。
【０１０２】図２３において、故障判定ユニットのステ
ップ４１０の処理によって、全てのテストベクトルに対
する処理が終了したと判定された場合、故障位置推定ユ
ニット１１２は、レイアウト情報格納ユニットに格納さ
れたＤＵＴのレイアウト情報から故障候補の物理的な位
置を指摘する（ステップ４１５）。すなわち、最終的に
残された各故障候補について、それぞれＤＵＴのチップ
上における物理的位置を求め、各故障候補と対にして出
力する。
【０１０３】以降のステップＳ４１１〜ステップＳ４１
４については、第３の実施の形態のステップＳ３１１〜
Ｓ３１４と同様の動作であるためその説明は省略する。
【０１０４】次に、第１の実施の形態と同様に図３に示
すＤＵＴを例にして、本実施の形態の集積回路の故障診
断装置の具体的な動作について図２４を用いて説明す
る。なお、ＤＵＴのレイアウト情報は図１７に示した通
りである。
【０１０５】図２４は図３に示した回路図の配線レイア
ウトを示す平面図である。
【０１０６】第３の実施の形態で示したように、最終的
な故障候補は、配線Ｎ２と配線Ｎ３の組み合せ、及び配
線Ｎ６と配線Ｎ７の組み合せである。故障位置推定ユニ
ット１１２は、図１７に示したＤＵＴのレイアウト情報
から各配線の位置を特定し、配線Ｎ２と配線Ｎ３の隣接
箇所または交差箇所、及び配線Ｎ６と配線Ｎ７の隣接箇
所または交差箇所をそれぞれ求める。このとき、これら
に該当する箇所は図２４に示すようになる。
【０１０７】次に、これらの位置を故障箇所として指摘
し（ステップ４１５）、図２４に示すように、「配線Ｎ
２と配線Ｎ３との短絡故障」「配線Ｎ６と配線Ｎ７との
短絡故障」の表示とともに、その物理的な位置を合わせ
て表示する（ステップ４１６）。
【０１０８】したがって、本実施の形態によれば、ＤＵ
Ｔのレイアウト情報を利用し、物理的な故障位置を表示
することで、各種分析解析装置による詳細な故障解析を
迅速に行うことができる。
【０１０９】（第５の実施の形態）次に、本発明の第５
の実施の形態について図面を参照して説明する。
【０１１０】本実施の形態の集積回路の故障診断装置
は、故障判定ユニットの処理が第１の実施の形態と異な
っている。装置構成は第１の実施の形態と同様であるた
め、その説明は省略する。
【０１１１】本実施の形態の故障判定ユニットは、スイ
ッチレベルシミュレータのシミュレーション結果とテス
タの試験結果とから、ＤＵＴの故障箇所をその可能性が
高い順に指摘する。
【０１１２】次に、本実施の形態の集積回路の故障診断
装置の動作について図面を参照して説明する。
【０１１３】図２５は本発明の集積回路の故障診断装置
の第５の実施の形態の動作手順を示すフローチャートで
ある。なお、図２５のステップＳ５０１〜ステップＳ５
０４については、第１の実施の形態のステップＳ１０１
〜Ｓ１０４と同様の動作であるためその説明は省略す
る。
【０１１４】図２５において、ステップＳ５０１〜Ｓ５
０４の処理が終了後、故障判定ユニットは、Ｉを故障候
補とする変数Ａ（Ｉ）を定義し、まず最初に初期値とし
て０を代入する（ステップＳ５０５）。
【０１１５】次に、テスタの試験結果からＤＵＴに機能
不良があるか否かを判定し（ステップＳ５０６）、機能
不良がある場合は故障診断不能として処理を終了する
（ステップＳ５０７）。機能不良がない場合はステップ
Ｓ５０８に移ってポインタ変数ｉに初期値１をセットし
た後、ポインタ変数ｉによって特定されるテストベクト
ルが処理すべきテストベクトルであるか否かを確認する
（ステップＳ５０９）。次に、そのテストベクトルに対
してＩＤＤＱ不良が発生しているか否かを判定し（ステ
ップＳ５１０）、第１の実施の形態と同様に、”Ｈ”論
理状態である配線の集合Ｈ、及び”Ｌ”論理状態である
配線の集合Ｌをそれぞれ設定する（ステップＳ５１
１）。
【０１１６】次に、故障候補ＩがＣ（Ｈ，Ｌ）に含まれ
るならば、該当するＡ（Ｉ）の値をそれぞれインクリメ
ントする（ステップＳ５１２）。すなわち、第１の実施
の形態では故障が予想されない配線の組み合せを故障候
補集合Ａから除去したが、第５の実施の形態では故障候
補集合Ａから除去する代りに、故障が予想されないと判
定された回数をカウントする。
【０１１７】最後に、ポインタ変数ｉをインクリメント
し（ステップＳ５１３）、ステップＳ５０９に戻って、
ステップＳ５０９〜ステップＳ５１３の処理を繰り返
す。
【０１１８】そして、ステップＳ５０９の処理で全ての
テストベクトルに対する処理が終了したことを確認する
と、最終的にＡ（Ｉ）の値を調べ、値の少ない配線の組
み合せから順に短絡故障の可能性が高い故障候補として
出力する（ステップＳ５１４）。
【０１１９】次に、第１の実施の形態と同様に図３に示
すＤＵＴを例にして、本実施の形態の集積回路の故障診
断装置の具体的な動作について図２６〜図２８を用いて
説明する。
【０１２０】図２６は図３に示したＤＵＴに図４に示し
たテストベクトルを印加したときの試験結果を示す図で
ある。また、図２７〜図２９は本発明の集積回路の故障
診断装置の第５の実施の形態の処理手順を説明する故障
候補集合の内容を示す図である。
【０１２１】なお、本実施の形態では図２６に示すよう
にノイズや回路状態等によりＩＤＤＱ不良が誤って検出
された場合（テストベクトル４の印加時）を例にして説
明する。
【０１２２】ステップＳ５０５の処理で、故障判定ユニ
ットによって定義されるＡ（Ｉ）は図２７に示すように
なる。また、テストベクトル１に対するステップＳ５０
９〜Ｓ５１３の処理によって、故障が予想されない配線
の組み合せにそれぞれ「１」を加算したのが図２８であ
る。同様にして、テストベクトル２に対するステップＳ
５０９〜Ｓ５１３の処理によって、故障が予想されない
配線の組み合せにそれぞれ「１」を加算したのが図２９
である。テストベクトル３、４に対しては、ＩＤＤＱ不
良が検出されているため、上記のような処理を行わな
い。
【０１２３】したがって、最終的にＡ（Ｉ）の数が最も
少ないもの、すなわち、図２９中の「０」で示される配
線の組み合せ（例えば、配線ＢとＣ、配線ＡとＮ４等）
が短絡故障の可能性が最も高い故障候補として出力さ
れ、次いで、図２９中の「１」で示される配線の組み合
せ（例えば、配線ＡとＢ、配線ＣとＮ１等）が短絡故障
の可能性が次に高いものとして出力される（ステップＳ
５１４）。
【０１２４】したがって、本実施の形態によれば、短絡
故障の可能性が高い順に故障候補が提示されるため、テ
スタのＩＤＤＱテストで誤った判定が行われた場合でも
故障箇所を推定することができる。その結果、短絡故障
を起こしていない配線を故障箇所として提示する誤診断
が防止される。
【０１２５】（第６の実施の形態）次に、本発明の第６
の実施の形態について図面を参照して詳細に説明する。
【０１２６】本実施の形態の集積回路の故障診断装置
は、故障判定ユニットの処理が第１の実施の形態と異な
っている。故障診断装置の構成は第１の実施の形態と同
様であるため、その説明は省略する。
【０１２７】本実施の形態の故障判定ユニットは、テス
タの試験結果で機能不良が検出されたときでも、故障診
断を中止せずに処理を続行する。すなわち、本実施の形
態では、機能不良が検出されたテストベクトルより前の
所定の数（ｑ）のテストベクトルと、機能不良が検出さ
れたテストベクトルより後の所定の数（ｐ）のテストベ
クトルとに関しては第１の実施の形態と同様に故障の絞
り込み処理を実施しない。その他の機能不良が検出され
ないテストベクトルに対しては第１の実施の形態と同様
に故障箇所を絞り込む処理を実行する。
【０１２８】これは、機能不良が検出されたテストベク
トルがあっても、そのテストベクトルの前後の所定の範
囲のテストベクトルを除けば、ＤＵＴの動作を正確にシ
ミュレーションすることができるからである。
【０１２９】次に本実施の形態の集積回路の故障診断装
置の動作について図面を参照して説明する。
【０１３０】図３０は本発明の集積回路の故障診断装置
の第６の実施の形態の動作手順を示すフローチャートで
ある。また、図３１はＤＵＴのシミュレーション結果、
機能テスト結果、及びＩＤＤＱテスト結果の一例を示す
図である。なお、図３０のステップＳ６０１〜ステップ
Ｓ６０５については、第１の実施の形態のステップＳ１
０１〜Ｓ１０５と同様の動作であるためその説明は省略
する。
【０１３１】図３０において、ステップＳ６０１〜Ｓ６
０５の処理が終了すると、故障判定ユニットは、テスト
ベクトルの番号を示すポインタ変数ｉに初期値１を代入
する（ステップＳ６０６）。
【０１３２】次に、ポインタ変数ｉで特定されるテスト
ベクトルが処理すべきテストベクトルであるか否かを判
定し（ステップＳ６０７）、そのテストベクトルが処理
すべきテストベクトルでない場合は、全てのテストベク
トルに対する処理が終了したと判定して診断結果を出力
し（ステップＳ６１３）、故障診断処理を終了する。
【０１３３】一方、ポインタ変数ｉで特定されるテスト
ベクトルが処理すべきテストベクトルである場合、故障
判定ユニットは、テスタの試験結果を参照し、ポインタ
変数ｉ−ｐに対応するテストベクトルからポインタ変数
ｉ＋ｑに対応するテストベクトルまでの間で機能不良が
発生しているか否かを検出する（ステップＳ６０８）。
ここで、機能不良が検出されない場合は、第１の実施の
形態のステップＳ１１０〜Ｓ１１２と同様に、該当する
テストベクトルに対してＩＤＤＱ不良が発生しているか
否かを検出し（ステップＳ６０９）、ＩＤＤＱ不良が検
出されない場合は、”Ｈ”論理状態である配線の集合
Ｈ、及び”Ｌ”論理状態である配線の集合Ｌをそれぞれ
設定し（ステップＳ６１０）、Ｃ（Ｈ，Ｌ）を求め、そ
れまでの処理で定義されていた故障候補集合ＡからＣ
（Ｈ，Ｌ）を除去し、故障候補集合Ａを再定義する（ス
テップＳ６１１）。最後にポインタ変数ｉをインクリメ
ントし（ステップＳ６１２）、ステップＳ６０７に戻っ
てステップＳ６０７〜ステップＳ６１２の処理を繰り返
す。
【０１３４】一方、ステップＳ６０８で、機能不良が検
出された場合は、ステップＳ６１２に進んで、ポインタ
変数ｉをインクリメントする。
【０１３５】ここで、例えばＤＵＴのスイッチレベルシ
ミュレーショタのシミュレーション結果、テスタの機能
テスト、及びＩＤＤＱテスト結果とが図３１に示すよう
になり、ｑ＝１０、ｐ＝５と設定して、機能不良がテス
トベクトル１００で検出されたとすると、故障判定ユニ
ットは、テストベクトル１〜８９については、ＩＤＤＱ
不良の有無による故障の絞り込み処理を行う。
【０１３６】次に、ポインタ変数ｉ＝９０になると、ス
テップＳ６０８の処理でテストベクトル１００に対する
機能不良が検出され、故障判定ユニットはステップＳ６
１２に進んでポインタ変数ｉをインクリメントする（ス
テップＳ６１２）。
【０１３７】そして、ポインタ変数ｉが９１から１０５
まで同様の処理を繰り返し、ポインタ変数ｉ＝１０６以
降はステップＳ６０９〜ステップＳ６１１の処理を実行
する。
【０１３８】以上の処理を最後のテストベクトルまで繰
り返すことで、最終的に故障候補集合Ａが出力される
（ステップＳ６１３）。
【０１３９】したがって、本実施の形態によれば、機能
不良が検出された場合でも故障診断を行うことができる
ため、より多くの不良デバイスに対する故障診断を行う
ことができる。
【０１４０】なお、本実施の形態ではステップＳ６０９
以降の処理を、第１の実施の形態と同様とした場合で説
明したが、第２の実施の形態または第５の実施の形態と
同様に行ってもよい。また、レイアウト情報格納ユニッ
トを有している場合は第３の実施の形態と同様に行って
もよい。加えて故障位置推定ユニットを有している場合
は、第４の実施の形態と同様に行ってもよい。
【０１４１】（第７の実施の形態）次に、本発明の第７
の実施の形態について図面を参照して説明する。
【０１４２】図３２は本発明の集積回路の故障診断装置
の第７の実施の形態の構成を示すブロック図である。
【０１４３】図３２において、本実施の形態の集積回路
の故障診断装置は、第１の実施の形態で示したスイッチ
レベルシミュレータの代わりに、ロジックシミュレータ
１１３、及びトランジスタレベル変換ユニット１１４が
設けられている。ロジックシミュレータ１１３はＤＵＴ
の動作を論理ゲート単位で（論理ゲートレベルで）シミ
ュレーションする。また、トランジスタレベル変換ユニ
ット１１４はロジックシミュレータ１１３のシミュレー
ション結果からトランジスタレベルの状態値を求める。
【０１４４】次に、本実施の形態の集積回路の故障診断
装置の動作について図面を参照して説明する。
【０１４５】図３３は本発明の集積回路の故障診断装置
の第７の実施の形態の動作手順を示すフローチャートで
ある。なお、図３３のステップＳ７０５〜ステップＳ７
１５については、第１の実施の形態のステップＳ１０４
〜Ｓ１１４と同様の動作であるためその説明は省略す
る。
【０１４６】本実施の形態では、スイッチレベルシミュ
レータではなくロジックシミュレータ１１３が回路デー
タ格納ユニットに格納されたＤＵＴの回路情報（論理ゲ
ートレベル）を読み込み（ステップＳ７０１）、テスト
ベクトル格納ユニットに格納された入出力信号情報、及
びテストプログラム格納ユニットに格納された試験条件
等の情報をそれぞれ読み込む（ステップＳ７０２）。続
いて、これらの情報に基づいてＤＵＴの動作を論理ゲー
トレベルでシミュレーションする（ステップＳ７０
３）。
【０１４７】一方、トランジスタレベル変換ユニット１
１４はロジックシミュレータ１１３のシミュレーション
結果からトランジスタレベルの動作を求める（ステップ
Ｓ７０４）。こうして得られたＤＵＴのトランジスタレ
ベルの回路動作情報から第１の実施の形態の動作手順と
同様の処理を行い、故障箇所の絞り込みを行う。
【０１４８】次に、本実施の形態の集積回路の故障診断
装置の具体的な動作について図３４〜図３７を用いて説
明する。
【０１４９】図３４は図３に示したＤＵＴのゲートレベ
ルでの構成例を示す回路図である。図３５は本発明の集
積回路の故障診断装置の第７の実施の形態の処理手順を
説明する論理ゲートレベルでのシミュレーション結果を
示す図である。また、図３６及び図３７は本発明の集積
回路の故障診断装置の第７の実施の形態の処理手順を説
明するトランジスタレベルでのシミュレーション結果を
示す図である。
【０１５０】回路データ格納ユニットには、図３４に示
すＤＵＴの論理ゲートレベルの回路情報、及び各入出力
端子と内部状態の対応表が格納されている。
【０１５１】ロジックシミュレータ１１３はＤＵＴの回
路情報及びテストベクトルを読み込み、ＤＵＴの論理ゲ
ートレベルでのシミュレーションを行う（Ｓ７０３）。
【０１５２】この結果を図３５に示す。図３５に示した
シミュレーション結果はトランジスタレベル変換ユニッ
ト１１４に送られ、トランジスタレベル変換ユニット１
１４は、図３６に示す対応表を参照しながらＤＵＴの回
路動作をトランジスタレベルで求める（ステップＳ７０
４）。トランジスタレベル変換ユニット１１４の処理結
果は図３７に示す通りである。
【０１５３】以降、ステップＳ７０５〜Ｓ７１５の処理
で第１の実施の形態と同様にＤＵＴの故障箇所を絞り込
む処理を実行し、最終的に故障候補集合Ａを出力する。
【０１５４】したがって、本実施の形態によれば、ＤＵ
Ｔの回路動作を把握するためにロジックシミュレータを
使用し、さらにそのシミュレーション結果を利用してＤ
ＵＴの全ての配線の論理状態を対応表を参照しながら把
握するため、高速な故障診断が可能になり、診断時間が
短縮される。
【０１５５】なお、本実施の形態ではステップＳ７０５
以降の処理を、第１の実施の形態と同様とした場合で説
明したが、第２の実施の形態、第５の実施の形態、また
は第６の実施の形態と同様に行ってもよい。また、レイ
アウト情報格納ユニットを有している場合は第３の実施
の形態と同様に行ってもよい。加えて故障位置推定ユニ
ットを有している場合は、第４の実施の形態と同様に行
ってもよい。
【０１５６】なお、上記各実施の形態の構成のうち、ス
イッチレベルシミュレータ、ロジックシミュレータ、ト
ランジスタレベル変換ユニット、テスタ、故障判定ユニ
ット、及び故障位置推定ユニットで実行する各処理はＣ
ＰＵを備えた計算機で行ってもよい。その場合、計算機
は故障診断のための処理プログラムが記録された不図示
の記録媒体を有し、上述した故障診断の各処理手順は、
記録媒体に記録された処理プログラムにしたがって実行
される。ここで、記録媒体は磁気ディスク、半導体メモ
リ、あるいはその他の記録媒体であってもよい。
【０１５７】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【０１５８】請求項１及び８に記載のものにおいては、
計算機等による処理のみで故障箇所を推定できるため、
被試験デバイスを開封することなく故障箇所を推定する
ことができ、短時間で故障診断を行うことが可能にな
る。
【０１５９】請求項２及び９に記載のものにおいては、
高速に故障診断を行うことができるため、診断時間が短
縮される。
【０１６０】請求項３及び１０に記載のもににおいて
は、被試験デバイスの故障が単一故障であるとき、より
故障箇所を絞り込むことが可能になり、故障箇所をより
正確に推定することができる。
【０１６１】請求項４及び１１に記載のものにおいて
は、故障の可能性のない離れた位置の回路配線の組み合
せを事前に除くことができるため、故障候補をより絞り
込むことが可能になり、故障箇所をより正確に推定する
ことができる。
【０１６２】請求項５及び１２に記載のものにおいて
は、各種分析解析装置による詳細な故障解析を迅速に行
うことができる。
【０１６３】請求項６及び１３に記載のものにおいて
は、短絡故障の可能性が高い順に故障候補が提示される
ため、テスタのＩＤＤＱテストで誤った判定が行われた
場合でも故障箇所を推定することができる。その結果、
故障を起こしていない配線を故障箇所として提示する誤
診断が防止される。
【０１６４】請求項７及び１４に記載のものにおいて
は、機能テストで不良が検出されたときは、不良が検出
された入出力信号情報を含む所定の範囲の入出力信号情
報に対する処理のみを中止することで、機能不良が検出
された場合でも故障診断を行うことができるため、より
多くの不良デバイスに対する故障診断を行うことができ
る。
【図面の簡単な説明】
【図１】本発明の集積回路の故障診断装置の第１の実施
の形態の構成を示すブロック図である。
【図２】本発明の集積回路の故障診断装置の第１の実施
の形態の動作手順を示すフローチャートである。
【図３】本発明の集積回路の故障診断装置の動作を説明
するための図であり、ＤＵＴの構成例を示す回路図であ
る。
【図４】図３に示したＤＵＴを試験するためのテストベ
クトルを示す図である。
【図５】図３に示したＤＵＴに図４に示したテストベク
トルを印加したときのシミュレーション結果を示す図で
ある。
【図６】図３に示したＤＵＴに図４に示したテストベク
トルを印加したときの試験結果を示す図である。
【図７】ＩＤＤＱテストの故障検出原理を説明する回路
図である。
【図８】本発明の集積回路の故障診断装置の第１の実施
の形態の処理手順を説明する故障候補集合の内容を示す
図である。
【図９】本発明の集積回路の故障診断装置の第１の実施
の形態の処理手順を説明する故障候補集合の内容を示す
図である。
【図１０】本発明の集積回路の故障診断装置の第１の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図１１】本発明の集積回路の故障診断装置の第１の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図１２】本発明の集積回路の故障診断装置の第２の実
施の形態の動作手順を示すフローチャートである。
【図１３】本発明の集積回路の故障診断装置の第１の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図１４】本発明の集積回路の故障診断装置の第１の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図１５】本発明の集積回路の故障診断装置の第３の実
施の形態の構成を示すブロック図である。
【図１６】本発明の集積回路の故障診断装置の第３の実
施の形態の動作手順を示すフローチャートである。
【図１７】図３に示した回路図の配線レイアウトを示す
平面図である。
【図１８】本発明の集積回路の故障診断装置の第３の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図１９】本発明の集積回路の故障診断装置の第３の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図２０】本発明の集積回路の故障診断装置の第３の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図２１】本発明の集積回路の故障診断装置の第３の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図２２】本発明の集積回路の故障診断装置の第４の実
施の形態の構成を示すブロック図である。
【図２３】本発明の集積回路の故障診断装置の第４の実
施の形態の動作手順を示すフローチャートである。
【図２４】図３に示した回路図の配線レイアウトを示す
平面図である。
【図２５】本発明の集積回路の故障診断装置の第５の実
施の形態の動作手順を示すフローチャートである。
【図２６】図３に示したＤＵＴに図４に示したテストベ
クトルを印加したときの試験結果を示す図である。
【図２７】本発明の集積回路の故障診断装置の第５の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図２８】本発明の集積回路の故障診断装置の第５の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図２９】本発明の集積回路の故障診断装置の第５の実
施の形態の処理手順を説明する故障候補集合の内容を示
す図である。
【図３０】本発明の集積回路の故障診断装置の第６の実
施の形態の動作手順を示すフローチャートである。
【図３１】図３１はＤＵＴのシミュレーション結果、機
能テスト結果、及びＩＤＤＱテスト結果の一例を示す図
である。
【図３２】本発明の集積回路の故障診断装置の第７の実
施の形態の構成を示すブロック図である。
【図３３】本発明の集積回路の故障診断装置の第７の実
施の形態の動作手順を示すフローチャートである。
【図３４】図３に示したＤＵＴのゲートレベルでの構成
例を示す回路図である。
【図３５】本発明の集積回路の故障診断装置の第７の実
施の形態の処理手順を説明する論理ゲートレベルでのシ
ミュレーション結果を示す図である。
【図３６】本発明の集積回路の故障診断装置の第７の実
施の形態の処理手順を説明するトランジスタレベルでの
シミュレーション結果を示す図である。
【図３７】本発明の集積回路の故障診断装置の第７の実
施の形態の処理手順を説明するトランジスタレベルでの
シミュレーション結果を示す図である。
【符号の説明】
１０１ 回路データ格納ユニット １０２ テストベクトル格納ユニット １０３ テストプログラム格納ユニット １０４ スイッチレベルシミュレータ １０５ テスタ １０６ ＤＵＴ １０７ シミュレーション結果格納ユニット １０８ 試験結果格納ユニット １０９ 故障判定ユニット １１０ 出力装置 １１１ レイアウト情報格納ユニット １１２ 故障位置推定ユニット １１３ ロジックシミュレータ １１４ トランジスタレベル変換ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/82 Ｔ (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 G01R 31/28 G01R 31/26 H01L 21/82

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 被試験デバイスであるＣＭＯＳ集積回路
    の故障箇所を推定する集積回路の故障診断装置であっ
    て、 前記被試験デバイスの回路の構成情報が予め格納される
    回路データ格納ユニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションするスイッチレベルシ
    ミュレータと、 前記スイッチレベルシミュレータのシミュレーション結
    果が格納されるシミュレーション結果格納ユニットと、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行うテ
    スタと、 前記テスタのテスト結果が格納される試験結果格納ユニ
    ットと、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除き、該回路
    配線情報を除いた残りの回路配線情報からなる故障候補
    集合を前記被試験デバイスの故障箇所として出力する故
    障判定ユニットと、 前記故障判定ユニットから出力される故障箇所を表示す
    る出力装置と、を有することを特徴とする集積回路の故
    障診断装置。
  2. 【請求項２】 被試験デバイスであるＣＭＯＳ集積回路
    の故障箇所を推定する集積回路の故障診断装置であっ
    て、 前記被試験デバイスの回路の構成情報が予め格納される
    回路データ格納ユニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    論理ゲート単位でシミュレーションするロジックレベル
    レベルシミュレータと、 前記ロジックレベルシミュレータのシミュレーション結
    果から前記被試験デバイスの動作を回路配線単位で求め
    るトランジスタレベル変換ユニットと、 前記トランジスタレベル変換ユニットで求めた結果が格
    納されるシミュレーション結果格納ユニットと、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行うテ
    スタと、 前記テスタのテスト結果が格納される試験結果格納ユニ
    ットと、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除き、該回路
    配線情報を除いた残りの回路配線情報からなる故障候補
    集合を前記被試験デバイスの故障箇所として出力する故
    障判定ユニットと、 前記故障判定ユニットから出力される故障箇所を表示す
    る出力装置と、 を有することを特徴とする集積回路の故障診断装置。
  3. 【請求項３】 被試験デバイスであるＣＭＯＳ集積回路
    の故障箇所を推定する集積回路の故障診断装置であっ
    て、 前記被試験デバイスの回路の構成情報が予め格納される
    回路データ格納ユニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションするスイッチレベルシ
    ミュレータと、 前記スイッチレベルシミュレータのシミュレーション結
    果が格納されるシミュレーション結果格納ユニットと、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行うテ
    スタと、 前記テスタのテスト結果が格納される試験結果格納ユニ
    ットと、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除くととも
    に、該回路配線情報を除いた残りの回路配線情報からな
    る故障候補集合と、前記ＩＤＤＱテストで不良が検出さ
    れた入出力信号情報毎に対応する回路配線情報の集合と
    をそれぞれ乗じた集合を被試験デバイスの故障箇所とし
    て出力する故障判定ユニットと、 前記故障判定ユニットから出力される故障箇所を表示す
    る出力装置と、を有することを特徴とする集積回路の故
    障診断装置。
  4. 【請求項４】 請求項１ないし３のいずれか１項に記載
    の集積回路の故障診断装置において、 被試験デバイスの回路配線のレイアウト情報が予め格納
    されるレイアウト情報格納ユニットを有し、 前記故障判定ユニットは、 前記レイアウト情報を参照して、前記被試験デバイスの
    全ての回路配線の情報のうち、隣接する回路配線及び交
    差する回路配線の情報からなる故障候補集合の初期値を
    作成することを特徴とする集積回路の故障診断装置。
  5. 【請求項５】 請求項４に記載の集積回路の故障診断装
    置において、 レイアウト情報から被試験デバイスの故障位置を出力装
    置に表示させる故障位置推定ユニットを有することを特
    徴とする集積回路の故障診断装置。
  6. 【請求項６】 被試験デバイスであるＣＭＯＳ集積回路
    の故障箇所を推定する集積回路の故障診断装置であっ
    て、 前記被試験デバイスの回路の構成情報が予め格納される
    回路データ格納ユニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションするスイッチレベルシ
    ミュレータと、 前記スイッチレベルシミュレータのシミュレーション結
    果が格納されるシミュレーション結果格納ユニットと、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行うテ
    スタと、 前記テスタのテスト結果が格納される試験結果格納ユニ
    ットと、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記故障候補集合の初期値のう
    ち、前記ＩＤＤＱテストで不良が検出されない前記入出
    力信号情報毎に対応する回路配線情報に対してそれぞれ
    １を付与し、付与された数字の最も少ない回路配線情報
    から順に故障発生の可能性が高い故障箇所として出力す
    る故障判定ユニットと、 前記故障判定ユニットから出力される故障箇所を表示す
    る出力装置と、を有することを特徴とする集積回路の故
    障診断装置。
  7. 【請求項７】 請求項１ないし６のいずれか１項に記載
    の集積回路の故障診断装置において、 故障判定ユニットは、 前記機能テストで不良が検出されたときは、該不良が検
    出された入出力信号情報を含む所定の範囲の入出力信号
    情報に対する処理のみを実施しないことを特徴とする集
    積回路の故障診断装置。
  8. 【請求項８】 被試験デバイスであるＣＭＯＳ集積回路
    の回路の構成情報が予め格納される回路データ格納ユニ
    ットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、を有する集
    積回路の故障診断装置によって、前記被試験デバイスの
    故障箇所を推定するための故障判定プログラムを記録し
    た記録媒体であって、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションする第１の処理と、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行う第
    ２の処理と、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除き、該回路
    配線情報を除いた残りの回路配線情報からなる故障候補
    集合を前記被試験デバイスの故障箇所として出力する故
    障判定処理と、を集積回路の故障診断装置に実行させる
    プログラムを記録したことを特徴とする記録媒体。
  9. 【請求項９】 被試験デバイスであるＣＭＯＳ集積回路
    の回路の構成情報が予め格納される回路データ格納ユニ
    ットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、を有する集
    積回路の故障診断装置によって、前記被試験デバイスの
    故障箇所を推定するための故障判定プログラムを記録し
    た記録媒体であって、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    論理ゲート単位でシミュレーションする第１の処理と、 前記第１の処理のシミュレーション結果から前記被試験
    デバイスの動作を回路配線単位で求める第２の処理と、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行う第
    ３の処理と、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除き、該回路
    配線情報を除いた残りの回路配線情報からなる故障候補
    集合を前記被試験デバイスの故障箇所として出力する故
    障判定処理と、を集積回路の故障診断装置に実行させる
    プログラムを記録したことを特徴とする記録媒体。
  10. 【請求項１０】 被試験デバイスであるＣＭＯＳ集積回
    路の回路の構成情報が予め格納される回路データ格納ユ
    ニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、を有する集
    積回路の故障診断装置によって、前記被試験デバイスの
    故障箇所を推定するための故障判定プログラムを記録し
    た記録媒体であって、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションする第１の処理と、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行う第
    ２の処理と、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記ＩＤＤＱテストで不良が検出
    されない前記入出力信号情報毎に対応する回路配線情報
    を前記故障候補集合の初期値からそれぞれ除くととも
    に、該回路配線情報を除いた残りの回路配線情報からな
    る故障候補集合と、前記ＩＤＤＱテストで不良が検出さ
    れた入出力信号情報毎に対応する回路配線情報の集合と
    をそれぞれ乗じた集合を被試験デバイスの故障箇所とし
    て出力する故障判定処理と、を集積回路の故障診断装置
    に実行させるプログラムを記録したことを特徴とする記
    録媒体。
  11. 【請求項１１】 請求項８ないし１０のいずれか１項に
    記載の記録媒体において、 故障判定処理に、 レイアウト情報格納ユニットに予め格納された被試験デ
    バイスの回路配線のレイアウト情報を参照して、前記被
    試験デバイスの全ての回路配線の情報のうち、隣接する
    回路配線及び交差する回路配線の情報からなる故障候補
    集合の初期値を作成させるプログラムを記録したことを
    特徴とする記録媒体。
  12. 【請求項１２】 請求項１１に記載の記録媒体におい
    て、 レイアウト情報から被試験デバイスの故障位置を表示さ
    せる故障位置推定処理を集積回路の故障診断装置に実行
    させるプログラムを記録したことを特徴とする記録媒
    体。
  13. 【請求項１３】 被試験デバイスであるＣＭＯＳ集積回
    路の回路の構成情報が予め格納される回路データ格納ユ
    ニットと、 前記被試験デバイスを試験するためのテストパタンであ
    る少なくとも１つの入出力信号情報が予め格納されるテ
    ストベクトル格納ユニットと、 前記被試験デバイスを試験するための試験条件が予め格
    納されるテストプログラム格納ユニットと、を有する集
    積回路の故障診断装置によって、前記被試験デバイスの
    故障箇所を推定するための故障判定プログラムを記録し
    た記録媒体であって、 前記回路データ格納ユニット、前記テストベクトル格納
    ユニット、及び前記テストプログラム格納ユニットに格
    納された情報に基づいて、前記被試験デバイスの動作を
    回路配線単位でシミュレーションする第１の処理と、 前記テストベクトル格納ユニット、及び前記テストプロ
    グラム格納ユニットに格納された情報に基づいて前記被
    試験デバイスの機能テスト及びＩＤＤＱテストを行う第
    ２の処理と、 前記被試験デバイスの全ての回路配線情報からなる故障
    候補集合の初期値を作成し、前記機能テストで不良が検
    出されたときは処理を中止し、前記機能テストで不良が
    検出されないときは、前記故障候補集合の初期値のう
    ち、前記ＩＤＤＱテストで不良が検出されない前記入出
    力信号情報毎に対応する回路配線情報に対してそれぞれ
    １を付与し、付与された数字の最も少ない回路配線情報
    から順に故障発生の可能性が高い故障箇所として出力す
    る故障判定処理と、を集積回路の故障診断装置に実行さ
    せるプログラムを記録したことを特徴とする記録媒体。
  14. 【請求項１４】 請求項８ないし１３のいずれか１項に
    記載の記録媒体において、 故障判定処理に、 前記機能テストで不良が検出されたときは、該不良が検
    出された入出力信号情報を含む所定の範囲の入出力信号
    情報に対する処理のみを実施させないプログラムを記録
    したことを特徴とする記録媒体。
JP9122285A 1997-05-13 1997-05-13 集積回路の故障診断装置及びその記録媒体 Expired - Fee Related JP2982741B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9122285A JP2982741B2 (ja) 1997-05-13 1997-05-13 集積回路の故障診断装置及びその記録媒体
EP98105769A EP0878761A1 (en) 1997-05-13 1998-03-30 Method and apparatus for diagnosing failure occurrence position
US09/050,854 US6205559B1 (en) 1997-05-13 1998-03-31 Method and apparatus for diagnosing failure occurrence position
KR1019980013877A KR100334473B1 (en) 1997-05-13 1998-04-17 Failure diagnostic device for integrated circuit and recording medium for the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9122285A JP2982741B2 (ja) 1997-05-13 1997-05-13 集積回路の故障診断装置及びその記録媒体

Publications (2)

Publication Number Publication Date
JPH10312406A JPH10312406A (ja) 1998-11-24
JP2982741B2 true JP2982741B2 (ja) 1999-11-29

Family

ID=14832180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9122285A Expired - Fee Related JP2982741B2 (ja) 1997-05-13 1997-05-13 集積回路の故障診断装置及びその記録媒体

Country Status (4)

Country Link
US (1) US6205559B1 (ja)
EP (1) EP0878761A1 (ja)
JP (1) JP2982741B2 (ja)
KR (1) KR100334473B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295623B1 (en) * 1999-01-29 2001-09-25 Credence Systems Corporation System for testing real and simulated versions of an integrated circuit
JP2001021624A (ja) * 1999-07-07 2001-01-26 Fujitsu Ltd テストデータ生成システム及び方法並びにテストデータ生成プログラムを記録した記録媒体
US6553514B1 (en) * 1999-09-23 2003-04-22 International Business Machines Corporation Digital circuit verification
JP2001208803A (ja) * 2000-01-24 2001-08-03 Advantest Corp 半導体集積回路の故障シミュレーション方法および故障シミュレータ
US6421794B1 (en) * 2000-03-09 2002-07-16 John T. Chen Method and apparatus for diagnosing memory using self-testing circuits
US6691249B1 (en) * 2000-03-22 2004-02-10 Agilent Technologies, Inc. Probabilistic diagnosis, in particular for embedded and remote applications
EP1287410B1 (en) * 2000-05-04 2008-05-14 The Procter & Gamble Company Apparatuses and processes for analyzing a system having false start events
WO2001084315A2 (en) * 2000-05-04 2001-11-08 The Procter & Gamble Company Apparatus and process for simulating and analyzing a system with failure modes
US20040025123A1 (en) * 2002-08-01 2004-02-05 Angilivelil Josey G. System and method to facilitate evaluation of integrated circuits through delay testing
US7729884B2 (en) * 2004-03-31 2010-06-01 Yu Huang Compactor independent direct diagnosis of test hardware
US8280687B2 (en) * 2004-03-31 2012-10-02 Mentor Graphics Corporation Direct fault diagnostics using per-pattern compactor signatures
US7239978B2 (en) * 2004-03-31 2007-07-03 Wu-Tung Cheng Compactor independent fault diagnosis
US7053647B2 (en) * 2004-05-07 2006-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of detecting potential bridging effects between conducting lines in an integrated circuit
JP4387968B2 (ja) * 2005-03-28 2009-12-24 富士通株式会社 障害検出装置および障害検出方法
FR2883998A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant un circuit de detection d'un evenement
FR2884000A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant des moyens pour empecher l'acces a un organe du coprocesseur
US7272767B2 (en) * 2005-04-29 2007-09-18 Freescale Semiconductor, Inc. Methods and apparatus for incorporating IDDQ testing into logic BIST
JP4805604B2 (ja) * 2005-05-09 2011-11-02 ルネサスエレクトロニクス株式会社 故障診断方法、故障診断装置、及び故障診断プログラム
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
JP2007024523A (ja) * 2005-07-12 2007-02-01 Toshiba Corp 故障解析装置及び故障解析方法
EP1775595B1 (fr) * 2005-10-12 2011-07-06 Proton World International N.V. Simulateur de test de circuits intégrés
US20070112715A1 (en) * 2005-11-07 2007-05-17 Nec Laboratories America System failure detection employing supervised and unsupervised monitoring
JP2009047645A (ja) 2007-08-22 2009-03-05 Handotai Rikougaku Kenkyu Center:Kk 故障検査装置及び方法
US7882473B2 (en) 2007-11-27 2011-02-01 International Business Machines Corporation Sequential equivalence checking for asynchronous verification
CN101465311B (zh) 2007-12-19 2011-12-07 北京北方微电子基地设备工艺研究中心有限责任公司 基片偏移的诊断及校正方法和诊断及校正装置
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
US8526252B2 (en) * 2009-03-17 2013-09-03 Seagate Technology Llc Quiescent testing of non-volatile memory array
US20160116527A1 (en) * 2014-10-27 2016-04-28 Qualcomm Incorporated Stochastic and topologically aware electromigration analysis methodology
JP6693903B2 (ja) * 2017-03-23 2020-05-13 株式会社日立製作所 ハードウェア試験装置及びハードウェア試験方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961250A (en) * 1974-05-08 1976-06-01 International Business Machines Corporation Logic network test system with simulator oriented fault test generator
JPS61241672A (ja) 1985-04-19 1986-10-27 Dainippon Printing Co Ltd Ｉｃ試験装置
JPS63305265A (ja) 1987-06-05 1988-12-13 Mitsubishi Electric Corp 半導体集積回路用故障解析装置
FR2623630B1 (fr) * 1987-11-23 1992-01-03 Lmt Radio Professionelle Procede et dispositif de localisation des pannes de circuits logiques
JPH01156680A (ja) 1987-12-15 1989-06-20 Toshiba Corp 論理回路の故障診断方法
JPH0455776A (ja) 1990-06-25 1992-02-24 Nippon Telegr & Teleph Corp <Ntt> 論理集積回路の故障診断装置
JPH06120314A (ja) 1992-10-08 1994-04-28 Nissan Motor Co Ltd 半導体集積回路
JPH0777562A (ja) 1993-09-09 1995-03-20 Hitachi Ltd ショート故障診断データ生成方法
US5515384A (en) * 1994-03-01 1996-05-07 International Business Machines Corporation Method and system of fault diagnosis of application specific electronic circuits
KR100212608B1 (ko) * 1996-01-12 1999-08-02 가네꼬 히사시 Cmos 집적 회로 고장 진단 장치 및 진단 방법
JP3380390B2 (ja) * 1996-03-27 2003-02-24 富士通株式会社 デバッグ情報表示装置
JP3088331B2 (ja) * 1997-04-10 2000-09-18 北陸日本電気ソフトウェア株式会社 故障シミュレーション方法
US6016554A (en) * 1997-07-28 2000-01-18 Advanced Micro Devices, Inc. Method for event-related functional testing of a microprocessor
US5996090A (en) * 1997-10-29 1999-11-30 International Business Machines Corporation Method and apparatus for quantitative diagnosis of performance problems using external representations

Also Published As

Publication number Publication date
JPH10312406A (ja) 1998-11-24
KR100334473B1 (en) 2002-06-20
EP0878761A1 (en) 1998-11-18
US6205559B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JP2982741B2 (ja) 集積回路の故障診断装置及びその記録媒体
Jha et al. Testing of digital systems
Holst et al. Adaptive debug and diagnosis without fault dictionaries
US5414715A (en) Method for automatic open-circuit detection
JP2715956B2 (ja) Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法
JPH10239394A (ja) Ｌｓｉの故障箇所の特定化方法
JP2904129B2 (ja) Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
Seth et al. Gutting chip-testing costs: Designing VLSI circuits for testability is the most efficient way to reduce the relative costs of assuring high chip reliability
WO2008010648A1 (en) Matching method for multiple stuck-at faults diagnosis
JP3139543B2 (ja) 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
JP3099732B2 (ja) Ｃｍｏｓ集積回路の故障診断装置および診断方法
JP2800755B2 (ja) Ｃｍｏｓ集積回路の故障診断装置及び診断方法
JP2861861B2 (ja) 故障診断システム
Wu et al. Test and diagnosis pattern generation for dynamic bridging faults and transition delay faults
JP2715989B2 (ja) Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法
JP3161345B2 (ja) Ｉｄｄｑ異常を有する故障ブロック特定化方式
JPH0980121A (ja) 集積回路の故障診断装置及び方法
JP2642265B2 (ja) 論理回路のテストパターンの検査方法
Ahmad et al. Design of dynamic test tool in the area of digital system testing
JP3112263B2 (ja) 配線ショート箇所検出方法及びその検査装置
Millman et al. Diagnosing CMOS Bridging Faults
JPS63231279A (ja) 論理回路の故障箇所推定方法
Pomeranz et al. Fault diagnosis and fault model aliasing
Savir Redundancy revisited

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees