[go: up one dir, main page]

JP2973011B2 - 半導体素子分離領域の形成方法 - Google Patents

半導体素子分離領域の形成方法

Info

Publication number
JP2973011B2
JP2973011B2 JP1313720A JP31372089A JP2973011B2 JP 2973011 B2 JP2973011 B2 JP 2973011B2 JP 1313720 A JP1313720 A JP 1313720A JP 31372089 A JP31372089 A JP 31372089A JP 2973011 B2 JP2973011 B2 JP 2973011B2
Authority
JP
Japan
Prior art keywords
layer
region
forming
impurity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1313720A
Other languages
English (en)
Other versions
JPH03173428A (ja
Inventor
健二 青木
忠男 赤嶺
直人 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP1313720A priority Critical patent/JP2973011B2/ja
Priority to CA002031254A priority patent/CA2031254A1/en
Priority to EP19900122948 priority patent/EP0430275A3/en
Priority to US07/620,615 priority patent/US5338697A/en
Publication of JPH03173428A publication Critical patent/JPH03173428A/ja
Application granted granted Critical
Publication of JP2973011B2 publication Critical patent/JP2973011B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子分離領域の形成方法に関し、特
にフィールド酸化膜層の下に配置されるフィールドドー
プ層の形成方法に関する。
〔従来の技術〕
従来から半導体集積回路に形成される素子を分離する
為にLOCOS技術を用いた分離領域形成方法が知られてい
た。この技術は素子分離領域に沿って熱酸化膜(以下フ
ィールド酸化膜という)を形成するものである。そして
フィールド酸化膜と半導体基板の接合界面にはフィール
ドドープ層と呼ばれる高濃度不純物層が介在している。
このフィールドドープ層は接合界面近傍の半導体層の反
転を防止し閾値電圧を高める事により、各素子の電気的
分離及び各素子と基板の電気的分離を完全に行なおうと
するものである。従来、フィールドドープ層は不純物の
イオン注入により行なわれその後基板表面を熱酸化する
事によりフィールド酸化膜を形成していた。
〔発明が解決しようとする問題点〕
しかしながらイオン注入を用いると、素子分離領域以
外の素子領域に対してもマスクを介して不純物が導入さ
れてしまい、素子の動作性能を損なうという問題点があ
った。
〔問題点を解決する為の手段〕
上述した従来の技術の問題点に鑑み、本発明は素子領
域を不純物で汚染する事なく、素子分離領域にのみ選択
的にフィールドドープ層を形成する事を目的とする。
上記目的を達成する為に、本発明にかかる半導体素子
分離領域の形成方法は、半導体基板の表面に所定のパタ
ンを有する被膜を形成し被覆領域と非被覆領域を規定す
る第一工程と、非被覆領域の基板表面に存在する不活性
膜を除去し半導体活性面を露出する第二工程と、半導体
基板に対して不純物成分を有する気体を供給し選択的に
半導体活性面に対して吸着させる事により不純物層を形
成する第三工程とを有している。さらに該不純物層を介
して半導体基板面の熱酸化処理を行ない非被覆領域に選
択的にフィールド酸化膜層を形成する事により、フィー
ルド酸化膜層及びその下部に移動した不純物層からなる
フィールドドープ層の積層分離領域を設定する第四工程
と、被膜を除去し被覆領域を素子を形成する為の素子領
域とする第五工程とを有している。
好ましくは第三工程はシリコンからなる半導体活性面
に対して不純物成分としてのボロンを含む気体ジボラン
を基板加熱下供給しボロンの高濃度不純物層を形成する
工程となっている。さらに好ましくは該不純物層に含ま
れる不純物ボロンを半導体基板に対して熱的に拡散し活
性化する工程を含んでいる。又好ましくは、第一工程の
後、被膜の端部に酸化物からなる側壁を形成し第四工程
における熱酸化処理が該被覆領域に及ぶ事を防止する為
の追加工程を含んでいる。
〔作用〕
本発明によれば、不純物成分を有する気体例えばジボ
ランはシリコンからなる半導体基板の活性面にのみほぼ
選択的に吸着する性質を有し、非被覆領域にのみ不純物
ボロンを含む高濃度不純物層を形成する。この高濃度不
純物層を介して半導体基板面の熱酸化処理を行なう事に
より、半導体基板の構成要素であるシリコンは雰囲気中
の酸素と結合しフィールド酸化膜層を形成する。フィー
ルド酸化膜層は不純物層を下方に押下げ且つ上方に盛上
がる形で形成される為に、下方に移動した高濃度不純物
層は理想的なフィールドドープ層となる。この結果フィ
ールド酸化膜層及びフィールドドープ層の積層構造から
なる分離領域を形成する事ができる。
〔実 施 例〕
以下図面に従って本発明にかかる半導体素子分離領域
の形成方法の好適な実施例を詳細に説明する。
第1図は本発明の第一の実施例を示す工程図である。
最初に第1図(A)に示す工程において、シリコン基板
1の表面にパッド酸化膜2を形成する。パッド酸化膜は
基板を1000℃に加熱して乾式酸化により行なわれる。パ
ッド酸化膜2の膜厚は100Åないし300Åである。その上
にシリコン窒化膜3を形成する。シリコン窒化膜3の形
成は基板を700℃ないし800℃に加熱して化学気相成長法
により行なわれる。その膜厚は通常100Åないし1500Å
である。
第1図(B)に示す工程において、パッド酸化膜2と
シリコン窒化膜3の積層は所定のパタンに従ってエッチ
ングされマスクとなる被膜4を形成する。これにより、
被膜4で覆われた被覆領域5と被膜4によって覆われて
いない非被覆領域6が規定される。そして、非被覆領域
6の基板表面に存在する不活性膜例えば自然酸化膜を除
去し半導体活性面を露出させる。この基板表面清浄化処
理は例えば基板温度を850℃に保ち、真空中において還
元性のガス例えば水素ガスを導入する事により行なわれ
る。
第1図(C)に示す工程において、シリコン基板1に
対して不純物成分ボロンを有する気体ジボラン(B2H6
を供給し選択的に半導体活性面に対してのみ吸着させ
る。この時基板1は例えば800℃に保持されており、吸
着されたジボランは一部分解しボロンからなる不純物層
7を形成する。なお基板1が加熱されている為、不純物
層7に含まれるボロンは一部基板中に拡散し活性化され
る。又ジボランガスの4導入は高真空中で行なわれる。
第1図(D)に示す工程において、基板1は不活性雰
囲気中においてアニールされ不純物層7に含まれる不純
物ボロンはさらに基板1に拡散され活性化される。なお
このアニール工程は必ずしも必要なものではなく、必要
に応じ行なわれるものである。
続いて第1図(E)に示す工程において、半導体基板
面の熱酸化処理が行なわれる。この熱酸化処理は例えば
基板1を1000℃程度に保持し酸素ガス及び水素ガスを導
入して湿式に行なわれる。この熱酸化処理は被膜4をマ
スクとして選択的に行なわれるので、非被覆領域6内に
おいてのみ熱酸化が進行する。基板1の表面に存在する
シリコン原子は不純物層7を介して雰囲気中の酸素原子
と結合しフィールド酸化膜8を形成する。この時フィー
ルド酸化膜の成長は不純物層7を押下げ且つその上に盛
上がる形で進行するので、不純物層7はフィールド酸化
膜8の下部に移動しフィールドドープ層9となる。その
結果、フィールドドープ層9はフィールド酸化膜8と基
板1の界面に介在する事となり、界面における空乏層の
閾値電圧を著しく上昇させ、電気的分離を完全なものと
する。
最後に第1図(F)に示す様に、パッド酸化膜2及び
シリコン窒化膜3からなる被膜4が除去され、元の被覆
領域は素子を形成する為の素子領域10となる。又非被覆
領域6にはフィールド酸化膜層8とフィールドドープ層
9の積層構造が形成される為、分離領域11となる。なお
熱酸化は基板に対して垂直方向のみでなく水平方向にも
進行する為、シリコン窒化膜3の端部にもフィールド酸
化膜層8が侵入する。その結果、いわゆるバーズビーク
とよばれる部分が形成され、素子領域10の有効面積を非
被覆領域6の設定面積よりも小さなものとしている。
以上の説明から明らかな様に、本発明の要部は基板1
の表面を活性化する為の清浄化工程(第1図(B))と
基板活性面に対して不純物層を吸着させる吸着工程(第
1図(C))の一連の処理にある。以下この一連の処理
を図面を参照して詳細に説明する。第2図は上述した一
連の処理を実行する為の装置のブロック図である。図示
する様に、シリコン基板1は石英製の真空チャンバ22の
内部中央付近に設置されている。基板1の温度は赤外線
ランプ加熱方式あるいは抵抗加熱方式を用いた加熱系23
により所定の設定値に保持される様になっている。真空
チャンバ22の内部はターボ分子ポンプを主排気ポンプと
した複数のポンプから構成される高真空排気系24を用い
て高真空排気される様になっている。チャンバ22内部の
真空度は圧力計25によりモニタされる。シリコン基板1
の搬送は、チャンバ22に対してゲートバルブ26aを介し
て接続されたロード室27とチャンバ22との間で、ゲート
バルブ26aを開いた状態で搬送機構28を用いて行なわれ
る。なお、ロード室27は、シリコン基板1のロード室27
への出入れ時と搬送時を除いて、通常はゲートバルブ26
bを開いた状態でロード室排気系29により高真空排気さ
れている。真空チャンバ22にはガス導入制御系30を介し
てガス供給源31が接続されている。ガス供給源31は一連
の処理に必要な種々の原料ガスを貯蔵した複数のボンベ
を内蔵している。ガス供給源31からチャンバ22へ導入さ
れるガスの導入量、導入圧力、導入時間等はガス導入制
御系30を用いて制御される。
次に第2図に示す装置を用いて、シリコン基板に対し
てボロンをドーピングする処理を詳細に説明する。まず
最初にシリコン基板1の表面の清浄化処理が行なわれ
る。シリコン基板1はバックグランド圧力が1×10-4Pa
以下に設定された真空チャンバ22の中央部にセットされ
る。基板温度を850℃に保ち水素ガスをガス供給源31か
ら導入してチャンバ内部の圧力を約1.3×10-2Paにす
る。この処理によりシリコン基板1の表面に形成されて
いた自然酸化膜が除去され、化学的に活性なシリコン表
面が露出する。なおこの清浄化処理においては還元性の
水素ガスを用いたが、このガスを用いなくても真空加熱
により基板表面の活性化は可能である。基板表面の清浄
化が完了した後、水素ガスの導入を停止し基板温度を例
えば800℃に設定する。その設定温度に実際に到達し安
定した後、シリコン基板1の表面にボロンを含む化合物
ガスであるジボランを窒素ガスを用いて5%に希釈した
原料ガスとして、例えばチャンバの圧力が1.3×10-2Pa
となる様な条件で一定時間導入する事により、ボロンあ
るいはボロンを含む化合物からなる不純物吸着層を形成
する。この吸着処理においては、ボロンの吸着あるいは
ボロンを含む化合物の吸着が行なわれると同時に、ジボ
ラン導入時の基板温度及びジボラン導入圧力で決まる一
定の割合で、ボロンのバルク中への拡散も進行している
と考えられる。最後に、必要に応じシリコン基板1のア
ニールを行なう。不純物層を吸着させた後、ジボランガ
スの導入を停止し、真空中でアニールを行なう。この処
理により吸着された不純物層を拡散源としたシリコン基
板への不純物拡散が行なわれ同時に不純物原子の活性化
が行なわれる。アニール条件(即ち温度と時間)を制御
する事によって、所望の不純物濃度及び拡散深さを有す
る不純物層を形成する事ができる。又第3図に示す様
に、不純物ボロンのピーク濃度はジボランガスの導入圧
力及び導入時間を制御する事によっても適切に調整する
事ができる。第3図に示す様に、ジボランガスの導入圧
力が高いほど、又導入時間が長いほど不純物ボロンのピ
ーク濃度は上昇する。
これまでの説明から明らかな様に、この発明は化学的
に活性な半導体表面上に選択的に半導体のドーパントと
なる不純物元素を含んだ物質の吸着層を形成する所にそ
の原理的特徴を有している。発明者の詳細な研究によれ
ば、単結晶半導体あるいは多結晶半導体の上に比べて、
絶縁膜上には吸着層が殆んど形成されていない。あるい
は少なくとも1桁以上少ない量の吸着不純物しか残らな
い事が明らかになっている。特にシリコン基板の表面に
ボロンを吸着させる場合には、シリコン単結晶上のボロ
ン吸着層に比べてシリコン酸化膜あるいはシリコン窒化
膜上の吸着層のボロンの量が量的に少ないだけでなく、
吸着層形成後の基板加熱工程において、単結晶シリコン
基板上のボロン吸着層に比べてシリコン酸化膜あるいは
シリコン窒化膜上のボロン吸着層がより不安定である事
が分かった。この性質及び拡散防止マスクとしてのシリ
コン酸化膜、シリコン窒化膜の性質を利用して、露出し
たシリコン基板活性面にのみボロン吸着層を形成する事
ができるのである。
第4図は本発明にかかる半導体素子分離領域の形成方
法の第二の実施例を示す製造工程図である。第4図
(A)に示す様に、パッド酸化膜2及びシリコン窒化膜
3の二層からなる被膜4をパタニングした後、被膜4の
両端部に酸化物からなる側壁41を形成する。この側壁41
はシリコン酸化膜の化学気相成長及び選択的エッチング
によって形成する事ができる。
続いて第4図(B)に示す工程において、非被覆領域
6のシリコン基板表面の活性化及びボロン不純物層7の
形成を行なう。これらの基板清浄化処理及び不純物吸着
処理は第一の実施例と同様に行なわれる。
第4図(C)に示す工程において、選択的熱酸化処理
が行なわれ、非被覆領域6にフィールド酸化膜層8が形
成される。このフィールド酸化膜層8は不純物層7を下
方に移動させフィールドドープ層9とする。フィールド
酸化膜層8を形成する為の熱酸化処理は図示する様に基
板1に対して垂直方向に進行するとともに、水平方向に
も進行してフィールド酸化膜層8のバーズビーク即ち両
端部は側壁41の下部にも侵入する。しかしながら、第一
の実施例と異なり素子領域と不純物吸着層との間に側壁
41を有している為、第1の実施例よりも不純物吸着層の
領域が狭く、従って、素子領域側への不純物原子の水平
的進行は抑制され、被膜4の下部には至らない。最後に
第4図(D)に示す工程において、被膜4は側壁41とと
もに除去され素子領域10を規定する。第4図(D)に示
すフィールドドープ層9の寸法と第1図(F)に示すフ
ィールドドープ層9の寸法を比較すれば明らかな様に、
第4図(D)に示すフィールドドープ層9は素子領域側
への広がりが少なく、好ましい。換言すると、第二の実
施例においては側壁41を形成する事により、フィールド
ドープ層9の素子領域に対する侵入を防止できるので、
より素子の微細化が可能となる。
以上に説明した実施例においては、シリコン半導体に
対してP型の高濃度不純物領域からなるフィールドドー
プ層を形成するのに、ジボランを用いた例を説明してき
た。しかしながらP型のフィールドドープ層を形成する
には、ジボラン以外の気体、例えばトリメチルガリウム
(TMG)、三塩化ホウ素(BCl3)等に代表されるIII族元
素の化合物も有効である。又シリコン半導体基板に対し
てN型のフィールドドープ層を形成するには、アルシン
(AsH3)、三塩化リン(PCl3)、五塩化アンチモン(Sb
Cl5)、ホスフィン(PH3)等の気体化合物を利用する事
ができる。
又上述した実施例においては、基板温度としてはその
典型例として、表面浄化処理の場合において850℃、不
純物吸着層形成処理において800℃を用いた。しかしな
がら一般的に表面清浄化処理の為の基板温度としては、
バックグランド圧力及び雰囲気ガスとの関連を含めて、
800℃ないし1200℃の範囲が適当であり、又吸着層形成
処理の為の基板温度としては400℃ないし950℃の温度範
囲が適当である。
又上述した実施例においては、シリコン基板の活性面
に対して直接ボロンの不純物吸着量が形成された。しか
しながらボロン吸着層の下地処理としてエピタキシャル
成長されたシリコン単結晶層を形成してもよい。あるい
は不純物吸着層の上にエピタキシャル成長されたシリコ
ン単結晶層を被覆してもよい。あるいは不純物吸着層及
びエピタキシャル成長層を交互に積層し、所望の厚みを
有するフィールドドープ層を形成してもよい。不純物層
とエピタキシャル成長層を積層する事により不純物ボロ
ンの拡散及び活性化が促進される。
〔発明の効果〕
本発明によれば、露出したシリコン基板の活性面に対
してのみ選択的に不純物吸着層を形成し、この不純物吸
着層を介して熱酸化処理を行なう事によりフィールド酸
化膜層及びフィールドドープ層を形成している為、素子
分離領域以外の素子領域が不純物により汚染されるとい
う事がなく、極めて電気的及び物理的に優れた性質を有
する素子領域を形成する事ができるという効果がある。
加えて、従来のイオン注入を用いたフィールドドープ層
の形成に比べて、量産性が優れており、製造装置のスル
ープットが著しく向上するという効果がある。さらにイ
オン注入を用いた場合に問題となっていた不純物のマス
クに対する突抜けを生じるという虞れもない。
【図面の簡単な説明】
第1図は半導体素子分離領域の形成方法の第一実施例を
示す製造工程図、第2図は半導体素子分離領域の形成方
法に用いる製造装置のブロック図、第3図はフィールド
ドープ層のボロンピーク濃度の分布を示すグラフ、及び
第4図は半導体素子分離領域の形成方法の第二実施例を
示す製造工程図である。 1……シリコン基板、2……パッド酸化膜 3……シリコン窒化膜、4……被膜 5……被覆領域、6……非被覆領域 7……不純物層 8……フィールド酸化膜層 9……フィールドドープ層、10……素子領域 11……分離領域、41……側壁
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−143047(JP,A) 特開 昭52−109882(JP,A) 特開 平1−256147(JP,A) 特開 昭63−157437(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/316 H01L 21/76

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板の表面に所定のパタンを有する
    被膜を形成し被覆領域と非被覆領域を規定する第一工程
    と、 真空チャンバ内で前記非被覆領域の表面に存在する不活
    性膜を除去して、半導体活性面を露出する第二工程と、 前記第二工程に連続して前記真空チャンバ内でジボラン
    を供給し、前記半導体活性面のみに選択的にボロンを含
    んだ不純物を吸着させることにより不純物層を形成する
    第三工程と、 熱酸化処理により、前記不純物層からなるフィールドド
    ープ層と、前記フィールドドープ層上に形成されたフィ
    ールド酸化膜層とからなる積層分離領域を前記非被覆領
    域に形成する第四工程と、 前記被膜を除去する第五工程と、を備えることを特徴と
    する半導体素子分離領域の形成方法。
  2. 【請求項2】前記第二工程が、バックグラウンド圧力1
    ×10-4Pa以下の真空チャンバ内で、前記半導体基板の温
    度を800℃以上1200℃以下で行われることを特徴とする
    請求項1記載の半導体素子分離領域の形成方法。
  3. 【請求項3】前記第第三工程を前記半導体基板の温度を
    400℃以上950℃以下で行うことを特徴とする請求項1記
    載の半導体素子の形成方法。
  4. 【請求項4】前記第二工程において、前記不純物層のボ
    ロンを熱により前記半導体基板の前記非被服領域に拡散
    することを特徴とする請求項1記載の半導体素子の形成
    方法。
  5. 【請求項5】前記第一工程の後に、前記被膜領域の端部
    に酸化物からなる側壁を形成する工程を備えることを特
    徴とする請求項1に記載の半導体素子分離領域の形成方
    法。
JP1313720A 1989-12-01 1989-12-01 半導体素子分離領域の形成方法 Expired - Lifetime JP2973011B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1313720A JP2973011B2 (ja) 1989-12-01 1989-12-01 半導体素子分離領域の形成方法
CA002031254A CA2031254A1 (en) 1989-12-01 1990-11-30 Doping method of barrier region in semiconductor device
EP19900122948 EP0430275A3 (en) 1989-12-01 1990-11-30 Doping method of barrier region in semiconductor device
US07/620,615 US5338697A (en) 1989-12-01 1990-12-03 Doping method of barrier region in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1313720A JP2973011B2 (ja) 1989-12-01 1989-12-01 半導体素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JPH03173428A JPH03173428A (ja) 1991-07-26
JP2973011B2 true JP2973011B2 (ja) 1999-11-08

Family

ID=18044706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1313720A Expired - Lifetime JP2973011B2 (ja) 1989-12-01 1989-12-01 半導体素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JP2973011B2 (ja)

Also Published As

Publication number Publication date
JPH03173428A (ja) 1991-07-26

Similar Documents

Publication Publication Date Title
KR100373853B1 (ko) 반도체소자의 선택적 에피택시얼 성장 방법
JP3660897B2 (ja) 半導体装置の製造方法
US5338697A (en) Doping method of barrier region in semiconductor device
US5366922A (en) Method for producing CMOS transistor
JP3079575B2 (ja) 半導体装置の製造方法
US5256162A (en) Apparatus for forming shallow electrical junctions
JP3130906B2 (ja) 半導体内壁に対する不純物の注入方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP2920546B2 (ja) 同極ゲートmisトランジスタの製造方法
JP3263058B2 (ja) 半導体内壁に対する不純物の注入方法
JP3116163B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP2926344B2 (ja) 電界効果トランジスタの製造方法
JP2928929B2 (ja) 不純物ドーピング方法
JP2867046B2 (ja) 相補型絶縁ゲート電界効果トランジスタの製法
JPS6155250B2 (ja)
JPH03235326A (ja) 半導体装置の製造方法
JPH0196923A (ja) エピタキシャル成長方法
JP3023481B2 (ja) 半導体膜に対する不純物の注入方法
JP2934665B2 (ja) 半導体装置の製造方法
JP2926419B2 (ja) 半導体装置の製造方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JPH03173429A (ja) 半導体素子分離領域の形成方法
JPH03178137A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH04295099A (ja) 不純物ドーピングの方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11