[go: up one dir, main page]

JP2970755B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2970755B2
JP2970755B2 JP9330477A JP33047797A JP2970755B2 JP 2970755 B2 JP2970755 B2 JP 2970755B2 JP 9330477 A JP9330477 A JP 9330477A JP 33047797 A JP33047797 A JP 33047797A JP 2970755 B2 JP2970755 B2 JP 2970755B2
Authority
JP
Japan
Prior art keywords
bonding
wire
bonding pads
pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9330477A
Other languages
Japanese (ja)
Other versions
JPH11163033A (en
Inventor
勇 大▲鶴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9330477A priority Critical patent/JP2970755B2/en
Publication of JPH11163033A publication Critical patent/JPH11163033A/en
Application granted granted Critical
Publication of JP2970755B2 publication Critical patent/JP2970755B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/90
    • H10W72/0711
    • H10W72/07141
    • H10W72/075
    • H10W72/07521
    • H10W72/07551
    • H10W72/07554
    • H10W72/50
    • H10W72/536
    • H10W72/5363
    • H10W72/5449
    • H10W72/547
    • H10W72/59
    • H10W72/932
    • H10W72/9445
    • H10W90/756

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、センターパッド配
列の半導体集積回路チップを有する半導体装置に関し、
特に、半導体集積回路チップのボンディングパッドと、
例えば、リードフレーム側のインナーリードのような、
パッケージの外部接続用導線の端子とを、ワイヤーボン
ディングにより、電気的に接続した構造の半導体装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor integrated circuit chip having a center pad arrangement.
In particular, bonding pads of the semiconductor integrated circuit chip,
For example, like the inner lead on the lead frame side,
The present invention relates to a semiconductor device having a structure in which terminals of an external connection lead wire of a package are electrically connected by wire bonding.

【0002】[0002]

【従来の技術】近年、LSIの高集積化に伴って、半導
体集積回路チップ上でのボンディングパッドの配列のた
めの面積は、より狭くなってきた。そのため、従来と同
数のボンディングパッドを、半導体集積回路チップ上に
配置するのに、隣接するボンディングパッドの間隔が狭
くなっている。
2. Description of the Related Art In recent years, the area for arranging bonding pads on a semiconductor integrated circuit chip has become narrower with the increasing integration of LSIs. Therefore, when the same number of bonding pads as in the related art are arranged on a semiconductor integrated circuit chip, the distance between adjacent bonding pads is reduced.

【0003】特に、図5で示すような、センターパッド
配列の半導体集積回路チップ1では、その左右に配置さ
れたリードフレーム側のインナーリード4から、チップ
1の中央に一列にボンディングパッド2を配置した事例
では、ボンディングパッド2の間隔が非常に狭く、これ
に合わせて、図6の(a)〜(c)に示すように、ボン
ディングツール5の先端径を小さくする(符号6で示す
先端の周縁の幅を小さくする)必要があるが、この場合
には、ボンディングツール5において、ワイヤーボンデ
ィングのプロセスにおける2ndボンディング形状の接
合長さ(符号7で示す)が少なくなり、2ndボンディ
ング時の接合安定性の低下を招いていた。
In particular, in a semiconductor integrated circuit chip 1 having a center pad arrangement as shown in FIG. 5, bonding pads 2 are arranged in a line at the center of the chip 1 from inner leads 4 on the lead frame side arranged on the left and right sides. In this case, the interval between the bonding pads 2 is very small, and accordingly, the tip diameter of the bonding tool 5 is reduced as shown in FIGS. However, in this case, the bonding length of the 2nd bonding shape (indicated by reference numeral 7) in the wire bonding process in the bonding tool 5 is reduced, and the bonding stability at the time of the 2nd bonding is reduced. Had led to a decline in sex.

【0004】なお、ここで、「2ndボンディング」と
は、半導体集積回路チップ1上のボンディングパッド2
に、ボンディングワイヤー3を接合することを「1st
ボンディング」と呼ぶのに対して、例えば、リードフレ
ームにおけるインナーリード4のような、パッケージの
外部接続用導線の端子にボンディングワイヤー3を接合
することを指している。
[0004] Here, "2nd bonding" refers to the bonding pad 2 on the semiconductor integrated circuit chip 1.
To join the bonding wire 3 to "1st
In contrast to "bonding", for example, it refers to bonding a bonding wire 3 to a terminal of a lead for external connection of a package, such as an inner lead 4 of a lead frame.

【0005】また、ボンディングパッド2の間隔が狭い
と、ワイヤーボンディングを行う場合、図7の(a)、
(b)において、符号8で示すようなボンディングツー
ル5の動作パターンの中では、特に、符号9で示す領域
(リバース動作)で、先に接続された隣接のボンディン
グワイヤー3にボンディングツール5の先端が接触し、
ボンディングワイヤー3を断線しする虞があり、また、
使用に際して、異なる信号や電位のボンディングワイヤ
ーとの間で、電気的なショートなどを引き起こすなどの
おそれがある。
When the distance between the bonding pads 2 is small, when performing wire bonding, FIG.
In (b), in the operation pattern of the bonding tool 5 as indicated by reference numeral 8, particularly, in the region indicated by reference numeral 9 (reverse operation), the tip of the bonding tool 5 is connected to the previously connected adjacent bonding wire 3. Contact
There is a risk of breaking the bonding wire 3 and
At the time of use, there is a possibility that an electrical short or the like may be caused between the bonding wires having different signals or potentials.

【0006】[0006]

【発明が解決しようとする課題】このように、半導体集
積回路チップ1上のボンディングパッド2の間隔が狭く
なると、ボンディングツール2の先端径を小さくする必
要に迫られるが、この場合には、2ndボンディングで
の接合安定性が低下し(例えば、接合不良など)、ま
た、ボンディングツール2の先端径を変えなければ、ボ
ンディングパッド2の間隔の割に、相対的に前記先端径
が大きくなり過ぎることとなり、ワイヤーボンディング
の作業において、隣接の既設ボンディングワイヤーの切
断を招くなどの問題が起こる。
As described above, when the distance between the bonding pads 2 on the semiconductor integrated circuit chip 1 is reduced, it is necessary to reduce the diameter of the tip of the bonding tool 2. In this case, however, 2nd is required. If the bonding stability in bonding decreases (for example, poor bonding), and if the tip diameter of the bonding tool 2 is not changed, the tip diameter becomes too large relative to the distance between the bonding pads 2. In the wire bonding operation, a problem such as cutting of the existing bonding wire adjacent thereto occurs.

【0007】本発明は、上記事情に基づいてなされたも
ので、センターパッド配列の半導体集積回路チップを有
する半導体装置において、ワイヤーボンディングの歩留
まりを損なうことなく、高集積化できる形態の半導体装
置を提供することを目的とする。
The present invention has been made on the basis of the above circumstances, and provides a semiconductor device having a semiconductor integrated circuit chip having a center pad arrangement, which can be highly integrated without impairing the yield of wire bonding. The purpose is to do.

【0008】[0008]

【課題を解決するための手段】このため、本発明では、
半導体集積回路チップの左右に配置された外部接続用導
線の端子と、前記半導体集積回路チップのセンターに配
列されたボンディングパッドとの間で、左右交互にボン
ディングワイヤーを接続している半導体装置において、
前記ボンディングパッドを、その全体の配列方向に対し
て左右に位置ずれするように千鳥状に配列すると共に、
前記ボンディングパッドから前記端子へのボンディング
ワイヤーの引き出し方向と、互いに隣接する前記ボンデ
ィングパッド間の中心を結ぶ線の方向とが、直角ないし
鋭角となるように、前記ボンディングパッドの左右の位
置ずれを設定したことを特徴とする。
Therefore, in the present invention,
A semiconductor device in which bonding wires are connected alternately to the left and right between terminals of external connection lead wires arranged on the left and right sides of the semiconductor integrated circuit chip and bonding pads arranged at the center of the semiconductor integrated circuit chip.
The bonding pads are arranged in a staggered manner so as to be displaced left and right with respect to the entire arrangement direction,
The positional displacement of the bonding pad is set so that the direction in which the bonding wire is drawn from the bonding pad to the terminal and the direction of a line connecting the centers of the adjacent bonding pads are at right angles or acute angles. It is characterized by having done.

【0009】更には、前記ボンディングパッドの全体の
配列方向に対する、前記端子の左右の配列を、前記ボン
ディングワイヤーの方向と、互いに隣接するパッド間の
中心を結ぶ線の方向とが、ボンディング順序方向に関し
て、直角ないし鋭角となるように、設定するのである。
Further, the arrangement of the terminals on the left and right with respect to the entire arrangement direction of the bonding pads may be defined by the direction of the bonding wire and the direction of a line connecting the centers between adjacent pads with respect to the bonding order. The angle is set to be a right angle or an acute angle.

【0010】従って、ボンディングパッドを、その全体
配列の方向に関して、左右に必要量だけ、位置をずらこ
とで、実質的に、ボンディングパッドの必要間隔を確保
し、ボンディングツールの先端径を無理に小さくしなく
ても、ワイヤーボンディングを無理なく行うことがで
き、しかも、ワイヤーボンディングの動作パターンの中
で、隣接の既設ボンディングワイヤーの断線などの事故
を回避でき、チップの高集積化が進んでも、従来と同様
な、良好な接合状態を得ることができる。
[0010] Therefore, by shifting the position of the bonding pads left and right by a required amount in the direction of the entire arrangement, the necessary spacing between the bonding pads is substantially secured, and the tip diameter of the bonding tool is forcibly reduced. Without the need for wire bonding, it is possible to easily perform wire bonding, and in the operation pattern of wire bonding, accidents such as disconnection of adjacent existing bonding wires can be avoided. A good bonding state similar to that described above can be obtained.

【0011】[0011]

【発明の実施の形態】(実施の形態1)次に、本発明の
実施の形態1について、図1および図2を参照して具体
的に説明する。メモリー系の半導体集積回路チップ1で
は、既に説明したように、ボンディングパッド2が半導
体集積回路チップ1のセンターに一列に配列されている
場合があり、この場合、インナーリード4を半導体集積
回路チップ1上の両側に備えていて、ボンディングワイ
ヤー3は、大抵の場合、交互に配設する構造となる(図
5を参照)。この場合の隣接するボンディングパッド2
の間隔をL=L1とする。
(Embodiment 1) Next, Embodiment 1 of the present invention will be specifically described with reference to FIGS. In the semiconductor integrated circuit chip 1 of the memory system, the bonding pads 2 may be arranged in a line at the center of the semiconductor integrated circuit chip 1 as described above. In this case, the inner leads 4 are connected to the semiconductor integrated circuit chip 1. Providing on both upper sides, the bonding wires 3 are usually arranged alternately (see FIG. 5). In this case, the adjacent bonding pad 2
Is L = L1.

【0012】本発明の実施の形態では、ボンディングパ
ッド2の全体配列の方向に対して、隣接するものは、左
右に位置がずらされており、所謂、千鳥状の配列となっ
ている。このため、隣接ボンディングパッド2の間隔L
2は、L2=L1/cos θ(θはボンディングパッドの
全体配列の方向に対する傾斜角)となり、これによっ
て、ボンディングツールの先端径を無理に小さくしなく
ても、ワイヤーボンディングを無理なく行うことができ
ることになる。また、使用に際して、異なる信号や電位
のボンディングワイヤーとの間で、電気的なショートな
どを引き起こす虞もなくなる。
In the embodiment of the present invention, adjacent bonding pads 2 are shifted left and right with respect to the direction of the overall arrangement of the bonding pads 2, forming a so-called staggered arrangement. Therefore, the distance L between the adjacent bonding pads 2
2 is L2 = L1 / cos θ (θ is the inclination angle with respect to the direction of the entire arrangement of the bonding pads), whereby the wire bonding can be performed without difficulty without forcibly reducing the tip diameter of the bonding tool. You can do it. Further, in use, there is no possibility that an electrical short-circuit or the like may be caused between bonding wires having different signals or potentials.

【0013】また、図2の(a)、(b)に示すよう
に、各ボンディングパッド2から、左右のそれぞれの対
応インナーリード4にボンディングされるボンディング
ワイヤー3が、図において上側から下側へ、左右交互に
行われる場合、ボンディングパッド2からインナーリー
ド4へのボンディングワイヤー3の引き出し方向と、互
いに隣接するボンディングパッド2間の中心を結ぶ線の
方向とが、直角ないし鋭角(図面には、α=直角の場合
が示されている)となるように、ボンディングパッド2
の左右の位置ずれを設定している。
As shown in FIGS. 2A and 2B, the bonding wires 3 to be bonded from the respective bonding pads 2 to the corresponding left and right inner leads 4 are arranged from the upper side to the lower side in the figure. When the bonding is performed alternately on the left and right, the direction in which the bonding wire 3 is pulled out from the bonding pad 2 to the inner lead 4 and the direction of the line connecting the centers between the adjacent bonding pads 2 are at right angles or acute angles (in the drawing, α = right angle) is shown.
The left and right misalignment is set.

【0014】即ち、図2の(a)では、ボンディングパ
ッド2の全体配列の方向(図面において上下の方向)に
対して、角度θの傾きで、隣接ボンディングパッド2が
配置されると、ボンディングパッド2から左側のインナ
ーリード4へのワイヤーボンディングの際、ボンディン
グツール5の先端のリバース動作領域9は、十分な間隔
L2を確保しており、しかも、前段のボンディングワイ
ヤー3に接近することがない。
That is, in FIG. 2A, when the adjacent bonding pads 2 are arranged at an angle θ with respect to the direction of the overall arrangement of the bonding pads 2 (the vertical direction in the drawing), the bonding pads 2 At the time of wire bonding from 2 to the left inner lead 4, the reverse operation area 9 at the tip of the bonding tool 5 secures a sufficient interval L2 and does not approach the bonding wire 3 in the preceding stage.

【0015】また、図2の(b)では、ボンディングパ
ッド2から右側のインナーリード4へのワイヤーボンデ
ィングの際、ボンディングツール5の先端のリバース動
作領域9は、その動作ストロークにもよるが、最小間隔
L3(L3=L1・sin θ)以上を確保しており、それ
以上に前段のボンディングワイヤー3に接近することが
ない。
In FIG. 2B, when performing wire bonding from the bonding pad 2 to the inner lead 4 on the right side, the reverse operation area 9 at the tip of the bonding tool 5 depends on the operation stroke. The distance L3 (L3 = L1 · sin θ) or more is ensured, and there is no further approach to the bonding wire 3 in the preceding stage.

【0016】なお、図1および図2に示す実施の形態で
は、説明の都合上、ボンディングパッド2の全体配列の
方向でのピッチ寸法LをL=L1として、等間隔として
いるが、上述のように、L3=L1・sin θ<L1とな
ることを考慮して、図2の(b)の場合のボンディング
パッド2の全体方向の間隔Lを、L3=L・sin θ>L
1になるように設定するとよい。例えば、L=L2/・
sin θとすれば、L3=L2となり、る。ボンディング
ツール5の先端のリバース動作領域9は、十分な間隔L
3を確保することになる。
In the embodiment shown in FIGS. 1 and 2, for convenience of explanation, the pitch dimension L in the direction of the entire arrangement of the bonding pads 2 is set to L = L1, and the intervals are equal, but as described above. Considering that L3 = L1 · sin θ <L1, the distance L in the entire direction of the bonding pad 2 in the case of FIG. 2B is L3 = L · sin θ> L
It is better to set it to 1. For example, L = L2 //
Assuming sin θ, L3 = L2. The reverse operation area 9 at the tip of the bonding tool 5 has a sufficient distance L
3 will be secured.

【0017】従って、ボンディングツール5の動作パタ
ーン8の中で、特に、リバース動作領域9は、直前に接
続された隣接のボンディングワイヤー3側に接近するこ
とがなく、ボンディングツール5の先端が接触して、断
線を起こす虞がない。
Accordingly, in the operation pattern 8 of the bonding tool 5, the reverse operation area 9 does not approach the adjacent bonding wire 3 connected immediately before, and the tip of the bonding tool 5 contacts. Therefore, there is no risk of disconnection.

【0018】(実施の形態2)図3および図4には、本
発明の実施の形態2が、図解されている。ここでは、ボ
ンディングパッド2の全体の配列方向に対する、インナ
ーリード5の左右の配列のピッチが図面上、上下にずら
してあり、その他は、実施の形態1と同様に、ボンディ
ングワイヤー3の方向と、互いに隣接するボンディング
パッド2間の中心を結ぶ線の方向とが、ボンディング順
序方向(図面上、上から下へ)に関して、直角ないし鋭
角となるように、設定している(図3を参照)。
(Embodiment 2) FIGS. 3 and 4 illustrate Embodiment 2 of the present invention. Here, the pitch of the left and right arrangement of the inner leads 5 with respect to the entire arrangement direction of the bonding pads 2 is shifted up and down in the drawing, and the other directions are the same as in the first embodiment. The direction of the line connecting the centers of the bonding pads 2 adjacent to each other is set to be a right angle or an acute angle with respect to the bonding order direction (from top to bottom in the drawing) (see FIG. 3).

【0019】即ち、図4の(a)はα=直角の場合を示
し、図4の(b)はα=鋭角の場合を示している。この
際の作用効果は、実施の形態1の場合と同様であるが、
ボンディングパッド2の全体配列の方向でのピッチ寸法
Lを等間隔としても、図4の(c)に示すように、ボン
ディングツール5の先端のリバース動作領域9の方向
が、前段のボンディングワイヤー3と離れる方向への角
度を持っており、これに接近することがない(ここで
は、α’=鋭角)。従って、ボンディングツール5の先
端が接触して、断線を起こす虞がない。
That is, FIG. 4A shows a case where α = right angle, and FIG. 4B shows a case where α = acute angle. The operation and effect at this time are the same as those of the first embodiment,
Even if the pitch dimension L in the direction of the entire arrangement of the bonding pads 2 is equal, as shown in FIG. 4C, the direction of the reverse operation area 9 at the tip of the bonding tool 5 is different from that of the bonding wire 3 in the preceding stage. It has an angle away from it and does not approach it (here, α '= a sharp angle). Therefore, there is no possibility that the leading end of the bonding tool 5 comes into contact and breaks.

【0020】なお、上述の実施の形態1、2では、図面
(図1および図3)上、左右のインナーリード4を、交
互に、上から下への順序で、ワイヤーボンディングする
場合について説明しているが、例えば、片側のインナー
リードについて、上から下への順序で、先ず、ワイヤー
ボンディングした後、逆に、反対側のインナーリードに
ついて、下から上への順序で、ワイヤーボンディングし
ても良いことは勿論である。
In the first and second embodiments, the case where the left and right inner leads 4 are wire-bonded alternately from top to bottom in the drawings (FIGS. 1 and 3) will be described. However, for example, for one inner lead, in the order from top to bottom, first wire bonding, and conversely, for the other inner lead, wire bonding in the order from bottom to top The good thing is, of course.

【0021】[0021]

【実施例】次に本発明の具体例について図面を参照して
説明する。即ち、従来例(図5を参照)のように、単列
にボンディングパッド2を配列した場合に、パッド間隔
が100μmとなる場合に、本発明において、パッド間
隔が120μmの場合と同様なボンディングツール5を
使用できるようにするためには、以下のように設計す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. That is, as in the conventional example (see FIG. 5), when the pad spacing is 100 μm when the bonding pads 2 are arranged in a single row, in the present invention, a bonding tool similar to the case where the pad spacing is 120 μm is used. 5 is designed as follows in order to be usable.

【0022】まず、千鳥状にボンディングパッド2をず
らして、隣接するボンディングパッド2相互の間隔が1
20μmになるようにする。従って、この場合は、ボン
ディングパッド2の全体配列の方向に対して、左右に約
67μmずらせばよいこととなる。次に、例えば、図4
の(a)のように、インナーリード4を、ボンディング
ワイヤー3の長手方向と、互いに隣接するボンディング
パッド2間の中心を結ぶ線の方向とが、直角に交わるよ
うに配置する(図4の(b)のように鋭角に交わるよう
に配置してもよい)。
First, the bonding pads 2 are shifted in a staggered manner so that the distance between the adjacent bonding pads 2 is one.
It should be 20 μm. Therefore, in this case, it is sufficient to shift the bonding pads 2 by about 67 μm left and right with respect to the direction of the entire arrangement. Next, for example, FIG.
(A), the inner leads 4 are arranged such that the longitudinal direction of the bonding wire 3 and the direction of the line connecting the centers of the bonding pads 2 adjacent to each other intersect at right angles. It may be arranged so as to intersect at an acute angle as in b)).

【0023】これによって、ボンディングパッド2の間
隔が100μmの場合に必要となる、先端径の小さいボ
ンディングツール5を使用する必要がなくなり、少なく
とも、パッド間隔が120μmの場合のボンディングツ
ールを、そのまま、使用することができることとなる。
This eliminates the need to use the bonding tool 5 having a small tip diameter, which is required when the interval between the bonding pads 2 is 100 μm, and at least uses the bonding tool when the pad interval is 120 μm as it is. Can be done.

【0024】[0024]

【発明の効果】本発明は、以上詳述したようになり、半
導体集積回路チップの左右に配置された外部接続用導線
の端子と、前記半導体集積回路チップのセンターに配列
されたボンディングパッドとの間で、左右交互にボンデ
ィングワイヤーを接続している半導体装置において、前
記ボンディングパッドを、その全体の配列方向に対して
左右に位置ずれするように千鳥状に配列すると共に、前
記ボンディングパッドから前記端子へのボンディングワ
イヤーの引き出し方向と、互いに隣接する前記ボンディ
ングパッド間の中心を結ぶ線の方向とが、直角ないし鋭
角となるように、前記ボンディングパッドの左右の位置
ずれを設定しているので、ボンディングツールの先端径
を無理に小さくしなくても、ワイヤーボンディングを無
理なく行うことができ、しかも、ワイヤーボンディング
の動作パターンの中で、隣接の既設ボンディングワイヤ
ーの断線などの事故を回避でき、チップの高集積化が進
んでも、ワイヤーボンディングの歩留まりを損なうこと
なく、また、従来と同様な、良好な接合状態を得ること
ができる。
According to the present invention, as described in detail above, the terminals of the external connection leads arranged on the left and right sides of the semiconductor integrated circuit chip and the bonding pads arranged at the center of the semiconductor integrated circuit chip are described. In a semiconductor device having left and right bonding wires connected alternately between the bonding pads, the bonding pads are arranged in a staggered manner so as to be shifted left and right with respect to the entire arrangement direction, and the bonding pads are connected to the terminals. The bonding pad is shifted left and right so that the direction in which the bonding wire is drawn out of the bonding pad and the direction of the line connecting the centers of the bonding pads adjacent to each other are at right angles or acute angles. Wire bonding can be performed easily without forcibly reducing the tip diameter of the tool. In addition, in the operation pattern of wire bonding, accidents such as breakage of adjacent existing bonding wires can be avoided, and even if the integration of chips is advanced, the yield of wire bonding is not impaired, and the same as before A good joint state can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1を示す模式的平面図であ
る。
FIG. 1 is a schematic plan view showing Embodiment 1 of the present invention.

【図2】同じく、(a)、(b)によって、ワイヤーボ
ンディングを説明するための要部の拡大図である。
FIG. 2 is an enlarged view of a main part for explaining wire bonding in (a) and (b).

【図3】本発明の実施の形態2を示す模式的平面図であ
る。
FIG. 3 is a schematic plan view showing Embodiment 2 of the present invention.

【図4】同じく、(a)〜(c)によって、ワイヤーボ
ンディングを説明するための要部の拡大図である。
FIG. 4 is an enlarged view of a main part for explaining wire bonding in (a) to (c).

【図5】従来例の模式的平面図である。FIG. 5 is a schematic plan view of a conventional example.

【図6】(a)はボンディングツールの外観側面図、
(b)はその先端の拡大断面図、(c)は2ndボンデ
ィング形状の平面図である。
FIG. 6A is an external side view of a bonding tool,
(B) is an enlarged sectional view of the tip, and (c) is a plan view of a second bonding shape.

【図7】(a)および(b)は、従来例でのワイヤーボ
ンディングを説明するための側面図および平面図であ
る。
FIGS. 7A and 7B are a side view and a plan view for explaining wire bonding in a conventional example.

【符号の説明】[Explanation of symbols]

1 半導体集積回路チップ 2 ボンディングパッド 3 ボンディングワイヤー 4 インナーリード(端子) 5 ボンディングツール 6 2ndボンディング形状の接合長さを形成する部分 7 2ndボンディング形状の接合長さ 8 ボンディングワイヤーのループ形状を形成するため
のボンディングツールの動作軌跡 9 その動作軌跡上のリバース動作領域
DESCRIPTION OF SYMBOLS 1 Semiconductor integrated circuit chip 2 Bonding pad 3 Bonding wire 4 Inner lead (terminal) 5 Bonding tool 6 Part forming 2nd bonding shape bonding length 7 2nd bonding shape bonding length 8 To form a bonding wire loop shape Trajectory 9 of the bonding tool in the reverse operation area on that trajectory

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体集積回路チップの左右に配置され
た外部接続用導線の端子と、前記半導体集積回路チップ
のセンターに配列されたボンディングパッドとの間で、
左右交互にボンディングワイヤーを接続している半導体
装置において、前記ボンディングパッドを、その全体の
配列方向に対して左右に位置ずれするように千鳥状に配
列すると共に、前記ボンディングパッドから前記端子へ
のボンディングワイヤーの引き出し方向と、互いに隣接
する前記ボンディングパッド間の中心を結ぶ線の方向と
が、直角ないし鋭角となるように、前記ボンディングパ
ッドの左右の位置ずれを設定したことを特徴とする半導
体装置。
1. The method according to claim 1, further comprising: connecting between terminals of external connection leads arranged on the left and right sides of the semiconductor integrated circuit chip and bonding pads arranged at the center of the semiconductor integrated circuit chip.
In a semiconductor device in which bonding wires are connected alternately to the left and right, the bonding pads are arranged in a staggered manner so as to be shifted left and right with respect to the entire arrangement direction, and bonding from the bonding pads to the terminals is performed. The semiconductor device according to claim 1, wherein the position of the bonding pad is shifted left and right so that the direction in which the wire is drawn out and the direction of a line connecting the centers of the adjacent bonding pads are at right angles or acute angles.
【請求項2】 前記ボンディングパッドの全体の配列方
向に対する、前記端子の左右の配列を、前記ボンディン
グワイヤーの方向と、互いに隣接するボンディングパッ
ド間の中心を結ぶ線の方向とが、ボンディング順序方向
に関して、直角ないし鋭角となるように、設定したこと
を特徴とする請求項1に記載の半導体装置。
2. The arrangement of the terminals on the left and right with respect to the entire arrangement direction of the bonding pads, the direction of the bonding wire and the direction of a line connecting the centers between adjacent bonding pads are determined with respect to the bonding order direction. 2. The semiconductor device according to claim 1, wherein the angle is set to be a right angle or an acute angle.
JP9330477A 1997-12-01 1997-12-01 Semiconductor device Expired - Fee Related JP2970755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9330477A JP2970755B2 (en) 1997-12-01 1997-12-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9330477A JP2970755B2 (en) 1997-12-01 1997-12-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH11163033A JPH11163033A (en) 1999-06-18
JP2970755B2 true JP2970755B2 (en) 1999-11-02

Family

ID=18233070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9330477A Expired - Fee Related JP2970755B2 (en) 1997-12-01 1997-12-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2970755B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016916B1 (en) 1999-02-01 2006-03-21 Lg Electronics Inc. Method of searching multimedia data
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement

Also Published As

Publication number Publication date
JPH11163033A (en) 1999-06-18

Similar Documents

Publication Publication Date Title
US6602778B2 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
EP0126664B1 (en) Wire bonding method for producing a semiconductor device and semiconductor device produced by this method
US6097082A (en) Semiconductor device
KR20050091932A (en) Method of reverse wire bonding on fine pitch bump and wire bond structure thereby
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JP2970755B2 (en) Semiconductor device
JPH06302638A (en) Semiconductor device
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
US6674163B1 (en) Package structure for a semiconductor device
JPH11330132A (en) Semiconductor device and manufacturing method thereof
JPH11126790A (en) Semiconductor device
US6713869B2 (en) Wiring pattern of semiconductor device
JP3627719B2 (en) Thermoelectric module
JPH0982742A (en) Wire bonding method
KR100388295B1 (en) Wire bonding structure and its method
JP2001237346A (en) Semiconductor element mounting substrate and method of manufacturing semiconductor device
JPH05326621A (en) Tab film and semiconductor device employing the tab film
JP4086016B2 (en) Thermoelectric module mounting package
JPH02216839A (en) Semiconductor device
JPS61212050A (en) Semiconductor device
JPH04277642A (en) Wire bonding method
US6822322B1 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JPH0547819A (en) Semiconductor device
JP2000174064A (en) Semiconductor device mounting method
JP2003216918A (en) Data carrier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees