JP2830111B2 - 高能率符号化装置 - Google Patents
高能率符号化装置Info
- Publication number
- JP2830111B2 JP2830111B2 JP18988889A JP18988889A JP2830111B2 JP 2830111 B2 JP2830111 B2 JP 2830111B2 JP 18988889 A JP18988889 A JP 18988889A JP 18988889 A JP18988889 A JP 18988889A JP 2830111 B2 JP2830111 B2 JP 2830111B2
- Authority
- JP
- Japan
- Prior art keywords
- dynamic range
- circuit
- value
- block
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/98—Adaptive-dynamic-range coding [ADRC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号等の画像デ
ータの１画素当たりのビット数を圧縮するための高能率
符号化装置に関する。
ータの１画素当たりのビット数を圧縮するための高能率
符号化装置に関する。
ビデオ信号の符号化方法として、伝送帯域を狭くする
目的でもって、１画素当たりの平均ビット数又はサンプ
リング周波数を小さくするいくつかの高能率符号化方法
が知られている。
目的でもって、１画素当たりの平均ビット数又はサンプ
リング周波数を小さくするいくつかの高能率符号化方法
が知られている。
本願出願人は、特開昭61−144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値により規定されるダイナミックレンジを
求め、このダイナミックレンジに適応した符号化を行う
高能率符号化装置を提案している。また、特開昭62−92
620号公報に記載されているように、複数フレームに夫
々含まれる領域の画素から形成された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特開昭62−1286
21号公報に記載されているように、量子化を行った時に
生じる最大歪が一定となるようなダイナミックレンジに
応じてビット数が変換する可変長符号化方法が提案され
ている。
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値により規定されるダイナミックレンジを
求め、このダイナミックレンジに適応した符号化を行う
高能率符号化装置を提案している。また、特開昭62−92
620号公報に記載されているように、複数フレームに夫
々含まれる領域の画素から形成された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特開昭62−1286
21号公報に記載されているように、量子化を行った時に
生じる最大歪が一定となるようなダイナミックレンジに
応じてビット数が変換する可変長符号化方法が提案され
ている。
第７図は、先に提案されているダイナミックレンジに
適応した符号化方法（ADRCと称する）の説明に用いるも
のである。ダイナミックレンジDR（最大値MAXと最小値M
INの差）が例えば（８ライン×８画素＝64画素）からな
る２次元的なブロック毎に算出される。また、入力画素
データからそのブロック内で最小のレベル（最小値）が
除去される。この最小値除去後の画素データが代表レベ
ルに変換される。この量子化は、元の量子化ビット数よ
り少ないビット数例えば２ビットと対応する４個のレベ
ル範囲A0〜A3に検出されたダイナミックレンジDRを分割
し、ブロック内の各画素データが属するレベル範囲を検
出し、このレベル範囲を示すコード信号を発生する処理
である。
適応した符号化方法（ADRCと称する）の説明に用いるも
のである。ダイナミックレンジDR（最大値MAXと最小値M
INの差）が例えば（８ライン×８画素＝64画素）からな
る２次元的なブロック毎に算出される。また、入力画素
データからそのブロック内で最小のレベル（最小値）が
除去される。この最小値除去後の画素データが代表レベ
ルに変換される。この量子化は、元の量子化ビット数よ
り少ないビット数例えば２ビットと対応する４個のレベ
ル範囲A0〜A3に検出されたダイナミックレンジDRを分割
し、ブロック内の各画素データが属するレベル範囲を検
出し、このレベル範囲を示すコード信号を発生する処理
である。
第７図では、ブロックのダイナミックレンジDRが４個
のレベル範囲A0〜A3に分割されている。最小のレベル範
囲A0に含まれる画素データが（00）と符号化され、レベ
ル範囲A1に含まれる画素データが（01）と符号化され、
レベル範囲A2に含まれる画素データが（10）と符号化さ
れ、最大のレベル範囲A3に含まれる画素データが（11）
と符号化される。従って、各画素の８ビットのデータが
２ビットに圧縮されて伝送される。
のレベル範囲A0〜A3に分割されている。最小のレベル範
囲A0に含まれる画素データが（00）と符号化され、レベ
ル範囲A1に含まれる画素データが（01）と符号化され、
レベル範囲A2に含まれる画素データが（10）と符号化さ
れ、最大のレベル範囲A3に含まれる画素データが（11）
と符号化される。従って、各画素の８ビットのデータが
２ビットに圧縮されて伝送される。
受信側では、受信されたコード信号が代表レベルL0〜
L3に復元される。この代表レベルL0〜L3は、レベル範囲
A0〜A3の夫々の中央のレベルである。
L3に復元される。この代表レベルL0〜L3は、レベル範囲
A0〜A3の夫々の中央のレベルである。
上述のダイナミックレンジに適応した符号化方法は、
リンギング、インパルス製の雑音によってブロック歪が
発生する問題があった。第８図はブロック歪の発生を説
明するための図である。第８図では、説明の簡単のた
め、１次元ブロック即ち、水平方向の所定数のサンプル
により形成されたブロックについてのデータの変化がア
ナログ波形として表されており、受信側の復元値が破線
で示されている。
リンギング、インパルス製の雑音によってブロック歪が
発生する問題があった。第８図はブロック歪の発生を説
明するための図である。第８図では、説明の簡単のた
め、１次元ブロック即ち、水平方向の所定数のサンプル
により形成されたブロックについてのデータの変化がア
ナログ波形として表されており、受信側の復元値が破線
で示されている。
ビデオカメラの撮像出力には、第８図に示すように、
レベル変化が急峻なエッジ付近で小レベルのリンギング
が発生していることが多い。このリンギングが含まれる
ブロックでは、リンギングのピーク値が最大値MAX1とし
て検出され、最小値MIN1とで決定されるダイナミックレ
ンジDR1に適応して符号化がされる。次のブロックで
は、リンギングが集束しているために、最大値がMAX2で
示すように下がり、最小値下がり、最小値MIN1及び下が
った最大値で定まる修整されたダイナミックレンジに適
応して符号化がされる。従って、これらの二つのブロッ
ク間で輝度レベルの差が生じ、ブロック歪が発生する。
インパルス性の雑音の場合にも同様の理由でブロック歪
が発生する。上述のブロック歪の輝度レベルの差は小さ
いが、ある程度の面積を持つので、視覚的に目立つ問題
があった。
レベル変化が急峻なエッジ付近で小レベルのリンギング
が発生していることが多い。このリンギングが含まれる
ブロックでは、リンギングのピーク値が最大値MAX1とし
て検出され、最小値MIN1とで決定されるダイナミックレ
ンジDR1に適応して符号化がされる。次のブロックで
は、リンギングが集束しているために、最大値がMAX2で
示すように下がり、最小値下がり、最小値MIN1及び下が
った最大値で定まる修整されたダイナミックレンジに適
応して符号化がされる。従って、これらの二つのブロッ
ク間で輝度レベルの差が生じ、ブロック歪が発生する。
インパルス性の雑音の場合にも同様の理由でブロック歪
が発生する。上述のブロック歪の輝度レベルの差は小さ
いが、ある程度の面積を持つので、視覚的に目立つ問題
があった。
上述のリンギング、インパルス性のノイズによるブロ
ック歪の発生の問題を解決するために、本願出願人は、
特開昭63−59187号公報に記載されているように、ブロ
ック構造に変換された入力データに対し前処理を行う方
式を提案している。即ち、ダイナミックレンジをADRCの
量子化ビット数で等分した時の最大レベル範囲（第７図
におけるA3）に含まれる入力データの値の平均値MAX′
と、最小のレベル範囲（第７図におけるA0）に含まれる
入力データの平均値MIN′とを検出し、第９図に示すよ
うに、これらの平均値MAX′と平均値MIN′とを夫々復元
レベルL3及びL0とするように量子化がされる。第７図に
示すように、代表レベルL0〜L3が最大値MAX及び最小値M
INを含まず、各レベル範囲の中央値とされる量子化は、
ノンエッジマッチングと称され、第９図に示すように、
平均値MAX′及びMIN′を含む量子化は、エッジマッチン
グと称される。
ック歪の発生の問題を解決するために、本願出願人は、
特開昭63−59187号公報に記載されているように、ブロ
ック構造に変換された入力データに対し前処理を行う方
式を提案している。即ち、ダイナミックレンジをADRCの
量子化ビット数で等分した時の最大レベル範囲（第７図
におけるA3）に含まれる入力データの値の平均値MAX′
と、最小のレベル範囲（第７図におけるA0）に含まれる
入力データの平均値MIN′とを検出し、第９図に示すよ
うに、これらの平均値MAX′と平均値MIN′とを夫々復元
レベルL3及びL0とするように量子化がされる。第７図に
示すように、代表レベルL0〜L3が最大値MAX及び最小値M
INを含まず、各レベル範囲の中央値とされる量子化は、
ノンエッジマッチングと称され、第９図に示すように、
平均値MAX′及びMIN′を含む量子化は、エッジマッチン
グと称される。
上述のノンエッジマッチングで前処理して、エッジマ
ッチングで量子化するADRCは、第８図において、リンギ
ングが含まれているブロックでも、最大値がリンギング
のピークではなく、平均値MAX′に変えられ、同時に最
小値がMIN′に変えられる。このMAX′及びMIN′で定ま
る修整されたダイナミックレンジDR′の中でエッジマッ
チングの量子化がされるので、復元レベルが隣接ブロッ
クの復元レベルと差が少なくなり、ブロック歪の発生が
防止される。
ッチングで量子化するADRCは、第８図において、リンギ
ングが含まれているブロックでも、最大値がリンギング
のピークではなく、平均値MAX′に変えられ、同時に最
小値がMIN′に変えられる。このMAX′及びMIN′で定ま
る修整されたダイナミックレンジDR′の中でエッジマッ
チングの量子化がされるので、復元レベルが隣接ブロッ
クの復元レベルと差が少なくなり、ブロック歪の発生が
防止される。
上述のダイナミックレンジに適応したADRC符号化は、
伝送すべきデータ量を大幅に圧縮できるので、ディジタ
ルVTRに適用して好適である。特に、可変長ADRCは、圧
縮率を高くすることができる。しかし、可変長ADRCは、
伝送データの量が画像の内容によって変動するため、所
定量のデータを１トラックとして記録するディジタルVT
Rのような固定トレーの伝送路を使用する時には、バッ
ファリングの処理が必要とされる。
伝送すべきデータ量を大幅に圧縮できるので、ディジタ
ルVTRに適用して好適である。特に、可変長ADRCは、圧
縮率を高くすることができる。しかし、可変長ADRCは、
伝送データの量が画像の内容によって変動するため、所
定量のデータを１トラックとして記録するディジタルVT
Rのような固定トレーの伝送路を使用する時には、バッ
ファリングの処理が必要とされる。
可変長ADRCのバッファリングの方式として、本願出願
人は、特開昭63−111781号公報に記載されているよう
に、累積型のダイナミックレンジの度数分布を形成し、
この度数分布に対して、予め用意されている割り当てビ
ット数を定めるためのしきい値を適用し、所定期間例え
ば１フレーム期間の発生情報量を求め、発生情報量が目
標値を超えないように、制御するものを提案している。
人は、特開昭63−111781号公報に記載されているよう
に、累積型のダイナミックレンジの度数分布を形成し、
この度数分布に対して、予め用意されている割り当てビ
ット数を定めるためのしきい値を適用し、所定期間例え
ば１フレーム期間の発生情報量を求め、発生情報量が目
標値を超えないように、制御するものを提案している。
上述のように、ノンエッジマッチング量子化で前処理
を行い、次に、エッジマッチングで量子化を行うADRCに
対して、可変長ADRCを適用した場合、割り当てビット数
を設定するのに使用される原ダイナミックレンジDRと、
この割り当てビット数で符号化を行う時に使用され、受
信側に伝送される修整されたダイナミックレンジDR′と
が異なるために、エンコーダ側とデコータ側との不整合
の問題が生じた。
を行い、次に、エッジマッチングで量子化を行うADRCに
対して、可変長ADRCを適用した場合、割り当てビット数
を設定するのに使用される原ダイナミックレンジDRと、
この割り当てビット数で符号化を行う時に使用され、受
信側に伝送される修整されたダイナミックレンジDR′と
が異なるために、エンコーダ側とデコータ側との不整合
の問題が生じた。
即ち、発生情報量を制御するために、ダイナミックレ
ンジDRの所定期間例えば１フレーム期間の度数分布表が
形成され、この度数分布表が累積度数分布表に変換さ
れ、累積度数分布表に対してT1、T2、T3、T4（T1＜T2＜
T3＜T4）のしきい値が適用される。（DR＜T1）の場合に
は、割り当てビット数ｎが０とされ（即ち、コード信号
が伝送されず）、（T1≦DR＜T2）の場合には、（ｎ＝
１）とされ、（T2≦DR＜T3）の場合には、（ｎ＝２）と
され、（T3≦DR＜T4）の場合には、（ｎ＝３）とされ、
（T4≦DR）の場合には、（ｎ＝４）とされる。
ンジDRの所定期間例えば１フレーム期間の度数分布表が
形成され、この度数分布表が累積度数分布表に変換さ
れ、累積度数分布表に対してT1、T2、T3、T4（T1＜T2＜
T3＜T4）のしきい値が適用される。（DR＜T1）の場合に
は、割り当てビット数ｎが０とされ（即ち、コード信号
が伝送されず）、（T1≦DR＜T2）の場合には、（ｎ＝
１）とされ、（T2≦DR＜T3）の場合には、（ｎ＝２）と
され、（T3≦DR＜T4）の場合には、（ｎ＝３）とされ、
（T4≦DR）の場合には、（ｎ＝４）とされる。
前述のように、（MAX′−MIN′＝DR′）とされ、この
修整されたダイナミックレンジDR′に基づいて、量子化
がされ、ダイナミックレンジDR′が伝送される。あるブ
ロックのダイナミックレンジに関して、（T2≦DR＜T3）
及び（T2≦DR′＜T3）の関係が成立していれば、エンコ
ーダ側では、（ｎ＝２）とされ、デコーダ側でも（ｎ＝
２）となり、問題が生じない。しかし、（DR＞DR′）で
あるので、（T1≦DR′＜T2）の場合には、デコーダ側で
は、（ｎ＝１）と誤って判断し、正しいデコード動作が
されない問題が生じる。
修整されたダイナミックレンジDR′に基づいて、量子化
がされ、ダイナミックレンジDR′が伝送される。あるブ
ロックのダイナミックレンジに関して、（T2≦DR＜T3）
及び（T2≦DR′＜T3）の関係が成立していれば、エンコ
ーダ側では、（ｎ＝２）とされ、デコーダ側でも（ｎ＝
２）となり、問題が生じない。しかし、（DR＞DR′）で
あるので、（T1≦DR′＜T2）の場合には、デコーダ側で
は、（ｎ＝１）と誤って判断し、正しいデコード動作が
されない問題が生じる。
従って、この発明の目的は、原ダイナミックレンジDR
と修整されたダイナミックレンジDR′とが異なるため
に、割り当てビット数が１ビット減少する時に、この減
少を示すフラグを伝送することで、エンコーダ側とデコ
ーダ側との不整合の発生を防止した高能率符号化装置を
提供することにある。
と修整されたダイナミックレンジDR′とが異なるため
に、割り当てビット数が１ビット減少する時に、この減
少を示すフラグを伝送することで、エンコーダ側とデコ
ーダ側との不整合の発生を防止した高能率符号化装置を
提供することにある。
この発明は、ディジタル画像信号の２次元ブロック又
は時間的に連続するＮフレームの夫々に属するＮ個の領
域からなるブロック内に含まれる複数の画素データの最
大値MAX及び最小値MINを求めると共に、最大値MAX及び
最小値MINからブロック毎の原ダイナミックレンジDRを
検出する最大値、最小値検出回路３と、 原ダイナミックレンジDRを元の量子化ビット数より少
ないビット数と対応する複数のレベル範囲に分割した時
の最大のレベル範囲及び最小のレベル範囲に夫々含まれ
る入力画像データを抽出し、最大のレベル範囲に含まれ
る入力画像データの第１の平均値MAX′及び最小のレベ
ル範囲に含まれる入力画像データの第２の平均値MIN′
を形成する回路５、６、７、８、10、11、12、13と、 第１の平均値MAX′及び第２の平均値MIN′から修整さ
れたダイナミックレンジDR′を算出し、入力画像信号か
ら平均値MIN′を減算し、減算出力を元の量子化ビット
数より少なく、且つ修整されたダイナミックレンジDR′
に応じて符号化する符号化回路18と、 原ダイナミックレンジDRに基づいて所定期間における
発生情報量を演算し、発生情報量が所定データ量以内に
おさまるように、各ブロックの割り当て数ｎを設定する
ためのしきい値を制御し、符号化回路18における各ブロ
ックの割り当てビット数ｎをしきい値と原ダイナミック
レンジDRとを比較した比較出力で設定する。回路22、19
と、 原ダイナミックレンジDRがしきい値Tiより大きく、且
つ修整されたダイナミックレンジDR′がしきい値Tiより
小さい関係にあることを検出し、修整されたダイナミッ
クレンジDR′に基づいてデコーダ側で決定される割り当
てビット数が１ビット少なくなることを示すフラグ情報
Ｆを発生する手段24、23とを備え、 修整されたダイナミックレンジDR′と関連する情報、
符号化回路18の出力コード及びフラグ情報Ｆを伝送する
ものである。
は時間的に連続するＮフレームの夫々に属するＮ個の領
域からなるブロック内に含まれる複数の画素データの最
大値MAX及び最小値MINを求めると共に、最大値MAX及び
最小値MINからブロック毎の原ダイナミックレンジDRを
検出する最大値、最小値検出回路３と、 原ダイナミックレンジDRを元の量子化ビット数より少
ないビット数と対応する複数のレベル範囲に分割した時
の最大のレベル範囲及び最小のレベル範囲に夫々含まれ
る入力画像データを抽出し、最大のレベル範囲に含まれ
る入力画像データの第１の平均値MAX′及び最小のレベ
ル範囲に含まれる入力画像データの第２の平均値MIN′
を形成する回路５、６、７、８、10、11、12、13と、 第１の平均値MAX′及び第２の平均値MIN′から修整さ
れたダイナミックレンジDR′を算出し、入力画像信号か
ら平均値MIN′を減算し、減算出力を元の量子化ビット
数より少なく、且つ修整されたダイナミックレンジDR′
に応じて符号化する符号化回路18と、 原ダイナミックレンジDRに基づいて所定期間における
発生情報量を演算し、発生情報量が所定データ量以内に
おさまるように、各ブロックの割り当て数ｎを設定する
ためのしきい値を制御し、符号化回路18における各ブロ
ックの割り当てビット数ｎをしきい値と原ダイナミック
レンジDRとを比較した比較出力で設定する。回路22、19
と、 原ダイナミックレンジDRがしきい値Tiより大きく、且
つ修整されたダイナミックレンジDR′がしきい値Tiより
小さい関係にあることを検出し、修整されたダイナミッ
クレンジDR′に基づいてデコーダ側で決定される割り当
てビット数が１ビット少なくなることを示すフラグ情報
Ｆを発生する手段24、23とを備え、 修整されたダイナミックレンジDR′と関連する情報、
符号化回路18の出力コード及びフラグ情報Ｆを伝送する
ものである。
テレビジョン信号は、水平方向、垂直方向並びに時間
方向に関する３次元的な相関を有しているので、定常部
では、同一のブロックに含まれる画素データのレベルの
変化幅が小さい。従って、ブロック内の画素データが共
有する最小レベルを除去した後のデータを元の量子化ビ
ット数より少ない量子化ビット数により量子化しても、
量子化歪は、殆ど生じない。
方向に関する３次元的な相関を有しているので、定常部
では、同一のブロックに含まれる画素データのレベルの
変化幅が小さい。従って、ブロック内の画素データが共
有する最小レベルを除去した後のデータを元の量子化ビ
ット数より少ない量子化ビット数により量子化しても、
量子化歪は、殆ど生じない。
また、最大値MAXとMAXから所定レベル低い値で規定さ
れる最大レベル範囲及び最小値MINとMINから所定レベル
高い値で規定される最小レベル範囲に夫々含まれる画素
データの平均値MAX′及びMIN′を検出し、この平均値を
新たに最大値及び最小値としてエッジマッチングの量子
化を行うことにより、リンギング、インパルス雑音等に
よりブロック歪が発生することが防止される。
れる最大レベル範囲及び最小値MINとMINから所定レベル
高い値で規定される最小レベル範囲に夫々含まれる画素
データの平均値MAX′及びMIN′を検出し、この平均値を
新たに最大値及び最小値としてエッジマッチングの量子
化を行うことにより、リンギング、インパルス雑音等に
よりブロック歪が発生することが防止される。
発生情報量の演算と、発生情報量を所定量以下とする
ためのしきい値T1〜T4の設定は、原ダイナミックレンジ
DRに基づいてなされるので、エンコーダ側とデコーダ側
との間で不整合が生じる場合がある。このため、原ダイ
ナミックレンジDRと修整されたダイナミックレンジDR′
とそのブロックのしきい値Tiとを比較することで、フラ
グ情報Ｆが発生され、このフラグ情報Ｆが伝送される。
受信側では、フラグ情報Ｆを見て、正しい割り当てビッ
ト数ｎを求めることができ、上述の不整合の発生が防止
される。
ためのしきい値T1〜T4の設定は、原ダイナミックレンジ
DRに基づいてなされるので、エンコーダ側とデコーダ側
との間で不整合が生じる場合がある。このため、原ダイ
ナミックレンジDRと修整されたダイナミックレンジDR′
とそのブロックのしきい値Tiとを比較することで、フラ
グ情報Ｆが発生され、このフラグ情報Ｆが伝送される。
受信側では、フラグ情報Ｆを見て、正しい割り当てビッ
ト数ｎを求めることができ、上述の不整合の発生が防止
される。
以下、この発明の実施例について図面を参照して説明
する。この説明は、下記の順序に従ってなされる。
する。この説明は、下記の順序に従ってなされる。
a.送信側の構成 b.受信側の構成 c.バッファリング回路 d.変形例 a.送信側の構成 第１図は、この発明の伝送側（記録側）の構成を全体
として示すものである。１で示す入力端子に例えば１サ
ンプルが８ビットに量子化されたディジタルビデオ信号
（ディジタル輝度信号）が入力される。このディジタル
ビデオ信号がブロック化回路２に供給される。
として示すものである。１で示す入力端子に例えば１サ
ンプルが８ビットに量子化されたディジタルビデオ信号
（ディジタル輝度信号）が入力される。このディジタル
ビデオ信号がブロック化回路２に供給される。
ブロック化回路２により、入力ディジタルビデオ信号
が符号化の単位である２次元ブロック毎に連続する信号
に変換される。この実施例では、１ブロックが第２図に
示すように、（８ライン×８画素＝64画素）の大きさと
されている。ブロック化回路２の出力信号が最大値、最
小値検出回路３及び遅延回路４に供給される。最大値、
最小値検出回路３は、ブロック毎に最小値MIN、最大値M
AXを検出する。遅延回路４は、最大値及び最小値が検出
されるのに要する時間、入力データを遅延させる。遅延
回路４からの画素データが比較回路５及び比較回路６に
供給される。
が符号化の単位である２次元ブロック毎に連続する信号
に変換される。この実施例では、１ブロックが第２図に
示すように、（８ライン×８画素＝64画素）の大きさと
されている。ブロック化回路２の出力信号が最大値、最
小値検出回路３及び遅延回路４に供給される。最大値、
最小値検出回路３は、ブロック毎に最小値MIN、最大値M
AXを検出する。遅延回路４は、最大値及び最小値が検出
されるのに要する時間、入力データを遅延させる。遅延
回路４からの画素データが比較回路５及び比較回路６に
供給される。
最大値、最小値検出回路３からの最大値MAXが減算回
路７に供給され、最小値MINが加算回路８に供給され
る。これらの減算回路７及び加算回路８には、ビットシ
フト回路９から可変長でノンエッジマッチング量子化を
した場合の１量子化ステップ幅の値Δが供給される。ビ
ットシフト回路９は、割り当てビット数がｎの時に、
（DR/2n）の割算を行うように、ダイナミックレンジDR
をｎビットシフトする構成とされている。減算回路７か
らは、（MAX−Δ）のしきい値が得られ、加算回路８か
らは、（MIN＋Δ）のしきい値が得られる。これらの演
算回路７及び加算回路８からのしきい値が比較回路５及
び６に夫々供給される。
路７に供給され、最小値MINが加算回路８に供給され
る。これらの減算回路７及び加算回路８には、ビットシ
フト回路９から可変長でノンエッジマッチング量子化を
した場合の１量子化ステップ幅の値Δが供給される。ビ
ットシフト回路９は、割り当てビット数がｎの時に、
（DR/2n）の割算を行うように、ダイナミックレンジDR
をｎビットシフトする構成とされている。減算回路７か
らは、（MAX−Δ）のしきい値が得られ、加算回路８か
らは、（MIN＋Δ）のしきい値が得られる。これらの演
算回路７及び加算回路８からのしきい値が比較回路５及
び６に夫々供給される。
比較回路５の出力信号がANDゲート10に供給され、比
較回路６の出力信号がANDゲート11に供給される。ANDゲ
ート10及び11には、遅延回路４からの入力データが供給
される。比較回路５の出力信号は、入力データがしきい
値より大きい時にハイレベルとなり、従って、ANDゲー
ト10の出力端子には、（MAX〜MAX−Δ）の最大レベル範
囲に含まれる入力データの画素データが抽出される。比
較回路６の出力信号は、入力データがしきい値より小さ
い時にハイレベルとなり、従って、ANDゲート11の出力
端子には、（MIN〜MIN＋Δ）の最小レベル範囲に含まれ
る入力データの画素データが抽出される。
較回路６の出力信号がANDゲート11に供給される。ANDゲ
ート10及び11には、遅延回路４からの入力データが供給
される。比較回路５の出力信号は、入力データがしきい
値より大きい時にハイレベルとなり、従って、ANDゲー
ト10の出力端子には、（MAX〜MAX−Δ）の最大レベル範
囲に含まれる入力データの画素データが抽出される。比
較回路６の出力信号は、入力データがしきい値より小さ
い時にハイレベルとなり、従って、ANDゲート11の出力
端子には、（MIN〜MIN＋Δ）の最小レベル範囲に含まれ
る入力データの画素データが抽出される。
ANDゲート10の出力信号が平均化回路12に供給され、A
NDゲート11の出力信号が平均化回路13に供給される。こ
れらの平均化回路12及び13は、ブロック毎に平均値を算
出するもので、端子14からブロック周期のリセット信号
が平均化回路12及び13に供給されている。平均化回路12
からは、（MAX〜MAX−Δ）の最大レベル範囲に属する画
素データの平均値MAX′が得られ、平均化回路13から
は、（MIN〜MIN＋Δ）の最小レベル範囲に属する画素デ
ータの平均値MIN′が得られる。平均値MAX′から平均値
MIN′が演算回路15で減算され、演算回路15から修整さ
れたダイナミックレンジDR′が得られる。
NDゲート11の出力信号が平均化回路13に供給される。こ
れらの平均化回路12及び13は、ブロック毎に平均値を算
出するもので、端子14からブロック周期のリセット信号
が平均化回路12及び13に供給されている。平均化回路12
からは、（MAX〜MAX−Δ）の最大レベル範囲に属する画
素データの平均値MAX′が得られ、平均化回路13から
は、（MIN〜MIN＋Δ）の最小レベル範囲に属する画素デ
ータの平均値MIN′が得られる。平均値MAX′から平均値
MIN′が演算回路15で減算され、演算回路15から修整さ
れたダイナミックレンジDR′が得られる。
また、平均値MIN′が演算回路16に供給され、遅延回
路17を介された入力データから平均値MIN′が減算回路1
6において減算され、最小値除去後のデータPD1が形成さ
れる。このデータPD1及び修整されたダイナミックレン
ジDR′が量子化回路18に供給される。この実施例では、
量子化に割り当てられるビット数ｎが０ビット（コード
信号を伝送しない）、１ビット、２ビット、３ビット、
４ビットの何れかとされる可変長のADRCであって、エッ
ジマッチング量子化がなされる。割り当てビット数ｎ
は、ブロック毎にビット数決定回路19において決定さ
れ、ビット数ｎのデータが量子化回路18に供給される。
路17を介された入力データから平均値MIN′が減算回路1
6において減算され、最小値除去後のデータPD1が形成さ
れる。このデータPD1及び修整されたダイナミックレン
ジDR′が量子化回路18に供給される。この実施例では、
量子化に割り当てられるビット数ｎが０ビット（コード
信号を伝送しない）、１ビット、２ビット、３ビット、
４ビットの何れかとされる可変長のADRCであって、エッ
ジマッチング量子化がなされる。割り当てビット数ｎ
は、ブロック毎にビット数決定回路19において決定さ
れ、ビット数ｎのデータが量子化回路18に供給される。
ビット数決定回路19には、比較回路22の出力信号が供
給される。比較回路22には、演算回路20からの原ダイナ
ミックレンジDR（＝MAX−MIN）とバッファリング回路21
からのしきい値T1〜T4（T1＜T2＜T3＜T4）とが供給され
る。ダイナミックレンジDRとしきい値T1〜T4との大きさ
の関係に基づいて、割り当てビット数ｎが決定される。
給される。比較回路22には、演算回路20からの原ダイナ
ミックレンジDR（＝MAX−MIN）とバッファリング回路21
からのしきい値T1〜T4（T1＜T2＜T3＜T4）とが供給され
る。ダイナミックレンジDRとしきい値T1〜T4との大きさ
の関係に基づいて、割り当てビット数ｎが決定される。
可変長ADRCは、ダイナミックレンジDRが小さいブロッ
クでは、割り当てビット数ｎを少なくし、ダイナミック
レンジDRが大きいブロックでは、割り当てビット数ｎを
多くすることで、効率の良い符号化を行うことができ
る。即ち、（DR＜T1）のブロックは、コード信号が伝送
されず、ダイナミックレンジDR′及び平均値MIN′のみ
が伝送され、（T1≦DR＜T2）のブロックは、（ｎ＝１）
とされ、（T2≦DR＜T3）のブロックは、（ｎ＝２）とさ
れ、（T3≦DR＜T4）のブロックは、（ｎ＝３）とされ、
（DR≧T4）のブロックは、（ｎ＝４）とされる。このよ
うに決定された割り当てビット数ｎと修整されたダイナ
ミックレンジDR′とが量子化回路18に供給され、エッジ
マッチングの量子化がされる。
クでは、割り当てビット数ｎを少なくし、ダイナミック
レンジDRが大きいブロックでは、割り当てビット数ｎを
多くすることで、効率の良い符号化を行うことができ
る。即ち、（DR＜T1）のブロックは、コード信号が伝送
されず、ダイナミックレンジDR′及び平均値MIN′のみ
が伝送され、（T1≦DR＜T2）のブロックは、（ｎ＝１）
とされ、（T2≦DR＜T3）のブロックは、（ｎ＝２）とさ
れ、（T3≦DR＜T4）のブロックは、（ｎ＝３）とされ、
（DR≧T4）のブロックは、（ｎ＝４）とされる。このよ
うに決定された割り当てビット数ｎと修整されたダイナ
ミックレンジDR′とが量子化回路18に供給され、エッジ
マッチングの量子化がされる。
かかる可変長ADRCでは、しきい値T1〜T4を変えること
で、発生情報量を制御すること（所謂バッファリング）
ができる。従って、１フィールド或いは１フレーム当た
りの発生情報量を所定値にすることが要求される伝送路
例えばディジタルVTRに対しても、可変長ADRCを適用で
きる。
で、発生情報量を制御すること（所謂バッファリング）
ができる。従って、１フィールド或いは１フレーム当た
りの発生情報量を所定値にすることが要求される伝送路
例えばディジタルVTRに対しても、可変長ADRCを適用で
きる。
第１図において、21は、発生情報量を所定値にするた
めのしきい値T1〜T4を決定するバッファリング回路を示
す。バッファリング回路21では、後述のように、しきい
値の組（T1、T2、T3、T4）が複数例えば32組用意されて
おり、これらのしきい値の組がパラメータコードPi（ｉ
＝0,1,2,・・,31）により区別される。パラメータコー
ドPiの番号ｉが大きくなるに従って、発生情報量が単調
に減少するように、設定されている。但し、発生情報量
が減少するに従って復元画像の画質が劣化する。
めのしきい値T1〜T4を決定するバッファリング回路を示
す。バッファリング回路21では、後述のように、しきい
値の組（T1、T2、T3、T4）が複数例えば32組用意されて
おり、これらのしきい値の組がパラメータコードPi（ｉ
＝0,1,2,・・,31）により区別される。パラメータコー
ドPiの番号ｉが大きくなるに従って、発生情報量が単調
に減少するように、設定されている。但し、発生情報量
が減少するに従って復元画像の画質が劣化する。
バッファリング回路21からのしきい値T1〜T4と減算回
路20からのダイナミックレンジDRとが供給される比較回
路22では、ブロックのダイナミックレンジDRと各しきい
値とが夫々比較され、比較出力がビット数決定回路19に
供給され、そのブロックの割り当てビット数ｎが設定さ
れる。量子化回路18では、ダイナミックレンジDR′と割
り当てビット数ｎとを用いて最小値除去後のデータPDI
がエッジマッチングの量子化によりコード信号DTに変換
される。量子化回路18は、例えばROMで構成されてい
る。
路20からのダイナミックレンジDRとが供給される比較回
路22では、ブロックのダイナミックレンジDRと各しきい
値とが夫々比較され、比較出力がビット数決定回路19に
供給され、そのブロックの割り当てビット数ｎが設定さ
れる。量子化回路18では、ダイナミックレンジDR′と割
り当てビット数ｎとを用いて最小値除去後のデータPDI
がエッジマッチングの量子化によりコード信号DTに変換
される。量子化回路18は、例えばROMで構成されてい
る。
受信側で割り当てビット数ｎを正しく設定できるよう
に、フラグＦが比較回路23で形成される。比較回路23に
は、原ダイナミックレンジDRと修整されたダイナミック
レンジDR′とセレクタ24で選択されたしきい値Tiとが供
給される。セレクタ24には、バッファリング回路21で形
成されたしきい値T1〜T4とビット数決定回路19からの割
り当てビット数ｎの情報とが供給される。セレクタ24に
より、そのブロックの割り当てビット数ｎを決めるため
の下側のしきい値Tiが選択される。例えば（ｎ＝２）の
ブロックの場合には、しきい値T2がセレクタ24で選択さ
れる。
に、フラグＦが比較回路23で形成される。比較回路23に
は、原ダイナミックレンジDRと修整されたダイナミック
レンジDR′とセレクタ24で選択されたしきい値Tiとが供
給される。セレクタ24には、バッファリング回路21で形
成されたしきい値T1〜T4とビット数決定回路19からの割
り当てビット数ｎの情報とが供給される。セレクタ24に
より、そのブロックの割り当てビット数ｎを決めるため
の下側のしきい値Tiが選択される。例えば（ｎ＝２）の
ブロックの場合には、しきい値T2がセレクタ24で選択さ
れる。
比較回路23は、（DR≧Ti＞DR′）の関係が成立する時
には、エンコーダ側の割り当てビット数ｎに対してデコ
ーダ側の割り当てビット数が（ｎ−１）となる不整合が
発生するので、“1"のフラグＦを発生し、上記の関係が
成立しないときには、“0"のフラグＦを発生する。
には、エンコーダ側の割り当てビット数ｎに対してデコ
ーダ側の割り当てビット数が（ｎ−１）となる不整合が
発生するので、“1"のフラグＦを発生し、上記の関係が
成立しないときには、“0"のフラグＦを発生する。
原ダイナミックレンジDRと修整されたダイナミックレ
ンジDR′とが異なるために生じる割り当てビット数の変
動が１ビットとなるためには、（即ち、２ビットの変化
を防止するために）、しきい値T1〜T4は、下記の条件を
満足するように設定されている。
ンジDR′とが異なるために生じる割り当てビット数の変
動が１ビットとなるためには、（即ち、２ビットの変化
を防止するために）、しきい値T1〜T4は、下記の条件を
満足するように設定されている。
修整されたダイナミックレンジDR′、平均値MIN′及
ビコード信号DTがフレーム化回路25に供給され、また、
しきい値の組を示すパラメータコードPi及びフラグＦが
フレーム化回路25に供給される。フレーム化回路25の出
力端子26には、シリアルデータに変換された伝送データ
が取り出される。フレーム化回路25では、必要に応じて
エラー訂正符号の符号化がなされると共に、同期信号が
付加される。
ビコード信号DTがフレーム化回路25に供給され、また、
しきい値の組を示すパラメータコードPi及びフラグＦが
フレーム化回路25に供給される。フレーム化回路25の出
力端子26には、シリアルデータに変換された伝送データ
が取り出される。フレーム化回路25では、必要に応じて
エラー訂正符号の符号化がなされると共に、同期信号が
付加される。
b.受信側の構成 第３図は、受信（又は再生）側の構成を示す。入力端
子31からの受信データは、フレーム分解回路32に供給さ
れる。フレーム分解回路32により、コード信号DTと付加
コードDR′、MIN′、Pi、Ｆとが分離されると共に、エ
ラー訂正処理がなされる。
子31からの受信データは、フレーム分解回路32に供給さ
れる。フレーム分解回路32により、コード信号DTと付加
コードDR′、MIN′、Pi、Ｆとが分離されると共に、エ
ラー訂正処理がなされる。
コード信号DTが復号化回路33に供給され、パラメータ
コードPiがROM34に供給される。ROM34は、パラメータコ
ードPiで示されるしきい値の組を発生し、しきい値の組
が比較回路35に供給される。比較回路35には、ダイナミ
ックレンジDR′が供給され、比較回路35の出力信号がビ
ット数決定回路36に供給される。ビット数決定回路36で
は、ダイナミックレンジDR′としきい値との関係からブ
ロックの割り当てビット数を決定し、ビット数と対応す
るデータを発生する。ビット数決定回路36の出力が加算
回路37に供給され、フラグＦと加算される。
コードPiがROM34に供給される。ROM34は、パラメータコ
ードPiで示されるしきい値の組を発生し、しきい値の組
が比較回路35に供給される。比較回路35には、ダイナミ
ックレンジDR′が供給され、比較回路35の出力信号がビ
ット数決定回路36に供給される。ビット数決定回路36で
は、ダイナミックレンジDR′としきい値との関係からブ
ロックの割り当てビット数を決定し、ビット数と対応す
るデータを発生する。ビット数決定回路36の出力が加算
回路37に供給され、フラグＦと加算される。
前述のように、フラグＦは、ビット数決定回路36で決
定された割り当てビット数がエンコーダ側より１ビット
少なくなる時に“1"とされているので、加算回路37の出
力には、正しい割り当てビット数が得られる。この加算
回路37からの割り当てビット数とダイナミックレンジD
R′が復号化回路33に供給される。また、平均値MIN′が
加算回路38に供給される。加算回路38には、復号化回路
33の出力信号が供給され、加算回路38の出力信号がブロ
ック分解回路39に供給される。復号化回路33は、送信側
の量子化回路18の処理と逆の処理を行う。即ち、コード
信号DTがMAX′及びMIN′を夫々含んでいる複数の代表レ
ベルに復号され、このデータと８ビットの平均値MIN′
とが加算回路38により加算され、元の画素データが復号
される。
定された割り当てビット数がエンコーダ側より１ビット
少なくなる時に“1"とされているので、加算回路37の出
力には、正しい割り当てビット数が得られる。この加算
回路37からの割り当てビット数とダイナミックレンジD
R′が復号化回路33に供給される。また、平均値MIN′が
加算回路38に供給される。加算回路38には、復号化回路
33の出力信号が供給され、加算回路38の出力信号がブロ
ック分解回路39に供給される。復号化回路33は、送信側
の量子化回路18の処理と逆の処理を行う。即ち、コード
信号DTがMAX′及びMIN′を夫々含んでいる複数の代表レ
ベルに復号され、このデータと８ビットの平均値MIN′
とが加算回路38により加算され、元の画素データが復号
される。
加算回路38の出力信号がブロック分解回路39に供給さ
れる。ブロック分解回路39は、送信側のブロック化回路
２と逆に、ブロックの順番の復元データをテレビジョン
信号の走査と同様の順番に変換するための回路である。
ブロック分解回路39の出力端子40に復号されたビデオ信
号が得られる。
れる。ブロック分解回路39は、送信側のブロック化回路
２と逆に、ブロックの順番の復元データをテレビジョン
信号の走査と同様の順番に変換するための回路である。
ブロック分解回路39の出力端子40に復号されたビデオ信
号が得られる。
c.バッファリング回路 第４図は、バッファリング回路21の一例を示す。ブッ
ファリング回路21には、度数分布表及び累積度数分布表
を作成するために、41で示すメモリ（RAM）が設けら
れ、このメモリ41に対してマルチプレクサ42を介してア
ドレスが供給される。マルチプレクサ42の一方の入力と
して入力端子43からダイナミックレンジDRが供給され、
その他方の入力としてアドレス発生回路50からのアドレ
スが供給される。メモリ41には、加算回路44の出力信号
が入力され、メモリ41の出力データとマルチプレクサ45
の出力とが加算回路44で加算される。
ファリング回路21には、度数分布表及び累積度数分布表
を作成するために、41で示すメモリ（RAM）が設けら
れ、このメモリ41に対してマルチプレクサ42を介してア
ドレスが供給される。マルチプレクサ42の一方の入力と
して入力端子43からダイナミックレンジDRが供給され、
その他方の入力としてアドレス発生回路50からのアドレ
スが供給される。メモリ41には、加算回路44の出力信号
が入力され、メモリ41の出力データとマルチプレクサ45
の出力とが加算回路44で加算される。
加算回路44の出力がレジスタ46に供給され、レジスタ
46の出力がマルチプレクサ45及び比較回路47に供給され
る。マルチプレクサ45には、レジスタ46の出力の他に０
及び＋１が供給されている。発生情報量の演算動作がさ
れると、レジスタ46の出力に例えば１フレーム期間に発
生する情報量Aiが求められる。
46の出力がマルチプレクサ45及び比較回路47に供給され
る。マルチプレクサ45には、レジスタ46の出力の他に０
及び＋１が供給されている。発生情報量の演算動作がさ
れると、レジスタ46の出力に例えば１フレーム期間に発
生する情報量Aiが求められる。
比較回路47では、発生情報量Aiと端子48からの目標値
Ｑとが比較され、比較回路47の出力信号がパラメータコ
ード発生回路49及びレジスタ51に供給される。パラメー
タコード発生回路49からのパラメータコードPiがアドレ
ス発生回路50及びレジスタ51に供給される。レジスタ51
に取り込まれたパラメータコードPiが前述のようにフレ
ーム化回路25に供給されると共に、ROM52に供給され
る。ROM52は、アドレスとして入力されたパラメータコ
ードPiと対応するしきい値の組（T1i、T2i、T3i、T4i）
を発生する。このしきい値は、前述のように、比較回路
22に供給される。
Ｑとが比較され、比較回路47の出力信号がパラメータコ
ード発生回路49及びレジスタ51に供給される。パラメー
タコード発生回路49からのパラメータコードPiがアドレ
ス発生回路50及びレジスタ51に供給される。レジスタ51
に取り込まれたパラメータコードPiが前述のようにフレ
ーム化回路25に供給されると共に、ROM52に供給され
る。ROM52は、アドレスとして入力されたパラメータコ
ードPiと対応するしきい値の組（T1i、T2i、T3i、T4i）
を発生する。このしきい値は、前述のように、比較回路
22に供給される。
第５図は、バッファリング回路21の動作を示すフロー
チャートである。最初のステップ61で、メモリ41、レジ
スタ46がゼロクリアされる。メモリ41のゼロクリアのた
めに、マルチプレクサ42がアドレス発生回路50で発生し
たアドレスを選択し、加算回路44の出力が常に０とされ
る。アドレスは、（0,1,2,・・・・,255）と変化し、メ
モリ41の全てのアドレスに０データが書き込まれる。
チャートである。最初のステップ61で、メモリ41、レジ
スタ46がゼロクリアされる。メモリ41のゼロクリアのた
めに、マルチプレクサ42がアドレス発生回路50で発生し
たアドレスを選択し、加算回路44の出力が常に０とされ
る。アドレスは、（0,1,2,・・・・,255）と変化し、メ
モリ41の全てのアドレスに０データが書き込まれる。
次のステップ62で、メモリ41にバッファリングのされ
る単位期間である１フレームのダイナミックレンジDRの
度数分布表が作成される。マルチプレクサ42は、端子43
からのダイナミックレンジDRを選択し、マルチプレクサ
45が＋１を選択する。従って、１フレーム期間が終了し
た時、ダイナミックレンジDRと対応するメモリ41の各ア
ドレスに、各DRの発生度数が記憶される。このメモリ41
の度数分布表は、第６図Ａに示すように、DRを横軸と
し、度数を縦軸とするものである。
る単位期間である１フレームのダイナミックレンジDRの
度数分布表が作成される。マルチプレクサ42は、端子43
からのダイナミックレンジDRを選択し、マルチプレクサ
45が＋１を選択する。従って、１フレーム期間が終了し
た時、ダイナミックレンジDRと対応するメモリ41の各ア
ドレスに、各DRの発生度数が記憶される。このメモリ41
の度数分布表は、第６図Ａに示すように、DRを横軸と
し、度数を縦軸とするものである。
次に、度数分布表が累積度数分布表に変換される（ス
テップ63）。累積度数分布表を作成する時には、マルチ
プレクサ42がアドレス発生回路50からのアドレスを選択
し、マルチプレクサ45がレジスタ46の出力を選択する。
アドレスが255から０に向かって順次ディクレメントす
る。メモリ41の読み出し出力が加算回路44に供給され、
加算回路44でレジスタ46の内容と加算される。加算回路
44の出力がメモリ41の読み出しアドレスと同一のアドレ
スに書き込まれると共に、レジスタ46の内容が加算回路
44の出力に更新される。メモリ41のアドレスが255とさ
れる初期状態では、レジスタ45がゼロクリアされてい
る。メモリ41の全アドレスに関して、度数が累積された
時に、メモリ41には、第６図Ｂに示す累積度数分布表が
作成される。
テップ63）。累積度数分布表を作成する時には、マルチ
プレクサ42がアドレス発生回路50からのアドレスを選択
し、マルチプレクサ45がレジスタ46の出力を選択する。
アドレスが255から０に向かって順次ディクレメントす
る。メモリ41の読み出し出力が加算回路44に供給され、
加算回路44でレジスタ46の内容と加算される。加算回路
44の出力がメモリ41の読み出しアドレスと同一のアドレ
スに書き込まれると共に、レジスタ46の内容が加算回路
44の出力に更新される。メモリ41のアドレスが255とさ
れる初期状態では、レジスタ45がゼロクリアされてい
る。メモリ41の全アドレスに関して、度数が累積された
時に、メモリ41には、第６図Ｂに示す累積度数分布表が
作成される。
この累積度数分布表に対してしきい値の組（T1i、T2
i、T3i、T4i）が適用された時の発生情報量Aiが演算さ
れる（ステップ64）。発生情報量Aiの演算時には、マル
チプレクサ42がアドレス発生回路50の出力を選択し、マ
ルチプレクサ45がレジスタ46の出力を選択する。パラメ
ータコード発生回路49は、P0からP31に向かって順次変
化するパラメータコードを発生する。パラメータコード
Piがアドレス発生回路50に供給され、（T1i、T2i、T3
i、T4i）の各しきい値と対応するアドレスが順次発生す
る。各しきい値と対応するアドレスから読み出された値
が加算回路44とレジスタ46とで累算される。この累積値
がパラメータコードPiで指定されるしきい値の組が適用
された時の発生情報量Aiと対応している。つまり、第６
図Ｂに示す累積度数分布表において、しきい値T1、T2、
T3、T4と夫々対応するアドレスから読み出された値A1、
A2、A3、A4の合計値（A1＋A2＋A3＋A4）に対して、ブロ
ック内の画素数（64）を乗じた値は、発生情報量（ビッ
ト数）である。但し、画素数は、一定であるため、第４
図に示されるバッファリング回路21では、64の乗算処理
を省略している。
i、T3i、T4i）が適用された時の発生情報量Aiが演算さ
れる（ステップ64）。発生情報量Aiの演算時には、マル
チプレクサ42がアドレス発生回路50の出力を選択し、マ
ルチプレクサ45がレジスタ46の出力を選択する。パラメ
ータコード発生回路49は、P0からP31に向かって順次変
化するパラメータコードを発生する。パラメータコード
Piがアドレス発生回路50に供給され、（T1i、T2i、T3
i、T4i）の各しきい値と対応するアドレスが順次発生す
る。各しきい値と対応するアドレスから読み出された値
が加算回路44とレジスタ46とで累算される。この累積値
がパラメータコードPiで指定されるしきい値の組が適用
された時の発生情報量Aiと対応している。つまり、第６
図Ｂに示す累積度数分布表において、しきい値T1、T2、
T3、T4と夫々対応するアドレスから読み出された値A1、
A2、A3、A4の合計値（A1＋A2＋A3＋A4）に対して、ブロ
ック内の画素数（64）を乗じた値は、発生情報量（ビッ
ト数）である。但し、画素数は、一定であるため、第４
図に示されるバッファリング回路21では、64の乗算処理
を省略している。
この発生情報量Aiが目標値Ｑと比較される（ステップ
65）。（Ai≦Ｑ）が成立する時に発生する比較回路47の
出力がパラメータコード発生回路49及びレジスタ51に供
給され、パラメータコードPiのインクリメントが停止さ
れると共に、そのパラメータコードPiがレジスタ51に取
り込まれる。レジスタ51からのパラメータコードPiとRO
M52で発生したしきい値の組とが出力される（ステップ6
6）。
65）。（Ai≦Ｑ）が成立する時に発生する比較回路47の
出力がパラメータコード発生回路49及びレジスタ51に供
給され、パラメータコードPiのインクリメントが停止さ
れると共に、そのパラメータコードPiがレジスタ51に取
り込まれる。レジスタ51からのパラメータコードPiとRO
M52で発生したしきい値の組とが出力される（ステップ6
6）。
比較回路47における判定のステップ65で、（Ai≦Ｑ）
が成立しない時には、パラメータコードPiが次のものPi
＋１に変更され、Pi＋１に対応するアドレスがアドレス
発生回路50から発生する。上述と同様に発生情報量Ai＋
１が演算され、比較回路47で目標値Ｑと比較される。
（Ai≦Ｑ）が成立するまで、上述の動作が繰り返され
る。
が成立しない時には、パラメータコードPiが次のものPi
＋１に変更され、Pi＋１に対応するアドレスがアドレス
発生回路50から発生する。上述と同様に発生情報量Ai＋
１が演算され、比較回路47で目標値Ｑと比較される。
（Ai≦Ｑ）が成立するまで、上述の動作が繰り返され
る。
d.変形例 以上の説明では、コード信号DTとダイナミックレンジ
DR′と平均値MIN′とを送信している。しかし、付加コ
ードとしてダイナミックレンジDR′の代わりに平均値MA
X′または量子化ステップ幅を伝送しても良い。
DR′と平均値MIN′とを送信している。しかし、付加コ
ードとしてダイナミックレンジDR′の代わりに平均値MA
X′または量子化ステップ幅を伝送しても良い。
この発明に依れば、リンギング、インパルス性のノイ
ズ等を含むブロックにおけるブロック歪の発生を防止で
きる。この発明では、可変長ADRCにより効率良く符号化
を行うことができ、発生情報量の制御と量子化とに使用
されるダイナミックレンジが異なるために、割り当てビ
ット数ｎがエンコーダ側とデコーダ側とで異なる不整合
を防止することができる。
ズ等を含むブロックにおけるブロック歪の発生を防止で
きる。この発明では、可変長ADRCにより効率良く符号化
を行うことができ、発生情報量の制御と量子化とに使用
されるダイナミックレンジが異なるために、割り当てビ
ット数ｎがエンコーダ側とデコーダ側とで異なる不整合
を防止することができる。
第１図はこの発明の一実施例のブロック図、第２図はブ
ロックの一例の略線図、第３図は受信側の構成の一例を
示すブロック図、第４図はバッファリング回路の一例の
ブロック図、第５図及び第６図はバッファリング回路の
説明に用いるフローチャート及び略線図、第７図、第８
図及び第９図は量子化動作及びブロック歪の発生の説明
に用いる略線図である。 図面における主要な符号の説明 1:入力端子、 3:最大値、最小値検出回路、 7:減算回路、 8:加算回路、 9:ビットシフト回路、 12、13:平均化回路、 18:量子化回路、 21:バッファリング回路、 23:フラグを形成するための比較回路、 25:フレーム化回路、 26:出力端子。
ロックの一例の略線図、第３図は受信側の構成の一例を
示すブロック図、第４図はバッファリング回路の一例の
ブロック図、第５図及び第６図はバッファリング回路の
説明に用いるフローチャート及び略線図、第７図、第８
図及び第９図は量子化動作及びブロック歪の発生の説明
に用いる略線図である。 図面における主要な符号の説明 1:入力端子、 3:最大値、最小値検出回路、 7:減算回路、 8:加算回路、 9:ビットシフト回路、 12、13:平均化回路、 18:量子化回路、 21:バッファリング回路、 23:フラグを形成するための比較回路、 25:フレーム化回路、 26:出力端子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419
Claims (1)
- 【請求項１】ディジタル画像信号の２次元ブロック又は
時間的に連続するＮフレームの夫々に属するＮ個の領域
からなるブロック内に含まれる複数の画素データの最大
値及び最小値を求めると共に、上記最大値及び上記最小
値から上記ブロック毎の原ダイナミックレンジを検出す
る手段と、 上記原ダイナミックレンジを元の量子化ビット数より少
ないビット数と対応する複数のレベル範囲に分割した時
の最大のレベル範囲及び最小のレベル範囲に夫々含まれ
る入力画像データを抽出し、上記最大のレベル範囲に含
まれる入力画像データの第１の平均値及び上記最小レベ
ル範囲に含まれる入力画像データの第２の平均値を形成
する手段と、 上記第１の平均値及び上記第２の平均値から修整された
ダイナミックレンジを算出し、上記入力画像信号から上
記第２の平均値を減算し、上記減算出力を元の量子化ビ
ット数より少なく、且つ上記修整されたダイナミックレ
ンジに応じて符号化する符号化手段と、 上記原ダイナミックレンジに基づいて所定期間における
発生情報量を演算し、上記発生情報量が所定データ量以
内におさまるように、各ブロックの割り当てビット数を
設定するためのしきい値を制御し、上記符号化手段にお
ける各ブロックの割り当てビット数を上記しきい値と上
記原ダイナミックレンジとを比較した比較出力で設定す
る手段と、 上記原ダイナミックレンジが上記しきい値より大きく、
且つ上記修整されたダイナミックレンジが上記しきい値
より小さい関係にあることを検出し、上記修整されたダ
イナミックレンジに基づいてデコーダ側で決定される割
り当てビット数が１ビット少なくなることを示すフラグ
情報を発生する手段とを備え、 上記修整されたダイナミックレンジと関連する情報、上
記符号化手段の出力コード及び上記フラグ情報を伝送す
るようにしたことを特徴とする高能率符号化装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18988889A JP2830111B2 (ja) | 1989-07-21 | 1989-07-21 | 高能率符号化装置 |
| US07/553,333 US5049990A (en) | 1989-07-21 | 1990-07-17 | Highly efficient coding apparatus |
| DE69029436T DE69029436T2 (de) | 1989-07-21 | 1990-07-18 | Kodiergerät mit hoher Wirksamkeit |
| EP19900307870 EP0409602B1 (en) | 1989-07-21 | 1990-07-18 | High efficiency coding apparatus |
| KR1019900011170A KR910003950A (ko) | 1989-07-21 | 1990-07-21 | 고효율 코딩 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18988889A JP2830111B2 (ja) | 1989-07-21 | 1989-07-21 | 高能率符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353780A JPH0353780A (ja) | 1991-03-07 |
| JP2830111B2 true JP2830111B2 (ja) | 1998-12-02 |
Family
ID=16248861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18988889A Expired - Lifetime JP2830111B2 (ja) | 1989-07-21 | 1989-07-21 | 高能率符号化装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5049990A (ja) |
| EP (1) | EP0409602B1 (ja) |
| JP (1) | JP2830111B2 (ja) |
| KR (1) | KR910003950A (ja) |
| DE (1) | DE69029436T2 (ja) |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172237A (en) * | 1989-05-17 | 1992-12-15 | Ricoh Corporation | High quality color image compression system |
| EP0858074B1 (en) * | 1989-07-13 | 2001-10-17 | Canon Kabushiki Kaisha | Encoding device and decoding device suitable for dubbing |
| ATE107111T1 (de) * | 1989-09-29 | 1994-06-15 | Alcatel Nv | Adaptives transformationskodierungssystem. |
| JP2864725B2 (ja) * | 1990-11-20 | 1999-03-08 | ソニー株式会社 | 画像信号の高能率符号化装置 |
| US5144423A (en) * | 1990-12-11 | 1992-09-01 | At&T Bell Laboratories | Hdtv encoder with forward estimation and constant rate motion vectors |
| JP2906671B2 (ja) * | 1990-12-28 | 1999-06-21 | ソニー株式会社 | ディジタルビデオ信号の高能率符号化装置およびその方法 |
| JPH0556418A (ja) * | 1991-08-28 | 1993-03-05 | Sharp Corp | 画像符号化装置 |
| US5850261A (en) * | 1992-10-15 | 1998-12-15 | Sony Corporation | Efficient variable length encoder and decoder |
| US5659350A (en) | 1992-12-09 | 1997-08-19 | Discovery Communications, Inc. | Operations center for a television program packaging and delivery system |
| US7849393B1 (en) | 1992-12-09 | 2010-12-07 | Discovery Communications, Inc. | Electronic book connection to world watch live |
| US7509270B1 (en) | 1992-12-09 | 2009-03-24 | Discovery Communications, Inc. | Electronic Book having electronic commerce features |
| US7269841B1 (en) | 1992-12-09 | 2007-09-11 | Sedna Patent Services, Llc | Digital cable headend for cable television delivery system |
| US5600573A (en) * | 1992-12-09 | 1997-02-04 | Discovery Communications, Inc. | Operations center with video storage for a television program packaging and delivery system |
| US5986690A (en) * | 1992-12-09 | 1999-11-16 | Discovery Communications, Inc. | Electronic book selection and delivery system |
| US6463585B1 (en) | 1992-12-09 | 2002-10-08 | Discovery Communications, Inc. | Targeted advertisement using television delivery systems |
| US6181335B1 (en) | 1992-12-09 | 2001-01-30 | Discovery Communications, Inc. | Card for a set top terminal |
| ES2145119T3 (es) | 1992-12-09 | 2000-07-01 | Discovery Communicat Inc | Terminal reprogramable para sugerir programas ofrecidos en un sistema de distribucion de programas de television. |
| US7336788B1 (en) | 1992-12-09 | 2008-02-26 | Discovery Communicatoins Inc. | Electronic book secure communication with home subsystem |
| US8073695B1 (en) | 1992-12-09 | 2011-12-06 | Adrea, LLC | Electronic book with voice emulation features |
| US5600364A (en) * | 1992-12-09 | 1997-02-04 | Discovery Communications, Inc. | Network controller for cable television delivery systems |
| US7073187B1 (en) | 1992-12-09 | 2006-07-04 | Sedna Patent Services, Llc | Menu-driven television program access system and method |
| US7835989B1 (en) | 1992-12-09 | 2010-11-16 | Discovery Communications, Inc. | Electronic book alternative delivery systems |
| US9286294B2 (en) | 1992-12-09 | 2016-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content suggestion engine |
| US7168084B1 (en) | 1992-12-09 | 2007-01-23 | Sedna Patent Services, Llc | Method and apparatus for targeting virtual objects |
| US7401286B1 (en) | 1993-12-02 | 2008-07-15 | Discovery Communications, Inc. | Electronic book electronic links |
| US5412741A (en) * | 1993-01-22 | 1995-05-02 | David Sarnoff Research Center, Inc. | Apparatus and method for compressing information |
| US5563960A (en) * | 1993-01-22 | 1996-10-08 | David Sarnoff Research Center, Inc. | Apparatus and method for emphasizing a selected region in the compressed representation of an image |
| JP3360695B2 (ja) * | 1993-06-17 | 2002-12-24 | ソニー株式会社 | 画像データの量子化回路 |
| EP0643538B1 (en) * | 1993-09-09 | 1999-03-17 | Sony Corporation | Motion vector detecting apparatus and method |
| KR950011184A (ko) * | 1993-10-29 | 1995-05-15 | 전성원 | 공압작동식 기어 변속장치 |
| US7865567B1 (en) | 1993-12-02 | 2011-01-04 | Discovery Patent Holdings, Llc | Virtual on-demand electronic book |
| US8095949B1 (en) | 1993-12-02 | 2012-01-10 | Adrea, LLC | Electronic book with restricted access features |
| US9053640B1 (en) | 1993-12-02 | 2015-06-09 | Adrea, LLC | Interactive electronic book |
| US7861166B1 (en) | 1993-12-02 | 2010-12-28 | Discovery Patent Holding, Llc | Resizing document pages to fit available hardware screens |
| GB9325073D0 (en) * | 1993-12-07 | 1994-02-02 | Eidos Plc | Improvements in or relating to video processing systems |
| JP3606597B2 (ja) * | 1994-01-21 | 2005-01-05 | ソニー株式会社 | 動きベクトル検出装置 |
| US5491685A (en) * | 1994-05-19 | 1996-02-13 | Digital Pictures, Inc. | System and method of digital compression and decompression using scaled quantization of variable-sized packets |
| AU692600B2 (en) * | 1994-09-12 | 1998-06-11 | Scientific-Atlanta, Inc. | Cable television apparatus employing two-way communication |
| TW250616B (en) | 1994-11-07 | 1995-07-01 | Discovery Communicat Inc | Electronic book selection and delivery system |
| US6151360A (en) * | 1995-04-28 | 2000-11-21 | Sony Corporation | Method for encoding video signal using statistical information |
| US5734433A (en) * | 1995-06-21 | 1998-03-31 | Sony Corporation | Picture encoding apparatus, picture encoding method, picture encoding and transmitting method, and picture record medium |
| US5825313A (en) * | 1995-08-01 | 1998-10-20 | Sony Corporation | Information signal encoding apparatus, encoding method thereof, information signal decoding method, and information signal record medium thereof |
| US5881180A (en) * | 1996-02-08 | 1999-03-09 | Sony Corporation | Method and apparatus for the reduction of blocking effects in images |
| US5974196A (en) * | 1996-03-15 | 1999-10-26 | Sony Corporation | Method and apparatus for blocking effect reduction in images |
| US5933542A (en) * | 1996-04-24 | 1999-08-03 | Sony Corporation | Method and apparatus for blocking effect reduction in images by post-processing in the spatial domain |
| US6125146A (en) * | 1996-06-05 | 2000-09-26 | U.S. Philips Corporation | Method and device for decoding coded digital video signals |
| JP3687080B2 (ja) * | 1996-07-17 | 2005-08-24 | ソニー株式会社 | 画像符号化装置および画像符号化方法、画像復号化装置および画像復号化方法、並びに記録媒体 |
| US5796875A (en) * | 1996-08-13 | 1998-08-18 | Sony Electronics, Inc. | Selective de-blocking filter for DCT compressed images |
| US6111870A (en) * | 1996-11-07 | 2000-08-29 | Interdigital Technology Corporation | Method and apparatus for compressing and transmitting high speed data |
| US5838377A (en) * | 1996-12-20 | 1998-11-17 | Analog Devices, Inc. | Video compressed circuit using recursive wavelet filtering |
| US5984514A (en) * | 1996-12-20 | 1999-11-16 | Analog Devices, Inc. | Method and apparatus for using minimal and optimal amount of SRAM delay line storage in the calculation of an X Y separable mallat wavelet transform |
| KR100259136B1 (ko) * | 1997-04-19 | 2000-06-15 | 김영환 | 움직임 벡터 검출 장치 |
| WO1998051072A1 (fr) | 1997-05-06 | 1998-11-12 | Sony Corporation | Convertisseur d'images et procede de conversion d'images |
| DE69835871T2 (de) | 1997-12-25 | 2007-04-05 | Sony Corp. | Verfahren und Gerät zur Signalumsetzung |
| US6118820A (en) * | 1998-01-16 | 2000-09-12 | Sarnoff Corporation | Region-based information compaction as for digital images |
| US6829301B1 (en) | 1998-01-16 | 2004-12-07 | Sarnoff Corporation | Enhanced MPEG information distribution apparatus and method |
| US6560285B1 (en) * | 1998-03-30 | 2003-05-06 | Sarnoff Corporation | Region-based information compaction as for digital images |
| US9009773B1 (en) | 1998-06-30 | 2015-04-14 | Cox Communications, Inc. | Method and apparatus for providing broadcast data services |
| JP4193233B2 (ja) | 1998-08-12 | 2008-12-10 | ソニー株式会社 | 動き判定装置、その方法および画像情報変換装置 |
| US7457415B2 (en) | 1998-08-20 | 2008-11-25 | Akikaze Technologies, Llc | Secure information distribution system utilizing information segment scrambling |
| JP4147632B2 (ja) | 1998-08-24 | 2008-09-10 | ソニー株式会社 | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 |
| JP4168490B2 (ja) * | 1998-09-03 | 2008-10-22 | ソニー株式会社 | 動き判定装置、その方法および画像情報変換装置 |
| JP4140091B2 (ja) | 1998-09-14 | 2008-08-27 | ソニー株式会社 | 画像情報変換装置および画像情報変換方法 |
| JP4310921B2 (ja) * | 1998-09-21 | 2009-08-12 | ソニー株式会社 | 符号化装置及び方法、復号装置及び方法、並びに記録媒体 |
| JP2000138949A (ja) | 1998-10-30 | 2000-05-16 | Sony Corp | 画像情報変換装置および変換方法 |
| US6317062B1 (en) * | 2000-09-29 | 2001-11-13 | Philsar Semiconductor, Inc. | Method and apparatus for dynamically generating multiple level decision thresholds of an M-ary coded signal |
| US7793326B2 (en) | 2001-08-03 | 2010-09-07 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator |
| US7908628B2 (en) | 2001-08-03 | 2011-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content coding and formatting |
| US9802115B2 (en) | 2004-09-21 | 2017-10-31 | Koninklijke Philips N.V. | Game board, pawn, sticker and system for detecting pawns on a game board |
| EP1977605B1 (en) * | 2006-01-23 | 2020-04-15 | Telefonaktiebolaget LM Ericsson (publ) | Image processing |
| DE102011077813A1 (de) * | 2011-06-20 | 2012-12-20 | Continental Teves Ag & Co. Ohg | Schaltungsanordnung zur Signalüberwachung von Ausgangssignalen eines Kraftfahrzeugsensors und deren Verwendung |
| US9219916B2 (en) | 2012-06-12 | 2015-12-22 | Dolby Laboratories Licensing Corporation | Joint base layer and enhancement layer quantizer adaptation in EDR video coding |
| GB2503234B (en) * | 2012-06-19 | 2019-08-21 | British Broadcasting Corp | Video coding and decoding |
| GB2523744A (en) * | 2014-03-01 | 2015-09-09 | Gurulogic Microsystems Oy | Encoder apparatus, decoder apparatus and method |
| US8933826B2 (en) | 2013-03-01 | 2015-01-13 | Gurulogic Microsystems Oy | Encoder apparatus, decoder apparatus and method |
| US9286653B2 (en) * | 2014-08-06 | 2016-03-15 | Google Inc. | System and method for increasing the bit depth of images |
| US20230100785A1 (en) * | 2021-09-28 | 2023-03-30 | Nvidia Corporation | Priority encoder-based techniques for computing the minimum or the maximum of multiple values |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114920A (en) * | 1978-02-28 | 1979-09-07 | Kokusai Denshin Denwa Co Ltd | Television signal adaptive forecasting encoding system |
| JPS58197984A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | テレビジヨン信号の適応予測符号化装置 |
| CA1251555A (en) * | 1984-12-19 | 1989-03-21 | Tetsujiro Kondo | High efficiency technique for coding a digital video signal |
| JP2670259B2 (ja) * | 1985-11-29 | 1997-10-29 | ソニー株式会社 | 高能率符号化装置 |
| JP2518224B2 (ja) * | 1986-08-28 | 1996-07-24 | ソニー株式会社 | 高能率符号化装置 |
| JPH0821866B2 (ja) * | 1986-10-29 | 1996-03-04 | ソニー株式会社 | 情報量制御回路 |
| JP2508439B2 (ja) * | 1987-05-29 | 1996-06-19 | ソニー株式会社 | 高能率符号化装置 |
| DE3853618T2 (de) * | 1987-11-27 | 1995-09-28 | Canon Kk | Vorrichtung zum Übertragen einer Bildinformation. |
| JP2629238B2 (ja) * | 1988-02-05 | 1997-07-09 | ソニー株式会社 | 復号装置及び復号方法 |
-
1989
- 1989-07-21 JP JP18988889A patent/JP2830111B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-17 US US07/553,333 patent/US5049990A/en not_active Expired - Fee Related
- 1990-07-18 EP EP19900307870 patent/EP0409602B1/en not_active Expired - Lifetime
- 1990-07-18 DE DE69029436T patent/DE69029436T2/de not_active Expired - Fee Related
- 1990-07-21 KR KR1019900011170A patent/KR910003950A/ko not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US5049990A (en) | 1991-09-17 |
| DE69029436D1 (de) | 1997-01-30 |
| EP0409602A2 (en) | 1991-01-23 |
| KR910003950A (ko) | 1991-02-28 |
| EP0409602A3 (en) | 1992-07-15 |
| EP0409602B1 (en) | 1996-12-18 |
| JPH0353780A (ja) | 1991-03-07 |
| DE69029436T2 (de) | 1997-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830111B2 (ja) | 高能率符号化装置 | |
| JP2969867B2 (ja) | ディジタル画像信号の高能率符号化装置 | |
| JP2512894B2 (ja) | 高能率符号化／復号装置 | |
| JP2508439B2 (ja) | 高能率符号化装置 | |
| US5589884A (en) | Adaptive quantization controlled by scene change detection | |
| JP2001519988A (ja) | ビデオデータから符号化パラメータを抽出するシステム | |
| JP2840678B2 (ja) | 高能率符合化装置 | |
| JP2830112B2 (ja) | 高能率符号化装置 | |
| JP3627291B2 (ja) | ブロック歪み除去装置および方法 | |
| JP2861175B2 (ja) | 高能率符号化装置及び符号化方法 | |
| JP2827319B2 (ja) | 高能率符号化装置及び方法 | |
| JP2840679B2 (ja) | 高能率符号化装置 | |
| JP3221120B2 (ja) | 復号装置 | |
| JP2629409B2 (ja) | 動き補償予測フレーム間符号化装置 | |
| JP2844861B2 (ja) | 画像信号の高能率符号化装置及び符号化方法 | |
| JP2712343B2 (ja) | 画像信号の動き検出装置 | |
| JP2861317B2 (ja) | 復号装置 | |
| JP2861298B2 (ja) | データ受信装置及び受信方法 | |
| JPH07154825A (ja) | 画像伝送装置 | |
| JP3225667B2 (ja) | ディジタル信号の量子化器 | |
| JP2990768B2 (ja) | ディジタル画像信号の高能率符号化装置 | |
| JP3630439B2 (ja) | 復号装置及び方法 | |
| JP3161100B2 (ja) | 高能率符号化装置 | |
| JP2508440B2 (ja) | 高能率符号化装置 | |
| JP2551999B2 (ja) | 高能率符号化方式の映像データ前処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |