JP2894186B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2894186B2 JP2894186B2 JP31701093A JP31701093A JP2894186B2 JP 2894186 B2 JP2894186 B2 JP 2894186B2 JP 31701093 A JP31701093 A JP 31701093A JP 31701093 A JP31701093 A JP 31701093A JP 2894186 B2 JP2894186 B2 JP 2894186B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductivity type
- inp
- ridge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 230000003287 optical effect Effects 0.000 title claims description 29
- 238000005253 cladding Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 5
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052984 zinc sulfide Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 56
- 235000012239 silicon dioxide Nutrition 0.000 description 28
- 239000000377 silicon dioxide Substances 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 12
- 229910052725 zinc Inorganic materials 0.000 description 12
- 239000011701 zinc Substances 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 125000005842 heteroatom Chemical group 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910002711 AuNi Inorganic materials 0.000 description 3
- 230000009036 growth inhibition Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光半導体装置に関し、詳
しくは、結晶成長速度の面方位依存性を利用した選択成
長により形成されたダブルヘテロ接合構造体、および電
流ブロック構造を有する化合物半導体発光装置、変調
器、光増幅器または光導波路のうち少なくとも一つを含
む半導体装置に関する。
しくは、結晶成長速度の面方位依存性を利用した選択成
長により形成されたダブルヘテロ接合構造体、および電
流ブロック構造を有する化合物半導体発光装置、変調
器、光増幅器または光導波路のうち少なくとも一つを含
む半導体装置に関する。
【０００２】
【従来の技術】近年、ＩＩＩ−Ｖ族化合物半導体レーザ
のダブルヘテロ接合構造体を選択成長を利用して形成す
ることによりその両側面を（１１１）面としたものが活
発に研究されている。これらは、有機金属気相成長法
（以下、ＭＯ−ＶＰＥ法という）において、（１１１）
Ｂ面における結晶成長速度が他方の結晶面より極端に遅
いという性質を積極的に利用している。例として、特開
平２−２８８２８３号「半導体レーザ素子の製造方
法」、特開平２−２６８４８２号「埋め込み型半導体レ
ーザの素子の製造方法」などをあげることができる。
のダブルヘテロ接合構造体を選択成長を利用して形成す
ることによりその両側面を（１１１）面としたものが活
発に研究されている。これらは、有機金属気相成長法
（以下、ＭＯ−ＶＰＥ法という）において、（１１１）
Ｂ面における結晶成長速度が他方の結晶面より極端に遅
いという性質を積極的に利用している。例として、特開
平２−２８８２８３号「半導体レーザ素子の製造方
法」、特開平２−２６８４８２号「埋め込み型半導体レ
ーザの素子の製造方法」などをあげることができる。
【０００３】従来の、典型的なこの種の光半導体装置に
ついて、図１２〜図１４を参照して説明する。先ず、最
初に、図１２に示すように、（１００）面を表面とする
ｎ−ＩｎＰ基板１に幅４μｍで、間隙が３μｍ開いた
［０−１−１］方向に伸びる２本のストラプ状二酸化シ
リコン膜２を形成し、減圧ＭＯ−ＶＰＥ法によりｎ−Ｉ
ｎＰクラッド層３を厚さ０．８μｍ、ダブルヘテロ接合
構造体４を順次、結晶成長する。ダブルヘテロ構造体４
は、波長１．２μｍに相当する禁制帯幅を有する組成
（１．２μｍ組成と略記する。以下同様。）のｎ−Ｉｎ
ＧａＡｓＰガイド層５、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ
の繰り返しが５層のＭＱＷ層６、１．２μｍ組成のｐ−
ＩｎＧａＡｓＰガイド層７を順次積層した構造となって
いる。引き続いて、ｐ−ＩｎＰクラッド層８を結晶成長
する。ここで、ｐ−ＩｎＰクラッド層８の成長は、両側
の成長側面の（１１１）Ｂ面９が合わさり、選択成長の
断面形状が、丁度三角形になるところで止める。これ
は、気相成長において、他の結晶面に比べ、（１１１）
Ｂ面上の結晶成長速度が極端に遅いことを利用してい
る。三角形にする理由は、成長が足りないと、後述する
ｎ−ＩｎＰブロック層１３が三角形の頂点部に残り、ま
た、成長が行き過ぎると、（１１１）Ｂ面が壊れ、より
高次の面となるため、成長速度の遅い（１１１）Ｂ面を
利用するという目的を達成できなくなるためである。
ついて、図１２〜図１４を参照して説明する。先ず、最
初に、図１２に示すように、（１００）面を表面とする
ｎ−ＩｎＰ基板１に幅４μｍで、間隙が３μｍ開いた
［０−１−１］方向に伸びる２本のストラプ状二酸化シ
リコン膜２を形成し、減圧ＭＯ−ＶＰＥ法によりｎ−Ｉ
ｎＰクラッド層３を厚さ０．８μｍ、ダブルヘテロ接合
構造体４を順次、結晶成長する。ダブルヘテロ構造体４
は、波長１．２μｍに相当する禁制帯幅を有する組成
（１．２μｍ組成と略記する。以下同様。）のｎ−Ｉｎ
ＧａＡｓＰガイド層５、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ
の繰り返しが５層のＭＱＷ層６、１．２μｍ組成のｐ−
ＩｎＧａＡｓＰガイド層７を順次積層した構造となって
いる。引き続いて、ｐ−ＩｎＰクラッド層８を結晶成長
する。ここで、ｐ−ＩｎＰクラッド層８の成長は、両側
の成長側面の（１１１）Ｂ面９が合わさり、選択成長の
断面形状が、丁度三角形になるところで止める。これ
は、気相成長において、他の結晶面に比べ、（１１１）
Ｂ面上の結晶成長速度が極端に遅いことを利用してい
る。三角形にする理由は、成長が足りないと、後述する
ｎ−ＩｎＰブロック層１３が三角形の頂点部に残り、ま
た、成長が行き過ぎると、（１１１）Ｂ面が壊れ、より
高次の面となるため、成長速度の遅い（１１１）Ｂ面を
利用するという目的を達成できなくなるためである。
【０００４】次に、図１３に示すように、２本のストラ
イプ状ＳｉＯ2 膜２の中央部をそれぞれ２μｍづつ除去
し、２μｍ幅の２本のストライプ状二酸化シリコン膜１
１を残して成長阻止マスクとし、ｐ−ＩｎＰブロック埋
込み層１２、ｎ−ＩｎＰブロック層１３を結晶成長す
る。この時、最初の選択成長部の側面は、（１１１）Ｂ
面９となっているため、ここには殆ど成長しない。とこ
ろが、（１１１）Ｂ面９と二酸化シリコン膜２の除去後
露出した（１００）面の交わった位置から、（２１１）
面から（３１１）面に相当する面が形成され、これが、
（１００）面より速い成長速度で結晶成長する。従って
ｐ−ＩｎＰブロック埋込み層１２、ｎ−ＩｎＰブロック
層１３は、ダブルヘテロ接合構体４の側面の（１１１）
Ｂ面９をはい上がるように堆積する。この時、ｎ−Ｉｎ
Ｐブロック層１３が、ダブルヘテロ接合構造体４の上部
の三角形形状のｐ−ＩｎＰクラッド層８を覆わない段階
で、図１４に示すように、次のｐ−ＩｎＰ埋込み層１５
の成長に切り換え、最後に、ｐ+ −ＩｎＧａＡｓコンタ
クト層１６を成長する。
イプ状ＳｉＯ2 膜２の中央部をそれぞれ２μｍづつ除去
し、２μｍ幅の２本のストライプ状二酸化シリコン膜１
１を残して成長阻止マスクとし、ｐ−ＩｎＰブロック埋
込み層１２、ｎ−ＩｎＰブロック層１３を結晶成長す
る。この時、最初の選択成長部の側面は、（１１１）Ｂ
面９となっているため、ここには殆ど成長しない。とこ
ろが、（１１１）Ｂ面９と二酸化シリコン膜２の除去後
露出した（１００）面の交わった位置から、（２１１）
面から（３１１）面に相当する面が形成され、これが、
（１００）面より速い成長速度で結晶成長する。従って
ｐ−ＩｎＰブロック埋込み層１２、ｎ−ＩｎＰブロック
層１３は、ダブルヘテロ接合構体４の側面の（１１１）
Ｂ面９をはい上がるように堆積する。この時、ｎ−Ｉｎ
Ｐブロック層１３が、ダブルヘテロ接合構造体４の上部
の三角形形状のｐ−ＩｎＰクラッド層８を覆わない段階
で、図１４に示すように、次のｐ−ＩｎＰ埋込み層１５
の成長に切り換え、最後に、ｐ+ −ＩｎＧａＡｓコンタ
クト層１６を成長する。
【０００５】この方法では、ｎ−ＩｎＰブロック層１３
が、断面形状が三角形のリッジ部１０のｐ−ＩｎＰクラ
ッド層８の頂点部の上に被らないように成長層厚を調整
するが、特開平２−２８８２８３号「半導体レーザ素子
の製造方法」、同じく特開平２−２６８４８２号「埋め
込み型半導体レーザ素子の製造方法」に開示される方法
も全く同様である。
が、断面形状が三角形のリッジ部１０のｐ−ＩｎＰクラ
ッド層８の頂点部の上に被らないように成長層厚を調整
するが、特開平２−２８８２８３号「半導体レーザ素子
の製造方法」、同じく特開平２−２６８４８２号「埋め
込み型半導体レーザ素子の製造方法」に開示される方法
も全く同様である。
【０００６】以上の結晶成長が完了した後に、図１４の
ように、二酸化シリコン膜１７を形成してから、表面電
極１８を蒸着法やスパッタ法などで形成し、ウェーハの
厚さを１００μｍとする裏面研磨を行い、裏面電極１９
を全面形成する。表面電極１８は、ＣｒＡｕ−ＴｉＰｔ
Ａｕ膜、裏面電極はＡｕＧｅ−ＡｕＮｉ膜を用いる。
ように、二酸化シリコン膜１７を形成してから、表面電
極１８を蒸着法やスパッタ法などで形成し、ウェーハの
厚さを１００μｍとする裏面研磨を行い、裏面電極１９
を全面形成する。表面電極１８は、ＣｒＡｕ−ＴｉＰｔ
Ａｕ膜、裏面電極はＡｕＧｅ−ＡｕＮｉ膜を用いる。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
発光装置は、ｎ−ＩｎＰブロック層の埋め込み成長にお
いて、両側のｎ−ＩｎＰブロック層が（１１１）Ｂ面に
沿って成長してきて、断面が三角形状のｐ−ＩｎＰクラ
ッド層の上部にかぶってしまわないように、ｎ−ＩｎＰ
ブロック層の層厚を制御することが大変微妙で困難であ
り、高い製造歩留まりが得られない欠点がある。また、
結晶構造設計的にも、断面形状三角形のｐ−ＩｎＰクラ
ッド層の頂点部へのかぶりがないようにするため、ｎ−
ＩｎＰブロック層の厚さを十分厚くできず、電流狭窄が
不十分であるという問題点があった。
発光装置は、ｎ−ＩｎＰブロック層の埋め込み成長にお
いて、両側のｎ−ＩｎＰブロック層が（１１１）Ｂ面に
沿って成長してきて、断面が三角形状のｐ−ＩｎＰクラ
ッド層の上部にかぶってしまわないように、ｎ−ＩｎＰ
ブロック層の層厚を制御することが大変微妙で困難であ
り、高い製造歩留まりが得られない欠点がある。また、
結晶構造設計的にも、断面形状三角形のｐ−ＩｎＰクラ
ッド層の頂点部へのかぶりがないようにするため、ｎ−
ＩｎＰブロック層の厚さを十分厚くできず、電流狭窄が
不十分であるという問題点があった。
【０００８】さらに、前記した従来例の問題点として、
最初の選択成長で、２つの（１１１）Ｂ面で形成される
断面三角形形状ができあがった時点のちょうどその時
に、成長を止めなければならないが、これは制御が大変
難しく、再現性、ウェーハ面内均一性が得られない。特
に、三角形の頂上へ近づくほど、結晶成長速度は上昇
し、これを制御することは、至難の技である。
最初の選択成長で、２つの（１１１）Ｂ面で形成される
断面三角形形状ができあがった時点のちょうどその時
に、成長を止めなければならないが、これは制御が大変
難しく、再現性、ウェーハ面内均一性が得られない。特
に、三角形の頂上へ近づくほど、結晶成長速度は上昇
し、これを制御することは、至難の技である。
【０００９】
【課題を解決するための手段】本発明の光半導体装置
は、第１導電型の第１の半導体層、前記第１の半導体層
より禁制帯幅が狭く屈折率が大きな第２の半導体層およ
び前記第２の半導体層より禁制帯幅が広く屈折率の小さ
な第２導電型の第３の半導体層を順次に積層したダブル
ヘテロ接合構造体を少なくとも有し、第１導電型化合物
半導体基板の一主面に選択的に形成されたリッジ部と、
前記ダブルヘテロ接合構造体の側面の前記第２の半導体
層、および前記ダブルヘテロ接合構造体に隣接する前記
一主面を被覆する第２導電型半導体ブロック層と、前記
ダブルヘテロ接合構造体の頂部とその近傍を除く前記第
３の半導体層の側面および前記第２導電型半導体ブロッ
ク層に接触する第１導電型ブロック層と、前記ダブルヘ
テロ接合構造体の頂部および前記第１導電型ブロック層
に接触する第２導電型の第４の半導体層とを含むことを
特徴とする。
は、第１導電型の第１の半導体層、前記第１の半導体層
より禁制帯幅が狭く屈折率が大きな第２の半導体層およ
び前記第２の半導体層より禁制帯幅が広く屈折率の小さ
な第２導電型の第３の半導体層を順次に積層したダブル
ヘテロ接合構造体を少なくとも有し、第１導電型化合物
半導体基板の一主面に選択的に形成されたリッジ部と、
前記ダブルヘテロ接合構造体の側面の前記第２の半導体
層、および前記ダブルヘテロ接合構造体に隣接する前記
一主面を被覆する第２導電型半導体ブロック層と、前記
ダブルヘテロ接合構造体の頂部とその近傍を除く前記第
３の半導体層の側面および前記第２導電型半導体ブロッ
ク層に接触する第１導電型ブロック層と、前記ダブルヘ
テロ接合構造体の頂部および前記第１導電型ブロック層
に接触する第２導電型の第４の半導体層とを含むことを
特徴とする。
【００１０】また、本発明は、導電型の異なる２つのブ
ロック層の内、１つを、ＳＣＨ−ＭＱＷ層を形成する選
択成長の前に、全面結晶成長と選択成長マスクによる拡
散とで形成し、選択成長後の埋め込みブロック層は１層
のみにするという、前記従来例の問題点を解決する手段
を備えている。すなわち、本発明は、光導波路を有する
化合物光半導体装置において、光導波、或いは光増幅、
或いは光吸収する活性層が、化合物半導体基板側で該活
性層より禁制帯幅の大きい第１導電型のクラッド層と隣
接し、上方に前記活性層より禁制帯幅の大きい第２導電
型のクラッド層と隣接しており、これら第１導電型のク
ラッド層、活性層、第２導電型のクラッド層は、第１導
電型の化合物半導体基板上に第２導電型の半導体層を積
層した直上に、選択的に形成されたリッジ部であり、前
記化合物半導体基板と該リッジ部との間の前記第２導電
型の半導体層は、リッジ部を形成する前に拡散により第
１導電型に転換させられているものであり、また、リッ
ジ部の側方と上方は、それぞれ第１導電型のブロック
層、第２導電型の半導体層で囲まれていることを特徴と
する。
ロック層の内、１つを、ＳＣＨ−ＭＱＷ層を形成する選
択成長の前に、全面結晶成長と選択成長マスクによる拡
散とで形成し、選択成長後の埋め込みブロック層は１層
のみにするという、前記従来例の問題点を解決する手段
を備えている。すなわち、本発明は、光導波路を有する
化合物光半導体装置において、光導波、或いは光増幅、
或いは光吸収する活性層が、化合物半導体基板側で該活
性層より禁制帯幅の大きい第１導電型のクラッド層と隣
接し、上方に前記活性層より禁制帯幅の大きい第２導電
型のクラッド層と隣接しており、これら第１導電型のク
ラッド層、活性層、第２導電型のクラッド層は、第１導
電型の化合物半導体基板上に第２導電型の半導体層を積
層した直上に、選択的に形成されたリッジ部であり、前
記化合物半導体基板と該リッジ部との間の前記第２導電
型の半導体層は、リッジ部を形成する前に拡散により第
１導電型に転換させられているものであり、また、リッ
ジ部の側方と上方は、それぞれ第１導電型のブロック
層、第２導電型の半導体層で囲まれていることを特徴と
する。
【００１１】
【実施例】次、本発明の第１の実施例についてその製造
工程に沿って図面を参照して説明する。
工程に沿って図面を参照して説明する。
【００１２】先ず最初に、図２に示すように、ｎ−Ｉｎ
Ｐ基板１の面方位（１００）面に幅４μｍで、間隔３μ
ｍで［０−１−１］方向に伸びる２本のストライプ状二
酸化シリコン膜２を形成し、減圧ＭＯ−ＶＰＥ法により
ｎ−ＩｎＰクラッド層３、ダブルヘテロ接合構造体４を
連続成長していく。ダブルヘテロ接合構造体４は、下か
ら順に、１．２μｍ組成、厚さ６０ｎｍのｎ−ＩｎＧａ
ＡｓＰガイド層５、合計厚さ７５ｎｍで、ホトルミネッ
センスピーク波長１．５５μｍの半導体膜とみなせるＭ
ＱＷ多層膜６（ＩｎＧａＡｓ−ＩｎＧａＡｓＰ多層構造
を有している）、１．２μｍ組成、厚さ６０ｎｍのｐ−
ＩｎＧａＡｓＰガイド層７から成っている。次に連続し
て、ｐ−ＩｎＰクラッド層８を結晶成長する。ｐ−Ｉｎ
Ｐクラッド層８は、従来の技術の項で述べたような、断
面形状三角形にする必要はなく、断面形状台形（上辺の
長さ０．４μｍ〜０．７μｍ）のリッジ部１０Ａ（３〜
８で構成）を形成する。このリッジ部はダブルヘテロ接
合構造体をクラッド層で挟んだ構造を有している。
Ｐ基板１の面方位（１００）面に幅４μｍで、間隔３μ
ｍで［０−１−１］方向に伸びる２本のストライプ状二
酸化シリコン膜２を形成し、減圧ＭＯ−ＶＰＥ法により
ｎ−ＩｎＰクラッド層３、ダブルヘテロ接合構造体４を
連続成長していく。ダブルヘテロ接合構造体４は、下か
ら順に、１．２μｍ組成、厚さ６０ｎｍのｎ−ＩｎＧａ
ＡｓＰガイド層５、合計厚さ７５ｎｍで、ホトルミネッ
センスピーク波長１．５５μｍの半導体膜とみなせるＭ
ＱＷ多層膜６（ＩｎＧａＡｓ−ＩｎＧａＡｓＰ多層構造
を有している）、１．２μｍ組成、厚さ６０ｎｍのｐ−
ＩｎＧａＡｓＰガイド層７から成っている。次に連続し
て、ｐ−ＩｎＰクラッド層８を結晶成長する。ｐ−Ｉｎ
Ｐクラッド層８は、従来の技術の項で述べたような、断
面形状三角形にする必要はなく、断面形状台形（上辺の
長さ０．４μｍ〜０．７μｍ）のリッジ部１０Ａ（３〜
８で構成）を形成する。このリッジ部はダブルヘテロ接
合構造体をクラッド層で挟んだ構造を有している。
【００１３】次に、図３に示すように、２本のストライ
プ状二酸化シリコン膜２のリッジ部側をそれぞれ２μｍ
づつ除去し、２μｍ幅の２本のストライプ状二酸化シリ
コン膜１１を成長阻止マスクとして残し、減圧ＭＯ−Ｖ
ＰＥ法で、ｐ−ＩｎＰブロック層１２、ｎ−ＩｎＰブロ
ック層１３を結晶成長する。図には、ｐ−ＩｎＰクラッ
ド層の頂上部にｐ−ＩｎＰブロック層１２ａ、ｎ−Ｉｎ
Ｐブロック層１３ａが形成されるものとして示してある
が、これらはｐ−ＩｎＰクラッド層８の頂上部にかぶっ
てもかぶらなくても、どちらでも良い。しかし、ｎ−Ｉ
ｎＰブロック層１３ａは０〜０．０２μｍの厚さに制御
する。ｎ−ＩｎＰブロック層１３の形成時には、（１１
１）Ｂ面９をはい上がる成長速度の速い領域に、結晶成
長ガス原料を大量に消費されるため、（１１１）Ｂ面９
にはさまれたｐ−ＩｎＰクラッド層８の頂上部は成長速
度が大幅に遅くなり、ｎ−ＩｎＰブロック層１３ａの層
厚は容易に０．２μｍ以下に制御できる。これに対し、
側面部は成長速度が速く、０．６μｍの層厚にする事が
できる。
プ状二酸化シリコン膜２のリッジ部側をそれぞれ２μｍ
づつ除去し、２μｍ幅の２本のストライプ状二酸化シリ
コン膜１１を成長阻止マスクとして残し、減圧ＭＯ−Ｖ
ＰＥ法で、ｐ−ＩｎＰブロック層１２、ｎ−ＩｎＰブロ
ック層１３を結晶成長する。図には、ｐ−ＩｎＰクラッ
ド層の頂上部にｐ−ＩｎＰブロック層１２ａ、ｎ−Ｉｎ
Ｐブロック層１３ａが形成されるものとして示してある
が、これらはｐ−ＩｎＰクラッド層８の頂上部にかぶっ
てもかぶらなくても、どちらでも良い。しかし、ｎ−Ｉ
ｎＰブロック層１３ａは０〜０．０２μｍの厚さに制御
する。ｎ−ＩｎＰブロック層１３の形成時には、（１１
１）Ｂ面９をはい上がる成長速度の速い領域に、結晶成
長ガス原料を大量に消費されるため、（１１１）Ｂ面９
にはさまれたｐ−ＩｎＰクラッド層８の頂上部は成長速
度が大幅に遅くなり、ｎ−ＩｎＰブロック層１３ａの層
厚は容易に０．２μｍ以下に制御できる。これに対し、
側面部は成長速度が速く、０．６μｍの層厚にする事が
できる。
【００１４】次に、ＩｎＰの成長速度を１／１０以下に
落しつつジエチル亜鉛等のｐ型不純物ガスの供給流量を
ｐ−ＩｎＰブロック層１２の形成時の１０倍に増やし、
図１に示すように、厚さ０．１５μｍのｐ+ −ＩｎＰ埋
込み層１４を形成する（成長速度は例えば０．１μｍ／
ｈ）。あるいはノンドープのＩｎＰ層を堆積した後にＰ
型不純物ガスに曝してもよい。この結果として、ｐ+ −
ＩｎＰ埋込み層１４の成長中に拡散係数の大きい亜鉛は
固相拡散し、ｎ−ＩｎＰブロック層１３ａの表面部はｐ
−ＩｎＰ層の層厚の違いにより、ｐ−ＩｎＰクラッド層
８の頂上部の１３ａは全てｐ反転し、側面部は０．４μ
ｍのｎ−ＩｎＰブロック層１３ａが残る。この後、その
まま連続して、ｐ−ＩｎＰクラッド埋込み層１５、ｐ+
−ＩｎＧａＡｓコンタクト層１６を結晶成長する。
落しつつジエチル亜鉛等のｐ型不純物ガスの供給流量を
ｐ−ＩｎＰブロック層１２の形成時の１０倍に増やし、
図１に示すように、厚さ０．１５μｍのｐ+ −ＩｎＰ埋
込み層１４を形成する（成長速度は例えば０．１μｍ／
ｈ）。あるいはノンドープのＩｎＰ層を堆積した後にＰ
型不純物ガスに曝してもよい。この結果として、ｐ+ −
ＩｎＰ埋込み層１４の成長中に拡散係数の大きい亜鉛は
固相拡散し、ｎ−ＩｎＰブロック層１３ａの表面部はｐ
−ＩｎＰ層の層厚の違いにより、ｐ−ＩｎＰクラッド層
８の頂上部の１３ａは全てｐ反転し、側面部は０．４μ
ｍのｎ−ＩｎＰブロック層１３ａが残る。この後、その
まま連続して、ｐ−ＩｎＰクラッド埋込み層１５、ｐ+
−ＩｎＧａＡｓコンタクト層１６を結晶成長する。
【００１５】このエピタキシャルウェーハに、ｐ+ −Ｉ
ｎＧａＡｓコンタクト層１６上部で開口した二酸化シリ
コン膜１７を形成する。このウェーハに、表面電極１８
を形成し、ウェーハの厚さを１００μｍとする裏面研磨
を行い、全面に裏面電極１９を形成する。表面電極はＣ
ｒＡｕ−ＴｉＰｔＡｕ、裏面電極はＡｕＧｅ−ＡｕＮｉ
であり、蒸着、スパッタにより形成する。
ｎＧａＡｓコンタクト層１６上部で開口した二酸化シリ
コン膜１７を形成する。このウェーハに、表面電極１８
を形成し、ウェーハの厚さを１００μｍとする裏面研磨
を行い、全面に裏面電極１９を形成する。表面電極はＣ
ｒＡｕ−ＴｉＰｔＡｕ、裏面電極はＡｕＧｅ−ＡｕＮｉ
であり、蒸着、スパッタにより形成する。
【００１６】リッジ部を形成した後、ｐ−ＩｎＰブロッ
ク層１２ないしｐ+ −ＩｎＧａＡｓＰコンタクト層１６
の形成を同一のＭＯ−ＶＰＥ成長装置内で、フォトリソ
グラフィー工程を必要とすることなく行なうことができ
るので工程の簡単化が可能である。また、ｎ−ＩｎＰブ
ロック層１３を厚く形成してもその上からｐ+ −ＩｎＰ
埋込み層１４を形成し、リッジ部頂上部のｎ型層をｐ型
に反転できるので十分な電流狭窄の可能なサイリスタ構
造を実現できる。
ク層１２ないしｐ+ −ＩｎＧａＡｓＰコンタクト層１６
の形成を同一のＭＯ−ＶＰＥ成長装置内で、フォトリソ
グラフィー工程を必要とすることなく行なうことができ
るので工程の簡単化が可能である。また、ｎ−ＩｎＰブ
ロック層１３を厚く形成してもその上からｐ+ −ＩｎＰ
埋込み層１４を形成し、リッジ部頂上部のｎ型層をｐ型
に反転できるので十分な電流狭窄の可能なサイリスタ構
造を実現できる。
【００１７】次に本発明の第２の実施例について説明す
る。まず最初に、第１の実施例と同様に、図４に示すよ
うに、ｎ−ＩｎＰ基板１に２本のストライプ状二酸化シ
リコン膜２を形成し、減圧ＭＯ−ＶＰＥ法によりｎ−Ｉ
ｎＰクラッド層３、ダブルヘテロ接合構造体４を連続成
長していく。次に、連続して、ｐ−ＩｎＰクラッド層８
ａを０．４μｍ、ｐ+ −ＩｎＰクラッド層８ｂを０．２
μｍ結晶成長する。ｐ+ −ＩｎＰクラッド層８ｂでは、
ｐ−ＩｎＰクラッド層８ａより高濃度に亜鉛をドーピン
グさせる。ｐ+ −ＩｎＰクラッド層８ｂは、断面形状を
三角形にするは必要ない。こうして断面形状台形のリッ
ジ部１０Ｂ（３〜８ｂで構成）が形成される。
る。まず最初に、第１の実施例と同様に、図４に示すよ
うに、ｎ−ＩｎＰ基板１に２本のストライプ状二酸化シ
リコン膜２を形成し、減圧ＭＯ−ＶＰＥ法によりｎ−Ｉ
ｎＰクラッド層３、ダブルヘテロ接合構造体４を連続成
長していく。次に、連続して、ｐ−ＩｎＰクラッド層８
ａを０．４μｍ、ｐ+ −ＩｎＰクラッド層８ｂを０．２
μｍ結晶成長する。ｐ+ −ＩｎＰクラッド層８ｂでは、
ｐ−ＩｎＰクラッド層８ａより高濃度に亜鉛をドーピン
グさせる。ｐ+ −ＩｎＰクラッド層８ｂは、断面形状を
三角形にするは必要ない。こうして断面形状台形のリッ
ジ部１０Ｂ（３〜８ｂで構成）が形成される。
【００１８】次に、図５に示すように、２本のストライ
プ状二酸化シリコン膜２のリッジ部側をそれぞれ２μｍ
づつ除去し、減圧ＭＯ−ＶＰＥ法で、ｐ−ＩｎＰブロッ
ク層１２、１２ａ、アンドープのｉ−ＩｎＰブロック層
２０、ｎ−ＩｎＰブロック層１３を結晶成長する。ｉ−
ＩｎＰブロック層２０は、頂上部で０．１μｍ以下、ｎ
−ＩｎＰブロック層１３は、頂上部で０．１〜０．２μ
ｍの厚さに制御する。リッジ部の頂上部では成長速度が
遅いため、これらは容易に制御できる。これに対し、側
面部は成長速度が速いため、ｉ−ＩｎＰブロック層２０
を０．２μｍ、ｎ−ＩｎＰブロック層１３を０．４μｍ
の層厚にする事ができる。この成長の段階で、ｉ−Ｉｎ
Ｐブロック層のｐ+ −ＩｎＰクラッド層８ｂに接する部
分は、結晶成長中に生じる亜鉛拡散により、ｐ−ＩｎＰ
層２０ａとなる。
プ状二酸化シリコン膜２のリッジ部側をそれぞれ２μｍ
づつ除去し、減圧ＭＯ−ＶＰＥ法で、ｐ−ＩｎＰブロッ
ク層１２、１２ａ、アンドープのｉ−ＩｎＰブロック層
２０、ｎ−ＩｎＰブロック層１３を結晶成長する。ｉ−
ＩｎＰブロック層２０は、頂上部で０．１μｍ以下、ｎ
−ＩｎＰブロック層１３は、頂上部で０．１〜０．２μ
ｍの厚さに制御する。リッジ部の頂上部では成長速度が
遅いため、これらは容易に制御できる。これに対し、側
面部は成長速度が速いため、ｉ−ＩｎＰブロック層２０
を０．２μｍ、ｎ−ＩｎＰブロック層１３を０．４μｍ
の層厚にする事ができる。この成長の段階で、ｉ−Ｉｎ
Ｐブロック層のｐ+ −ＩｎＰクラッド層８ｂに接する部
分は、結晶成長中に生じる亜鉛拡散により、ｐ−ＩｎＰ
層２０ａとなる。
【００１９】次に、ＩｎＰの成長を維持したまま、ｐ型
不純物ガスの供給流量をｐ−ＩｎＰブロック層１２形成
時の１０倍に増やし、成長速度を１／１０以下に落ちし
て、ｐ+ −ＩｎＰ埋め込み層１５を成長する。ｐ型不純
物うガスとしては、ジエチル亜鉛を用いる。この時、亜
鉛は、固相拡散し、図６に示すように、ｎ−ＩｎＰブロ
ック層１３の一部はｐ−ＩｎＰ層１３ｂとなる。この
時、ｎ−ＩｎＰブロック層は層厚の違いにより、リッジ
部の頂上では全てｐ反転し、また、ｐ+ −ＩｎＰクラッ
ド層８ｂからの亜鉛拡散によりｐ反転したＩｎＰクラッ
ド層２０ａの領域は広がって、リッジ部の頂上部には十
分な広さのｐ領域が得られる。一方、側面部は、０．３
μｍのｎ−ＩｎＰブロック１３ａが残る。この後、その
まま連続してｐ−ＩｎＰクラッド埋込み層１５、Ｐ+ −
ＩｎＧａＡｓコンタクト層１６を結晶成長する。最後の
二酸化シリコン膜１７の形成及び電極形成は、第１の実
施例と同様である。
不純物ガスの供給流量をｐ−ＩｎＰブロック層１２形成
時の１０倍に増やし、成長速度を１／１０以下に落ちし
て、ｐ+ −ＩｎＰ埋め込み層１５を成長する。ｐ型不純
物うガスとしては、ジエチル亜鉛を用いる。この時、亜
鉛は、固相拡散し、図６に示すように、ｎ−ＩｎＰブロ
ック層１３の一部はｐ−ＩｎＰ層１３ｂとなる。この
時、ｎ−ＩｎＰブロック層は層厚の違いにより、リッジ
部の頂上では全てｐ反転し、また、ｐ+ −ＩｎＰクラッ
ド層８ｂからの亜鉛拡散によりｐ反転したＩｎＰクラッ
ド層２０ａの領域は広がって、リッジ部の頂上部には十
分な広さのｐ領域が得られる。一方、側面部は、０．３
μｍのｎ−ＩｎＰブロック１３ａが残る。この後、その
まま連続してｐ−ＩｎＰクラッド埋込み層１５、Ｐ+ −
ＩｎＧａＡｓコンタクト層１６を結晶成長する。最後の
二酸化シリコン膜１７の形成及び電極形成は、第１の実
施例と同様である。
【００２０】本実施例では、ｐ+ −ＩｎＰクラッド層８
ｂの存在により、ｎ−ＩｎＰブロック層１３、またｉ−
ＩｎＰブロック層のかぶった部分のｐ反転を、より確実
に行なうことができるという利点がある。
ｂの存在により、ｎ−ＩｎＰブロック層１３、またｉ−
ＩｎＰブロック層のかぶった部分のｐ反転を、より確実
に行なうことができるという利点がある。
【００２１】以上説明した第１、第２の実施例の１，５
５μｍ体の半導体レーザは、漏れ電流が少なく、レーザ
発振歩留まりが８０％程度と極めて高くなり、また、主
要特性である閾値電流、外部微分量子効率において、従
来比２０〜３０％の向上が見られた。
５μｍ体の半導体レーザは、漏れ電流が少なく、レーザ
発振歩留まりが８０％程度と極めて高くなり、また、主
要特性である閾値電流、外部微分量子効率において、従
来比２０〜３０％の向上が見られた。
【００２２】以上第１、第２の実施例の構造は、半導体
レーザ（ＭＱＷ多層膜６が発光層となる）に用いること
ができるが、他に、半導体光変調器（５，６，７が吸収
層となる）、半導体光増幅器、光導波路及びそれらの集
積化素子と、広い応用範囲がある。また、本実施例のリ
ッジ部はダブルヘテロ構造体をクラッド層で挟んだ構造
を有しているが、単一の半導体層をこれより禁制帯幅が
広く屈折率の小さな半導体層で挟んだダブルヘテロ接合
構造体でリッジ部を構成してもよい。
レーザ（ＭＱＷ多層膜６が発光層となる）に用いること
ができるが、他に、半導体光変調器（５，６，７が吸収
層となる）、半導体光増幅器、光導波路及びそれらの集
積化素子と、広い応用範囲がある。また、本実施例のリ
ッジ部はダブルヘテロ構造体をクラッド層で挟んだ構造
を有しているが、単一の半導体層をこれより禁制帯幅が
広く屈折率の小さな半導体層で挟んだダブルヘテロ接合
構造体でリッジ部を構成してもよい。
【００２３】また、以上の実施例では、ＩｎＰ基板上の
ＩｎＧａＡｓＰ／ＩｎＧａＡｓ系光素子について述べた
が、他のＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａ
Ａｓ／ＧａＡｓ系、ＡｌＧａＩｎＰ／ＧａＡｓ系光素子
に適用できることはいうまでもない。
ＩｎＧａＡｓＰ／ＩｎＧａＡｓ系光素子について述べた
が、他のＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａ
Ａｓ／ＧａＡｓ系、ＡｌＧａＩｎＰ／ＧａＡｓ系光素子
に適用できることはいうまでもない。
【００２４】次に、本発明の第３の実施例について図面
を参照して説明する。これまで、ｎ型基板上の光半導体
素子について述べてきたが、以上の記述は、導電型を反
転させても本質的にはなんら変化はない。以後、ｐ型基
板を例にとり説明する。
を参照して説明する。これまで、ｎ型基板上の光半導体
素子について述べてきたが、以上の記述は、導電型を反
転させても本質的にはなんら変化はない。以後、ｐ型基
板を例にとり説明する。
【００２５】まず最初に、図７に示すように、表面の面
方位が（１００）面のｐ−ＩｎＰ基板２１上に、減圧Ｍ
Ｏ−ＶＰＥ法によりｎ−ＩｎＰブロック層２２を０．４
μｍ全面成長し、その上に幅４μｍで、間隙が０．８μ
ｍ開いた［０−１−１］方向に伸びる２本のストライプ
状二酸化シリコン膜２を形成する。このウェハーをＭＯ
−ＶＰＥ炉内に設置し、炉内圧力を７５Ｔｏｒｒにし
て、ホスフィン（ＰＨ3）を流しながらウェハー温度を
５００℃まで上昇させる。この段階で、ヂメチル亜鉛を
供給して０．４５μｍの深さまで亜鉛を拡散させて、亜
鉛拡散領域２３において、マスク開口部のｎ−ＩｎＰブ
ロック層２２を反転させる。そのまま引き続き、ウェハ
ー温度を６２５℃にし、ｐ−ＩｎＰクラッド層８、ダブ
ルヘテロ接合構造体４を連続成長していく。ダブルヘテ
ロ接合構造体４は、下から順に、１．２μｍ組成で厚さ
６０ｎｍのｐ−ＩｎＧａＡｓＰガイド層７、ＩｎＧａＡ
ｓ／１．２μｍ組成ＩｎＧａＡｓＰの繰り返しが５層で
合計厚さ７５ｎｍ、フォトルミネッセンスピーク波長が
１．５５μｍとなるＭＱＷ多層膜６、１．２μｍ組成で
厚さ６０ｎｍのｎ−ＩｎＧａＡｓＰガイド層５から成っ
ている。次に連続して、ｎ−ＩｎＰクラッド層３を結晶
成長する。
方位が（１００）面のｐ−ＩｎＰ基板２１上に、減圧Ｍ
Ｏ−ＶＰＥ法によりｎ−ＩｎＰブロック層２２を０．４
μｍ全面成長し、その上に幅４μｍで、間隙が０．８μ
ｍ開いた［０−１−１］方向に伸びる２本のストライプ
状二酸化シリコン膜２を形成する。このウェハーをＭＯ
−ＶＰＥ炉内に設置し、炉内圧力を７５Ｔｏｒｒにし
て、ホスフィン（ＰＨ3）を流しながらウェハー温度を
５００℃まで上昇させる。この段階で、ヂメチル亜鉛を
供給して０．４５μｍの深さまで亜鉛を拡散させて、亜
鉛拡散領域２３において、マスク開口部のｎ−ＩｎＰブ
ロック層２２を反転させる。そのまま引き続き、ウェハ
ー温度を６２５℃にし、ｐ−ＩｎＰクラッド層８、ダブ
ルヘテロ接合構造体４を連続成長していく。ダブルヘテ
ロ接合構造体４は、下から順に、１．２μｍ組成で厚さ
６０ｎｍのｐ−ＩｎＧａＡｓＰガイド層７、ＩｎＧａＡ
ｓ／１．２μｍ組成ＩｎＧａＡｓＰの繰り返しが５層で
合計厚さ７５ｎｍ、フォトルミネッセンスピーク波長が
１．５５μｍとなるＭＱＷ多層膜６、１．２μｍ組成で
厚さ６０ｎｍのｎ−ＩｎＧａＡｓＰガイド層５から成っ
ている。次に連続して、ｎ−ＩｎＰクラッド層３を結晶
成長する。
【００２６】次に、２本のストライプ状二酸化シリコン
膜２のダブルヘテロ接合構造体４側をそれぞれ２μｍづ
つ除去し、２μｍ幅の２本のストライプ状二酸化シリコ
ン膜１１を成長阻止マスクとして残し、図８に示すよう
に、減圧ＭＯ−ＶＰＥ法でｐ−ＩｎＰブロック層１２を
結晶成長する。この時、ｐ−ＩｎＰブロック層１２が、
ダブルヘテロ接合構造体４の側面を覆い、かつダブルヘ
テロ接合構造体４の上部の三角形形状のｎ−ＩｎＰクラ
ッド層３を覆わない段階で、次のｎ−ＩｎＰクラッド埋
込み層２４の成長に切り換え、最後にｎ+ −ＩｎＧａＡ
ｓコンタクト層２５を形成する。
膜２のダブルヘテロ接合構造体４側をそれぞれ２μｍづ
つ除去し、２μｍ幅の２本のストライプ状二酸化シリコ
ン膜１１を成長阻止マスクとして残し、図８に示すよう
に、減圧ＭＯ−ＶＰＥ法でｐ−ＩｎＰブロック層１２を
結晶成長する。この時、ｐ−ＩｎＰブロック層１２が、
ダブルヘテロ接合構造体４の側面を覆い、かつダブルヘ
テロ接合構造体４の上部の三角形形状のｎ−ＩｎＰクラ
ッド層３を覆わない段階で、次のｎ−ＩｎＰクラッド埋
込み層２４の成長に切り換え、最後にｎ+ −ＩｎＧａＡ
ｓコンタクト層２５を形成する。
【００２７】このエピタキシャルウェハーに、ｎ+ −Ｉ
ｎＧａＡｓコンタクト層２５上部で開口した二酸化シリ
コン膜１７を形成する。さらに、このウェハーに表面電
極１８を形成し、ウェハーの厚さを１００μｍとする裏
面研磨を行い、全面に裏面電極１９を形成する。表面電
極１８はＣｒＡｕ−ＴｉＰｔＡｕ、裏面電極１９はＡｕ
Ｇｅ−ＡｕＮｉであり、蒸着、スパッタにより形成す
る。
ｎＧａＡｓコンタクト層２５上部で開口した二酸化シリ
コン膜１７を形成する。さらに、このウェハーに表面電
極１８を形成し、ウェハーの厚さを１００μｍとする裏
面研磨を行い、全面に裏面電極１９を形成する。表面電
極１８はＣｒＡｕ−ＴｉＰｔＡｕ、裏面電極１９はＡｕ
Ｇｅ−ＡｕＮｉであり、蒸着、スパッタにより形成す
る。
【００２８】これまで述べた第１，第２の実施例では、
ダブルヘテロ接合構造体４とｎ−ＩｎＰ基板１との距離
が遠かった為、実質的に、ＤＦＢ−ＬＤを製造すること
ができなかったが、この実施例の方法では、選択成長開
始面からダブルヘテロ接合構造体４までの距離を小さく
できる為、ＤＦＢ−ＬＤの製造も可能となる。実際、Ｄ
ＦＢ−ＬＤを製造するときは、最初にｎ−ＩｎＰブロッ
ク層２２を全面成長した段階で、ストライプ状二酸化シ
リコン膜２を形成してしまう前に、ｎ−ＩｎＰブロック
層２２上に、回折格子を形成しておけばよい。
ダブルヘテロ接合構造体４とｎ−ＩｎＰ基板１との距離
が遠かった為、実質的に、ＤＦＢ−ＬＤを製造すること
ができなかったが、この実施例の方法では、選択成長開
始面からダブルヘテロ接合構造体４までの距離を小さく
できる為、ＤＦＢ−ＬＤの製造も可能となる。実際、Ｄ
ＦＢ−ＬＤを製造するときは、最初にｎ−ＩｎＰブロッ
ク層２２を全面成長した段階で、ストライプ状二酸化シ
リコン膜２を形成してしまう前に、ｎ−ＩｎＰブロック
層２２上に、回折格子を形成しておけばよい。
【００２９】また、ここでは、ｐ型基板上での光半導体
装置について述べたが、導電型が反対の場合のｎ型基板
上でも本質的に全く同様であり、上述の記述で、すべて
の導電型を反転して考えればよい。
装置について述べたが、導電型が反対の場合のｎ型基板
上でも本質的に全く同様であり、上述の記述で、すべて
の導電型を反転して考えればよい。
【００３０】次に、本発明の第４の実施例について図面
を参照して説明する。まず最初に、第３の実施例と同様
に、図９に示すように、ｐ型ＩｎＰ基板２１に減圧ＭＯ
−ＶＰＥ法によりｎ−ＩｎＰブロック層２２を０．４μ
ｍ全面成長する。その上に、幅４μｍで間隙が１．２μ
ｍ開いた２本のストライプ状二酸化シリコン膜２ａを形
成する。この時、厚さ２０００オングストロームの全面
二酸化シリコン膜を形成し、フォトリソグラフィでレジ
ストのパターンを形成した後に、Ｏ2 プラズマ処理を行
ってレジストと二酸化シリコン膜との密着性が弱くなる
ようにしておく。そうすれば、バッファード弗酸で二酸
化シリコンをエッチングするときに、エッジ部がテーパ
状にけずれた形となる。このストライプ状二酸化シリコ
ン膜２ａをマスクとして、０．４５μｍの拡散深さで亜
鉛拡散を行う。亜鉛拡散領域２３は、ストライプ状二酸
化シリコン膜２ａの開口部を１．２μｍとしていること
から、拡散の横拡がりを考慮しても、ｎ−ＩｎＰブロッ
ク層２２の表面で幅２．１μｍに制御できる。亜鉛拡散
後、バッファード弗酸で１０００オングストローム分だ
け全面エッチングを行うと、二酸化シリコンのエッジ部
は０．３μｍ後退して、図１０のようにセルフアライン
的にマスクの開口部が広がる。この時、ストライプ状二
酸化シリコン膜２ｂは、厚さ１０００オングストロー
ム、開口幅１．８μｍになる。
を参照して説明する。まず最初に、第３の実施例と同様
に、図９に示すように、ｐ型ＩｎＰ基板２１に減圧ＭＯ
−ＶＰＥ法によりｎ−ＩｎＰブロック層２２を０．４μ
ｍ全面成長する。その上に、幅４μｍで間隙が１．２μ
ｍ開いた２本のストライプ状二酸化シリコン膜２ａを形
成する。この時、厚さ２０００オングストロームの全面
二酸化シリコン膜を形成し、フォトリソグラフィでレジ
ストのパターンを形成した後に、Ｏ2 プラズマ処理を行
ってレジストと二酸化シリコン膜との密着性が弱くなる
ようにしておく。そうすれば、バッファード弗酸で二酸
化シリコンをエッチングするときに、エッジ部がテーパ
状にけずれた形となる。このストライプ状二酸化シリコ
ン膜２ａをマスクとして、０．４５μｍの拡散深さで亜
鉛拡散を行う。亜鉛拡散領域２３は、ストライプ状二酸
化シリコン膜２ａの開口部を１．２μｍとしていること
から、拡散の横拡がりを考慮しても、ｎ−ＩｎＰブロッ
ク層２２の表面で幅２．１μｍに制御できる。亜鉛拡散
後、バッファード弗酸で１０００オングストローム分だ
け全面エッチングを行うと、二酸化シリコンのエッジ部
は０．３μｍ後退して、図１０のようにセルフアライン
的にマスクの開口部が広がる。この時、ストライプ状二
酸化シリコン膜２ｂは、厚さ１０００オングストロー
ム、開口幅１．８μｍになる。
【００３１】以下、第３の実施例と全く同様で、ｐ−Ｉ
ｎＰクラッド層８、ダブルヘテロ接合構造体４、ｎ−Ｉ
ｎＰクラッド層３を結晶成長する。次に、２本のストラ
イプ状二酸化シリコン膜２ｂのダブルヘテロ接合構造体
側をそれぞれ２μｍづつ除去し、図１１に示すように、
減圧ＭＯ−ＶＰＥ法で、ｐ−ＩｎＰブロック層１２、ｎ
−ＩｎＰクラッド埋込み層２４、ｎ+ ＩｎＧａＡｓコン
タクト層２５を結晶成長し、最後に、二酸化シリコン膜
１７の形成及び表面電極１８形成を第３の実施例と同様
に行う。
ｎＰクラッド層８、ダブルヘテロ接合構造体４、ｎ−Ｉ
ｎＰクラッド層３を結晶成長する。次に、２本のストラ
イプ状二酸化シリコン膜２ｂのダブルヘテロ接合構造体
側をそれぞれ２μｍづつ除去し、図１１に示すように、
減圧ＭＯ−ＶＰＥ法で、ｐ−ＩｎＰブロック層１２、ｎ
−ＩｎＰクラッド埋込み層２４、ｎ+ ＩｎＧａＡｓコン
タクト層２５を結晶成長し、最後に、二酸化シリコン膜
１７の形成及び表面電極１８形成を第３の実施例と同様
に行う。
【００３２】本実施例では、第３の実施例と比べ、ダブ
ルヘテロ接合構造体４とｐ反転していないｎ−ＩｎＰブ
ロック層２２との距離が短くできる為、素子の漏れ電流
を小さくできるという利点がある。
ルヘテロ接合構造体４とｐ反転していないｎ−ＩｎＰブ
ロック層２２との距離が短くできる為、素子の漏れ電流
を小さくできるという利点がある。
【００３３】以上、４つの実施例を述べてきたが、第１
および第２の実施例の特徴であるダブルヘテロ接合構造
体４上にかぶったブロック層を結晶成長途中の拡散によ
り解消させるという方法と、第３および第４の実施例で
述べた２つのブロック層の内１つを、選択成長前にセル
フアライン的に形成してしまうという方法は、組み合わ
せて活用することもでき、これはＤＦＢ−ＬＤ等にとっ
て重要な応用例である。
および第２の実施例の特徴であるダブルヘテロ接合構造
体４上にかぶったブロック層を結晶成長途中の拡散によ
り解消させるという方法と、第３および第４の実施例で
述べた２つのブロック層の内１つを、選択成長前にセル
フアライン的に形成してしまうという方法は、組み合わ
せて活用することもでき、これはＤＦＢ−ＬＤ等にとっ
て重要な応用例である。
【００３４】
【発明の効果】以上説明したように本発明は、第１，第
２の実施例では高濃度第２導電型半導体層を第１導電型
ブロック層上に形成することにより、結晶成長の回数、
フォトリソグラフィーの工程を増すこと無く、ダブルヘ
テロ接合構造体を含むリッジ部の両側面に、電流狭窄性
に優れた十分な厚さのブロック層によるサイリスタ構造
を形成しつつ、かつ、最初の選択成長で形成されるリッ
ジ部の頂上部（第１導電型）に第２導電型ブロック層が
かぶることを確実に防止することができる。従って、光
半導体装置の漏れ電流を減少させ、高い歩留りで製造で
きるという効果を有する。
２の実施例では高濃度第２導電型半導体層を第１導電型
ブロック層上に形成することにより、結晶成長の回数、
フォトリソグラフィーの工程を増すこと無く、ダブルヘ
テロ接合構造体を含むリッジ部の両側面に、電流狭窄性
に優れた十分な厚さのブロック層によるサイリスタ構造
を形成しつつ、かつ、最初の選択成長で形成されるリッ
ジ部の頂上部（第１導電型）に第２導電型ブロック層が
かぶることを確実に防止することができる。従って、光
半導体装置の漏れ電流を減少させ、高い歩留りで製造で
きるという効果を有する。
【００３５】一方、第３および第４の実施例では、ｎ−
ＩｎＰブロック層を選択成長の前に形成してしまって、
選択成長のブロック埋込み層を１層にできるので、ブロ
ック埋込みの制御を容易にすることができる。従って、
最初の選択成長でリッジ部を三角形に制御することが多
少ずれても対応が可能であり、第１、第２の実施例と同
様に、ダブルヘテロ接合構造体の両サイドに、電流狭窄
性に優れた充分な厚さのサイリスタ構造のブロック層を
形成することができ、また、最初の選択成長部の上にｐ
−ＩｎＰブロック層がかぶることを充分高い歩留りで防
止することができる。従って、半導体レーザのリーク電
流を減少させ、更には、閾値電流を低下させ、微分量子
効率を向上させるという効果を有する。
ＩｎＰブロック層を選択成長の前に形成してしまって、
選択成長のブロック埋込み層を１層にできるので、ブロ
ック埋込みの制御を容易にすることができる。従って、
最初の選択成長でリッジ部を三角形に制御することが多
少ずれても対応が可能であり、第１、第２の実施例と同
様に、ダブルヘテロ接合構造体の両サイドに、電流狭窄
性に優れた充分な厚さのサイリスタ構造のブロック層を
形成することができ、また、最初の選択成長部の上にｐ
−ＩｎＰブロック層がかぶることを充分高い歩留りで防
止することができる。従って、半導体レーザのリーク電
流を減少させ、更には、閾値電流を低下させ、微分量子
効率を向上させるという効果を有する。
【００３６】また、第１および第２の実施例と第３およ
び第４の実施例を組み合わせれば、より顕著に、歩留り
改善、性能アップを行うことができる。
び第４の実施例を組み合わせれば、より顕著に、歩留り
改善、性能アップを行うことができる。
【００３７】以上述べた構造を、例えば、１．５５μｍ
帯の半導体レーザに適用したところ、レーザ発振歩留り
が向上し、また、主要特性である閾値電流、スロープ効
率において、従来比２０〜３０％の向上が見られた。
帯の半導体レーザに適用したところ、レーザ発振歩留り
が向上し、また、主要特性である閾値電流、スロープ効
率において、従来比２０〜３０％の向上が見られた。
【００３８】また、第３および第４の実施例では、活性
層位置を選択成長開始面に対して高さを低い位置に設定
できるので、従来困難であった選択成長時の活性層の組
成制御が、容易になるという利点がある。更に、ＤＦＢ
−ＬＤを製造するとき、通常グレーティング位置を選択
成長開始面におくので、従来の方法では実質的にＤＦＢ
−ＬＤを製造することは困難であったが、本発明の方法
では、ＤＦＢ−ＬＤの製造も可能であり、選択成長の特
質をいかした変調器とＤＦＢ−ＬＤの集積化素子や、そ
の他の光集積化素子の製造も容易になった。
層位置を選択成長開始面に対して高さを低い位置に設定
できるので、従来困難であった選択成長時の活性層の組
成制御が、容易になるという利点がある。更に、ＤＦＢ
−ＬＤを製造するとき、通常グレーティング位置を選択
成長開始面におくので、従来の方法では実質的にＤＦＢ
−ＬＤを製造することは困難であったが、本発明の方法
では、ＤＦＢ−ＬＤの製造も可能であり、選択成長の特
質をいかした変調器とＤＦＢ−ＬＤの集積化素子や、そ
の他の光集積化素子の製造も容易になった。
【図１】本発明の第１の実施例を示す半導体チップの断
面図である。
面図である。
【図２】第１の実施例の製造方法の説明のための半導体
チップの断面図である。
チップの断面図である。
【図３】図２に対応する工程の次工程の説明のための半
導体チップの断面図である。
導体チップの断面図である。
【図４】本発明の第２の実施例についてその製造工程に
沿った説明のための半導体チップの断面図である。
沿った説明のための半導体チップの断面図である。
【図５】図４に対応する工程の次工程の説明のための半
導体チップの断面図である。
導体チップの断面図である。
【図６】本発明の第２の実施例を示す半導体チップの断
面図である。
面図である。
【図７】本発明の第３の実施例についてその製造工程に
沿った説明のための半導体チップの断面図である。
沿った説明のための半導体チップの断面図である。
【図８】本発明の第３の実施例を示す半導体チップの断
面図である。
面図である。
【図９】本発明の第４の実施例についてその製造工程に
沿った説明のための半導体チップの断面図である。
沿った説明のための半導体チップの断面図である。
【図１０】図９に対応する工程の次工程の説明のための
半導体チップの断面図である。
半導体チップの断面図である。
【図１１】本発明の第４の実施例を示す半導体チップの
断面図である。
断面図である。
【図１２】従来例についてその製造工程に沿って説明の
ための半導体チップの断面図である。
ための半導体チップの断面図である。
【図１３】図１２に対応する工程の次工程の説明するた
めの半導体チップの断面図である。
めの半導体チップの断面図である。
【図１４】従来例を示す半導体チップの断面図である。
１ ｎ−ＩｎＰ基板 ２，２ａ，２ｂ ストライプ状二酸化シリコン膜 ３ ｎ−ＩｎＰクラッド層 ４ ダブルヘテロ接合構造体 ５ ｎ−ＩｎＧａＡｓＰガイド層 ６ ＭＱＷ多層膜 ７ ｐ−ＩｎＧａＡｓＰガイド層 ８，８ａ ｐ−ＩｎＰクラッド層 ８ｂ ｐ+ −ＩｎＰクラッド層 ９ （１１１）Ｂ面 １０，１０Ａ，１０Ｂ リッジ部 １１，１７ 二酸化シリコン膜 １２ ｐ−ＩｎＰブロック層 １３，１３ａ，２２ ｎ−ＩｎＰブロック層 １３ｂ ｐ−ＩｎＰ層 １４ ｐ+ −ＩｎＰ埋込み層 １５ ｐ−ＩｎＰ埋込み層 １６ ｐ+ −ＩｎＧａＡｓＰコンタクト層 １８ 表面電極 １９ 裏面電極 ２０ ｉ−ＩｎＰブロック層 ２０ａ ｐ−ＩｎＰ層 ２１ ｐ−ＩｎＰ基板 ２３ 亜鉛拡散領域 ２４ ｎ−ＩｎＰクラッド埋込み層 ２５ ｎ+ −ＩｎＧａＡｓコンタクト層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (7)
- 【請求項１】 第１導電型化合物半導体基板上に、第１
導電型の第１の半導体層、前記第１の半導体層より禁制
帯幅が狭く屈折率が大きな第２の半導体層および前記第
２の半導体層より禁制帯幅が広く屈折率の小さな第２導
電型の第３の半導体層を順次に積層したダブルへテロ接
合構造体の台形状のリッジ部を形成し、前記リッジ部の
両側部に第２導電型の半導体ブロック層と第１導電型の
半導体ブロック層を重ねて設け、前記リッジ部の頂部お
よび前記第１導電型の半導体ブロック層上に第２導電型
の第４の半導体層を設け、前記第４の半導体層のうち、
前記リッジ部の頂部および前記第１導電型の半導体ブロ
ック層に近接する部分が、その余の部分より高濃度にド
ーピングされていることを特徴とする光半導体装置。 - 【請求項２】 第２の半導体層が多重量子井戸構造を有
する多層膜である請求項１記載の光半導体装置。 - 【請求項３】 閃亜鉛鉱形結晶化合物半導体基板の（１
００）面に［０−１−１］方向に伸びた２つのストライ
プ状誘電体膜で挟まれた領域に両側面が（１１１）Ｂ面
のダブルヘテロ接合構造体が設けられている請求項１ま
たは２記載の光半導体装置。 - 【請求項４】 第３の半導体層がダブルヘテロ接合構造
体の頂部側でその余の部分より高濃度にドーピングされ
ている請求項１，２または３記載の光半導体装置。 - 【請求項５】 光導波路を有する化合物光半導体装置に
おいて、光導波、或いは光増幅、或いは光吸収する活性
層が、化合物半導体基板側で該活性層より禁制帯幅の大
きい第１導電型のクラッド層と隣接し、上方に前記活性
層より禁制帯幅の大きい第２導電型のクラッド層と隣接
しており、これら第１導電型のクラッド層、活性層、第
２導電型のクラッド層は、第１導電型の化合物半導体基
板上に第２導電型の半導体層を積層した直上に、選択的
に形成されたリッジ部であり、前記化合物半導体基板と
該リッジ部との間の前記第２導電型の半導体層は、該リ
ッジ部を形成する前に拡散により第１導電型に転換させ
られているものであり、また、該リッジ部の側方と上方
は、それぞれ、第１導電型のブロック層、第２導電型の
半導体層で囲まれていることを特徴とする光半導体装
置。 - 【請求項６】 上記活性層が多重量子井戸構造を有する
多層膜であることを特徴とする請求項５記載の光半導体
装置。 - 【請求項７】 上記化合物半導体が閃亜鉛鉱形結晶であ
り、上記活性層を含むリッジ部が、（１００）面上の
［０−１−１］方向に伸びたストライプ状の領域を底面
とし、両側面が（１１１）Ｂ面であることを特徴とする
請求項５または６記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31701093A JP2894186B2 (ja) | 1993-03-03 | 1993-12-16 | 光半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-41638 | 1993-03-03 | ||
| JP4163893 | 1993-03-03 | ||
| JP31701093A JP2894186B2 (ja) | 1993-03-03 | 1993-12-16 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077232A JPH077232A (ja) | 1995-01-10 |
| JP2894186B2 true JP2894186B2 (ja) | 1999-05-24 |
Family
ID=26381288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31701093A Expired - Fee Related JP2894186B2 (ja) | 1993-03-03 | 1993-12-16 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894186B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2724244C1 (ru) * | 2019-12-26 | 2020-06-22 | Акционерное общество "НИИ "Полюс" им. М.Ф. Стельмаха" (АО "НИИ "Полюс" им. М.Ф. Стельмаха") | Лазер-тиристор |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1075009A (ja) * | 1996-08-30 | 1998-03-17 | Nec Corp | 光半導体装置とその製造方法 |
| JP4690515B2 (ja) * | 2000-02-22 | 2011-06-01 | 古河電気工業株式会社 | 光変調器、半導体光素子、及びそれらの作製方法 |
| JP5186852B2 (ja) * | 2007-09-14 | 2013-04-24 | ソニー株式会社 | 半導体発光素子 |
| JP2009071172A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地層の形成方法 |
| CN108375446B (zh) * | 2018-04-17 | 2023-04-28 | 南京信息工程大学 | 一种探空巨压阻气压传感器阵列装置及测量方法 |
| JP7658184B2 (ja) * | 2021-06-11 | 2025-04-08 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス及び光通信装置 |
-
1993
- 1993-12-16 JP JP31701093A patent/JP2894186B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2724244C1 (ru) * | 2019-12-26 | 2020-06-22 | Акционерное общество "НИИ "Полюс" им. М.Ф. Стельмаха" (АО "НИИ "Полюс" им. М.Ф. Стельмаха") | Лазер-тиристор |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077232A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702435A1 (en) | Method for making a reflective digitally tunable laser | |
| JP2842292B2 (ja) | 半導体光集積装置および製造方法 | |
| JPH07235732A (ja) | 半導体レーザ | |
| JP2004179274A (ja) | 光半導体装置 | |
| US20090203161A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2998629B2 (ja) | 光半導体装置とその製造方法 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2000012963A (ja) | 光半導体装置の製造方法 | |
| JPS62200786A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH08274295A (ja) | 光半導体装置の製造方法 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4953392B2 (ja) | 光半導体装置 | |
| US5805628A (en) | Semiconductor laser | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
| LAPS | Cancellation because of no payment of annual fees |