JP2710326B2

JP2710326B2 - 駆動回路

Info

Publication number: JP2710326B2
Application number: JP63020190A
Authority: JP
Inventors: 達夫早川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-31
Filing date: 1988-01-31
Publication date: 1998-02-10
Anticipated expiration: 2013-02-10
Also published as: US4933625A; EP0326968A1; JPH01196612A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は駆動回路に関し、特に負荷インピーダンスの
値に応じて負荷への電圧波高値を制御する駆動回路に関
する。

［従来の技術］近年、ディジタル通信網の普及を図る上から各種のデ
ィジタル機器間のインターフェースの標準化が進められ
ている。ISDN（サービス統合ディジタル網）構想におい
ては、CCITT（国際電信電話諮問委員会）で標準化の研
究及び論議が進められており、特に“S"インターフェー
スとしては、CCITT勧告I.430にその電気的特性が標準化
として規定されている。第９図は、その中の送信波高値
（V2）対終端抵抗値（R_L）特性を示した図である。ここ
では、R_Lが5.6Ω,50Ω,400Ωの各点で波高値が斜線部に
入らないことを規定している。

例えば、R_Lが50Ωの場合、V2は0.75V±10％,R_Lが5.6
Ωの場合、V2は0.15V以下というように規定されてい
る。

従来は、上記電気的特性を満足するため、例えば、第
10図（ａ）に示すように、内部抵抗R_Gを有する定電圧源
V₁により巻線比n:1のトランスＴを駆動すると共に、終
端抵抗R_Lの変化に伴う一次側端子電圧V1の変化をセンス
して、V₁又はR_Gを変化させる方式とか、又は第10図
（ｂ）に示すように、定電流源I₁によりトランスＴを駆
動すると共に、R_Lの変化に伴うV1の変化をセンスしてI₁
を変化させる方式等が採られていた。そして、これらの
方式によって前述した第９図の規定を満足させるように
していた。

［発明が解決しようとする課題］上述した従来の２つの方式のうち、前者の定電圧定抵
抗型駆動方式においては、終端抵抗が5.6Ωと小さくな
ると、略々同等の抵抗値を有するトランスＴの内部抵抗
R_P,R_Sの影響が大きくなり、二次側電圧V2が150mV以下と
いう規定を満足することができなくなるという問題点が
ある。

また、定電流型駆動方式では、終端抵抗R_Lが軽い50Ω
又は400Ωでは、トランスの過渡応答時にリンギング波
形が大きく発生するという欠点があった。

本発明はかかる問題点に鑑みてなされたものであっ
て、負荷抵抗が小さいときでも規定電圧以下の条件を満
足し、負荷抵抗が大きいときでもトランスの過渡応答に
よるリンギングの発生がない駆動回路を提供することを
目的とする。

［課題を解決するための手段］本発明の駆動回路は、負荷を駆動する駆動トランジス
タと、第１の基準電圧を発生する手段と、この手段から
発生した第１の基準電圧を非反転入力端子に受入れると
共に前記負荷への印加電圧を反転入力端子に受入れ両入
力の差分を増幅出力する第１の差動増幅器による定電圧
駆動回路と、前記駆動トランジスタと直列で且つ前記負
荷とは反対側に接続されて前記負荷への供給電流を検出
する電流検出手段と、第２の基準電圧を発生する手段
と、この手段で発生した前記第２の基準電圧を反転入力
端子に受入れると共に前記電流検出手段の検出値を非反
転入力端子に受入れ両入力の差分を増幅する第２の差動
増幅器による定電流駆動回路と、前記電流検出手段が所
定値以上の負荷供給電流を検出したときは前記定電流駆
動回路が前記駆動トランジスタを駆動し、それ以外のと
きは前記定電圧駆動回路が前記駆動トランジスタを駆動
するようにする加算器とを有する。

また、本発明のより好ましい態様としては、前記駆動
トランジスタは、例えば、MOSトランジスタであり、そ
のドレイン側に前記電流検出手段が直列に介挿されてい
る。

更に、前記第１の差動増幅器の一方の入力として前記
負荷への印加電圧に替えて、これを所定の比率で分圧し
た電圧を与えても良い。

［作用］負荷抵抗が大きいとき、即ち負荷電流が小さいときに
は、電流検出手段の検出値が第２の基準電圧よりも小さ
いので第２の差動増幅器の出力はハイインピーダンスと
なる。このとき、加算器の出力は第１の差動増幅器の出
力を選択する。第１の差動増幅器は、負荷への印加電圧
が第１の基準電圧に等しくなるように負荷を定電圧駆動
する。このため、負荷として接続されたトランスの過渡
応答によるリンギングの発生を防止することができる。

一方、負荷抵抗が小さいとき、即ち負荷電流が大きい
ときには、負荷への印加電圧が低下して第１の差動増幅
器の出力が飽和すると共に、電流検出手段の検出値が大
きくなって、第２の差動増幅器が線形動作を開始する。
このため、この場合には、第２の差動増幅器による定電
流駆動に切替わる。従って、トランスの内部抵抗は、出
力に影響を及ぼさない。

また、駆動トランジスタをMOSトランジスタとし、ソ
ース側に負荷を接続し、ドレイン側に電流検出手段を接
続すれば、定電圧駆動時の出力インピーダンスが大きく
ならないので、急峻なパルス立上り特性が得られる。

更に、第１の差動増幅器の一方の入力として、負荷へ
の印加電圧を分圧した電圧を与えれば、帰還利得を向上
させることができるという利点がある。

［実施例］次に、本発明の実施例について添付の図面を参照して
説明する。

第１図は本発明の第１の実施例に係る駆動回路を示す
回路図である。

図中、MN1はＮチャネルMOSトランジスタからなる駆動
トランジスタであり、ソース側に負荷R₂を接続し、これ
を駆動する。駆動トランジスタMN1のソース電圧、即ち
負荷R₂への印加電圧は、第１の差動増幅器A₁の反転入力
端子に入力されている。一方、第１の差動増幅器A₁の非
反転入力端子には、第１の基準電圧V₁が入力されてい
る。第１の差動増幅器A₁は、負荷R₂への印加電圧が第１
の基準電圧V₁と等しくなるように定電圧制御信号を出力
する。この出力は、加算器SUMの一方の入力に与えられ
ている。

一方、駆動トランジスタMN1のドレインと、電源V_DDと
の間には、電流検出手段としての電流センス抵抗R₁が接
続されている。この電流センス抵抗R₁に負荷電流I₀が流
れることによる電圧降下分をV_DDから差し引いた電圧
は、第２の差動増幅器A₂の非反転入力端子に入力されて
いる。第２の差動増幅器A₂の反転入力端子には、第２の
基準電圧V_BをV_DDから差し引いた電圧が入力されてい
る。第２の差動増幅器A₂は、負荷電流I₀が第２の基準電
圧V_Bで決まる一定値となるように定電流制御信号を出力
する。この出力は加算器SUMの他方の入力に与えられて
いる。

加算器SUMの出力は駆動トランジスタMN1のゲート入力
信号としてフィードバックされている。

次に、以上のように構成された本実施例に係る駆動回
路の動作について説明する。

先ず、出力電流I₀が小さいとき、即ちV_B＞I₀R₁のとき
は、第２の差動増幅器A₂の出力は線形領域を外れてハイ
インピーダンスであり、加算器SUMの出力としては、第
１の差動増幅器A₁の出力が選択される。従って、この場
合は、第２図（ａ）の閉ループが働くことになる。これ
は電圧フォロワー接続であり、負荷R₂を定電圧駆動す
る。

次に、負荷R₂が小さくなって、負荷電流I₀が増加し、
電流センス抵抗R₁の電圧降下が大きくなると（即ち、V_B
＝I₀R₁）、第２の差動増幅器A₂が働き始める。負荷R₂が
更に小さくなると駆動トランジスタMN1の出力インピー
ダンスにより出力電圧V₀は下がる。このV₀の低下が第１
の差動増幅器A₁の入力動作範囲を超すと、第１の差動増
幅器A₁の出力は飽和し、結局、線形動作をするのは、第
２の差動増幅器A₂のみになり、第２図（ｂ）に示す動作
に切替る。これは、出力電流I₀が下記（１）式にて示さ
れる一定値I_COとなる定電流制御である。

I_CO＝V_B/R₁ …（１）このとき、出力電圧V₀は下記（２）式にて示すように負
荷R₂に比例する。

また、定電流動作に入るスレッショルド抵抗値R_TH2は下
記（３）式に基き、下記（４）式により現される。

第３図（ａ）は『V₀対R₂特性』を示し、負荷R₂がR_TH2
より大きい時は、定電圧V₁の定電圧駆動で、R₂がR_TH2よ
り小さくなると、前記（２）式に従って出力電圧V₀は下
がる。また、第３図（ｂ）は『I₀対R₂特性』を示し、R₂
がR_TH2より小さくなると、前記（１）式に従って定電流
駆動されることを示す。

即ち、負荷抵抗が重い時は、第２の差動増幅器A₂によ
る定電流駆動、軽い時は第１の差動増幅器A₁による定電
圧動作に切替ることを示している。

次に、第４図に上記駆動回路でトランスT1を駆動する
例を示す。第５図はそのタイミングチャートである。S1
〜S3はスイッチ,I_Bはアイドリング電流であり、I_B《I_CO
に選んである。φ_１がハイレベルのとき、S1,S2がオ
ン、S3はオフとなり、本発明の駆動回路がトランスT1を
駆動する。φ_１がロウレベルのときは、S1,S2はオフ,S3
がオンとなり、駆動回路はトランスT1と切離される。イ
ンターバルT1〜T4では、トランス２次側終端抵抗R_Lは大
きく、２次側電圧V2は定電圧V_Iを巻線比n:1で除した値V
2Hを出力する。この場合、出力電流センス抵抗R₁が、駆
動トランジスタMN1のソース側でなくドレイン側に入っ
ているので、定電圧駆動時の出力インピーダンスが大き
くならない。従って、急峻なパルス立上り特性が得ら
れ、例えば192KBPSの高速伝速も可能であると利点を有
する。

一方、インターバルT11〜T13では、R_Lは十分小さく、
V2は定電流値I_COをｎ倍した値にR_Lを乗じた出力電圧V2L
を出力する。

V2L＝I_CO×ｎ×R_L …（５）このときは定電流駆動であるため、第10図で示したトラ
ンスの内部抵抗R_P,R_Sは、V2Lに影響を与えない。

第６図は、本発明の駆動回路をCMOSトランジスタで実
現した一例である。図中I₁〜I₃は定電流源である。MP1,
MP2,MN2,MN3,MN4が前述の第１の差動増幅器A₁を構成
し、MP3,MP4,MN5,MN6が第２の差動増幅器A₂を構成し、M
N4とMN5のドレイン端子でA₁とA₂の出力を加算する加算
器SUMを構成する。そして、この加算器SUMで駆動トラン
ジスタMN1のゲートを駆動している。なお、C_Fは、第１
の差動増幅器A₁の位相補償用のコンデンサーである。

第７図は本発明の第２の実施例を示す回路図である。
この実施例では、出力電圧V₀が負で、出力電流は吸込み
型となっている。従って、ここでは、駆動MOSトランジ
スタMP1は、Ｐ型となっている。

また、第８図は本発明の第３の実施例を示す回路図で
ある。この実施例では、第１の差動増幅器A₁の帰還が上
述した各実施例のものと異なって抵抗R₃とR₄で分割さ
れ、下記（６）式にて示す帰還利Avfを有する。

Avf＝１＋R₄/R₃ …（６）これらの実施例の基本的な動作は、第１の実施例と同
じであるので詳しい説明は省略する。

なお、本発明は、CMOSで構成された回路に限定される
ものではなく、バイポーラトランジスタでも構成可能で
あることはいうまでもない。

［発明の効果］以上説明したように本発明によれば、負荷が軽いとき
には、定電圧駆動に切替わってトランスのリンギングの
発生を防止することができ、負荷が重いときには、定電
流駆動に切替ってトランスの内部抵抗の影響を排除する
ことができる。従って、前述した規格を安定に満足し得
る駆動回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の駆動回路を示す回路
図、第２図（ａ）（ｂ）は夫々負荷が重いとき及び軽い
ときの等価回路を示す図、第３図（ａ）は同駆動回路の
出力電圧対出力抵抗特性図、第３図（ｂ）は同駆動回路
の出力電流対出力抵抗特性図、第４図は同駆動回路でト
ランスを駆動する一構成例を示す回路図、第５図はその
タイムチャートと出力振巾波形図、第６図は同駆動回路
のCMOSトランジスタによる実現例を示す回路図、第７図
は本発明の第２の実施例を示す回路図、第８図は本発明
の第３の実施例を示す回路図、第９図はCCITT勧告I.430
に規定されたパルス振巾対終端抵抗特性を示す図、第10
図（ａ），（ｂ）は従来例を説明するための模式図であ
る。 A₁;第１の差動増幅器、A₂;第２の差動増幅器、SUM;加算
器、MN1,MP1;駆動トランジスタ、R₁;負荷抵抗、R₂;電流
センス抵抗、V_B;比較基準電圧、MN1〜MN6;N−チャネルM
OSトランジスタ、MP1〜MP4;P−チャネルMOSトランジス
タ、I₁〜I₃,I₁₃;定電流源、V₁;定電圧源、、T,T1;トラ
ンス、R_L;終端抵抗、R_P;トランス一次側内部抵抗、R_S;
トランス二次側内部抵抗

Claims

(57)【特許請求の範囲】

【請求項１】負荷を駆動する駆動トランジスタと、第１
の基準電圧を発生する手段と、この手段から発生した第
１の基準電圧を非反転入力端子に受入れると共に前記負
荷への印加電圧を反転入力端子に受入れ両入力の差分を
増幅出力する第１の差動増幅器による定電圧駆動回路
と、前記駆動トランジスタと直列で且つ前記負荷とは反
対側に接続されて前記負荷への供給電流を検出する電流
検出手段と、第２の基準電圧を発生する手段と、この手
段で発生した前記第２の基準電圧を反転入力端子に受入
れると共に前記電流検出手段の検出値を非反転入力端子
に受入れ両入力の差分を増幅する第２の差動増幅器によ
る定電流駆動回路と、前記電流検出手段が所定値以上の
負荷供給電流を検出したときは前記定電流駆動回路が前
記駆動トランジスタを駆動し、それ以外のときは前記定
電圧駆動回路が前記駆動トランジスタを駆動するように
する加算器とを有することを特徴とする駆動回路。