JP2759039B2 - 薄膜多層配線基板 - Google Patents
薄膜多層配線基板Info
- Publication number
- JP2759039B2 JP2759039B2 JP5129859A JP12985993A JP2759039B2 JP 2759039 B2 JP2759039 B2 JP 2759039B2 JP 5129859 A JP5129859 A JP 5129859A JP 12985993 A JP12985993 A JP 12985993A JP 2759039 B2 JP2759039 B2 JP 2759039B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- power supply
- layer
- wiring
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層プリント板に関わ
り、とくに表面実装型部品の実装密度を向上して部品間
の信号伝送を高速化する薄膜多層基板とその製造方法に
関する。
り、とくに表面実装型部品の実装密度を向上して部品間
の信号伝送を高速化する薄膜多層基板とその製造方法に
関する。
【０００２】
【従来の技術】特開平４−１４８５９０号には薄膜多層
配線基板において、各薄膜配線層の配線パタ−ンとブラ
インドホ−ル（バイアホ−ル、ビアホ−ル）導体をめっ
きにより同時に形成する方法が開示されている。しか
し、ブラインドホ−ルのめっき部には凹みが生じ、ブラ
インドホ−ルの上に上層のブラインドホ−ルを重ねるこ
とができないので、各薄膜配線層のブラインドホ−ルの
位置を若干ずらせるようにして薄膜配線層間をブライン
ドホ−ルにより連続して接続するようにしていた。ま
た、べ−ス基板の両面に設けた薄膜配線層間を接続する
場合には、両薄膜配線層間をべ−ス基板に設けたスル−
ホ−ルを貫通するスル−ホ−ル導体により接続するよう
にしていた。同様にこのスル−ホ−ル導体によりべ−ス
基板の片面に設けた電源層や接地層を他の面の配線パタ
−ンに接続するようにしていた。
配線基板において、各薄膜配線層の配線パタ−ンとブラ
インドホ−ル（バイアホ−ル、ビアホ−ル）導体をめっ
きにより同時に形成する方法が開示されている。しか
し、ブラインドホ−ルのめっき部には凹みが生じ、ブラ
インドホ−ルの上に上層のブラインドホ−ルを重ねるこ
とができないので、各薄膜配線層のブラインドホ−ルの
位置を若干ずらせるようにして薄膜配線層間をブライン
ドホ−ルにより連続して接続するようにしていた。ま
た、べ−ス基板の両面に設けた薄膜配線層間を接続する
場合には、両薄膜配線層間をべ−ス基板に設けたスル−
ホ−ルを貫通するスル−ホ−ル導体により接続するよう
にしていた。同様にこのスル−ホ−ル導体によりべ−ス
基板の片面に設けた電源層や接地層を他の面の配線パタ
−ンに接続するようにしていた。
【０００３】また、特開昭５６−１３８９９３号公報に
は、ベ−ス基板上の薄膜層（感光性樹脂層）に形成した
ブラインドホ−ル導体を無電解めっきあるいは無電解め
っきと電解めっきの併用により配線パタ−ンと同時に形
成する方法が開示されている。同公報の明細書には述べ
られていないものの、その第２図には上記ブラインドホ
−ル導体の表面形状が平坦であることが示され、ブライ
ンドホ−ル導体上に次の薄膜層のブラインドホ−ル導体
を重ねて形成し、各薄膜配線層間をブラインドホ−ルに
より接続することが開示されている。しかし、べ−ス基
板の両面の薄膜配線層間を接続する方法については述べ
られていない。
は、ベ−ス基板上の薄膜層（感光性樹脂層）に形成した
ブラインドホ−ル導体を無電解めっきあるいは無電解め
っきと電解めっきの併用により配線パタ−ンと同時に形
成する方法が開示されている。同公報の明細書には述べ
られていないものの、その第２図には上記ブラインドホ
−ル導体の表面形状が平坦であることが示され、ブライ
ンドホ−ル導体上に次の薄膜層のブラインドホ−ル導体
を重ねて形成し、各薄膜配線層間をブラインドホ−ルに
より接続することが開示されている。しかし、べ−ス基
板の両面の薄膜配線層間を接続する方法については述べ
られていない。
【０００４】
【発明が解決しようとする課題】上記従来方法ではブラ
インドホ−ルにより配線層間を薄膜接続するので、配線
層間をスル−ホ−ルにより接続する場合に較べて配線密
度を高めることができるものの、電源層やグランド層が
ベ−ス基板の片面に設けられていたので、他の面上の配
線パタ−ンを上記電源層やグランド層に接続する場合に
はその都度ベ−ス基板にスル−ホ−ルを設ける必要があ
り、加工工程が増え、配線密度が低下するという問題が
あった。また、電源や接地パタ−ンがベ−ス基板に設け
られていたので、各薄膜配線層の配線を電源や接地に接
続する場合には、上記ブラインドホ−ルやスル−ホ−ル
導体により各薄膜配線層の電源や接地配線をベ−ス基板
に接続する必要があり、このため、薄膜配線層が多層化
されるに伴い各薄膜配線層とベ−ス基板間のブラインド
ホ−ルやスル−ホ−ルが増加して配線密度が低下すると
いう問題があった。本発明の目的は上記の問題を改善し
て、配線密度や表面実装型部品の実装密度を高めること
のできる多層配線基板を提供することにある。
インドホ−ルにより配線層間を薄膜接続するので、配線
層間をスル−ホ−ルにより接続する場合に較べて配線密
度を高めることができるものの、電源層やグランド層が
ベ−ス基板の片面に設けられていたので、他の面上の配
線パタ−ンを上記電源層やグランド層に接続する場合に
はその都度ベ−ス基板にスル−ホ−ルを設ける必要があ
り、加工工程が増え、配線密度が低下するという問題が
あった。また、電源や接地パタ−ンがベ−ス基板に設け
られていたので、各薄膜配線層の配線を電源や接地に接
続する場合には、上記ブラインドホ−ルやスル−ホ−ル
導体により各薄膜配線層の電源や接地配線をベ−ス基板
に接続する必要があり、このため、薄膜配線層が多層化
されるに伴い各薄膜配線層とベ−ス基板間のブラインド
ホ−ルやスル−ホ−ルが増加して配線密度が低下すると
いう問題があった。本発明の目的は上記の問題を改善し
て、配線密度や表面実装型部品の実装密度を高めること
のできる多層配線基板を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の要旨は、ベース基板の両面に薄膜配線層が積層され
た薄膜多層配線基板において、前記ベース基板の両面
に、四角形状の電源パターン部と接地パターン部とが交
互に複数形成されており、 前記薄膜配線層の最外層面以
外の内層面には、所定の個所に複数の四角形状の電源パ
ターン部と接地パターン部とが他の配線と併設されてお
り、前記ベース基板に設けたスルーホール導体部と、前
記薄膜配線層に設けたブラインドホール導体部とによ
り、任意の電源パターン部同志、および、任意の接地パ
ターン部同志がそれぞれ接続されていることを特徴とす
る薄膜多層配線基板にある。
明の要旨は、ベース基板の両面に薄膜配線層が積層され
た薄膜多層配線基板において、前記ベース基板の両面
に、四角形状の電源パターン部と接地パターン部とが交
互に複数形成されており、 前記薄膜配線層の最外層面以
外の内層面には、所定の個所に複数の四角形状の電源パ
ターン部と接地パターン部とが他の配線と併設されてお
り、前記ベース基板に設けたスルーホール導体部と、前
記薄膜配線層に設けたブラインドホール導体部とによ
り、任意の電源パターン部同志、および、任意の接地パ
ターン部同志がそれぞれ接続されていることを特徴とす
る薄膜多層配線基板にある。
【０００６】
【０００７】
【作用】上記薄膜配線層に設けた電源パタ−ン部と接地
パタ−ン部はそれぞれ、ベ−ス基板の電源パタ−ン部と
接地パタ−ン部を他の薄膜配線層の電源部や接地部に中
継する。また、上記薄膜配線層に設けた電源パタ−ン部
と接地パタ−ン部はそれぞれ、他の薄膜配線層の配線パ
タ−ンを遮蔽（シ−ルド）する。上記各ブラインドホ−
ル導体は上記薄膜配線層の電源パタ−ン部と接地パタ−
ン部をそれぞれベ−ス基板の電源パタ−ン部と接地パタ
−ン部、ならびに各薄膜配線層の電源部や接地部に接続
する。
パタ−ン部はそれぞれ、ベ−ス基板の電源パタ−ン部と
接地パタ−ン部を他の薄膜配線層の電源部や接地部に中
継する。また、上記薄膜配線層に設けた電源パタ−ン部
と接地パタ−ン部はそれぞれ、他の薄膜配線層の配線パ
タ−ンを遮蔽（シ−ルド）する。上記各ブラインドホ−
ル導体は上記薄膜配線層の電源パタ−ン部と接地パタ−
ン部をそれぞれベ−ス基板の電源パタ−ン部と接地パタ
−ン部、ならびに各薄膜配線層の電源部や接地部に接続
する。
【０００８】
【実施例】本発明ではベ−ス基板上に積層される薄膜配
線層中の所定の層に電源パタ−ンと接地パタ−ンを設け
てベ−ス基板上の電源パタ−ンおよび接地パタ−ンを中
継し、他の薄膜配線層の電源部と接地部をこれらに接続
して各薄膜配線層からベ−ス基板へ直接接続される接続
数を低減すると同時に各薄膜配線層の配線パタ−ンをシ
−ルドする。この結果、電源および接地配線長が短縮さ
れるので信号の伝播遅延を短縮し、薄膜配線層間の信号
の干渉を低減することができる。また、各薄膜配線層と
ベ−ス基板間を直接接続する接続数が低減されるので、
配線を高密度化し、部品の実装密度を高めることができ
る。
線層中の所定の層に電源パタ−ンと接地パタ−ンを設け
てベ−ス基板上の電源パタ−ンおよび接地パタ−ンを中
継し、他の薄膜配線層の電源部と接地部をこれらに接続
して各薄膜配線層からベ−ス基板へ直接接続される接続
数を低減すると同時に各薄膜配線層の配線パタ−ンをシ
−ルドする。この結果、電源および接地配線長が短縮さ
れるので信号の伝播遅延を短縮し、薄膜配線層間の信号
の干渉を低減することができる。また、各薄膜配線層と
ベ−ス基板間を直接接続する接続数が低減されるので、
配線を高密度化し、部品の実装密度を高めることができ
る。
【０００９】図１は本発明の薄膜多層配線基板のベース
基板１の両面に形成される電源パターン６と接地パター
ン７の一例を示す図である。電源パターン６と接地パタ
ーン７は図のように四角形状の電極が交互に配置され、
図２に示すようにスルーホール１０によりベース基板１
の両面の電極はそれぞれ接続されている。
基板１の両面に形成される電源パターン６と接地パター
ン７の一例を示す図である。電源パターン６と接地パタ
ーン７は図のように四角形状の電極が交互に配置され、
図２に示すようにスルーホール１０によりベース基板１
の両面の電極はそれぞれ接続されている。
【００１０】図３は本発明の薄膜多層配線基板の模式断
面図である。薄膜配線層２１〜２３および３１〜３３の
それぞれの所定に個所に、電源パターン部６と接地パタ
ーン部７とが形成され、これらは電源パターン部同志と
接地パターン部同志がそれぞれブラインドホール導体８
により接続され、かつ、ベース基板１の電源パターン部
６並びに接地パターン部７に接続される。上記電源パタ
ーン部６と接地パターン部７のそれぞれの大きさは、各
薄膜配線層間で互いにブラインドホール導体８により接
続可能な大きさに設定する。
面図である。薄膜配線層２１〜２３および３１〜３３の
それぞれの所定に個所に、電源パターン部６と接地パタ
ーン部７とが形成され、これらは電源パターン部同志と
接地パターン部同志がそれぞれブラインドホール導体８
により接続され、かつ、ベース基板１の電源パターン部
６並びに接地パターン部７に接続される。上記電源パタ
ーン部６と接地パターン部７のそれぞれの大きさは、各
薄膜配線層間で互いにブラインドホール導体８により接
続可能な大きさに設定する。
【００１１】また、接地パターン部７または電源パター
ン部６は、同一層内に形成される他の薄膜配線層の配線
部分の大きさに対応してその面積を決めることができ
る。
ン部６は、同一層内に形成される他の薄膜配線層の配線
部分の大きさに対応してその面積を決めることができ
る。
【００１２】次に本発明の上記薄膜多層配線基板の製造
方法を図２，３を用いて説明する。まず、ベース基板１
には厚さ０．１ｍｍの耐熱低熱膨張性の銅張り積層板を
用い、所定の個所にドリルでスルーホール１０を形成
後、無電解銅めっきにより導通化する。次いで、エッチ
ングにより、所定の電源パターン部６と接地パターン部
７を形成する。次いで、ベース基板１に薄膜配線層２１
及び３１を形成する。これには、過硫酸アンモニウムと
硫酸とからなる水溶液によりベース基板１の電源パター
ン部および接地パターン部の表面を粗化、水洗し、リン
酸三ナトリウムと過塩素酸ナトリウム及び水酸化ナトリ
ウムからなるアルカリ性水溶液で酸化膜を形成し水洗す
る。
方法を図２，３を用いて説明する。まず、ベース基板１
には厚さ０．１ｍｍの耐熱低熱膨張性の銅張り積層板を
用い、所定の個所にドリルでスルーホール１０を形成
後、無電解銅めっきにより導通化する。次いで、エッチ
ングにより、所定の電源パターン部６と接地パターン部
７を形成する。次いで、ベース基板１に薄膜配線層２１
及び３１を形成する。これには、過硫酸アンモニウムと
硫酸とからなる水溶液によりベース基板１の電源パター
ン部および接地パターン部の表面を粗化、水洗し、リン
酸三ナトリウムと過塩素酸ナトリウム及び水酸化ナトリ
ウムからなるアルカリ性水溶液で酸化膜を形成し水洗す
る。
【００１３】次いで、ジメチルアミノボランと水酸化ナ
トリウムからなる水溶液で上記酸化膜を還元し、水洗、
乾燥後、厚さ８０μｍの耐熱性エポキシ系接着フィルム
を加熱圧着、硬化し、その表面に厚さ３０μｍのアディ
ティブ用接着剤フィルムをホットロールでラミネートし
て硬化する。これにより絶縁層３が形成される。なお、
上記絶縁層３は感光性フィルムを使用して形成すること
もできる。例えば、厚さ６０μｍの感光性ソルダーレジ
ストフィルムに加硫微粉末ブタジエンゴムを混合したも
のをホットロールでラミネートして加熱圧着すること
で、絶縁層３を形成することができる。次いで、絶縁層
３に直径７０μｍのブラインドホールを形成する。
トリウムからなる水溶液で上記酸化膜を還元し、水洗、
乾燥後、厚さ８０μｍの耐熱性エポキシ系接着フィルム
を加熱圧着、硬化し、その表面に厚さ３０μｍのアディ
ティブ用接着剤フィルムをホットロールでラミネートし
て硬化する。これにより絶縁層３が形成される。なお、
上記絶縁層３は感光性フィルムを使用して形成すること
もできる。例えば、厚さ６０μｍの感光性ソルダーレジ
ストフィルムに加硫微粉末ブタジエンゴムを混合したも
のをホットロールでラミネートして加熱圧着すること
で、絶縁層３を形成することができる。次いで、絶縁層
３に直径７０μｍのブラインドホールを形成する。
【００１４】次いで、絶縁層３をセミ硬化してから過マ
ンガン酸カリウム水溶液で表面を粗化する。その上にめ
っきにより信号配線、電源パターン部および接地パター
ン部等の薄膜配線層２１，３１を形成する。この時、め
っきにより充填されたブラインドホール導体により、ベ
ース基板１上の電源パターン部６および接地パターン部
７にそれぞれ接続する。 上記薄膜配線層２１，３１の上
に、同様にして薄膜配線層２２，３２を形成し、絶縁層
３を形成後、さらに薄膜配線層２３，３３を形成する。
但し、最外層は、部品搭載用のランド９に電源パターン
部あるいは接地パターン部が接続される。なお、上記ブ
ラインドホールは感光性樹脂を用いたフォトリソグラフ
ィーにより形成したが、エキシマレーザにより形成する
こともできる。この場合は直径６０μｍの開口部を有す
るメタルマスクを形成面に密着させてエキシマレーザを
スキャニングしてブラインドホールを形成することがで
きる。
ンガン酸カリウム水溶液で表面を粗化する。その上にめ
っきにより信号配線、電源パターン部および接地パター
ン部等の薄膜配線層２１，３１を形成する。この時、め
っきにより充填されたブラインドホール導体により、ベ
ース基板１上の電源パターン部６および接地パターン部
７にそれぞれ接続する。 上記薄膜配線層２１，３１の上
に、同様にして薄膜配線層２２，３２を形成し、絶縁層
３を形成後、さらに薄膜配線層２３，３３を形成する。
但し、最外層は、部品搭載用のランド９に電源パターン
部あるいは接地パターン部が接続される。なお、上記ブ
ラインドホールは感光性樹脂を用いたフォトリソグラフ
ィーにより形成したが、エキシマレーザにより形成する
こともできる。この場合は直径６０μｍの開口部を有す
るメタルマスクを形成面に密着させてエキシマレーザを
スキャニングしてブラインドホールを形成することがで
きる。
【００１５】上記薄膜配線層およびブラインドホール内
の無電解銅めっきは、水酸化ナトリウム水溶液により絶
縁層３の表面の粗化残渣物を除去後、めっき触媒である
パラジウムを振動しながら付与し、活性化後、下記組成
のものを用いて７０℃で振動を与えながらめっきする。
この結果、４０μｍパネルめっき厚さと、めっきで完全
に充填されたブラインドホール導体８が同時に得られ
る。
の無電解銅めっきは、水酸化ナトリウム水溶液により絶
縁層３の表面の粗化残渣物を除去後、めっき触媒である
パラジウムを振動しながら付与し、活性化後、下記組成
のものを用いて７０℃で振動を与えながらめっきする。
この結果、４０μｍパネルめっき厚さと、めっきで完全
に充填されたブラインドホール導体８が同時に得られ
る。
【００１６】 硫酸銅……………………………………………１５ ｇ／ｌ エチレンジアミン四酢酸………………………３５ ｇ／ｌ ３７％ホルマリン水溶液……………………… ３ｍｌ／ｌ 水酸化ナトリウム……………………ｐＨ１２．５量（ａｔ２５℃） ポリエチレングリコ−ル（分子量４００）…２０ｍｌ／ｌ α−α´ジビリジル……………………………３０ｍｇ／ｌ
【００１７】最外層の薄膜配線層２３，３３の信号配線
２および部品搭載のランド９も上記と同様にして形成す
る。
２および部品搭載のランド９も上記と同様にして形成す
る。
【００１８】以上のようにして図３に示した８層の薄膜
多層配線基板が得られ、ベース基板１に設けた電源パタ
ーン部６と接地パターン部７は、それぞれ薄膜配線層２
１〜２３および同３１〜３３のブラインドホール導体８
によりそれぞれ接続される。これによって、ベース基板
の両面の電源と接地間を最短距離で接続でき、また、そ
のシールド効果により、特に、高周波数信号用として好
適である。
多層配線基板が得られ、ベース基板１に設けた電源パタ
ーン部６と接地パターン部７は、それぞれ薄膜配線層２
１〜２３および同３１〜３３のブラインドホール導体８
によりそれぞれ接続される。これによって、ベース基板
の両面の電源と接地間を最短距離で接続でき、また、そ
のシールド効果により、特に、高周波数信号用として好
適である。
【００１９】上記多層配線基板の信号配線間の絶縁抵抗
は７．８×１０12Ω、信号配線、電源層、接地層の接着
力は２．５ｋｇｆ／ｃｍであった。２６０℃、１８０秒
以上のはんだフロ−トによる耐熱性テストでは外観的な
ふくれは認められず、また、−６５℃／２ｈ〜＋１２５
℃／２ｈ、３００サイクルの熱衝撃試験後の断面観察し
てブラインドホ−ルのめっき接続部の剥がれは認められ
なかった。
は７．８×１０12Ω、信号配線、電源層、接地層の接着
力は２．５ｋｇｆ／ｃｍであった。２６０℃、１８０秒
以上のはんだフロ−トによる耐熱性テストでは外観的な
ふくれは認められず、また、−６５℃／２ｈ〜＋１２５
℃／２ｈ、３００サイクルの熱衝撃試験後の断面観察し
てブラインドホ−ルのめっき接続部の剥がれは認められ
なかった。
【００２０】
【００２１】
【００２２】
【００２３】
【発明の効果】本発明によれば、ベース基板の両面上に
設けた薄膜配線層の電源パターン部および接地パターン
部を、スルーホール導体とブラインドホール導体とによ
り最短で接続することができるので、信号の伝送遅延を
短縮することができる。
設けた薄膜配線層の電源パターン部および接地パターン
部を、スルーホール導体とブラインドホール導体とによ
り最短で接続することができるので、信号の伝送遅延を
短縮することができる。
【００２４】また、上記電源パターン部、および、接地
パターン部により信号配線をシールドして回路の誤動作
を防止することができる。
パターン部により信号配線をシールドして回路の誤動作
を防止することができる。
【００２５】また、上記ブラインドホ−ル導体の断面積
は従来のスル−ホ−ル導体の断面積に比べて格段に小さ
く、さらに、ブラインドホ−ル導体の上に次の配線層の
ブラインドホ−ル導体を重ねて設けるので、各薄膜配線
層に占める層間接続用面積が大幅に減り、これにより例
えば各配線層の配線密度を約３０％以上高めたり、配線
層数を２〜３層分低減することができる。
は従来のスル−ホ−ル導体の断面積に比べて格段に小さ
く、さらに、ブラインドホ−ル導体の上に次の配線層の
ブラインドホ−ル導体を重ねて設けるので、各薄膜配線
層に占める層間接続用面積が大幅に減り、これにより例
えば各配線層の配線密度を約３０％以上高めたり、配線
層数を２〜３層分低減することができる。
【００２６】また、上記各配線層のブラインドホール導
体をめっきにより充填形成することにより、その接続信
頼性を向上することができる。特に、表面実装部品が上
記ブラインドホール導体上に直接搭載できるので表面実
装密度を向上することができる。
体をめっきにより充填形成することにより、その接続信
頼性を向上することができる。特に、表面実装部品が上
記ブラインドホール導体上に直接搭載できるので表面実
装密度を向上することができる。
【図面の簡単な説明】
【図１】本発明のベース基板の電源パターン部と接地パ
ターン部の配列を示す平面図である。
ターン部の配列を示す平面図である。
【図２】本発明のベース基板の模式断面図である。
【図３】本発明の一実施例の薄膜多層配線基板の模式断
面図である。
面図である。
１…ベース基板、２…信号配線、３…絶縁層、６…電源
パターン部、７…接地パターン部、８…ブラインドホー
ル導体、９…ランド、１０…スルーホール、２１，２
２，２３，３１，３２，３３…薄膜配線層。
パターン部、７…接地パターン部、８…ブラインドホー
ル導体、９…ランド、１０…スルーホール、２１，２
２，２３，３１，３２，３３…薄膜配線層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根本 正典 茨城県日立市大みか町七丁目１番１号 株式会社日立製作所 日立研究所内 (56)参考文献 特開 平４−328896（ＪＰ，Ａ) 特開 昭56−138993（ＪＰ，Ａ) 特開 平６−181389（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46
Claims (1)
- 【請求項１】 ベース基板の両面に薄膜配線層が積層さ
れた薄膜多層配線基板において、前記ベース基板の両面に、四角形状の 電源パターン部と
接地パターン部とが交互に複数形成されており、 前記薄膜配線層の最外層面以外の内層面には、所定の個
所に複数の四角形状の電源パターン部と接地パターン部
とが他の配線と併設されており、前記ベース基板に設け
たスルーホール導体部と、前記薄膜配線層に設けたブラ
インドホール導体部とにより、任意の電源パターン部同
志、および、任意の接地パターン部同志がそれぞれ接続
されている ことを特徴とする薄膜多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129859A JP2759039B2 (ja) | 1993-06-01 | 1993-06-01 | 薄膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129859A JP2759039B2 (ja) | 1993-06-01 | 1993-06-01 | 薄膜多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342978A JPH06342978A (ja) | 1994-12-13 |
| JP2759039B2 true JP2759039B2 (ja) | 1998-05-28 |
Family
ID=15020040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5129859A Expired - Fee Related JP2759039B2 (ja) | 1993-06-01 | 1993-06-01 | 薄膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759039B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4916524B2 (ja) * | 1997-12-29 | 2012-04-11 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| US7221034B2 (en) | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138993A (en) * | 1980-04-01 | 1981-10-29 | Nippon Telegraph & Telephone | Method of producing multilayer printed cirucit board |
| JPH04328896A (ja) * | 1991-04-26 | 1992-11-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JPH06181389A (ja) * | 1992-12-11 | 1994-06-28 | Nec Corp | 多層印刷配線板 |
-
1993
- 1993-06-01 JP JP5129859A patent/JP2759039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342978A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865060B1 (ko) | 플렉스 리지드 배선판 | |
| KR101516851B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2739726B2 (ja) | 多層プリント回路板 | |
| US6653572B2 (en) | Multilayer circuit board | |
| JP2759039B2 (ja) | 薄膜多層配線基板 | |
| US20030178388A1 (en) | Inverted micro-vias | |
| JP2778569B2 (ja) | 多層印刷配線板およびその製造方法 | |
| JP3407172B2 (ja) | プリント配線板の製造方法 | |
| JPH07193370A (ja) | フレックスリジッドプリント基板及びその製造方法 | |
| JP4410370B2 (ja) | 多層回路基板 | |
| JP4190632B2 (ja) | プリント配線基板 | |
| JP4705261B2 (ja) | ビルドアップ多層プリント配線板 | |
| JP2002171069A (ja) | 多層配線基板、及びその製造方法 | |
| JP3288290B2 (ja) | 多層プリント配線板 | |
| JP2003046226A (ja) | 配線基板およびその製造方法 | |
| JP3179564B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP3432534B2 (ja) | プリント配線板 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| JP2001189536A (ja) | 配線基板 | |
| JP3283573B2 (ja) | 多層印刷配線板 | |
| JP3296273B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP3535509B2 (ja) | プリント配線板の製造方法 | |
| JPS584999A (ja) | プリント配線板の製造法 | |
| JPH0239113B2 (ja) | Tasohaisenbannoseizohoho |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |