JP2534041B2 - Surface acoustic wave device - Google Patents
Surface acoustic wave deviceInfo
- Publication number
- JP2534041B2 JP2534041B2 JP61204426A JP20442686A JP2534041B2 JP 2534041 B2 JP2534041 B2 JP 2534041B2 JP 61204426 A JP61204426 A JP 61204426A JP 20442686 A JP20442686 A JP 20442686A JP 2534041 B2 JP2534041 B2 JP 2534041B2
- Authority
- JP
- Japan
- Prior art keywords
- surface acoustic
- acoustic wave
- gate
- wave device
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体基板、その上に形成された圧電体
膜、その表面に設けられた一対の弾性表面波トランスデ
ューサおよび該一対の弾性表面波トランスデューサの間
に設けられた金属膜からなるゲートを有する弾性表面波
装置に関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a semiconductor substrate, a piezoelectric film formed thereon, a pair of surface acoustic wave transducers provided on the surface thereof, and the pair of surface acoustic waves. The present invention relates to a surface acoustic wave device having a gate made of a metal film provided between transducers.
B.発明の概要 半導体基板上に圧電体膜を積層し、該圧電体膜上に一
対のトランスデューサを備え、かつその間にゲート電極
を設けた弾性表面波素子において、上記ゲート電極の各
トランスデューサ側の両端にストリップラインが接続さ
れている。B. Outline of the Invention In a surface acoustic wave device in which a piezoelectric film is laminated on a semiconductor substrate, and a pair of transducers is provided on the piezoelectric film, and a gate electrode is provided between them, the transducers of the gate electrode on the transducer side are provided. Strip lines are connected at both ends.
C.従来の技術 従来、弾性表面波を用いたコンボルバには、分離媒質
構造、エラスティック構造、半導体と圧電体を組み合わ
せた層状構造が知られている。C. Conventional Technology Conventionally, as a convolver using surface acoustic waves, a separation medium structure, an elastic structure, and a layered structure in which a semiconductor and a piezoelectric body are combined are known.
分離媒質構造では、例えば半導体であるシリコン(S
i)と圧電体であるニオブ酸リチウム(LiNbO3)を僅か
な空隙を挟さんで結合する必要がある。この構造は半導
体と圧電体の特徴を独立に利用できる長所があるが、空
隙は1000Åのオーダにする必要があるので、組立て上の
問題および再現性の問題により生産性が劣る欠点があ
る。In the separation medium structure, for example, silicon (S
It is necessary to combine i) and the lithium niobate (LiNbO 3 ) which is a piezoelectric material with a slight gap between them. This structure has an advantage that the characteristics of the semiconductor and the piezoelectric body can be used independently, but since the void needs to be on the order of 1000Å, it has a drawback that productivity is poor due to assembly problems and reproducibility problems.
エラスティック構造は、圧電体基板例えばニオブ酸リ
チウム(LiNbO3)基板上に電極パターンを構成すればよ
く、組立て上の問題は無い。しかし、エラスティック構
造は圧電体の弾性的な非線形性を生じさせる手段を工夫
する必要がある。しかし、弾性的非線形性は一般には大
きくないために、コンボルバとしての効率が悪い欠点が
ある。In the elastic structure, the electrode pattern may be formed on a piezoelectric substrate such as a lithium niobate (LiNbO 3 ) substrate, and there is no problem in assembling. However, it is necessary to devise means for producing elastic nonlinearity of the piezoelectric body in the elastic structure. However, since elastic nonlinearity is not generally large, there is a drawback that the efficiency as a convolver is poor.
層状構造は半導体基板例えばシリコン(Si)上に圧電
膜、例えば酸化亜鉛(ZnO)をスパッタリング等の手段
により作成することによって形成される。したがって、
エラスティック構造と同様にモノリシック型のために、
構成が容易である長所をもっている。また、層状構造は
半導体の空乏層容量の非線形性を利用するために、コン
ボルバの効率が大きいという長所をも持っている。The layered structure is formed by forming a piezoelectric film such as zinc oxide (ZnO) on a semiconductor substrate such as silicon (Si) by means such as sputtering. Therefore,
Because of the monolithic type as well as the elastic structure,
It has the advantage of being easy to configure. In addition, the layered structure has an advantage that the efficiency of the convolver is high because the nonlinearity of the depletion layer capacitance of the semiconductor is used.
第9図は層状構造コンボルバの断面図、第10図はその
平面図を示す。図中、1はシリコン等の半導体基板、2
は酸化亜鉛膜等の圧電体膜、3は弾性表面波トランスデ
ューサ、4は出力ゲートを表す。弾性表面波トランスデ
ューサ3および出力ゲート4はアルミニウム等で形成さ
れる。また、出力ゲートは弾性表面波の伝播方向の長さ
がl、直交する方向の幅がbの矩形状である。FIG. 9 is a sectional view of the layered structure convolver, and FIG. 10 is a plan view thereof. In the figure, 1 is a semiconductor substrate made of silicon or the like, 2
Is a piezoelectric film such as a zinc oxide film, 3 is a surface acoustic wave transducer, and 4 is an output gate. The surface acoustic wave transducer 3 and the output gate 4 are made of aluminum or the like. The output gate has a rectangular shape having a length of 1 in the propagation direction of the surface acoustic wave and a width of b in the orthogonal direction.
コンボルバの性能指数であるプロセスゲインを大きく
するためには、帯域幅B(Hz)と出力ゲート4の遅延時
間T(秒)(T=l/v,vは弾性表面波の速度)の積であ
るB・T積を大きくする必要がある。In order to increase the process gain, which is the figure of merit of the convolver, the product of the bandwidth B (Hz) and the delay time T (seconds) of the output gate 4 (T = l / v, v is the velocity of the surface acoustic wave). It is necessary to increase a certain B · T product.
弾性表面波コンボルバを例えば広帯域通信(Spread S
pectrum Communication)等に応用する場合には、帯域
幅Bは拡散したスペクトラムを生成するPNコードのクロ
ック周波数に対応する。帯域幅Bを大きくすることはト
ランスデューサ3の設計により可能ではあるが、PNコー
ド用のクロック周波数にはロジック回路から生じる周波
数制限がある。したがって、B・T積を大きくするため
には、帯域幅Bのみでなく、遅延時間Tを大きくするこ
と、すなわち、ゲート長lを大きくすることが必要であ
る。A surface acoustic wave convolver is used, for example, for broadband communication (Spread S
When applied to pectrum communication, etc., the bandwidth B corresponds to the clock frequency of the PN code that produces the spread spectrum. Although it is possible to increase the bandwidth B by designing the transducer 3, the clock frequency for the PN code has a frequency limitation caused by the logic circuit. Therefore, in order to increase the B · T product, it is necessary to increase not only the bandwidth B but also the delay time T, that is, the gate length l.
第11図に示すように弾性表面波トランスデューサ7,8
の端子5,6にそれぞれg1(t)ejωt,g2(t)e
jωtの入力信号が印加されたときに、コンボルバ出力
ゲート10の端子9からは次式で表されるコンボリューシ
ョン信号h(t)が得られる。なお、座標には第1図の
ゲートの左端を原点にとり、ゲート長をlとする。As shown in Fig. 11, surface acoustic wave transducers 7, 8
At terminals 5 and 6 of g 1 (t) e jωt and g 2 (t) e, respectively.
When the input signal of jωt is applied, the convolution signal h (t) represented by the following equation is obtained from the terminal 9 of the convolver output gate 10. It should be noted that for the coordinates, the left end of the gate in FIG. 1 is taken as the origin, and the gate length is l.
式(1)からわかるように、、コンボリューション出
力信号はゲート10の任意の位置xで発生するコンボリュ
ーション信号をゲート長lについて積分した形である。
したがってゲート10上の各部における出力信号の振幅お
よび位相を成可く均一にする必要があり、これをゲート
内分布の均一性と名付ける。 As can be seen from the equation (1), the convolution output signal has a form in which the convolution signal generated at an arbitrary position x of the gate 10 is integrated with respect to the gate length 1.
Therefore, it is necessary to make the amplitude and the phase of the output signal in each part on the gate 10 as uniform as possible, and this is called the uniformity of the distribution in the gate.
ゲート長lを大きくするとゲート内分布の均一性が乱
される。第11図のゲート10の構造からわかるように、ゲ
ートは細長い形状(1≫b)をしているので、分布定数
を持ったストリップラインと考えられる。したがって第
11図のゲート10は信号源を沢山持った分布定数線路とみ
なせ、両端(x=0,1)が開放条件となっているので、
この位置で出力コンボリューション電気信号は反射され
る。したがって、ゲート10上に定在波が立つために、ゲ
ート内分布は大きく劣化する。このゲート内分布を改善
するために、第12図に示すように、ゲート10の両端11,1
2をインダクタンスL(13,14)で終端した構造が提案さ
れている。ここで、インダクタンスLの値は、ゲート10
をストリップラインと考えた時の特性インピーダンスZg
と次式の関係を持つ。When the gate length 1 is increased, the uniformity of the distribution within the gate is disturbed. As can be seen from the structure of the gate 10 in FIG. 11, since the gate has an elongated shape (1 >> b), it can be considered as a stripline having a distributed constant. Therefore the first
The gate 10 in Fig. 11 can be regarded as a distributed constant line with many signal sources, and both ends (x = 0, 1) are open, so
At this position the output convolutional electrical signal is reflected. Therefore, the standing wave is generated on the gate 10, so that the distribution in the gate is greatly deteriorated. In order to improve this distribution in the gate, as shown in FIG. 12, both ends 11 and 1 of the gate 10 are
A structure in which 2 is terminated with an inductance L (13,14) has been proposed. Here, the value of the inductance L is the gate 10
Is the stripline characteristic impedance Z g
And has the relationship of
Zg=ωL ……(2) ここで、ωは出力信号角周波数である。Z g = ωL (2) where ω is the output signal angular frequency.
エラスティック構造においては、第11図のようにゲー
ト端をインダクタンスLで終端すれば、ゲート内分布は
改善できる。一方、層状構造のばあいには、第13図に示
すように、一般にはコンボルバの動作点を最適にするた
めにバイアス電圧が必要になる。第13図において、15は
バイアス用電源、16はバイアス用抵抗である。第13図に
示す構成では、ゲート10は端部11,12においてインダク
タンスL(13,14)により終端されているので、バイア
ス電圧はインダクタンスにより短絡されてしまい、バイ
アス電圧をゲートに印加できなくなり、コンボルバの動
作点を最適にすることができない。これを解決するため
には、インダクタンスで終端するのではなくて、抵抗R
で終端すればよい。しかし抵抗終端では、この部分にお
いてコンボリューション出力信号のエネルギが消費され
るので、効率が劣化する欠点がある。In the elastic structure, the distribution in the gate can be improved by terminating the gate end with the inductance L as shown in FIG. On the other hand, in the case of the layered structure, as shown in FIG. 13, a bias voltage is generally required to optimize the operating point of the convolver. In FIG. 13, reference numeral 15 is a bias power source, and 16 is a bias resistor. In the configuration shown in FIG. 13, since the gate 10 is terminated by the inductance L (13, 14) at the end portions 11, 12, the bias voltage is short-circuited by the inductance, and the bias voltage cannot be applied to the gate. The operating point of the convolver cannot be optimized. To solve this, instead of terminating with an inductance,
You can end it with. However, in the resistance termination, since the energy of the convolution output signal is consumed in this portion, there is a drawback that the efficiency is deteriorated.
D.発明が解決しようとする問題点 本発明は上記欠点を克服するためになされたものであ
って、本発明の目的は、層状構造弾性表面波コンボルバ
において高効率を保ち、ゲート内分布を改善することが
できる素子構造を提供することである。D. Problems to be Solved by the Invention The present invention has been made in order to overcome the above-mentioned drawbacks, and an object of the present invention is to maintain high efficiency in a layered structure surface acoustic wave convolver and improve distribution in the gate. It is to provide a device structure capable of
E.問題点を解決するための手段 上記目的を達成するために、本発明による冒頭に述べ
た種類の弾性表面波装置は、ゲートの両端に接続された
ストリップラインを有し、かつゲート端からストリップ
ライン側を見たインピーダンスがインダクティブであ
り、上記ストリップラインの終端は開放されていること
を要旨とする。E. Means for Solving the Problems To achieve the above object, a surface acoustic wave device of the type mentioned at the outset according to the invention has a stripline connected to both ends of the gate and from the gate end. The gist is that the impedance seen from the strip line side is inductive, and the end of the strip line is open.
本発明の有利な実施の態様においては、ストリップラ
インの長さをa、ストリップライン上の電気信号に対す
る波長をλとするとき、 であり、ゲートの特性インダクタンスをZg、ストリップ
ラインの特性インピーダンスをZo、ストリップラインの
長さをaとするとき、 ここで、βは位相定数であり、λをストリップライン上
の電気信号に対する波長として である。In an advantageous embodiment of the invention, where the stripline length is a and the wavelength for electrical signals on the stripline is λ, And the characteristic inductance of the gate is Z g , the characteristic impedance of the strip line is Z o , and the length of the strip line is a, Where β is the phase constant and λ is the wavelength for the electrical signal on the stripline. Is.
さらに、ゲート電極にはバイアス電圧が印加される。
上記半導体基板は、有利には、シリコンであり、上記圧
電体膜は酸化亜鉛である。また、上記半導体基板と上記
圧電体膜の間にシリコン酸化膜を有することができる。
上記ストリップラインは、弾性表面波素子上に構成され
ることも、別の基板上に構成されることも、また、上記
半導体基板と上記圧電体膜の間にシリコン酸化膜を有す
るときは、上記シリコン酸化膜上に形成されこともでき
る。上記ストリップラインは、弾性表面波の伝播方向に
平行にも垂直にも構成されることができる。弾性表面波
としては、セザワ波を用いるのが有利である。Further, a bias voltage is applied to the gate electrode.
The semiconductor substrate is advantageously silicon and the piezoelectric film is zinc oxide. A silicon oxide film may be provided between the semiconductor substrate and the piezoelectric film.
The strip line may be formed on the surface acoustic wave device or on another substrate, and when a silicon oxide film is provided between the semiconductor substrate and the piezoelectric film, It can also be formed on the silicon oxide film. The strip line may be parallel or perpendicular to the surface acoustic wave propagation direction. It is advantageous to use a Sezawa wave as the surface acoustic wave.
F.作用 第3図はゲート端に接続された特性インピーダンスZo
を持った長さaのストリップラインを模式的に示す。た
だし、第3図においては、ストリップラインは負荷イン
ピーダンスZLで終端されている。F. Action Fig. 3 shows the characteristic impedance Z o connected to the gate end
5 schematically shows a strip line having a length of a. However, in FIG. 3, the stripline is terminated with a load impedance Z L.
ゲート端から見たインピーダンスZinは次式で表され
る。The impedance Z in seen from the gate end is expressed by the following equation.
ここで、βは位相定数、λはストリップライン上での出
力電気信号の波長であり、次式が成り立つ。 Here, β is the phase constant, λ is the wavelength of the output electric signal on the strip line, and the following equation holds.
ストリップラインの終端は開放であるから、式(3)
においてZL→∞とすればよい。この時のZinは である、式(5)のZin(open)がインダクティブにな
るためには、 −tanβa>0 ……(6) すなわち、 でなければならない。 Since the end of the strip line is open, equation (3)
At Z L → ∞. Z in at this time is In order for Z in (open) in equation (5) to be inductive, −tan βa> 0 (6) Must.
ゲートの特性インダクタンスをZgとすれば、 とおいて、式(7)および(8)を満足する長さaのス
トリップラインにより、式(2)と同等な効果を得るこ
とができる。If the characteristic inductance of the gate is Z g , In other words, with the strip line having the length a that satisfies the expressions (7) and (8), the same effect as the expression (2) can be obtained.
G.実施例 以下に、図面を参照しながら、実施例を用いて本発明
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。G. Examples Hereinafter, the present invention will be described in more detail with reference to the drawings with reference to the Examples, but these are merely examples, and various modifications and improvements can be made without departing from the scope of the present invention. Of course it is possible.
第1図および第2図は本発明による弾性表面波装置の
それぞれ上面図および断面図を示し、図中、7および8
は弾性表面波トランスデューサ、9は出力端子、10は出
力ゲート、11,12はゲート端、15はバイアス用電源、16
はバイアス抵抗、17および18はストリップライン、19は
圧電体膜、20は半導体基板を表す。1 and 2 are a top view and a cross-sectional view, respectively, of a surface acoustic wave device according to the present invention, in which 7 and 8 are shown.
Is a surface acoustic wave transducer, 9 is an output terminal, 10 is an output gate, 11 and 12 are gate ends, 15 is a bias power supply, 16
Is a bias resistor, 17 and 18 are strip lines, 19 is a piezoelectric film, and 20 is a semiconductor substrate.
シリコン(Si)等の半導体基板20上に圧電体である酸
化亜鉛(ZnO)、窒化アルミニウム(AlN)等の膜19を形
成する。その上にアルミニウム(Al)等の金属から成る
弾性表面波トランスデューサ7,8、出力ゲート10、およ
び出力ゲート端11,12から引き出されたストリップライ
ン17,18を形成する。A film 19 made of piezoelectric material such as zinc oxide (ZnO) and aluminum nitride (AlN) is formed on a semiconductor substrate 20 such as silicon (Si). Surface acoustic wave transducers 7 and 8 made of a metal such as aluminum (Al), an output gate 10, and strip lines 17 and 18 drawn from the output gate ends 11 and 12 are formed thereon.
出力ゲート10はゲート中央から引き出された出力端子
9と、バイアス抵抗16を介してコンボルバの動作点を最
適にするためのバイアス用電源15に接続されている。The output gate 10 is connected to an output terminal 9 drawn out from the center of the gate and a bias power supply 15 for optimizing the operating point of the convolver via a bias resistor 16.
弾性表面波トランスデューサ7,8に入力電気信号を印
加すると、電気信号は弾性表面波に変換されておのおの
中央のゲート10に向かって伝播する。これらの互いに逆
向きに伝播してきた弾性表面波は、ゲート電極10直下の
半導体の空乏層容量の非線形性を介して、式(1)のコ
ンボリューション出力信号h(t)を発生し、それが出
力端子9に取り出される。When an input electric signal is applied to the surface acoustic wave transducers 7 and 8, the electric signal is converted into a surface acoustic wave and propagates toward the gate 10 in the center. These surface acoustic waves propagating in opposite directions generate the convolution output signal h (t) of the equation (1) via the non-linearity of the depletion layer capacitance of the semiconductor immediately below the gate electrode 10, It is taken out to the output terminal 9.
ここでコンボルバのゲート10上におけるゲート内分布
を均一にするためにゲート端11,12にストリップライン1
7,18を形成する。このストリップライン17,18の終端19,
20を開放にし、この状態においてゲート端11,12からス
トリップライン側を見たインピーダンスがインダクティ
ブになるようにストリップラインの長さおよび幅を作用
の欄で述べた条件を満足するように決定する。Here, in order to make the distribution within the gate on the gate 10 of the convolver uniform, the strip lines 1
Form 7,18. The end of this stripline 17,18 19,
20 is opened, and in this state, the length and width of the strip line are determined so that the impedance seen from the gate ends 11 and 12 on the strip line side is inductive so as to satisfy the conditions described in the section of action.
式(7)または式(7)および(8)を満足するスト
リップラインを第1図のゲート端11,12に構成すれば、
直流的には開放のためにバイアス電圧をゲート電極10に
印加することができ、最適バイアスで動作が可能であ
る。また、高周波的にはゲート端はインダクタンス終端
されているので、ゲート内分布は改善される。If a strip line satisfying the equation (7) or the equations (7) and (8) is formed at the gate ends 11 and 12 in FIG.
A bias voltage can be applied to the gate electrode 10 in order to open it in terms of direct current, and operation can be performed with an optimum bias. Further, since the gate end is terminated with an inductance at high frequencies, the distribution in the gate is improved.
第4図は、ゲート長lが20mmのコンボルバに対する計
算結果を示す。第4図の実線は式(7)および(8)を
満足するストリップラインをゲート端に構成した、本発
明による振幅のゲート内分布を示し、点線はストリップ
ラインが無い従来構造に対する特性を示す。また、位相
のゲート内分布は両者ともに均一である。このように本
発明の素子構造は従来の構造と比較して大きくゲート内
分布を改善できることがわかる。Figure 4 shows the calculation results for a convolver with a gate length l of 20 mm. The solid line in FIG. 4 shows the intra-gate distribution of the amplitude according to the present invention in which a strip line satisfying the formulas (7) and (8) is formed at the gate end, and the dotted line shows the characteristic for the conventional structure without the strip line. The distribution of the phase in the gate is uniform in both cases. As described above, it is understood that the device structure of the present invention can greatly improve the distribution in the gate as compared with the conventional structure.
以上は、第2図に示すように半導体基板20上に圧電体
膜19を形成した層状構造に対して有効であり、特に半導
体としてシリコン(Si)、圧電体として酸化亜鉛(Zn
O)で形成したZnO/Si構造では、電気−機械結合係数が
大きいので、帯域幅を広くでき、またコンボルバの効率
も大きくなる。The above is effective for the layered structure in which the piezoelectric film 19 is formed on the semiconductor substrate 20 as shown in FIG. 2. Particularly, silicon (Si) is used as a semiconductor and zinc oxide (Zn is used as a piezoelectric body).
The ZnO / Si structure formed by O) has a large electro-mechanical coupling coefficient, so that the bandwidth can be widened and the efficiency of the convolver can be increased.
電気−機械結合係数に関してはシリコンのカット面お
よびまた、ストリップライン17,18は弾性表面波トラン
スデューサ7,8、ゲート電極10と同一工程で作製するこ
とも可能であり、工程を増さず、また外部の付加回路も
不要である。弾性表面波の伝播方向に依存するが、特に
Si(100)面の[100]方向伝播(以下本明細書において
はSi(100)[100]と略記する。)、Si(100)[11
0]、Si(110)[100]が有効である。またレーリー波
の高次モードであるセザワ波に対しては、さらに電気−
機械結合係数が大きいので大きな利点を持った構造であ
る(日本音響学会講演論文集浅井他、昭和57年10月、第
591頁から第592頁まで)。Regarding the electro-mechanical coupling coefficient, the cut surface of silicon and the strip lines 17 and 18 can be manufactured in the same process as the surface acoustic wave transducers 7 and 8 and the gate electrode 10 without increasing the number of processes, and No external additional circuit is required. Depending on the propagation direction of the surface acoustic wave,
Propagation in the [100] direction on the Si (100) plane (hereinafter abbreviated as Si (100) [100] in the present specification), Si (100) [11
0] and Si (110) [100] are effective. For the Sezawa wave, which is the higher mode of the Rayleigh wave,
This structure has a great advantage because of its large mechanical coupling coefficient. (Acoustic Society of Acoustics, Asai et al., October 1982, No. 1)
591 to 592).
なお、第1図においては、動作点を最適にする目的で
バイアス用電源15とバイアス用抵抗16を設けたが、ゼロ
バイアスで最適な動作点を持つ素子に対しては、それら
を省くことができることは勿論である。In FIG. 1, the bias power supply 15 and the bias resistor 16 are provided for the purpose of optimizing the operating point. However, those elements may be omitted for an element having an optimum operating point at zero bias. Of course you can.
第1図においては、ストリップライン17,18は弾性表
面波素子上でゲート電極10に直接接続してあるが、第5
図に示すように、弾性表面波装置27の外のストリップラ
イン用基板28上にストリップライン25,26を形成しても
よい。図中、21はゲート10の両端11,12と外部引出し端
子22を接続するためのボンディングワイヤであり、23,2
4は外部引出し端子22とストリップライン25,26の接続点
である。このようにすることにより弾性表面波装置27と
ゲート端の負荷条件を決めるストリップライン25,26を
独立に設計できるので、ストリップライン用基板28を選
択できる自由度が増す長所がある。第6図に示すよう
に、半導体であるシリコン(Si)20と圧電体である酸化
亜鉛(ZnO)19の間に絶縁膜であるシリコン酸化膜SiO22
9を形成し、シリコン表面の保護膜またはZnO/Si構造の
温度特性を向上させるために用いてもよい。In FIG. 1, the strip lines 17 and 18 are directly connected to the gate electrode 10 on the surface acoustic wave element.
As shown in the figure, the striplines 25 and 26 may be formed on the stripline substrate 28 outside the surface acoustic wave device 27. In the figure, 21 is a bonding wire for connecting both ends 11 and 12 of the gate 10 and the external lead terminal 22, and 23 and 2
Reference numeral 4 is a connection point between the external lead terminal 22 and the strip lines 25 and 26. By doing so, the surface acoustic wave device 27 and the strip lines 25 and 26 that determine the load conditions at the gate end can be designed independently, which has the advantage of increasing the degree of freedom in selecting the strip line substrate 28. As shown in FIG. 6, a silicon oxide film SiO 2 2 which is an insulating film is formed between silicon (Si) 20 which is a semiconductor and zinc oxide (ZnO) 19 which is a piezoelectric substance.
9 may be used to improve the temperature characteristics of the protective film on the silicon surface or the ZnO / Si structure.
さらに、第1図においてはストリップライン17,18を
弾性表面波の伝播方向と垂直方向に作製されているが、
第7図に示すように伝播方向と平行にストリップライン
を構成することにより全体の素子寸法が小さくすること
ができる。Further, in FIG. 1, the strip lines 17 and 18 are formed in a direction perpendicular to the propagation direction of the surface acoustic wave.
As shown in FIG. 7, by forming a strip line in parallel with the propagation direction, the overall element size can be reduced.
また、第6図の構造において、ストリップラインは圧
電体膜19上に弾性表面波トランスデューサ7,8、ゲート1
0と同一平面上に形成されているが、第8図に示す装置
では、ストリップライン17,18がシリコン酸化膜29上に
あるので、分布容量が大きくなる。したがって、ストリ
ップラインの特性インピーダンスZ0を規定した場合に
は、ストリップ幅を小さくすることができるので、素子
寸法がさらに小さくできる。Further, in the structure shown in FIG. 6, the strip line is a surface acoustic wave transducer 7, 8 and a gate 1 on the piezoelectric film 19.
Although it is formed on the same plane as 0, in the device shown in FIG. 8, since the strip lines 17 and 18 are on the silicon oxide film 29, the distributed capacitance becomes large. Therefore, when the characteristic impedance Z 0 of the strip line is defined, the strip width can be reduced, and the element size can be further reduced.
H.発明の効果 以上説明した通り、本発明によれば、層状構造のモノ
リシック弾性表面波コンボルバにおいてコンボルバ効率
が高く、また電気−機械結合係数が大きいので広帯域化
が可能である。また、ゲート端を終端することでゲート
長を長くしてもゲート内分布が改善できるので、B・T
積が大きくとれ、したがって、高性能な弾性表面波コン
ボルバを得ることができるという利点も得られる。H. Effects of the Invention As described above, according to the present invention, a monolithic surface acoustic wave convolver having a layered structure has a high convolver efficiency and a large electromechanical coupling coefficient, so that a wide band can be achieved. Further, by terminating the gate end, the distribution in the gate can be improved even if the gate length is increased.
The product is large, and therefore, there is an advantage that a high-performance surface acoustic wave convolver can be obtained.
第1図および第2図は本発明による弾性表面波装置のそ
れぞれ上面図および断面図、第3図はゲート端に接続さ
れた特性インピーダンスZ0を持った長さaのストリップ
ラインの模式図、第4図は振幅のゲート内分布の計算結
果を表すグラフ、第5図は本発明の他の一つの実施の態
様による弾性表面波コンボルバの上面図、第6図は本発
明の他の一つの実施の態様による弾性表面波コンボルバ
の上面図、第7図は本発明のさらに他の一つの実施の態
様による弾性表面波コンボルバの上面図、第8図は本発
明の他の一つの実施の態様による弾性表面波コンボルバ
の斜視図、第9図および第10図は一般の弾性表面波コン
ボルバのそれぞれ断面図および上面図、第11図は弾性表
面波コンボルバの動作を説明するための模式図、第12図
および第13図は従来の弾性表面波コンボルバの構成を示
す模式図である。 7,8……弾性表面波トランスデューサ、10……出力ゲー
ト、9……出力端子、15……バイアス用電源、16……バ
イアス抵抗、17,18……ストリップライン、19……圧電
体膜、20……半導体基板。1 and 2 are a top view and a sectional view, respectively, of a surface acoustic wave device according to the present invention, and FIG. 3 is a schematic view of a strip line of length a having a characteristic impedance Z 0 connected to a gate end, FIG. 4 is a graph showing the calculation result of the in-gate distribution of amplitude, FIG. 5 is a top view of a surface acoustic wave convolver according to another embodiment of the present invention, and FIG. 6 is another view of the present invention. FIG. 7 is a top view of a surface acoustic wave convolver according to an embodiment, FIG. 7 is a top view of a surface acoustic wave convolver according to yet another embodiment of the present invention, and FIG. 8 is another embodiment of the present invention. FIG. 9 is a perspective view of a surface acoustic wave convolver according to FIG. 9, FIG. 9 is a sectional view of a general surface acoustic wave convolver, and FIG. 11 is a schematic view for explaining the operation of the surface acoustic wave convolver. Figures 12 and 13 are conventional It is a schematic diagram showing the configuration of a surface acoustic wave convolver. 7,8 ... Surface acoustic wave transducer, 10 ... Output gate, 9 ... Output terminal, 15 ... Bias power supply, 16 ... Bias resistor, 17,18 ... Strip line, 19 ... Piezoelectric film, 20 …… Semiconductor substrate.
Claims (11)
圧電体膜、その表面に設けられた一対の弾性表面波トラ
ンスデューサおよび該一対の弾性表面波トランスデュー
サの間に設けられた金属膜からなるゲートを有する弾性
表面波素子、および (b) 上記ゲートの両端に接続されたストリップライ
ン、を含み、ゲート端からストリップライン側を見たイ
ンピーダンスがインダクティブであり、上記ストリップ
ラインの終端は開放されていることを特徴とする弾性表
面波装置。1. A semiconductor substrate, a piezoelectric film formed on the semiconductor substrate, a pair of surface acoustic wave transducers provided on the surface of the semiconductor substrate, and a metal film provided between the pair of surface acoustic wave transducers. A surface acoustic wave element having a gate, and (b) a strip line connected to both ends of the gate, the impedance seen from the gate end to the strip line side is inductive, and the end of the strip line is open. A surface acoustic wave device characterized in that
ライン上の電気信号に対する波長をλとするとき、 であることを特徴とする、特許請求の範囲第1項記載の
弾性表面波装置。2. When the length of the strip line is a and the wavelength for an electric signal on the strip line is λ, The surface acoustic wave device according to claim 1, wherein
ップラインの特性インピーダンスをZo、ストリップライ
ンの長さをaとするとき、 ここで、βは位相定数であり、λをストリップライン上
の電気信号に対する波長として であることを特徴とする、特許請求の範囲第1項または
第2項に記載の弾性表面波装置。3. When the characteristic impedance of the gate is Zg, the characteristic impedance of the stripline is Zo, and the length of the stripline is a, Where β is the phase constant and λ is the wavelength for the electrical signal on the stripline. The surface acoustic wave device according to claim 1 or 2, wherein
とを特徴とする、特許請求の範囲第1項から第3項まで
のいずれか一つに記載の弾性表面波装置。4. A surface acoustic wave device according to any one of claims 1 to 3, wherein a bias voltage is applied to the gate electrode.
電体膜は酸化亜鉛であることを特徴とする、特許請求の
範囲第1項から第4項までのいずれか一つに記載の弾性
表面波装置。5. The elastic surface according to any one of claims 1 to 4, wherein the semiconductor substrate is silicon and the piezoelectric film is zinc oxide. Wave device.
コン酸化膜を有することを特徴とする、特許請求の範囲
第5項記載の弾性表面波装置。6. The surface acoustic wave device according to claim 5, further comprising a silicon oxide film between the semiconductor substrate and the piezoelectric film.
に構成されていることを特徴とする、特許請求の範囲第
1項から第6項までのいずれか一つに記載の弾性表面波
装置。7. The surface acoustic wave device according to claim 1, wherein the strip line is formed on a surface acoustic wave element.
方向に平行に構成されていることを特徴とする、特許請
求の範囲第1項から第7項までのいずれか一つに記載の
弾性表面波装置。8. The elastic surface according to any one of claims 1 to 7, characterized in that the stripline is formed parallel to the propagation direction of the surface acoustic wave. Wave device.
外部にあり、ゲート端部と接続されていることを特徴と
する、特許請求の範囲第1項から第6項までのいずれか
一つに記載の弾性表面波装置。9. The strip line is outside the surface acoustic wave device and is connected to a gate end portion, according to any one of claims 1 to 6. The surface acoustic wave device described.
形成されており、ゲートの両端と接続されていることを
特徴とする、特許請求の範囲第1項から第8項までのい
ずれか一つに記載の弾性表面波装置。10. A strip line is formed on a silicon oxide film and is connected to both ends of a gate, according to any one of claims 1 to 8. The surface acoustic wave device described.
を特徴とする、特許請求の範囲第1項から第10項までの
いずれか一つに記載の弾性表面波装置。11. The surface acoustic wave device according to claim 1, wherein a Sezawa wave is used as the surface acoustic wave.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204426A JP2534041B2 (en) | 1986-08-29 | 1986-08-29 | Surface acoustic wave device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204426A JP2534041B2 (en) | 1986-08-29 | 1986-08-29 | Surface acoustic wave device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358979A JPS6358979A (en) | 1988-03-14 |
| JP2534041B2 true JP2534041B2 (en) | 1996-09-11 |
Family
ID=16490342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204426A Expired - Lifetime JP2534041B2 (en) | 1986-08-29 | 1986-08-29 | Surface acoustic wave device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534041B2 (en) |
-
1986
- 1986-08-29 JP JP61204426A patent/JP2534041B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358979A (en) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4081769A (en) | Acoustic surface wave resonator with suppressed direct coupled response | |
| US4567393A (en) | Surface acoustic wave device having AlN and ZnO layers on a Si substrate | |
| US10536132B2 (en) | Elastic wave element, filter element, and communication device | |
| JPS6135716B2 (en) | ||
| JPH0213488B2 (en) | ||
| US4365216A (en) | Surface-acoustic-wave device | |
| JPH0353802B2 (en) | ||
| US4521711A (en) | Unidirectional transducer for a surface-acoustic-wave device and a method of making same | |
| JP2534041B2 (en) | Surface acoustic wave device | |
| US4900969A (en) | Surface acoustic wave convolver | |
| US4531107A (en) | Acoustic surface wave device | |
| US4602183A (en) | Surface acoustic wave device with a 3-phase unidirectional transducer | |
| JPS6224964B2 (en) | ||
| CN113474996B (en) | Filters and Multifilters | |
| JP3194784B2 (en) | Surface acoustic wave device | |
| US6670739B2 (en) | Surface acoustic wave apparatus | |
| JPH0311686B2 (en) | ||
| JP2562321B2 (en) | Surface acoustic wave device | |
| JPH11205071A (en) | Surface acoustic wave device | |
| JP3189397B2 (en) | Surface acoustic wave device | |
| JPH056805B2 (en) | ||
| JPH0281511A (en) | Surface acoustic wave multimode filter | |
| JP2005354430A (en) | Surface acoustic wave transducer and surface acoustic wave device using the same | |
| JPH05291873A (en) | Surface acoustic wave excitation device | |
| CN120433743A (en) | Surface acoustic wave temperature compensation resonator and preparation method, filter, and electronic equipment |