JP2521183Y2 - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JP2521183Y2 JP2521183Y2 JP1987148529U JP14852987U JP2521183Y2 JP 2521183 Y2 JP2521183 Y2 JP 2521183Y2 JP 1987148529 U JP1987148529 U JP 1987148529U JP 14852987 U JP14852987 U JP 14852987U JP 2521183 Y2 JP2521183 Y2 JP 2521183Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- data
- digital signal
- block
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/40—Circuit details for pick-up tubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
- H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、映像信号等のブランキング区間を有するデ
ィジタル信号の信号処理を行うディジタル信号処理回路
に関する。
ィジタル信号の信号処理を行うディジタル信号処理回路
に関する。
〔考案の概要〕 本考案は、映像信号等のブランキング区間を有するデ
ィジタル信号の信号処理を行うディジタル信号処理回路
に関し、入力ディジタル信号のブランキング区間に付加
した動作制御データで複数の信号処理ブロックの信号処
理を制御するようにしたことによって、回路構成を簡素
化でき且つ複雑な信号処理を行うことができるようにし
たものである。
ィジタル信号の信号処理を行うディジタル信号処理回路
に関し、入力ディジタル信号のブランキング区間に付加
した動作制御データで複数の信号処理ブロックの信号処
理を制御するようにしたことによって、回路構成を簡素
化でき且つ複雑な信号処理を行うことができるようにし
たものである。
一般に、ビデオカメラ等の撮像機器では、撮像素子等
の表面に結像した光学像を電気的な映像信号に変換し
て、その映像信号に白バランス調整やガンマ補正等のさ
まざまな信号処理を施してNTSC方式等の標準カラーテレ
ビジョン信号を生成している。また、上記NTSC方式等の
標準カラーテレビジョン信号は、映像情報の信号区間、
すなわち映像信号区間の間に映像として再生されない走
査線の帰線区間、すなわちブランキング区間が設けられ
ている。
の表面に結像した光学像を電気的な映像信号に変換し
て、その映像信号に白バランス調整やガンマ補正等のさ
まざまな信号処理を施してNTSC方式等の標準カラーテレ
ビジョン信号を生成している。また、上記NTSC方式等の
標準カラーテレビジョン信号は、映像情報の信号区間、
すなわち映像信号区間の間に映像として再生されない走
査線の帰線区間、すなわちブランキング区間が設けられ
ている。
近年、ディジタル信号処理技術の発達に伴い、映像信
号の信号処理においてもディジタル信号処理回路が用い
られつつある。例えば、このディジタル信号処理回路
は、第３図に示すように、入力ディジタル信号（Din）
が供給されているデータ入力端子101と、入力ディジタ
ル信号（Din）に白バランス調整やガンマ補正等の所定
の信号処理を施す各信号処理ブロック102,103,104と、
データ出力端子105とが直列に接続されて成り、上記各
信号処理ブロック102,103,104の信号処理を制御する制
御回路ブロック106が上記各信号処理ブロック102,103,1
04に制御信号線107,108,109を介してそれぞれ接続され
ている。
号の信号処理においてもディジタル信号処理回路が用い
られつつある。例えば、このディジタル信号処理回路
は、第３図に示すように、入力ディジタル信号（Din）
が供給されているデータ入力端子101と、入力ディジタ
ル信号（Din）に白バランス調整やガンマ補正等の所定
の信号処理を施す各信号処理ブロック102,103,104と、
データ出力端子105とが直列に接続されて成り、上記各
信号処理ブロック102,103,104の信号処理を制御する制
御回路ブロック106が上記各信号処理ブロック102,103,1
04に制御信号線107,108,109を介してそれぞれ接続され
ている。
そして、上記ディジタル信号処理回路では、上記各信
号処理ブロック102,103,104がそれぞれIC等にて形成さ
れており、その動作制御が上記各制御信号線107,108,10
9を介して上記制御ブロック106から直接行われることに
よって、上記データ入力端子101から入力する入力ディ
ジタル信号（Din）に上記各信号処理ブロック102,103,1
04で所定の信号処理を施して出力ディジタル信号（Dou
t）を生成して上記データ出力端子105から出力するよう
にしている。
号処理ブロック102,103,104がそれぞれIC等にて形成さ
れており、その動作制御が上記各制御信号線107,108,10
9を介して上記制御ブロック106から直接行われることに
よって、上記データ入力端子101から入力する入力ディ
ジタル信号（Din）に上記各信号処理ブロック102,103,1
04で所定の信号処理を施して出力ディジタル信号（Dou
t）を生成して上記データ出力端子105から出力するよう
にしている。
ところで、映像信号のディジタル信号処理回路におい
て、前述のIC等にて形成されているそれぞれの信号処理
ブロック102,103,104に接続される信号線は、上記撮像
信号のＲ（赤）,G（緑）,B（青）の各色成分の入出力デ
ータ用の信号線と上記制御信号線107,108,109に加えて
電源やクロック用の信号線など100本以上にもなる。
て、前述のIC等にて形成されているそれぞれの信号処理
ブロック102,103,104に接続される信号線は、上記撮像
信号のＲ（赤）,G（緑）,B（青）の各色成分の入出力デ
ータ用の信号線と上記制御信号線107,108,109に加えて
電源やクロック用の信号線など100本以上にもなる。
しかし、このような大規模の信号処理ブロックICを複
数個集積して形成されるディジタル信号処理回路は、信
号線が多大なものになり回路構成が非常に複雑になって
しまうという問題点があった。
数個集積して形成されるディジタル信号処理回路は、信
号線が多大なものになり回路構成が非常に複雑になって
しまうという問題点があった。
さらに、入力ディジタル信号（Din）に一層複雑な信
号処理を施すことのできるディジタル信号処理回路が求
められており、このための動作制御等の多大なデータの
入出力が可能な信号処理ブロックが必要とされている。
そこで、信号処理ブロックの信号線数を増やさずに多大
なデータを入出力する方法として、例えば、データのシ
リアル伝送等が考えられているが、映像信号の信号処理
に時間誤差を生じたり、データ送受のためのハードウエ
アが必要になるなどの問題点があり十分な解決方法とは
いえなかった。
号処理を施すことのできるディジタル信号処理回路が求
められており、このための動作制御等の多大なデータの
入出力が可能な信号処理ブロックが必要とされている。
そこで、信号処理ブロックの信号線数を増やさずに多大
なデータを入出力する方法として、例えば、データのシ
リアル伝送等が考えられているが、映像信号の信号処理
に時間誤差を生じたり、データ送受のためのハードウエ
アが必要になるなどの問題点があり十分な解決方法とは
いえなかった。
そこで、本考案は、上述の如き従来の問題点に鑑みて
なされたものであり、回路構成を簡素化でき且つ複雑な
信号処理を行うことができる新規な構成のディジタル信
号処理回路を提供することを目的とする。
なされたものであり、回路構成を簡素化でき且つ複雑な
信号処理を行うことができる新規な構成のディジタル信
号処理回路を提供することを目的とする。
本考案に係るディジタル信号処理回路は、上述の問題
点を解決するために、入力ディジタル信号に付加されて
いる動作制御データをそれぞれブランキング区間中に読
み取って、上記動作制御データに応じた所定の信号処理
を上記入力ディジタル信号に施す縦続接続された複数個
の信号処理ブロックと、上記複数個の信号処理ブロック
のうちの何れかの信号処理ブロックを指定するための指
定データと該指定データによって指定された信号処理ブ
ロックの動作を指示する動作指示データとを有する動作
制御データを発生するとともに、上記縦続接続された複
数個の信号処理ブロックのうちの最終段の信号処理ブロ
ックから出力された出力信号の状態に基づいて上記各信
号処理ブロックによる信号処理状態を確認する制御ブロ
ックと、上記複数個の信号処理ブロックの入力側に縦続
接続され、入力端子に供給される入力ディジタル信号の
ブランキング区間中に、上記制御ブロックから供給され
る動作制御データを付加する付加回路とを備え、上記入
力端子に供給される入力ディジタル信号に対して、上記
付加回路によりブランキング区間中に付加した動作制御
データに応じて、上記複数個の信号処理ブロックにより
所定の信号処理を施すとともに、上記各信号処理ブロッ
クの信号処理状態を上記制御ブロックにより確認するこ
とを特徴とする。
点を解決するために、入力ディジタル信号に付加されて
いる動作制御データをそれぞれブランキング区間中に読
み取って、上記動作制御データに応じた所定の信号処理
を上記入力ディジタル信号に施す縦続接続された複数個
の信号処理ブロックと、上記複数個の信号処理ブロック
のうちの何れかの信号処理ブロックを指定するための指
定データと該指定データによって指定された信号処理ブ
ロックの動作を指示する動作指示データとを有する動作
制御データを発生するとともに、上記縦続接続された複
数個の信号処理ブロックのうちの最終段の信号処理ブロ
ックから出力された出力信号の状態に基づいて上記各信
号処理ブロックによる信号処理状態を確認する制御ブロ
ックと、上記複数個の信号処理ブロックの入力側に縦続
接続され、入力端子に供給される入力ディジタル信号の
ブランキング区間中に、上記制御ブロックから供給され
る動作制御データを付加する付加回路とを備え、上記入
力端子に供給される入力ディジタル信号に対して、上記
付加回路によりブランキング区間中に付加した動作制御
データに応じて、上記複数個の信号処理ブロックにより
所定の信号処理を施すとともに、上記各信号処理ブロッ
クの信号処理状態を上記制御ブロックにより確認するこ
とを特徴とする。
本考案に係るディジタル信号処理回路では、入力ディ
ジタル信号を入出力するための信号線を動作制御データ
の入出力に用いて、入力ディジタル信号のブランキング
区間に付加した動作制御データで複数の信号処理ブロッ
クの信号処理を制御する。そして、入力ディジタル信号
に対して、ブランキング区間中に付加した動作制御デー
タに応じて、複数個の信号処理ブロックにより所定の信
号処理を施すとともに、各信号処理ブロックの信号処理
状態を制御ブロックにより確認する。
ジタル信号を入出力するための信号線を動作制御データ
の入出力に用いて、入力ディジタル信号のブランキング
区間に付加した動作制御データで複数の信号処理ブロッ
クの信号処理を制御する。そして、入力ディジタル信号
に対して、ブランキング区間中に付加した動作制御デー
タに応じて、複数個の信号処理ブロックにより所定の信
号処理を施すとともに、各信号処理ブロックの信号処理
状態を制御ブロックにより確認する。
以下、本考案に係るディジタル信号処理回路の実施例
について、図面に従い詳細に説明する。
について、図面に従い詳細に説明する。
第１図のブロック図に示す実施例は、ビデオカメラの
撮像信号処理回路等に用いられるディジタル信号化した
映像信号に信号処理を施すディジタル信号処理回路に本
考案を適用したものである。
撮像信号処理回路等に用いられるディジタル信号化した
映像信号に信号処理を施すディジタル信号処理回路に本
考案を適用したものである。
この第１図において、ディジタル信号処理回路１は、
入力ディジタル信号（Din）が供給されるデータ入力端
子２と出力ディジタル信号（Dout）を出力するデータ出
力端子８との間に入力ディジタル信号（Din）に白バラ
ンス調整やガンマ補正等の所定の信号処理を施す３つの
信号処理ブロック5,6,7が直列に接続されている。そし
て、上記データ入力端子２と上記信号処理ブロック５と
の間には、上記データ入力端子２と制御ブロック３の動
作制御データ出力端子31とを上記信号処理ブロック５に
切り換え接続する入力データ切換回路４が設けられてい
る。これら入力データ切換回路４及び各信号処理ブロッ
ク5,6,7には、上記入力ディジタル信号（Din）がブラン
キング区間か否かを示すブランキング信号（BK）が上記
制御ブロック３のブランキング信号出力端子33からそれ
ぞれ供給されている。さらに、上記信号処理ブロック７
は、出力ディジタル信号（Dout）を上記データ出力端子
８と上記制御ブロック３に供給している。さらにまた、
上記制御ブロック３は、図示しない外部回路に接続され
ており、この外部回路と各種データを送受している。
入力ディジタル信号（Din）が供給されるデータ入力端
子２と出力ディジタル信号（Dout）を出力するデータ出
力端子８との間に入力ディジタル信号（Din）に白バラ
ンス調整やガンマ補正等の所定の信号処理を施す３つの
信号処理ブロック5,6,7が直列に接続されている。そし
て、上記データ入力端子２と上記信号処理ブロック５と
の間には、上記データ入力端子２と制御ブロック３の動
作制御データ出力端子31とを上記信号処理ブロック５に
切り換え接続する入力データ切換回路４が設けられてい
る。これら入力データ切換回路４及び各信号処理ブロッ
ク5,6,7には、上記入力ディジタル信号（Din）がブラン
キング区間か否かを示すブランキング信号（BK）が上記
制御ブロック３のブランキング信号出力端子33からそれ
ぞれ供給されている。さらに、上記信号処理ブロック７
は、出力ディジタル信号（Dout）を上記データ出力端子
８と上記制御ブロック３に供給している。さらにまた、
上記制御ブロック３は、図示しない外部回路に接続され
ており、この外部回路と各種データを送受している。
上記入力データ切換回路４は、入力ディジタル信号
（Din）がブラキング区間でないとき、つまり映像信号
区間には、上記データ入力端子２と上記信号処理ブロッ
ク５とを接続する。そして、上記データ入力端子２に供
給される入力ディジタル信号（Din）は、上記各信号処
理ブロック5,6,7にて所定の信号処理を施されて上記デ
ータ出力端子８から出力される。
（Din）がブラキング区間でないとき、つまり映像信号
区間には、上記データ入力端子２と上記信号処理ブロッ
ク５とを接続する。そして、上記データ入力端子２に供
給される入力ディジタル信号（Din）は、上記各信号処
理ブロック5,6,7にて所定の信号処理を施されて上記デ
ータ出力端子８から出力される。
また、上記入力データ切換回路４は、上記制御ブロッ
ク３から供給されるブランキング信号（BK）によって、
入力ディジタル信号（Din）がブランキング区間のとき
には上記制御ブロック３と上記信号処理ブロック５とを
接続する。そして、上記制御ブロック３は、入力ディジ
タル信号（Din）のブランキング区間に上記各信号処理
ブロック5,6,7の動作制御データ（CD）を付加する。
ク３から供給されるブランキング信号（BK）によって、
入力ディジタル信号（Din）がブランキング区間のとき
には上記制御ブロック３と上記信号処理ブロック５とを
接続する。そして、上記制御ブロック３は、入力ディジ
タル信号（Din）のブランキング区間に上記各信号処理
ブロック5,6,7の動作制御データ（CD）を付加する。
この動作制御データ（CD）には、上記各信号処理ブロ
ック5,6,7いずれかの信号処理ブロックを指定するブロ
ック指定データとその信号処理ブロックの動作を指示す
る動作指示データが含まれている。そして、上記各信号
処理ブロック5,6,7は、動作制御データ（CD）中のブロ
ック指定データを上記制御ブロック３から供給されるブ
ランキング信号（BK）に応じて読み取り、このブロック
指定データで指定されると、さらに、動作指示データを
読み取り、この動作指示データにて指示される信号処理
を以降に供給される入力ディジタル信号（Din）に施
す。
ック5,6,7いずれかの信号処理ブロックを指定するブロ
ック指定データとその信号処理ブロックの動作を指示す
る動作指示データが含まれている。そして、上記各信号
処理ブロック5,6,7は、動作制御データ（CD）中のブロ
ック指定データを上記制御ブロック３から供給されるブ
ランキング信号（BK）に応じて読み取り、このブロック
指定データで指定されると、さらに、動作指示データを
読み取り、この動作指示データにて指示される信号処理
を以降に供給される入力ディジタル信号（Din）に施
す。
さらに、上記制御ブロック３は、上記信号処理ブロッ
ク７から供給される出力ディジタル信号（Dout）により
実際の信号処理動作が正常に行われているか否か等の判
断を行う。
ク７から供給される出力ディジタル信号（Dout）により
実際の信号処理動作が正常に行われているか否か等の判
断を行う。
以下、上記各信号処理ブロック5,6,7の具体例につい
て、上記信号処理ブロック５のブロック構成を示した第
２図に従い詳細に説明する。
て、上記信号処理ブロック５のブロック構成を示した第
２図に従い詳細に説明する。
この第２図において、上記信号処理ブロック５は、入
力ディジタル信号（Din）が供給されるデータ入力端子5
1が接続されている入力データ切換回路52と、上記デー
タ入力端子51が接続されているとともに出力ディジタル
信号（dout）をデータ出力端子56に供給する出力データ
切換回路53と、上記入力データ切換回路52を介して供給
される入力ディジタル信号（Din）に信号処理を施して
上記出力データ切換回路53に供給する演算回路54と、上
記入力データ切換回路52を介して供給される動作制御デ
ータ（CD）に応じて上記演算回路54の動作を制御する制
御回路55とで構成されている。
力ディジタル信号（Din）が供給されるデータ入力端子5
1が接続されている入力データ切換回路52と、上記デー
タ入力端子51が接続されているとともに出力ディジタル
信号（dout）をデータ出力端子56に供給する出力データ
切換回路53と、上記入力データ切換回路52を介して供給
される入力ディジタル信号（Din）に信号処理を施して
上記出力データ切換回路53に供給する演算回路54と、上
記入力データ切換回路52を介して供給される動作制御デ
ータ（CD）に応じて上記演算回路54の動作を制御する制
御回路55とで構成されている。
上記制御回路55は、上記制御ブロック３のブランキン
グ信号出力端子33からブランキング信号入力端子57を介
して供給されるブランキング信号（BK）に応じて、映像
信号区間には、上記入力データ切換回路52が上記データ
入力端子51と上記演算回路54とを接続するとともに上記
出力データ切換回路53が上記演算回路54とデータ出力端
子56とを接続するように各切り換え動作を制御する。そ
して、上記演算回路54は、上記データ入力端子51に供給
される入力ディジタル信号（Din）に所定の信号処理を
施して上記出力データ切換回路53を介して上記データ出
力端子56から出力させる。
グ信号出力端子33からブランキング信号入力端子57を介
して供給されるブランキング信号（BK）に応じて、映像
信号区間には、上記入力データ切換回路52が上記データ
入力端子51と上記演算回路54とを接続するとともに上記
出力データ切換回路53が上記演算回路54とデータ出力端
子56とを接続するように各切り換え動作を制御する。そ
して、上記演算回路54は、上記データ入力端子51に供給
される入力ディジタル信号（Din）に所定の信号処理を
施して上記出力データ切換回路53を介して上記データ出
力端子56から出力させる。
また、上記制御回路55は、ブランキング信号（BK）に
応じて、ブランキング区間には、上記入力データ切換回
路52が上記データ入力端子51と上記制御回路55とを接続
するとともに上記出力データ切換回路53が上記データ入
力端子51とデータ出力端子56とを接続するように各切り
換え動作を制御する。そして、上記データ入力端子51に
供給される入力ディジタル信号（Din）は、そのまま上
記データ出力端子56から出力される。
応じて、ブランキング区間には、上記入力データ切換回
路52が上記データ入力端子51と上記制御回路55とを接続
するとともに上記出力データ切換回路53が上記データ入
力端子51とデータ出力端子56とを接続するように各切り
換え動作を制御する。そして、上記データ入力端子51に
供給される入力ディジタル信号（Din）は、そのまま上
記データ出力端子56から出力される。
さらに、上記制御回路55は、ブランキング区間に上記
制御ブロック３から供給される動作制御データ（CD）中
のブロック指定データをブランキング信（BK）に応じて
読み取る。そして、上記制御回路55は、動作制御データ
（CD）中のブロック指定データで指定されると、さら
に、動作指示データを読み取り、この動作指示データに
て指示される信号処理を以降に供給される入力ディジタ
ル信号（Din）に施すように上記演算回路54を制御す
る。したがって、この信号処理ブロック５は、動作制御
データ（CD）の指示によって入力ディジタル信号（Di
n）に上記演算回路54にて複数のパターンの信号処理を
施すことができる。
制御ブロック３から供給される動作制御データ（CD）中
のブロック指定データをブランキング信（BK）に応じて
読み取る。そして、上記制御回路55は、動作制御データ
（CD）中のブロック指定データで指定されると、さら
に、動作指示データを読み取り、この動作指示データに
て指示される信号処理を以降に供給される入力ディジタ
ル信号（Din）に施すように上記演算回路54を制御す
る。したがって、この信号処理ブロック５は、動作制御
データ（CD）の指示によって入力ディジタル信号（Di
n）に上記演算回路54にて複数のパターンの信号処理を
施すことができる。
さらにまた、上記制御回路55は、動作指示データの指
示によって、付加データ出力端子58と上記データ出力端
子56とを接続するように上記出力データ切換回路53を制
御して、入力ディジタル信号（Din）のブランキング区
間に、例えば、現在の信号処理状況を示すデータを出力
することができる。
示によって、付加データ出力端子58と上記データ出力端
子56とを接続するように上記出力データ切換回路53を制
御して、入力ディジタル信号（Din）のブランキング区
間に、例えば、現在の信号処理状況を示すデータを出力
することができる。
ここで、他の信号処理ブロック6,7も、上記制御ブロ
ック５と同様に構成されており、入力ディジタル信号
（Din）に付加されている動作制御データ（DC）をそれ
ぞれブランキング区間に読み取って、上記動作制御デー
タ（DC）に応じた信号処理を入力ディジタル信号（Di
n）に施す。
ック５と同様に構成されており、入力ディジタル信号
（Din）に付加されている動作制御データ（DC）をそれ
ぞれブランキング区間に読み取って、上記動作制御デー
タ（DC）に応じた信号処理を入力ディジタル信号（Di
n）に施す。
したがって、このディジタル信号処理回路１は、上記
制御ブロック３にて入力ディジタル信号（Din）のブラ
ンキング区間に付加した動作制御データ（CD）で各信号
処理ブロック5,6,7の信号処理を制御することができ、
上記入力ディジタル信号（Din）を入出力するための信
号線を上記動作制御データ（CD）の入出力に用いること
ができるので、従来各信号処理ブロックにそれぞれ接続
されていた上記動作制御データ（CD）を入出力するため
の多くの信号線を省略することができるとともに、多量
のデータを高速で入出力できる。よって、このディジタ
ル信号処理回路１は、回路構成が簡素で高密度化するこ
とができ且つ複雑な信号処理を行うことができる。
制御ブロック３にて入力ディジタル信号（Din）のブラ
ンキング区間に付加した動作制御データ（CD）で各信号
処理ブロック5,6,7の信号処理を制御することができ、
上記入力ディジタル信号（Din）を入出力するための信
号線を上記動作制御データ（CD）の入出力に用いること
ができるので、従来各信号処理ブロックにそれぞれ接続
されていた上記動作制御データ（CD）を入出力するため
の多くの信号線を省略することができるとともに、多量
のデータを高速で入出力できる。よって、このディジタ
ル信号処理回路１は、回路構成が簡素で高密度化するこ
とができ且つ複雑な信号処理を行うことができる。
なお、本考案は、上記実施例のみに限定されるもので
はなく、例えば、信号処理ブロックは３つ以上でもよ
く、また、入力ディジタル信号（Din）のブランキング
区間に上記データ出力端子８から上記動作制御データ
（CD）を入力して上記各信号処理ブロック5,6,7に供給
するように構成することも可能である。
はなく、例えば、信号処理ブロックは３つ以上でもよ
く、また、入力ディジタル信号（Din）のブランキング
区間に上記データ出力端子８から上記動作制御データ
（CD）を入力して上記各信号処理ブロック5,6,7に供給
するように構成することも可能である。
〔考案の効果〕 本考案では、入力ディジタル信号を入出力するための
信号線を動作制御データの入出力に用いて、入力ディジ
タル信号のブランキング区間に付加した動作制御データ
で複数の信号処理ブロックの信号処理を制御し、入力デ
ィジタル信号に対して、ブランキング区間中に付加した
動作制御データに応じて、複数個の信号処理ブロックに
より所定の信号処理を施すとともに、各信号処理ブロッ
クの信号処理状態を上記制御ブロックにより確認するの
で、上記複数個の信号処理ブロックによる所定の信号処
理を確実に施すことができる。よって、本考案に係るデ
ィジタル信号処理回路は、入力ディジタル信号を入出力
するための信号線を用いて上記動作制御データを入出力
することができるので、従来各信号処理ブロックにそれ
ぞれ接続されていた上記動作制御データを入出力するた
めの多くの信号線を省略することができるとともに、多
量のデータを高速で入出力できる。
信号線を動作制御データの入出力に用いて、入力ディジ
タル信号のブランキング区間に付加した動作制御データ
で複数の信号処理ブロックの信号処理を制御し、入力デ
ィジタル信号に対して、ブランキング区間中に付加した
動作制御データに応じて、複数個の信号処理ブロックに
より所定の信号処理を施すとともに、各信号処理ブロッ
クの信号処理状態を上記制御ブロックにより確認するの
で、上記複数個の信号処理ブロックによる所定の信号処
理を確実に施すことができる。よって、本考案に係るデ
ィジタル信号処理回路は、入力ディジタル信号を入出力
するための信号線を用いて上記動作制御データを入出力
することができるので、従来各信号処理ブロックにそれ
ぞれ接続されていた上記動作制御データを入出力するた
めの多くの信号線を省略することができるとともに、多
量のデータを高速で入出力できる。
したがって、本考案に係るディジタル信号処理回路
は、回路構成を簡素化して高密度化することができ且つ
複雑な信号処理を行うことができる。
は、回路構成を簡素化して高密度化することができ且つ
複雑な信号処理を行うことができる。
第１図は本考案に係るディジタル信号処理回路の実施例
の構成を示したブロック図であり、第２図は上記実施例
における信号処理ブロックの構成を示したブロック図で
ある。第３図は従来のディジタル信号処理回路を示した
ブロック図である。 １……ディジタル信号処理回路 ３……制御ブロック 5,6,7……信号処理ブロック
の構成を示したブロック図であり、第２図は上記実施例
における信号処理ブロックの構成を示したブロック図で
ある。第３図は従来のディジタル信号処理回路を示した
ブロック図である。 １……ディジタル信号処理回路 ３……制御ブロック 5,6,7……信号処理ブロック
Claims (1)
- 【請求項１】入力ディジタル信号に付加されている動作
制御データをそれぞれブランキング区間中に読み取っ
て、上記動作制御データに応じた所定の信号処理を上記
入力ディジタル信号に施す縦続接続された複数個の信号
処理ブロックと、 上記複数個の信号処理ブロックのうちの何れかの信号処
理ブロックを指定するための指定データと該指定データ
によって指定された信号処理ブロックの動作を指示する
動作指示データとを有する動作制御データを発生すると
ともに、上記縦続接続された複数個の信号処理ブロック
のうちの最終段の信号処理ブロックから出力された出力
信号の状態に基づいて上記各信号処理ブロックによる信
号処理状態を確認する制御ブロックと、 上記複数個の信号処理ブロックの入力側に縦続接続さ
れ、入力端子に供給される入力ディジタル信号のブラン
キング区間中に、上記制御ブロックから供給される動作
制御データを付加する付加回路とを備え、 上記入力端子に供給される入力ディジタル信号に対し
て、上記付加回路によりブランキング区間中に付加した
動作制御データに応じて、上記複数個の信号処理ブロッ
クにより所定の信号処理を施すとともに、上記各信号処
理ブロックの信号処理状態を上記制御ブロックにより確
認することを特徴とするディジタル信号処理回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987148529U JP2521183Y2 (ja) | 1987-09-29 | 1987-09-29 | ディジタル信号処理回路 |
| US07/249,293 US4862270A (en) | 1987-09-29 | 1988-09-26 | Circuit for processing a digital signal having a blanking interval |
| GB8822827A GB2210531B (en) | 1987-09-29 | 1988-09-29 | A circuit for processing a digital signal having a blanking interval |
| DE3833077A DE3833077C2 (de) | 1987-09-29 | 1988-09-29 | Schaltung zur Verarbeitung eines Digitalsignales mit einer Austastlücke |
| KR1019880012587A KR0128250B1 (ko) | 1987-09-29 | 1988-09-29 | 비디오 카메라용 디지탈 신호 처리 회로 |
| FR888812774A FR2621201B1 (fr) | 1987-09-29 | 1988-09-29 | Circuit de traitement d'un signal numerique comportant un intervalle de suppression de faisceau |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987148529U JP2521183Y2 (ja) | 1987-09-29 | 1987-09-29 | ディジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6454484U JPS6454484U (ja) | 1989-04-04 |
| JP2521183Y2 true JP2521183Y2 (ja) | 1996-12-25 |
Family
ID=15454823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987148529U Expired - Lifetime JP2521183Y2 (ja) | 1987-09-29 | 1987-09-29 | ディジタル信号処理回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4862270A (ja) |
| JP (1) | JP2521183Y2 (ja) |
| KR (1) | KR0128250B1 (ja) |
| DE (1) | DE3833077C2 (ja) |
| FR (1) | FR2621201B1 (ja) |
| GB (1) | GB2210531B (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920006283B1 (ko) * | 1988-02-19 | 1992-08-03 | 미쯔비시덴끼 가부시끼가이샤 | 디지탈신호 처리방식 |
| US4996444A (en) * | 1989-09-21 | 1991-02-26 | Northern Telecom Limited | Clock recovery circuit |
| KR100202344B1 (ko) * | 1990-03-26 | 1999-06-15 | 이데이 노부유끼 | 자동니제어회로 |
| US5221963A (en) * | 1990-03-31 | 1993-06-22 | Minolta Camera Kabushiki Kaisha | Video camera having a video signal processing apparatus |
| US5258928A (en) * | 1990-05-03 | 1993-11-02 | Rca Thomson Licensing Corporation | Parts efficient memory based functional circuit having selectable transfer characteristics |
| JP2924079B2 (ja) * | 1990-05-14 | 1999-07-26 | ソニー株式会社 | ガンマ補正回路 |
| GB2250886B (en) * | 1990-12-13 | 1995-06-14 | Rank Cintel Ltd | Noise reduction in video signals |
| JPH04288781A (ja) * | 1991-03-18 | 1992-10-13 | Canon Inc | γ補正回路 |
| US5404315A (en) * | 1991-04-30 | 1995-04-04 | Sharp Kabushiki Kaisha | Automatic sound gain control device and a sound recording/reproducing device including arithmetic processor conducting a non-linear conversion |
| JP2547686B2 (ja) * | 1991-06-21 | 1996-10-23 | 三洋電機株式会社 | 映像信号処理回路 |
| JPH05115022A (ja) * | 1991-10-21 | 1993-05-07 | Canon Inc | 画像処理装置 |
| JP3128937B2 (ja) * | 1992-04-10 | 2001-01-29 | ソニー株式会社 | 特殊効果装置 |
| KR0142263B1 (ko) * | 1994-08-06 | 1998-06-15 | 김광호 | 디지탈 감마 보정방법 및 그 장치 |
| EP0963112B1 (en) * | 1998-06-02 | 2004-04-21 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for dynamic contrast improvement in video pictures |
| EP0963111A1 (en) * | 1998-06-02 | 1999-12-08 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for dynamic contrast improvement in video pictures |
| US6356294B1 (en) * | 1998-08-11 | 2002-03-12 | 8×8, Inc. | Multi-point communication arrangement and method |
| US7863020B2 (en) * | 2000-06-28 | 2011-01-04 | Glycofi, Inc. | Production of sialylated N-glycans in lower eukaryotes |
| GB2370709A (en) * | 2000-12-28 | 2002-07-03 | Nokia Mobile Phones Ltd | Displaying an image and associated visual effect |
| CN100382568C (zh) * | 2001-11-01 | 2008-04-16 | 汤姆森特许公司 | 动态对比度提高的方法 |
| US7064740B2 (en) | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
| WO2005052673A2 (en) | 2003-11-21 | 2005-06-09 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive color |
| JP2005260405A (ja) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 画像処理装置および画像処理方法 |
| US7872631B2 (en) | 2004-05-04 | 2011-01-18 | Sharp Laboratories Of America, Inc. | Liquid crystal display with temporal black point |
| US7505018B2 (en) | 2004-05-04 | 2009-03-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with reduced black level insertion |
| US7777714B2 (en) | 2004-05-04 | 2010-08-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive width |
| US7612757B2 (en) | 2004-05-04 | 2009-11-03 | Sharp Laboratories Of America, Inc. | Liquid crystal display with modulated black point |
| US7532192B2 (en) | 2004-05-04 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with filtered black point |
| US8395577B2 (en) | 2004-05-04 | 2013-03-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with illumination control |
| US7602369B2 (en) | 2004-05-04 | 2009-10-13 | Sharp Laboratories Of America, Inc. | Liquid crystal display with colored backlight |
| US7023451B2 (en) | 2004-06-14 | 2006-04-04 | Sharp Laboratories Of America, Inc. | System for reducing crosstalk |
| US7556836B2 (en) | 2004-09-03 | 2009-07-07 | Solae, Llc | High protein snack product |
| US7898519B2 (en) | 2005-02-17 | 2011-03-01 | Sharp Laboratories Of America, Inc. | Method for overdriving a backlit display |
| US8050512B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| US7525528B2 (en) | 2004-11-16 | 2009-04-28 | Sharp Laboratories Of America, Inc. | Technique that preserves specular highlights |
| US8050511B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
| US8203574B2 (en) * | 2005-09-30 | 2012-06-19 | Nxp B.V. | Dynamic softclipping of video levels |
| US9143657B2 (en) | 2006-01-24 | 2015-09-22 | Sharp Laboratories Of America, Inc. | Color enhancement technique using skin color detection |
| US8121401B2 (en) | 2006-01-24 | 2012-02-21 | Sharp Labortories of America, Inc. | Method for reducing enhancement of artifacts and noise in image color enhancement |
| US8941580B2 (en) | 2006-11-30 | 2015-01-27 | Sharp Laboratories Of America, Inc. | Liquid crystal display with area adaptive backlight |
| JP5604827B2 (ja) * | 2009-08-21 | 2014-10-15 | ソニー株式会社 | 送信装置、受信装置、プログラム、及び通信システム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167022A (en) * | 1977-05-25 | 1979-09-04 | Rca Corporation | Setup control unit for television cameras |
| NL7709662A (nl) * | 1977-09-02 | 1979-03-06 | Philips Nv | Televisiekamera. |
| NL185439C (nl) * | 1977-11-28 | 1990-04-02 | Philips Nv | Televisiecameraschakeling voorzien van een gamma- en een apertuurcorrectieschakeling. |
| JPS54153528A (en) * | 1978-05-24 | 1979-12-03 | Nec Corp | Automatic waveform equalizer |
| JPS5859281U (ja) * | 1982-04-22 | 1983-04-21 | ソニー株式会社 | テレビジヨン受像機 |
| GB2137842B (en) * | 1983-03-10 | 1986-06-04 | Sony Corp | Television signal processing apparatus |
| EP0200310B1 (en) * | 1985-05-01 | 1993-08-11 | General Instrument Corporation | Direct broadcast satellite signal transmission system |
| JPH074020B2 (ja) * | 1985-09-25 | 1995-01-18 | ソニー株式会社 | 色温度自動調整回路 |
-
1987
- 1987-09-29 JP JP1987148529U patent/JP2521183Y2/ja not_active Expired - Lifetime
-
1988
- 1988-09-26 US US07/249,293 patent/US4862270A/en not_active Expired - Lifetime
- 1988-09-29 KR KR1019880012587A patent/KR0128250B1/ko not_active Expired - Lifetime
- 1988-09-29 FR FR888812774A patent/FR2621201B1/fr not_active Expired - Lifetime
- 1988-09-29 GB GB8822827A patent/GB2210531B/en not_active Expired - Lifetime
- 1988-09-29 DE DE3833077A patent/DE3833077C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2621201B1 (fr) | 1992-12-11 |
| GB2210531B (en) | 1991-12-11 |
| DE3833077A1 (de) | 1989-04-06 |
| KR0128250B1 (ko) | 1998-04-02 |
| GB8822827D0 (en) | 1988-11-02 |
| DE3833077C2 (de) | 1997-01-30 |
| JPS6454484U (ja) | 1989-04-04 |
| FR2621201A1 (fr) | 1989-03-31 |
| US4862270A (en) | 1989-08-29 |
| GB2210531A (en) | 1989-06-07 |
| KR890006064A (ko) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521183Y2 (ja) | ディジタル信号処理回路 | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| CA2002555A1 (en) | Television receiver | |
| US5627603A (en) | Image processing apparatus utilizing a conventional signal processor to process high-definition electronic camera signals | |
| KR950008129B1 (ko) | 2계통의 촬상부와 1계통의 신호 처리부를 갖고 있고 화이트 밸런스 제어가 개선된 촬상 장치 | |
| KR960005118B1 (ko) | 비디오 신호 처리 시스템 | |
| EP0753961B1 (en) | Image processing apparatus using the same hardware during recording and reproduction | |
| EP0854641B1 (en) | Image signal processing | |
| JP3329047B2 (ja) | ビデオカメラ | |
| CA1218751A (en) | Processor for video signals | |
| JP3822920B2 (ja) | ビデオ信号処理装置 | |
| JP3231111B2 (ja) | 映像再生装置、方法、及び撮像装置 | |
| JPH10124015A5 (ja) | ||
| JP3069024B2 (ja) | Ｒｇｂエンコーダ | |
| JPS6033660Y2 (ja) | カラ−信号処理回路 | |
| JPH04227177A (ja) | 映像機器 | |
| JPS59128882A (ja) | ビデオ信号のｐｃｍ装置 | |
| JPS60230694A (ja) | カラ−画像の領域決定装置 | |
| JP2532596Y2 (ja) | 映像信号処理装置 | |
| US5291277A (en) | Digital image signal processing circuits | |
| JP3043206B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP2921844B2 (ja) | 画像信号処理装置 | |
| JPS6247294A (ja) | 画像入出力装置 | |
| JPH1127697A (ja) | 映像信号記録装置 | |
| JPH07184095A (ja) | ビデオカメラ |