JP2570741B2 - サ−マルプリンタのヘッド駆動制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルヘッドプリンタに関し、特にその発
熱要素の発熱制御をする制御回路に関する。

〔従来の技術〕

従来からサーマプリンタでは、サーマルヘッドの連続
使用時の熱蓄積による印字品位の低下を防止するため、
様々な方法が用いられてきている。その中には特公昭55
−48631のように、ドットごとに前のデータを記憶して
通電時間を決定する方法や、特公昭57−18507のように
駆動周期によって通電時間を変える方法等が用いられて
いる。これらを一般に履歴制御方式という。

また、通電区間の一部の区間で駆動電圧を高電圧と
し、印字品位を改善する例としては、特開昭57−5628
2、特開昭59−72867及び特開昭63−216765がある。これ
らは、全ての通電区間に於いてその通電区間の初期に一
定の期間だけ高電圧を印加するものであった。

〔発明が解決しようとする問題点〕

これら従来例では一般にCPUによってデータ処理をし
ながら、サーマルヘッドのドライブICへ順次データを送
出する方式が一般的であった。このような方式では、サ
ーマルプンタを高速に動作させようとしても処理が追い
付かずサーマルプリンタの高速化の障害となっていた。

又、高速化するために高電圧を連続的に発熱要素へ印
加していたため、サーマルヘッドの耐久性を著しく低下
させていた。

また、全ての通電区間に於いてその通電区間の初期に
一定の期間だけ高電圧を印加するものにあっては、履歴
制御を考慮しておらず、常に一定の期間高電圧を印加す
るため、履歴制御の効果が充分に得られないという問題
点を有していた。

本発明の目的は、このような従来の問題点を除去し、
高速でかつ、印字品位のすぐれたシリアル型サーマルプ
リンタのヘッド駆動制御装置を提供することにある。

〔問題点を解決するための手段〕

本発明のサーマルプリンタのヘッド駆動制御装置は、
発熱要素の過去の駆動データと現在の駆動データとを記
憶する記憶手段と、記憶手段に接続され任意の発熱要素
の１ドットを形成するタイミング毎の通電時間を現在の
駆動データを出力するための主通電区間と過去の駆動デ
ータに対応する副通電区間とに分割して出力するゲート
回路と、主通電区間と副通電区間とを発生しゲート回路
に与える通電区間信号発生回路と、発熱要素へ供給する
高電圧と低電圧の少なくとも二種の電圧を発生し高電圧
出力と低電圧出力を選択する電圧制御回路を有する電源
回路と、ゲート回路の出力信号に応答し発熱要素への通
電を制御するヘッドドライブ回路とを有し、通電区間信
号発生回路の出力を電圧制御回路に入力し主通電区間と
副通電区間の所定通電区間に低電圧、高電圧をそれぞれ
対応させて出力する構成を有することを特徴とする。

又、記憶手段は、過去複数回の駆動データを記憶し、
通電区間信号発生回路は複数の副通電区間を発生し、一
回前の過去の駆動データに対応する副通電区間に高電圧
を印加するよう構成したことを特徴とする。

〔実施例〕

第１図は本発明によるサーマルプリンタのヘッド駆動
制御装置を用いたターミナルプリンタの一実施例の構成
を示す略図である。

１は複数の発熱要素1aを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回
路、３はCPU4とサーマルヘッドとの間に挿入されサーマ
ルヘッドの発熱量をドットごとに制御するヘッド制御回
路（以下HCUと略す）、12はROM、13はRAM、17はデータ
バス、15は印刷データを入力するインターフェイス、20
は電源入力端子をそれぞれ示している。

CPU4は、一例として８ビットのCPUを示し、▲▼
端子及びI/Oポート、タイマー等を有している。

HCU3はユニット回路としてCPUの一種のペリフェラル
として働き、ROM12、RAM13と同様メモリアマップ上の特
定の番地に割り当てられる。デコーダ16はこのユニット
回路をアクセスするための▲▼端子７に接続され
る。５はデータバス17の接続されるデータ入力端子、６
はアドレスバスの下位の２ビッドを入力するアドレス入
力端子、８はCPUの▲▼出力を入力するデータラッ
チタイミング入力端子９、10は発熱要素1aの通電時間を
決定するための、通電信号入力端子、更に19は通電区間
信号出力端子であり第２図を用いて詳しく述べる。

15は高低二種類の電位V1、V2を有する電流回路であ
り、V2＞V1の特性を有している。

60はサーマルヘッド１への供給電圧Vhを制御する電圧
制御回路であり、61は通電区間信号出力端子19のt1区間
に接続されバッファ、62はオアゲート、63、64は給電ト
ランジスタ、65、66は給電トランジスタを制御するトラ
ンジスタであり、t3端子がＨレベルの時Vh＝V2、Ｌレベ
ルの時Vh＝V1となる。

第２図は本発明によるヘッド駆動制御装置のヘッド制
御回路HCUの詳細回路である。

データ入力端子５はD0〜D7の８ビットデータがパラレ
ルに入力可能である。

21から29は８ビットのデータを保有する記憶手段の一
種のデーターラッチ回路をそれぞれ示し、21〜23はヘッ
ド駆動信号のH0〜H7のデータを保持し、24〜26はH8〜H1
5のデータを、27〜29はH16〜H23のデータをそれぞれラ
ッチしている。

ヘッド駆動出力は一例として24ドットのサーマルヘッ
ドを駆動するものとして24コの出力端子H0〜H23を有し
ている。

31は現在のヘッドデータの１ドット列分を保持するラ
ッチ回路群であり、32は１回前の過去のデータの１ドッ
ト列分を、33は２回前の過去のデータの１ドット列分を
それぞれ保有するラッチ回路群を示している。

30はCOUのデータ出力のアドレス情報によってヘッド
データを８ビットごとにふり分けて格納するためのアド
レスデコーダであり、一例としてアドレスデータの下位
の２ビットA0、A1のビット情報によってデータラッチ回
路21、24、27を選択可能である。

CPU4からデータバスにヘッド駆動データが出力される
と同時に、▲▼信号が出力され、あらかじめCPU4の
メモリマップ上に定めたアドレス情報によって▲▼
端子がアクセスされ、アドレスバスの下位２ビットの情
報によってデータラッチ回路21、24、27のそれぞれにデ
ータが転送される。すると既に格納されていたデータ
は、第２図の右方向、例えばデータラッチ回路21のデー
タはデータラッチ回路22へと言うようにシフトされ過去
のデータとして順次保有される。

下位２ビットの情報では４つのデータラッチ回路まで
アクセス可能であるが、発熱要素の数に応じてアドレス
入力端子数と、データラッチ回路を増加すれば良い。

データがセットされた後、通電信号入力端子９、10に
所定のパルスを入力すると、発熱要素への通電がなされ
る。

34はCPU4からの周期信号に変調された通電信号を通電
区間信号として復調する通電区間信号発生回路であり、
バイナリティカウンタ35のインバータ35a、AND回路35b
からなっている。９はバイナリティカウンタのクロック
入力端子、10はリセット入力端子である。クロック入力
は、周期を可変して転送されてくる信号であり、この周
期を選択的に取り出して区間信号を作るのが通電区間信
号発生回路34である。

19は通電区間信号出力端子であり、HCU3から外部へる
通電区間信号を出力している。

第３図はこの回路の入出力波形を示している。41はリ
セット入力波形、42はクロック入力波形を示している。
クロック入力信号は周期が順次変化するものである。バ
イナリィカウンタ35がリセット入力後、このクロックを
受けると４ビットのコードに変換する。これをインバー
タ35a、AND回路35bによって、43〜46の出力波形に変換
する。43は36a端子の出力波形、44は、36d端子の出力波
形をそれぞれ示していてそのパルス幅はそれぞれt3、t
2、t1、t0である。これらのパルス幅発熱要素の通電区
間となり、過去の駆動履歴と対応させた通電区間として
発熱要素に付与される。

第２図のゲート回路37（GO）は通電区間信号発生回路
34の出力信号の記憶回路の駆動データとを混合し発熱要
素へのヘッド駆動信号を出力するものであり、過去の駆
動データに対応する第１のゲート回路38と現在の駆動ゲ
ータに対応する第２のゲート回路40過去の駆動履歴に応
じて予熱パルスを加える第３のゲート回路39とから構成
されている。通電区間t3、t2、t1は過去の駆動データ回
路に入力され、通電区間t0は現在の駆動データに対応す
る主通電区間であり第２のゲート回路に入力される。副
通電区間のうちt2は予熱パルス用として第３のゲート回
路にも入力される。

第１図に示すよう副通電区間のうちt1区間の出力信号
はバッファ61に接続され、t3区間のみサーマルヘッドへ
の供給電圧は高く制御される。

〔動作〕

第１図のA/Dコンバータ15によってサーマルヘッドの
温度をディジタル量で読み取る。次にこれり応じた発熱
要素への主通電区間及び副通電区間のそれぞれのパルス
幅をCPU4によって演算処理し、これを内蔵のI/Oポート
の出力端子である通電信号端子4aから内蔵タイマー等を
用いて周期信号として出力する。CPU4は通電信号出力手
段を兼ねていることになる。

第４図は本発明による印字制御装置のサーマルヘッド
への通電方法を示す説明図であり、51、52、53は記憶回
路31、32、33内のデーターをそれぞれ表し、51は現在
の、52は一つ前の回の、53は二つ前の回のデータを示し
ている。54〜58はヘッド駆動信号の出力波形を示してい
て、54はH0端子の、55はH2端子の、56はH5端子の、57は
H7端子の、58はH10端子の出力波形をそれぞ示してい
る。

第４図では53が印刷開始時のデータとして示してい
る。通電初回に通電オンのドットは全ての通電区間が通
電される全通電間が印加され、通電オフのドットはt1区
間が予熱パレスとして付与される。この予熱パルスはサ
ーマルヘッドの基板温度を高めるだけでドットを形成す
ることはない。

一つ前のタイミングで自己の発熱要素の通電データが
オンであると斜線部を示したt3区間が削減され（出力波
形54に示す）、二つ前のタイミングで駆動データがると
t2区間が削減され（出力波形57に示す）、これが連続し
ていると、t3＋t2区間が削減される（出力波形54に示
す）。前回の駆動結果で隣接した双方のドットが通電オ
ンである時はt1区間が削減される（出力波形56に示
す）。そして全ての削減しようとして比較されるデータ
がオンデータであって自己の現在のデータがオンの時
は、t0区間のみが通電オンとなる。逆に削減しようとし
て比較されるデータがオフデータで、かつ現在のデータ
がオフの時は予熱パルスが与えられる。このような駆動
データの比較と通電区間の選択をゲート回路37が行って
いる。

ヘッド制御回路２はゲートアレイ化しワンチップとす
ることによってきわめて簡略な構成を有するサーマルプ
リンタを実現することが可能となる。これはサーマルプ
リンタを用いたターミナルプリンタばかりでなく、ポー
タブルワードプロセッサ等の小型化指向の機器に組み込
む場合きわめて重要な要素である。

本実施例では一例として過去のデータ二回前まで記憶
する例で示したが、これを三回、四回として副通電区間
の数を４回、５回と増加することが可能であり、このよ
うにすることによって更にきめ細かな履歴制御を実現す
ることができる。

又、CPU4は、インクリボンの種類や紙の種類に応じ
て、全通電時間、通電区間の幅を便宜可変して通電信号
を出力するため、これらの印字のモード別に全通全時
間、各通電区間の比をROM12内に記憶しておき、印字モ
ードに対応してこれらを読み出して周期信号に変換して
出力する。

第５図は本発明によるヘッド駆動制御装置を用いた時
の発熱要素の発熱特性を示す説明図である。一例として
第４図のH0ドットの発熱特性を示し、71はその発熱特性
を示し縦軸は表面温度Thを示している保。又、72はサー
マルヘッドへの供給電圧を示す。

副通電区間のt3区間では72に示すように高電圧V2が供
給され、発熱要素の表面温度は71aに示すよう急激に上
昇し、他の区間では低電圧V1が供給され71bに示すよう
ゆるやかに上昇する。この制御方法では、通電が連続し
た時は、既に発熱要素の下部が暖められているため高電
圧を印加する必要がなく、発熱要素のピーク温度を下げ
る効果があり、かつ熱ストレスを防止し、発熱要素の耐
久性そ向上することが可能となる。常に高電圧を印加す
る従来の方法と異なり、断続的に通電される場合だけで
あることから印字デューティの高いグラフィック印字の
時には高電圧の印加される率が下降し、逆に文字等の線
のエッジがくっきりと表現できるメリットを有してい
る。

更に高電圧印加する機会を減少させ発熱要素の耐久性
を上昇させるとともに、発熱要素が冷却している時には
高電圧を印加して急激に昇温させるため、サーマルヘッ
ドの高速制御が可能となる等の多くの利点を有してい
る。

〔発明の効果〕

本発明によれば、過去の駆動履歴によるデータ処理を
CPUで行う必要がないため、CPUの高速処理が可能とな
り、サーマルプリンタの印字スピードを上昇することが
可能となる。

又、ゲートアレイ等によってヘッド制御回路をユニッ
ト化することにより、これをCPUのメモリマップ上に割
に当て、データバス、アドレスバスと直結しCPUから直
接データを書き込むだけで良いためきわめて簡単な構成
で、複雑な処理を可能とした。

更に、副通電区間の内、前回の駆動データに対応した
区間の通電を高電圧としたので、駆動データが連続する
場合に、連続して高電圧を印加することがなくなり、高
速駆動するに当り、高電圧を発熱要素に印加する時間を
大幅に短縮することによって、サーマルヘッドの耐久性
を増し、かつ印字品質も向上する等、数多くの利点を有
している。

【図面の簡単な説明】

第１図は本発明によるサーマルプリンタの印字制御装置
を用いたターミナルプリンタの一実施例の構成を示す略
図。 第２図は本発明の印字制御装置のヘッド制御回路HCU3の
詳細回路図。 第３図は本発明の印字制御装置の通電区間信号発生回路
の入出力波形を示す説明図。 第４図は本発明の印字制御装置のサーマルヘッドへの通
電方法を示す説明図。 第５図は本発明の装置を用いたときの発熱特性を示す説
明図。 １……サーマルヘッド ２……ヘッドドライブ回路 15……電源回路 31、32、33……記憶回路 ４……通電信号出力手段、CPU 34……通電区間信号発生回路 37……ゲート回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の発熱要素を有するサーマルヘッドを
   用いて、サーマル紙又はインクリボンを介して普通紙に
   印刷するサーマルプリンタのヘッド駆動制御装置に於い
   て、前記発熱要素の過去の駆動データと現在の駆動デー
   タとを記憶する記憶手段と、前記記憶手段に接続され任
   意の発熱要素の１ドットを形成するタイミング毎の通電
   時間を現在の駆動データを出力するための主通電区間と
   過去の駆動データに対応する副通電区間とに分割して出
   力するゲート回路と、前記主通電区間と副通電区間とを
   発生し前記ゲート回路に与える通電区間信号発生回路
   と、前記発熱要素へ供給する高電圧と低電圧の少なくと
   も二種の電圧を発生し高電圧出力と低電圧出力を選択す
   る電圧制御回路を有する電源回路と、前記ゲート回路の
   出力信号に応答し前記発熱要素への通電を制御するヘッ
   ドドライブ回路とを有し、前記通電区間信号発生回路の
   出力を前記電圧制御回路に入力し前記主通電区間と副通
   電区間の所定通電区間に前記低電圧、高電圧をそれぞれ
   対応させて出力する構成を有することを特徴とするサー
   マルプリンタのヘッド駆動制御装置。
2. 【請求項２】前記サーマルプリンタのヘッド駆動制御装
   置に於いて、前記記憶手段は、過去複数回の駆動データ
   を記憶し、前記通電区間信号発生回路は複数の副通電区
   間を発生し、一回前の過去の駆動データに対応する副通
   電区間に前記高電圧を印加するよう構成したことを特徴
   とする特許請求の範囲第１項記載のサーマルプリンタの
   ヘッド駆動制御装置。