[go: up one dir, main page]

JP2025118157A - Photoelectric conversion device, photoelectric conversion system, and mobile body - Google Patents

Photoelectric conversion device, photoelectric conversion system, and mobile body

Info

Publication number
JP2025118157A
JP2025118157A JP2024013301A JP2024013301A JP2025118157A JP 2025118157 A JP2025118157 A JP 2025118157A JP 2024013301 A JP2024013301 A JP 2024013301A JP 2024013301 A JP2024013301 A JP 2024013301A JP 2025118157 A JP2025118157 A JP 2025118157A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion device
memory
value
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024013301A
Other languages
Japanese (ja)
Inventor
和浩 森本
Kazuhiro Morimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2024013301A priority Critical patent/JP2025118157A/en
Priority to PCT/JP2025/002317 priority patent/WO2025164549A1/en
Publication of JP2025118157A publication Critical patent/JP2025118157A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

To provide a technology advantageous for obtaining a high quality image in a photoelectric conversion device having a plurality of pixels for counting photons and outputting a count value.SOLUTION: According to the present invention, a photoelectric conversion device having a plurality of pixels for counting photons and outputting a count value includes: a memory; a first arithmetic unit for generating a first arithmetic value by multiplying the count value generated in each pixel by a first coefficient; a second arithmetic unit for generating a second arithmetic value by multiplying data provided from the memory by a second coefficient; an adder for adding the first arithmetic value and the second arithmetic value to generate an addition value; and a memory controller for updating the data stored in the memory according to the addition value. The number of bits of the first arithmetic value generated by the first arithmetic unit is larger than the number of bits of the count value.SELECTED DRAWING: Figure 6

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。 The present invention relates to a photoelectric conversion device, a photoelectric conversion system, and a mobile object.

特許文献1には、各画素がアバランシェフォトダイオード(APD)と、APDの出力信号を整形して検知信号を生成する波形整形部と、検知信号を計数する計数部と、計数部による計数結果を処理するIIRフィルタとを有する構成が記載されている。 Patent document 1 describes a configuration in which each pixel has an avalanche photodiode (APD), a waveform shaping unit that shapes the output signal of the APD to generate a detection signal, a counting unit that counts the detection signals, and an IIR filter that processes the counting results from the counting unit.

特開2021-044636号公報Japanese Patent Application Laid-Open No. 2021-044636

IIRフィルタにおいて、計数部から出力される計数結果を示すデータのビット数と加算器のビット数とが同じであると、画像情報の一部(例えば、小数点以下の情報)が失われるために、高品質な画像を得ることが難しい。 In an IIR filter, if the number of bits in the data indicating the counting result output from the counting unit is the same as the number of bits in the adder, some of the image information (e.g., information after the decimal point) will be lost, making it difficult to obtain a high-quality image.

本発明は、光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置において高品質な画像を得るために有利な技術を提供することを目的とする。 The present invention aims to provide an advantageous technology for obtaining high-quality images in a photoelectric conversion device having multiple pixels that count photons and output count values.

本発明の1つの側面は、光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置に係り、前記光電変換装置は、メモリと、各画素において生成されるカウント値と第1係数とを乗算して第1演算値を生成する第1演算器と、前記メモリから提供されるデータと第2係数とを乗算して第2演算値を生成する第2演算器と、前記第1演算値と前記第2演算値とを加算して加算値を生成する加算器と、前記メモリに格納されたデータを前記加算値に従って更新するメモリコントローラと、を備え、前記第1演算器によって生成される前記第1演算値のビット数は、前記カウント値のビット数より大きい。 One aspect of the present invention relates to a photoelectric conversion device having a plurality of pixels that count photons and output count values, the photoelectric conversion device comprising: a memory; a first calculator that multiplies the count value generated in each pixel by a first coefficient to generate a first calculation value; a second calculator that multiplies data provided from the memory by a second coefficient to generate a second calculation value; an adder that adds the first calculation value and the second calculation value to generate a sum; and a memory controller that updates data stored in the memory according to the sum, wherein the number of bits of the first calculation value generated by the first calculator is greater than the number of bits of the count value.

本発明によれば、光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置において高品質な画像を得るために有利な技術が提供される。 The present invention provides an advantageous technique for obtaining high-quality images in a photoelectric conversion device having multiple pixels that count photons and output count values.

実施形態の光電変換装置の基本的な構成を示す図。FIG. 1 is a diagram showing a basic configuration of a photoelectric conversion device according to an embodiment. センサ基板の構成例を示す図。FIG. 2 is a diagram showing a configuration example of a sensor substrate. 回路基板の構成例を示す図。FIG. 2 is a diagram showing an example of the configuration of a circuit board. 1つの画素及びの信号処理部の等価回路図。FIG. 2 is an equivalent circuit diagram of one pixel and its signal processing unit. 画素の動作を説明する図。3A to 3C are diagrams illustrating the operation of a pixel. 第1実施形態の光電変換装置における画像処理部の構成を示す図。FIG. 2 is a diagram showing the configuration of an image processing unit in the photoelectric conversion device according to the first embodiment. 第1実施形態の光電変換装置の動作を例示する図。5A to 5C are diagrams illustrating the operation of the photoelectric conversion device according to the first embodiment. 第1実施形態の光電変換装置における画像処理部の動作を例示する図。5A and 5B are diagrams illustrating the operation of an image processing unit in the photoelectric conversion device according to the first embodiment. 第2実施形態の光電変換装置における画像処理部の構成を示す図。FIG. 10 is a diagram showing the configuration of an image processing unit in a photoelectric conversion device according to a second embodiment. 第3実施形態の光電変換装置における画像処理部の構成を示す図。FIG. 10 is a diagram showing the configuration of an image processing unit in a photoelectric conversion device according to a third embodiment. 第3実施形態の光電変換装置の動作を例示する図。10A to 10C are diagrams illustrating the operation of a photoelectric conversion device according to a third embodiment. 第4実施形態の光電変換装置における画像処理部の動作を例示する図。FIG. 10 is a diagram illustrating the operation of an image processing unit in the photoelectric conversion device according to the fourth embodiment. 第5実施形態の光電変換装置における画像処理部の動作を例示する図。FIG. 13 is a diagram illustrating the operation of an image processing unit in a photoelectric conversion device according to a fifth embodiment. 第6実施形態の光電変換装置における画像処理部の動作を例示する図。13A and 13B are diagrams illustrating the operation of an image processing unit in a photoelectric conversion device according to a sixth embodiment. 第1演算器の変形例を示す図。FIG. 10 is a diagram showing a modified example of the first computing unit. 第1演算器におけるデータ変換器の具体例を示す図。FIG. 10 is a diagram showing a specific example of a data converter in the first computing unit. ビット幅拡張部の動作を模式的に示す図。FIG. 4 is a diagram schematically illustrating the operation of a bit width expanding unit. 非線形補正部の動作を模式的に示す図。FIG. 4 is a diagram illustrating the operation of a nonlinear correction unit. スムージング処理部の動作を模式的に示す図。FIG. 4 is a diagram illustrating the operation of a smoothing processing unit. 第7実施形態の光電変換システムの構成を示す図。FIG. 13 is a diagram showing the configuration of a photoelectric conversion system according to a seventh embodiment. 第1適用例を示す図。FIG. 10 is a diagram showing a first application example. 第2適用例を示す図。FIG. 10 is a diagram showing a second application example. 第3適用例を示す図。FIG. 10 is a diagram showing a third application example. 第4適用例を示す図。FIG. 10 is a diagram showing a fourth application example. 第5適用例を示す図。FIG. 10 is a diagram showing a fifth application example. 第6適用例を示す図。FIG. 10 is a diagram showing a sixth application example. 第7適用例を示す図。FIG. 13 is a diagram showing a seventh application example.

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。 The following describes the embodiments in detail with reference to the attached drawings. Note that the following embodiments do not limit the scope of the claimed invention. While the embodiments describe multiple features, not all of these features are necessarily essential to the invention, and multiple features may be combined in any desired manner. Furthermore, in the attached drawings, the same reference numbers are used to designate identical or similar components, and redundant explanations will be omitted.

本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から光電変換装置を視ることであり、該光入射面に対する正射影と同義である。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。 In this specification, a planar view refers to viewing the photoelectric conversion device from a direction perpendicular to the light incident surface of the semiconductor layer, and is synonymous with an orthogonal projection onto the light incident surface. Furthermore, a cross-sectional view refers to a surface in a direction perpendicular to the light incident surface of the semiconductor layer. Note that if the light incident surface of the semiconductor layer is rough when viewed microscopically, the planar view is defined based on the light incident surface of the semiconductor layer when viewed macroscopically.

本発明は、光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置に適用されうる。そのような光電変換装置の一例として、以下では、各画素がアバランシェフォトダイオード(以下、APDとも記載する)を有する光電変換装置を説明する。しかし、本発明は、例えば、EMCCDと呼ばれる光電変換装置、または、シンチレータを備える光電変換装置、などのような他の光電変換装置にも適用されうる。 The present invention can be applied to a photoelectric conversion device having multiple pixels that count photons and output count values. As an example of such a photoelectric conversion device, a photoelectric conversion device in which each pixel has an avalanche photodiode (hereinafter also referred to as an APD) will be described below. However, the present invention can also be applied to other photoelectric conversion devices, such as a photoelectric conversion device called an EMCCD or a photoelectric conversion device that includes a scintillator.

以下の例示的な実施形態の説明においては、アバランシェフォトダイオード(APD)のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ第1極性の電荷を多数キャリアとする第1導電型の半導体領域とはN型半導体領域であり、信号電荷と異なる第2極性の電荷を多数キャリアとする第2導電型の半導体領域とはP型半導体領域である。なお、APDのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ第1極性の電荷を多数キャリアとする第1導電型の半導体領域はP型半導体領域であり、信号電荷と異なる第2極性の電荷を多数キャリアとする第2導電型の半導体領域とはN型半導体領域である。以下では、APDの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。 In the following description of exemplary embodiments, the anode of the avalanche photodiode (APD) is held at a fixed potential, and the signal is extracted from the cathode side. Therefore, the first conductivity type semiconductor region in which charges of a first polarity, the same as the signal charge, are the majority carriers is an N-type semiconductor region, and the second conductivity type semiconductor region in which charges of a second polarity, different from the signal charge, are the majority carriers is a P-type semiconductor region. Note that the present invention also applies when the cathode of the APD is held at a fixed potential and the signal is extracted from the anode side. In this case, the first conductivity type semiconductor region in which charges of a first polarity, the same as the signal charge, are the majority carriers is a P-type semiconductor region, and the second conductivity type semiconductor region in which charges of a second polarity, different from the signal charge, are the majority carriers is an N-type semiconductor region. The following description will be given of a case in which one node of the APD is held at a fixed potential, but the potentials of both nodes may fluctuate.

まず、後述する複数の実施形態の光電変換装置及びその駆動方法において共通する基本的な構成および駆動方法について、図1、図2、図3、図4、図5を参照しながら説明する。 First, the basic configuration and driving method common to the photoelectric conversion devices and driving methods of the multiple embodiments described below will be described with reference to Figures 1, 2, 3, 4, and 5.

図1は、実施形態の光電変換装置100の基本構成を示す図である。ここでは、光電変換装置100が積層型の光電変換装置として構成された例を説明するが、本発明は、積層型以外の光電変換装置にも適用可能である。光電変換装置100は、例えば、センサ基板11と、回路基板21とを含む複数の基板が積層され、且つ、該複数の基板が電気的に接続されることにより構成されうる。センサ基板11は、後述する光電変換素子102を有する第1半導体層と、第1配線構造と、を有しうる。回路基板21は、後述する画素内処理部103等の回路を有する第2半導体層と、第2配線構造と、を有しうる。光電変換装置100は、例えば、第2半導体層、第2配線構造、第1配線構造、第1半導体層の順に積層して構成されうる。以下の実施形態として説明される光電変換装置100は、例えば、裏面照射型の光電変換装置でありうるが、本発明に係る光電変換装置は、表面照射型の光電変換装置として構成されてもよい。 Figure 1 illustrates the basic configuration of a photoelectric conversion device 100 according to an embodiment. Here, an example is described in which the photoelectric conversion device 100 is configured as a stacked-type photoelectric conversion device. However, the present invention is also applicable to photoelectric conversion devices other than stacked-type photoelectric conversion devices. The photoelectric conversion device 100 can be configured, for example, by stacking multiple substrates, including a sensor substrate 11 and a circuit substrate 21, and electrically connecting the multiple substrates. The sensor substrate 11 can have a first semiconductor layer having a photoelectric conversion element 102 (described below) and a first wiring structure. The circuit substrate 21 can have a second semiconductor layer having circuits such as an intra-pixel processing unit 103 (described below) and a second wiring structure. The photoelectric conversion device 100 can be configured, for example, by stacking the second semiconductor layer, the second wiring structure, the first wiring structure, and the first semiconductor layer in this order. The photoelectric conversion device 100 described in the following embodiment can be, for example, a back-illuminated photoelectric conversion device. However, the photoelectric conversion device according to the present invention can also be configured as a front-illuminated photoelectric conversion device.

センサ基板11は、複数の画素を有する画素アレイ領域12と、画素アレイ領域12の周辺に配置された周辺領域13とを含む半導体層を含みうる。画素アレイ領域12の外縁とセンサ基板11の外縁(外縁を含むスクライブ領域)との間の領域は、周辺領域13でありうる。周辺領域13には、能動素子等の回路素子が配置されてもよいし、能動素子等の回路素子が配置されなくてもよい。回路基板21は、画素アレイ領域12の画素によって検出された信号を処理する回路領域22を含む半導体層を含みうる。 The sensor substrate 11 may include a semiconductor layer including a pixel array region 12 having a plurality of pixels and a peripheral region 13 arranged around the pixel array region 12. The region between the outer edge of the pixel array region 12 and the outer edge of the sensor substrate 11 (the scribe region including the outer edge) may be the peripheral region 13. Circuit elements such as active elements may or may not be arranged in the peripheral region 13. The circuit substrate 21 may include a semiconductor layer including a circuit region 22 that processes signals detected by the pixels in the pixel array region 12.

図2は、センサ基板11の構成例を示す図である。画素アレイ領域12には、複数の画素101が複数の行および複数の列を構成するように2次元状アレイ状に配置されうる。各画素101は、アバランシェフォトダイオード(APD)を含む光電変換素子102を含みうる。 Figure 2 is a diagram showing an example configuration of the sensor substrate 11. In the pixel array region 12, multiple pixels 101 can be arranged in a two-dimensional array to form multiple rows and multiple columns. Each pixel 101 can include a photoelectric conversion element 102 that includes an avalanche photodiode (APD).

画素アレイ領域12に配置された画素101は、画像を形成するための画素でありうる。しかし、センサ基板11あるいは光電変換装置100がTOF(Time of Flight)に適用される場合には、各画素101は、画像を形成するための画素でなくてもよい。すなわち、画素101は、光が到達した時刻と光量を測定するための画素であってもよい。 The pixels 101 arranged in the pixel array region 12 can be pixels for forming an image. However, when the sensor substrate 11 or the photoelectric conversion device 100 is applied to TOF (Time of Flight), each pixel 101 does not have to be a pixel for forming an image. In other words, the pixel 101 can be a pixel for measuring the time and amount of light that arrives.

図3は、回路基板21の構成を示す図である。回路基板21は、例えば、光電変換素子102で光電変換によって生成された電荷(信号電荷)に応じて生成される信号(電気信号)を処理する画素内処理部103を含みうる。回路基板21はまた、読出回路112、制御パルス生成部115、水平走査回路111、信号線113、垂直走査回路110、画像処理部120を含みうる。1つの画素内処理部103は、1つの画素101に対して設けられうる。図2の光電変換素子102と図3の画素内処理部103とは、画素101毎に設けられた接続配線を介して電気的に接続されうる。 Figure 3 is a diagram showing the configuration of the circuit board 21. The circuit board 21 may include, for example, an in-pixel processing unit 103 that processes a signal (electrical signal) generated in response to charge (signal charge) generated by photoelectric conversion in the photoelectric conversion element 102. The circuit board 21 may also include a readout circuit 112, a control pulse generation unit 115, a horizontal scanning circuit 111, signal lines 113, a vertical scanning circuit 110, and an image processing unit 120. One in-pixel processing unit 103 may be provided for one pixel 101. The photoelectric conversion element 102 in Figure 2 and the in-pixel processing unit 103 in Figure 3 may be electrically connected via connection wiring provided for each pixel 101.

垂直走査回路110は、例えば、制御パルス生成部115から供給された第1制御パルスを受けて第2制御パルスを生成し、各画素101に第2制御パルスを供給するように構成されうる。垂直走査回路110は、例えば、シフトレジスタおよびアドレスデコーダ等の論理回路を含みうる。画素101の光電変換素子102から出力された信号は、その画素101に対応して設けられた画素内処理部103で処理されうる。画素内処理部103は、カウンタおよびメモリ等を含むことができ、メモリはデジタル値を保持しうる。 The vertical scanning circuit 110 may be configured, for example, to receive a first control pulse supplied from the control pulse generation unit 115, generate a second control pulse, and supply the second control pulse to each pixel 101. The vertical scanning circuit 110 may include logic circuits such as a shift register and an address decoder. The signal output from the photoelectric conversion element 102 of each pixel 101 may be processed by an in-pixel processing unit 103 provided corresponding to that pixel 101. The in-pixel processing unit 103 may include a counter, memory, etc., and the memory may store digital values.

水平走査回路111は、デジタル信号を保持した各画素101のメモリから信号を読み出すために、各列を順次に選択する第3制御パルスを画素内処理部103に供給するように構成されうる。回路基板21は、複数の信号線113を有しうる。複数の信号線113には、垂直走査回路110により選択された行の画素101に割り当てられた画素内処理部103から画素信号が出力される。複数の信号線113に出力された画素信号は、読出回路112によって読み出され、水平走査回路111による制御の下で読出回路112から画像処理部120に順次に供給されうる。画像処理部120は、読出回路112から順次に供給されるカウント値(画素信号)に対してTIIRフィルタ処理を施し、これによって得られるデータを出力部114に提供する。出力部114は、画像処理部120から提供されるデータを光電変換装置100の外部の記録部または信号処理部に出力しうる。 The horizontal scanning circuit 111 may be configured to supply the in-pixel processing unit 103 with a third control pulse that sequentially selects each column in order to read out a signal from the memory of each pixel 101 that holds a digital signal. The circuit board 21 may have multiple signal lines 113. Pixel signals are output to the multiple signal lines 113 from the in-pixel processing unit 103 assigned to the pixels 101 in the row selected by the vertical scanning circuit 110. The pixel signals output to the multiple signal lines 113 may be read out by the readout circuit 112 and sequentially supplied from the readout circuit 112 to the image processing unit 120 under the control of the horizontal scanning circuit 111. The image processing unit 120 performs TIIR filtering on the count values (pixel signals) sequentially supplied from the readout circuit 112, and provides the resulting data to the output unit 114. The output unit 114 may output the data provided by the image processing unit 120 to a recording unit or signal processing unit external to the photoelectric conversion device 100.

図2において、画素アレイ領域12における光電変換素子102あるいは画素101の配列は1次元状であってもよい。各画素内処理部103は、少なくとも2つの光電変換素子102あるいは画素101に対して割り当てられてもよい。 In FIG. 2, the photoelectric conversion elements 102 or pixels 101 in the pixel array region 12 may be arranged one-dimensionally. Each intra-pixel processing unit 103 may be assigned to at least two photoelectric conversion elements 102 or pixels 101.

図2および図3に示すように、平面視で画素アレイ領域12に重なる領域に、複数の画素内処理部103が配されうる。そして、平面視で、センサ基板11の外縁と画素アレイ領域12の外縁との間の領域に重なるように、垂直走査回路110、水平走査回路111、読出回路112、出力部114、制御パルス生成部115、画像処理部120が配されうる。言い換えると、平面視において、センサ基板11の周辺領域13に重なる領域に、垂直走査回路110、水平走査回路111、読出回路112、出力部114、制御パルス生成部115、画像処理部120が配置されうる。 As shown in Figures 2 and 3, multiple intra-pixel processing units 103 may be arranged in a region overlapping the pixel array region 12 in a planar view. Then, the vertical scanning circuit 110, horizontal scanning circuit 111, readout circuit 112, output unit 114, control pulse generation unit 115, and image processing unit 120 may be arranged so as to overlap the region between the outer edge of the sensor substrate 11 and the outer edge of the pixel array region 12 in a planar view. In other words, the vertical scanning circuit 110, horizontal scanning circuit 111, readout circuit 112, output unit 114, control pulse generation unit 115, and image processing unit 120 may be arranged in a region overlapping the peripheral region 13 of the sensor substrate 11 in a planar view.

図4は、図2における1つの画素101及び図3における1つの画素内処理部103の等価回路が例示されている。光電変換素子102は、APD201を含む。APD201は、光電変換により入射光に応じた電荷対を生成する。APD201のアノードには、電圧VL(第1電圧)が供給される。また、APD201のカソードには、アノードに供給される電圧VLよりも高い電圧VH(第2電圧)が供給されうる。アノードとカソードとの間には、APD201がアバランシェ増倍動作を引き起こしうる逆バイアス電圧(所定電圧)が供給されうる。アノードとカソードとの間にそのような逆バイアス電圧が供給された状態とすることで、入射光によって生じた電荷がアバランシェ増倍動作を引き起こし、アバランシェ電流が発生しうる。 Figure 4 illustrates an equivalent circuit of one pixel 101 in Figure 2 and one in-pixel processing unit 103 in Figure 3. The photoelectric conversion element 102 includes an APD 201. The APD 201 generates charge pairs in response to incident light through photoelectric conversion. A voltage VL (first voltage) is supplied to the anode of the APD 201. A voltage VH (second voltage) higher than the voltage VL supplied to the anode can be supplied to the cathode of the APD 201. A reverse bias voltage (predetermined voltage) that can cause the APD 201 to perform avalanche multiplication can be supplied between the anode and cathode. With such a reverse bias voltage supplied between the anode and cathode, charges generated by incident light can cause avalanche multiplication, generating an avalanche current.

アノードとカソードとの間の電圧が降伏電圧より大きい電圧でAPDを動作させるモードは、ガイガーモードと呼ばれる。アノードとカソードとの間の電圧が降伏電圧近傍またはそれ以下の電圧でAPDを動作させるモードは、リニアモードと呼ばれる。ガイガーモードで動作させるAPDは、SPADは呼ばれる。例えば、電圧VL(第1電圧)は-30V、電圧VH(第2電圧)は1Vである。APD201は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。 A mode in which an APD is operated with a voltage between the anode and cathode greater than the breakdown voltage is called Geiger mode. A mode in which an APD is operated with a voltage between the anode and cathode close to or less than the breakdown voltage is called linear mode. An APD operated in Geiger mode is called a SPAD. For example, the voltage VL (first voltage) is -30 V and the voltage VH (second voltage) is 1 V. The APD 201 may be operated in either linear mode or Geiger mode.

クエンチ素子202は、電圧VHを供給する電源とAPD201とを接続するように配置されうる。クエンチ素子202は、アバランシェ増倍動作による信号増倍時に負荷回路(クエンチ回路)として機能し、APD201に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ(クエンチ動作)。また、クエンチ素子202は、クエンチ動作で電圧降下した分の電流を流すことにより、APD201に供給する電圧を電圧VHへと戻す働きを持つ(リチャージ動作)。 The quench element 202 can be arranged to connect the APD 201 to a power supply that supplies voltage VH. The quench element 202 functions as a load circuit (quench circuit) during signal multiplication by avalanche multiplication, suppressing the voltage supplied to the APD 201 and suppressing avalanche multiplication (quench operation). The quench element 202 also returns the voltage supplied to the APD 201 to voltage VH by passing a current equivalent to the voltage drop caused by the quench operation (recharge operation).

画素内処理部103は、波形整形部210、カウンタ回路211、選択回路212を含みうる。画素内処理部103は、波形整形部210、カウンタ回路211、選択回路212の少なくとも1つを含む回路であってよい。波形整形部210は、光子検出時に得られるAPD201のカソードの電位変化を整形して、パルス信号を出力しうる。波形整形部210としては、例えば、インバータ回路が用いられうる。図4では、波形整形部210が1つのインバータで構成されているが、波形整形部210は、複数のインバータの直列接続を含んでもよいし、波形整形効果がある他の回路を含んでもよい。 The intra-pixel processing unit 103 may include a waveform shaping unit 210, a counter circuit 211, and a selection circuit 212. The intra-pixel processing unit 103 may be a circuit including at least one of the waveform shaping unit 210, the counter circuit 211, and the selection circuit 212. The waveform shaping unit 210 may shape the potential change of the cathode of the APD 201 obtained during photon detection and output a pulse signal. The waveform shaping unit 210 may be, for example, an inverter circuit. In FIG. 4, the waveform shaping unit 210 is composed of a single inverter, but the waveform shaping unit 210 may include multiple inverters connected in series, or may include other circuits that have a waveform shaping effect.

カウンタ回路211は、波形整形部210から出力されたパルス信号をカウントし、カウント値を保持しうる。また、カウンタ回路211は、駆動線213を介して制御パルスpRESが供給されることによって、カウンタ回路211に保持されたカウント値をリセットするように構成されうる。選択回路212には、図3の垂直走査回路110から、図4の駆動線214(図3では不図示)を介して制御パルスpSELが供給され、カウンタ回路211と信号線113との電気的な接続、非接続を切り替えうる。選択回路212は、例えば、信号を出力するためのバッファ回路などを含みうる。 The counter circuit 211 can count the pulse signals output from the waveform shaping unit 210 and hold the count value. The counter circuit 211 can also be configured to reset the count value held in the counter circuit 211 when a control pulse pRES is supplied via a drive line 213. The selection circuit 212 can receive a control pulse pSEL from the vertical scanning circuit 110 in FIG. 3 via a drive line 214 in FIG. 4 (not shown in FIG. 3), and can switch between electrical connection and disconnection between the counter circuit 211 and the signal line 113. The selection circuit 212 can include, for example, a buffer circuit for outputting a signal.

クエンチ素子202とAPD201との間、および/または、光電変換素子102と画素内処理部103との間にトランジスタ等のスイッチを配して、スイッチによって電気的な接続を制御してもよい。同様に、光電変換素子102に対する電圧VHおよび/または電圧VLの供給をトランジスタ等のスイッチによって制御してもよい。 Switches such as transistors may be arranged between the quench element 202 and the APD 201 and/or between the photoelectric conversion element 102 and the intra-pixel processing unit 103, and the electrical connection may be controlled by the switches. Similarly, the supply of voltage VH and/or voltage VL to the photoelectric conversion element 102 may be controlled by switches such as transistors.

光電変換装置100は、カウンタ回路211の代わりに、時間・デジタル変換回路(Time to Digital Converter:以下、TDC)、およびメモリを用いて、パルス検出タイミングを取得するように構成されてもよい。波形整形部210から出力されたパルス信号の発生タイミングは、TDCによってデジタル信号に変換されうる。TDCには、パルス信号のタイミングの測定のために、図1の垂直走査回路110から駆動線を介して、制御パルスpREF(参照信号)が供給されうる。TDCは、制御パルスpREFを基準として、波形整形部210を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得しうる。 The photoelectric conversion device 100 may be configured to acquire pulse detection timing using a time-to-digital converter (TDC) and memory instead of the counter circuit 211. The generation timing of the pulse signal output from the waveform shaping unit 210 may be converted into a digital signal by the TDC. To measure the timing of the pulse signal, a control pulse pREF (reference signal) may be supplied to the TDC from the vertical scanning circuit 110 in FIG. 1 via a drive line. The TDC may acquire, as a digital signal, a signal obtained by converting the input timing of the signal output from each pixel via the waveform shaping unit 210 into a relative time based on the control pulse pREF.

図5は、APD201の動作と出力信号との関係を模式的に示した図である。図5(a)は、図4からAPD201、クエンチ素子202、波形整形部210を抜粋して示した図である。ここで、波形整形部210の入力側をnode A、出力側をnode Bとする。図5(b)は、図5(a)のnode Aの波形変化を示し、図5(c)は、図5(a)のnode Bの波形変化を示す。 Figure 5 is a diagram that schematically illustrates the relationship between the operation of APD 201 and the output signal. Figure 5(a) is a diagram that excerpts APD 201, quench element 202, and waveform shaping unit 210 from Figure 4. Here, the input side of waveform shaping unit 210 is referred to as node A, and the output side is referred to as node B. Figure 5(b) shows the waveform change at node A in Figure 5(a), and Figure 5(c) shows the waveform change at node B in Figure 5(a).

時刻t0から時刻t1の間において、図5(a)のAPD201には、VH-VLの電位差が印加されている。時刻t1において光子がAPD201に入射すると、APD201でアバランシェ増倍動作が引き起こされ、クエンチ素子202にアバランシェ増倍電流が流れて、node Aの電圧は降下する。電圧降下量がさらに大きくなり、APD201に印加される電位差が小さくなると、時刻t2のようにAPD201のアバランシェ増倍動作が停止し、node Aの電圧レベルはある一定値以上降下しなくなる。その後、時刻t2から時刻t3の間において、node Aには電圧VLから電圧降下分を補う電流が流れ、時刻t3においてnode Aは元の電位レベルに静定する。このとき、node Aにおいて出力波形がある閾値を越えた部分は、波形整形部210で波形整形され、nodeBで信号として出力される。 Between time t0 and time t1, a potential difference of VH-VL is applied to APD201 in Figure 5(a). When a photon is incident on APD201 at time t1, avalanche multiplication occurs in APD201, an avalanche multiplication current flows through quench element 202, and the voltage at node A drops. When the voltage drop increases further and the potential difference applied to APD201 decreases, the avalanche multiplication operation of APD201 stops, as at time t2, and the voltage level at node A no longer drops by more than a certain value. Thereafter, between time t2 and time t3, a current flows through node A from voltage VL to compensate for the voltage drop, and at time t3, node A settles to its original potential level. At this time, the portion of the output waveform at node A that exceeds a certain threshold is shaped by the waveform shaping unit 210 and output as a signal at node B.

なお、信号線113の配置、読出回路112、出力部114、画像処理部120等の配置は図3に記載された配置に限定されない。例えば、信号線113が行方向に延びて配され、読出回路112が信号線113の延びる先に配されていてもよい。 Note that the arrangement of the signal lines 113, readout circuits 112, output units 114, image processing units 120, etc. is not limited to the arrangement shown in FIG. 3. For example, the signal lines 113 may be arranged to extend in the row direction, and the readout circuits 112 may be arranged at the ends of the signal lines 113.

以下、光電変換装置100のいくつかの実施形態を説明する。まず、第1実施形態の光電変換装置100について説明する。図6は、第1実施形態の光電変換装置100における画像処理部120の構成を示す図である。画像処理部120には、各画素101から信号線113および読出回路112を介してカウント値が提供されうる。このカウント値は、前述のように、画素101において光子をカウントして得られる。画像処理部120は、例えば、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406を含みうる。ただし、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406の少なくとも1つは、画素101に配置されてもよい。 Several embodiments of the photoelectric conversion device 100 are described below. First, a photoelectric conversion device 100 according to the first embodiment is described. Figure 6 is a diagram showing the configuration of the image processing unit 120 in the photoelectric conversion device 100 according to the first embodiment. A count value can be provided to the image processing unit 120 from each pixel 101 via the signal line 113 and the readout circuit 112. As described above, this count value is obtained by counting photons in the pixel 101. The image processing unit 120 can include, for example, a memory 403, a first computing unit 410, a second computing unit 420, an adder 401, and a memory controller 406. However, at least one of the memory 403, the first computing unit 410, the second computing unit 420, the adder 401, and the memory controller 406 may be located in the pixel 101.

メモリ403は、例えば、DRAM、SRAM、MRAM、FeRAM、ReRAMおよびEEPROMのいずれかで構成されうるが、例えば、フリップフロップまたはラッチ回路の集合体等で構成されてもよい。メモリ403は、1フレーム分のデータを保持可能なフレームメモリを構成しうる。1フレームは、画素アレイ領域12に配置された複数の画素101のデータで構成されうる。第1演算器410は、各画素101において生成されるカウント値と第1係数(ここでは、(1-α))とを乗算して第1演算値を生成し、該第1演算値を加算器401に提供するように構成されうる。第2演算器420は、メモリ403から提供されるデータ(メモリ403によって保持された保持値)と第2係数(ここでは、α)とを乗算して第2演算値を生成し、該第2演算値を加算器401に提供するように構成されうる。この例では、第1係数が(1-α)であり、第2係数がαであり、第1係数と第2係数との和が1である例である。しかし、第1係数と第2係数として、互いに相関を有しない独立した係数が与えられてもよい。第1係数は、0より大きく1より小さい値でありうる。第2係数は、0より大きく1より小さい値でありうる。 The memory 403 may be composed of, for example, DRAM, SRAM, MRAM, FeRAM, ReRAM, or EEPROM, but may also be composed of, for example, a collection of flip-flops or latch circuits. The memory 403 may constitute a frame memory capable of holding one frame's worth of data. One frame may be composed of data from multiple pixels 101 arranged in the pixel array region 12. The first calculator 410 may be configured to multiply a count value generated in each pixel 101 by a first coefficient (here, (1-α)) to generate a first calculation value and provide the first calculation value to the adder 401. The second calculator 420 may be configured to multiply data provided from the memory 403 (the value held by the memory 403) by a second coefficient (here, α) to generate a second calculation value and provide the second calculation value to the adder 401. In this example, the first coefficient is (1-α), the second coefficient is α, and the sum of the first and second coefficients is 1. However, the first and second coefficients may be independent coefficients that are not correlated with each other. The first coefficient may be a value greater than 0 and less than 1. The second coefficient may be a value greater than 0 and less than 1.

加算器401は、第1演算器410から提供される第1演算値と第2演算器420から提供される第2演算値とを加算して加算値を生成するように構成されうる。メモリコントローラ406は、メモリ403に格納されたデータ(メモリ403によって保持された保持値)を加算器401によって生成された加算値に従って更新するように構成されうる。メモリコントローラ406は、例えば、メモリ403に格納されたデータを加算器401によって生成された加算値によって上書きするように構成されうる。メモリコントローラ406がメモリ403にデータを書き込んだり、メモリ403からデータを読み出したりするために、メモリコントローラ406とメモリ403とは、データバスDATAおよびアドレスバスADDで接続されうる。 The adder 401 may be configured to add a first calculation value provided by the first calculation unit 410 and a second calculation value provided by the second calculation unit 420 to generate an addition value. The memory controller 406 may be configured to update data stored in the memory 403 (a value held by the memory 403) according to the addition value generated by the adder 401. The memory controller 406 may be configured, for example, to overwrite data stored in the memory 403 with the addition value generated by the adder 401. The memory controller 406 and the memory 403 may be connected by a data bus DATA and an address bus ADD so that the memory controller 406 can write data to the memory 403 or read data from the memory 403.

第1演算器410によって生成される第1演算値のビット数は、各画素101から信号線113および読出回路112を介して提供されるカウント値のビット数より大きい。一例において、画素101から信号線113および読出回路112を介して提供されるカウント値のビット数は4であり、第1演算器410によって生成される第1演算値のビット数は8である。第2演算器420によって生成される第2演算値のビット数、および、加算器401によって生成される加算値のビット数は、各画素101から信号線113および読出回路112を介して提供されるカウント値のビット数より大きい。一例において、第2演算器420によって生成される第2演算値のビット数は8であり、加算器401によって生成される加算値のビット数は8である。 The number of bits of the first calculation value generated by the first calculation unit 410 is greater than the number of bits of the count value provided from each pixel 101 via the signal line 113 and readout circuit 112. In one example, the number of bits of the count value provided from the pixel 101 via the signal line 113 and readout circuit 112 is 4, and the number of bits of the first calculation value generated by the first calculation unit 410 is 8. The number of bits of the second calculation value generated by the second calculation unit 420 and the number of bits of the sum value generated by the adder 401 are greater than the number of bits of the count value provided from each pixel 101 via the signal line 113 and readout circuit 112. In one example, the number of bits of the second calculation value generated by the second calculation unit 420 is 8, and the number of bits of the sum value generated by the adder 401 is 8.

第1演算器410は、例えば、データ変換器402および第1乗算器404を含みうる。データ変換器402は、各画素101から信号線113および読出回路112を介して提供されるカウント値のビット数(ビット幅)を拡張するように構成されうる。第1乗算器404は、データ変換器402によってビット数(ビット幅)が拡張されたカウント値と第1係数(1-α)とを乗算して第1演算値を生成する第1乗算器404とを含みうる。第2演算器405は、メモリ403から提供されるデータ(メモリ403によって保持された保持値)と第2係数(α)とを乗算して第2演算値を生成する第2乗算器405を含みうる。メモリコントローラ406は、フレーム周期ごとに、1フレーム分のデータ(画像データ)をメモリ403から読み出して出力部407を介して光電変換装置100の外部に出力するように構成されうる。なお、出力部407は、出力部114の全部または一部を構成してもよいし、出力部407の後段側に出力部407が設けられてもよい。 The first calculator 410 may include, for example, a data converter 402 and a first multiplier 404. The data converter 402 may be configured to expand the number of bits (bit width) of the count value provided from each pixel 101 via the signal line 113 and the readout circuit 112. The first multiplier 404 may include a first multiplier that multiplies the count value, the number of bits (bit width) of which has been expanded by the data converter 402, by a first coefficient (1-α) to generate a first calculated value. The second calculator 405 may include a second multiplier that multiplies data provided from the memory 403 (a value held by the memory 403) by a second coefficient (α) to generate a second calculated value. The memory controller 406 may be configured to read one frame's worth of data (image data) from the memory 403 for each frame period and output the data to the outside of the photoelectric conversion device 100 via the output unit 407. Note that the output unit 407 may constitute all or part of the output unit 114, or the output unit 407 may be provided downstream of the output unit 407.

メモリコントローラ406は、光電変換装置100が搭載された撮像装置の振動による像ブレ(カメラブレ)を補正するための補正信号MBCに基づいて、加算値に従って更新されるべきメモリ403のアドレスを決定(補正)してもよい。 The memory controller 406 may determine (correct) the address of the memory 403 to be updated according to the added value based on a correction signal MBC for correcting image blur (camera shake) caused by vibration of the imaging device in which the photoelectric conversion device 100 is installed.

複数の画素101、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406は、1つの半導体チップ(パッケージされた半導体装置)に配置されている。また、1つの半導体チップにおいて、複数の画素101が1つの半導体層に配置され、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406の少なくとも1つが他の半導体層に配置されうる。しかし、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406は、2以上の半導体層に分配して配置されてもよい。 The multiple pixels 101, memory 403, first computing unit 410, second computing unit 420, adder 401, and memory controller 406 are arranged on a single semiconductor chip (packaged semiconductor device). Alternatively, on a single semiconductor chip, the multiple pixels 101 may be arranged on one semiconductor layer, and at least one of the memory 403, first computing unit 410, second computing unit 420, adder 401, and memory controller 406 may be arranged on another semiconductor layer. However, the memory 403, first computing unit 410, second computing unit 420, adder 401, and memory controller 406 may be distributed and arranged across two or more semiconductor layers.

図7は、第1実施形態の光電変換装置100の動作を例示的に示している。一例において、光電変換装置100から外部に1フレーム分の画像データを出力する周期を1フレーム期間と呼ぶ。1フレーム期間は、M個のサブフレーム期間で構成されうる。1サブフレーム期間において、画素アレイ領域12を構成する全ての画素101のカウント値が読出回路112によって読み出されて画像処理部120に提供されうる。画像処理部120は、1フレーム期間においてM個のサブフレームの画像データを対象としてTIIR(Temporal Infinite Impulse Response)フィルタ処理を行うことによって1フレームの画像データを生成し外部に出力しうる。 Figure 7 illustrates an example of the operation of the photoelectric conversion device 100 of the first embodiment. In one example, the cycle in which one frame's worth of image data is output from the photoelectric conversion device 100 to the outside is called one frame period. One frame period can be made up of M subframe periods. During one subframe period, the count values of all pixels 101 that make up the pixel array region 12 can be read out by the readout circuit 112 and provided to the image processing unit 120. The image processing unit 120 can generate one frame of image data by performing TIIR (Temporal Infinite Impulse Response) filtering on the image data of M subframes during one frame period, and output the image data to the outside.

図7において、「フレーム」は「フレーム期間」を示し、「サブフレーム」は「サブフレーム期間」を示す。また、「行選択」は1つの行が選択されている期間である「行選択期間」を示し、「メモリの更新」は、メモリ403のデータが加算器401によって生成された加算値によって更新されている期間を示す。また、「出力」は、光電変換装置100から1フレームの画像データが出力されている期間を示す。図7の例では、ローリングシャッタ方式で画素アレイ領域12の複数の画素101がリセットされ、また、行順次で複数の画素101からカウント値が読み出される。ただし、画素アレイ領域12の複数の画素101は、グローバルシャッタ方式で駆動されてもよい。 In Figure 7, "frame" refers to a "frame period," and "subframe" refers to a "subframe period." Furthermore, "row selection" refers to a "row selection period" during which one row is selected, and "memory update" refers to a period during which the data in memory 403 is updated with the sum generated by adder 401. Furthermore, "output" refers to a period during which one frame of image data is output from photoelectric conversion device 100. In the example of Figure 7, multiple pixels 101 in pixel array region 12 are reset using a rolling shutter method, and count values are read out from multiple pixels 101 in row sequence. However, multiple pixels 101 in pixel array region 12 may also be driven using a global shutter method.

図8は、αが0.5(つまり第1係数および第2係数が0.5)であり、画素101から提供されるカウント値が4ビットであり、データ変換器402がカウント値を4ビット幅から8ビット幅に変換する例を示している。図8において、「カウント値(10進数)」は、画素アレイ領域12の任意位置の画素101から提供されるカウント値を10進数で表記したものであり、「カウント値(2進数)」は、画素101から提供されるカウント値を2進数で表記したものである。図8の例において、画素101から提供されるカウント値のデータは4ビットで構成される(即ち、ビット幅が4である)。図8において、「データ変換後C」は、任意位置の画素101画素101から提供される4ビット幅のカウント値をデータ変換器402によって8ビット幅に変換した後のカウント値Cである。図8の例では、データ変換器402は、任意位置の画素101から提供されるカウント値を、4ビット分、左にシフトすることによってビット数(ビット幅)を拡張する。図8において、「保持値M」は、メモリ403の対応アドレス(画素アレイ領域12の任意に対応するアドレス)から読み出されるデータ(保持値)Mである。 Figure 8 shows an example in which α is 0.5 (i.e., the first and second coefficients are 0.5), the count value provided by pixel 101 is 4 bits, and the data converter 402 converts the count value from 4 bits to 8 bits. In Figure 8, "Count Value (Decimal)" is the count value provided by pixel 101 at an arbitrary position in the pixel array area 12 expressed in decimal, and "Count Value (Binary)" is the count value provided by pixel 101 expressed in binary. In the example of Figure 8, the count value data provided by pixel 101 consists of 4 bits (i.e., the bit width is 4). In Figure 8, "Data After Conversion C" is the count value C after the 4-bit count value provided by pixel 101 at the arbitrary position is converted to 8 bits by the data converter 402. In the example of Figure 8, the data converter 402 expands the number of bits (bit width) of the count value provided by pixel 101 at the arbitrary position by shifting it 4 bits to the left. In FIG. 8, "retained value M" is the data (retained value) M read from the corresponding address in memory 403 (an arbitrary corresponding address in pixel array region 12).

図8において、「(1-α)×C」は、第1乗算器404によって生成される第1演算値を示し、「α×M」は、第2乗算器405によって生成される第2演算値を示している。また、図8において、「(1-α)×C+α×M」は、加算器401によって生成される加算値を2進数で表記したものであり、「(10進数)」は、加算器401によって生成される加算値を10進数で表記したものである。 In FIG. 8, "(1-α)×C" indicates the first calculated value generated by the first multiplier 404, and "α×M" indicates the second calculated value generated by the second multiplier 405. Also in FIG. 8, "(1-α)×C+α×M" is the sum generated by the adder 401 expressed in binary, and "(decimal)" is the sum generated by the adder 401 expressed in decimal.

第1サブフレーム(サブフレーム=1)の期間において、任意位置の画素101から提供されるカウント値である”1101”のビット幅がデータ変換器402によって”11010000”に拡張される。また、第1サブフレームの期間において、第1乗算器404は、”11010000”に第1係数(1-α)=0.5を乗算して第1演算値として”01101000”を生成する。また、第1サブフレームの期間において、第2乗算器405は、メモリ403の対応アドレスに格納された保持値”00000000”に第2係数α=0.5を乗算して第2演算値として”00000000”を生成する。また、第1サブフレームの期間において、加算器401は、第1演算値と第2演算値とを加算して、加算値として”01101000”を生成し、この加算値がメモリ403の対応アドレスに保持値Mとして上書きされる。つまり、メモリ403の対応アドレスのデータである”00000000”が、”01101000”によって更新される。 During the first subframe (subframe = 1), the bit width of the count value "1101" provided from a pixel 101 at an arbitrary position is expanded to "11010000" by the data converter 402. Also during the first subframe, the first multiplier 404 multiplies "11010000" by the first coefficient (1-α) = 0.5 to generate "01101000" as the first calculated value. Also during the first subframe, the second multiplier 405 multiplies the held value "00000000" stored at the corresponding address in the memory 403 by the second coefficient α = 0.5 to generate "00000000" as the second calculated value. Furthermore, during the first subframe, the adder 401 adds the first calculated value and the second calculated value to generate the sum "01101000", which is then overwritten at the corresponding address in the memory 403 as the stored value M. In other words, the data "00000000" at the corresponding address in the memory 403 is updated with "01101000".

第2サブフレーム(サブフレーム=2)の期間において、前記任意位置の画素101から提供されるカウント値である”1010”のビット幅がデータ変換器402によって”10100000”に拡張される。また、第1サブフレームの期間において、第1乗算器404は、”10100000”に第1係数(1-α)=0.5を乗算して第1演算値として”01010000”を生成する。また、第2サブフレームの期間において、第2乗算器405は、メモリ403の対応アドレスに格納された保持値”01101000”に第2係数α=0.5を乗算して第2演算値として”00110100”を生成する。また、第2サブフレームの期間において、加算器401は、第1演算値と第2演算値とを加算して、加算値として”10000100”を生成し、この加算値がメモリ403の対応アドレスに保持値Mとして上書きされる。つまり、メモリ403の対応アドレスのデータである”01101000”が、”10000100”によって更新される。 During the second subframe (subframe = 2), the bit width of the count value "1010" provided from the pixel 101 at the arbitrary position is expanded to "10100000" by the data converter 402. Also, during the first subframe, the first multiplier 404 multiplies "10100000" by the first coefficient (1-α) = 0.5 to generate "01010000" as the first calculated value. Also, during the second subframe, the second multiplier 405 multiplies the held value "01101000" stored at the corresponding address in the memory 403 by the second coefficient α = 0.5 to generate "00110100" as the second calculated value. Furthermore, during the second subframe, the adder 401 adds the first calculation value and the second calculation value to generate the sum "10000100", which is then overwritten at the corresponding address in the memory 403 as the stored value M. In other words, the data at the corresponding address in the memory 403, "01101000", is updated with "10000100".

以下、第2サブフレームから第Mサブフレームの期間において、前記任意位置の画素101から提供されるカウント値およびメモリ403の対応アドレスに格納されているデータ(保持値)に基づいて同様の処理が繰り返される。このようなフィルタ処理は、TIIRフィルタ処理と呼ばれる。本実施形態のように、第1演算器410においてビット幅を拡張することにより、メモリ403の対応アドレスに上書きされるデータは、時間軸において高い分解能でスムージングされ、SNR(信号/ノイズ比)が向上したデータとなり、高い品質の画像が得られる。 Then, during the periods from the second subframe to the Mth subframe, the same processing is repeated based on the count value provided from the pixel 101 at the arbitrary position and the data (retained value) stored at the corresponding address in memory 403. This type of filtering is called TIIR filtering. By expanding the bit width in the first computing unit 410 as in this embodiment, the data overwritten at the corresponding address in memory 403 is smoothed with high resolution on the time axis, resulting in data with an improved SNR (signal-to-noise ratio), and a high-quality image can be obtained.

一方、第1演算器410においてビット幅の拡張が行われない場合、第1演算器410、第2演算器420および加算器401による演算において下位側ビットのデータが失われるので、TIIRフィルタ処理による画像品質の向上を期待することができない。 On the other hand, if the bit width is not expanded in the first computing unit 410, the lower-order bits of data will be lost in the calculations by the first computing unit 410, the second computing unit 420, and the adder 401, and therefore improvement in image quality due to TIIR filter processing cannot be expected.

メモリコントローラ406は、加算器401によって生成される加算値を圧縮して圧縮データを生成し、メモリ403に格納された値を該圧縮データに基づいて更新してもよい。この場合において、第2演算器429は、メモリ403から提供される圧縮データを復元して得られるデータと第2係数とを乗算して第2演算値を生成する。 The memory controller 406 may compress the sum generated by the adder 401 to generate compressed data, and update the value stored in the memory 403 based on the compressed data. In this case, the second calculator 429 multiplies the data obtained by decompressing the compressed data provided by the memory 403 by a second coefficient to generate a second calculation value.

次に、第2実施形態の光電変換装置100について説明する。第2実施形態として言及しない事項は、第1実施形態に従いうる。図9は、第2実施形態の光電変換装置100における画像処理部120の構成を示す図である。第2実施形態では、画像処理部120は、係数決定部408を備えている。係数決定部408は、メモリ403に格納されたデータに基づいて第1係数および第2係数を決定するように構成されうる。図9に示された例では、第1係数が1-αであり、第2係数がαであり、第1係数と第2係数との和が1である例である。しかし、第1係数と第2係数として、互いに相関を有しない独立した係数が与えられてもよい。第1係数は、0より大きく1より小さい値でありうる。第2係数は、0より大きく1より小さい値でありうる。 Next, a photoelectric conversion device 100 according to a second embodiment will be described. Matters not mentioned in the second embodiment may follow the first embodiment. Figure 9 is a diagram showing the configuration of the image processing unit 120 in the photoelectric conversion device 100 according to the second embodiment. In the second embodiment, the image processing unit 120 includes a coefficient determination unit 408. The coefficient determination unit 408 may be configured to determine the first and second coefficients based on data stored in the memory 403. In the example shown in Figure 9, the first coefficient is 1-α, the second coefficient is α, and the sum of the first and second coefficients is 1. However, the first and second coefficients may be independent coefficients that are not correlated with each other. The first coefficient may be a value greater than 0 and less than 1. The second coefficient may be a value greater than 0 and less than 1.

第1係数が1-αであり、第2係数がαである例において、αの値が大きいほど時間方向のスムージング効果が強まり、SNRが向上する一方、被写体ブレが発生しやすくなる。例えば、画素アレイ領域12の任意位置の画素において生成されるカウント値を処理する場合に、メモリ403の対応アドレスのデータの値、または、任意位置の画素を含む領域内の画素群に対応するアドレスのデータの平均値に基づいてαを決定しうる。例えば、高光量(高カウント値)の下ではαを小さくし、低光量(底カウント値)の下ではαを大きくすることで、SNRの向上と被写体ぶれの抑制を両立することができる。 In an example where the first coefficient is 1-α and the second coefficient is α, the larger the value of α, the stronger the smoothing effect in the time direction, improving the SNR but also increasing the likelihood of subject blur. For example, when processing a count value generated for a pixel at an arbitrary position in the pixel array region 12, α can be determined based on the value of the data at the corresponding address in memory 403, or the average value of the data at the address corresponding to a group of pixels within the region that includes the pixel at the arbitrary position. For example, by reducing α under high light levels (high count values) and increasing α under low light levels (low count values), it is possible to improve the SNR and suppress subject blur at the same time.

次に、第3実施形態の光電変換装置100について説明する。第3実施形態として言及しない事項は、第1及び第2実施形態に従いうる。図10は、第3実施形態の光電変換装置100における画像処理部120の構成を示す図である。第3実施形態では、光電変換装置100は、光電変換装置100の外部からトリガ信号TRIGを受信する受信部430を備え、画像処理部120の出力部407は、トリガ信号TRIGの活性化に応答して、メモリ403に格納された1フレームのデータを出力する。一例において、メモリコントローラ406は、トリガ信号TRIGの活性化に応答してメモリ403から1フレーム分のデータを読み出して出力部407を介して外部に出力するように動作しうる。メモリ403と出力部407とはデータバスで接続されてもよく、この場合、メモリ403から出力されるデータは、メモリコントローラ406を経由することなく出力部407に提供され、出力部407から外部に出力されうる。 Next, a photoelectric conversion device 100 according to a third embodiment will be described. Matters not mentioned in the third embodiment may follow those of the first and second embodiments. FIG. 10 is a diagram showing the configuration of the image processing unit 120 in the photoelectric conversion device 100 according to the third embodiment. In the third embodiment, the photoelectric conversion device 100 includes a receiving unit 430 that receives a trigger signal TRIG from outside the photoelectric conversion device 100, and the output unit 407 of the image processing unit 120 outputs one frame of data stored in the memory 403 in response to activation of the trigger signal TRIG. In one example, the memory controller 406 may operate to read one frame of data from the memory 403 in response to activation of the trigger signal TRIG and output the data to the outside via the output unit 407. The memory 403 and the output unit 407 may be connected by a data bus. In this case, the data output from the memory 403 may be provided to the output unit 407 without passing through the memory controller 406, and may be output from the output unit 407 to the outside.

図11は、第2実施形態の光電変換装置100の動作を例示的に示している。メモリコントローラ406は、トリガ信号TRIGの活性化(図11の例では、ハイレベルに遷移)に応答して、メモリ403から1フレームのデータを読み出して出力部407を介して外部に出力するように動作しうる。一例において、メモリコントローラ406は、トリガ信号TRIGが活性化したサブフレームの次のサブフレームの期間において、メモリ403から1フレーム分のデータを読み出して出力部407を介して外部に出力する動作を開始しうる。メモリコントローラ406は、メモリ403から1フレーム分のデータを読み出して外部に出力している期間において、読み出し対象のデータが更新されないように動作しうる。あるいは、アプリケーションによっては、メモリコントローラ406は、メモリ403から1フレーム分のデータを読み出して外部に出力している期間において、読み出し対象のデータが更新されるように動作してもよい。 Figure 11 illustrates an example of the operation of the photoelectric conversion device 100 of the second embodiment. In response to activation of the trigger signal TRIG (transition to high level in the example of Figure 11), the memory controller 406 can operate to read one frame of data from the memory 403 and output it to the outside via the output unit 407. In one example, the memory controller 406 can start an operation to read one frame of data from the memory 403 and output it to the outside via the output unit 407 during the subframe period following the subframe in which the trigger signal TRIG is activated. The memory controller 406 can operate such that the data to be read is not updated during the period in which one frame of data is read from the memory 403 and output to the outside. Alternatively, depending on the application, the memory controller 406 may operate such that the data to be read is updated during the period in which one frame of data is read from the memory 403 and output to the outside.

次に、第4実施形態の光電変換装置100について説明する。第4実施形態として言及しない事項は、第1乃至第3実施形態に従いうる。図12は、第4実施形態の光電変換装置100における画像処理部120の構成を示す図である。第4実施形態では、画像処理部120が係数決定部408を備えているが、第4実施形態の係数決定部408は、第2実施形態の係数決定部408とは異なる。 Next, a photoelectric conversion device 100 according to the fourth embodiment will be described. Matters not mentioned in the fourth embodiment may follow those of the first to third embodiments. Figure 12 is a diagram showing the configuration of the image processing unit 120 in the photoelectric conversion device 100 according to the fourth embodiment. In the fourth embodiment, the image processing unit 120 includes a coefficient determination unit 408, but the coefficient determination unit 408 of the fourth embodiment differs from the coefficient determination unit 408 of the second embodiment.

係数決定部408は、画素アレイ領域12の任意位置の画素のカウント値のビット数をデータ変換器402によって拡張したカウント値と、メモリ403の対応アドレスに格納されたデータとの比較に基づいて第1係数および第2係数を決定するように構成されうる。図12に示された例では、第1係数が1-αであり、第2係数がαであり、第1係数と第2係数との和が1である例である。しかし、第1係数と第2係数として、互いに相関を有しない独立した係数が与えられてもよい。第1係数は、0より大きく1より小さい値でありうる。第2係数は、0より大きく1より小さい値でありうる。 The coefficient determination unit 408 may be configured to determine the first and second coefficients based on a comparison between the count value obtained by expanding the number of bits of the count value of a pixel at an arbitrary position in the pixel array region 12 by the data converter 402 and the data stored at the corresponding address in the memory 403. In the example shown in FIG. 12, the first coefficient is 1-α, the second coefficient is α, and the sum of the first and second coefficients is 1. However, the first and second coefficients may be independent coefficients that are not correlated with each other. The first coefficient may be a value greater than 0 and less than 1. The second coefficient may be a value greater than 0 and less than 1.

係数決定部408は、例えば、データ変換器402から提供されるカウント値とメモリ403から提供されるデータとの値との差が所定値以内である場合は、αの値を基準値より大きくしてスムージング効果を強める。一方、係数決定部408は、この差が所定値より大きい場合(光量変化が大きいと見做せる場合)は、αの値を基準値より小さくして、光量変化への追従を優先させることができる。このような動作により、シーンの中での光量変化の大小に応じてα(つまり、第1係数および第2係数)が設定されるので、SNRの向上と被写体ぶれの抑制を両立することができる。 For example, if the difference between the count value provided by the data converter 402 and the data value provided by the memory 403 is within a predetermined value, the coefficient determination unit 408 increases the value of α above the reference value to strengthen the smoothing effect. On the other hand, if this difference is greater than the predetermined value (if the change in light intensity is considered to be large), the coefficient determination unit 408 can decrease the value of α below the reference value to prioritize tracking of changes in light intensity. Through this operation, α (i.e., the first and second coefficients) is set according to the magnitude of the change in light intensity within the scene, making it possible to achieve both improved SNR and suppression of subject blur.

画像処理部120は、制御部412を備えてもよい。制御部412は、例えば、メモリ403によって保持されたデータ(画像)の異常を検出し、それに応じて画素アレイ領域の複数の画素101(例えば、カウンタ回路211)、読出回路112、メモリ403の全部または一部をリセットしうる。制御部412は、画素アレイ領域12の複数の画素101のリセットの頻度がメモリ403のリセットの頻度より高いようにリセット動作を制御しうる。制御部412は、メモリ403によって保持されたデータ(画像)の異常を検出した場合に、他の処理、例えばノイズ除去処理を実行してもよい。 The image processing unit 120 may include a control unit 412. The control unit 412 may, for example, detect an abnormality in the data (image) held by the memory 403, and accordingly reset all or part of the multiple pixels 101 in the pixel array region (e.g., the counter circuit 211), the readout circuit 112, and the memory 403. The control unit 412 may control the reset operation so that the multiple pixels 101 in the pixel array region 12 are reset more frequently than the memory 403. If the control unit 412 detects an abnormality in the data (image) held by the memory 403, it may perform other processing, such as noise removal processing.

次に、第5実施形態の光電変換装置100について説明する。第5実施形態として言及しない事項は、第1乃至第4実施形態に従いうる。図13は、第5実施形態の光電変換装置100における画像処理部120の構成を示す図である。第5実施形態では、第4実施形態の係数決定部408の変形例を提供する。 Next, we will explain the photoelectric conversion device 100 of the fifth embodiment. Matters not mentioned in the fifth embodiment may follow those of the first to fourth embodiments. Figure 13 is a diagram showing the configuration of the image processing unit 120 in the photoelectric conversion device 100 of the fifth embodiment. The fifth embodiment provides a modified example of the coefficient determination unit 408 of the fourth embodiment.

第4実施形態のように、係数決定部408は、データ変換器402から提供されるカウント値とメモリ403から提供されるデータとの比較に基づいて第1係数および第2係数を決定するように構成されうる。また、係数決定部408は、画素アレイ領域12の任意位置の画素のカウント値のビット数をデータ変換器402によって拡張したカウント値とメモリ403の対応アドレスに格納されたデータとの差分(つまり、光量変化)に応じた情報を生成してもよい。該情報は、出力部407を介して外部に出力されうる。係数決定部408は、該差分が基準値より大きいかどうかを示す2値の情報を生成しうる。 As in the fourth embodiment, the coefficient determination unit 408 may be configured to determine the first and second coefficients based on a comparison between the count value provided by the data converter 402 and the data provided by the memory 403. The coefficient determination unit 408 may also generate information corresponding to the difference (i.e., the change in light intensity) between the count value obtained by expanding the number of bits of the count value of a pixel at an arbitrary position in the pixel array region 12 by the data converter 402 and the data stored at the corresponding address in the memory 403. This information may be output to the outside via the output unit 407. The coefficient determination unit 408 may generate binary information indicating whether the difference is greater than a reference value.

次に、第6実施形態の光電変換装置100について説明する。第6実施形態として言及しない事項は、第1乃至第5実施形態に従いうる。図14は、第6実施形態の光電変換装置100における画像処理部120の構成を示す図である。第6実施形態では、画像処理部120は、第3演算器(第3乗算器)410を備えている。第1演算器410は、各画素101において生成されるカウント値と第1係数(ここでは、γ)とを乗算して第1演算値を生成するように構成されうる。第3演算器410は、メモリ403に第1期間に格納されたデータと第3係数(ここでは、β)とを乗算して第3演算値を生成するように構成されうる。第2演算器420は、メモリ403に第1期間よりも過去の第2期間に格納されたデータと第2係数(ここでは、α)とを乗算して第2演算値を生成ように構成されうる。加算器401は、第1演算値、第2演算値および第3演算値を加算して加算値を生成するように構成されうる。 Next, a photoelectric conversion device 100 according to a sixth embodiment will be described. Matters not mentioned in the sixth embodiment may follow those of the first to fifth embodiments. FIG. 14 is a diagram illustrating the configuration of the image processing unit 120 in the photoelectric conversion device 100 according to the sixth embodiment. In the sixth embodiment, the image processing unit 120 includes a third computing unit (third multiplier) 410. The first computing unit 410 may be configured to multiply a count value generated in each pixel 101 by a first coefficient (γ here) to generate a first computation value. The third computing unit 410 may be configured to multiply data stored in the memory 403 during a first period by a third coefficient (β here) to generate a third computation value. The second computing unit 420 may be configured to multiply data stored in the memory 403 during a second period that precedes the first period by a second coefficient (α here) to generate a second computation value. The adder 401 may be configured to add the first computation value, the second computation value, and the third computation value to generate a sum.

ここで、第1期間では、メモリ403の第1領域403aにデータが書き込まれ、第2期間では、メモリ403の第2領域403bにデータが書き込まれ、第1期間と第2期間との間で、第1領域403aのデータが第2領域403bに転送されうる。他の観点において、加算器401によって生成される加算値の最新バージョンは、第1領域403aに書き込まれ、その前に、第1領域403aのデータが第2領域403bに転送されうる。第1領域403aを構成するメモリと第2領域403bを構成するメモリとは、別体であってもよい。他の制御方法では、第1領域403a、第2領域403bをサブフレーム毎に入れ替えてもよく、その場合は、第1領域403aから第2領域403bへのデータの転送は不要である。 Here, during the first period, data is written to the first area 403a of the memory 403, and during the second period, data is written to the second area 403b of the memory 403. Between the first and second periods, the data in the first area 403a may be transferred to the second area 403b. From another perspective, the latest version of the sum generated by the adder 401 may be written to the first area 403a, and before that, the data in the first area 403a may be transferred to the second area 403b. The memory constituting the first area 403a and the memory constituting the second area 403b may be separate. In another control method, the first area 403a and the second area 403b may be swapped for each subframe, in which case there is no need to transfer data from the first area 403a to the second area 403b.

第6実施形態によれば、現在のサブフレームのデータと、現在のサブフレームより過去の2つのサブフレームのデータとを使ってTIIRフィルタ処理されたデータを得ることができる。これにより、SNRが向上したデータを得ることができる。 According to the sixth embodiment, data processed by the TIIR filter can be obtained using data from the current subframe and data from two subframes prior to the current subframe. This makes it possible to obtain data with an improved SNR.

以下、第1乃至第6実施形態の変形例または具体例を説明する。図15は、第1演算器410の変形例を示す図である。a[3:0]は、任意位置の画素101から読出回路112を介して提供されるカウント値を示すデータ(この例では、4ビット構成)であり、b[3:0]は、第1係数(ここでは、前述の例では(1-α))を示すデータ(この例では、4ビット)である。第1演算器410は、a[3:0]とb[3:0]とを乗算した結果(a×bとして図示)を第1演算値として生成する。この例において、第1演算器410によって生成される第1演算値のビット数は8ビットであり、各画素101から信号線113および読出回路112を介して提供されるカウント値のビット数である4ビットより大きい。 Modifications or specific examples of the first to sixth embodiments will be described below. FIG. 15 is a diagram showing a modification of the first calculator 410. a[3:0] is data (4 bits in this example) indicating the count value provided from a pixel 101 at an arbitrary position via the readout circuit 112, and b[3:0] is data (4 bits in this example) indicating the first coefficient (here, (1-α) in the above example). The first calculator 410 generates the result (shown as a×b) of multiplying a[3:0] and b[3:0] as the first calculation value. In this example, the number of bits of the first calculation value generated by the first calculator 410 is 8 bits, which is greater than the number of bits of the count value provided from each pixel 101 via the signal line 113 and the readout circuit 112, which is 4 bits.

図16は、第1演算器410におけるデータ変換器402の具体例を示す図である。データ変換器402は、例えば、ビット幅拡張部421の他、非線形補正部422およびスムージング処理部423の少なくとも1つを含みうる。 Figure 16 shows a specific example of the data converter 402 in the first computing unit 410. The data converter 402 may include, for example, a bit width expansion unit 421, as well as at least one of a nonlinear correction unit 422 and a smoothing processing unit 423.

図17は、ビット幅拡張部421によるビット幅拡張処理を模式的に示している。ビット幅拡張部421は、画素101から提供されるカウント値(この例では、4ビット)の下位側に1又は複数のビット(この例では、4ビット)を追加する。図17に例示されるようなビット拡張は、後段の回路のmビットの入力端子のうち上位側にnビットのカウント値を与え、下位側に(m-n)ビットの”0”を与えることで実現されてもよい。なお、mとnは、m>nの関係を有する。図18は、非線形補正部422による非線形補正処理を模式的に示している。図18に例示されるように、画素101は、入力光子数と出力レベル(カウント値)とが非線形な特性を有しうる。非線形補正部422は、入力光子数に比例した出力レベル(カウント値)が得られるように、画素101から提供されるカウント値を補正しうる。図19は、スムージング処理部423による空間的なスムージング処理を模式的に示している。スムージング処理の例として、移動平均フィルタないしガウシアンフィルタを含む畳み込み演算、メディアンフィルタを含む非線形演算、フーリエ変換やウェーブレット変換を用いたノイズ除去処理等が挙げられるが、その他の方法を用いてもよい。 Figure 17 schematically illustrates the bit-width expansion process performed by the bit-width expansion unit 421. The bit-width expansion unit 421 adds one or more bits (four bits in this example) to the lower-order side of the count value (four bits in this example) provided by the pixel 101. Bit expansion as illustrated in Figure 17 may be achieved by providing an n-bit count value to the upper-order side of an m-bit input terminal of a downstream circuit and providing (m-n) bits of "0" to the lower-order side. Note that m and n have a relationship of m > n. Figure 18 schematically illustrates the nonlinear correction process performed by the nonlinear correction unit 422. As illustrated in Figure 18, the pixel 101 may have a nonlinear characteristic in which the number of input photons and the output level (count value) are related nonlinearly. The nonlinear correction unit 422 may correct the count value provided by the pixel 101 so as to obtain an output level (count value) proportional to the number of input photons. Figure 19 schematically illustrates the spatial smoothing process performed by the smoothing processing unit 423. Examples of smoothing processes include convolution operations including moving average filters or Gaussian filters, nonlinear operations including median filters, and noise removal processes using Fourier transforms or wavelet transforms, but other methods may also be used.

図20は、第7実施形態としての光電変換システム1000の構成を示している。第7実施形態では、前述の画像処理部120に相当する信号処理装置120’が光電変換装置100の外部に配置されている。図7は、図20に示される光電変換システム1000の動作を示す図面として援用され、「出力」は、信号処理装置120’の出力を示す。また、「行選択」において選択された行の画素の信号は、読出回路112によって読み出されて出力部114を通して光電変換装置100のから信号処理装置120’に出力される。 Figure 20 shows the configuration of a photoelectric conversion system 1000 according to the seventh embodiment. In the seventh embodiment, a signal processing device 120', which corresponds to the image processing unit 120 described above, is arranged outside the photoelectric conversion device 100. Figure 7 is used as a diagram illustrating the operation of the photoelectric conversion system 1000 shown in Figure 20, and "output" indicates the output of the signal processing device 120'. Furthermore, signals from pixels in the row selected in "row selection" are read out by the readout circuit 112 and output from the photoelectric conversion device 100 to the signal processing device 120' via the output unit 114.

光電変換装置100は、光子をカウントしてカウント値を出力する複数の画素101と、複数の画素101において生成されるカウント値を読み出す読出回路112と、読出回路112によって読み出されたカウント値を出力する出力部114とを備えうる。また、光電変換装置100は、制御パルス生成部115、水平走査回路111、信号線113、垂直走査回路110を備えうる。 The photoelectric conversion device 100 may include a plurality of pixels 101 that count photons and output count values, a readout circuit 112 that reads out the count values generated in the plurality of pixels 101, and an output unit 114 that outputs the count values read out by the readout circuit 112. The photoelectric conversion device 100 may also include a control pulse generation unit 115, a horizontal scanning circuit 111, a signal line 113, and a vertical scanning circuit 110.

信号処理装置120’は、メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406を含みうる。メモリ403、第1演算器410、第2演算器420、加算器401およびメモリコントローラ406の構成および機能は、上記と同様でありうる。 The signal processing device 120' may include a memory 403, a first computing unit 410, a second computing unit 420, an adder 401, and a memory controller 406. The configurations and functions of the memory 403, the first computing unit 410, the second computing unit 420, the adder 401, and the memory controller 406 may be similar to those described above.

また、上述した各実施形態では、画素101が生成するカウント値は、1つの光子の入射に応じた分解能を有する信号として説明したが、この形態には限定されない。例えば、複数の光子が入射することによって、信号値が1つ増加するカウント値を、画素101が出力するようにしてもよい。このような形態としては、図4に示した画素101において、波形整形部210と、カウンタ回路211との間に、波形整形部210が出力するパルス信号を検出する検出回路を設ける構成がある。この構成の場合、検出回路に複数のパルス信号が入力されると、検出回路がカウンタ回路211に信号を出力する。カウンタ回路211は、この信号を計数する。これにより、カウンタ回路211が生成するカウント値の1LSB(Lowest Significant Bit)は、複数の光子の入射に対応した信号となる。この場合、データ変換器402が生成する信号は、カウンタ回路211が生成するカウント値の1LSBに対応する複数の光子よりも小さい分解能を有する信号となる。 In addition, in the above-described embodiments, the count value generated by the pixel 101 has been described as a signal having a resolution corresponding to the incidence of one photon, but this is not limited to this configuration. For example, the pixel 101 may output a count value whose signal value increases by one when multiple photons are incident. One such configuration is a configuration in which a detection circuit that detects the pulse signal output by the waveform shaping unit 210 is provided between the waveform shaping unit 210 and the counter circuit 211 in the pixel 101 shown in FIG. 4. In this configuration, when multiple pulse signals are input to the detection circuit, the detection circuit outputs a signal to the counter circuit 211. The counter circuit 211 counts this signal. As a result, 1 LSB (Lowest Significant Bit) of the count value generated by the counter circuit 211 corresponds to the incidence of multiple photons. In this case, the signal generated by the data converter 402 has a resolution smaller than the multiple photons corresponding to 1 LSB of the count value generated by the counter circuit 211.

以下、第1乃至第7実施形態に係る光電変換装置100の適用例を説明する。第7実施形態が適用される場合、信号処理装置120’は、例えば信号処理部1007、画像処理部1312、画像処理回路1404、信号処理部352等のように、撮像装置(光電変換装置)から出力される信号を処理する信号処理装置の一部を構成しうる。 The following describes application examples of the photoelectric conversion device 100 according to the first to seventh embodiments. When the seventh embodiment is applied, the signal processing device 120' may constitute part of a signal processing device that processes signals output from an imaging device (photoelectric conversion device), such as the signal processing unit 1007, image processing unit 1312, image processing circuit 1404, signal processing unit 352, etc.

図21は、第1適用例の光電変換システムの概略構成を示すブロック図である。 Figure 21 is a block diagram showing the general configuration of a photoelectric conversion system in the first application example.

上述の光電変換装置100は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例として、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図21には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。 The above-described photoelectric conversion device 100 can be applied to a variety of photoelectric conversion systems. Examples of applicable photoelectric conversion systems include digital still cameras, digital camcorders, surveillance cameras, copiers, fax machines, mobile phones, vehicle-mounted cameras, and observation satellites. Camera modules equipped with an optical system such as a lens and an imaging device are also included in photoelectric conversion systems. Figure 21 shows a block diagram of a digital still camera as an example of such a system.

図21に例示した光電変換システム1000は、光電変換装置の一例である撮像装置1004を有する。光電変換システム1000はまた、被写体の光学像を撮像装置1004に結像させるレンズ1002、レンズ1002を通過する光量を可変にするための絞り1003、レンズ1002の保護のためのバリア1001を有する。レンズ1002および絞り1003は、撮像装置1004に光を集光する光学系(光学装置)である。撮像装置1004は、上記のいずれかの実施形態の光電変換装置100(撮像装置)であって、レンズ1002によって結像された光学像を電気信号に変換する。 The photoelectric conversion system 1000 illustrated in FIG. 21 includes an imaging device 1004, which is an example of a photoelectric conversion device. The photoelectric conversion system 1000 also includes a lens 1002 that forms an optical image of a subject on the imaging device 1004, an aperture 1003 that adjusts the amount of light passing through the lens 1002, and a barrier 1001 that protects the lens 1002. The lens 1002 and aperture 1003 form an optical system (optical device) that focuses light on the imaging device 1004. The imaging device 1004 is the photoelectric conversion device 100 (imaging device) of any of the above embodiments, and converts the optical image formed by the lens 1002 into an electrical signal.

光電変換システム1000は、また、撮像装置1004よって出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部1007を有する。信号処理部1007は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う処理装置として機能する。信号処理部1007は、撮像装置1004が設けられた半導体基板に形成されていてもよいし、撮像装置1004とは別の半導体基板に形成されていてもよい。また、撮像装置1004と信号処理部1007とが同一の半導体基板に形成されていてもよい。 The photoelectric conversion system 1000 also has a signal processing unit 1007, which is an image generation unit that generates an image by processing the output signal output by the imaging device 1004. The signal processing unit 1007 functions as a processing device that performs various corrections and compressions as necessary and outputs image data. The signal processing unit 1007 may be formed on the same semiconductor substrate on which the imaging device 1004 is provided, or may be formed on a semiconductor substrate separate from the imaging device 1004. The imaging device 1004 and signal processing unit 1007 may also be formed on the same semiconductor substrate.

光電変換システム1000は、さらに、画像データを一時的に記憶するためのメモリ部1010、外部コンピュータなどと通信するための外部インターフェース部(外部I/F部)1013を有する。さらに光電変換システム1000は、撮像データの記録または読み出しを行うための半導体メモリなどの記録媒体1012、記録媒体1012に記録または読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)1011を有する。記録媒体制御I/F部1011および記録媒体1012は、記憶装置の一部を構成しうる。なお、記録媒体1012は、光電変換システム1000に内蔵されていてもよく、着脱可能であってもよい。 The photoelectric conversion system 1000 further includes a memory unit 1010 for temporarily storing image data, and an external interface unit (external I/F unit) 1013 for communicating with an external computer or the like. The photoelectric conversion system 1000 also includes a recording medium 1012, such as a semiconductor memory, for recording or reading image data, and a recording medium control interface unit (recording medium control I/F unit) 1011 for recording or reading data from the recording medium 1012. The recording medium control I/F unit 1011 and the recording medium 1012 may form part of a storage device. The recording medium 1012 may be built into the photoelectric conversion system 1000, or may be removable.

さらに光電変換システム1000は、各種演算やデジタルスチルカメラ全体を制御する全体制御・演算部1009、撮像装置1004および信号処理部1007に各種タイミング信号を出力するタイミング発生部1008を有する。全体制御・演算部1009およびタイミング発生部1008は、光電変換システム1000の動作を制御するための制御装置の一部を構成しうる。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム1000は、少なくとも撮像装置1004と、撮像装置1004から出力された出力信号を処理する信号処理部1007と、を有すればよい。 The photoelectric conversion system 1000 further includes an overall control and calculation unit 1009 that performs various calculations and controls the entire digital still camera, and a timing generation unit 1008 that outputs various timing signals to the image capture device 1004 and signal processing unit 1007. The overall control and calculation unit 1009 and timing generation unit 1008 may form part of a control device for controlling the operation of the photoelectric conversion system 1000. Here, timing signals and the like may be input from the outside, and the photoelectric conversion system 1000 only needs to include at least the image capture device 1004 and the signal processing unit 1007 that processes the output signal from the image capture device 1004.

撮像装置1004は、撮像信号を信号処理部1007に出力する。信号処理部1007は、撮像装置1004から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部1007は、撮像信号を用いて、画像を生成する。図21には図示されていないが、生成され画像を表示するためのディスプレイなどの表示装置が、光電変換システム1000に配されていてもよい。このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置100(撮像装置)を適用した光電変換システム1000を実現することができる。 The imaging device 1004 outputs an imaging signal to the signal processing unit 1007. The signal processing unit 1007 performs predetermined signal processing on the imaging signal output from the imaging device 1004 and outputs image data. The signal processing unit 1007 generates an image using the imaging signal. Although not shown in FIG. 21 , a display device such as a display for displaying the generated image may be provided in the photoelectric conversion system 1000. In this way, according to this embodiment, it is possible to realize a photoelectric conversion system 1000 that applies the photoelectric conversion device 100 (imaging device) of any of the above embodiments.

図22(a)、図22(b)は、第2適用例の光電変換システム1300および移動体1301の構成を示す図である。 Figures 22(a) and 22(b) are diagrams showing the configuration of a photoelectric conversion system 1300 and a mobile object 1301 in a second application example.

図21(a)は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム1300は、撮像装置1310を有する。撮像装置1310は、上記のいずれかの実施形態に記載の光電変換装置100(撮像装置)である。光電変換システム1300は、撮像装置1310によって取得された複数の画像データに対し、画像処理を行う画像処理部1312を有する。また、光電変換システム1300は、対象物までの距離を算出する距離取得部1316と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部1318と、を有する。ここで、距離取得部1316は、Time of Flight(ToF)方式を用いて対象物までの距離情報を取得してもよいし、視差情報などを用いて距離情報を取得してもよい。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離などに関する情報である。衝突判定部1318は、これらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離取得部1316は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、距離取得部1316は、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などによって実現されてもよい。また、距離取得部1316は、これらの組合せによって実現されてもよい。 Figure 21(a) shows an example of a photoelectric conversion system for an in-vehicle camera. The photoelectric conversion system 1300 includes an image capture device 1310. The image capture device 1310 is the photoelectric conversion device 100 (image capture device) described in any of the above embodiments. The photoelectric conversion system 1300 includes an image processing unit 1312 that performs image processing on multiple pieces of image data acquired by the image capture device 1310. The photoelectric conversion system 1300 also includes a distance acquisition unit 1316 that calculates the distance to an object, and a collision determination unit 1318 that determines whether or not there is a possibility of a collision based on the calculated distance. Here, the distance acquisition unit 1316 may acquire distance information to the object using a time-of-flight (ToF) method, or may acquire distance information using parallax information, etc. In other words, the distance information is information related to parallax, defocus amount, distance to the object, etc. The collision determination unit 1318 may determine the possibility of a collision using any of this distance information. The distance acquisition unit 1316 may be realized by dedicated hardware or by a software module. The distance acquisition unit 1316 may also be realized by an FPGA (Field Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), or the like. The distance acquisition unit 1316 may also be realized by a combination of these.

光電変換システム1300は、車両情報取得装置1320と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム1300は、衝突判定部1318での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置であるECU1330が接続されている。また、光電変換システム1300は、衝突判定部1318での判定結果に基づいて、ドライバーへ警報を発する警報装置1340とも接続されている。例えば、衝突判定部1318の判定結果として衝突可能性が高い場合、ECU1330はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなど駆動装置(機械装置)1360を制御して、衝突を回避、被害を軽減する車両制御を行う。警報装置1340は音などの警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。 The photoelectric conversion system 1300 is connected to a vehicle information acquisition device 1320 and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. The photoelectric conversion system 1300 is also connected to an ECU 1330, which is a control device that outputs a control signal to generate braking force for the vehicle based on the determination result of the collision determination unit 1318. The photoelectric conversion system 1300 is also connected to an alarm device 1340 that issues an alert to the driver based on the determination result of the collision determination unit 1318. For example, if the determination result of the collision determination unit 1318 indicates a high possibility of collision, the ECU 1330 controls the drive device (mechanical device) 1360 by applying the brakes, releasing the accelerator, suppressing engine output, etc., to avoid the collision and mitigate damage. The alarm device 1340 warns the user by sounding an alarm, displaying alarm information on a screen such as a car navigation system, or vibrating the seat belt or steering wheel.

本実施形態では、車両(移動体1301)の周囲、例えば、前方または後方を光電変換システム1300で撮像する。図21(b)に、車両前方(撮像範囲1350)を撮像するように構成された光電変換システムを示した。車両情報取得装置1320が、光電変換システム1300ないしは撮像装置1310に指示を送る。このような構成によって、測距の精度をより向上させることができる。 In this embodiment, the photoelectric conversion system 1300 captures images of the surroundings of the vehicle (mobile body 1301), for example, the front or rear. Figure 21(b) shows a photoelectric conversion system configured to capture images of the area in front of the vehicle (imaging range 1350). The vehicle information acquisition device 1320 sends instructions to the photoelectric conversion system 1300 or the imaging device 1310. This configuration can further improve the accuracy of distance measurement.

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも、光電変換システム1300は適用可能である。さらに、光電変換システム1300は、自動車などの車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。この移動体は、主に当該移動体の移動に利用される駆動力を生成する駆動力生成部と、主に当該移動体の移動に利用される回転体の一方もしくは両方を含む。駆動力生成部は、エンジン、モーターなどで有り得る。回転体は、タイヤ、車輪、船舶のスクリュー、飛行体のプロペラなどで有り得る。加えて、移動体に限らず、高度道路交通システム(ITS)など、広く物体認識を利用する機器に適用することができる。 The above describes an example of control to prevent collisions with other vehicles, but the photoelectric conversion system 1300 can also be applied to automatic driving control to follow other vehicles and automatic driving control to prevent vehicles from drifting out of their lanes. Furthermore, the photoelectric conversion system 1300 can be applied not only to vehicles such as automobiles, but also to moving bodies (mobile devices) such as ships, aircraft, or industrial robots. These moving bodies include one or both of a driving force generation unit that generates driving force primarily used to move the moving body, and a rotating body primarily used to move the moving body. The driving force generation unit can be an engine, a motor, or the like. The rotating body can be a tire, a wheel, a ship's screw, an aircraft's propeller, or the like. In addition to moving bodies, the system can be applied to a wide range of equipment that uses object recognition, such as intelligent transport systems (ITS).

図23は、第3適用例の光電変換システムである距離画像センサ1401の構成例を示すブロック図である。 Figure 23 is a block diagram showing an example configuration of a range image sensor 1401, which is a photoelectric conversion system in the third application example.

図23に示されるように、距離画像センサ1401は、光学系1407、光電変換装置1408、画像処理回路1404、モニタ1405、および、メモリ1406を備えて構成される。そして、距離画像センサ1401は、光源装置1409から被写体に向かって投光され、被写体の表面で反射された光(変調光やパルス光)を受光することによって、被写体までの距離に応じた距離画像を取得することができる。 As shown in Figure 23, the distance image sensor 1401 is composed of an optical system 1407, a photoelectric conversion device 1408, an image processing circuit 1404, a monitor 1405, and a memory 1406. The distance image sensor 1401 is able to obtain a distance image corresponding to the distance to the subject by receiving light (modulated light or pulsed light) that is projected toward the subject from a light source device 1409 and reflected from the surface of the subject.

光学系1407は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を光電変換装置1408に導き、光電変換装置1408の受光面(センサ部)に結像させる。 The optical system 1407 is composed of one or more lenses, and guides image light (incident light) from the subject to the photoelectric conversion device 1408, forming an image on the light-receiving surface (sensor section) of the photoelectric conversion device 1408.

光電変換装置1408としては、上述した各実施形態の光電変換装置100が適用され、光電変換装置1408から出力される受光信号から求められる距離を示す距離信号が画像処理回路1404に供給される。 The photoelectric conversion device 1408 is the photoelectric conversion device 100 of each of the above-described embodiments, and a distance signal indicating the distance determined from the light reception signal output from the photoelectric conversion device 1408 is supplied to the image processing circuit 1404.

画像処理回路1404は、光電変換装置1408から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理によって得られた距離画像(画像データ)は、モニタ1405に供給されて表示されたり、メモリ1406に供給されて記憶(記録)されたりする。 The image processing circuit 1404 performs image processing to construct a distance image based on the distance signal supplied from the photoelectric conversion device 1408. The distance image (image data) obtained by this image processing is then supplied to the monitor 1405 for display, or supplied to the memory 1406 for storage (recording).

このように構成されている距離画像センサ1401では、上述した光電変換装置100を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。 By applying the photoelectric conversion device 100 described above to the range image sensor 1401 configured in this manner, it is possible to obtain, for example, more accurate range images as pixel characteristics improve.

図24は、第4適用例の光電変換システムである内視鏡手術システム1250の概略的な構成の一例を示す図である。 Figure 24 is a diagram showing an example of the general configuration of an endoscopic surgery system 1250, which is a photoelectric conversion system according to the fourth application example.

図24では、術者(医師)1231が、内視鏡手術システム1250を用いて、患者ベッド1233上の患者1232に手術を行っている様子が図示されている。図示されるように、内視鏡手術システム1250は、内視鏡1200と、術具1210と、内視鏡下手術のための各種の装置が搭載されたカート1234と、を含み構成される。 Figure 24 shows an operator (doctor) 1231 performing surgery on a patient 1232 on a patient bed 1233 using an endoscopic surgery system 1250. As shown, the endoscopic surgery system 1250 includes an endoscope 1200, surgical tools 1210, and a cart 1234 on which various devices for endoscopic surgery are mounted.

内視鏡1200は、先端から所定の長さの領域が患者1232の体腔内に挿入される鏡筒1201と、鏡筒1201の基端に接続されるカメラヘッド1202と、を含み構成される。図示される例では、硬性の鏡筒1201を有するいわゆる硬性鏡として構成される内視鏡1200を図示しているが、内視鏡1200は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。 The endoscope 1200 includes a lens barrel 1201, the tip of which is inserted into the body cavity of the patient 1232 by a predetermined length, and a camera head 1202 connected to the base end of the lens barrel 1201. In the illustrated example, the endoscope 1200 is configured as a so-called rigid lens barrel having a rigid lens barrel 1201, but the endoscope 1200 may also be configured as a so-called flexible lens barrel having a flexible lens barrel.

鏡筒1201の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡1200には光源装置1203が接続されており、光源装置1203によって生成された光が、鏡筒1201の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者1232の体腔内の観察対象に向かって照射される。なお、内視鏡1200は、直視鏡であってもよいし、斜視鏡または側視鏡であってもよい。 An opening into which an objective lens is fitted is provided at the tip of the lens barrel 1201. A light source device 1203 is connected to the endoscope 1200, and light generated by the light source device 1203 is guided to the tip of the lens barrel 1201 by a light guide extending inside the lens barrel 1201, and is then irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 1232. The endoscope 1200 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.

カメラヘッド1202の内部には光学系および光電変換装置が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置100(撮像装置)を用いることができる。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)1235に送信される。 An optical system and a photoelectric conversion device are provided inside the camera head 1202, and light reflected from the object of observation (observation light) is focused onto the photoelectric conversion device by the optical system. The photoelectric conversion device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image. The photoelectric conversion device can be the photoelectric conversion device 100 (imaging device) described in each of the above-mentioned embodiments. The image signal is sent to the camera control unit (CCU) 1235 as RAW data.

CCU1235は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)などによって構成され、内視鏡1200および表示装置1236の動作を統括的に制御する。さらに、CCU1235は、カメラヘッド1202から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)などの、当該画像信号に基づく画像を表示するための各種の画像処理を施す。 The CCU 1235 is composed of a CPU (Central Processing Unit), GPU (Graphics Processing Unit), etc., and provides overall control over the operation of the endoscope 1200 and the display device 1236. Furthermore, the CCU 1235 receives image signals from the camera head 1202 and performs various image processing on the image signals, such as development processing (demosaic processing), to display an image based on the image signals.

表示装置1236は、CCU1235からの制御によって、CCU1235によって画像処理が施された画像信号に基づく画像を表示する。 The display device 1236, under the control of the CCU 1235, displays an image based on the image signal that has been image processed by the CCU 1235.

光源装置1203は、例えばLED(Light Emitting Diode)などの光源から構成され、術部などを撮影する際の照射光を内視鏡1200に供給する。 The light source device 1203 is composed of a light source such as an LED (Light Emitting Diode), and supplies illumination light to the endoscope 1200 when photographing the surgical site, etc.

入力装置1237は、内視鏡手術システム1250に対する入力インターフェースである。ユーザは、入力装置1237を介して、内視鏡手術システム1250に対して各種の情報の入力や指示入力を行うことができる。 The input device 1237 is an input interface for the endoscopic surgery system 1250. The user can input various information and instructions to the endoscopic surgery system 1250 via the input device 1237.

処置具制御装置1238は、組織の焼灼、切開又は血管の封止などのためのエネルギー処置具1212の駆動を制御する。 The treatment tool control device 1238 controls the operation of the energy treatment tool 1212 for cauterizing tissue, incising, sealing blood vessels, etc.

内視鏡1200に術部を撮影する際の照射光を供給する光源装置1203は、例えば、LED、レーザ光源またはこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせによって白色光源が構成される場合には、各色(各波長)の出力強度および出力タイミングを高精度に制御することができるため、光源装置1203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド1202の撮像素子の駆動を制御することによって、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。 The light source device 1203, which supplies illumination light to the endoscope 1200 when photographing the surgical site, can be configured from a white light source composed of, for example, an LED, a laser light source, or a combination of these. When the white light source is configured from a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, making it possible to adjust the white balance of the captured image in the light source device 1203. In this case, it is also possible to capture images corresponding to each RGB color in a time-division manner by irradiating the object of observation with laser light from each RGB laser light source in a time-division manner and controlling the drive of the image sensor in the camera head 1202 in synchronization with the irradiation timing. This method makes it possible to obtain color images without providing a color filter to the image sensor.

また、光源装置1203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド1202の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することによって、いわゆる黒つぶれおよび白とびのない高ダイナミックレンジの画像を生成することができる。 The light source device 1203 may also be controlled to change the intensity of the light it outputs at predetermined time intervals. The image sensor of the camera head 1202 is controlled to acquire images in a time-division manner in synchronization with the timing of the change in light intensity, and these images are then combined to generate a high dynamic range image free of so-called blocked-up shadows and blown-out highlights.

また、光源装置1203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することによって、粘膜表層の血管などの所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することによって発生する蛍光を用いて画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し該体組織からの蛍光を観察すること、又は、インドシアニングリーン(ICG)などの試薬を体組織に局注するとともに当該体組織に、その試薬の蛍光波長に対応した励起光を照射し蛍光像を得ることなどを行うことができる。光源装置1203は、このような特殊光観察に対応した狭帯域光、および/または、励起光を供給可能に構成され得る。 The light source device 1203 may also be configured to provide light in a predetermined wavelength band compatible with special light observation. Special light observation, for example, utilizes the wavelength dependence of light absorption in body tissue. Specifically, by irradiating light with a narrower band than the light irradiated during normal observation (i.e., white light), specific tissue, such as blood vessels on the surface of the mucosa, can be imaged with high contrast. Alternatively, special light observation may involve fluorescence observation, in which images are obtained using fluorescence generated by irradiating excitation light. Fluorescence observation can involve irradiating excitation light onto body tissue and observing the fluorescence from the tissue, or locally injecting a reagent such as indocyanine green (ICG) into the body tissue and irradiating the tissue with excitation light corresponding to the fluorescent wavelength of the reagent to obtain a fluorescent image. The light source device 1203 may be configured to provide narrow band light and/or excitation light compatible with such special light observation.

図25(a)図25(b)は、第5適用例の光電変換システムである眼鏡1600(スマートグラス)を説明する。眼鏡1600には、光電変換装置1602を有する。光電変換装置1602は、上記の各実施形態に記載の光電変換装置100(撮像装置)である。また、レンズ1601の裏面側には、OLEDやLEDなどの発光装置を含む表示装置が設けられていてもよい。光電変換装置1602は1つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置1602の配置位置は図25(a)に限定されない。 Figures 25(a) and 25(b) illustrate glasses 1600 (smart glasses) that are a photoelectric conversion system according to a fifth application example. The glasses 1600 have a photoelectric conversion device 1602. The photoelectric conversion device 1602 is the photoelectric conversion device 100 (imaging device) described in each of the above embodiments. A display device including a light-emitting device such as an OLED or LED may also be provided on the back side of the lens 1601. There may be one or more photoelectric conversion devices 1602. Furthermore, multiple types of photoelectric conversion devices may be used in combination. The arrangement position of the photoelectric conversion device 1602 is not limited to that shown in Figure 25(a).

眼鏡1600は、制御装置1603をさらに備える。制御装置1603は、光電変換装置1602と上記の表示装置に電力を供給する電源として機能する。また、制御装置1603は、光電変換装置1602と表示装置の動作を制御する。レンズ1601には、光電変換装置1602に光を集光するための光学系が形成されている。 The glasses 1600 further include a control device 1603. The control device 1603 functions as a power source that supplies power to the photoelectric conversion device 1602 and the display device. The control device 1603 also controls the operation of the photoelectric conversion device 1602 and the display device. The lens 1601 is formed with an optical system for focusing light onto the photoelectric conversion device 1602.

図25(b)は、他の第5適用例の眼鏡1610(スマートグラス)を説明する。眼鏡1610は、制御装置1612を有しており、制御装置1612に、光電変換装置1602に相当する光電変換装置と、表示装置が搭載される。レンズ1611には、制御装置1612内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ1611には画像が投影される。制御装置1612は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。 Figure 25(b) illustrates glasses 1610 (smart glasses) as a fifth application example. The glasses 1610 have a control device 1612, which is equipped with a photoelectric conversion device corresponding to the photoelectric conversion device 1602 and a display device. The lens 1611 is formed with an optical system for projecting light emitted from the photoelectric conversion device in the control device 1612 and the display device, and an image is projected onto the lens 1611. The control device 1612 functions as a power source that supplies power to the photoelectric conversion device and the display device, and controls the operation of the photoelectric conversion device and the display device. The control device may have a gaze detection unit that detects the wearer's gaze. Infrared light may be used for gaze detection. The infrared light emitter emits infrared light toward the eyeball of a user gazing at a displayed image. An imaging unit with a light receiving element detects the reflected light of the emitted infrared light from the eyeball, thereby obtaining an image of the eyeball. By providing a reduction means for reducing light from the infrared light emitter to the display unit in a planar view, degradation of image quality is reduced.

赤外光の撮像によって得られた眼球の撮像画像から表示画像に対するユーザの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。 The user's line of sight with respect to the displayed image is detected from an image of the eyeball obtained by capturing infrared light. Any known method can be used to detect the line of sight using an image of the eyeball. As an example, a line of sight detection method based on the Purkinje image formed by the reflection of irradiated light on the cornea can be used.

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き(回転角度)を表す視線ベクトルが算出されることによって、ユーザの視線が検出される。 More specifically, gaze detection processing is performed based on the pupil-corneal reflex method. Using the pupil-corneal reflex method, a gaze vector representing the direction (rotation angle) of the eyeball is calculated based on the pupil image and Purkinje image contained in the captured image of the eyeball, thereby detecting the user's gaze.

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザの視線情報に基づいて表示装置の表示画像を制御してよい。 The display device of this embodiment may have a photoelectric conversion device with a light-receiving element, and may control the image displayed on the display device based on user line-of-sight information from the photoelectric conversion device.

具体的には、表示装置は、視線情報に基づいて、ユーザが注視する第一の視界領域と、第一の視界領域以外の第二の視界領域とを決定される。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第一の視界領域の表示解像度を第二の視界領域の表示解像度よりも高く制御してよい。つまり、第二の視界領域の解像度を第一の視界領域よりも低くしてよい。 Specifically, the display device determines a first field of view area where the user gazes and a second field of view area other than the first field of view area based on the line-of-sight information. The first field of view area and the second field of view area may be determined by a control device of the display device, or may be received from an external control device. In the display area of the display device, the display resolution of the first field of view area may be controlled to be higher than the display resolution of the second field of view area. In other words, the resolution of the second field of view area may be lower than that of the first field of view area.

また、表示領域は、第一の表示領域、第一の表示領域とは異なる第二の表示領域とを有し、視線情報に基づいて、第一の表示領域および第二の表示領域から優先度が高い領域を決定されてよい。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。 The display area may also include a first display area and a second display area different from the first display area, and a high priority area may be determined from the first display area and the second display area based on line-of-sight information. The first field of view area and the second field of view area may be determined by a control device of the display device, or may be received from an external control device. The resolution of the high priority area may be controlled to be higher than the resolution of areas other than the high priority area. In other words, the resolution of areas with relatively low priority may be lowered.

なお、第一の視界領域や優先度が高い領域の決定には、AIを用いてもよい。AIは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。AIプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。 In addition, AI may be used to determine the first field of view area and high-priority areas. The AI may be a model configured to estimate the angle of gaze and the distance to an object in the line of sight from the image of the eyeball, using as training data an image of the eyeball and the actual direction in which the eyeball was looking in the image. The AI program may be stored in the display device, the photoelectric conversion device, or an external device. If stored in an external device, it is transmitted to the display device via communication.

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。 When display control is based on visual recognition detection, it is preferably applied to smart glasses that also have a photoelectric conversion device that captures images of the outside world. The smart glasses can display captured external information in real time.

図26(a)、図26(b)は、第6適用例の電子機器を示す図である。電子機器は、例えば、スマートフォンまたはタブレットとして構成されうる。 Figures 26(a) and 26(b) are diagrams showing an electronic device according to a sixth application example. The electronic device may be configured as, for example, a smartphone or a tablet.

図26(a)には、電子機器1500の表面側が示されており、図26(b)には、電子機器1500の背面側が示されている。 Figure 26(a) shows the front side of electronic device 1500, and Figure 26(b) shows the back side of electronic device 1500.

図26(a)に示すように、電子機器1500の表面の中央には、画像を表示するディスプレイ1510が配置されている。そして、電子機器1500の表面の上辺に沿って、上記の光電変換装置100が用いられるフロントカメラ1521、1522、赤外光を発光するIR光源1530、および、可視光を発光する可視光源1540が配置されている。 As shown in FIG. 26(a), a display 1510 for displaying images is disposed in the center of the surface of the electronic device 1500. Also, along the upper edge of the surface of the electronic device 1500, front cameras 1521 and 1522 using the above-described photoelectric conversion device 100, an IR light source 1530 that emits infrared light, and a visible light source 1540 that emits visible light are disposed.

また、図26(b)に示すように、電子機器1500の背面の上辺に沿って、上記の光電変換装置100が用いられるリアカメラ1551、1552、赤外光を発光するIR光源1560、および、可視光を発光する可視光源1570が配置されている。 Furthermore, as shown in FIG. 26(b), rear cameras 1551 and 1552 using the above-mentioned photoelectric conversion device 100, an IR light source 1560 that emits infrared light, and a visible light source 1570 that emits visible light are arranged along the upper edge of the back surface of the electronic device 1500.

このように構成されている電子機器1500では、上述した光電変換装置100を適用することで、例えば、より高品位な画像を撮像することができる。なお、光電変換装置は、その他、赤外線センサや、アクティブ赤外線光源を用いた測距センサ、セキュリティカメラ、個人または生体認証カメラなどの電子機器に適用することができる。これによって、それらの電子機器の精度や性能などの向上を図ることができる。 By applying the photoelectric conversion device 100 described above, the electronic device 1500 configured in this manner can capture higher-quality images, for example. The photoelectric conversion device can also be applied to other electronic devices, such as infrared sensors, distance measurement sensors using active infrared light sources, security cameras, and personal or biometric authentication cameras. This can improve the accuracy and performance of these electronic devices.

図27は、第7適用例のX線CT装置のブロック図である。上述の光電変換装置100は、X線CT装置の検出器に適用可能である。本実施形態におけるX線CT装置30は、X線発生部310、ウェッジ316、コリメータ318、X線検出部320、天板330、回転フレーム340、高電圧発生装置350を備える。X線CT装置30はまた、データ収集装置(DAS:Data Acquisition System)351、信号処理部352、表示部353、制御部354を備える。 Figure 27 is a block diagram of an X-ray CT device according to a seventh application example. The photoelectric conversion device 100 described above can be used as a detector for an X-ray CT device. The X-ray CT device 30 in this embodiment includes an X-ray generator 310, a wedge 316, a collimator 318, an X-ray detector 320, a tabletop 330, a rotating frame 340, and a high-voltage generator 350. The X-ray CT device 30 also includes a data acquisition system (DAS) 351, a signal processor 352, a display 353, and a controller 354.

X線発生部310は、例えばX線を発生させる真空管から構成される。X線発生部310の真空管には、高電圧発生装置350からの高電圧及びフィラメント電流が供給される。陰極(フィラメント)から陽極(ターゲット)に向けて熱電子が照射されることによって、X線が発生する。 The X-ray generating unit 310 is composed of, for example, a vacuum tube that generates X-rays. The vacuum tube of the X-ray generating unit 310 is supplied with high voltage and filament current from the high-voltage generator 350. X-rays are generated by irradiating thermions from the cathode (filament) toward the anode (target).

ウェッジ316は、X線発生部310から照射されたX線量を調節するフィルタである。ウェッジ316は、X線発生部310から被検体へ照射されるX線が予め定められた分布になるように、X線量を減衰させる。コリメータ318は、ウェッジ316を透過したX線の照射範囲を絞り込む鉛板等から構成されている。X線発生部310で発生したX線は、コリメータ318を介してコーンビーム形に成形され、天板330上の被検体に照射される。 The wedge 316 is a filter that adjusts the amount of X-rays irradiated from the X-ray generator 310. The wedge 316 attenuates the amount of X-rays so that the X-rays irradiated from the X-ray generator 310 to the subject have a predetermined distribution. The collimator 318 is composed of a lead plate or the like that narrows the irradiation range of the X-rays that have passed through the wedge 316. The X-rays generated by the X-ray generator 310 are shaped into a cone beam via the collimator 318 and irradiated onto the subject on the tabletop 330.

X線検出部320は上述し光電変換装置100を用いて構成されている。X線検出部320は、X線発生部310から被検体を通過したX線を検出し、X線量に対応した信号をDAS351と出力する。 The X-ray detection unit 320 is configured using the photoelectric conversion device 100 described above. The X-ray detection unit 320 detects X-rays that have passed through the subject from the X-ray generation unit 310 and outputs a signal corresponding to the X-ray dose to the DAS 351.

回転フレーム340は円環状をなし、回転可能に構成されている。回転フレーム340の内部にはX線発生部310(ウェッジ316、コリメータ318)とX線検出部320とが対向して配置されている。X線発生部310およびX線検出部320は回転フレーム340とともに回転可能である。 The rotating frame 340 is annular and rotatable. Inside the rotating frame 340, the X-ray generation unit 310 (wedge 316, collimator 318) and the X-ray detection unit 320 are arranged facing each other. The X-ray generation unit 310 and the X-ray detection unit 320 can rotate together with the rotating frame 340.

高電圧発生装置350は、昇圧回路を含み、X線発生部310に高電圧を出力する。DAS351は、増幅回路、A/D変換回路を含み、X線検出部320からの信号をデジタルデータとして信号処理部352に出力する。 The high-voltage generator 350 includes a boost circuit and outputs a high voltage to the X-ray generator 310. The DAS 351 includes an amplifier circuit and an A/D converter circuit, and outputs the signal from the X-ray detector 320 to the signal processor 352 as digital data.

信号処理部352はCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)を含み、デジタルデータにおける画像処理などを実行可能である。表示部353は平面ディスプレイ装置などを含み、X線画像を表示可能である。制御部354はCPU、ROM、RAMなどを含み、X線CT装置30全体の動作を制御する。 The signal processing unit 352 includes a CPU (Central Processing Unit), ROM (Read Only Memory), and RAM (Random Access Memory), and is capable of performing image processing on digital data. The display unit 353 includes a flat display device and is capable of displaying X-ray images. The control unit 354 includes a CPU, ROM, RAM, and other components, and controls the overall operation of the X-ray CT device 30.

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「AはBよりも大きい」旨の記載があれば、「AはBよりも大きくない」旨の記載を省略しても、本明細書は「AはBよりも大きくない」旨を開示していると云える。なぜなら、「AはBよりも大きい」旨を記載している場合には、「AはBよりも大きくない」場合を考慮していることが前提だからである。 The embodiments described above can be modified as appropriate without departing from the technical concept. The disclosure of this specification includes not only what is described herein, but also all matters that can be understood from this specification and the drawings attached hereto. The disclosure of this specification also includes the complement of the concepts described herein. In other words, if this specification states, for example, that "A is greater than B," then even if the statement "A is not greater than B" is omitted, it can be said that this specification discloses that "A is not greater than B." This is because when it states that "A is greater than B," it is assumed that the case where "A is not greater than B" is taken into consideration.

本明細書の開示は、以下の構成を含む。
(項目1)
光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置であって、
メモリと、
各画素において生成されるカウント値と第1係数とを乗算して第1演算値を生成する第1演算器と、
前記メモリから提供されるデータと第2係数とを乗算して第2演算値を生成する第2演算器と、
前記第1演算値と前記第2演算値とを加算して加算値を生成する加算器と、
前記メモリに格納されたデータを前記加算値に従って更新するメモリコントローラと、を備え、
前記第1演算器によって生成される前記第1演算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする光電変換装置。
(項目2)
前記第2演算器によって生成される前記第2演算値のビット数、および、前記加算器によって生成される前記加算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする項目1に記載の光電変換装置。
(項目3)
前記第1演算器は、各画素から提供される前記カウント値のビット数を拡張するデータ変換器と、前記データ変換器によってビット数が拡張されたカウント値と前記第1係数とを乗算して前記第1演算値を生成する乗算器とを含む、
ことを特徴とする項目1又は2に記載の光電変換装置。
(項目4)
前記データ変換器は、各画素から提供される前記カウント値のビット数を拡張した後に非線形補正処理を行う、
ことを特徴とする項目3に記載の光電変換装置。
(項目5)
前記データ変換器は、各画素から提供される前記カウント値のビット数を拡張した後に非線形補正処理およびスムージング処理を行う、
ことを特徴とする項目3に記載の光電変換装置。
(項目6)
前記メモリコントローラは、前記加算器によって生成される前記加算値を圧縮して圧縮データを生成し、前記メモリに格納された値を前記圧縮データに基づいて更新する、
ことを特徴とする項目1乃至5のいずれか1項に記載の光電変換装置。
(項目7)
前記第2演算器は、前記メモリから提供される前記圧縮データを復元して得られるデータと前記第2係数とを乗算して前記第2演算値を生成する、
ことを特徴とする項目6に記載の光電変換装置。
(項目8)
前記第1係数は、0より大きく1より小さい値であり、
前記第2係数は、0より大きく1より小さい値である、
ことを特徴とする項目1乃至7のいずれか1項に記載の光電変換装置。
(項目9)
前記第1係数と前記第2係数との和は、1である、
ことを特徴とする項目1乃至8のいずれか1項に記載の光電変換装置。
(項目10)
前記メモリに格納されたデータに基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする項目1乃至9のいずれか1項に記載の光電変換装置。
(項目11)
各画素から提供される前記カウント値と前記メモリに格納されたデータとに基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする項目1乃至9のいずれか1項に記載の光電変換装置。
(項目12)
各画素から提供される前記カウント値と前記メモリに格納されたデータとの差分に基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする項目1乃至9のいずれか1項に記載の光電変換装置。
(項目13)
トリガ信号を受信する受信部と、
前記受信部による前記トリガ信号の活性化に応答して、前記メモリに格納された1フレームのデータを出力する出力部と、
を更に備えることを特徴とする項目1乃至12のいずれか1項に記載の光電変換装置。
(項目14)
各画素から提供される前記カウント値と前記メモリに格納されたデータとの差分に応じた情報を出力する出力部を更に備えることを特徴とする項目1乃至12のいずれか1項に記載の光電変換装置。
(項目15)
第3演算器を更に備え、
前記第3演算器は、前記メモリに第1期間に格納されたデータと第3係数とを乗算して第3演算値を生成し、
前記第2演算器は、前記メモリに前記第1期間よりも過去の第2期間に格納されたデータと第2係数とを乗算して前記第2演算値を生成し、
前記加算器は、前記第1演算値、前記第2演算値および前記第3演算値を加算して前記加算値を生成する、
ことを特徴とする項目1乃至14のいずれか1項に記載の光電変換装置。
(項目16)
前記複数の画素のリセットの頻度は、前記メモリのリセットの頻度より高い、
ことを特徴とする項目1乃至15のいずれか1項に記載の光電変換装置。
(項目17)
前記メモリコントローラは、撮像装置の振動による像ブレを補正するための補正信号に基づいて、前記加算値に従って更新されるべき前記メモリのアドレスを決定する、
ことを特徴とする項目1乃至16のいずれか1項に記載の光電変換装置。
(項目18)
各画素は、アバランシェフォトダイオードを含む、
ことを特徴とする項目1乃至7のいずれか1項に記載の光電変換装置。
(項目19)
各画素は、前記アバランシェフォトダイオードに接続された波形整形部と、前記波形成形部が出力するパルス信号をカウントすることによって第1カウント値を生成するカウンタ回路と、を更に含み、
前記第1演算器は、各画素から提供される前記第1カウント値のビット数を拡張するデータ変換器と、前記データ変換器によってビット数が拡張されたカウント値と前記第1係数とを乗算して前記第1演算値を生成する乗算器とを含む、
ことを特徴とする項目18に記載の光電変換装置。
(項目20)
前記複数の画素、前記メモリ、前記第1演算器、前記第2演算器、前記加算器および前記メモリコントローラは、1つの半導体チップに配置されている、
ことを特徴とする項目1乃至19のいずれか1項に記載の光電変換装置。
(項目21)
前記1つの半導体チップにおいて、前記複数の画素が1つの半導体層に配置され、前記メモリ、前記第1演算器、前記第2演算器、前記加算器および前記メモリコントローラの少なくとも1つが他の半導体層に配置されている、
ことを特徴とする項目20に記載の光電変換装置。
(項目22)
項目1乃至21のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を処理する信号処理部と、
を備えることを特徴とする光電変換システム。
(項目23)
項目1乃至21のいずれか1項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
(項目24)
光電変換装置と、前記光電変換装置から出力される信号を処理する信号処理装置とを備える光電変換システムであって、
前記光電変換装置は、光子をカウントしてカウント値を出力する複数の画素と、前記複数の画素において生成されるカウント値を読み出す読出回路と、前記読出回路によって読み出されたカウント値を出力する出力部と、を備え、
前記信号処理装置は、
メモリと、
各画素において生成されるカウント値と第1係数とを乗算して第1演算値を生成する第1演算器と、
前記メモリから提供されるデータと第2係数とを乗算して第2演算値を生成する第2演算器と、
前記第1演算値と前記第2演算値とを加算して加算値を生成する加算器と、
前記メモリに格納されたデータを前記加算値に従って更新するメモリコントローラと、を備え、
前記第1演算器によって生成される前記第1演算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする光電変換システム。
(項目25)
項目24に記載の光電変換システムを備える移動体であって、
前記光電変換システムが出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
The disclosure of the present specification includes the following configurations.
(Item 1)
A photoelectric conversion device having a plurality of pixels that count photons and output count values,
Memory and
a first calculator that multiplies a count value generated for each pixel by a first coefficient to generate a first calculated value;
a second calculator that multiplies the data provided from the memory by a second coefficient to generate a second calculation value;
an adder that adds the first calculation value and the second calculation value to generate a sum;
a memory controller that updates data stored in the memory in accordance with the added value;
the number of bits of the first calculation value generated by the first calculation unit is greater than the number of bits of the count value;
A photoelectric conversion device characterized by:
(Item 2)
the number of bits of the second operation value generated by the second operation unit and the number of bits of the sum value generated by the adder are greater than the number of bits of the count value;
2. The photoelectric conversion device according to item 1,
(Item 3)
the first computing unit includes: a data converter that expands the number of bits of the count value provided from each pixel; and a multiplier that multiplies the count value, the number of bits of which has been expanded by the data converter, by the first coefficient to generate the first computed value.
3. The photoelectric conversion device according to item 1 or 2.
(Item 4)
the data converter performs nonlinear correction processing after expanding the number of bits of the count value provided from each pixel;
4. The photoelectric conversion device according to item 3.
(Item 5)
the data converter performs nonlinear correction processing and smoothing processing after expanding the number of bits of the count value provided from each pixel;
4. The photoelectric conversion device according to item 3.
(Item 6)
the memory controller compresses the sum generated by the adder to generate compressed data, and updates the value stored in the memory based on the compressed data;
6. The photoelectric conversion device according to any one of items 1 to 5.
(Item 7)
the second computing unit multiplies data obtained by decompressing the compressed data provided from the memory by the second coefficient to generate the second computation value;
7. The photoelectric conversion device according to item 6,
(Item 8)
the first coefficient is a value greater than 0 and less than 1,
the second coefficient is a value greater than 0 and less than 1;
8. The photoelectric conversion device according to any one of items 1 to 7.
(Item 9)
the sum of the first coefficient and the second coefficient is 1;
9. The photoelectric conversion device according to any one of items 1 to 8.
(Item 10)
further comprising a coefficient determination unit that determines the first coefficient and the second coefficient based on data stored in the memory;
10. The photoelectric conversion device according to any one of items 1 to 9.
(Item 11)
a coefficient determination unit that determines the first coefficient and the second coefficient based on the count value provided from each pixel and data stored in the memory,
10. The photoelectric conversion device according to any one of items 1 to 9.
(Item 12)
a coefficient determination unit that determines the first coefficient and the second coefficient based on a difference between the count value provided from each pixel and the data stored in the memory,
10. The photoelectric conversion device according to any one of items 1 to 9.
(Item 13)
a receiving unit for receiving a trigger signal;
an output unit that outputs one frame of data stored in the memory in response to activation of the trigger signal by the receiving unit;
13. The photoelectric conversion device according to any one of items 1 to 12, further comprising:
(Item 14)
13. The photoelectric conversion device according to any one of items 1 to 12, further comprising an output unit that outputs information corresponding to the difference between the count value provided from each pixel and the data stored in the memory.
(Item 15)
further comprising a third computing unit;
the third computing unit multiplies the data stored in the memory during the first period by a third coefficient to generate a third computation value;
the second computing unit multiplies data stored in the memory for a second period earlier than the first period by a second coefficient to generate the second computed value;
the adder adds the first calculation value, the second calculation value, and the third calculation value to generate the sum;
15. The photoelectric conversion device according to any one of items 1 to 14.
(Item 16)
The frequency of resetting the plurality of pixels is higher than the frequency of resetting the memory.
16. The photoelectric conversion device according to any one of items 1 to 15.
(Item 17)
the memory controller determines an address of the memory to be updated according to the added value based on a correction signal for correcting image blur caused by vibration of the imaging device;
17. The photoelectric conversion device according to any one of items 1 to 16.
(Item 18)
Each pixel includes an avalanche photodiode.
8. The photoelectric conversion device according to any one of items 1 to 7.
(Item 19)
Each pixel further includes a waveform shaping unit connected to the avalanche photodiode and a counter circuit that generates a first count value by counting the pulse signal output by the waveform shaping unit;
the first computing unit includes: a data converter that expands the number of bits of the first count value provided from each pixel; and a multiplier that multiplies the count value, the number of bits of which has been expanded by the data converter, by the first coefficient to generate the first computed value.
19. The photoelectric conversion device according to item 18.
(Item 20)
the plurality of pixels, the memory, the first computing unit, the second computing unit, the adder, and the memory controller are arranged on one semiconductor chip.
20. The photoelectric conversion device according to any one of items 1 to 19,
(Item 21)
In the one semiconductor chip, the plurality of pixels are arranged in one semiconductor layer, and at least one of the memory, the first computing unit, the second computing unit, the adder, and the memory controller is arranged in another semiconductor layer.
21. The photoelectric conversion device according to item 20,
(Item 22)
Item 22. The photoelectric conversion device according to any one of items 1 to 21,
a signal processing unit that processes a signal output from the photoelectric conversion device;
A photoelectric conversion system comprising:
(Item 23)
A moving object including the photoelectric conversion device according to any one of items 1 to 21,
A moving body comprising a control unit that controls the movement of the moving body using a signal output from the photoelectric conversion device.
(Item 24)
A photoelectric conversion system including a photoelectric conversion device and a signal processing device that processes a signal output from the photoelectric conversion device,
the photoelectric conversion device includes a plurality of pixels that count photons and output count values, a readout circuit that reads out the count values generated in the plurality of pixels, and an output unit that outputs the count values read out by the readout circuit;
The signal processing device includes:
Memory and
a first calculator that multiplies a count value generated for each pixel by a first coefficient to generate a first calculated value;
a second calculator that multiplies the data provided from the memory by a second coefficient to generate a second calculation value;
an adder that adds the first calculation value and the second calculation value to generate a sum;
a memory controller that updates data stored in the memory in accordance with the added value;
the number of bits of the first calculation value generated by the first calculation unit is greater than the number of bits of the count value;
A photoelectric conversion system comprising:
(Item 25)
A mobile object including the photoelectric conversion system according to item 24,
A moving body comprising a control unit that controls the movement of the moving body using a signal output by the photoelectric conversion system.

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。 The invention is not limited to the above-described embodiments, and various modifications and variations are possible without departing from the spirit and scope of the invention. Therefore, the following claims are appended to clarify the scope of the invention.

100:光電変換装置、401:加算器、402:データ変換器、403:メモリ、404:第1乗算器、405:第2乗算器、406:メモリコントローラ、407:出力部、410:第1演算器、420:第2演算器、 100: Photoelectric conversion device, 401: Adder, 402: Data converter, 403: Memory, 404: First multiplier, 405: Second multiplier, 406: Memory controller, 407: Output unit, 410: First computing unit, 420: Second computing unit,

Claims (25)

光子をカウントしてカウント値を出力する複数の画素を有する光電変換装置であって、
メモリと、
各画素において生成されるカウント値と第1係数とを乗算して第1演算値を生成する第1演算器と、
前記メモリから提供されるデータと第2係数とを乗算して第2演算値を生成する第2演算器と、
前記第1演算値と前記第2演算値とを加算して加算値を生成する加算器と、
前記メモリに格納されたデータを前記加算値に従って更新するメモリコントローラと、を備え、
前記第1演算器によって生成される前記第1演算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする光電変換装置。
A photoelectric conversion device having a plurality of pixels that count photons and output count values,
Memory and
a first calculator that multiplies a count value generated for each pixel by a first coefficient to generate a first calculated value;
a second calculator that multiplies the data provided from the memory by a second coefficient to generate a second calculation value;
an adder that adds the first calculation value and the second calculation value to generate a sum;
a memory controller that updates data stored in the memory in accordance with the added value;
the number of bits of the first calculation value generated by the first calculation unit is greater than the number of bits of the count value;
A photoelectric conversion device characterized by:
前記第2演算器によって生成される前記第2演算値のビット数、および、前記加算器によって生成される前記加算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする請求項1に記載の光電変換装置。
the number of bits of the second operation value generated by the second operation unit and the number of bits of the sum value generated by the adder are greater than the number of bits of the count value;
2. The photoelectric conversion device according to claim 1.
前記第1演算器は、各画素から提供される前記カウント値のビット数を拡張するデータ変換器と、前記データ変換器によってビット数が拡張されたカウント値と前記第1係数とを乗算して前記第1演算値を生成する乗算器とを含む、
ことを特徴とする請求項1に記載の光電変換装置。
the first computing unit includes: a data converter that expands the number of bits of the count value provided from each pixel; and a multiplier that multiplies the count value, the number of bits of which has been expanded by the data converter, by the first coefficient to generate the first computed value.
2. The photoelectric conversion device according to claim 1.
前記データ変換器は、各画素から提供される前記カウント値のビット数を拡張した後に非線形補正処理を行う、
ことを特徴とする請求項3に記載の光電変換装置。
the data converter performs nonlinear correction processing after expanding the number of bits of the count value provided from each pixel;
4. The photoelectric conversion device according to claim 3.
前記データ変換器は、各画素から提供される前記カウント値のビット数を拡張した後に非線形補正処理およびスムージング処理を行う、
ことを特徴とする請求項3に記載の光電変換装置。
the data converter performs nonlinear correction processing and smoothing processing after expanding the number of bits of the count value provided from each pixel;
4. The photoelectric conversion device according to claim 3.
前記メモリコントローラは、前記加算器によって生成される前記加算値を圧縮して圧縮データを生成し、前記メモリに格納された値を前記圧縮データに基づいて更新する、
ことを特徴とする請求項1に記載の光電変換装置。
the memory controller compresses the sum generated by the adder to generate compressed data, and updates the value stored in the memory based on the compressed data;
2. The photoelectric conversion device according to claim 1.
前記第2演算器は、前記メモリから提供される前記圧縮データを復元して得られるデータと前記第2係数とを乗算して前記第2演算値を生成する、
ことを特徴とする請求項6に記載の光電変換装置。
the second computing unit multiplies data obtained by decompressing the compressed data provided from the memory by the second coefficient to generate the second computation value;
7. The photoelectric conversion device according to claim 6.
前記第1係数は、0より大きく1より小さい値であり、
前記第2係数は、0より大きく1より小さい値である、
ことを特徴とする請求項1に記載の光電変換装置。
the first coefficient is a value greater than 0 and less than 1,
the second coefficient is a value greater than 0 and less than 1;
2. The photoelectric conversion device according to claim 1.
前記第1係数と前記第2係数との和は、1である、
ことを特徴とする請求項1に記載の光電変換装置。
the sum of the first coefficient and the second coefficient is 1;
2. The photoelectric conversion device according to claim 1.
前記メモリに格納されたデータに基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする請求項1に記載の光電変換装置。
further comprising a coefficient determination unit that determines the first coefficient and the second coefficient based on data stored in the memory;
2. The photoelectric conversion device according to claim 1.
各画素から提供される前記カウント値と前記メモリに格納されたデータとに基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする請求項1に記載の光電変換装置。
a coefficient determination unit that determines the first coefficient and the second coefficient based on the count value provided from each pixel and data stored in the memory,
2. The photoelectric conversion device according to claim 1.
各画素から提供される前記カウント値と前記メモリに格納されたデータとの差分に基づいて前記第1係数および前記第2係数を決定する係数決定部を更に備える、
ことを特徴とする請求項1に記載の光電変換装置。
a coefficient determination unit that determines the first coefficient and the second coefficient based on a difference between the count value provided from each pixel and the data stored in the memory,
2. The photoelectric conversion device according to claim 1.
トリガ信号を受信する受信部と、
前記受信部による前記トリガ信号の活性化に応答して、前記メモリに格納された1フレームのデータを出力する出力部と、
を更に備えることを特徴とする請求項1に記載の光電変換装置。
a receiving unit for receiving a trigger signal;
an output unit that outputs one frame of data stored in the memory in response to activation of the trigger signal by the receiving unit;
The photoelectric conversion device according to claim 1 , further comprising:
各画素から提供される前記カウント値と前記メモリに格納されたデータとの差分に応じた情報を出力する出力部を更に備えることを特徴とする請求項1に記載の光電変換装置。 The photoelectric conversion device of claim 1, further comprising an output unit that outputs information corresponding to the difference between the count value provided by each pixel and the data stored in the memory. 第3演算器を更に備え、
前記第3演算器は、前記メモリに第1期間に格納されたデータと第3係数とを乗算して第3演算値を生成し、
前記第2演算器は、前記メモリに前記第1期間よりも過去の第2期間に格納されたデータと第2係数とを乗算して前記第2演算値を生成し、
前記加算器は、前記第1演算値、前記第2演算値および前記第3演算値を加算して前記加算値を生成する、
ことを特徴とする請求項1に記載の光電変換装置。
further comprising a third computing unit;
the third computing unit multiplies the data stored in the memory during the first period by a third coefficient to generate a third computation value;
the second computing unit multiplies data stored in the memory for a second period earlier than the first period by a second coefficient to generate the second computed value;
the adder adds the first calculation value, the second calculation value, and the third calculation value to generate the sum;
2. The photoelectric conversion device according to claim 1.
前記複数の画素のリセットの頻度は、前記メモリのリセットの頻度より高い、
ことを特徴とする請求項1に記載の光電変換装置。
The frequency of resetting the plurality of pixels is higher than the frequency of resetting the memory.
2. The photoelectric conversion device according to claim 1.
前記メモリコントローラは、撮像装置の振動による像ブレを補正するための補正信号に基づいて、前記加算値に従って更新されるべき前記メモリのアドレスを決定する、
ことを特徴とする請求項1に記載の光電変換装置。
the memory controller determines an address of the memory to be updated according to the added value based on a correction signal for correcting image blur caused by vibration of the imaging device;
2. The photoelectric conversion device according to claim 1.
各画素は、アバランシェフォトダイオードを含む、
ことを特徴とする請求項1に記載の光電変換装置。
Each pixel includes an avalanche photodiode.
2. The photoelectric conversion device according to claim 1.
各画素は、前記アバランシェフォトダイオードに接続された波形整形部と、前記波形整形部が出力するパルス信号をカウントすることによって第1カウント値を生成するカウンタ回路と、を更に含み、
前記第1演算器は、各画素から提供される前記第1カウント値のビット数を拡張するデータ変換器と、前記データ変換器によってビット数が拡張されたカウント値と前記第1係数とを乗算して前記第1演算値を生成する乗算器とを含む、
ことを特徴とする請求項18に記載の光電変換装置。
Each pixel further includes a waveform shaping unit connected to the avalanche photodiode and a counter circuit that generates a first count value by counting pulse signals output by the waveform shaping unit;
the first calculator includes: a data converter that expands the number of bits of the first count value provided from each pixel; and a multiplier that multiplies the count value, the number of bits of which has been expanded by the data converter, by the first coefficient to generate the first calculation value.
19. The photoelectric conversion device according to claim 18.
前記複数の画素、前記メモリ、前記第1演算器、前記第2演算器、前記加算器および前記メモリコントローラは、1つの半導体チップに配置されている、
ことを特徴とする請求項1に記載の光電変換装置。
the plurality of pixels, the memory, the first computing unit, the second computing unit, the adder, and the memory controller are arranged on one semiconductor chip.
2. The photoelectric conversion device according to claim 1.
前記1つの半導体チップにおいて、前記複数の画素が1つの半導体層に配置され、前記メモリ、前記第1演算器、前記第2演算器、前記加算器および前記メモリコントローラの少なくとも1つが他の半導体層に配置されている、
ことを特徴とする請求項20に記載の光電変換装置。
In the one semiconductor chip, the plurality of pixels are arranged on one semiconductor layer, and at least one of the memory, the first computing unit, the second computing unit, the adder, and the memory controller is arranged on another semiconductor layer.
21. The photoelectric conversion device according to claim 20.
請求項1乃至21のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を処理する信号処理部と、
を備えることを特徴とする光電変換システム。
The photoelectric conversion device according to any one of claims 1 to 21,
a signal processing unit that processes a signal output from the photoelectric conversion device;
A photoelectric conversion system comprising:
請求項1乃至21のいずれか1項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
A moving object comprising the photoelectric conversion device according to any one of claims 1 to 21,
A moving body comprising a control unit that controls the movement of the moving body using a signal output from the photoelectric conversion device.
光電変換装置と、前記光電変換装置から出力される信号を処理する信号処理装置とを備える光電変換システムであって、
前記光電変換装置は、光子をカウントしてカウント値を出力する複数の画素と、前記複数の画素において生成されるカウント値を読み出す読出回路と、前記読出回路によって読み出されたカウント値を出力する出力部と、を備え、
前記信号処理装置は、
メモリと、
各画素において生成されるカウント値と第1係数とを乗算して第1演算値を生成する第1演算器と、
前記メモリから提供されるデータと第2係数とを乗算して第2演算値を生成する第2演算器と、
前記第1演算値と前記第2演算値とを加算して加算値を生成する加算器と、
前記メモリに格納されたデータを前記加算値に従って更新するメモリコントローラと、を備え、
前記第1演算器によって生成される前記第1演算値のビット数は、前記カウント値のビット数より大きい、
ことを特徴とする光電変換システム。
A photoelectric conversion system including a photoelectric conversion device and a signal processing device that processes a signal output from the photoelectric conversion device,
the photoelectric conversion device includes a plurality of pixels that count photons and output count values, a readout circuit that reads out the count values generated in the plurality of pixels, and an output unit that outputs the count values read out by the readout circuit;
The signal processing device includes:
Memory and
a first calculator that multiplies a count value generated for each pixel by a first coefficient to generate a first calculated value;
a second calculator that multiplies the data provided from the memory by a second coefficient to generate a second calculation value;
an adder that adds the first calculation value and the second calculation value to generate a sum;
a memory controller that updates data stored in the memory in accordance with the added value;
the number of bits of the first calculation value generated by the first calculation unit is greater than the number of bits of the count value;
A photoelectric conversion system comprising:
請求項24に記載の光電変換システムを備える移動体であって、
前記光電変換システムが出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
A moving object comprising the photoelectric conversion system according to claim 24,
A moving body comprising a control unit that controls the movement of the moving body using a signal output by the photoelectric conversion system.
JP2024013301A 2024-01-31 2024-01-31 Photoelectric conversion device, photoelectric conversion system, and mobile body Pending JP2025118157A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024013301A JP2025118157A (en) 2024-01-31 2024-01-31 Photoelectric conversion device, photoelectric conversion system, and mobile body
PCT/JP2025/002317 WO2025164549A1 (en) 2024-01-31 2025-01-24 Photoelectric conversion device, photoelectric conversion system, and mobile body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024013301A JP2025118157A (en) 2024-01-31 2024-01-31 Photoelectric conversion device, photoelectric conversion system, and mobile body

Publications (1)

Publication Number Publication Date
JP2025118157A true JP2025118157A (en) 2025-08-13

Family

ID=96590741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024013301A Pending JP2025118157A (en) 2024-01-31 2024-01-31 Photoelectric conversion device, photoelectric conversion system, and mobile body

Country Status (2)

Country Link
JP (1) JP2025118157A (en)
WO (1) WO2025164549A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102117A (en) * 2006-03-20 2008-11-24 소니 가부시끼 가이샤 Image signal processing device and image signal processing method
JP5506377B2 (en) * 2009-12-25 2014-05-28 三星電子株式会社 Image processing apparatus, image processing method, program, and display apparatus
JP6628497B2 (en) * 2015-05-19 2020-01-08 キヤノン株式会社 Imaging device, imaging system, and image processing method
JP6824806B2 (en) * 2017-04-10 2021-02-03 東芝デベロップメントエンジニアリング株式会社 Management device
JP7393162B2 (en) * 2019-09-09 2023-12-06 キヤノン株式会社 Photoelectric conversion device

Also Published As

Publication number Publication date
WO2025164549A1 (en) 2025-08-07

Similar Documents

Publication Publication Date Title
US12210101B2 (en) Photoelectric conversion device, photodetection system, and movable object
JP2024160505A (en) Photoelectric conversion device, light detection system, movable body, and method of controlling photoelectric conversion device
US11937006B2 (en) Photoelectric conversion apparatus and photoelectric conversion system
US12149854B2 (en) Photoelectric conversion device
US20250071440A1 (en) Processing apparatus and photoelectric conversion system
JP7516460B2 (en) Photoelectric conversion device, photoelectric conversion system
US20230217137A1 (en) Photoelectric conversion device and photodetection system
US11855106B2 (en) Signal processing device having counter counting pulses from avalanche photodiode
US12477248B2 (en) Photoelectric conversion device, light detection system, movable body, and method of controlling photoelectric conversion device
JP7646620B2 (en) Processing device, photoelectric conversion system
JP2025118157A (en) Photoelectric conversion device, photoelectric conversion system, and mobile body
US20250113121A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, moving body, and equipment
US12413873B2 (en) Photoelectric conversion device
US20250113118A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
US20250102636A1 (en) Photoelectric conversion device
US20250365521A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, moving body, and equipment
US20240397229A1 (en) Photoelectric conversion apparatus
US20250142231A1 (en) Device, system, and moving body
US20250080881A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, moving body, and equipment
WO2025005215A1 (en) Photoelectric conversion device and photoelectric conversion system having photoelectric conversion device
JP2025009968A (en) Photoelectric conversion device and photoelectric conversion system having said photoelectric conversion device
CN121420565A (en) Photoelectric conversion equipment and photoelectric conversion system including photoelectric conversion equipment
JP2025009969A (en) Photoelectric conversion device and photoelectric conversion system having the photoelectric conversion device
CN116614725A (en) Processing apparatus and photoelectric conversion system
JP2025107036A (en) Photoelectric conversion device and photodetection system