JP2024002461A - 光電変換装置 - Google Patents

Abstract

【課題】画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し得る光電変換装置を提供する。【解決手段】光電変換装置は、光電変換部で生成された電荷に応じた信号を生成する増幅トランジスタ及び信号の出力を制御する選択トランジスタを有する画素と、画素から信号が出力される出力線と、を有する。光電変換部は電荷を蓄積するための第１導電型の第１半導体領域を有し、選択トランジスタは出力線が接続される第１導電型の第２半導体領域を有し、画素は電荷を排出可能に構成された第１導電型の第３半導体領域を更に有する。第２半導体領域は、第１素子分離構造体を介して第１半導体領域と隣り合い、第２素子分離構造体を介して第３半導体領域と隣り合っている。第１素子分離構造体を介した第１半導体領域と第２半導体領域との間の最短距離は、第２素子分離構造体を介した第２半導体領域と第３半導体領域との間の最短距離よりも大きい。【選択図】図５

Description

本発明は、光電変換装置に関する。

近年、デジタルスチルカメラやデジタルビデオカメラなどの撮像システムには、高速読み出しに適したＣＭＯＳイメージセンサが広く用いられている。特許文献１には、画素間に電荷排出領域を配置することで、飽和状態のフォトダイオードから隣接する画素のフォトダイオードに電荷が漏れ込む現象、いわゆるブルーミングを抑制するように構成したＣＭＯＳイメージセンサが記載されている。

特開２０１３－００８９８９号公報

しかしながら、フォトダイオードに漏れ込む電荷は隣接する画素のフォトダイオードから溢れ出た電荷に限られるものではなく、他の部分から溢れ出た電荷がフォトダイオードに漏れ込むこともあり得る。特許文献１に記載の技術では、フォトダイオードに漏れ込む電荷を必ずしも十分に抑制することはできなかった。
本発明の目的は、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し得る光電変換装置を提供することにある。

本明細書の一開示によれば、半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、前記画素から前記信号が出力される出力線と、を有し、前記光電変換部は、光電変換により生じた電荷を蓄積するための第１導電型の第１半導体領域を有し、前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、前記画素は、電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、前記第１素子分離構造体を介した前記第１半導体領域と前記第２半導体領域との間の最短距離は、前記第２素子分離構造体を介した前記第２半導体領域と前記第３半導体領域との間の最短距離よりも大きい光電変換装置が提供される。

また、本明細書の他の一開示によれば、半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、前記画素から前記信号が出力される出力線と、を有し、前記光電変換部は、光電変換により生じた第１極性の電荷を蓄積するための第１導電型の第１半導体領域を有し、前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、前記画素は、前記第１極性の電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、前記第１半導体領域と前記第２半導体領域との間における前記第１素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁は、前記第２半導体領域と前記第３半導体領域との間における前記第２素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁よりも高い光電変換装置が提供される。

本発明によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す等価回路図である。 本発明の第１実施形態による光電変換装置における画素の動作を示すタイミング図である。 本発明の第１実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第２実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第３実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第４実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第５実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第６実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第７実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。 本発明の第８実施形態による光電変換装置における画素の構成例を示す等価回路図である。 本発明の第８実施形態による光電変換装置における画素の構造を示す平面図である。 本発明の第８実施形態による光電変換装置における画素の構造を示す断面図である。 本発明の第９実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第１０実施形態による撮像システム及び移動体の構成例を示す図である。 本発明の第１１実施形態による機器の概略構成を示すブロック図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図４を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す等価回路図である。図３は、本実施形態による光電変換装置における画素の動作を示すタイミング図である。図４は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。

本実施形態による光電変換装置は、図１に示すように、画素領域１０と、垂直走査回路２０と、読み出し回路３０と、水平走査回路４０と、出力回路５０と、制御回路６０と、を有する。

画素領域１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素領域１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素領域１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素領域１０に配された画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の各々は、複数の信号線を含み得る。制御線１４は、垂直走査回路２０に接続されている。なお、制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。

画素領域１０に配された画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の各々は、複数の信号線を含み得る。出力線１６は、読み出し回路３０に接続されている。なお、出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。

垂直走査回路２０は、制御回路６０からの制御信号に応じて、画素１２を駆動するための制御信号を生成し、制御線１４を介して画素１２に供給する機能を備える。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成され得る。垂直走査回路２０は、制御線１４を介して供給する制御信号によって画素領域１０に配された画素１２を行単位で駆動する。行単位で画素１２から読み出された信号は、各列の出力線１６を介して読み出し回路３０に入力される。

読み出し回路３０は、画素領域１０から読み出された画素信号を保持するとともに、画素信号に対して所定の処理、例えば、相関二重サンプリングによる補正処理、増幅処理、アナログ・デジタル変換処理等の信号処理を実施する機能を備える。読み出し回路３０は、画素領域１０から出力される画素信号を保持するための信号保持回路を有する。

水平走査回路４０は、制御回路６０からの制御信号に応じて、読み出し回路３０で処理された画素信号を列毎に順次、出力回路５０に転送するための制御信号を生成し、読み出し回路３０に供給する機能を備える。水平走査回路４０は、シフトレジスタやアドレスデコーダを用いて構成され得る。

出力回路５０は、バッファアンプや差動増幅器などから構成され、水平走査回路４０によって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを光電変換装置１００の外部に出力する機能を備える。出力回路５０が行う信号処理としては、例えば、相関二重サンプリングによる補正処理、増幅処理などが挙げられる。

制御回路６０は、垂直走査回路２０、読み出し回路３０、水平走査回路４０、出力回路５０に、これらの動作やタイミングを制御する制御信号を供給する機能を備える。垂直走査回路２０、読み出し回路３０、水平走査回路４０、出力回路５０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給されてもよい。

次に、本実施形態による光電変換装置における画素の構成例について、図２を用いて説明する。図２には、画素領域１０を構成する複数の画素１２のうち、３行（第ｎ行～第（ｎ＋２）行）×２列（第ｍ列～第（ｍ＋１）列）のブロックに配された６つの画素１２を抜き出して示している。図２に示される符号の一部には、行番号又は列番号を表す符号を括弧書きで付記している。

画素１２の各々は、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ４と、選択トランジスタＭ５と、を含んで構成され得る。画素１２の各々は、図２に示すように、容量付加トランジスタＭ３を更に有していてもよい。ここでは、容量付加トランジスタＭ３を含む画素構成について説明するものとする。転送トランジスタＭ１、リセットトランジスタＭ２、容量付加トランジスタＭ３、増幅トランジスタＭ４及び選択トランジスタＭ５は、ＭＯＳトランジスタにより構成され得る。各々の画素１２は、入射光が光電変換部ＰＤに導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを有していてもよい。マイクロレンズは、入射光を光電変換部ＰＤに集光する。カラーフィルタは、所定の色の光を選択的に透過する。

光電変換部ＰＤは、例えば、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されたフォトダイオードであり得る。転送トランジスタＭ１のドレインは、容量付加トランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ１のドレイン、容量付加トランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散部ＦＤである。浮遊拡散部ＦＤに連なる容量成分（浮遊拡散容量）は、電荷保持部としての機能を備える。

容量付加トランジスタＭ３のドレインは、リセットトランジスタＭ２のソースに接続されている。容量付加トランジスタＭ３を含まない画素構成の場合には、リセットトランジスタＭ２のソースが浮遊拡散部ＦＤに接続される。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ４のドレインは、電源電圧ノード（電圧：Ｖｄｄ）に接続されている。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、出力線１６に接続されている。なお、リセットトランジスタＭ２のドレインに供給される電圧と、増幅トランジスタＭ４のドレインに供給される電圧とは、同じであってもよいし、異なっていてもよい。

図２の画素構成の場合、各行の制御線１４は、転送トランジスタＭ１のゲート、容量付加トランジスタのゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ５のゲートに接続された４本の信号線を含む。転送トランジスタＭ１のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＴＸが供給される。リセットトランジスタＭ２のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＲＥＳが供給される。容量付加トランジスタＭ３のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＦＤｉｎｃが供給される。選択トランジスタＭ５のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＳＥＬが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。

また、各列の出力線１６は、３本の信号線１６１，１６２，１６３を含む。これら３本の信号線１６１，１６２，１６３は、同じ列の異なる画素１２に接続されている。例えば図２に示すように、第ｎ行に配された各列の画素１２は、対応する列の信号線１６１に接続され得る。第（ｎ＋１）行に配された各列の画素１２は、対応する列の信号線１６２に接続され得る。第（ｎ＋２）行に配された各列の画素１２は、対応する列の信号線１６３に接続され得る。その他の行の画素１２も、これら画素１２と同様、対応する列の信号線１６１，１６２，１６３のいずれかに接続される。なお、各列の出力線１６を構成する信号線の数は、３本に限定されるものではなく、２本以下であってもよいし、４本以上であってもよい。

なお、本実施形態では、光入射によって光電変換部ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１２を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタや半導体領域の導電型は、本実施形態で説明するものとは逆導電型となる。なお、本明細書において、第１導電型がＮ型の場合は第２導電型がＰ型であり、第１導電型がＰ型の場合は第２導電型がＮ型である。また、第１極性の電荷が負電荷（電子）の場合は第２極性の電荷が正電荷（正孔）であり、第１極性の電荷が正電荷（正孔）の場合は第２極性の電荷が負電荷（電子）である。

また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。なお、本明細書において、ＭＯＳトランジスタの各端子は、ソース及びドレインを主ノード、ゲートを制御ノードと呼ぶこともある。

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、制御信号ｐＴＸによってオンに制御されることにより、光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。浮遊拡散部ＦＤは、光電変換部ＰＤから転送された電荷を保持するとともに、増幅部の入力ノード（増幅トランジスタＭ４のゲート）の電圧を、その容量（浮遊拡散容量）と転送された電荷の量とに応じた電圧に設定する。

容量付加トランジスタＭ３は、制御信号ｐＦＤｉｎｃによって制御され、その動作状態に応じて浮遊拡散部ＦＤの容量を切り替える役割を有する。すなわち、容量付加トランジスタＭ３は、オンになることによりそのゲート容量を浮遊拡散部ＦＤの容量に付加し、オフになることによりそのゲート容量を浮遊拡散部ＦＤから切り離す。

リセットトランジスタＭ２は、制御信号ｐＲＥＳによって制御され、容量付加トランジスタＭ３と同時にオンになることにより、浮遊拡散部ＦＤを電圧Ｖｄｄに応じた所定の電圧にリセットする。その際、転送トランジスタＭ１もオンにすることで、光電変換部ＰＤをリセットすることも可能である。

選択トランジスタＭ５は、制御信号ｐＳＥＬによってオンに制御されることにより、当該画素１２の信号を出力線１６に出力可能な状態（選択状態）とする。すなわち、選択トランジスタＭ５は、出力線１６への信号の出力を制御する。増幅トランジスタＭ４は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ５を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ４は、浮遊拡散部ＦＤの電圧に応じた信号を生成し、選択トランジスタＭ５を介して出力線１６に出力する。

次に、画素１２の基本動作について、図３を用いて説明する。図３には一例として、低輝度時の画素信号を出力する際のタイミング図を示している。横軸は時刻を示し、縦軸は電圧を示している。図３には、垂直走査回路２０から画素１２に供給される制御信号ｐＳＥＬ，ｐＲＥＳ，ｐＦＤｉｎｃ，ｐＴＸの波形を示している。

時刻ｔ１の直前において、制御信号ｐＳＥＬ，ｐＲＥＳ，ｐＦＤｉｎｃ，ｐＴＸはＬｏｗレベルであるものとする。時刻ｔ１において、垂直走査回路２０により制御信号ｐＳＥＬ，ｐＲＥＳ，ｐＦＤｉｎｃがＬｏｗレベルからＨｉｇｈレベルへと制御される。これにより、選択トランジスタＭ５、リセットトランジスタＭ２及び容量付加トランジスタＭ３がオンになり、画素１２が選択されるとともに、浮遊拡散部ＦＤが電圧Ｖｄｄに応じた電圧にリセットされる。

続く時刻ｔ２において、垂直走査回路２０により制御信号ｐＦＤｉｎｃがＨｉｇｈレベルからＬｏｗレベルへと制御される。これにより、容量付加トランジスタＭ３がオフになり、浮遊拡散部ＦＤのリセット状態が解除されるとともに、浮遊拡散部ＦＤから容量付加トランジスタＭ３のゲート容量が切り離される。これにより、読み出し時における浮遊拡散部ＦＤの容量を小さくし、ノイズを低減することができる。容量付加トランジスタＭ３がオフになった後、増幅トランジスタＭ４から選択トランジスタＭ５を介して出力線１６に出力される信号が、浮遊拡散部ＦＤのリセット電圧に応じたリセットレベル信号となる。

続く時刻ｔ３から時刻ｔ４の期間において、垂直走査回路２０により制御信号ｐＴＸがＬｏｗレベルからＨｉｇｈレベルへと制御される。これにより、転送トランジスタＭ１がオンになり、光電変換部ＰＤに蓄積された電荷が浮遊拡散部ＦＤへと転送される。これにより、浮遊拡散部ＦＤは、その容量値及び光電変換部ＰＤから転送された電荷の量に応じた電圧となる。時刻ｔ４において制御信号ｐＴＸがＬｏｗレベルに遷移して転送トランジスタＭ１がオフになった後、増幅トランジスタＭ４から選択トランジスタＭ５を介して出力線１６に出力される信号が、光電変換部ＰＤで生成された電荷の量に応じた画素信号となる。

次に、本実施形態による光電変換装置における画素１２の具体的な構造について、図４を用いて説明する。図４（ａ）は画素１２の平面図であり、図４（ｂ）は図４（ａ）のＡ－Ａ′線断面図である。なお、図４では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図４（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

図４（ａ）は、１つの画素１２の平面レイアウトの一例を示している。半導体基板１１０の画素１２が配置される領域には、アクティブ領域１１２，１１４，１２６が画定されている。アクティブ領域１１２，１１４，１２６の間の領域は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等の絶縁物構造体やｐｎ接合分離によってアクティブ領域１１２，１１４，１２６間を電気的に分離するための素子分離領域１２８である。半導体基板１１０の上には、転送トランジスタＭ１のゲート電極１３０、リセットトランジスタＭ２のゲート電極１３４、増幅トランジスタＭ４のゲート電極１３８及び選択トランジスタＭ５のゲート電極１４０が設けられている。

アクティブ領域１１２には、画素１２の構成要素のうち、光電変換部ＰＤ、転送トランジスタＭ１及び浮遊拡散部ＦＤの一部が設けられる。平面視において、ゲート電極１３０は、アクティブ領域１１２を横断するように配されている。アクティブ領域１１２のうち、ゲート電極１３０の一方の側には、光電変換部ＰＤの電荷蓄積領域を構成するＮ型半導体領域１５０が設けられている。アクティブ領域１１２のうち、ゲート電極１３０の他方の側には、浮遊拡散部ＦＤの一部を構成するＮ型半導体領域１５４が設けられている。

アクティブ領域１１４には、画素１２の構成要素のうち、浮遊拡散部ＦＤの他の一部、リセットトランジスタＭ２、増幅トランジスタＭ４及び選択トランジスタＭ５が設けられる。平面視において、ゲート電極１３４，１３８，１４０の各々は、アクティブ領域１１４を横断するように配されている。アクティブ領域１１４のうち、ゲート電極１３４とゲート電極１３８との間の部分には、リセットトランジスタＭ２及び増幅トランジスタＭ４のドレインを構成するＮ型半導体領域１６８が設けられている。アクティブ領域１１４のうち、ゲート電極１３４下のチャネル領域を介してＮ型半導体領域１６８と隣り合う部分には、浮遊拡散部ＦＤの他の一部及びリセットトランジスタＭ２のソースを構成するＮ型半導体領域１５６が設けられている。Ｎ型半導体領域１５６は、図示しない配線を介してＮ型半導体領域１５４及びゲート電極１３８に電気的に接続されている。この接続ノードが全体として浮遊拡散部ＦＤを構成している。アクティブ領域１１４のうち、ゲート電極１３８とゲート電極１４０との間の部分には、増幅トランジスタＭ４のソース及び選択トランジスタＭ５のドレインを構成するＮ型半導体領域１７４が設けられている。アクティブ領域１１４のうち、ゲート電極１４０下のチャネル領域を介してＮ型半導体領域１７４と隣り合う部分には、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８が設けられている。

アクティブ領域１２６は、漏れ込んできた電荷（電子）を排出するための電荷排出領域としての役割を有する。アクティブ領域１２６には、電荷を排出可能にするためのＮ型半導体領域１８２が設けられている。Ｎ型半導体領域１８２を電源電圧が供給されるノードに接続し、漏れ込んできた電荷を積極的に外部に排出する構成としてもよい。

図４（ａ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１８２とは、素子分離領域１２８を介して隣り合っている。図４（ｂ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ａが設けられている。Ｎ型半導体領域１７８とＮ型半導体領域１８２との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｂが設けられている。

ここで、本実施形態の光電変換装置においては、素子分離構造体１２８Ａを介したＮ型半導体領域１５０，１７８間の最短距離が、素子分離構造体１２８Ｂを介したＮ型半導体領域１７８，１８２間の最短距離よりも大きくなっている。別の言い方をすると、素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅が、素子分離構造体１２８ＢによるＮ型半導体領域１７８，１８２間の分離幅よりも広くなっている。光電変換装置をこのように構成することで、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１７８，１８２間の電子に対するポテンシャル障壁よりも高くなる。これにより、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。

例えば、読み出し行に属する画素１２の出力信号に応じて出力線１６の電位が低下した場合に、非読み出し行に属する画素１２の選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ａの分離幅を素子分離構造体１２８Ｂの分離幅よりも広くすることで、素子分離構造体１２８Ａを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｂを超えてＮ型半導体領域１８２に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置について、図５を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、各画素１２のレイアウトが異なるほかは、第１実施形態による光電変換装置と同様である。本実施形態では、第１実施形態の光電変換装置と異なる点を中心に説明し、第１実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図５は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図５（ａ）は画素１２の平面図であり、図５（ｂ）は図５（ａ）のＢ－Ｂ′線断面図である。なお、図５では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図５（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

図５（ａ）は、１つの画素１２の平面レイアウトの一例を示している。半導体基板１１０の画素１２が配置される領域には、アクティブ領域１１２，１１６，１１８が画定されている。アクティブ領域１１２，１１６，１１８の間の領域は、ＳＴＩ等の絶縁物構造体やｐｎ接合分離によってアクティブ領域１１２，１１６，１１８間を電気的に分離するための素子分離領域１２８である。半導体基板１１０の上には、転送トランジスタＭ１のゲート電極１３０、リセットトランジスタＭ２のゲート電極１３４、増幅トランジスタＭ４のゲート電極１３８及び選択トランジスタＭ５のゲート電極１４０が設けられている。

アクティブ領域１１２には、第１実施形態と同様、画素１２の構成要素のうち、光電変換部ＰＤ、転送トランジスタＭ１及び浮遊拡散部ＦＤの一部が設けられる。

アクティブ領域１１６には、画素１２の構成要素のうち、浮遊拡散部ＦＤの他の一部及びリセットトランジスタＭ２が設けられる。平面視において、ゲート電極１３４は、アクティブ領域１１６を横断するように配されている。アクティブ領域１１６のうち、ゲート電極１３４の一方の側には、浮遊拡散部ＦＤの他の一部及びリセットトランジスタＭ２のソースを構成するＮ型半導体領域１５６が設けられている。Ｎ型半導体領域１５６は、図示しない配線を介してＮ型半導体領域１５４及びゲート電極１３８に電気的に接続されている。この接続ノードが全体として浮遊拡散部ＦＤを構成している。アクティブ領域１１６のうち、ゲート電極１３４の他方の側には、リセットトランジスタＭ２のドレインを構成するＮ型半導体領域１５８が設けられている。

アクティブ領域１１８には、画素１２の構成要素のうち、増幅トランジスタＭ４及び選択トランジスタＭ５が設けられる。平面視において、ゲート電極１３８，１４０の各々は、アクティブ領域１１８を横断するように配されている。アクティブ領域１１８のうち、ゲート電極１３８とゲート電極１４０との間の部分には、増幅トランジスタＭ４のソース及び選択トランジスタＭ５のドレインを構成するＮ型半導体領域１７４が設けられている。アクティブ領域１１８のうち、ゲート電極１３８下のチャネル領域を介してＮ型半導体領域１７４と隣り合う部分には、増幅トランジスタＭ４のドレインを構成するＮ型半導体領域１７２が設けられている。アクティブ領域１１８のうち、ゲート電極１４０下のチャネル領域を介してＮ型半導体領域１７４と隣り合う部分には、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８が設けられている。

図５（ａ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。図５（ｂ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ａが設けられている。Ｎ型半導体領域１７８とＮ型半導体領域１５８との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｃが設けられている。

ここで、本実施形態の光電変換装置においては、Ｎ型半導体領域１５０，１７８間の距離が、Ｎ型半導体領域１７８，１５８間の距離よりも大きくなっている。別の言い方をすると、素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅が、素子分離構造体１２８ＣによるＮ型半導体領域１７８，１５８間の分離幅よりも広くなっている。光電変換装置をこのように構成することで、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなる。これにより、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。

出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ａの分離幅を素子分離構造体１２８Ｃの分離幅よりも広くすることで、素子分離構造体１２８Ａを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｃを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

本実施形態において、電子の排出先であるＮ型半導体領域１５８は、リセットトランジスタＭ２のドレインを構成する半導体領域であり、電源電圧が供給されるノードに接続されている。したがって、Ｎ型半導体領域１５８に流入した電子は電源を介して排出される。本実施形態では、電子の排出先としてリセットトランジスタＭ２のドレインを利用するため、電子の排出先としてアクティブ領域１２６を別途設ける必要はなく、第１実施形態と比較してレイアウト効率を向上することが可能である。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置について、図６を用いて説明する。第１又は第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、Ｎ型半導体領域１５０，１７８間及びＮ型半導体領域１７８，１５８間を分離する素子分離構造が異なるほかは、第２実施形態による光電変換装置と同様である。本実施形態では、第２実施形態の光電変換装置と異なる点を中心に説明し、第１又は第２実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図６は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図６（ａ）は画素１２の平面図であり、図６（ｂ）は図６（ａ）のＣ－Ｃ′線断面図である。なお、図６では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図６（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

本実施形態による光電変換装置における画素１２の平面レイアウトは、図６（ａ）に示すように、第２実施形態による光電変換装置と同様である。すなわち、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。ただし、本実施形態では、Ｎ型半導体領域１５０，１７８間及びＮ型半導体領域１７８，１５８間を分離する素子分離構造として、第１及び第２実施形態で用いた絶縁物構造体ではなく、ｐｎ接合分離を用いている。

すなわち、本実施形態では、図６（ｂ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８との間の素子分離領域１２８には、素子分離構造体１２８Ｄとして、Ｎ型半導体領域１５０，１７８とは逆導電型のＰ型半導体領域が設けられている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８との間の素子分離領域１２８には、素子分離構造体１２８Ｅとして、Ｎ型半導体領域１７８，１５８とは逆導電型のＰ型半導体領域が設けられている。なお、図６（ｂ）では、複数回のイオン注入によって素子分離構造体１２８Ｄ，１２８Ｅを形成する場合を想定し、素子分離構造体１２８Ｄ，１２８Ｅが深さの異なる複数のＰ型半導体領域によって構成されていることを模式的に示している。

ここで、本実施形態の光電変換装置においては、Ｎ型半導体領域１５０，１７８間の距離が、Ｎ型半導体領域１７８，１５８間の距離よりも大きくなっている。別の言い方をすると、素子分離構造体１２８ＤによるＮ型半導体領域１５０，１７８間の分離幅が、素子分離構造体１２８ＥによるＮ型半導体領域１７８，１５８間の分離幅よりも広くなっている。光電変換装置をこのように構成することで、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなる。これにより、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。

出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ｄの分離幅を素子分離構造体１２８Ｅの分離幅よりも広くすることで、素子分離構造体１２８Ｄを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｅを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

また、本実施形態では素子分離構造体１２８Ｄ，１２８Ｅとしてｐｎ接合分離を用いているため、ＳＴＩなどの素子分離用絶縁膜と半導体との界面に存在する欠陥によって発生する電子が減り、暗電流などの暗時特性を向上することが可能となる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置について、図７を用いて説明する。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体とＮ型半導体領域１７８，１５８間を分離する素子分離構造体との関係が異なるほかは、第３実施形態による光電変換装置と同様である。本実施形態では、第３実施形態の光電変換装置と異なる点を中心に説明し、第１乃至第３実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図７は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図７（ａ）は画素１２の平面図であり、図７（ｂ）は図７（ａ）のＤ－Ｄ′線断面図である。なお、図７では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図７（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

本実施形態による光電変換装置における画素１２の基本的な平面レイアウトは、図７（ａ）に示すように、第３実施形態による光電変換装置と同様である。すなわち、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。ただし、本実施形態では、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体１２８ＤとＮ型半導体領域１７８，１５８間を分離する素子分離構造体１２８Ｆとの関係が第３実施形態とは異なっている。

すなわち、本実施形態では、図７（ｂ）に示すように、素子分離構造体１２８Ｄを構成するＰ型半導体領域の不純物濃度が、素子分離構造体１２８Ｆを構成するＰ型半導体領域の不純物濃度よりも高くなっている。素子分離領域１２８を構成するＰ型半導体領域は、不純物濃度が高くなるほど電子に対するポテンシャル障壁は高くなる。

素子分離構造体１２８ＤによるＮ型半導体領域１５０，１７８間の分離幅は、必ずしも第３実施形態の場合のように、素子分離構造体１２８ＦよるＮ型半導体領域１７８，１５８間の分離幅よりも広くする必要はない。素子分離構造体１２８Ｆを構成するＰ型半導体領域の不純物濃度を低くした結果として、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁がＮ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなっていればよい。この条件を満足する限りにおいて、素子分離構造体１２８ＤによるＮ型半導体領域１５０，１７８間の分離幅は、素子分離構造体１２８ＦによるＮ型半導体領域１７８，１５８間の分離幅以下であってもよい。

素子分離構造体１２８Ｄを構成するＰ型半導体領域の不純物濃度は、必ずしも深さ方向の全体に渡って素子分離構造体１２８Ｆを構成するＰ型半導体領域の不純物濃度よりも高くなっている必要はない。例えば図７（ｂ）に示すように、少なくとも、Ｎ型半導体領域１５０，１７８が配された深さにおけるＰ型不純物の濃度が、Ｎ型半導体領域１７８，１５８が配された深さにおけるＰ型不純物の濃度よりも高くなっていればよい。

光電変換装置をこのように構成することで、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ｄの不純物濃度を素子分離構造体１２８Ｆの不純物濃度よりも高くすると、素子分離構造体１２８Ｄを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｆを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第５実施形態］
本発明の第５実施形態による光電変換装置について、図８を用いて説明する。第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、Ｎ型半導体領域１７８，１５８間を分離する素子分離構造が異なるほかは、第２実施形態による光電変換装置と同様である。本実施形態では、第２実施形態の光電変換装置と異なる点を中心に説明し、第１乃至第４実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図８は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図８（ａ）は画素１２の平面図であり、図８（ｂ）は図８（ａ）のＥ－Ｅ′線断面図である。なお、図８では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図８（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

本実施形態による光電変換装置における画素１２の基本的な平面レイアウトは、図８（ａ）に示すように、第２実施形態による光電変換装置と同様である。すなわち、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。ただし、本実施形態では、Ｎ型半導体領域１７８，１５８間を分離する素子分離構造体１２８Ｇが、第２実施形態における素子分離構造体１２８Ｃとは異なっている。

すなわち、本実施形態では、図８（ｂ）に示すように、Ｎ型半導体領域１５０，１７８間の素子分離構造体１２８Ａを絶縁物構造体により構成し、Ｎ型半導体領域１７８，１５８間の素子分離構造体１２８ＧをＰ型半導体領域により構成している。一般的に、電荷の移動を物理的に阻害する絶縁物構造体の素子分離能は、電荷の移動を電気的に阻害するｐｎ接合分離の素子分離能よりも高い。したがって、同じ分離幅で比較した場合、電子に対する素子分離構造体１２８Ａのポテンシャル障壁は、電子に対する素子分離構造体１２８Ｇのポテンシャル障壁よりも高くなる。

素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、必ずしも第３実施形態の場合のように、素子分離構造体１２８ＧよるＮ型半導体領域１７８，１５８間の分離幅よりも広くする必要はない。素子分離構造体１２８Ａ，１２８Ｇをこのように構成した結果として、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁がＮ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなっていればよい。この条件を満足する限りにおいて、素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、素子分離構造体１２８ＧよるＮ型半導体領域１７８，１５８間の分離幅以下であってもよい。

光電変換装置をこのように構成することで、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ａを素子分離能の高い絶縁物構造体により構成することで、素子分離構造体１２８Ａを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｇを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第６実施形態］
本発明の第６実施形態による光電変換装置について、図９を用いて説明する。第１乃至第５実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体とＮ型半導体領域１７８，１５８間を分離する素子分離構造体との関係が異なるほかは、第２実施形態による光電変換装置と同様である。本実施形態では、第２実施形態の光電変換装置と異なる点を中心に説明し、第１乃至第５実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図９は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図９（ａ）は画素１２の平面図であり、図９（ｂ）は図９（ａ）のＦ－Ｆ′線断面図である。なお、図９では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図９（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

本実施形態による光電変換装置における画素１２の基本的な平面レイアウトは、図９（ａ）に示すように、第２実施形態による光電変換装置と同様である。すなわち、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。ただし、本実施形態では、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体１２８ＡとＮ型半導体領域１７８，１５８間を分離する素子分離構造体１２８Ｈとの関係が第２実施形態とは異なっている。

すなわち、本実施形態では、図９（ｂ）に示すように、Ｎ型半導体領域１５０，１７８間に設けられた素子分離構造体１２８Ａの深さとＮ型半導体領域１５０，１７８間に設けられた素子分離構造体１２８Ｈの深さとが異なっている。一般的に、同じ幅の素子分離絶縁物構造体は、深さが深いほど電子に対するポテンシャル障壁は高くなる。

素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、必ずしも第２実施形態の場合のように、素子分離構造体１２８ＨよるＮ型半導体領域１７８，１５８間の分離幅よりも広くする必要はない。素子分離構造体１２８Ａ，１２８Ｈをこのように構成した結果として、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁がＮ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなっていればよい。この条件を満足する限りにおいて、素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、素子分離構造体１２８ＨよるＮ型半導体領域１７８，１５８間の分離幅以下であってもよい。

光電変換装置をこのように構成することで、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、素子分離構造体１２８Ａを素子分離構造体１２８Ｈよりも深い絶縁物構造体により構成することで、素子分離構造体１２８Ａを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｈを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第７実施形態］
本発明の第７実施形態による光電変換装置について、図１０を用いて説明する。第１乃至第６実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体とＮ型半導体領域１７８，１５８間を分離する素子分離構造体との関係と、Ｎ型半導体領域１５８の構成が異なるほかは、第２実施形態による光電変換装置と同様である。本実施形態では、第２実施形態の光電変換装置と異なる点を中心に説明し、第１乃至第６実施形態の光電変換装置と同様の部分については適宜説明を省略する。

図１０は、本実施形態による光電変換装置における画素の構造を示す平面図及び断面図である。図１０（ａ）は画素１２の平面図であり、図１０（ｂ）は図１０（ａ）のＧ－Ｇ′線断面図である。なお、図１０では簡略化のため、容量付加トランジスタＭ３の図示は省略している。また、図１０（ａ）では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

本実施形態による光電変換装置における画素１２の基本的な平面レイアウトは、図１０（ａ）に示すように、第２実施形態による光電変換装置と同様である。すなわち、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１５８とは、素子分離領域１２８を介して隣り合っている。ただし、本実施形態では、Ｎ型半導体領域１５０，１７８間を分離する素子分離構造体とＮ型半導体領域１７８，１５８間を分離する素子分離構造体との関係と、Ｎ型半導体領域１５８の構成とが、第２実施形態とは異なっている。

すなわち、本実施形態では、図１０（ｂ）に示すように、Ｎ型半導体領域１５８が、光電変換部ＰＤの電荷蓄積領域を構成するＮ型半導体領域１５０よりも半導体基板１１０の深くに渡って設けられている。Ｎ型半導体領域１５８をこのように構成することで、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなる。

素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、必ずしも第２実施形態の場合のように、素子分離構造体１２８ＩよるＮ型半導体領域１７８，１５８間の分離幅よりも広くする必要はない。Ｎ型半導体領域１５８を上述のように構成した結果として、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁がＮ型半導体領域１７８，１５８間の電子に対するポテンシャル障壁よりも高くなっていればよい。この条件を満足する限りにおいて、素子分離構造体１２８ＡによるＮ型半導体領域１５０，１７８間の分離幅は、素子分離構造体１２８ＩよるＮ型半導体領域１７８，１５８間の分離幅以下であってもよい。

光電変換装置をこのように構成することで、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５のソースを構成するＮ型半導体領域１７８において電子が発生することがある。この電子は、Ｎ型半導体領域１５８をＮ型半導体領域１５０よりも半導体基板１１０の深くに渡って設けることで、素子分離構造体１２８Ａを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｉを超えてＮ型半導体領域１５８に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤに漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

［第８実施形態］
本発明の第８実施形態による光電変換装置について、図１１乃至図１３を用いて説明する。第１乃至第７実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による光電変換装置における画素の構成例を示す等価回路図である。図１２は、本実施形態による光電変換装置における画素の構造を示す平面図である。図１３は、本実施形態による光電変換装置における画素の構造を示す断面図である。

本実施形態による光電変換装置は、画素１２の構成が異なるほかは、第１乃至第７実施形態による光電変換装置と同様である。本実施形態では、第１実施形態の光電変換装置と異なる点を中心に説明し、第１乃至第７実施形態の光電変換装置と同様の部分については適宜説明を省略する。

本実施形態による光電変換装置における画素１２の構成例について、図１１を用いて説明する。図１１には、画素領域１０を構成する複数の画素１２のうち、１行（第ｎ行）×２列（第ｍ列～第（ｍ＋１）列）のブロックに配された２つの画素１２を抜き出して示している。図１１に示される符号の一部には、行番号又は列番号を表す符号を括弧書きで付記している。

画素１２の各々は、光電変換部ＰＤ１，ＰＤ２と、転送トランジスタＭ１１，Ｍ１２と、リセットトランジスタＭ２と、増幅トランジスタＭ４と、選択トランジスタＭ５１，Ｍ５２と、を含んで構成され得る。画素１２の各々は、図１１に示すように、容量付加トランジスタＭ３を更に有していてもよい。ここでは、容量付加トランジスタＭ３を含む画素構成について説明するものとする。転送トランジスタＭ１１，Ｍ１２、リセットトランジスタＭ２、容量付加トランジスタＭ３、増幅トランジスタＭ４及び選択トランジスタＭ５１，Ｍ５２は、ＭＯＳトランジスタにより構成され得る。各々の画素１２は、入射光が光電変換部ＰＤ１，ＰＤ２に導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを有していてもよい。マイクロレンズは、入射光を光電変換部ＰＤ１，ＰＤ２に集光する。カラーフィルタは、所定の色の光を選択的に透過する。

光電変換部ＰＤ１は、例えば、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１１のソースに接続されたフォトダイオードであり得る。光電変換部ＰＤ２は、例えば、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１２のソースに接続されたフォトダイオードであり得る。転送トランジスタＭ１１のドレイン及び転送トランジスタＭ１２のドレインは、容量付加トランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ１１，Ｍ１２ドレイン、容量付加トランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散部ＦＤである。浮遊拡散部ＦＤに連なる容量成分（浮遊拡散容量）は、電荷保持部としての機能を備える。

容量付加トランジスタＭ３のドレインは、リセットトランジスタＭ２のソースに接続されている。容量付加トランジスタＭ３を含まない画素構成の場合には、リセットトランジスタＭ２のソースが浮遊拡散部ＦＤに接続される。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ４のドレインは、電源電圧ノード（電圧：Ｖｄｄ）に接続されている。増幅トランジスタＭ４のソースは、選択トランジスタＭ５１のドレイン及び選択トランジスタＭ５２のドレインに接続されている。選択トランジスタＭ５１のソースは、出力線１６のうちの信号線１６１に接続されている。選択トランジスタＭ５２のソースは、出力線１６のうちの信号線１６２に接続されている。

画素１２は、２つの光電変換部ＰＤ１，ＰＤ２が１つの浮遊拡散部ＦＤを共有している２つの画素を含むと考えることもできる。なお、画素１２に含まれる光電変換部ＰＤの数は２つに限定されるものではなく、３つ以上であってもよい。この場合、光電変換部ＰＤの数に対応する数の転送トランジスタＭ１を設けることができる。また、画素１２に含まれる選択トランジスタＭ５の数は２つに限定されるものではなく、３つ以上であってもよい。この場合、各列の出力線１６は、選択トランジスタＭ５の数に対応する数の信号線を含むことができる。

図１１の画素構成の場合、各行の制御線１４は、転送トランジスタＭ１１，Ｍ１２のゲート、容量付加トランジスタのゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ５１，Ｍ５２のゲートに接続された６本の信号線を含む。転送トランジスタＭ１１のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＴＸ１が供給される。転送トランジスタＭ１２のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＴＸ２が供給される。リセットトランジスタＭ２のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＲＥＳが供給される。容量付加トランジスタＭ３のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＦＤｉｎｃが供給される。選択トランジスタＭ５１のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＳＥＬ１が供給される。選択トランジスタＭ５２のゲートに接続された信号線には、垂直走査回路２０から制御信号ｐＳＥＬ２が供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。

次に、本実施形態による光電変換装置における画素１２の具体的な構造について、図１２及び図１３を用いて説明する。図１２は、画素１２の平面図であり、図１３（ａ）は図１２のＨ－Ｈ′線断面図であり、図１３（ｂ）は図１２のＩ－Ｉ′線断面図である。図１２では簡略化のため、各領域を矩形形状で示しているが、これは各部の実際の形状を表すものではなく、この領域に各部が少なくとも配置されていることを示している。

図１２は、１つの画素１２の平面レイアウトの一例を示している。半導体基板１１０の画素１２が配置される領域には、アクティブ領域１１２，１２０，１２２，１２４，１２６が画定されている。アクティブ領域１１２，１２０，１２２，１２４，１２６の間の領域は、ＳＴＩ等の絶縁物構造体やｐｎ接合分離によってアクティブ領域１１２，１２０，１２２，１２４，１２６間を電気的に分離するための素子分離領域１２８である。半導体基板１１０の上には、転送トランジスタＭ１１のゲート電極１３０、転送トランジスタＭ１２のゲート電極１３２、リセットトランジスタＭ２のゲート電極１３４及び容量付加トランジスタＭ３のゲート電極１３６が設けられている。また、半導体基板１１０の上には、増幅トランジスタＭ４のゲート電極１３８、選択トランジスタＭ５１のゲート電極１４０及び選択トランジスタＭ５２のゲート電極１４２が設けられている。

アクティブ領域１１２には、画素１２の構成要素のうち、光電変換部ＰＤ、転送トランジスタＭ１１，Ｍ１２及び浮遊拡散部ＦＤの一部が設けられる。平面視において、ゲート電極１３０，１３２の各々は、アクティブ領域１１２を横断するように配されている。アクティブ領域１１２のうち、ゲート電極１３０とゲート電極１３２との間の部分には、浮遊拡散部ＦＤの一部を構成するＮ型半導体領域１５４が設けられている。アクティブ領域１１２のうち、ゲート電極１３０下のチャネル領域を介してＮ型半導体領域１５４と隣り合う部分には、光電変換部ＰＤ１の電荷蓄積領域を構成するＮ型半導体領域１５０が設けられている。アクティブ領域１１２のうち、ゲート電極１３２下のチャネル領域を介してＮ型半導体領域１５４と隣り合う部分には、光電変換部ＰＤ２の電荷蓄積領域を構成するＮ型半導体領域１５２が設けられている。

アクティブ領域１２０には、画素１２の構成要素のうち、リセットトランジスタＭ２、容量付加トランジスタＭ３及び浮遊拡散部ＦＤの他の一部が設けられる。平面視において、ゲート電極１３４，１３６の各々は、アクティブ領域１２０を横断するように配されている。アクティブ領域１２０のうち、ゲート電極１３４とゲート電極１３６との間の部分には、リセットトランジスタＭ２のソース及び容量付加トランジスタＭ３のドレインを構成するＮ型半導体領域１６４が設けられている。アクティブ領域１２０のうち、ゲート電極１３４下のチャネル領域を介してＮ型半導体領域１６４と隣り合う部分には、リセットトランジスタのドレインを構成するＮ型半導体領域１５８が設けられている。アクティブ領域１２０のうち、ゲート電極１３６下のチャネル領域を介してＮ型半導体領域１６４と隣り合う部分には、容量付加トランジスタＭ３のソース及び浮遊拡散部ＦＤの他の一部を構成するＮ型半導体領域１６６が設けられている。Ｎ型半導体領域１６６は、図示しない配線を介してＮ型半導体領域１５４及びゲート電極１３８に電気的に接続されている。この接続ノードが全体として浮遊拡散部ＦＤを構成している。

アクティブ領域１２２には、画素１２の構成要素のうち、増幅トランジスタＭ４が設けられる。平面視において、ゲート電極１３８は、アクティブ領域１２０を横断するように配されている。アクティブ領域１２２のうち、ゲート電極１３８の一方の側には、増幅トランジスタＭ４のドレインを構成するＮ型半導体領域１７０が設けられている。アクティブ領域１２２のうち、ゲート電極１３８の他方の側には、増幅トランジスタＭ４のソースを構成するＮ型半導体領域１７２が設けられている。

アクティブ領域１２４には、画素１２の構成要素のうち、選択トランジスタＭ５１及び選択トランジスタＭ５２が設けられる。平面視において、ゲート電極１４０，１４２の各々は、アクティブ領域１２４を横断するように配されている。アクティブ領域１２４のうち、ゲート電極１４０とゲート電極１４２との間の部分には、選択トランジスタＭ５１のドレイン及び選択トランジスタＭ５２のドレインを構成するＮ型半導体領域１７６が設けられている。アクティブ領域１２４のうち、ゲート電極１４０下のチャネル領域を介してＮ型半導体領域１７６と隣り合う部分には、選択トランジスタＭ５１のソースを構成するＮ型半導体領域１７８が設けられている。アクティブ領域１２４のうち、ゲート電極１４２下のチャネル領域を介してＮ型半導体領域１７６と隣り合う部分には、選択トランジスタＭ５２のソースを構成するＮ型半導体領域１８０が設けられている。

アクティブ領域１２６には、Ｎ型半導体領域１８２が設けられている。アクティブ領域１２６は、漏れ込んできた電荷（電子）を排出するための電荷排出領域としての役割を有する。Ｎ型半導体領域１８２を電源電圧が供給されるノードに接続し、漏れ込んできた電荷を積極的に排除する構成としてもよい。

図１２に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１７８とＮ型半導体領域１８２とは、素子分離領域１２８を介して隣り合っている。図１３（ａ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１７８との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｊが設けられている。Ｎ型半導体領域１７８とＮ型半導体領域１８２との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｋが設けられている。

また、図１２に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１８０とは、素子分離領域１２８を介して隣り合っている。また、Ｎ型半導体領域１８０とＮ型半導体領域１７２とは、素子分離領域１２８を介して隣り合っている。図１３（ｂ）に示すように、Ｎ型半導体領域１５０とＮ型半導体領域１８０との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｌが設けられている。Ｎ型半導体領域１８０とＮ型半導体領域１７２との間の素子分離領域１２８には、ＳＴＩ等の絶縁物構造体よりなる素子分離構造体１２８Ｍが設けられている。

ここで、本実施形態の光電変換装置においては、Ｎ型半導体領域１５０，１７８間の距離が、Ｎ型半導体領域１７８，１８２間の距離よりも大きくなっている。別の言い方をすると、素子分離構造体１２８ＪによるＮ型半導体領域１５０，１７８間の分離幅が、素子分離構造体１２８ＫによるＮ型半導体領域１７８，１８２間の分離幅よりも広くなっている。また、Ｎ型半導体領域１５０，１８０間の距離が、Ｎ型半導体領域１８０，１７２間の距離よりも大きくなっている。別の言い方をすると、素子分離構造体１２８ＬによるＮ型半導体領域１５０，１８０間の分離幅が、素子分離構造体１２８ＭによるＮ型半導体領域１８０，１７２間の分離幅よりも広くなっている。

光電変換装置をこのように構成することで、Ｎ型半導体領域１５０，１７８間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１７８，１８２間の電子に対するポテンシャル障壁よりも高くなる。また、Ｎ型半導体領域１５０，１８０間の電子に対するポテンシャル障壁は、Ｎ型半導体領域１８０，１７２間の電子に対するポテンシャル障壁よりも高くなる。これにより、Ｎ型半導体領域１７８，１８０で発生した電子が光電変換部ＰＤ１に漏れ込んで偽信号の原因となるのを抑制し、画質を向上することができる。

出力線１６の電位が低下した場合、第１実施形態において説明したように、選択トランジスタＭ５１のソースを構成するＮ型半導体領域１７８や選択トランジスタＭ５２のソースを構成するＮ型半導体領域１８０において電子が発生することがある。Ｎ型半導体領域１７８に発生した電子は、素子分離構造体１２８Ｊを素子分離構造体１２８Ｋよりも広くすると、素子分離構造体１２８Ｊを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｋを超えてＮ型半導体領域１８２に流入しやすくなる。その結果、Ｎ型半導体領域１７８で発生した電子が光電変換部ＰＤ１に漏れ込むのを抑制し、偽信号を低減することができる。同様に、Ｎ型半導体領域１８０に発生した電子は、素子分離構造体１２８Ｌを素子分離構造体１２８Ｍよりも広くすると、素子分離構造体１２８Ｌを超えてＮ型半導体領域１５０に流入するよりも素子分離構造体１２８Ｍを超えてＮ型半導体領域１７２に流入しやすくなる。その結果、Ｎ型半導体領域１８０で発生した電子が光電変換部ＰＤ１に漏れ込むのを抑制し、偽信号を低減することができる。

このように、本実施形態によれば、画素の光電変換部に漏れ込む電荷に起因する偽信号の発生を効果的に抑制し、良質な画像を取得することができる。

なお、本実施形態では、素子分離構造体１２８Ｊと素子分離構造体１２８Ｋ、及び、素子分離構造体１２８Ｊと素子分離構造体１２８Ｋを、分離幅の異なる絶縁物構造体により構成する例を示したが、これらには他の実施形態に記載の任意の構成を適用可能である。また、これらには他の実施形態のうちの少なくとも２つを組み合わせた構成を適用してもよい。

［第９実施形態］
本発明の第９実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第８実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１４に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第８実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備え得る。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第８実施形態による光電変換装置１００を適用した高性能の撮像システムを実現することができる。

［第１０実施形態］
本発明の第７実施形態による撮像システム及び移動体について、図１５を用いて説明する。図１５は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第８実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１５（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第１１実施形態］
本発明の第１１実施形態による機器について、図１６を用いて説明する。図１６は、本実施形態による機器の概略構成を示すブロック図である。

図１６は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１乃至第８実施形態のいずれかの光電変換装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。

光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。

光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１６に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。

輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、図２及び図１１に示した画素１２の回路構成は例示であり、適宜変更が可能である。例えば、各々の画素１２が２つ以上の光電変換素子を備えていてもよい。この場合、複数の光電変換素子が１つの浮遊拡散部ＦＤを共有する構成としてもよい。また、複数の光電変換素子が１つのマイクロレンズを共有する瞳分割画素とし、位相差を検出可能な構成としてもよい。また、容量付加トランジスタＭ３は、必ずしもリセットトランジスタＭ２と浮遊拡散部ＦＤとの間に接続されている必要はなく、浮遊拡散部ＦＤと接地ノードとの間に接続されていてもよい。また、画素１２は、必ずしも容量付加トランジスタＭ３を備えている必要はない。

また、上記実施形態において示した画素１２の平面レイアウトは例示であり、適宜変更が可能である。本発明は、少なくとも光電変換部の電荷蓄積領域を構成する半導体領域と選択トランジスタのソースを構成する半導体領域とが素子分離領域を介して隣り合うレイアウトを含む場合に、広く適用可能である。

また、上記第９及び第１０実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１４及び図１５（ａ）に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

上記実施形態の開示は、以下の構成を含む。
（構成１）
半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、
前記画素から前記信号が出力される出力線と、を有し、
前記光電変換部は、光電変換により生じた電荷を蓄積するための第１導電型の第１半導体領域を有し、
前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、
前記画素は、電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、
前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、
前記第１素子分離構造体を介した前記第１半導体領域と前記第２半導体領域との間の最短距離は、前記第２素子分離構造体を介した前記第２半導体領域と前記第３半導体領域との間の最短距離よりも大きい
ことを特徴とする光電変換装置。
（構成２）
半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、
前記画素から前記信号が出力される出力線と、を有し、
前記光電変換部は、光電変換により生じた第１極性の電荷を蓄積するための第１導電型の第１半導体領域を有し、
前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、
前記画素は、前記第１極性の電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、
前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、
前記第１半導体領域と前記第２半導体領域との間における前記第１素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁は、前記第２半導体領域と前記第３半導体領域との間における前記第２素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁よりも高い
ことを特徴とする光電変換装置。
（構成３）
前記第３半導体領域は、電源電圧が供給されるノードに接続されている
ことを特徴とする構成１又は２記載の光電変換装置。
（構成４）
前記第３半導体領域は、前記増幅トランジスタの主ノードである
ことを特徴とする構成３記載の光電変換装置。
（構成５）
前記画素は、前記浮遊拡散部の電圧をリセットするリセットトランジスタを更に有し、
前記第３半導体領域は、前記リセットトランジスタの主ノードである
ことを特徴とする構成３記載の光電変換装置。
（構成６）
前記第１素子分離構造体は、絶縁物構造体により構成されている
ことを特徴とする構成１乃至５のいずれかに記載の光電変換装置。
（構成７）
前記第２素子分離構造体は、絶縁物構造体により構成されている
ことを特徴とする構成６記載の光電変換装置。
（構成８）
前記第１素子分離構造体を構成する前記絶縁物構造体は、前記第１素子分離構造体を構成する前記絶縁物構造体よりも前記半導体基板の深くに渡って設けられている
ことを特徴とする構成７記載の光電変換装置。
（構成９）
前記第２素子分離構造体は、前記第１導電型と異なる第２導電型の第４半導体領域により構成されている
ことを特徴とする構成６記載の光電変換装置。
（構成１０）
前記第１素子分離構造体は、前記第１導電型と異なる第２導電型の第５半導体領域により構成されている
ことを特徴とする構成１乃至５のいずれかに記載の光電変換装置。
（構成１１）
前記第２素子分離構造体は、前記第２導電型の第６半導体領域により構成されている
ことを特徴とする構成１０記載の光電変換装置。
（構成１２）
前記第５半導体領域の不純物濃度は、前記第６半導体領域の不純物濃度よりも高い
ことを特徴とする構成１１記載の光電変換装置。
（構成１３）
前記第３半導体領域は、前記第１半導体領域よりも前記半導体基板の深くに渡って設けられている
ことを特徴とする構成１乃至１２のいずれかに記載の光電変換装置。
（構成１４）
前記増幅トランジスタに接続された複数の前記選択トランジスタと、複数の前記選択トランジスタに対応して設けられた複数の前記出力線と、を有し、
前記画素は、前記複数の選択トランジスタの前記第２半導体領域の各々に対応する複数の前記第３半導体領域を有する
ことを特徴とする構成１乃至１３のいずれかに記載の光電変換装置。
（構成１５）
前記出力線に接続された複数の前記画素を有する
ことを特徴とする構成１乃至１４のいずれかに記載の光電変換装置。
（構成１６）
構成１乃至１５のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
（構成１７）
移動体であって、
構成１乃至１５のいずれかに記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
（構成１８）
構成１乃至１５のいずれかに記載の光電変換装置と、
前記光電変換装置に対応する光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、及び、
前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
を備えることを特徴とする機器。

ＦＤ…浮遊拡散部
Ｍ４…増幅トランジスタ
Ｍ５，Ｍ５１，Ｍ５２…選択トランジスタ
ＰＤ，ＰＤ１，ＰＤ２…光電変換部
１２…画素
１６…出力線
１００…光電変換装置
１２８Ａ～１２８Ｍ…素子分離構造体
１５０，１７２，１７８，１８０，１８２…Ｎ型半導体領域

Claims (18)

1. 半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、
   前記画素から前記信号が出力される出力線と、を有し、
   前記光電変換部は、光電変換により生じた電荷を蓄積するための第１導電型の第１半導体領域を有し、
   前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、
   前記画素は、電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、
   前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、
   前記第１素子分離構造体を介した前記第１半導体領域と前記第２半導体領域との間の最短距離は、前記第２素子分離構造体を介した前記第２半導体領域と前記第３半導体領域との間の最短距離よりも大きい
   ことを特徴とする光電変換装置。
2. 半導体基板に設けられ、光電変換部と、前記光電変換部において生成された電荷が転送される浮遊拡散部と、前記浮遊拡散部の電圧に応じた信号を生成する増幅トランジスタと、前記信号の出力を制御する選択トランジスタと、を有する画素と、
   前記画素から前記信号が出力される出力線と、を有し、
   前記光電変換部は、光電変換により生じた第１極性の電荷を蓄積するための第１導電型の第１半導体領域を有し、
   前記選択トランジスタは、前記出力線が接続されるノードを構成する前記第１導電型の第２半導体領域を有し、
   前記画素は、前記第１極性の電荷を排出可能に構成された前記第１導電型の第３半導体領域を更に有し、
   前記第２半導体領域は、第１素子分離構造体を介して前記第１半導体領域と隣り合い、第２素子分離構造体を介して前記第３半導体領域と隣り合っており、
   前記第１半導体領域と前記第２半導体領域との間における前記第１素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁は、前記第２半導体領域と前記第３半導体領域との間における前記第２素子分離構造体の前記第１極性の電荷に対するポテンシャル障壁よりも高い
   ことを特徴とする光電変換装置。
3. 前記第３半導体領域は、電源電圧が供給されるノードに接続されている
   ことを特徴とする請求項１又は２記載の光電変換装置。
4. 前記第３半導体領域は、前記増幅トランジスタの主ノードである
   ことを特徴とする請求項３記載の光電変換装置。
5. 前記画素は、前記浮遊拡散部の電圧をリセットするリセットトランジスタを更に有し、
   前記第３半導体領域は、前記リセットトランジスタの主ノードである
   ことを特徴とする請求項３記載の光電変換装置。
6. 前記第１素子分離構造体は、絶縁物構造体により構成されている
   ことを特徴とする請求項１又は２記載の光電変換装置。
7. 前記第２素子分離構造体は、絶縁物構造体により構成されている
   ことを特徴とする請求項６記載の光電変換装置。
8. 前記第１素子分離構造体を構成する前記絶縁物構造体は、前記第１素子分離構造体を構成する前記絶縁物構造体よりも前記半導体基板の深くに渡って設けられている
   ことを特徴とする請求項７記載の光電変換装置。
9. 前記第２素子分離構造体は、前記第１導電型と異なる第２導電型の第４半導体領域により構成されている
   ことを特徴とする請求項６記載の光電変換装置。
10. 前記第１素子分離構造体は、前記第１導電型と異なる第２導電型の第５半導体領域により構成されている
    ことを特徴とする請求項１又は２記載の光電変換装置。
11. 前記第２素子分離構造体は、前記第２導電型の第６半導体領域により構成されている
    ことを特徴とする請求項１０記載の光電変換装置。
12. 前記第５半導体領域の不純物濃度は、前記第６半導体領域の不純物濃度よりも高い
    ことを特徴とする請求項１１記載の光電変換装置。
13. 前記第３半導体領域は、前記第１半導体領域よりも前記半導体基板の深くに渡って設けられている
    ことを特徴とする請求項１又は２記載の光電変換装置。
14. 前記増幅トランジスタに接続された複数の前記選択トランジスタと、複数の前記選択トランジスタに対応して設けられた複数の前記出力線と、を有し、
    前記画素は、複数の前記選択トランジスタの前記第２半導体領域の各々に対応する複数の前記第３半導体領域を有する
    ことを特徴とする請求項１又は２記載の光電変換装置。
15. 前記出力線に接続された複数の前記画素を有する
    ことを特徴とする請求項１又は２記載の光電変換装置。
16. 請求項１又は２記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
17. 移動体であって、
    請求項１又は２記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
18. 請求項１又は２記載の光電変換装置と、
    前記光電変換装置に対応する光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報に基づいて制御される機械装置、
    前記光電変換装置で得られた情報を表示する表示装置、及び、
    前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
    を備えることを特徴とする機器。

Images