JP2024096014A - 表示装置 - Google Patents

Abstract

【課題】発光素子のミスアライメント防止する。
【解決手段】本実施形態による表示装置は、複数のリンク配線が配置された配線基板と、配線基板上に相互離隔して配置された複数の表示ユニットと、表示ユニットと配線基板と間に位置し、複数のリンク配線と連結される複数のボンディング部材とを含み、配線基板は薄膜トランジスタを含み、表示ユニットは発光素子を含む。
【選択図】図１

Description

本明細書は、表示装置に関し、より詳細は、複数のリンク配線が配置された配線基板上に複数の表示ユニットを配置した表示装置に関する。

表示装置は、ＴＶ、携帯電話、ノートパソコン、およびタブレットＰＣ等といった様々な電子機器に適用される。このため、表示装置の薄形化、軽量化及び低消費電力化などを開発するため研究が続いている。

表示装置のうち、発光型表示装置は、発光素子又は光源を表示装置に内蔵し、内蔵した自発光素子又は光源から発生する光を用いて情報を表示する。自発光素子を含む表示装置は、光源を内蔵する表示装置よりも薄く構成することができ、柔軟であることから、折り畳み、屈曲、または巻き取り可能な表示装置を構成現することができるという長所がある。

自発光素子が内装された表示装置は、例えば、発光層として有機物を含む有機発光表示装置（ＯＬＥＤ；Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）、或いは発光層として無機物を含むマイクロＬＥＤ表示装置（Ｍｉｃｒｏ ＬＥＤ；Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ｄｉｓｐｌａｙ）などを含む。有機発光表示装置（ＯＬＥＤ）は、別途光源が不要であるものの、水分と酸素に弱い有機物の材料的特性から外部の環境によって不良画素が発生しやすい問題がある。これに対して、マイクロＬＥＤ表示装置は、水分と酸素に強い無機物を発光層として用いることによって、外部の環境に影響されず、高い信頼性を有し、有機発光表示装置と比べて寿命が長いという長所がある。

本明細書の実施形態によって解決しようとする課題は、複数のリンク配線が配置された配線基板上に複数の表示ユニットを配置して、大面積の透明な表示装置を提供することを目的とする。

また、本明細書の実施形態によって解決しようとする課題は、ベゼル領域が最小限の空間に配置されるか、空間が減少するか、又は実質的にベゼル領域が存在しないゼロベゼル領域を実現可能な表示装置を提供することを目的とする。

また、本明細書の実施形態によって解決しようとする課題は、表示ユニット又は表示ユニット構造上に発光素子を転写する際に転写歩留まりが低下することを防止する表示装置を提供することを目的とする。

また、本明細書の実施形態によって解決しようとする課題は、表示ユニット上に発光素子を転写する回数が増加することから、発光素子のアラインメントがずれる問題が発生することを防止する表示装置を提供することを目的とする。

また、本明細書の実施形態によって解決しようとする課題は、発光素子又は薄膜トランジスタに不良が発生するとき、容易にリペアすることができる表示装置を提供することを目的とする。

本明細書の一実施形態によって解決しようとする課題は、以上で言及した目的に制限されず、言及していない本発明の他の目的及び長所は、下記の説明によって理解することができ、本明細書の実施形態によってより明らかに理解することができる。また、本明細書の目的及び長所は、特許請求の範囲に示した手段及びその組み合わせによって実現できることが理解されよう。

本明細書の一実施形態による表示装置は、配線基板と、前記配線基板上に配置された複数のリンク配線と、配線基板上に相互離隔して配置された複数の表示ユニットと、複数の表示ユニットと配線基板と間に位置して、複数のリンク配線と連結される複数のボンディング部材とを含み、配線基板は、薄膜トランジスタを含み、複数の表示ユニットは、発光素子を含むことを特徴とする。

本明細書の他の実施形態による表示装置は、配線基板と、前記配線基板上に配置された複数のリンク配線と、配線基板上に相互離隔して配置された複数の表示ユニットと、複数の表示ユニットと配線基板と間に位置して、複数のリンク配線と連結される複数のボンディング部材とを含み、配線基板は、発光素子を含み、複数の表示ユニットは、薄膜トランジスタを含むことを特徴とする。

本明細書の実施形態によれば、複数のリンク配線が配置された配線基板の上面に複数の表示ユニットを重畳するように配置して、大面積の透明表示装置を実現することができる効果がある。

また、本明細書の実施形態によれば、発光素子が配置されたセルフアセンブリ（ｓｅｌｆ－ａｓｓｅｍｂｌｙ）基板を表示ユニットとして、配線基板上に直接貼り合わせることにより、発光素子を転写する工程を省略できるようになり、工程の最適化を実現することができる効果がある。

また、発光素子が配置されたセルフアセンブリ基板を配線基板と直接貼り合わせることにより、転写基板の使用を省略できるようになり、素材部品を単一化して、環境にやさしい製品を製造することができる効果がある。

また、発光素子が配置されたセルフアセンブリ基板を配線基板と直接貼り合わせることにより、別途表示ユニット上に発光素子を転写する工程を省略できるようになり、発光素子の転写歩留まりが低下し、ミスアライメントの発生を防止することができる効果がある。

また、発光素子が配置されたセルフアセンブリ基板を配線基板と直接貼り合わせることにより、不良発光素子が発生する際に容易にリペアすることができる効果がある。

また、薄膜トランジスタの配置された表示ユニットを、発光素子の配置された配線基板と直接貼り合わせることにより、不良薄膜トランジスタが発生する際に容易にリペアすることができる効果がある。

また、本明細書の実施形態によって解決しようとする課題は、ベゼル領域を最小限の空間に配置し、ベゼル領域の空間を縮小し、又は実質的にベゼル領域が存在しないゼロベゼル領域を実現することができる効果がある。

本明細書の効果は、以上で言及した効果に制限されず、言及していないさらに他の効果は、下記の記載から当業者にとって明確に理解することができる。

本明細書の実施形態による表示装置の概略的な平面図である。 本明細書の一実施形態による表示装置において、図１の概略的な平面図である。 図２の断面図である。 本明細書の一実施形態による表示装置において、図３の断面図である。 本明細書の一実施形態による表示装置の変形例を示した断面図である。 本明細書の他の実施形態による表示装置に関する概略的な断面図である。 本明細書の他の実施形態による表示装置において、図６の断面図である。

本明細書の利点及び特徴、そしてそれらを達成する方法は、添付の図面と共に詳細に後述する実施形態を参照すれば明確になる。しかし、本明細書は、以下で開示の実施形態に限定されるものではなく、相異する様々な形態に構成されるものである。但し、本実施形態は、本明細書の開示を完全にして、本明細書の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。

本明細書の実施形態を説明するために図面に開示の形状、大きさ、割合、角度、本数などは、例示的なものであり、本明細書は、図示の事項に限定されるものではない。全明細書における同じ参照符号は、同じ構成要素を称する。また、本明細書を説明するにあたり、関連する公知の技術に関する具体的な説明が、本明細書の要旨を曖昧にすると判断される場合には、それの詳説を省略する。本明細書上に言及されている「含む」、「有する」、「なる」等が使われる場合、「～のみ」が使われていない限り、他部分を加えることができる。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

構成要素を解釈するにあたり、別途明示的記載がないとしても、誤差範囲を含むものと解釈する。

位置関係に関する説明の場合、例えば、「～上に」、「～上部に」、「～下部に」、「～側に」等と、両部分の位置関係を説明する場合、「直ちに」又は「直接」が使われていない限り、両部分の間に一以上の他部分が位置していてもよい。

時間関係に関する説明の場合、例えば、「～後に」、「～に引き継づき」、「～次に」、「～前に」等と、時間の先後関係を説明する場合、「直ちに」又は「直接」が使われていない限り、連続的でない場合も含むことができる。

第１、第２などは、様々な構成要素を述べるために使われるものの、これら構成要素は、これらの用語によって制限されない。これらの用語は、単に一構成要素を他構成要素と区別するために使うものである。よって、以下で言及する第１構成要素は、本明細書の技術的思想内における第２構成要素であってもよい。

本明細書の複数の実施形態の特徴は、それぞれ部分的に或いは全体的に相互結合又は組み合わせが可能であり、技術的に様々な連動及び駆動が可能であり、各実施形態が相互独立に実施することもでき、連関関係で共に実施することもできる。

以下では、本発明の各実施形態による表示装置について添付の図面を参照して説明する。

マイクロＬＥＤを含む表示装置は、有機発光表示装置よりもさらに薄い構造を有しながらも、フレキシブルな表示装置を実現することができる。これによって、複数本のマイクロＬＥＤを含む複数本の表示装置を配列して、大面積のタイリング表示装置（Ｔｉｌｉｎｇ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）に構成するのに容易である。

マイクロＬＥＤを含む表示装置を形成する過程は、先ず、成長基板上に発光素子を成長させて、発光素子を成長基板から分離し、１次転写工程を通じてセルフアセンブリ基板上にアラインメントさせる。発光素子は、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）であってもよい。次に、セルフアセンブリ基板上にアラインメントされた発光素子を転写基板に移動してアラインメントした後、転写基板から表示装置の基板へ、２次転写工程を通じてアラインメントすることにより、マイクロＬＥＤを含む表示装置を形成している。

しかし、発光素子を１次転写工程を通じてセルフアセンブリ基板を転写するとき、セルフアセンブリ基板上に転写される発光素子が、目標位置に転写されず、目標位置を外れた位置に過転写されると、転写歩留まりが低下する問題がある。また、それぞれ異なる色相を含む発光素子を転写するために、転写回数が増加するようになり、転写回数が増加するほど、発光素子のアラインメントの正確度は低下し、目標位置から外れるようになるミスアラインメントの問題が発生し得る。

これについて、本明細書の実施形態による表示装置は、発光素子が配置されたセルフアセンブリ基板を表示ユニット又は表示ユニット構造物から構成し、配線基板上に直接貼り合わせることにより、転写歩留まりの低下、または、発光素子のミスアラインメントの問題の発生を防止することができる。以下では、図面を参照して説明することとする。

図１は、本明細書の実施形態による表示装置の概略的な平面図である。図２は、本明細書の一実施形態による表示装置において、図１の概略的な平面図である。図３は、図２の断面図である。そして、図４は、本明細書の一実施形態による表示装置において、図３の断面図である。

図１では、説明の便宜のため、表示装置（ＴＤ）の構成要素のうち、配線基板（Ｍ－ＳＵＢ）の第１ベース基板２０５、第１ベース基板２０５上に配置された複数のリンク配線（ＬＬ）、集積回路チップ２１３が配置された複数の回路フィルム２１０、印刷回路基板２１５、及び複数の表示ユニット（ＴＵ）のみを示した。

図１～図３を参照すると、本明細書の一実施形態によるタイリング表示装置（ＴＤ）は、配線基板（Ｍ－ＳＵＢ）上に配列された複数本の表示ユニット（ＴＵ）を含んで構成することができる。各々の表示ユニット（ＴＵ）は、隣接した表示ユニット同士が、第１方向及び第１方向と交差または横切る第２方向に沿って配置されていてもよい。ここで、第１方向は、横方向であってもよく、第２方向は、縦方向であってもよい。配線基板（Ｍ－ＳＵＢ）及び表示ユニット（ＴＵ）は、ガラス又は透明なプラスチックを含むことができる。これにより、大面積の透明な表示装置を実現することができる。

配線基板（Ｍ－ＳＵＢ）の第１ベース基板２０５上には、複数のリンク配線（ＬＬ）及び複数のトランジスタ（ＴＦＴ）が配置されていてもよい。複数のリンク配線（ＬＬ）は、第１ベース基板２０５の一方向に沿って配置されていてもよい。配線基板（Ｍ－ＳＵＢ）の少なくとも一側末端部には、リンク配線（ＬＬ）の末端部と連結され、表示ユニット各々のサブ画素で様々な信号を伝達するため、集積回路チップ２１３が実装された回路フィルム２１０と連結された印刷回路基板２１５を含む駆動部が配置されていてもよい。例えば、サブ画素で伝達される信号は、高電位電圧、低電位電圧、スキャン信号、又はデータ信号等を含むことができる。本明細書の実施形態では、集積回路チップ２１３の実装された回路フィルム２１０と連結された印刷回路基板２１５を含む駆動部が、第１ベース基板２０５の両側端部に配置された構成を示しているが、これに限定されるものではない。

複数のリンク配線（ＬＬ）は、駆動部から伝達された様々な信号を、複数の表示ユニット（ＴＵ）それぞれの複数の信号配線に伝達することができる。例えば、信号配線は、高電位電圧ライン、低電位電圧ライン、スキャンライン、又はデータラインを含むことができる。これに関しては、さらに図４を参照して説明する。

配線基板（Ｍ－ＳＵＢ）は、薄膜トランジスタ（ＴＦＴ）を含むことができる。薄膜トランジスタ（ＴＦＴ）は、表示ユニット（ＴＵ）上に配置された複数の発光素子（ＥＤ）にそれぞれ電気的に連結されて、発光素子（ＥＤ）で駆動信号を伝達し、発光素子（ＥＤ）を発光させることができる。このため、配線基板（Ｍ－ＳＵＢ）上には、薄膜トランジスタ（ＴＦＴ）と電気的に連結された第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）が配置されていてもよい。第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）は、発光素子（ＥＤ）と電気的に連結されて、薄膜トランジスタ（ＴＦＴ）からの駆動信号を発光素子（ＥＤ）に伝達することができる。

配線基板（Ｍ－ＳＵＢ）上に配列された複数の表示ユニット（ＴＵ）は、複数の信号配線と、配線基板（Ｍ－ＳＵＢ）に配置された複数のリンク配線（ＬＬ）との間の電気的な接続によって第１ベース基板２０５と連結することができる。ここで、複数のリンク配線（ＬＬ）は、複数の表示ユニット（ＴＵ）と重畳するように配置されて、外部に露出していなくてもよい。これにより、複数のリンク配線（ＬＬ）が配置される回路領域の面積を低減させることができるようになり、表示領域が増加し得る。

図２及び図３を参照すると、複数の表示ユニット（ＴＵ１，ＴＵ２）は、配線基板（Ｍ－ＳＵＢ）上に一方向に隣接して配列された第１表示ユニット（ＴＵ１）及び第２表示ユニット（ＴＵ２）を含むことができる。図面では、説明の便宜のため、２本の表示ユニット（ＴＵ１，ＴＵ２）が配置された構成のみ提示しているが、これに限定されるものではない。例えば、各々の表示ユニットの一側に他の表示ユニットが隣接して配置されていてもよい。

本明細書の一実施形態による各々の表示ユニット（ＴＵ１，ＴＵ２）は、複数の発光素子（ＥＤ）が配置されたセルフアセンブリ基板であってもよい。

複数の発光素子（ＥＤ）は、第１発光素子（ＥＤ１ａ）と、第２発光素子（ＥＤ２ａ）と、第３発光素子（ＥＤ３ａ）と、を含むことができる。第１発光素子（ＥＤ１ａ）、第２発光素子（ＥＤ２ａ）又は第３発光素子（ＥＤ３ａ）は、それぞれ異なる色相の光を発光することができる。例えば、第１発光素子（ＥＤ１ａ）は、赤色（Ｒ）光を発光し、第２発光素子（ＥＤ２ａ）は、緑色（Ｇ）光を発光し、第３発光素子（ＥＤ３ａ）は、青色（Ｂ）光を発光することができる。しかし、これに限定されず、発光素子は、白色光を発光する白色発光素子をさらに含むこともできる。本明細書の実施形態による発光素子は、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）であってもよい。

また、複数の発光素子（ＥＤ）は、リペア工程のため、リダンダンシー（冗長）発光素子（ＥＤ１ｂ，ＥＤ２ｂ，ＥＤ３ｂ）をさらに含むこともできる。例えば、リダンダンシー発光素子（ＥＤ１ｂ，ＥＤ２ｂ，ＥＤ３ｂ）は、第１発光素子（ＥＤ１ａ）、第２発光素子（ＥＤ２ａ）又は第３発光素子（ＥＤ３ａ）とそれぞれ対応する第１リダンダンシー発光素子（ＥＤ１ｂ）、第２リダンダンシー発光素子（ＥＤ２ｂ）又は第３リダンダンシー発光素子（ＥＤ３ｂ）を含むことができる。

配線基板（Ｍ－ＳＵＢ）と複数の表示ユニット（ＴＵ１，ＴＵ２）は、複数のボンディング部材（ＢＣ１，ＢＣ２）によって貼り合わせ、電気的に連結することができる。複数のボンディング部材（ＢＣ１，ＢＣ２）は、それぞれ複数の表示ユニット（ＴＵ１，ＴＵ２）にそれぞれ配置されていてもよい。複数のボンディング部材（ＢＣ１，ＢＣ２）は、配線基板（Ｍ－ＳＵＢ）と複数の表示ユニット（ＴＵ１，ＴＵ２）との間に配置され、少なくとも一面に接着力を有する物質を含んで構成されていてもよい。また、複数のボンディング部材（ＢＣ１，ＢＣ２）は、導電性物質を含み、配線基板（Ｍ－ＳＵＢ）と複数の表示ユニット（ＴＵ１，ＴＵ２）との間を電気的に連結することができる。

例えば、ボンディング部材（ＢＣ１，ＢＣ２）は、それぞれスペーサパターン２１１と、導電性連結パターン２１７と、接着パターン２２０と、を含むことができる。ボンディング部材（ＢＣ１，ＢＣ２）の一面は、表示ユニット（ＴＵ１，ＴＵ２）上の信号伝達配線（ＭＬ）と接続し、他面は、配線基板（Ｍ－ＳＵＢ）上のリンク配線（ＬＬ）と電気的に連結することができる。

例えば、充填材２３０は、透明なエポキシ樹脂を含み、アンダーフィル工程を通じて満たされていてもよい。充填材２３０は、ボンディング部材（ＢＣ１，ＢＣ２）と共に、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ１，ＴＵ２）との間を固定することができる。また、充填材２３０は、隣接して配置された表示ユニット（ＴＵ１，ＴＵ２）の間の境界領域であるベゼル領域を満たすことができる。充填材２３０を透明な材質を含んで構成することによって、コア領域を使用者の視野から遮断することができる。これによって、ベゼル領域が最小限の空間に配置され、ベゼル領域が縮小し、又は実質的にベゼル領域が存在しないゼロベゼル領域を実現することができるようになり、表示領域の面積をさらに増加する効果を奏することができる。

複数の表示ユニット（ＴＵ１，ＴＵ２）には、それぞれセルフアセンブリ基板上に配置された発光素子（ＥＤ）を含むことができる。以下では、図４を参照して説明することとする。図４では、説明の便宜のため、複数のサブ画素のうち１つのサブ画素のみ示した。

図４を参照すると、配線基板（Ｍ－ＳＵＢ）と複数の表示ユニット（ＴＵ１，ＴＵ２）は、複数のボンディング部材（ＢＣ１，ＢＣ２）によって貼り合わせ、電気的に連結することができる。

配線基板（Ｍ－ＳＵＢ）は、第１ベース基板２０５上に配置された薄膜トランジスタ（ＴＦＴ）と、ストレージキャパシタ（Ｃｓｔ）と、各種配線と、を含むことができる。薄膜トランジスタ（ＴＦＴ）は、発光素子（ＥＤ）を駆動させることができ、ストレージキャパシタ（Ｃｓｔ）は、一フレームの間、発光素子（ＥＤ）が継続して同じ状態を維持するように電圧を貯蔵することができる。第１ベース基板２０５は、ガラス又はプラスチックを含む透明な材質からなっていてもよい。

配線基板（Ｍ－ＳＵＢ）の第１ベース基板２０５上には、遮光層（ＬＳ）が配置されていてもよい。遮光層（ＬＳ）は、第１ベース基板２０５から薄膜トランジスタ（ＴＦＴ）のアクティブ層（ＡＣＴ）に入射する光を遮断して、漏洩電流を減らし得る。

遮光層（ＬＳ）上にバッファ層１０４が配置される。バッファ層１０４は、第１ベース基板２０５による不純物又は水分の浸透を防止することができる。バッファ層１０４は、例えば、シリコン酸化物（ＳｉＯｘ）又はシリコン窒化物（ＳｉＮｘ）等の絶縁物質を含むことができる。

バッファ層１０４上に薄膜トランジスタ（ＴＦＴ）が配置される。薄膜トランジスタ（ＴＦＴ）は、半導体層（ＡＣＴ）、ゲート電極（ＧＥ）、ソース電極（ＳＥ）、およびドレイン電極（ＤＥ）を含むことができる。半導体層（ＡＣＴ）とゲート電極（ＧＥ）との間にはゲート絶縁層（ＧＩ）が配置されていてもよい。

半導体層（ＡＣＴ）は、ゲート電極（ＧＥ）と重畳してチャンネルを構成する活性領域と、活性領域を介して両側に位置するソース領域と、ドレイン領域と、を含むことができる。ゲート電極（ＧＥ）上には層間絶縁膜１０６が配置される。層間絶縁膜１０６は、ソースコンタクト（ＳＣ）及びドレインコンタクト（ＤＣ）を含むことができる。ソースコンタクト（ＳＣ）及びドレインコンタクト（ＤＣ）は、それぞれ半導体層（ＡＣＴ）のソース領域及びドレイン領域の表面を一部露出させることができる。ソースコンタクト（ＳＣ）及びドレインコンタクト（ＤＣ）は、層間絶縁膜１０６の上部に位置し、半導体層（ＡＣＴ）のソース／ドレイン領域とそれぞれ電気的に連結されるソース電極（ＳＥ）及びドレイン電極（ＤＥ）と電気的に連結することができる。ソース電極（ＳＥ）及びドレイン電極（ＤＥ）は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、又はこれに対する合金から構成され得るが、これに限定されない。

ストレージキャパシタ（Ｃｓｔ）は、薄膜トランジスタ（ＴＦＴ）から離隔して配置され、第１キャパシタ電極（ＳＴ１）及び第２キャパシタ電極（ＳＴ２）を含むことができる。第１キャパシタ電極（ＳＴ１）は、第１ベース基板２０５とバッファ層１０４との間に配置されていてもよい。第１キャパシタ電極（ＳＴ１）は、遮光層（ＬＳ）と一体からなっていてもよい。第１キャパシタ電極（ＳＴ１）上にバッファ層１０４及びゲート絶縁層（ＧＩ）がそれぞれ誘電体として配置されていてもよい。ゲート絶縁層（ＧＩ）上には、第２キャパシタ電極（ＳＴ２）が配置されていてもよい。第２キャパシタ電極（ＳＴ２）は、ゲート電極（ＧＥ）と同じ物質からなっていてもよい。

ソース電極（ＳＥ）及びドレイン電極（ＤＥ）上には、第１パッシベーション層１０８が配置される。第１パッシベーション層１０８は、薄膜トランジスタ（ＴＦＴ）を保護する役割を果たし、絶縁物質を含むことができる。第１パッシベーション層１０８上には第１平坦化層１１０が配置される。第１平坦化層１１０は、薄膜トランジスタ（ＴＦＴ）等の下部配線による表面段差を偏平にする役割を果たす。第１平坦化層１１０は、感光性化合物（Ｐｈｏｔｏａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ，ＰＡＣ）を含んで構成され得るが、これに限定されない。

第１平坦化層１１０は、ソース電極（ＳＥ）及びドレイン電極（ＤＥ）の表面の一部を露出させるビアホール１１２を含むことができる。ビアホール１１２は、第１平坦化層１１０及び第１パッシベーション層１０８をそれぞれ貫通して、ドレイン電極（ＤＥ）の表面の一部を露出させることができる。

第１平坦化層１１０上に絶縁物質を含む第２パッシベーション層１１６が配置されて、ビアホール１１２を満たす第２ビアコンタクト１２０が配置されていてもよい。第２パッシベーション層１１６上には、層間連結電極１２０と接続して連結される連結電極１２５と、連結電極１２５を覆う低抵抗金属パターン１２６が配置されていてもよい。

第２ビアコンタクト１２０の一面は、ドレイン電極（ＤＥ）と接続し、他の一面は、連結電極１２５と接続することができる。また、ドレイン電極（ＤＥ）は、層間絶縁膜１０５及びバッファ層１０４を貫通する第１ビアコンタクト（ＶＣ）を介して遮光層（ＬＳ）と電気的に連結することができる。低抵抗金属パターン１２６及び保護層１３５は、連結電極１２５を覆うように形成することができ、連結電極１２５の表面の一部を露出させることができる。

第１平坦化層１１０上にリンク配線（ＬＬ）が配置されていてもよい。リンク配線（ＬＬ）は、印刷回路基板２１５を含む駆動部から伝達された様々な信号を、複数の表示ユニット（ＴＵ）それぞれの複数の信号伝達配線（ＭＬ）に伝達することができる。

本明細書の実施形態では、リンク配線（ＬＬ）が第２パッシベーション層１１６上に配置された構成を示したが、これに限定されるのではない。例えば、リンク配線（ＬＬ）は、第１ベース基板２０５上に配置され、遮光層（ＬＳ）と同じ平面上で、同じ物質を含んで配置されていてもよい。

リンク配線（ＬＬ）は、第２平坦化層１４０で覆われていてもよい。第２平坦化層１４０は、薄膜トランジスタ（ＴＦＴ）などの回路素子によって段差を有する表面を偏平にするのに十分な厚さを有することができる。第２平坦化層１４０は、第３ビアコンタクト（ＩＭＬ）を含むことができる。第３ビアコンタクト（ＩＭＬ）の一面は、第２平坦化層１４０を貫通して、リンク配線（ＬＬ）の表面の一部と接続することができる。第３ビアコンタクト（ＩＭＬ）の他面は、第２平坦化層１４０の表面で露出し得る。

第２平坦化層１４０は、また開口孔１４５を含むことができる。開口孔１４５は、第２平坦化層１４０及び保護層１３５を貫通して、連結電極１２５の表面の一部を露出させることができる。開口孔１４４を含む第２平坦化層１４０上に、第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）が配置されていてもよい。第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）は、相互離隔して配置されていてもよい。第２配線電極（ＣＥ２）は、開口孔１４４の露出面に延在して、連結電極１２５を介してドレイン電極（ＤＥ）と電気的に連結することができる。

第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）は、同一の層上に配置され、同一の導電性物質から構成することができる。一例において、第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）は、インジウム－スズ－酸化物（ＩＴＯ：Ｉｎｄｉｕｍ－Ｔｉｎ－Ｏｘｉｄｅ）又はインジウム－亜鉛－酸化物（ＩＺＯ：Ｉｎｄｉｕｍ－Ｚｉｎｃ－Ｏｘｉｄｅ）といった透明な金属酸化物を含み得るが、これに限定されるものではない。

さらに図４を参照すると、薄膜トランジスタ（ＴＦＴ）を含む配線基板（Ｍ－ＳＵＢ）と対向する位置に表示ユニット（ＴＵ）が配置される。

表示ユニット（ＴＵ）は、セルフアセンブリ基板であってもよい。セルフアセンブリ基板は、第２ベース基板１０２上に配置されたアセンブリ電極（ＡＥ１，ＡＥ２）、クラッド電極（ＣＤＥ１，ＣＤＥ２）、アセンブリポケット（ＰＫ）領域を定義するか、これに隣接した隔壁パターン（ＰＬ）、および信号配線（ＭＬ）を含むことができる。

第２ベース基板１０２は、ガラス又はプラスチック材質を含むことができる。組立電極（ＡＥ１，ＡＥ２）は、第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）を含むことができる。第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）は、相互離隔して配置され、セルフアセンブリ工程を通じて組み立てられた複数の発光素子（ＥＤ）にそれぞれ対応することができる。アセンブリ電極（ＡＥ１，ＡＥ２）は、インジウム－スズ－酸化物（ＩＴＯ）を含む透明電極物質を含むことができる。第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）は、セルフアセンブリ工程で電圧が印加されると、電場を生成して、アセンブリポケット（ＰＫ）内に移動した発光素子（ＥＤ）を安定的に固定することができる。

第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）は、クラッド電極（ＣＤＥ１，ＣＤＥ２）で覆われている。クラッド電極（ＣＤＥ１，ＣＤＥ２）は、第１クラッド電極（ＣＤＥ１）及び第２クラッド電極（ＣＤＥ２）を含み、それぞれ第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）を覆うように配置される。

第１クラッド電極（ＣＤＥ１）及び第２クラッド電極（ＣＤＥ２）は、流体内で行われるセルフアセンブリ工程において、第１アセンブリ電極（ＡＥ１）及び第２アセンブリ電極（ＡＥ２）の腐食を防止して、発光素子（ＥＤ）の組み立てのため電場の形成が容易に行われるようにする。第１クラッド電極（ＣＤＥ１）及び第２クラッド電極（ＣＤＥ２）は、銅（Ｃｕ）を含むことができる。第１クラッド電極（ＣＤＥ１）と第２クラッド電極（ＣＤＥ２）との間の間隔は、例えば、第１アセンブリ電極（ＡＥ１）と第２アセンブリ電極（ＡＥ２）との間の間隔よりも小さく形成されて、アセンブリポケット（ＰＫ）内に配置される発光素子（ＥＤ）のアセンブリ位置をより精密に固定することができる。

クラッド電極（ＣＤＥ１，ＣＤＥ２）上には隔壁（ＰＬ）が配置されていてもよい。隔壁（ＰＬ）は、一部は、クラッド電極（ＣＤＥ１，ＣＤＥ２）の上部を覆い、他領域は、第２ベース基板１０２上に配置されていてもよい。隔壁（ＰＬ）は、内部に定義されるか含まれたアセンブリポケット（ＰＫ）を含む。アセンブリポケット（ＰＫ）は、発光素子（ＥＤ）が結合される位置を指定することができる。隔壁（ＰＬ）は、少なくとも発光素子（ＥＤ）の高さよりも同じか高い厚さを有することができる。

クラッド電極（ＣＤＥ１，ＣＤＥ２）上には接着層（ＡＤ）が配置される。接着層（ＡＤ）は、発光素子（ＥＤ）を接着させるための役割を果たす。接着層（ＡＤ）は、熱硬化物質又は光硬化物質からなっていてもよいが、これに限定されない。

接着層（ＡＤ）上には発光素子（ＥＤ）が配置されていてもよい。本明細書の実施形態による発光素子（ＥＤ）は、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）であってもよい。マイクロＬＥＤは、無機物からなるＬＥＤであって、１００μｍ以下の発光素子であると理解することができる。また、本明細書の実施形態では、水平型マイクロＬＥＤを例に挙げて説明したが、これに限定されるものではない。例えば、発光素子は、フリップチップ状のマイクロＬＥＤ又はナノロッド状のマイクロＬＥＤであってもよい。

発光素子（ＥＤ）は、窒化物半導体構造物（ＮＳＳ）と、第１電極（Ｅ１）と、第２電極（Ｅ２）と、を含むことができる。窒化物半導体構造物（ＮＳＳ）は、第１半導体層（ＮＳ１）と、第１半導体層（ＮＳ１）の一側上に配置された活性層（ＥＬ）及び第２半導体層（ＮＳ２）を含むことができる。第１電極（Ｅ１）は、活性層（ＥＬ）が位置していない第１半導体層（ＮＳ１）上に配置され、第２電極（Ｅ２）は、第２半導体層（ＮＳ２）上に配置される。

第１半導体層（ＮＳ１）は、活性層（ＥＬ）に電子を供給するための層であって、第１導電型不純物を含む窒化物半導体を含むことができる。例えば、第１導電型不純物は、Ｎ型不純物を含むことができる。第１半導体層（ＮＳ１）の一側上に配置された活性層（ＥＬ）は、多重量子井戸（ＭＱＷ；Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を含むことができる。第２半導体層（ＮＳ２）は、活性層（ＥＬ）に正孔を注入するための層である。第２半導体層（ＮＳ２）は、第２導電型不純物を含む窒化物半導体を含むことができる。例えば、第２導電型不純物は、Ｐ型不純物を含むことができる。

保護層パターン（ＰＴ）は、発光素子（ＥＤ）の外側を覆うことができる。保護層パターン（ＰＴ）は、窒化物半導体構造物（ＮＳＳ）を形成するために行う乾式エッチング工程において、窒化物半導体構造物（ＮＳＳ）の側面部に発生し得る損傷を防止して、素子の特性を補う役割を果たす。

発光素子（ＥＤ）は、活性層（ＥＬ）が配置された第１半導体層（ＮＳ１）の一面と対向する他面が、接着層（ＡＤ）と接触して固定されていてもよい。これにより、発光素子（ＥＤ）の第１電極（Ｅ１）及び第２電極（Ｅ２）は、それぞれ配線基板（Ｍ－ＳＵＢ）の第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２１）と対向するように位置して、電気的に連結することができる。

表示ユニット（ＴＵ）の第２ベース基板１０２上には、信号伝達配線（ＭＬ）が配置されていてもよい。信号伝達配線（ＭＬ）は、アセンブリ電極（ＡＥ１，ＡＥ２）と同じ平面上に配置されていてもよいものの、これに限定されるものではない。信号伝達配線（ＭＬ）は、複数の信号伝達配線を含むことができる。例えば、複数の信号伝達配線（ＭＬ）は、複数のスキャンラインと、複数の高電位電源ラインと、複数のデータラインと、複数の基準電圧ラインと、を含むことができる。複数の信号伝達配線（ＭＬ）は、第１ベース基板２０５上で互いに同じ平面上に配置されていてもよい。また、複数の信号伝達配線（ＭＬ）は、アセンブリ電極（ＡＥ１，ＡＥ２）と同じ物質からなっていてもよい。

薄膜トランジスタ（ＴＦＴ）が配置された配線基板（Ｍ－ＳＵＢ）と、複数の発光素子（ＥＤ）が配置された複数の表示ユニット（ＴＵ）は、それぞれ複数のボンディング部材（ＢＣ）を介して貼り合わせ、電気的に連結することができる。

ボンディング部材（ＢＣ）の一側は、配線基板（Ｍ－ＳＵＢ）の第３ビアコンタクト（ＩＭＬ）を介してリンク配線（ＬＬ）と連結され、ボンディング部材（ＢＣ）の他側は、表示ユニット（ＴＵ）上の信号伝達配線（ＭＬ）と電気的に連結することができる。ボンディング部材（ＢＣ）は、スペーサパターン２１１と、導電性連結パターン２１７と、接着パターン２２０と、を含むことができる。

スペーサパターン２１１は、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との間のギャップ（Ｇａｐ）を維持して支持する役割が可能である。スペーサパターン２１１は、第３ビアコンタクト（ＩＭＬ）と接する一面の幅が他面よりも広い逆テーパ（ｒｅｖｅｒｓｅ ｔａｐｅｒ）状に構成され得るが、これに限定されるものではない。

スペーサパターン２１１の外側面は、導電性連結パターン２１７で覆われていてもよい。例えば、導電性連結パターン２１７は、スペーサパターン２１１の上部面を覆いながら、外側面を囲むように配置されていてもよい。また、導電性連結パターン２１７は、少なくともスペーサパターン２１１の外側面を囲むように配置されていてもよい。また、導電性連結パターン２１７は、第３ビアコンタクト（ＩＭＬ）と接触することができる。導電性連結パターン２１７は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、又はこれに対する合金から構成され得るが、これに限定されない。

導電性連結パターン２１７上に接着パターン２２０が配置されていてもよい。接着パターン２２０は、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）を貼り合わせて固定することができる。また、接着パターン２２０は、配線基板（Ｍ－ＳＵＢ）上のリンク配線（ＬＬ）に伝達される信号を表示ユニット（ＴＵ１）に伝達するために、電気伝導性を有することができる。このため接着パターン２２０は、電気伝導性を有し、かつ接着性を有する物質を含んで構成することができる。例えば、接着パターン２２０は、異方性導電フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を含むことができる。

配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との間の空間、及び隣接した表示ユニットらの間の境界領域は、透明な材質の充填材２３０によって満たすことができる。充填材２３０は、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との結合力を向上させることができる。また、透明な材質の充填材２３０を用いて、隣接した表示ユニットらの間の境界領域を満たすことにより、ベゼル領域が最小限の空間に配置され、ベゼル領域が縮小し、又は実質的にベゼル領域が存在しないゼロベゼル領域を実現することができる。

本明細書の実施形態によれば、発光素子（ＥＤ）が配置されたセルフアセンブリ基板を表示ユニット（ＴＵ）として、配線基板（Ｍ－ＳＵＢ）上に直接貼り合わせることにより、発光素子を転写する工程ステップを省略できるようになり、工程の最適化を実現することができる効果がある。また、発光素子を転写する工程を省略できることから、転写工程を行うとき、転写歩留まりの低下、ミスアラインメントの問題の発生を防止することができる。

また、発光素子が配置された表示ユニットを配線基板と直接貼り合わせることにより、発光素子を転写するため臨時基板である転写基板の使用を省略できるようになり、素材部品を単一化して、環境にやさしい製品を製造することができる効果がある。

本明細書の一実施形態による表示装置は、発光素子（ＥＤ）は、表示ユニット（ＴＵ）に配置し、薄膜トランジスタ（ＴＦＴ）は、配線基板（Ｍ－ＳＵＢ）上に互いに分離して配置されている。これによって、発光素子（ＥＤ）に不良が発生する場合も、発光素子（ＥＤ）が配置された表示ユニット（ＴＵ）のみ交換し、リペアすることができ、工程の最適化を実現することができる。

一方、本明細書の一実施形態では、水平型マイクロＬＥＤが配置された表示装置について説明したが、垂直型マイクロＬＥＤが配置されていてもよい。以下では、図５を参照して説明する。

図５は、本明細書の一実施形態による表示装置の変形例を示した断面図である。図５による表示装置は、発光素子（ＥＤ）が垂直型マイクロＬＥＤである構成を除いては、図４による表示装置と同様であるため、相違点のある部分について主に説明し、同じ構成要素については簡略に説明するか省略することがある。

図５を参照すると、配線基板（Ｍ－ＳＵＢ）上には、薄膜トランジスタ（ＴＦＴ）が配置されていてもよい。薄膜トランジスタ（ＴＦＴ）上には、第１パッシベーション層１０８及び第１平坦化層１１０が配置されていてもよい。第１平坦化層１１０上には連結電極１２５、信号伝達配線（ＭＬ）、連結電極１２５と信号伝達配線（ＭＬ）上に配置された低抵抗金属パターン１２６、および保護層１３５が配置されていてもよい。保護層１３５は、低抵抗金属パターン１２６の表面の一部を露出させることができる。

配線基板（Ｍ－ＳＵＢ）の第１ベース基板２０５上にリンク配線（ＬＬ）が配置されていてもよい。リンク配線（ＬＬ）は、遮光層（ＬＳ）と同じ平面上に配置されていてもよいものの、これに限定されない。リンク配線（ＬＬ）と信号伝達配線（ＭＬ）は、第１平坦化層１１０、第１パッシベーション層１０８、層間絶縁膜１０６を貫通する第１貫通電極（Ｃ１）を介して電気的に連結することができる。

低抵抗金属パターン１２６及び信号伝達配線（ＭＬ）は、第２平坦化層１４０を貫通して配置された第２貫通電極（Ｃ２）と連結されていてもよい。第２貫通電極（Ｃ２）は、後述するボンディング部材（ＢＣ）と接続して、発光素子（ＥＤ）と電気的に連結することができる。第２平坦化層１４０は、溝部１４３及び開口孔１４５を含むことができる。溝部１４３は、傾斜度を有する側面部及び底面を有することができる。溝部１４３及び開口孔１４５を含む第２平坦化層１４０上に第２配線電極（ＣＥ２）が配置されていてもよい。第２配線電極（ＣＥ２）は、開口孔１４５によって露出した低抵抗金属パターン１２６と接続して、連結電極１２５と電気的に連結することができる。また、第２配線電極（ＣＥ２）は、開口孔１４５から溝部１４３まで延在して、溝部１４３に配置される発光素子（ＥＤ）の第２電極（Ｅ２）と接続することができる。

薄膜トランジスタ（ＴＦＴ）を含む配線基板（Ｍ－ＳＵＢ）と対向する位置に、発光素子（ＥＤ）を含む表示ユニット（ＴＵ）が配置される。表示ユニット（ＴＵ）は、第２ベース基板１０２上に配置された第１アセンブリ電極（ＡＥ１）、第２アセンブリ電極（ＡＥ２）、第１クラッド電極（ＣＤＥ１）、第２クラッド電極（ＣＤＥ２）、第１配線電極（ＣＥ１）、接着層（ＡＤ）、および絶縁分離層（ＩＳＬ）を含むことができる。絶縁分離層（ＩＳＬ）は、第１クラッド電極（ＣＤＥ１）、第２クラッド電極（ＣＤＥ２）を絶縁させる役割を果たす。また、本明細書では、絶縁分離層（ＩＳＬ）を示しているが、これに限定されるものではない。例えば、図４に示したように、発光素子（ＥＤ）が配置される位置を指定するアセンブリポケット（ＰＫ）を含む隔壁（ＰＬ）が配置されていてもよい。

発光素子（ＥＤ）は、接着層（ＡＤ）上に配置されていてもよい。発光素子（ＥＤ）は、垂直型マイクロＬＥＤであってもよい。発光素子（ＥＤ）は、窒化物半導体構造物（ＮＳＳ）と、第１電極（Ｅ１）と、第２電極（Ｅ２）と、を含むことができる。窒化物半導体構造物（ＮＳＳ）は、第１半導体層（ＮＳ１）と、活性層（ＥＬ）と、第２半導体層（ＮＳ２）とが垂直に積層した構造を含むことができる。窒化物半導体構造物（ＮＳＳ）の外側には保護層パターン（ＰＴ）が配置されていてもよい。

接着層（ＡＤ）と接触して配置された第１半導体層（ＮＳ１）の少なくとも一面には、第１電極（Ｅ１）が配置されていてもよい。例えば、第１電極（Ｅ１）は、第１半導体層（ＮＳ１）の一面から第１半導体層（ＮＳ１）の側面の一部まで延在して配置されていてもよい。第１電極（Ｅ１）の外側には、第１配線電極（ＣＥ１）が接触して配置されていてもよい。第２半導体層（ＮＳ２）の一面には、第２電極（Ｅ１）が接触して配置されていてもよい。第２電極（Ｅ２）は、第２配線電極（ＣＥ２）と接触して配置されていてもよい。

薄膜トランジスタ（ＴＦＴ）が配置された配線基板（Ｍ－ＳＵＢ）と、複数の発光素子（ＥＤ）とが配置された複数の表示ユニット（ＴＵ）は、それぞれ複数のボンディング部材（ＢＣ）を介して貼り合わせ、電気的に連結することができる。

ボンディング部材（ＢＣ）の一側は、配線基板（Ｍ－ＳＵＢ）の第２貫通電極（Ｃ２）と接触し、ボンディング部材（ＢＣ）の他側は、第１配線電極（ＣＥ１）と接触することができる。これにより、ボンディング部材（ＢＣ）を介してリンク配線（ＬＬ）と連結されていてもよい。ボンディング部材（ＢＣ）は、スペーサパターン２１１と、導電性連結パターン２１７と、接着パターン２２０と、を含むことができる。

配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との間の空間は、透明な材質の充填材２３０によって満たすことができる。充填材２３０は、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との結合力を向上させることができる。

個々の表示ユニット（ＴＵ）上に配置された部品を製造する過程で不良が発生し得る。個々の表示ユニット（ＴＵ）は、配線基板（Ｍ－ＳＵＢ）上にボンディング部材（ＢＣ）を介して貼り合わせることにより、複数の表示ユニットのうち不良部品が配置された表示ユニットに対してのみ取り替えることができる。これによって、リペア工程を容易に行うことができ、工程最適化を具現することができる。

また、発光素子（ＥＤ）は、表示ユニット（ＴＵ）に配置し、薄膜トランジスタ（ＴＦＴ）は、配線基板（Ｍ－ＳＵＢ）上に相互分離して配置することによって、発光素子（ＥＤ）に不良が発生する場合も、正常な部品である薄膜トランジスタ（ＴＦＴ）は、除去せずに使用することができる。これによって、不要に製造工程ステップが増加することを防止することができる。

図６は、本明細書の他の実施形態による表示装置に関する概略的な断面図である。そして、図７は、本明細書の他の実施形態による表示装置において、図６の７に関する断面図である。ここで、図１～図５と同じ図面符号については同じ構成要素を称することによって、同じ構成要素については簡略に説明するか省略することがある。

図６及び図７を参照すると、表示ユニット（ＴＵ）上に薄膜トランジスタ（ＴＦＴ）が配置されて、配線基板（Ｍ－ＳＵＢ）上には発光素子（ＥＤ）が配置されていてもよい。そして、表示ユニット（ＴＵ）と配線基板（Ｍ－ＳＵＢ）は、ボンディング部材（ＢＣ）を介して貼り合わせることができる。

表示ユニット（ＴＵ）上に配置された薄膜トランジスタ（ＴＦＴ）上には、第１パッシベーション層１０８及び第１平坦化層１１０が配置されていてもよい。第１平坦化層１１０上には連結電極１２５と、低抵抗金属パターン１２６と、保護層１３５と、が配置されていてもよい。保護層１３５は、低抵抗金属パターン１２６の表面の一部を露出させることができる。

第２平坦化層１４０は、溝部１４３及び開口孔１４５を含むことができる。溝部１４３及び開口孔１４５を含む第２平坦化層１４０上に、第１配線電極（ＣＥ１）及び第２配線電極（ＣＥ２）が配置されていてもよい。第１配線電極（ＣＥ１）は、開口孔１４５によって露出した低抵抗金属パターン１２６と接続して、連結電極１２５と電気的に連結することができる。また、第２配線電極（ＣＥ２）は、開口孔１４５から溝部１４３まで延在して、溝部１４３に配置される発光素子（ＥＤ）の第１電極（Ｅ１）と接続することができる。第２配線電極（ＣＥ２）は、第１配線電極（ＣＥ１）から所定の距離だけ離隔して配置されていてもよい。

薄膜トランジスタ（ＴＦＴ）を含む配線基板（Ｍ－ＳＵＢ）と対向する位置に、発光素子（ＥＤ）を含む表示ユニット（ＴＵ）が配置される。

表示ユニット（ＴＵ）は、第２ベース基板１０２上に配置された第１アセンブリ電極（ＡＥ１）、第２アセンブリ電極（ＡＥ２）、第１クラッド電極（ＣＤＥ１）、第２クラッド電極（ＣＤＥ２）、第１配線電極（ＣＥ１）、接着層（ＡＤ）、および絶縁分離層（ＩＳＬ）を含むことができる。また、本明細書では、絶縁分離層（ＩＳＬ）を示しているが、これに限定されるものではない。例えば、図４に示したように、発光素子（ＥＤ）が配置される位置を指定するアセンブリポケット（ＰＫ）を含む隔壁（ＰＬ）が配置されていてもよい。

発光素子（ＥＤ）は、接着層（ＡＤ）上に配置されていてもよい。発光素子（ＥＤ）は、第１半導体層（ＮＳ１）、活性層（ＥＬ）及び第２半導体層（ＮＳ２）を含む窒化物半導体構造物（ＮＳＳ）と、第１半導体層（ＮＳ１）上に配置された第１電極（Ｅ１）と、第２半導体層（ＮＳ２）上に配置された第２電極（Ｅ２）と、を含むことができる。窒化物半導体構造物（ＮＳＳ）の外側は、保護層パターン（ＰＴ）が配置されていてもよい。

発光素子（ＥＤ）は、水平型マイクロＬＥＤであってもよいものの、これに制限されない。例えば、発光素子（ＥＤ）は、垂直型マイクロＬＥＤ、フリップチップ状のマイクロＬＥＤ又はナノロッド状のマイクロＬＥＤであってもよい。

第１クラッド電極（ＣＤＥ１）と第２クラッド電極（ＣＤＥ２）との間の間隔（ｄ）は、例えば、第１アセンブリ電極（ＡＥ１）と第２アセンブリ電極（ＡＥ２）との間の間隔よりも小さく形成され、セルフアセンブリのため電場が発生するとき、発光素子（ＥＤ）のアセンブリ位置をより精密に固定することができる。

配線基板（Ｍ－ＳＵＢ）の第１ベース基板２０５上に、リンク配線（ＬＬ）が配置されていてもよい。リンク配線（ＬＬ）上には、ボンディング部材（ＢＣ）が配置されて、表示ユニット（ＴＵ）と配線基板（Ｍ－ＳＵＢ）を電気的に連結することができる。複数の発光素子（ＥＤ）が配置された配線基板（Ｍ－ＳＵＢ）と、複数の薄膜トランジスタ（ＴＦＴ）が配置された複数の表示ユニット（ＴＵ）は、それぞれ複数のボンディング部材（ＢＣ）を介して貼り合わせることができる。

個々のボンディング部材（ＢＣ）の一側は、配線基板（Ｍ－ＳＵＢ）のリンク配線（ＬＬ）と接触し、ボンディング部材（ＢＣ）の他側は、表示ユニット（ＴＵ）の第１配線電極（ＣＥ１）と接触することができる。これにより、ボンディング部材（ＢＣ）を介してリンク配線（ＬＬ）と連結されていてもよい。ボンディング部材（ＢＣ）は、スペーサパターン２１１と、導電性連結パターン２１７と、接着パターン２２０と、を含むことができる。

配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との間の空間は、透明な材質の充填材２３０によって満たすことができる。充填材２３０は、配線基板（Ｍ－ＳＵＢ）と表示ユニット（ＴＵ）との結合力を向上させることができる。

本明細書の他の実施形態による表示装置は、発光素子（ＥＤ）は、配線基板（Ｍ－ＳＵＢ）に配置し、薄膜トランジスタ（ＴＦＴ）は、表示ユニット（ＴＵ）上に互いに分離して配置されている。これによって、薄膜トランジスタ（ＴＦＴ）に不良が発生する場合、薄膜トランジスタ（ＴＦＴ）が配置された表示ユニット（ＴＵ）のみを交換し、リペアすることができ、工程の最適化を実現することができる。

これによって、薄膜トランジスタ（ＴＦＴ）及び発光素子（ＥＤ）をいずれも含んでいる表示ユニット（ＴＵ）は、部品の一部に不良が発生する場合、正常な部品も併せて除去しなければならない反面、本明細書の実施形態によれば、正常な部品は除去しなくてもよく、不要な工程ステップが増えることを防止して、工程の最適化を実現することができる。

また、不要な工程ステップを行いながら、有害な化学物質を用いることを防止することができるため、環境にやさしい製品を実現することができる効果がある。

１０２ 第２ベース基板
２０５ 第１ベース基板
２１１ スペーサパターン
２１７ 導電性連結パターン
１２０ 接着パターン
ＢＣ，ＢＣ１，ＢＣ２ ボンディング部材
ＬＬ リンク配線
ＴＵ，ＴＵ１，ＴＵ２ 表示ユニット
Ｍ－ＳＵＢ 配線基板
ＥＤ，ＥＤ１ａ，ＥＤ２ａ，ＥＤ３ａ 発光素子
ＴＦＴ 薄膜トランジスタ
ＡＥ１，ＡＥ２ アセンブリ電極
ＣＤＥ１，ＣＤＥ２ クラッド電極

Claims (20)

1. 配線基板と、
   前記配線基板上に配置された複数のリンク配線と、
   前記配線基板上に相互離隔して配置された複数の表示ユニットと、
   前記複数の表示ユニット及び前記配線基板の間に位置し、前記複数のリンク配線と連結される複数のボンディング部材とを含み、
   前記配線基板は、薄膜トランジスタを含み、前記複数の表示ユニットは、発光素子を含む、
   表示装置。
2. 前記配線基板は、１枚の基板からなり、前記複数の表示ユニットは、前記配線基板上に配置され、互いに横切る第１方向及び第２方向に相互離隔して配列された、
   請求項１に記載の表示装置。
3. 前記配線基板は、
   遮光層が配置された第１ベース基板と、
   前記遮光層上に位置し、半導体層、ゲート電極、ソース電極、およびドレイン電極を含む前記薄膜トランジスタと、
   前記ドレイン電極と前記遮光層とを電気的に連結する第１ビアコンタクト；
   前記第１ベース基板上の前記薄膜トランジスタを覆う第１平坦化層と、
   前記第１平坦化層を貫通し、前記ドレイン電極と接続する第２ビアコンタクトと、
   前記第２ビアコンタクトと電気的に連結される連結電極と、
   前記連結電極の表面の一部を露出させる開口孔を含む第２平坦化層と、
   前記第２平坦化層上に位置する第１配線電極と、
   前記開口孔の露出面を含む前記第２平坦化層上に位置し、前記第１配線電極と離隔して配置された第２配線電極とを含む、
   請求項１に記載の表示装置。
4. 前記複数の表示ユニットは、
   透明な材質からなる第２ベース基板と、
   前記第２ベース基板上に位置する第１アセンブリ電極と、
   前記第１アセンブリ電極から離隔して配置された第２アセンブリ電極と、
   前記第１アセンブリ電極を覆う第１クラッド電極、及び前記第２アセンブリ電極を覆う第２クラッド電極を含むクラッド電極と、
   前記第１及び第２クラッド電極をそれぞれ覆う第１部分、前記第２ベース基板上に配置された第２部分を含む隔壁とを含み、
   前記隔壁は、アセンブリポケットを含み、前記発光素子は、前記アセンブリポケットに位置する、
   請求項１に記載の表示装置。
5. 前記第１クラッド電極と前記第２クラッド電極との間の間隔は、前記第１アセンブリ電極と前記第２アセンブリ電極との間の間隔よりも短い、
   請求項４に記載の表示装置。
6. 前記発光素子は、前記配線基板の前記第１配線電極及び前記第２配線電極と電気的に連結された、
   請求項３に記載の表示装置。
7. 前記発光素子は、前記配線基板の第１配線電極及び第２配線電極と電気的に連結された、
   請求項４に記載の表示装置。
8. 前記隔壁は、少なくとも発光素子の高さと比べて、同じ、または高い厚さを有する、
   請求項４に記載の表示装置。
9. 前記配線基板と前記複数の表示ユニットとの間に配置された充填材をさらに含み、前記充填材は、透明な樹脂を含む、
   請求項１に記載の表示装置。
10. 前記ボンディング部材は、
    前記配線基板上に一面が接触するスペーサパターンと、
    前記スペーサパターンの上部面及び外側面を覆う導電性連結パターンと、
    前記導電性連結パターン上に位置し、前記表示ユニットと接続する接着パターンとを含む、
    請求項１に記載の表示装置。
11. 配線基板と、
    前記配線基板上に配置された複数のリンク配線と、
    前記配線基板上に相互離隔して配置された複数の表示ユニットと、
    前記複数の表示ユニットと前記配線基板との間に位置し、前記複数のリンク配線と連結される複数のボンディング部材とを含み、
    前記配線基板は、発光素子を含み、前記複数の表示ユニットは、それぞれ薄膜トランジスタを含む、
    表示装置。
12. 前記複数の表示ユニットのそれぞれは、
    遮光層が配置された第２ベース基板と、
    前記遮光層上に位置し、半導体層、ゲート電極、ソース電極、及びドレイン電極を含む前記薄膜トランジスタと、
    前記ドレイン電極及び前記遮光層を電気的に連結する第１ビアコンタクトと、
    前記第２ベース基板上の前記薄膜トランジスタを覆う第１平坦化層と、
    前記第１平坦化層を貫通し、前記ドレイン電極と接続する第２ビアコンタクトと、
    前記第２ビアコンタクトと電気的に連結される連結電極と、
    前記連結電極の表面の一部を露出させる開口孔を含む第２平坦化層と、
    前記第２平坦化層上に位置する第１配線電極と、
    前記開口孔の露出面を含む前記第２平坦化層上に位置し、前記第１配線電極と離隔して配置された第２配線電極とを含む、
    請求項１１に記載の表示装置。
13. 前記配線基板は、
    透明な材質からなる第１ベース基板と、
    前記第１ベース基板上に位置する第１アセンブリ電極と、
    前記第１アセンブリ電極から離隔して配置された第２アセンブリ電極と、
    前記第１アセンブリ電極を覆う第１クラッド電極及び前記第２アセンブリ電極を覆う第２クラッド電極を含むクラッド電極と、
    前記クラッド電極上に配置され、前記発光素子が配置される位置を指定する接着層とを含む、
    請求項１１に記載の表示装置。
14. 前記第１クラッド電極と前記第２クラッド電極との間の間隔は、前記第１アセンブリ電極と前記第２アセンブリ電極との間の間隔よりも小さい大きさを有する、
    請求項１３に記載の表示装置。
15. 前記発光素子は、前記表示ユニットのそれぞれの前記第１配線電極及び前記第２配線電極と電気的に連結された、
    請求項１２に記載の表示装置。
16. 前記配線基板と前記複数の表示ユニットとの間に配置された充填材をさらに含み、前記充填材は、透明な樹脂を含む、
    請求項１１に記載の表示装置。
17. 前記ボンディング部材は、
    前記配線基板のリンク配線上に一面が接触するスペーサパターンと、
    前記スペーサパターンの上部面及び外側面を覆っている導電性連結パターンと、
    前記導電性連結パターン上に位置し、前記表示ユニットと接続する接着パターンとを含む、
    請求項１１に記載の表示装置。
18. 配線基板と、
    前記配線基板上に配置された複数のリンク配線と、
    前記配線基板上に配置されたセルフアセンブリ基板と、
    前記セルフアセンブリ基板上に配置された複数の発光素子と、
    前記セルフアセンブリ基板及び前記配線基板の間に配置され、前記セルフアセンブリ基板及び前記配線基板を互いに接合し、かつ、電気的に連結し、前記複数のリンク配線とそれぞれ連結される複数のボンディング部材とを含み、
    前記配線基板は、薄膜トランジスタを含む
    表示装置。
19. 前記セルフアセンブリ基板は、複数の表示ユニットで配置され、前記複数の表示ユニットのそれぞれは、前記複数のボンディング部材のそれぞれを介して、互いに接合して電気的に連結される、
    請求項１８に記載の表示装置。
20. 前記複数の発光素子は、リダンダンシー発光素子を含む、
    請求項１８に記載の表示装置。