[go: up one dir, main page]

JP2024089750A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024089750A
JP2024089750A JP2022205132A JP2022205132A JP2024089750A JP 2024089750 A JP2024089750 A JP 2024089750A JP 2022205132 A JP2022205132 A JP 2022205132A JP 2022205132 A JP2022205132 A JP 2022205132A JP 2024089750 A JP2024089750 A JP 2024089750A
Authority
JP
Japan
Prior art keywords
region
layer
igbt
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022205132A
Other languages
English (en)
Inventor
正輝 生井
Masaki NAMAI
正樹 白石
Masaki Shiraishi
悠次郎 竹内
Yujiro Takeuchi
智康 古川
Tomoyasu Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2022205132A priority Critical patent/JP2024089750A/ja
Priority to PCT/JP2023/036807 priority patent/WO2024135053A1/ja
Priority to CN202380075757.4A priority patent/CN120167142A/zh
Priority to DE112023004583.6T priority patent/DE112023004583T5/de
Priority to TW112139887A priority patent/TW202427761A/zh
Publication of JP2024089750A publication Critical patent/JP2024089750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/417—Insulated-gate bipolar transistors [IGBT] having a drift region having a doping concentration that is higher at the collector side relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/161—IGBT having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＩＧＢＴのオン電圧の上昇を抑制しつつ、リカバリ破壊を防止し、リカバリ損失を低減することができる半導体装置を提供すること。【解決手段】ＩＧＢＴ領域とダイオード領域とを有する半導体装置であって、第１導電型の半導体基板と、裏面側主電極と、ＩＧＢＴ領域からダイオード領域内まで延伸して形成され、裏面側主電極に接する第２導電型の第１半導体層と、ダイオード領域に形成され、裏面側主電極に接する第１導電型の第２半導体層と、半導体基板内のダイオード領域における第１半導体層の上に形成された低ライフタイム領域とを備える。【選択図】 図１

Description

本発明は、半導体装置に関する。
同一の半導体装置内にＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードを形成した逆導通ＩＧＢＴ（RC-IGBT： Reverse Conducting-IGBT)は、各々のデバイス特性を最適化し、高効率かつ高破壊耐量とすることが要求される。
ＲＣ－ＩＧＢＴにおいては、ダイオード領域に、電子線照射や水素、ヘリウムといった軽イオンを注入することで半導体基板のライフタイムを制御し、リカバリ時にドリフト層に残存するキャリアを減少させて、リカバリ電流とリカバリ損失とを低減する方法が知られている。
例えば、特許文献１には、一面および他面を有する半導体基板を備え、半導体基板の一面の面方向において、ＩＧＢＴ素子として動作する領域がＩＧＢＴ領域とされ、ダイオード素子として動作する領域がダイオード領域とされており、ＩＧＢＴ領域とダイオード領域とが交互に繰り返し配置された半導体装置であって、半導体基板は、少なくとも、ＩＧＢＴ領域のうちＩＧＢＴ領域とダイオード領域との境界側に低ライフタイム領域を備える半導体装置が開示されている。
特開２０１２－４３８９１号公報
上記従来技術においては、ダイオード領域のドリフト層におけるベース層側（表面側）の領域と、ＩＧＢＴ領域のドリフト層におけるｎバッファ層との境界領域（裏面ｐコレクタ層側：裏面側）及びダイオード領域との境界領域の表面側の領域とに低ライフタイム領域を形成し、ＩＧＢＴ領域の裏面ｐコレクタ層からダイオード領域へのホール注入を抑制することにより、リカバリ電流に寄与するキャリアを再結合させて消滅させて、リカバリ損失の抑制を図っている。
しかしながら、ＩＧＢＴ領域の裏面側に低ライフタイム領域を形成しているため、ＩＧＢＴの導通時にドリフト層のキャリア蓄積が不十分となってＩＥ効果（Injection Enhancement Effect）が弱くなり、導通損失が増加するため、オン電圧が高くなってしまう。
本発明は上記に鑑みてなされたものであり、ＩＧＢＴのオン電圧の上昇を抑制しつつ、リカバリ破壊を防止し、リカバリ損失を低減することができる半導体装置を提供することを目的とする。
本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、ＩＧＢＴ領域とダイオード領域とを有する半導体装置であって、第１導電型の半導体基板と、裏面側主電極と、前記ＩＧＢＴ領域から前記ダイオード領域内まで延伸して形成され、前記裏面側主電極に接する第２導電型の第１半導体層と、前記ダイオード領域に形成され、前記裏面側主電極に接する第１導電型の第２半導体層と、前記半導体基板内の前記ダイオード領域における前記第１半導体層の上に形成された低ライフタイム領域とを備えたものとする。
本発明によれば、ＩＧＢＴのオン電圧の上昇を抑制しつつ、リカバリ破壊を防止し、リカバリ損失を低減することができる。
第１の実施の形態に係る半導体装置の構造を示す断面図である。 第２の実施の形態に係る半導体装置の構造を示す断面図である。 第３の実施の形態に係る半導体装置の構造を示す断面図である。 第４の実施の形態に係る半導体装置の構造を示す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
＜第１の実施の形態＞
本発明の第１の実施の形態を図１を参照しつつ説明する。
図１は、本実施の形態に係る半導体装置の構造の一例を示す断面図である。以降の説明において、図面の上方を半導体装置の表面側、下方を裏面側と称する。
図１において、半導体装置の一例として示す逆導通ＩＧＢＴ（RC-IGBT： Reverse Conducting - Insulated Gate Bipolar Transistor)は、ＩＧＢＴの機能を実現するＩＧＢＴ領域１００とフリーホイールダイオードの機能を実現するダイオード領域２００とから一体的に構成されており、第１導電型の半導体基板１と、半導体基板１の表面側に形成された第２導電型のボディ層２と、ボディ層２のＩＧＢＴ領域１００における表面側に形成された第１導電型のエミッタ層３と、ボディ層２の表面側にボディ層２とエミッタ層３とを接続するように形成されたエミッタ電極４と、ボディ層２の表面側から半導体基板１まで延在するように形成された複数のトレンチ５と、複数のトレンチ５の内部を覆うように形成された絶縁膜７と、複数のトレンチ５のうちＩＧＢＴ領域１００に形成されたトレンチ５の内部に絶縁膜７を介して形成されたゲート電極６と、複数のトレンチ５のうちダイオード領域２００に形成されたトレンチ５の内部に絶縁膜７を介して形成されたエミッタ電極８と、半導体基板１の裏面側に形成された第１導電型のバッファ層１０と、バッファ層１０の裏面側にＩＧＢＴ領域１００からダイオード領域２００の一部にまで延伸するよう形成された第２導電型のコレクタ層１１（第１半導体層）と、ダイオード領域２００のバッファ層１０裏面側のコレクタ層１１が形成されていない領域に形成された第１導電型のカソード層１２（第２半導体層）と、コレクタ層１１及びカソード層１２の裏面側にコレクタ層１１とカソード層１２とを接続するように形成されたコレクタ電極１３（裏面側主電極）と、ダイオード領域２００の半導体基板１内部であって、裏面側のコレクタ層１１がＩＧＢＴ領域１００側から延在している領域にバッファ層１０に沿って形成された低ライフタイム領域２０ａとから構成されている。ここで、低ライフタイム領域２０ａとは、電子線照射や水素、ヘリウムといった軽イオンを注入して形成した領域である。
以上のように構成した本実施の形態における半導体装置の動作及び作用効果について説明する。
本実施の形態の半導体装置は、ダイオードリカバリ時には、ダイオード領域２００に蓄積したキャリアと再結合するためのキャリアが、主にダイオード領域２００下のコレクタ層１１から注入される。このとき、コレクタ層１１から注入されるキャリアの一部がＩＧＢＴ領域１００にも流入する。低ライフタイム領域２０ａにより、コレクタ層１１から注入されるキャリアが抑制されるので、ＩＧＢＴ領域１００へのキャリアの流れ込みを防止することができ、ＩＧＢＴのラッチアップを防止することができる。そのうえ、ダイオード領域２００へのキャリア注入量も減少するため、リカバリ損失を低減することもできる。また、ＩＧＢＴ領域１００には低ライフタイム領域２０ａを形成しないように構成したので、ＩＧＢＴのオン電圧の上昇を抑制することができる。すなわち、ＩＧＢＴのオン電圧の上昇を抑制しつつ、リカバリ破壊を防止し、リカバリ損失を低減することができる。
＜第２の実施の形態＞
本発明の第２の実施の形態を図２を参照しつつ説明する。
本実施の形態は、ダイオード領域２００における半導体基板１内部の裏面側の全体に亘って低ライフタイム領域を形成する場合を示すものである。
本実施の形態では、第１の実施の形態との相違点についてのみ説明するものとし、本実施の形態の図面において第１の実施の形態と同様の部材には同じ符号を付し、説明を適宜省略する。
図２は、本実施の形態に係る半導体装置の構造の一例を示す断面図である。
図２において、本実施の形態における半導体装置は、第１の実施の形態と同様に、半導体基板１、ボディ層２、エミッタ層３、エミッタ電極４、トレンチ５、ゲート電極６、絶縁膜７、エミッタ電極８、バッファ層１０、コレクタ層１１、カソード層１２、及び、コレクタ電極１３から構成されている。
また、ダイオード領域２００の半導体基板１内部の裏面側には、バッファ層１０に沿って低ライフタイム領域２０ｂが形成されている。
その他の構成は第１の実施の形態と同様である。
以上のように構成した本実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、ダイオード領域２００の裏面側におけるキャリアの消滅が早くなり、リカバリ時のテール電流が減少し、リカバリ損失を低減することができる。
＜第３の実施の形態＞
本発明の第３の実施の形態を図３を参照しつつ説明する。
本実施の形態は、ダイオード領域２００にキャリア注入層を形成し、半導体基板１内部の裏面側のキャリア注入層が形成されていない領域に低ライフタイム領域を形成する場合を示すものである。
本実施の形態では、第２の実施の形態との相違点についてのみ説明するものとし、本実施の形態の図面において第２の実施の形態と同様の部材には同じ符号を付し、説明を適宜省略する。
図３は、本実施の形態に係る半導体装置の構造の一例を示す断面図である。
図３において、本実施の形態における半導体装置は、第２の実施の形態と同様に、半導体基板１、ボディ層２、エミッタ層３、エミッタ電極４、トレンチ５、ゲート電極６、絶縁膜７、エミッタ電極８、バッファ層１０、コレクタ層１１、カソード層１２、及び、コレクタ電極１３から構成されている。
また、ダイオード領域２００におけるカソード層１２のコレクタ層１１と隔てられた位置（言い換えると、ＩＧＢＴ領域１００からもっとも離れた位置）には、カソード層１２に隣接し、コレクタ電極１３に接続する第２導通型のキャリア注入層１４（第３半導体層）が形成されている。
また、ダイオード領域２００の半導体基板１内部の裏面側であって、コレクタ層１１がＩＧＢＴ領域１００側から延在している領域及びカソード層１２が形成された領域（言い換えると、キャリア注入層１４が形成されていない領域）には、バッファ層１０に沿って低ライフタイム領域２０ｃが形成されている。
その他の構成は第２の実施の形態と同様である。
以上のように構成した本実施の形態においても第２の実施の形態と同様の効果を得ることができる。
また、リカバリ時にキャリア注入層１４からキャリアが注入されるので、裏面側のキャリアが増加してキャリアの枯渇が抑制され、ソフトリカバリを実現することができる。このとき、キャリア注入層１４をＩＧＢＴ領域１００から離れた位置に形成したので、リカバリ時におけるキャリア注入層１４からＩＧＢＴ領域１００へのキャリア注入はなく、キャリア注入層１４からＩＧＢＴ領域１００へのキャリア流入による破壊は生じない。
＜第４の実施の形態＞
本発明の第４の実施の形態を図２を参照しつつ説明する。
本実施の形態は、ダイオード領域２００における半導体基板１内部の裏面側の一部及び表面側に低ライフタイム領域を形成する場合を示すものである。
本実施の形態では、第１の実施の形態との相違点についてのみ説明するものとし、本実施の形態の図面において第１の実施の形態と同様の部材には同じ符号を付し、説明を適宜省略する。
図２は、本実施の形態に係る半導体装置の構造の一例を示す断面図である。
図２において、本実施の形態における半導体装置は、第１の実施の形態と同様に、半導体基板１、ボディ層２、エミッタ層３、エミッタ電極４、トレンチ５、ゲート電極６、絶縁膜７、エミッタ電極８、バッファ層１０、コレクタ層１１、カソード層１２、及び、コレクタ電極１３から構成されている。
また、ダイオード領域２００の半導体基板１内部であって、裏面側のコレクタ層１１がＩＧＢＴ領域１００側から延在している領域には、バッファ層１０に沿って低ライフタイム領域２０ａが形成されている。
さらに、ダイオード領域２００の半導体基板１内部の表面側には、ボディ層２に沿って低ライフタイム領域２１が形成されている。
その他の構成は第１の実施の形態と同様である。
以上のように構成した本実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、ダイオード領域２００の表面側のキャリアを低減することができ、スイッチング損失を低減することができる。このとき、ＩＧＢＴ領域１００には低ライフタイム層を形成しないため、ＩＧＢＴ特性への影響を考慮することなく本実施の形態を適用することが可能である。
＜付記＞
なお、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内の様々な変形例や組み合わせが含まれる。また、本発明は、上記の実施の形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。
１…半導体基板、２…ボディ層、３…エミッタ層、４…エミッタ電極、５…トレンチ、６…ゲート電極、７…絶縁膜、８…エミッタ電極、１０…バッファ層、１１…コレクタ層、１２…カソード層、１３…コレクタ電極、１４…キャリア注入層、２０ａ，２０ｂ，２０ｃ，２１…低ライフタイム領域、１００…ＩＧＢＴ領域、２００…ダイオード領域

Claims (4)

  1. ＩＧＢＴ領域とダイオード領域とを有する半導体装置であって、
    第１導電型の半導体基板と、
    裏面側主電極と、
    前記ＩＧＢＴ領域から前記ダイオード領域内まで延伸して形成され、前記裏面側主電極に接する第２導電型の第１半導体層と、
    前記ダイオード領域に形成され、前記裏面側主電極に接する第１導電型の第２半導体層と、
    前記半導体基板内の前記ダイオード領域における前記第１半導体層の上に形成された低ライフタイム領域と
    を備えたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記低ライフタイム領域は、前記半導体基板内の前記ダイオード領域における前記第１半導体層及び前記第２半導体層の上に形成されたことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ダイオード領域内に前記第１半導体層に接しないように形成され、前記第２半導体層と前記裏面側主電極に接するように形成された第２導電型の第３半導体層をさらに備え、
    前記低ライフタイム領域は、前記半導体基板内の前記ダイオード領域における前記第１半導体層及び前記第２半導体層の上に形成されたことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記低ライフタイム領域は、前記半導体基板内の前記ダイオード領域における前記第１半導体層及び前記第２半導体層の上に加え、前記半導体基板内の前記ダイオード領域における表面側とに形成されたことを特徴とする半導体装置。
JP2022205132A 2022-12-22 2022-12-22 半導体装置 Pending JP2024089750A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022205132A JP2024089750A (ja) 2022-12-22 2022-12-22 半導体装置
PCT/JP2023/036807 WO2024135053A1 (ja) 2022-12-22 2023-10-10 半導体装置
CN202380075757.4A CN120167142A (zh) 2022-12-22 2023-10-10 半导体装置
DE112023004583.6T DE112023004583T5 (de) 2022-12-22 2023-10-10 Halbleiterbauelement
TW112139887A TW202427761A (zh) 2022-12-22 2023-10-19 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022205132A JP2024089750A (ja) 2022-12-22 2022-12-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2024089750A true JP2024089750A (ja) 2024-07-04

Family

ID=91588087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022205132A Pending JP2024089750A (ja) 2022-12-22 2022-12-22 半導体装置

Country Status (5)

Country Link
JP (1) JP2024089750A (ja)
CN (1) CN120167142A (ja)
DE (1) DE112023004583T5 (ja)
TW (1) TW202427761A (ja)
WO (1) WO2024135053A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
WO2018110703A1 (ja) * 2016-12-16 2018-06-21 富士電機株式会社 半導体装置および製造方法
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP7585646B2 (ja) * 2019-08-13 2024-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2024135053A1 (ja) 2024-06-27
CN120167142A (zh) 2025-06-17
TW202427761A (zh) 2024-07-01
DE112023004583T5 (de) 2025-09-04

Similar Documents

Publication Publication Date Title
US9214535B2 (en) Semiconductor device
CN110462838B (zh) 半导体装置
JP6946219B2 (ja) 半導体装置
CN109509789B (zh) 半导体装置
JP7666677B2 (ja) 半導体素子、半導体装置
CN116722038A (zh) 半导体装置
JP7241656B2 (ja) 半導体装置及びその製造方法
JP2025147024A (ja) 半導体装置及び半導体回路
JP2025003680A (ja) 半導体装置の駆動方法
JP7352437B2 (ja) 半導体装置
JP2024089750A (ja) 半導体装置
WO2024219047A1 (ja) 半導体装置
WO2023233807A1 (ja) 半導体装置
JPH0241182B2 (ja)
JP2024136148A (ja) 半導体装置
CN114823884A (zh) 半导体装置
JP7524589B2 (ja) 半導体装置
US12433012B2 (en) Semiconductor device
JP2024157085A (ja) 半導体装置
US20250374574A1 (en) Semiconductor device
JP2024163409A (ja) 半導体装置
WO2023228587A1 (ja) 半導体装置および電力変換装置
JP2024075220A (ja) 半導体装置
JP2025181625A (ja) 半導体装置
JP2024127086A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240322

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20251111