JP2024081398A - Manufacturing method of semiconductor circuit board and semiconductor circuit board - Google Patents
Manufacturing method of semiconductor circuit board and semiconductor circuit board Download PDFInfo
- Publication number
- JP2024081398A JP2024081398A JP2022195003A JP2022195003A JP2024081398A JP 2024081398 A JP2024081398 A JP 2024081398A JP 2022195003 A JP2022195003 A JP 2022195003A JP 2022195003 A JP2022195003 A JP 2022195003A JP 2024081398 A JP2024081398 A JP 2024081398A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal plate
- semiconductor circuit
- laser light
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明の実施形態は、半導体回路基板の製造方法及び半導体回路基板に関する。 Embodiments of the present invention relate to a method for manufacturing a semiconductor circuit board and a semiconductor circuit board.
パワーモジュールなどにおいて、導電性の第1基板の上に絶縁性の第2基板が接合され、第2基板の上に導電性の接合材を介して金属板が接合された半導体回路基板を用いることが知られている。このような半導体回路基板において、接合材に起因する沿面放電の発生を抑制することが求められる。 It is known that a semiconductor circuit board is used in a power module or the like, in which an insulating second board is bonded onto a conductive first board, and a metal plate is bonded onto the second board via a conductive bonding material. In such semiconductor circuit boards, it is necessary to suppress the occurrence of creeping discharge caused by the bonding material.
本発明が解決しようとする課題は、接合材に起因する沿面放電の発生を抑制できる半導体回路基板の製造方法及び半導体回路基板を提供することである。 The problem that the present invention aims to solve is to provide a manufacturing method for a semiconductor circuit board and a semiconductor circuit board that can suppress the occurrence of creeping discharge caused by bonding materials.
実施形態に係る半導体回路基板の製造方法は、準備工程と、表面処理工程と、を備える。前記準備工程では、導電性の第1基板の上に絶縁性の第2基板が接合され、前記第2基板の上に導電性の接合材を介して金属板が接合された基板接合体を準備する。前記表面処理工程では、前記基板接合体に設けられた前記接合材の前記金属板と重ならない部分に対して、レーザ光を照射することで表面処理を行う。 The manufacturing method of the semiconductor circuit board according to the embodiment includes a preparation step and a surface treatment step. In the preparation step, a substrate assembly is prepared in which an insulating second substrate is bonded onto a conductive first substrate, and a metal plate is bonded onto the second substrate via a conductive bonding material. In the surface treatment step, a surface treatment is performed by irradiating a laser beam onto a portion of the bonding material provided on the substrate assembly that does not overlap with the metal plate.
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between parts, etc. are not necessarily the same as those in reality. Even when the same part is shown, the dimensions and ratios of each part may be different depending on the drawing.
In this specification and each drawing, elements similar to those described above with reference to the previous drawings are given the same reference numerals and detailed descriptions thereof will be omitted as appropriate.
図1(a)及び図1(b)は、実施形態に係る半導体回路基板を表す断面図である。
図1(b)は、図1(a)に示した領域R1の拡大図である。
図1(a)に表したように、実施形態に係る半導体回路基板100は、第1基板10と、第2基板20と、金属板30と、接合材40と、を備える。この例では、半導体回路基板100は、他の金属板50と、はんだ60と、封止材90と、をさらに備えている。
1A and 1B are cross-sectional views illustrating a semiconductor circuit substrate according to an embodiment.
FIG. 1B is an enlarged view of a region R1 shown in FIG.
1A, a
半導体回路基板100は、例えば、絶縁回路基板である。半導体回路基板100は、例えば、パワーモジュールなどに用いられる。
The
第1基板10は、導電性である。第1基板10は、例えば、アルミニウム(Al)を含む。第1基板10は、例えば、炭化ケイ素粒子強化アルミニウム複合材(AlSiC)を含む。
The
第2基板20は、第1基板10の上に設けられている。第2基板20は、絶縁性である。第2基板20は、例えば、セラミックを含む。第2基板20は、例えば、窒化ケイ素(Si3N4)及び窒化アルミニウム(AlN)の少なくともいずれかを含む。
The
以下の説明では、第1基板10と第2基板20とを結ぶ方向を「積層方向」と称する。また、説明の便宜上、第1基板10から第2基板20に向かう方向を「上」、第2基板20から第1基板10に向かう方向を「下」と称する。
In the following description, the direction connecting the
金属板30は、第2基板20の上に設けられている。第2基板20は、積層方向において、第1基板10と金属板30との間に位置する。金属板30は、金属を含む。金属板30は、例えば、銅(Cu)及びアルミニウム(Al)の少なくともいずれかを含む。金属板30は、平面視において、第2基板20よりも小さい。金属板30の外周端30aは、平面視において、第2基板20の外周端20aの内側に位置する。
The
接合材40は、積層方向において、第2基板20と金属板30との間に設けられている。接合材40は、第2基板20と金属板30とを接合している。接合材40は、導電性である。接合材40は、例えば、銀(Ag)を含む。接合材40は、第2基板20と金属板30との間に空隙が生じないように、設けられる。接合材40は、金属板30の外周端30aよりも広い範囲に設けられる。
The
図1(b)に表したように、接合材40は、第1部分41と、第2部分42と、を有する。第1部分41は、積層方向において、金属板30と重なる。つまり、第1部分41は、積層方向において、第2基板20と金属板30との間に位置する。第1部分41は、第2基板20及び金属板30に接する。第2部分42は、積層方向において、金属板30と重ならない。第2部分42は、第2基板20に接する。第2部分42は、金属板30に接さない。第1部分41は、平面視において、金属板30の外周端30aよりも内側に位置する。第2部分42は、平面視において、金属板30の外周端30aよりも外側に位置する。第2部分42は、接合材40のうち、金属板30からはみ出した部分である。
1B, the
第2部分42は、レーザ光の照射により表面処理されている。レーザ光の照射による表面処理については、後述する。
The
他の金属板50は、第2基板20の下に設けられている。他の金属板50は、積層方向において、第1基板10と第2基板20との間に位置する。他の金属板50は、金属を含む。他の金属板50は、例えば、銅(Cu)及びアルミニウム(Al)の少なくともいずれかを含む。他の金属板50は、必要に応じて設けられ、省略可能である。
The
はんだ60は、他の金属板50の下に設けられている。はんだ60は、積層方向において、第1基板10と他の金属板50との間に位置する。はんだ60は、例えば、スズ(Sn)、銀(Ag)、及び銅(Cu)の少なくともいずれかを含む。はんだ60は、必要に応じて設けられ、省略可能である。
The
封止材90は、第1基板10の上に積層された、はんだ60、他の金属板50、第2基板20、接合材40、及び金属板30を封止する。封止材90は、ゲル状の樹脂を含む。
The sealing
以下、実施形態に係る半導体回路基板の製造方法について、説明する。
図2(a)及び図2(b)は、実施形態に係る半導体回路基板の製造方法の準備工程を表す断面図である。
図2(b)は、図2(a)に示した領域R2の拡大図である。
図3及び図4は、実施形態に係る半導体回路基板の製造方法の表面処理工程を表す平面図である。
図2(a)、図2(b)、図3、及び図4に表したように、実施形態に係る半導体回路基板の製造方法は、準備工程と、表面処理工程と、を備える。
Hereinafter, a method for manufacturing a semiconductor circuit substrate according to an embodiment will be described.
2A and 2B are cross-sectional views showing a preparation step of the method for manufacturing a semiconductor circuit substrate according to the embodiment.
FIG. 2B is an enlarged view of a region R2 shown in FIG.
3 and 4 are plan views showing a surface treatment step in the method for manufacturing a semiconductor circuit substrate according to the embodiment.
As shown in FIGS. 2A, 2B, 3, and 4, the method for manufacturing a semiconductor circuit substrate according to the embodiment includes a preparation step and a surface treatment step.
実施形態に係る半導体回路基板の製造方法では、まず、準備工程を行う。図2(a)に表したように、準備工程では、基板接合体80を準備する。基板接合体80は、第1基板10の上に第2基板20が接合され、第2基板20の上に接合材40を介して金属板30が接合された構造を有する。
In the method for manufacturing a semiconductor circuit board according to the embodiment, a preparation step is first performed. As shown in FIG. 2(a), in the preparation step, a
準備工程は、例えば、第2基板20の上に接合材40を介して金属板30を接合するとともに第2基板20の下に接合材40を介して金属板50を接合する第1工程と、第1基板10の上に第2基板20を接合する第2工程と、を含む。金属板30及び金属板50が第2基板20に接合された状態で販売されているもの(例えば、両面銅貼りのSiN基板など)を使用する場合には、第1工程を省略してもよい。
The preparation process includes, for example, a first process of bonding a
図2(b)に表したように、第2基板20の上に接合材40を介して金属板30を接合する際には、金属板30の外周端30aよりも広い範囲に接合材40を設ける。つまり、接合後の接合材40は、金属板30と重なる部分(第1部分41)と、金属板30と重ならない部分(第2部分42)と、を有する。第2部分42は、接合材40のうち、金属板30からはみ出した部分である。
As shown in FIG. 2(b), when bonding the
図2(a)に表したように、基板接合体80において、接合材40の第2部分42(金属板30からはみ出した部分)があると、一点鎖線の矢印で示したように、沿面放電が発生する場合がある。
As shown in FIG. 2(a), if there is a
そこで、実施形態に係る半導体回路基板の製造方法では、準備工程の後に、表面処理工程を行う。図3及び図4に表したように、表面処理工程では、基板接合体80に設けられた接合材40の金属板30と重ならない部分(第2部分42)に対して、レーザ光を照射することで表面処理を行う。
Therefore, in the method for manufacturing a semiconductor circuit board according to the embodiment, a surface treatment process is performed after the preparation process. As shown in Figs. 3 and 4, in the surface treatment process, a portion (second portion 42) of the
図3では、レーザ光が照射されていない(すなわち、表面処理が行われていない)第2部分42xを示している。図4では、レーザ光が照射された((すなわち、表面処理が行われた)第2部分42yを示している。また、図3及び図4では、レーザ光を照射する領域を破線で示している。レーザ光は、少なくとも第2部分42の外周端42aを含む領域に照射される。第2部分42の外周端42aは、平面視における第2部分42と第2基板20との境界である。レーザ光は、例えば、第2部分42の全体に照射される。また、レーザ光は、例えば、金属板30の外周端30aに沿って、第2部分42に照射される。金属板30の外周端30aは、平面視における金属板30と第2部分42との境界である。
3 shows the
図3及び図4に表したように、第2部分42にレーザ光を照射して表面処理を行うことで、第2部分42の外周端42aの形状がなだらかになる。つまり、第2部分42にレーザ光を照射して表面処理を行うことで、第2部分42の外周端42aの形状の凹凸が小さくなる。これにより、沿面放電の原因となる第2部分42の外周端42aにおける外側への極度の突出を低減でき、第2部分42(接合材40)に起因する沿面放電の発生を抑制できる。
As shown in Figures 3 and 4, by performing surface treatment by irradiating the
実施形態では、表面処理によって第2部分42の少なくとも一部を除去してもよい。例えば、レーザ光の出力や波長を調整することで、第2部分42の少なくとも一部を除去することができる。第2部分42の少なくとも一部を除去することで、より確実に、第2部分42に起因する沿面放電の発生を抑制できる。
In an embodiment, at least a portion of the
表面処理に使用されるレーザ光を照射するレーザ装置は、例えば、パルス状の出力を一定の繰り返し周波数(パルス幅)で発振するパルスレーザ装置である。パルス幅は、数ピコ秒であることが好ましい。つまり、レーザ光は、いわゆるピコ秒レーザ装置から照射されることが好ましい。ピコ秒レーザ装置から照射されるレーザ光により表面処理を行うことで、第2基板20や金属板30へのダメージを抑制できる。
The laser device that irradiates the laser light used for surface treatment is, for example, a pulsed laser device that oscillates a pulsed output at a constant repetition frequency (pulse width). The pulse width is preferably several picoseconds. In other words, the laser light is preferably irradiated from a so-called picosecond laser device. By performing surface treatment with laser light irradiated from a picosecond laser device, damage to the
表面処理に使用されるレーザ光の波長は、例えば、金属板30の材料及び接合材40の材料に基づいて選択されることが好ましい。表面処理に使用されるレーザ光の波長は、接合材40の吸収率が金属板30の吸収率よりも大きくなるような波長であることが好ましい。
The wavelength of the laser light used for the surface treatment is preferably selected based on, for example, the material of the
図5は、銀及び銅におけるレーザ光の波長と吸収率との関係を示すグラフである。
図5では、銀におけるレーザ光の波長と吸収率との関係を実線で示し、銅におけるレーザ光の波長と吸収率との関係を破線で示している。
図5に表したように、レーザ光の波長が300nm以上400nm以下の範囲では、銀における吸収率が銅における吸収率よりも高い。そして、レーザ光の波長が355nm程度のとき、銀における吸収率と銅における吸収率との差が最も大きい。
FIG. 5 is a graph showing the relationship between the wavelength of laser light and the absorptance in silver and copper.
In FIG. 5, the relationship between the wavelength of the laser light and the absorptance in silver is shown by a solid line, and the relationship between the wavelength of the laser light and the absorptance in copper is shown by a dashed line.
5, when the wavelength of the laser light is in the range of 300 nm or more and 400 nm or less, the absorptance in silver is higher than the absorptance in copper. When the wavelength of the laser light is about 355 nm, the difference between the absorptance in silver and the absorptance in copper is the largest.
このことから、金属板30の材料が銅であり、接合材40の材料が銀である場合には、表面処理に使用されるレーザ光の波長は、300nm以上400nm以下とすることが好ましく、355nm程度とすることがより好ましい。このような波長であれば、金属板30へのダメージを抑制しつつ、効率よく第2部分42(接合材40)の表面処理を行うことができる。
For this reason, when the material of the
実施形態に係る半導体回路基板の製造方法は、表面処理工程の後に、封止工程をさらに備えていてもよい。封止工程では、例えば、基板接合体80の一部(はんだ60、他の金属板50、第2基板20、接合材40、及び金属板30)を封止材90により封止する。これにより、実施形態に係る半導体回路基板100が製造される。
The method for manufacturing a semiconductor circuit board according to the embodiment may further include a sealing step after the surface treatment step. In the sealing step, for example, a part of the substrate assembly 80 (
以下、実験例について、説明する。
図6は、実験例の説明図である。
図7は、実験例1のレーザ光照射後における接合材の電子顕微鏡写真である。
図8は、実験例2のレーザ光照射後における接合材の電子顕微鏡写真である。
図9は、実験例3のレーザ光照射後における接合材の電子顕微鏡写真である。
図6に表したように、実験例1~3では、まず、窒化アルミニウム製の第2基板20の上に銀製の接合材40を介して銅製の金属板30が接合された構造を有するサンプルを準備した。次に、このサンプルの4か所において、それぞれ、以下の実験例1~3の条件で、第2部分42の一部にレーザ光を照射した。図6では、レーザ光を照射する領域を破線で示している。図6に表したように、実験例1~3では、金属板30の外周端30aに対して垂直な方向に沿って、第2部分42の一部にレーザ光を照射した。レーザ光の照射後に、領域R3を電子顕微鏡により撮影した結果を、図7~図9に示す。
Experimental examples will now be described.
FIG. 6 is an explanatory diagram of an experimental example.
FIG. 7 is an electron microscope photograph of the bonding material after irradiation with laser light in Experimental Example 1.
FIG. 8 is an electron microscope photograph of the bonding material after irradiation with laser light in Experimental Example 2.
FIG. 9 is an electron microscope photograph of the bonding material after irradiation with laser light in Experimental Example 3.
As shown in FIG. 6, in Experimental Examples 1 to 3, a sample having a structure in which a
実験例1~3では、以下の条件でレーザ光の照射を行った。
(共通条件)
波長:532nm
パルス幅:15ピコ秒
ビーム直径:33μm
焦点位置:スキャナレンズ端~板底面で294.5mm、板厚1.5mm想定
(実験例1)
Atte:82%
出力:0.9318W
繰り返し:200kHz
速度:100mm/s
照射回数:1回
(実験例2)
Atte:90%
出力:0.3166W
繰り返し:200kHz
速度:100mm/s
照射回数:1回
(実験例3)
Atte:91%
出力:0.2397W
繰り返し:200kHz
速度:100mm/s
照射回数:1回
In Experimental Examples 1 to 3, the laser light was irradiated under the following conditions.
(Common conditions)
Wavelength: 532 nm
Pulse width: 15 picoseconds Beam diameter: 33 μm
Focus position: 294.5 mm from the end of the scanner lens to the bottom of the plate, plate thickness assumed to be 1.5 mm (Experimental Example 1)
Atte: 82%
Output: 0.9318W
Repetition: 200kHz
Speed: 100 mm/s
Number of irradiations: 1 (Experimental Example 2)
Atte: 90%
Output: 0.3166W
Repetition: 200kHz
Speed: 100 mm/s
Number of irradiations: 1 (Experimental Example 3)
Atte: 91%
Output: 0.2397W
Repetition: 200kHz
Speed: 100 mm/s
Number of exposures: 1
図7~図9に表したように、レーザ光が照射された第2部分42yでは、レーザ光が照射されていない第2部分42xに比べて、外周端42aの形状がなだらかになっている。つまり、レーザ光が照射された第2部分42yでは、レーザ光が照射されていない第2部分42xに比べて、外周端42aの形状の凹凸が小さくなっている。このことから、例えば、外周端42aの形状の凹凸が小さくなっていれば、レーザ光の照射による表面処理がされたと判定できる。
As shown in Figures 7 to 9, the shape of the outer
また、図7~図9に表したように、レーザ光が照射された第2部分42yでは、レーザ光が照射されていない第2部分42xに比べて、積層方向の凹凸が小さくなっている。このことから、例えば、第2部分42の積層方向の凹凸が小さくなっていれば、レーザ光の照射による表面処理がされたと判定できる。
In addition, as shown in Figures 7 to 9, the
また、図7~図9に表したように、レーザ光が照射された第2部分42yでは、レーザ光の照射による表面処理によって、縞模様が形成されている。このことから、例えば、第2部分42に縞模様が形成されていれば、レーザ光の照射による表面処理がされたと判定できる。
In addition, as shown in Figures 7 to 9, a striped pattern is formed in the
図10は、実験例4のレーザ光照射後における接合材の電子顕微鏡写真である。
実験例4では、レーザ光の出力を実験例1よりも大きくする以外は、実験例1と同様にしてレーザ光の照射を行った。
FIG. 10 is an electron microscope photograph of the bonding material after irradiation with laser light in Experimental Example 4.
In the fourth experimental example, laser light irradiation was performed in the same manner as in the first experimental example, except that the output of the laser light was made larger than that in the first experimental example.
図10に表したように、レーザ光が照射された第2部分42yでは、レーザ光の照射による表面処理によって、第2部分42の一部が除去されている。このことから、例えば、第2部分42の少なくとも一部が除去されていれば、レーザ光の照射による表面処理がされたと判定できる。
As shown in FIG. 10, in the
実施形態は、以下の構成を含んでもよい。 The embodiment may include the following configurations:
(構成1)
導電性の第1基板の上に絶縁性の第2基板が接合され、前記第2基板の上に導電性の接合材を介して金属板が接合された基板接合体を準備する準備工程と、
前記基板接合体に設けられた前記接合材の前記金属板と重ならない部分に対して、レーザ光を照射することで表面処理を行う表面処理工程と、
を備えた、半導体回路基板の製造方法。
(Configuration 1)
a preparation step of preparing a substrate assembly in which an insulating second substrate is bonded onto a conductive first substrate, and a metal plate is bonded onto the second substrate via a conductive bonding material;
a surface treatment process for performing a surface treatment on a portion of the bonding material provided on the substrate bonded body that does not overlap with the metal plate by irradiating the portion with a laser light;
A method for manufacturing a semiconductor circuit substrate comprising the steps of:
(構成2)
前記第2基板は、セラミックを含む、構成1記載の半導体回路基板の製造方法。
(Configuration 2)
2. The method of claim 1, wherein the second substrate comprises ceramic.
(構成3)
前記第2基板は、窒化ケイ素及び窒化アルミニウムの少なくともいずれかを含む、構成2記載の半導体回路基板の製造方法。
(Configuration 3)
3. The method for manufacturing a semiconductor circuit substrate according to claim 2, wherein the second substrate includes at least one of silicon nitride and aluminum nitride.
(構成4)
前記金属板は、銅を含み、
前記接合材は、銀を含む、構成1~3のいずれか1つに記載の半導体回路基板の製造方法。
(Configuration 4)
the metal plate includes copper;
The method for manufacturing a semiconductor circuit substrate according to any one of configurations 1 to 3, wherein the bonding material contains silver.
(構成5)
前記レーザ光の波長は、300nm以上400nm以下である、構成4記載の半導体回路基板の製造方法。
(Configuration 5)
5. The method for manufacturing a semiconductor circuit substrate according to claim 4, wherein the wavelength of the laser light is 300 nm or more and 400 nm or less.
(構成6)
前記レーザ光は、ピコ秒レーザ装置から照射される、構成1~5のいずれか1つに記載の半導体回路基板の製造方法。
(Configuration 6)
6. The method for manufacturing a semiconductor circuit substrate according to any one of configurations 1 to 5, wherein the laser light is emitted from a picosecond laser device.
(構成7)
導電性の第1基板と、
前記第1基板の上に設けられた絶縁性の第2基板と、
前記第2基板の上に設けられた金属板と、
前記第2基板と前記金属板との間に設けられ、前記第2基板と前記金属板とを接合する導電性の接合材と、
を備え、
前記接合材は、前記金属板と重なる第1部分と、前記金属板と重ならない第2部分と、を有し、
前記第2部分は、レーザ光の照射により表面処理されている、半導体回路基板。
(Configuration 7)
A conductive first substrate;
an insulating second substrate provided on the first substrate;
A metal plate provided on the second substrate;
a conductive bonding material provided between the second substrate and the metal plate and bonding the second substrate and the metal plate;
Equipped with
The bonding material has a first portion overlapping the metal plate and a second portion not overlapping the metal plate,
The second portion of the semiconductor circuit substrate is surface-treated by irradiation with laser light.
以上のように、実施形態によれば、接合材に起因する沿面放電の発生を抑制できる半導体回路基板の製造方法及び半導体回路基板が提供される。 As described above, the embodiment provides a method for manufacturing a semiconductor circuit board and a semiconductor circuit board that can suppress the occurrence of creeping discharge caused by the bonding material.
以上、本発明の実施形態を例示したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。この実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although an embodiment of the present invention has been illustrated above, this embodiment is presented as an example and is not intended to limit the scope of the invention. This new embodiment can be embodied in various other forms, and various omissions, substitutions, modifications, etc. can be made without departing from the gist of the invention. This embodiment and its variations are included in the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.
10:第1基板
20:第2基板
20a:外周端
30:金属板
30a:外周端
40:接合材
41:第1部分
42:第2部分
42a:外周端
42x:レーザ光が照射されていない第2部分
42y:レーザ光が照射された第2部分
50:他の金属板
60:はんだ
80:基板接合体
90:封止材
100:半導体回路基板
10: First substrate 20:
Claims (7)
前記基板接合体に設けられた前記接合材の前記金属板と重ならない部分に対して、レーザ光を照射することで表面処理を行う表面処理工程と、
を備えた、半導体回路基板の製造方法。 a preparation step of preparing a substrate assembly in which an insulating second substrate is bonded onto a conductive first substrate, and a metal plate is bonded onto the second substrate via a conductive bonding material;
a surface treatment process for performing a surface treatment on a portion of the bonding material provided on the substrate bonded body that does not overlap with the metal plate by irradiating the portion with a laser light;
A method for manufacturing a semiconductor circuit substrate comprising the steps of:
前記接合材は、銀を含む、請求項1記載の半導体回路基板の製造方法。 the metal plate includes copper;
The method for manufacturing a semiconductor circuit board according to claim 1 , wherein the bonding material contains silver.
前記第1基板の上に設けられた絶縁性の第2基板と、
前記第2基板の上に設けられた金属板と、
前記第2基板と前記金属板との間に設けられ、前記第2基板と前記金属板とを接合する導電性の接合材と、
を備え、
前記接合材は、前記金属板と重なる第1部分と、前記金属板と重ならない第2部分と、を有し、
前記第2部分は、レーザ光の照射により表面処理されている、半導体回路基板。 A conductive first substrate;
an insulating second substrate provided on the first substrate;
A metal plate provided on the second substrate;
a conductive bonding material provided between the second substrate and the metal plate and bonding the second substrate and the metal plate;
Equipped with
The bonding material has a first portion overlapping the metal plate and a second portion not overlapping the metal plate,
The second portion of the semiconductor circuit substrate is surface-treated by irradiation with laser light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022195003A JP2024081398A (en) | 2022-12-06 | 2022-12-06 | Manufacturing method of semiconductor circuit board and semiconductor circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022195003A JP2024081398A (en) | 2022-12-06 | 2022-12-06 | Manufacturing method of semiconductor circuit board and semiconductor circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024081398A true JP2024081398A (en) | 2024-06-18 |
Family
ID=91486832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022195003A Pending JP2024081398A (en) | 2022-12-06 | 2022-12-06 | Manufacturing method of semiconductor circuit board and semiconductor circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2024081398A (en) |
-
2022
- 2022-12-06 JP JP2022195003A patent/JP2024081398A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4440928B2 (en) | Light emitting device and manufacturing method thereof | |
| CN109891575B (en) | Electronic device and manufacturing method thereof | |
| WO2017195625A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6776801B2 (en) | Electronic device and its manufacturing method | |
| WO2020105476A1 (en) | Semiconductor device | |
| CN108604579B (en) | Electronic device and method for manufacturing the same | |
| JP4535834B2 (en) | Light emitting device and manufacturing method thereof | |
| CN103650335B (en) | Piezo-electric device | |
| JP2009146979A (en) | Photoelectric conversion device | |
| WO2020050077A1 (en) | Bonding structure, semiconductor device, and bonding structure formation method | |
| CN1110091C (en) | Semiconductor device free from short-circuit between bump electrodes and separation from circuit board and process of fabrication thereof | |
| JP2024081398A (en) | Manufacturing method of semiconductor circuit board and semiconductor circuit board | |
| JP3922870B2 (en) | Implementation method | |
| TWI829258B (en) | Semiconductor device and manufacturing method thereof | |
| JP2008277438A (en) | Electronic component, substrate, and electronic component and substrate manufacturing method | |
| JP2004273771A (en) | Method for manufacturing semiconductor device | |
| JP6776800B2 (en) | Electronic device and its manufacturing method | |
| CN110797310A (en) | Laminated substrate and its manufacturing method, semiconductor module and its manufacturing method | |
| TWI880400B (en) | Chip package structure and method for manufacturing the same | |
| JP7090764B2 (en) | Manufacturing method of optical semiconductor device | |
| JP3869736B2 (en) | Laser processing method and multilayer wiring board | |
| JPH10190210A (en) | Circuit module manufacturing method | |
| JP4684843B2 (en) | Bump formation method | |
| JP2003285176A (en) | Laser beam machining method | |
| JP3717456B2 (en) | Laser processing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250917 |