JP2024060261A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換回路に異常が発生しても、速やかに異常に対処した制御を実現する電力変換装置を提供する。
【解決手段】電力変換装置（１００）は、半導体スイッチング素子のスイッチング制御を行なう駆動回路（６）と、電力変換回路の短絡制御を行なう短絡制御手段（７）と、半導体スイッチング素子の過電流による異常の有無を検出する過電流検出手段（５０）と、半導体スイッチング素子のゲート電圧の異常の有無を検出するゲート駆動異常検出手段（６０）と、を備え、短絡制御手段（７）は、過電流検出手段（５０）による異常の検出結果と、ゲート駆動異常検出手段（６０）による異常の検出結果とに基づいて、上アームと下アームとのうちの何れか一方のアームの全ての半導体スイッチング素子をオンさせて短絡制御を行なうように構成されている。
【選択図】図１

Description

本願は、電力変換装置に関するものである。

従来から、交流電動機を駆動力源とする電気自動車が知られている。電気自動車の走行時には、交流電動機は力行運転され、走行駆動トルクを発生させて電気自動車を駆動し、電気自動車の制動時には、交流電動機は回生運転され、回生制動トルクを発生させるように構成される。このような電気自動車の駆動システムは、リチウムイオン電池などの二次電池による直流電源と、コンデンサと複数の半導体スイッチング素子からなる電力変換装置と、電力変換装置に接続される負荷として交流電動機と、を有する。

電気自動車における電力変換装置は、交流電動機を力行運転するときは、直流電力を交流電力に変換するインバータとして動作し、複数の半導体スイッチング素子をあらかじめ定められたスイッチング周波数でスイッチング制御することにより、直流電力をあらかじめ定められた交流電力に変換して交流電動機に供給する。交流電動機は、インバータから供給される交流電力に基づいて力行運転され、トルク、回転数などが制御され、電気自動車を駆動する。

一方、交流電動機を回生動作させるときは、電力変換装置は交流電力を直流電力に変換するコンパ―タとして動作し、電力変換装置の複数の半導体スイッチング素子を、あらかじめ定められたスイッチング周波数によりスイッチング制御することにより、交流電動機の回生動作により発電された交流電力を、あらかじめ定められた直流電力に変換して直流電源に供給する。

電気自動車に用いられる交流電動機は、一般的には、動作効率の良い永久磁石型の三相同期電動機が用いられる。三相同期電動機を用いた電気自動車の駆動システムでは、電力変換装置は、上アームの半導体スイッチング素子と、下アームの半導体スイッチング素子とが直列に接続された直列回路を、Ｕ相、Ｖ相、Ｗ相に対応して３つ備え、これらの直列回路がそれぞれ直流電源に並列に接続された三相ブリッジ回路により構成される。電力変換装置の３つの直列回路のそれぞれの中点としての、上アームの半導体スイッチング素子と下アームの半導体スイッチング素子との接続点は、三相同期電動機のＵ相、Ｖ相、Ｗ相の電機子巻線に接続される。

上記のように構成された電力変換装置は、Ｕ相、Ｖ相、Ｗ相に対応して設けられた上アームの半導体スイッチング素子と下アームの半導体スイッチング素子とが、あらかじめ定められたタイミングでスイッチング制御されることにより、三相同期電動機のＵ相、Ｖ相、Ｗ相の電機子巻線に、互いに電気角１２０［°］の位相差を有す交流電力を供給して三相同期電動機を駆動する。

電気自動車の駆動システムでは、直流電源であるバッテリを過電圧および過電流から保護するために、必要に応じてバッテリと電力変換装置とを切り離す開閉手段が設けられる。この開閉手段の開放条件としては、交流電動機の回生運転時に、バッテリの電圧があらかじめ定められた値以上になった場合、又はバッテリの消耗によりバッテリ電圧があらかじめ定められた値以下になった場合、あるいはバッテリに流れる電流が予め定められた値以上になった場合、などがある。また、車両の故障、あるいは衝突などにより、上記開閉手段の開放が実施される場合もある。

しかしながら、前述の従来の技術の場合、電力変換装置のＵ相、Ｖ相、Ｗ相の上アーム又は下アームの半導体スイッチング素子を、全てオンさせて三相短絡制御によるフェールセーフ動作を行う際に、半導体スイッチング素子をオンさせたアームとは反対側のアームの半導体スイッチング素子に、短絡固着もしくは開放固着などの異常が生じていると、三相短絡制御ができなくなるという課題がある。

すなわち、電力変換装置としてのインバータにおいて、全相の上アーム又は下アームの半導体スイッチング素子をオンさせて三相短絡制御を行う際、オンさせた半導体スイッチング素子のアームとは反対側のアームの半導体スイッチング素子に短絡固着もしくは開放固着などの異常が生じているとすれば、たとえば、上アームと下アームによる短絡が発生して二次故障を招く恐れがある。このため、特に車両の衝突時など緊急時のドライバの保護対の観点から、電力変換装置のいずれかのアームの半導体ウイッチング素子に故障が発生しても、確実に三相短絡制御を実施する必要がある。

前述のような電気自動車の駆動システムでは、交流電動機を回生運転中に前述の開閉手段が開放され、直流電源と電力変換装置とが切り離されることがある。また、開閉手段を具備しないシステムであっても、直流電源と電力変換装置との間の電力線が断線することにより、電力変換装置が直流電源から切り離される場合がある。さらに、電気自動車の駆動システムにおいて、外的要因により交流電動機の回転子が強制的に駆動されると、交流電動機からインバータに流入する回生電力をバッテリに充電することができず、交流電動機のつれ回り、不要トルクの発生、などにより車両挙動が乱れる恐れがあった。

従来、交流電動機のつれ回り、不要トルク発生、などによる車両挙動の乱れを防止してドライバを保護するため、電力変換装置の三相短絡制御を行い、交流電動機の回転数を低下させて電力変換装置に接続されている直流電源の電圧を正常値にまで低下させる、いわゆるフェールセーフ動作を実施するように構成されている。しかし、三相短絡制御によりフェールセーフ動作を実施するには、前述のように、半導体スイッチング素子の短絡固着もしくは開放固着の有無を判断する必要がある。

また、従来、電力変換装置の過電流検出手段もしくは過電流保護手段として、半導体スイッチング素子を駆動する駆動回路に備えられたＤＥＳＡＴ、ＯＣなどがある。ＤＥＳＡＴは、半導体スイッチング素子の短絡などの過電流を検出してゲート電圧を遮断して半導体スイッチング素子を保護する機能であり、ＯＣは、過電流を検出して回路を遮断する機能である。しかしながら、ＤＥＳＡＴ、ＯＣなどの過電流検出手段は、瞬間的に短絡などの過電流を検出して半導体スイッチング素子のゲート電圧を遮断するので、半導体スイッチング素子の短絡固着もしくは開放固着までは判断できなかった。

このため、ＤＥＳＡＴ、ＯＣなどの異常検知機能の場合、異常が発生したレグ（上アームと下アームとの直列回路）の特定は可能であるが、異常が発生しているのが上アームであるのか下アームであるかの特定ができず、また、異常が一過性のものか、半導体スイッチング素子の短絡固着もしくは開放固着などの継続性を有するものか、の判別もできなかった。

さらに、半導体スイッチング素子の駆動回路における他の異常検出機能、たとえば、ゲート駆動異常検出手段によるゲート電圧の異常監視機能、においても、ゲート電圧の異常か正常かの検出は可能であるが、対象アームの半導体スイッチング素子の短絡固着か開放固着かの判別まではできなかった。

そこで、特許文献１に開示された永久磁石式同期電動機の駆動システムでは、インバータを構成する半導体スイッチング素子を駆動するための駆動信号を生成する制御装置に、インバータの異常を検知する第１機能と、インバータの各相の出力電流を検出する第２機能と、第１機能により異常を検知した際に永久磁石式同期電動機の固定子巻線を短絡させるために、上記第２機能により検出した各相の出力電流のバランス状態に応じて、インバータの上アームと下アームの短絡を回避しつつ、全相の上アーム又は下アームの半導体スイッチング素子をオンさせて短絡制御を行なう駆動信号を生成する第３機能と、を備えることを提案している。

特許文献１によれば、その図３に示されるように、短絡制御時に上アームと下アームの短絡などの二次故障を防止するため、上アームの半導体スイッチング素子と下アームの半導体スイッチング素子における短絡固着もしくは開放固着による異常の有無を、各相の出力電流のバランス状態により順次確認し、インバータを構成する半導体スイッチング素子の短絡故障もしくは開放故障などの異常の発生部位を特定しながら、同期電動機の巻線の短絡制御を実施してフェールセーフ動作による退避動作を行うようにしている。

特許文献１に開示された従来の技術によれば、その図３に示されるような短絡固着もしくは開放固着などの異常の判定を実現するには、マイコンなどによるソフトウェア処理が必要となる。しかしながら、車両を迅速に退避運転状態に移行させるためには、電力変換装置としてのインバータの上アームと下アームの短絡などによる二次故障を回避しつつ、フェールセーフ状態への移行を速やかに実施する必要があり、特許文献１に開示された技術のようにマイコンによるソフトウェ処理を用いて三相短絡制御を実施した場合、異常発生の検出からフェールセーフ状態への移行が遅れる、という課題があった。

特に、特許文献１に開示された従来の技術によれば、各相の電流をしばらく観測しなければ短絡固着もしくは開放固着などの異常を判定ができないので、車両を退避運転状態に移行させるためにインバータを制御するのに時間がかかる、という課題があった。

さらに、特許文献１に開示された従来の技術によれば、システムの設計時に、異常の検知から車両を退避運転状態に移行させるまでの移行時間を折り込む必要があり、コストと応答性のトレードオフが生じる。たとえば、三相短絡制御時には、相電流が徐々にオフセットするので、相電流のオフセット分を加味したバスバーの形状をサイズアップする設計を行なう必要があり、あるいは、応答性改善のために、三相短絡制御のための専用のマイコンを追加する必要があり、製品のコストアップとなる。

また、製品性能の観点からも、特許文献１に開示された従来の技術によれば、上アーム又は下アームの半導体スイッチング素子の短絡固着もしくは開放固着の箇所の特定からフェールセーフ動作までの応答時間が長いので、相電流アンバランスによるオフセットを考慮して電流センサ観測範囲を広げなければならず、センサの分解能が低下しあるいは精度が悪化する可能性があった。

特開２０２０－６５３４１号公報

本願は、上記のような課題を解決するための技術を開示するものであり、電力変換回路に異常が発生しても、速やかに異常に対処した制御を実現する電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、
上アームの半導体スイッチング素子と下アームの半導体スイッチング素子とを直列に接続した複数の直列回路が互いに並列接続され、前記複数の直列回路の並列接続部が直流電源に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との直列接続部が、交流電動機の電機子巻線に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とのスイッチング制御により、前記直流電源と前記交流電動機との間の電力変換を行なう電力変換回路と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とにゲート駆動信号を与えて、前記スイッチング制御を行なう駆動回路と、
前記複数の直列回路における前記上アームと前記下アームとのうちの、何れか一方のアームの半導体スイッチング素子の全てをオンさせて、前記電力変換回路の短絡制御を行なう短絡制御手段と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、過電流による異常の有無を検出する過電流検出手段と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、ゲート電圧の異常の有無を検出するゲート駆動異常検出手段と、
を備え、
前記短絡制御手段は、
前記過電流検出手段による前記異常の検出結果と、前記ゲート駆動異常検出手段による前記異常の検出結果と、に基づいて、前記上アームと前記下アームとのうちの何れか一方のアームの全ての半導体スイッチング素子をオンさせて、前記短絡制御を行なうように構成されている、
ことを特徴とする。

本願に開示される電力変換装置によれば、電力変換回路に異常が発生しても、速やかに異常に対処した制御を実現する電力変換装置が得られる。

実施の形態１による電力変換装置の全体の構成を示す構成図である。 実施の形態１による電力変換装置の一部分の構成を示す構成図である。 実施の形態１による電力変換装置における、Ｕ相上アームとＵ相下アームの半導体スイッチング素子と駆動回路との関連構成を示す構成図である。 実施の形態１による電力変換装置における、ロジック回路部の出力信号と、ゲート電圧と、ゲート制御と、の関係を示す説明図である。 実施の形態１による電力変換装置における、Ｕ相下アームにＨi固着が発生した場合の動作を示す波形図である。 実施の形態１による電力変換装置における、Ｕ相下アームにＬｏ固着が発生した場合の動作を示す波形図である。 実施の形態１による電力変換装置における、Ｕ相下アームに短絡故障が発生した場合の動作を示す波形図である。 実施の形態１による電力変換装置における、Ｕ相下アームにオープン故障が発生した場合の動作を示す波形図である。 実施の形態１による電力変換装置における、ロジック回路部の入力信号と出力信号およびゲート制御の関係を示す説明図である。

以下、実施の形態１による電力変換装置を図に基づいて説明する。以下の説明において、同一部分又は相当部分には同一符号を付してある。実施の形態１による電力変換装置は、電力変換回路により、電気自動車を駆動する交流電動機としての、たとえば永久磁石型の三相同期電動機を駆動するように構成されているが、以下の説明では、永久磁石型の三相同期電動機を、単に、交流電動機と称する。

実施の形態１．
図１は、実施の形態１による電力変換装置の全体の構成を示す構成図である。図１において、電力変換装置１００は、電力変換回路３と、駆動回路６と、短絡制御手段７と、過電流検出手段５０と、ゲート駆動異常検出手段６０と、マイクロプロセッサ（以下、マイコン、と称する）９と、蓄電回路としての平滑コンデンサ８と、を備えている。

平滑コンデンサ８は、フィルムコンデンサなどで構成される。その用途としては、直流電源１から供給された電力を蓄え、電力変換回路３のインバータ動作に伴うリップルを抑制して電圧、電流を平滑することである。また、平滑コンデンサ８は、交流電動機２が発生した回生エネルギーを一時的に蓄え、直流電源１に回生する。

電力変換回路３は、直流電源１と交流電動機２との間に接続されている。電力変換回路３は、三相ブリッジ回路により構成され、Ｕ相上アームの半導体スイッチング素子Ｑｕｐと、Ｕ相下アームの半導体スイッチング素子Ｑｕｎと、Ｖ相上アームの半導体スイッチング素子Ｑｖｐと、Ｖ相下アームの半導体スイッチング素子Ｑｖｎと、Ｗ相上アームの半導体スイッチング素子Ｑｗｐと、Ｗ相下アームの半導体スイッチング素子Ｑｗｎと、を備えている。

ここで、半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎは、ＭＯＳＦＥＴ（Ｍｅｔａｌ ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、もしくはＳｉＣ－ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ＭＯＳＦＥＴ）、ＧａＮ（窒化ガリウム）、などのワイドギャップ半導体（Ｗｉｄｅ‐Ｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）により構成されている。

Ｕ相上アームの半導体スイッチング素子ＱｕｐとＵ相下アームの半導体スイッチング素子Ｑｕｎとは、直列接続部３１により互いに直列に接続されてＵ相の直列回路を構成し、Ｖ相上アームの半導体スイッチング素子ＱｖｐとＶ相下アームの半導体スイッチング素子Ｑｖｎとは、直列接続部３２により互いに直列に接続されてＶ相の直列回路を構成し、Ｗ相上アームの半導体スイッチング素子ＱｗｐとＷ相下アームの半導体スイッチング素子Ｑｗｎとは、直列接続部３３により互いに直列に接続されてＷ相の直列回路を構成している。

上記のＵ相の直列回路とＶ相の直列回路とＷ相の直列回路とは、互いに並列接続され、その一方の並列接続部３４には、電力変換回路３の正極側端子３Ｐが接続され、他方の並列接続部３５には、電力変換回路３の負極側端子３Ｎが接続されている。正極側端子３Ｐは、直流電源１の正極に接続され、負極側端子３Ｎは、直流電源１の負極に接続されている。蓄電回路としての平滑コンデンサ８は、電力変換回路３の正極側端子３Ｐと負極側端子３Ｎとの間に接続されている。直流電源１は、電気自動車に搭載された高圧リチウムイオンバッテリなどにより構成され、正極側端子３Ｐと負極側端子３Ｎとの間に、２００［Ｖ］から８００［Ｖ］程度の直流電圧を印加する。

電力変換回路３において、Ｕ相上アームの半導体スイッチング素子ＱｕｐとＵ相下アームの半導体スイッチング素子Ｑｕｎとの直列接続部３１は、交流電動機２のＵ相の電機子巻線２Ｕに接続され、Ｖ相上アームの半導体スイッチング素子ＱｖｐとＶ相下アームの半導体スイッチング素子Ｑｖｎとの直列接続部３２は、交流電動機２のＶ相の電機子巻線２Ｖに接続され、Ｗ相上アームの半導体スイッチング素子ＱｗｐとＷ相下アームの半導体スイッチング素子Ｑｗｎとの直列接続部３３は、交流電動機２のＷ相の電機子巻線２Ｗに接続されている。

駆動回路６に設けられたドライバ回路部１７は、マイコン９から入力されたＰＷＭ制御信号１０に基づいてゲート駆動信号１７１を生成し、電力変換回路３の半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎのゲートに与えて、これらの半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎをスイッチング制御する。

ここで、駆動回路６におけるドライバ回路部１７は、絶縁機能を有し、たとえば、図示していない第２の電源としての低圧系の鉛バッテリもしくは高圧バッテリから降圧コンバータから生成された１２［Ｖ］系の低圧電源と、マイコン９の基準電位との側である低圧側から、駆動回路６への入力信号としてのＰＷＭ制御信号１０のＨレベル（ハイレベル）又はＬレベル（ローレベル）の状態に応じて、対象アームの半導体スイッチング素子をオン又はオフとする。つまり、駆動回路６は、ＰＷＭ制御信号１０がＨレベルのときは半導体スイッチング素子をオンさせ、ＰＷＭ制御信号１０がＬｏのときは半導体スイッチング素子をオフとする。

半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎは、ゲート駆動信号１７１に基づいてＰＷＭ制御によるスイッチング制御が行われ、直流電源１と、交流電動機２の各相の電機子巻線２Ｕ、２Ｖ、２Ｗとの間で電力変換を行なう。

交流電動機２を力行運転するときは、電力変換回路３をインバータとして動作させ、交流電動機２のＵ相、Ｖ相、Ｗ相の電機子巻線２Ｕ、２Ｖ、２Ｗに、互いに電気角１２０［°］の位相差を有す交流電力を供給する。交流電動機２を回生運転するときは、電力変換回路３をコンバータとして動作させ、交流電動機２のＵ相、Ｖ相、Ｗ相の各電機子巻線２Ｕ、２Ｖ、２Ｗに発生した互いに電気角１２０［°］の位相差を有す交流電力を、直流電力に変換して、平滑コンデンサ８を介して直流電源１に供給する。

また、駆動回路６は、過電流検出手段５０と、ゲート駆動異常検出手段６０と、を有する。過電流検出手段５０は、ここではＤＥＳＡＴ（非飽和）検出部を用いるものとし、ＤＥＳＡＴ検出部の出力を、以下の説明では、ＤＥＳＡＴ信号と称する。過電流検出手段５０は、個々の半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、ＱｗｎからのＤＥＳＡＴ信号３６に基づいて、個々の半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎの過電流による異常の有無を検出する。

すなわち、過電流検出手段５０は、ＤＥＳＡＴ信号３６に基づいて、Ｕ相上アームの半導体スイッチング素子Ｑｕｐに過電流による異常を検出したときは、Ｕ相上アーム過電流異常検出信号５０ｕｐを出力し、Ｖ相上アームの半導体スイッチング素子Ｑｖｐに過電流による異常を検出したときは、Ｖ相上アーム過電流異常検出信号５０ｖｐを出力し、Ｗ相上アームの半導体スイッチング素子Ｑｗｐに過電流による異常を検出したときは、Ｗ相上アーム過電流異常検出信号５０ｗｐを出力する。

また、過電流検出手段５０は、ＤＥＳＡＴ信号３６に基づいて、Ｕ相下アームの半導体スイッチング素子Ｑｕｎに過電流による異常を検出したときは、Ｕ相下アーム過電流異常検出信号５０ｕｎを出力し、Ｖ相下アームの半導体スイッチング素子Ｑｖｎに過電流による異常を検出したときは、Ｖ相下アーム過電流異常検出信号５０ｖｎを出力し、Ｗ相下アームの半導体スイッチング素子Ｑｗｎに過電流による異常を検出したときは、Ｗ相下アーム過電流異常検出信号５０ｗｎを出力する。

ゲート駆動異常検出手段６０は、個々の半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎのゲート電圧を監視する後述のゲート電圧監視部からのゲート電圧検出信号３７に基づいて、個々の半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎへのゲート電圧の異常の有無を検出する。

ゲート駆動異常検出手段６０は、ゲート電圧検出信号３７に基づいて、Ｕ相上アームの半導体スイッチング素子Ｑｕｐへのゲート電圧の異常を検出したときは、Ｕ相上アームゲート駆動異常検出信号６０ｕｐを出力し、Ｖ相上アームの半導体スイッチング素子Ｑｖｐへのゲート電圧の異常を検出したときは、Ｖ相上アームゲート駆動異常検出信号６０ｖｐを出力し、Ｗ相上アームの半導体スイッチング素子Ｑｗｐへのゲート電圧の異常を検出したときは、Ｗ相上アームゲート駆動異常検出信号６０ｗｐを出力する。

また、ゲート駆動異常検出手段６０は、ゲート電圧検出信号３７に基づいて、Ｕ相下アームの半導体スイッチング素子Ｑｕｎへのゲート電圧の異常を検出したときは、Ｕ相下アームゲート駆動異常検出信号６０ｕｎを出力し、Ｖ相下アームの半導体スイッチング素子Ｑｖｎへのゲート電圧の異常を検出したときは、Ｖ相下アームゲート駆動異常検出信号６０ｖｎを出力し、Ｗ相下アームの半導体スイッチング素子Ｑｗｎへのゲート電圧の異常を検出したときは、Ｗ相下アームゲート駆動異常検出信号６０ｗｎを出力する。

短絡制御手段７は、実施の形態１ではＡＳＣ（Ａｃｔｉｖｅ Ｓｈｏｒｔ Ｃｉｒｃｕｉｔ）により構成されており、過電流検出手段５０からの、Ｕ相上アーム過電流異常検出信号５０ｕｐと、Ｖ相上アーム過電流異常検出信号５０ｖｐと、Ｗ相上アーム過電流異常検出信号５０ｗｐと、Ｕ相下アーム過電流異常検出信号５０ｕｎと、Ｖ相下アーム過電流異常検出信号５０ｖｎと、Ｗ相下アーム過電流異常検出信号５０ｗｎと、が入力される。

また、短絡制御手段７には、ゲート駆動異常検出手段６０からの、Ｕ相上アームゲート駆動異常検出信号６０ｕｐと、Ｖ相上アームゲート駆動異常検出信号６０ｖｐと、Ｗ相上アームゲート駆動異常検出信号６０ｗｐと、Ｕ相下アームゲート駆動異常検出信号６０ｕｎと、Ｖ相下アームゲート駆動異常検出信号６０ｖｎと、Ｗ相下アームゲート駆動異常検出信号６０ｗｎと、が入力される。

短絡制御手段７は、後述するように、過電流検出手段５０による過電流異常検出信号と、ゲート駆動異常検出手段６０によるゲート駆動異常検出信号と、に基づいて、電力変換回路３における、上アームと下アームとのうちの何れのアームの半導体スイッチング素子をオンさせて短絡制御を行なうかを決定し、その決定に基づいて電力変換回路３の短絡制御を行なうように構成されている。

つぎに、駆動回路６と短絡制御手段７との構成の詳細について説明する。図２は、実施の形態１による電力変換装置の一部分の構成を示す構成図であって、駆動回路６と短絡制御手段７と、の構成の詳細を示している。

図２において、ＤＥＳＡＴ信号３６は、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐと、Ｕ相下アームＤＥＳＡＴ信号３６ｕｎと、Ｖ相上アームＤＥＳＡＴ信号３６ｖｐと、Ｖ相下アームＤＥＳＡＴ信号３６ｖｎと、Ｗ相上アームＤＥＳＡＴ信号３６ｗｐと、Ｗ相下アームＤＥＳＡＴ信号３６ｗｎと、を包含して総称したものである。

ゲート電圧検出信号３７は、Ｕ相上アームゲート電圧検出信号３７ｕｐと、Ｕ相下アームゲート電圧検出信号３７ｕｎと、Ｖ相上アームゲート電圧検出信号３７ｖｐと、Ｖ相下アームゲート電圧検出信号３７ｖｎと、Ｗ相上アームゲート電圧検出信号３７ｗｐと、Ｗ相下アームゲート電圧検出信号３７ｗｎと、を包含して総称したものである。

また、ゲート駆動信号１７１は、Ｕ相上アームゲート駆動信号１７１ｕｐと、Ｕ相下アームゲート駆動信号１７１uｎと、Ｖ相上アームゲート駆動信号１７１ｖｐと、Ｖ相下アームゲート駆動信号１７１ｖｎと、Ｗ相上アームゲート駆動信号１７１ｗｐと、Ｗ相下アームゲート駆動信号１７１ｗｎと、を包含して総称したものである。

さらに、ＰＷＭ制御信号１０は、Ｕ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐと、Ｕ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎと、Ｖ相上アームＰＷＭ制御信号ＰＷＭ－ｖｐと、Ｖ相下アームＰＷＭ制御信号ＰＷＭ－ｖｎと、Ｗ相上アームＰＷＭ制御信号ＰＷＭ－ｗｐと、Ｗ相下アームＰＷＭ制御信号ＰＷＭ－ｗｎと、を包含して総称したものである。

駆動回路６は、Ｕ相上アーム駆動回路６１と、Ｕ相下アーム駆動回路６２と、Ｖ相上アーム駆動回路６３と、Ｖ相下アーム駆動回路６４と、Ｗ相上アーム駆動回路６５と、Ｗ相下アーム駆動回路６６と、により構成されており、個々の駆動回路には、それぞれ、前述のドライバ回路部１７と、過電流検出手段５０と、ゲート駆動異常検出手段６０とが設けられている。

Ｕ相上アーム駆動回路６１と、Ｕ相下アーム駆動回路６２と、Ｖ相上アーム駆動回路６３と、Ｖ相下アーム駆動回路６４と、Ｗ相上アーム駆動回路６５と、Ｗ相下アーム駆動回路６６と、はそれぞれ、ＰＷＭ制御信号１０が入力されるＰＷＭ入力部と、短絡制御手段７からの後述の第１のＡＳＣ信号ＡＳＣ１が入力されるＡＳＣ１入力部と、短絡制御手段７からの後述の第２のＡＳＣ信号ＡＳＣ２が入力されるＡＳＣ２入力部と、を備えている。

Ｕ相上アーム駆動回路６１は、ＰＷＭ入力部入力されたマイコン９からのＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐに基づいて、Ｕ相上アームゲート駆動信号１７１ｕｐを生成して、電力変換回路３のＵ相上アームの半導体スイッチング素子Ｑｕｐのゲートに与える。Ｕ相下アーム駆動回路６２は、ＰＷＭ入力部に入力されたマイコン９からのＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎに基づいて、Ｕ相下アームゲート駆動信号１７１ｕｎを生成して、電力変換回路３のＵ相下アームの半導体スイッチング素子Ｑｕｎのゲートに与える。

また、Ｕ相上アーム駆動回路６１は、入力されたＵ相上アームＤＥＳＡＴ信号３６ｕｐに基づいて、Ｕ相上アーム過電流異常検出信号５０ｕｐを出力し、入力されたＵ相上アームゲート電圧検出信号３７ｕｐに基づいて、Ｕ相上アームゲート駆動異常検出信号６０ｕｐを出力する。Ｕ相下アーム駆動回路６２は、入力されたＵ相下アームＤＥＳＡＴ信号３６ｕｎに基づいて、Ｕ相下アーム過電流異常検出信号５０ｕｎを出力し、入力されたＵ相下アームゲート電圧検出信号３７ｕｎに基づいて、Ｕ相下アームゲート駆動異常検出信号６０ｕｎを出力する。

Ｖ相上アーム駆動回路６３は、ＰＷＭ入力部に入力されたマイコン９からのＶ相上アームＰＷＭ制御信号ＰＷＭ－ｖｐに基づいて、Ｖ相上アームゲート駆動信号１７１ｖｐを生成して、電力変換回路３のＶ相上アームの半導体スイッチング素子Ｑｖｐのゲートに与える。Ｖ相下アーム駆動回路６４は、ＰＷＭ入力部に入力されたマイコン９からのＶ相下アームＰＷＭ制御信号ＰＷＭ－ｖｎに基づいて、Ｖ相下アームゲート駆動信号１７１ｖｎを生成して、電力変換回路３のＶ相下アームの半導体スイッチング素子Ｑｖｎのゲートに与える。

また、Ｖ相上アーム駆動回路６３は、入力されたＶ相上アームＤＥＳＡＴ信号３６ｖｐに基づいて、Ｖ相上アーム過電流異常検出信号５０ｖｐを出力し、入力されたＶ相上アームゲート電圧検出信号３７ｖｐに基づいて、Ｖ相上アームゲート駆動異常検出信号６０ｖｐを出力する。Ｖ相下アーム駆動回路６４は、入力されたＶ相下アームＤＥＳＡＴ信号３６ｖｎに基づいて、Ｖ相下アーム過電流異常検出信号５０ｖｎを出力し、入力されたＶ相下アームゲート電圧検出信号３７ｖｎに基づいて、Ｖ相下アームゲート駆動異常検出信号６０ｖｎを出力する。

Ｗ相上アーム駆動回路６５は、ＰＷＭ入力部に入力されたマイコン９からのＷ相上アームＰＷＭ制御信号ＰＷＭ－ｗｐに基づいて、Ｗ相上アームゲート駆動信号１７１ｗｐを生成して、電力変換回路３のＷ相上アームの半導体スイッチング素子Ｑｗｐのゲートに与える。Ｗ相下アーム駆動回路６６は、ＰＷＭ入力部に入力されたマイコン９からのＷ相下アームＰＷＭ制御信号ＰＷＭ－ｗｎに基づいて、Ｗ相下アームゲート駆動信号１７１ｗｎを生成して、電力変換回路３のＷ相下アームの半導体スイッチング素子Ｑｗｎのゲートに与える。

また、Ｗ相上アーム駆動回路６５は、入力されたＷ相上アームＤＥＳＡＴ信号３６ｗｐに基づいて、Ｗ相上アーム過電流異常検出信号５０ｗｐを出力し、入力されたＷ相上アームゲート電圧検出信号３７ｗｐに基づいて、Ｗ相上アームゲート駆動異常検出信号６０ｗｐを出力する。Ｗ相下アーム駆動回路６６は、入力されたＷ相下アームＤＥＳＡＴ信号３６ｗｎに基づいて、Ｗ相下アーム過電流異常検出信号５０ｗｎを出力し、入力されたＷ相下アームゲート電圧検出信号３７ｗｎに基づいて、Ｗ相下アームゲート駆動異常検出信号６０ｗｎを出力する。

ここで、Ｕ相上アーム過電流異常検出信号５０ｕｐ、Ｕ相下アーム過電流異常検出信号５０uｎ、Ｖ相上アーム過電流異常検出信号５０ｖｐ、Ｖ相下アーム過電流異常検出信号５０ｖｎ、Ｗ相上アーム過電流異常検出信号５０ｗｐ、Ｗ相下アーム過電流異常検出信号５０ｗｎは、検出対象の半導体スイッチング素子の電流が正常であれば、Ｈレベルとなり、検出対象の半導体スイッチング素子の電流が過電流による異常であれば、Ｌレベルとなる。

また、Ｕ相上アームゲート駆動異常検出信号６０ｕｐ、Ｕ相下アームゲート駆動異常検出信号６０ｕｎ、Ｖ相上アームゲート駆動異常検出信号６０ｖｐ、Ｖ相下アームゲート駆動異常検出信号６０ｖｎ、Ｗ相上アームゲート駆動異常検出信号６０ｗｐ、Ｗ相下アームゲート駆動異常検出信号６０ｗｎは、検出対象の半導体スイッチング素子のゲート電圧が正常であれば、Ｈレベルとなり、検出対象の半導体スイッチング素子のゲート電圧が異常であれば、Ｌレベルとなる。

つぎに、短絡制御手段７について説明する。ＡＳＣにより構成された短絡制御手段７は、第１のＡＮＤ回路７１と、第２のＡＮＤ回路７２と、第３のＡＮＤ回路７３と、第４のＡＮＤ回路７４と、ロジック回路部１１と、を備えている。

第１のＡＮＤ回路７１は、Ｕ相上アーム過電流異常検出信号５０ｕｐと、Ｖ相上アーム過電流異常検出信号５０ｖｐと、Ｗ相上アーム過電流異常検出信号５０ｗｐと、を入力とし、入力されたこれらの信号のうちの少なくとも一つが異常を示すＬレベルであれば、上アームの半導体スイッチング素子の過電流異常を示すＬレベルの上アーム過電流異常検出信号７１ｐを出力し、入力された前述の信号の全てが正常を示すＨレベルであれば、上アームの半導体スイッチング素子の電流が正常であることを示すＨレベルの上アーム過電流異常検出信号７１ｐを出力する。

第２のＡＮＤ回路７２は、Ｕ相上アームゲート駆動異常検出信号６０ｕｐと、Ｖ相上アームゲート駆動異常検出信号６０ｖｐと、Ｗ相上アームゲート駆動異常検出信号６０ｗｐと、を入力とし、入力されたこれらの信号のうちの少なくとも一つが異常を示すＬレベルであれば、上アームの半導体スイッチング素子のゲート電圧の異常を示すＬレベルの上アームゲート駆動異常検出信号７２ｐを出力し、入力された前述の信号の全てが正常を示すＨレベルであれば、上アームの半導体スイッチング素子のゲート電圧が正常であることを示すＨレベルの上アームゲート駆動異常検出信号７２ｐを出力する。

第３のＡＮＤ回路７３は、Ｕ相下アーム過電流異常検出信号５０ｕｎと、Ｖ相下アーム過電流異常検出信号５０ｖｎと、Ｗ相下アーム過電流異常検出信号５０ｗｎと、を入力とし、入力されたこれらの信号のうちの少なくとも一つが異常を示すＬレベルであれば、下アームの半導体スイッチング素子の過電流異常を示すＬレベルの下アーム過電流異常検出信号７３ｎを出力し、入力された前述の信号の全てが正常を示すＨレベルであれば、下アームの半導体スイッチング素子の電流が正常であることを示すＨレベルの下アーム過電流異常検出信号７３ｎを出力する。

第４のＡＮＤ回路７４は、Ｕ相下アームゲート駆動異常検出信号６０ｕｎと、Ｖ相下アームゲート駆動異常検出信号６０ｖｎと、Ｗ相下アームゲート駆動異常検出信号６０ｗｎと、を入力とし、入力されたこれらの信号のうちの少なくとも一つが異常を示すＬレベルであれば、下アームの半導体スイッチング素子のゲート電圧の異常を示すＬレベルの下アームゲート駆動異常検出信号７４ｎを出力し、入力された前述の信号の全てが正常を示すＨレベルであれば、下アームの半導体スイッチング素子のゲート電圧が正常であることを示すＨレベルの下アームゲート駆動異常検出信号７４ｎを出力する。

ＡＳＣにより構成された短絡制御手段７は、前述の様に、駆動回路６からのＤＥＳＡＴ信号３６とゲート電圧検出信号３７とを、それぞれ、上アームごとと、下アームごとと、にまとめて監視する。ここで、ＤＥＳＡＴ信号３６とゲート電圧検出信号３７とを監視する際、それぞれの信号の発生がばらつくので、ロジック回路部１１にフィルタ時定数を設け、駆動回路６のＡＳＣ１入力部およびＡＳＣ２入力部のセトリング時間（ｓｅｔｔｌｉｎｇ ｔｉｍｅ）、もしくは待ち時間（ｌａｔｅｎｃｙ）により、それぞれの信号の発生時点を、たとえば、各相のスイッチング周期の半周期以下の範囲で調整する。

ロジック回路部１１は、たとえば、ＡＮＤ回路、ＯＲ回路，ＮＯＴ回路などの汎用ロジック回路、抵抗、ダイオード、トランジスタ、などのハードウェアにより構成されており、入力部ａに入力される上アーム過電流異常検出信号７１ｐと、入力部ｂに入力される上アームゲート駆動異常検出信号７２ｐと、入力部ｃに入力される下アーム過電流異常検出信号７３ｎと、入力部ｄに入力される下アームゲート駆動異常検出信号７４ｎと、に基づいて、第１の出力部Ａ１から、正常を示すＨレベル又は異常を示すＬレベルの第１のＡＳＣ信号ＡＳＣ１を出力し、第２の出力部Ａ２から、正常を示すＨレベル又は異常を示すＬレベルの第２のＡＳＣ信号ＡＳＣ２を出力する。

つぎに、短絡制御手段７のロジック回路部１１に入力される前述の各信号と、ロジック回路部１１から出力される第１のＡＳＣ信号ＡＳＣ１と第２のＡＳＣ信号ＡＳＣ２と、の関係について説明する。

図９は、実施の形態１による電力変換装置における、ロジック回路部の入力信号と出力信号およびゲート制御の関係を示す説明図である。なお、ここでは、ロジック回路部１１の入力部に入力される上アーム過電流異常検出信号７１ｐと、入力部ｂに入力される上アームゲート駆動異常検出信号７２ｐと、入力部ｃに入力される下アーム過電流異常検出信号７３ｎと、入力部ｄに入力される下アームゲート駆動異常検出信号７４ｎと、をそれぞれ単に、入力信号、と称する。

図９に示すように、ロジック回路部１１の入力部ａ、ｂ、ｃ、ｄにそれぞれ入力される入力信号の組み合わせが組合せ（１）であれば、ロジック回路部１１から出力される第１のＡＳＣ信号ＡＳＣ１と第２のＡＳＣ信号ＡＳＣ２とは、ともにＨレベルとなり、全ての半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎは、ＰＷＭ制御信号に基づいて正常に駆動される。

一方、入力部ａ、ｂ、ｃ、ｄにそれぞれ入力される入力信号の組み合わせが、図９の組み合わせ（２）に示す６種類の組み合わせのうちの何れか一つであれば、ロジック回路部１１から出力される第１のＡＳＣ信号ＡＳＣ１はＬレベルとなり、第２のＡＳＣ信号ＡＳＣ２はＨレベルとなる。これにより、フェールセーフ動作として、三相の全ての相の下アームの半導体スイッチング素子Ｑｕｎ、Ｑｖｎ、Ｑｗｎが強制的にオンとされ、全相の下アームによる短絡制御が実施される。

また、入力部ａ、ｂ、ｃ、ｄにそれぞれ入力される入力信号の組み合わせが、図９の組み合わせ（３）に示す５種類の組み合わせのうちの何れか一つであれば、ロジック回路部１１から出力される第１のＡＳＣ信号ＡＳＣ１はＨレベルとなり、第２のＡＳＣ信号ＡＳＣ２はＬレベルとなる。これにより、フェールセーフ動作として、三相の全ての相の上アームの半導体スイッチング素子Ｑｕｐ、Ｑｖｐ、Ｑｗｐが強制的にオンとされ、全相の上アームによる短絡制御が実施される。

さらに、入力部ａ、ｂ、ｃ、ｄにそれぞれ入力される入力信号の組み合わせが、図９の組み合わせ（４）に示す４種類の組み合わせのうちの何れか一つであれば、ロジック回路部１１から出力される第１のＡＳＣ信号ＡＳＣ１と、第２のＡＳＣ信号ＡＳＣ２と、はともにＬレベルとなり、フェールセーフ動作として、全ての半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎがオフとされ、又は、電力変換回路３が直流電源１から切り離され、いわゆる遮断制御が実施される。

図２に戻り、Ｕ相上アーム駆動回路６１と、Ｕ相下アーム駆動回路６２と、Ｖ相上アーム駆動回路６３と、Ｖ相下アーム駆動回路６４と、Ｗ相上アーム駆動回路６５と、Ｗ相下アーム駆動回路６６と、におけるＡＳＣ１入力部には、短絡制御手段７から出力された前述の第１のＡＳＣ信号ＡＳＣ１が入力され、ＡＳＣ２入力部には、第２のＡＳＣ信号ＡＳＣ２が入力される。

Ｕ相上アーム駆動回路６１と、Ｕ相下アーム駆動回路６２と、Ｖ相上アーム駆動回路６３と、Ｖ相下アーム駆動回路６４と、Ｗ相上アーム駆動回路６５と、Ｗ相下アーム駆動回路６６とは、入力された第１のＡＳＣ信号ＡＳＣ１と第２のＡＳＣ信号ＡＳＣ２と、のレベルの状態に応じて、前述のフェールセーフ動作を実施する。

つぎに、上アームと下アームにおける半導体スイッチング素子と駆動回路との関連構成について説明する。ここでは、Ｕ相上アームとＵ相下アームとの直列回路からなるＵ相レグについて説明する。Ｖ相上アームとＶ相下アームとの直列回路からなるＶ相レグと、およびＷ相上アームとＷ相下アームとの直列回路からなるＷ相レグと、は何れもＵ相レグと同一構成である。

図３は、実施の形態１による電力変換装置における、Ｕ相上アームとＵ相下アームの半導体スイッチング素子と駆動回路との関連構成を示す構成図である。図３において、Ｕ相上アーム駆動回路６１、およびＵ相下アーム駆動回路６２における、過電流検出手段５０は、前述のように、ＤＥＳＡＴ検出部により構成されているが、図３では、過電流検出手段として表記している。

Ｕ相上アーム駆動回路６１およびＵ相下アーム駆動回路６２における、過電流検出手段５０としてのＤＥＳＡＴ検出部によるＤＥＳＡＴ検出は、ＩＧＢＴ、Ｓｉ、ＳｉＣ－ＭＯＳＦＥＴ、ＧａＮ－ＦＥＴ、などからなる半導体スイッチング素子Ｑｕｐ、Ｑｕｎを、破壊の原因となる負荷短絡電流などの過大電流から保護する手法である。

Ｕ相上アーム駆動回路６１およびＵ相下アーム駆動回路６２における、過電流検出手段５０としてのＤＥＳＡＴ検出部は、図３に示すように、電流源１５から定電流を半導体スイッチング素子Ｑｕｐ、Ｑｕｎに流すことによりＤＥＳＡＴ電圧Ｖｄｅｓａｔを検出し、このＤＥＳＡＴ電圧Ｖｄｅｓａｔを監視することで、短絡時の半導体スイッチング素子Ｑｕｐの飽和電圧を検出し、Ｕ相上アームの半導体スイッチング素子Ｑｕｐ、Ｑｕｎを保護する。

Ｕ相上アーム駆動回路６１およびＵ相下アーム駆動回路６２における、過電流検出手段５０としてのＤＥＳＡＴ検出部の入力部は、抵抗１２１とダイオード１３との直列回路とコンデンサ１４との並列接続点に接続されている。

Ｕ相上アームとＵ相下アームのダイオード１３のカソードは、半導体スイッチング素子Ｑｕｐ、Ｑｕｎのドレイン端子に接続され、ダイオード１３のカソードは、半導体スイッチング素子Ｑｕｐ、Ｑｕｎのドレイン端子に接続されている。

Ｕ相上アームの半導体スイッチング素子Ｑｕｐのゲートには、ドライバ回路部１７から抵抗１２２を介してＵ相上アームゲート駆動信号１７１ｕｐが与えられるが、Ｕ相上アームゲート駆動信号１７１ｕｐがＨレベルのとき、半導体スイッチング素子ＱｕｐにＨｉレベルのゲート・ソース間電圧が印加される。Ｕ相上アーム駆動回路６１におけるＤＥＳＡＴ検出部では、そのゲート・ソース間電圧の立ち上がりの前後のあらかじめ定められたマスク時間を経て、電流源１５から半導体スイッチング素子Ｑｕｐ側へのチャージ電流が流れる。

同様に、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのゲートには、ドライバ回路部１７からのＵ相下アームゲート駆動信号１７１ｕｎが抵抗１２２を介して与えられるが、Ｕ相下アームゲート駆動信号１７１ｕｎがＨレベルのとき、半導体スイッチング素子ＱｕｎにＨｉレベルのゲート・ソース間電圧が印加される。Ｕ相下アーム駆動回路６２におけるＤＥＳＡＴ検出部では、そのゲート・ソース間電圧の立ち上がりの前後のあらかじめ定められたマスク時間を経て、電流源１５から半導体スイッチング素子Ｑｕｐ側へのチャージ電流が流れる。

Ｕ相上アームおよびＵ相下アームにおいて、通常動作の場合、負荷電流による半導体スイッチング素子Ｑｕｐ、Ｑｕｎのドレイン・ソース間の飽和電圧が低いため、電流経路は抵抗１２１、ダイオード１３の順方向経路と、コンデンサ１４とに分流する。

一方、Ｕ相上アームおよびＵ相下アームの半導体スイッチング素子Ｑｕｐへの負荷電流が過大な場合は、半導体スイッチング素子Ｑｕｐ、Ｑｕｎのドレイン・ソース間の飽和電圧がダイオード１３のカソード側の電圧より高くなるので、電流経路はコンデンサ１４側のみとなり、電流は半導体スイッチング素子Ｑｕｐ、Ｑｕｐ側へ分流せずにコンデンサ１４のみに流れる。

したがって、Ｕ相上アームおよびＵ相下アームの過電流検出手段５０としてのＤＥＳＡＴ検出部は、コンデンサ１４の両端電圧をＵ相上アームＤＥＳＡＴ信号３６ｕｐ、３６ｕｎを入力してＤＥＡＳＴ電圧を検出し、検出したＤＥＳＡＴ電圧Ｖｄｅｓａｔがしきい値を超えたとき、Ｕ相上アーム過電流異常検出信号５０ｕｐ、およびＵ相下アーム過電流異常検出信号５０ｕｎを出力する。

Ｕ相上アームとＵ相下アームにおけるＤＥＳＡＴ電圧Ｖｄｅｓａｔのしきい値と、抵抗１２１の抵抗値はあらかじめ適切なる値に設定される。また、前述の半導体スイッチング素子Ｑｕｐ、Ｑｕｎのゲート・ソース間電圧の立ち上がり前後のマスク時間であるブランキング時間は、あらかじめ適切な値に設定される。

Ｕ相上アームゲート駆動信号１７１ｕｐがＬレベルとなり、ゲート電圧がＬｏレベルになったときは、過電流検出手段５０としてのＤＥＳＡＴ検出部の内部のＭＯＳＦＥＴ１８がオンし、コンデンサ１４の電荷が引き抜かれる。

同様に、Ｕ相下アームゲート駆動信号１７１ｕｎがＬレベルとしてのＬｏレベルになったときは、過電流検出手段５０としてのＤＥＳＡＴ検出部の内部のＭＯＳＦＥＴ１８がオンし、コンデンサ１４の電荷が引き抜かれる。

以上述べたように、Ｕ相上アームおよびＵ相下アームにおける、過電流検出手段５０としてのＤＥＳＡＴ検出部は、対象アームの半導体スイッチング素子Ｑｕｐ、ＱｕｎをオンにするときにＤＥＳＡＴ電圧Ｖｄｅｓａｔを検出する動作を行なう。したがって、半導体スイッチング素子Ｑｕｐ、Ｑｕｎのゲート電圧がＨｉレベルであるときに、半導体スイッチング素子Ｑｕｐ、Ｑｕｎに流れる電流の正常か異常かを検出する。

Ｕ相上アームにおけるＤＥＳＡＴ検出部によりＤＥＳＡＴ電圧Ｖｄｅｓａｔの異常を検出した場合、マイコン９から入力されるＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐが、半導体スイッチング素子Ｑｕｐをオンとする信号レベルであっても、Ｕ相上アーム駆動回路６１のドライバ回路部１７は、Ｕ相上アームゲート駆動信号１７１ｕｐとしてのゲート電圧をＨｉレベルからＬｏレベルへと切り替えるとともに、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐの異常を検出してＵ相上アーム過電流異常検出信号５０ｕｐとして後続の短絡制御手段７に通知する。

同様に、Ｕ相下アームにおけるＤＥＳＡＴ検出部によりＤＥＳＡＴ電圧Ｖｄｅｓａｔの異常を検出した場合、マイコン９から入力されるＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎが、半導体スイッチング素子Ｑｕｎをオンとする信号レベルであっても、Ｕ相下アーム駆動回路６２のドライバ回路部１７は、Ｕ相下アームゲート駆動信号１７１ｕｎとしてのゲート電圧をＨｉレベルからＬｏレベルへと切り替えるとともに、Ｕ相下アームＤＥＳＡＴ信号３６ｕｎの異常を検出してＵ相下アーム過電流異常検出信号５０ｕｎとして後続の短絡制御手段７に通知する。

このように、ＤＥＳＡＴ検出部は、対象アームの過電流を検出して、対象アームのゲート駆動を停止することが可能であるが、過電流時に瞬間的にその過電流を検出して半導体スイッチング素子をゲート遮断するので、半導体スイッチング素子の短絡故障かオープン故障か、までは判断できない。

また、ＤＥＳＡＴ方式は、上アームか下アームかを特定できず、異常が一過性のものか、あるいは半導体スイッチング素子の短絡故障、オープン故障などにより異常が継続するものか、の判別も不可能である。したがって、特許文献１に開示されたような従来の技術では、ＤＥＳＡＴ信号をトリガーとして、電流センサなどにより相電流を確認しつつ、故障アームの特定と、短絡故障かオープン故障かの判定を行ない、三相短絡制御を実施していた。

本願の実施の形態１による電力変換装置によれば、前述および後述するように、短絡制御手段により、過電流検出手段による異常の検出結果と、ゲート駆動異常検出手段による異常の検出結果と、に基づいて、上アームと下アームとのうちの何れか一方のアームの全ての半導体スイッチング素子をオンさせて、短絡制御を行なうように構成されている、

つぎに、Ｕ相上アーム駆動回路６１およびＵ相下アーム駆動回路６２における、ゲート駆動異常検出手段６０について説明する。図３に示すように、Ｕ相上アーム駆動回路６１は、Ｕ相上アームの半導体スイッチング素子Ｑｕｐのゲート・ソース間の電圧を監視するゲート駆動異常検出手段６０を備え、半導体スイッチング素子Ｑｕｐのゲート・ソース間の電圧が予め定められた電圧に到達しているか否かを判定する。

たとえば、Ｕ相上アーム駆動回路６１におけるゲート駆動異常検出手段６０は、対象とする半導体スイッチング素子Ｑｕｐのゲート電圧のＨｉ固着、又はＬｏ固着を検出するための判定しきい値電圧を有しており、マイコン９からのＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐのＨレベル又はＬレベルの状態に応じて、半導体スイッチング素子Ｑｕｐのゲート電圧のＨｉ固着又はＬｏ固着の有無をコンパレータなどにより検出する。この検出結果を、Ｕ相上アームゲート駆動異常検出信号６０ｕｐとして出力する。

同様に、Ｕ相下アーム駆動回路６２は、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのゲート・ソース間の電圧を監視するゲート駆動異常検出手段６０を備え、半導体スイッチング素子Ｑｕｎのゲート・ソース間の電圧が予め定められた電圧に到達しているか否かを判定する。

たとえば、Ｕ相下アーム駆動回路６２におけるゲート駆動異常検出手段６０は、対象とする半導体スイッチング素子Ｑｕｎのゲート電圧のＨｉ固着、又はＬｏ固着を検出するための判定しきい値電圧を有しており、マイコン９からのＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎのＨｉレベル又はＬｏレベルの状態に応じて、半導体スイッチング素子Ｑｕｎのゲート電圧のＨｉ固着又はＬｏ固着の有無をコンパレータなどにより検出する。この検出結果を、Ｕ相下アームゲート駆動異常検出信号６０ｕｎとして出力する。

Ｕ相上アーム駆動回路６１と、Ｕ相下アーム駆動回路６２と、におけるドライバ回路部１７は、短絡制御手段７のロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１と、第２のＡＳＣ信号ＡＳＣ２と、に対応して、対象とする半導体スイッチング素子Ｑｕｐ、Ｑｕｎのゲートを図４に示すように制御する。

すなわち、図４は、実施の形態１による電力変換装置における、ロジック回路部の出力信号と、ゲート電圧と、ゲート制御と、の関係を示す説明図であって、ＡＳＣにより構成された短絡制御手段７におけるロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１と第２のＡＳＣ信号ＡＳＣ２とに対応して、それぞれの駆動回路６におけるドライバ回路部１７から出力されるゲート駆動信号１７１としてのゲート電圧と、ゲート制御について示している。

図４に示すように、短絡制御手段７のロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１，および第２のＡＳＣ信号ＡＳＣ２が何れもＬレベルの場合は、全相の上アームおよび下アームのドライバ回路部１７のゲート電圧は何れもＬｏレベルであり、全ての半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎは遮断され、全相遮断となる。

また、ロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１がＬレベルで，第２のＡＳＣ信号ＡＳＣ２がＨレベルの場合は、全相の下アームのドライバ回路部１７のゲート電圧がＨｉレベルとなり、下アームの半導体スイッチング素子Ｑｕｎ、Ｑｖｎ、Ｑｗｎを三相短絡制御する。

さらに、ロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１がＨレベルで，第２のＡＳＣ信号ＡＳＣ２がＬレベルの場合は、全相の上アームのドライバ回路部１７のゲート電圧がＨｉレベルとなり、上アームの半導体スイッチング素子Ｑｕｐ、Ｑｖｐ、Ｑｗｐを三相短絡制御を実施する。

また、ロジック回路部１１からの第１のＡＳＣ信号ＡＳＣ１と第２のＡＳＣ信号ＡＳＣ２とが何れもＨレベルの場合は、全ての駆動回路に対するマイコン９からのＰＷＭ制御信号１０は有効となり、マイコン９から出力されるＰＷＭ制御信号１０に基づき、全ての半導体スイッチング素子Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、ＱｗｎがＰＷＭ制御され、電力変換回路３はインバータもしくはコンバータとして駆動される。

なお、以上の説明では、全相の上アームおよび下アームの駆動回路６の内部に、それぞれ過電流検出手段５０と、ゲート駆動異常検出手段６０と、を設ける構成としたが、過電流検出手段５０と、ゲート駆動異常検出手段６０と、を駆動回路６の外部に設けてもよく、またこれらの手段はハードウェア構成に限らずソフトウェア構成としてもよい。

つぎに、上アームと下アームとのうちの、何れのアームを用いて三相短絡制御を実施するかの判定の仕方について説明する。具体的には、上アームもしくは下アームのゲート駆動異常信号と、上アームもしくは下アームのＤＥＳＡＴ信号に基づく過電流異常検出信号と、を組み合わせて、上アームと下アームとのうちの何れのアームを用いて三相短絡制御を実施するか決定し、それを実行する。

以下の説明では、Ｕ相を例にして説明する。なお、Ｖ相、Ｗ相については、Ｕ相の場合と同様であり、その説明を省略する。
（１）下アームゲート電圧検出信号が異常で、かつ下アームＤＥＳＡＴ信号が異常である場合
この場合、Ｕ相下アームのゲート電圧がＨｉレベルであり、Ｕ相下アームゲート電圧検出信号３７ｕｎと、Ｕ相下アーム過電流異常検出信号５０ｕｎと、がともに異常となり、これによりＵ相下アームの半導体スイッチング素子ＱｕｎがＨｉ固着していると判定することができる。

図５は、実施の形態１による電力変換装置における、Ｕ相下アームにＨi固着が発生した場合の動作を示す波形図である。図５において、横軸は時間を示し、縦軸は下記を示す。すなわち、図５における縦軸において、Ａ）は、Ｕ相上アーム駆動回路６１に入力されるＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐ、Ｂ）は、Ｕ相下アーム駆動回路６２に入力されるＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎ、Ｃ）は、Ｕ相上アームの半導体スイッチング素子Ｑｕｐのゲートに印加されるゲート電圧、Ｄ）は、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのゲートに印加されるゲート電圧、を示している。

また、Ｅ）は、Ｕ相上アームの半導体スイッチング素子Ｑｕｐのゲート・ソース間電圧Ｖｇｓｐ［Ｖ］、Ｆ）は、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのゲート・ソース間電圧Ｖｇｓｎ［Ｖ］、Ｇ）は、Ｕ相上アームの半導体スイッチング素子Ｑｕｐのドレイン・ソース間電圧Ｖｄｓｐ［Ｖ］、Ｈ）は、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧Ｖｄｓｎ［Ｖ］、Ｉ）は、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐ、Ｊ）は、Ｕ相下アームＤＥＳＡＴ信号３６ｕｎ、Ｋ）は、Ｕ相上アーム過電流異常検出信号５０ｕｐ、Ｌ）は、Ｕ相下アーム過電流異常検出信号５０ｕｎ、を示している。

図５において、Ａ）に示すＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐは、時点Ｔ５１にてＬレベルからＨレベルへの立ち上がり、これに応答して、Ｃ）に示すＵ相上アーム駆動回路６１のゲート電圧は、時点Ｔ５１にてＬレベルからＨレベルへ立ち上がる。一方、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎは、時点Ｔ５２にてＨレベルからＬレベルへ立ち下るが、Ｄ）に示すＵ相下アーム駆動回路６２のゲート電圧はＨｉ固着しているので、時点Ｔ５２以降もＨレベルのままとなる。

Ｉ）に示すＵ相上アームのＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｃ）に示すマス期間Ｍ５１が終了する時点Ｔ５３から漸増し、時点Ｔ５４においてＶｄｅｓａｔしきい値に達する。その結果、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐは、時点Ｔ５４において正常から異常に変化し、Ｕ相上アーム過電流異常検出信号５０ｕｐは、時点Ｔ５４において異常を示すＬレベルとなる。

一方、Ｊ）に示すＵ相下アームのＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｄ）に示すマス期間Ｍ５２が終了する時点Ｔ５５から漸増し、Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧Ｖｄｓｎ［Ｖ］が立ち上がる時点Ｔ５６において、さらに漸増することとなり、時点Ｔ５７においてＶｄｅｓａｔしきい値に達する。その結果、Ｊ）に示すＵ相下アームＤＥＳＡＴ信号３６ｕｎは、時点Ｔ５７において正常から異常に変化する。

また、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎがＨレベルからＬレベルに遷移する時点Ｔ５２において、Ｊ）に示すＵ相下アームのＤＥＳＡＴ電圧Ｖｄｅｓａｔが０［Ｖ］ではないので、Ｌ）に示すＵ相下アームゲート駆動異常検出信号６０ｕｎは、Ｂ）示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎがＨレベルからＬレベルへ立下る時点Ｔ５２において、正常を示すＨレベルから異常を示すＬレベルとなり、Ｕ相下アームのゲート駆動電圧の異常が検出される。Ｋ）に示すＵ相上アームゲート駆動異常検出信号６０ｕｐは、正常を示すＨレベルを継続する。

なお、Ｕ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐが時点Ｔ５１にてＨレベルに立ち上がって後、Ｅ)に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのゲート・ソース間電圧が上昇するとともに、Ｇ）に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのドレイン・ソース間電圧が低下し、時点Ｔ５７にてＶｄｓｐ／２［Ｖ］に達する。同時に、この時点Ｔ５７において、Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、Ｖｄｓｎ／２［Ｖ］に達する。

以上述べたように、Ｕ相下アームの半導体スイッチング素子ＱｕｎがＨｉ固着していた場合には、Ｕ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎがＨレベルからＬレベルに遷移した時点Ｔ５２にて下アームのゲート駆動の異常を検出し、時点Ｔ５１にてＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐがＬレベルからＨレベルに遷移した後、時点Ｔ５７にてＵ相下アームのＤＥＳＡＴ信号が異常となり、Ｕ相下アームの過電流異常を検出する。

以上の説明は、Ｕ相下アームの半導体スイッチング素子がＨｉ固着した場合であるが、Ｕ相上アームの半導体スイッチング素子がＨｉ固着した場合、および、Ｖ相、Ｗ相のＨｉ固着についてもそれぞれに対応して同様に動作する。

以上述べたように、ゲート駆動異常信号が異常であり、かつＤＥＳＡＴ信号が異常である場合は、ゲート駆動異常信号が異常となった側のアームにより三相短絡制御すれば、上アームと下アームとの短絡などによる二次故障を回避することができる。

（２）上アームと下アームとのうちの何れか一方のゲート駆動異常信号が異常である場合
この場合、上アームおよび下アームにおいてＤＥＳＡＴ信号が正常であるので、上アームと下アームの半導体スイッチング素子でのオープン又は短絡の故障はない。また、ゲート駆動異常検出信号の異常のみであり、ＤＥＳＡＴ信号に異常は生じないので、対象アームはＬｏ固着していると判定することができる。

図６は、実施の形態１による電力変換装置における、Ｕ相下アームにＬｏ固着が発生した場合の動作を示す波形図である。図６において、横軸は時間を示し、縦軸のＡ）からＬ）は、図５の Ａ）からＬ）にそれぞれ対応する電圧もしくは信号の波形である。

図６において、Ａ）に示すＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐは、時点Ｔ６１にてＬレベルからＨレベルへ立ち上がり、これに応答して、Ｃ）に示すＵ相上アーム駆動回路６１のゲート電圧は、時点Ｔ６１にてＬレベルからＨレベルへ立ち上がる。一方、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎは、時点Ｔ６２にてＬレベルからＨレへ立ち上がり、これに応答してＤ）に示すＵ相下アーム駆動回路６２のゲート電圧は、時点Ｔ６２にて立ち上がる。

Ｄ）に示すＵ相下アーム駆動回路６２のゲート電圧は、時点Ｔ６２にてＨレベルに立ち上がるが、Ｕ相下アームの半導体スイッチング素子ＱｕｎがＬｏ固着しているので、時点Ｔ６３にてＬレベルに立ち下がる。Ｕ相下アーム駆動回路６２のゲート電圧は、時点Ｔ６３にてＬレベルに立ち下がると同時にマスク期間Ｍ６３によりブロッキングされ、以降、マスク期間Ｍ６３は継続される。

Ｉ）に示すＵ相上アームＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｃ）に示すマス期間Ｍ６１が終了する時点Ｔ６４から漸増し、以降、Ｖｄｅｓａｔしきい値に達することのない値で継続する。その結果、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐは、継続して正常を示す。

一方、Ｊ）に示すＵ相下アームＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｄ）に示すマス期間Ｍ６２が終了する時点Ｔ６５から漸増するが、Ｄ）に示すＵ相下アームのゲート電圧がＬレベルとなる時点Ｔ６３にて直ちに漸増前のレベルに立ち下がり、以降、Ｖｄｅｓａｔしきい値に達しない状態で継続する。したがって、Ｕ相下アームＤＥＳＡＴ信号３６ｕｎは、継続して正常を示す。

前述の動作の結果、Ｋ）に示すＵ相上アームゲート駆動異常検出信号６０ｕｐは、正常を継続して示す。一方、Ｌ）に示すＵ相下アームゲート駆動異常検出信号６０ｕｎは、時点Ｔ６３にて正常から異常に遷移し、以降、継続して異常を示す。

なお、Ｕ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐが時点Ｔ６１にてＨレベルに立ち上がって後、Ｅ)に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのゲート・ソース間電圧が上昇するとともに、Ｇ）に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのドレイン・ソース間電圧が低下し、時点Ｔ６６にて０［Ｖ］に達する。同時に、この時点Ｔ６６において、Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、Ｖｄｓｎ［Ｖ］に達する。

以上述べたように、Ｕ相下アームの半導体スイッチング素子ＱｕｎがＬｏ固着していた場合には、マイコン9から入力されるＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎのＨレベルとなっても、Ｕ相下アームの駆動回路６２のゲート電圧はＬレベルであり、Ｕ相下アームゲート駆動異常検出信号６０ｕｎにより、その異常を検出することができる。

さらに、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐと、Ｕ相下アームＤＥＳＡＴ信号３６ｕｎと、が正常であるので、Ｕ相上アームとＵ相下アームの半導体スイッチング素子Ｑｕｐ、Ｑｕｎでのオープン故障又は短絡故障はない。また、過電流検出手段としてのＤＥＳＡＴ方式は、半導体スイッチング素子をオンするときにＤＥＳＡＴを検出する動作を行なうので、ゲート駆動のＬｏ固着を判定することができる。

以上の説明は、Ｕ相下アームの半導体スイッチング素子がＬｏ固着についてであるが、Ｕ相上アームの半導体スイッチング素子がＬｏ固着した場合、および、Ｖ相、Ｗ相のＬｏ固着についてもそれぞれに対応して同様に動作する。

したがって、上アームか下アームかいずれかのアームのゲート駆動異常信号が異常である場合、ゲート駆動異常信号が異常となった側のアームとは反対側のアームで三相短絡制御をすれば、上アームと下アームの短絡等による二次故障を回避することができる。

（３）上アームと下アームとのうちの何れか一方のＤＥＳＡＴ信号が異常である場合
ＤＥＳＡＴ信号のみが異常であれば、上アームと下アームのゲート駆動は正常であると判断できる。ＤＥＳＡＴ方式は、半導体スイッチング素子をオンするときにＤＥＳＡＴを検出する。したがって、上アームと下アームとのうちの一方のアームの半導体スイッチング素子が短絡故障していれば、他方のアームの半導体スイッチング素子をオンしたときに、オン側のアームのＤＥＳＡＴ信号の異常を検知することができる。

また、上アームと下アームとのうちの一方のアームの半導体スイッチング素子がオープン故障の状態で、他方のアームの半導体スイッチング素子をオンしても短絡電流が流れないので、ＤＥＳＡＴ信号は正常のままとなる。したがって、オープン故障側のアームの半導体スイッチング素子をオンすると、ＤＥＳＡＴ検出部の電流源から電流が半導体スイッチング素子側へ分流せずコンデンサに流れ、オープン故障側のアームのＤＥＳＡＴ信号の異常を検出することができる。

つぎに、まず、上アームと下アームとのうちの一方の半導体スイッチング素子が短絡故障した場合について説明する。図７は、実施の形態１による電力変換装置における、Ｕ相下アームに短絡故障が発生した場合の動作を示す波形図である。図７において、横軸は時間を示し、縦軸のＡ）からＬ）は、図５の Ａ）からＬ）にそれぞれ対応する電圧もしくは信号の波形である。

図７において、Ａ）に示すＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐは、時点Ｔ７１にてＬレベルからＨレベルへ立ち上がり、これに応答して、Ｃ）に示すＵ相上アーム駆動回路６１のゲート電圧は、時点Ｔ７１にてＬレベルからＨレベルへ立ち上がる。一方、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎは、時点Ｔ７２にてＬレベルからＨレへ立ち上がり、これに応答してＤ）に示すＵ相下アーム駆動回路６２のゲート電圧は、時点Ｔ７２にて立ち上がる。

Ｄ）に示すＵ相下アーム駆動回路６２のゲート電圧は、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎの挙動に同期し、時点Ｔ７２にて立ち上がり、時点Ｔ７３にて立ち下がる。ここで、Ｈ）に示すように、時点Ｔ７４にてＵ相下アームの半導体スイッチング素子Ｑｕｎに短絡故障が発生したとすれば、Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、Ｄ）に示すＵ相下アームのゲート電圧が時点Ｔ７３にてＬレベルとなっても、０［Ｖ］のままとなり、Ｆ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのゲート・ソース間電圧が０［Ｖ］となる時点Ｔ７５まで、０［Ｖ］を継続する。

Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、時点Ｔ７５にて０［Ｖ］から漸増し、時点Ｔ７９にてドレン・ソース間電圧Ｖｄｓ／２［Ｖ］に到達する。Ｊ）に示すＵ相下アームのＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｄ）に示すＵ相下アームのゲート電圧をブロッキングするマスク期間Ｍ７２が終了する時点Ｔ７６から漸増するが、Ｖｄｅｓａｔしきい値に達せず、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎがＬレベルに遷移する時点Ｔ７３において、元の電圧値に戻る。したがって、Ｊ）に示すＵ相下アームＤＥＳＡＴ信号３６ｕｎは、異常とならず正常のままとなる。

一方、Ｃ）に示すＵ相上アーム駆動回路６１のゲート電圧が時点Ｔ７１にてＨレベルに立ち上がってから、マスク期間Ｍ７１が終了する時点Ｔ７７にて上アームの半導体スイッチング素子Ｑｕｐがオンに移行することで、下アームの半導体スイッチング素子Ｑｕｎの短絡故障による短絡電流が流れ、その結果、Ｉ）に示すＵ相上アームのＤＥＳＡＴ電圧Ｖｄｅｓａｔは、時点Ｔ７７から漸増し、時点Ｔ７８にてＶｄｅｓａｔしきい値に達し、Ｕ相上アームＤＥＳＡＴ信号３６ｕｐは、異常となる。

Ｅ〉に示すＵ相上アーム駆動回路６１のゲート・ソース間電圧と、Ｆ）に示すＵ相下アーム駆動回路６２のゲート・ソース間電圧と、はともに異常にはならず、したがって、Ｋ）に示すＵ相上アームゲート駆動異常検出信号６０ｕｐと、Ｌ）に示すＵ相下アームゲート駆動異常検出信号６０ｕｎは、ともに正常を継続して示す。

なお、Ｕ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐが時点Ｔ７１にてＨレベルに立ち上がって後、Ｅ)に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのゲート・ソース間電圧が上昇するとともに、Ｇ）に示すＵ相上アームの半導体スイッチング素子Ｑｕｐのドレイン・ソース間電圧が低下し、時点Ｔ７９にてＶｄｓｎ／２［Ｖ］に達する。同時に、この時点Ｔ７９において、Ｈ）に示すＵ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、Ｖｄｓｎ／２［Ｖ］に達する。

以上の説明は、Ｕ相下アームの半導体スイッチング素子が短絡故障した場合であるが、Ｕ相上アームの半導体スイッチング素子が短絡故障した場合、および、Ｖ相、Ｗ相の短絡故障鵜の場合についてもそれぞれに対応して同様に動作する。

以上述べたように、下アームの半導体スイッチング素子が短絡故障した場合に、下アームの半導体スイッチング素子がオンしている間は、そのドレイン・ソース間電圧は短絡状態であり電圧がほとんど発生しない。しかし、上アームの半導体スイッチング素子をオンすると、その相の上アームと下アームに短絡電流が流れ、上アームと下アームの半導体スイッチング素子により電源電圧が分圧される。前述のとおり、ＤＥＳＡＴ方式では半導体スイッチング素子をオンするときにＤＥＳＡＴ電圧を検出するので、上アーム側のＤＥＳＡＴ信号によりＤＥＳＡＴ電圧の異常、つまり過電流による異常、を検出することができる。

つぎに、上アームと下アームとのうちの一方のアームの半導体スイッチング素子が短絡故障した場合について説明する。図８は、実施の形態１による電力変換装置における、Ｕ相下アームにオープン故障が発生した場合の動作を示す波形図である。図８において、横軸は時間を示し、縦軸のＡ）からＬ）は、図５の Ａ）からＬ）にそれぞれ対応する電圧もしくは信号の波形である。

図８において、Ａ）に示すＵ相上アームＰＷＭ制御信号ＰＷＭ－ｕｐは、時点Ｔ８１にてＬレベルからＨレベルへ立ち上がり、これに応答して、Ｃ）に示すＵ相上アーム駆動回路６１のゲート電圧は、時点Ｔ８１にてＬレベルからＨレベルへ立ち上がる。一方、Ｂ）に示すＵ相下アームＰＷＭ制御信号ＰＷＭ－ｕｎは、時点Ｔ８２にてＬレベルからＨレへ立ち上がり、これに対応して、Ｄ）に示すＵ相下アーム駆動回路６２のゲート電圧は、時点Ｔ８２にて立ち上がる。

ここで、Ｈ）に示すように、時点Ｔ８３にてＵ相下アームの半導体スイッチング素子Ｑｕｎにオープン故障が発生したとすれば、Ｕ相下アームの半導体スイッチング素子Ｑｕｎのドレイン・ソース間電圧は、時点Ｔ８３から増加しその後にＶｄｓ／２［Ｖ］の値に達する。Ｕ相下アームの半導体スイッチング素子Ｑｕｎがオープン故障しているので、Ｕ相下アームの過電流検出手段５０としてのＤＥＳＡＴ検出部は、コンデンサ１４にのみに充電する。ここで、Ｕ相下アーム駆動回路６２のＤＥＳＡＴ電圧Ｖｄｅｓａｔは、時点Ｔ８４にてＶｄｅｓａｔしきい値に達する。

その結果、Ｊ）に示すＵ相下アームＤＥＳＡＴ信号３６ｕｎは、時点Ｔ８４にて正常から異常に遷移する。

一方、Ｉ）に示すＵ相上アーム駆動回路６１のＤＥＳＡＴ電圧Ｖｄｅｓａｔは、Ｅ〉に示すＵ相上アーム駆動回路６１のゲート・ソース間電圧と、Ｆ）に示すＵ相下アーム駆動回路６２のゲート・ソース間電圧と、はともに異常にはならず、したがって、Ｋ）に示すＵ相上アームゲート駆動異常検出信号６０ｕｐと、Ｌ）に示すＵ相下アームゲート駆動異常検出信号６０ｕｎは、ともに正常を継続して示す。

以上の説明は、Ｕ相下アームの半導体スイッチング素子にオープン故障が発生した場合であるが、Ｕ相上アームの半導体スイッチング素子がオープン故障した場合、および、Ｖ相、Ｗ相のオープン故障についてもそれぞれに対応して同様に動作する。

以上述べたように、上アームと下アームとのうちの何れかのアームの半導体スイッチング素子に短絡故障したときには、その短絡故障したアームとは反対側のアームにＤＥＳＡＴ信号が異常となり、上アームと下アームとのうちの何れかのアームの半導体スイッチング素子にオープン故障が発生したときは、そのオープン故障が発生した側のアームにＤＥＳＡＴ信号の異常が発生する。

したがって、上アームと下アームとのうちの何れか一方のアームのＤＥＳＡＴ信号が異常を示す場合は、上アームと下アームの半導体スイッチング素子の短絡故障又はオープン故障を判定することができ、上アームと下アームのうちの、異常を示すＤＥＳＡＴ信号側のアームとは反対側のアームにより三相短絡制御すれば、上アームと下アームの短絡などによる二次故障を回避することができる。

前述の（１）、（２）、（３）により、上アームもしくは下アームのゲート駆動異常検出信号と、上アームもしくは下アームのＤＥＳＡＴ信号との組み合わせから、論理的に上アームと下アームとのうちの何れのアームを三相短絡制御すればよいか判断できるので、ハードウェアでも三相短絡制御の実現が可能となる。

なお、前述の（１）、（２）、（３）以外のゲート駆動異常検出信号とＤＥＳＡＴ信号との組合せにおいて、上アームと下アームとのうちの何れのアームもゲート駆動異常検出信号が異常を示す場合、上アームと下アームとからなる三相の各レグのうち、上アームと下アームとがともにゲート駆動できない状態であり、三相短絡制御できないと判断できる。この場合は、全相遮断制御とする。

また、上アームと下アームの何れのアームもＤＥＳＡＴ信号が異常を示す場合には、駆動回路の入力信号であるＰＷＭ制御信号に対して、上アームと下アームのゲート駆動は正常であると判断でき、駆動回路とマイコンとの間のＰＷＭ制御信号１０によりＨｉ固着が生じたものと判断できる。このような場合は、半導体スイッチング素子は正常と推定でき、実施の形態１では下アームを三相短絡制御としたが、上アームと下アームとのうちのいずれか一方のアームにより三相短絡制御してもよい。

実施の形態１による電力変換装置によれば、ゲート駆動の異常判定とＤＥＳＡＴ信号との組み合わせにより、上アームと下アームとのうちの何れか一方のアームにより短絡故障又はオープン故障しているかがわかるので、従来の技術のように、マイコンによるソフトウェア処理により相電流を観測する必要がない。その結果、電力変換回路に故障が発生しても、ハードウェア構成により三相短絡制御を実現できるので、電力変換装置を車両が退避運転状態とするように動作する状態に移行する時間を短くすることができる。

したがって、従来の技術のような電流センサによる相電流アンバランスの観測が不要となり、上アームと下アームとの短絡などによる二次故障を回避しつつ、ハードウェア構成での三相短絡制御が可能となるため、車両を速やかに退避運転状態に移行させることができる。

また、三相短絡制御の応答性の改善のための専用マイコンの追加、あるいは相電流オフセット分を加味したバスバー形状の設計（サイズアップ）などが不要となり、その分、コストの増大を避けることができる。

また、相電流アンバランスによるオフセットの考慮が不要となり、電流センサの観測範囲を広げる必要がない。したがって、センサの分解能、および精度も改善することができる。

さらに、汎用ロジック回路、抵抗、ダイオード、トランジスタなどの安価な回路構成により、ソフトウェアを介在させずにハードウェア構成にて三相短絡制御を実現することができる。

なお、実施の形態１では過電流検出手段をＤＥＳＡＴ検知方式として説明したが、電流センス（ＯＣ）方式でも同様の効果が期待できる。

本願は、例示的な実施の形態１を記載しているが、実施の形態１に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。

つぎに、本願に開示した電力変換装置の態様を、以下に付記として記載する。
（付記１）
上アームの半導体スイッチング素子と下アームの半導体スイッチング素子とを直列に接続した複数の直列回路が互いに並列接続され、前記複数の直列回路の並列接続部が直流電源に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との直列接続部が、交流電動機の電機子巻線に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とのスイッチング制御により、前記直流電源と前記交流電動機との間の電力変換を行なう電力変換回路と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とにゲート駆動信号を与えて、前記スイッチング制御を行なう駆動回路と、
前記複数の直列回路における前記上アームと前記下アームとのうちの、何れか一方のアームの半導体スイッチング素子の全てをオンさせて、前記電力変換回路の短絡制御を行なう短絡制御手段と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、過電流による異常の有無を検出する過電流検出手段と、
前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、ゲート電圧の異常の有無を検出するゲート駆動異常検出手段と、
を備え、
前記短絡制御手段は、
前記過電流検出手段による前記異常の検出結果と、前記ゲート駆動異常検出手段による前記異常の検出結果と、に基づいて、前記上アームと前記下アームとのうちの何れか一方のアームの全ての半導体スイッチング素子をオンさせて、前記短絡制御を行なうように構成されている、
ことを特徴とする電力変換装置。
（付記２）
前記過電流検出手段による検出結果が、前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子と、のうちの一方又は双方において異常であり、前記ゲート駆動異常検出手段による検出結果が、前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子と、のうちの一方において異常であるとき、
前記短絡制御手段は、前記ゲート駆動異常検出手段により異常が検出された側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
ことを特徴とする付記１に記載の電力変換装置。
（付記３）
前記ゲート駆動異常検出手段による検出結果のみが異常であるとき、
前記短絡制御手段は、前記ゲート駆動異常検出手段が前記異常を検出した側のアームとは反対側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
ことを特徴とする付記１に記載の電力変換装置。
（付記４）
前記過電流検出手段による検出結果のみが異常であるとき、
前記短絡制御手段は、前記過電流検出手段が前記異常を検出した側のアームとは反対側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
ことを特徴とする付記１に記載の電力変換装置。
（付記５）
前記短絡制御手段は、ハードウェアにより構成されている、
ことを特徴とする付記１から４のうちの何れか一つに記載の電力変換装置。
（付記６）
前記駆動回路は、前記ゲート駆動異常検出手段と、前記過電流検出手段と、のうちの少なくとも一方を備えている、
ことを特徴とする付記１から５のうちの何れか一つに記載の電力変換装置。

１００ 電力変換装置、１ 直流電源、２ 交流電動機、２Ｕ、２Ｖ、２Ｗ 電機子巻線、３ 電力変換回路、３Ｐ 正極側端子、３Ｎ 負極側端子、６ 駆動回路、６１ Ｕ相上アーム駆動回路、６２ Ｕ相下アーム駆動回路、６３ Ｖ相上アーム駆動回路、６４ Ｖ相下アーム駆動回路、６５ Ｗ相上アーム駆動回路、６６ Ｗ相下アーム駆動回路、７ 短絡制御手段、８ 平滑コンデンサ、９ マイコン、１０ ＰＷＭ制御信号、１１ ロジック回路部、１３ ダイオード、１４ コンデンサ、１５ 電流源、１８ ＭＯＳＦＥＴ、１７ ドライバ回路部、１７１ ゲート駆動信号、１７１ｕｐ Ｕ相上アームゲート駆動信号、１７１ｖｐ Ｖ相上アームゲート駆動信号、１７１ｗｐ Ｗ相上アームゲート駆動信号、１７１uｎ Ｕ相下アームゲート駆動信号、１７１ｖｎ Ｖ相下アームゲート駆動信号、１７１ｗｎ Ｗ相下アームゲート駆動信号、３１、３２、３３ 直列接続部、３４，３５ 並列接続部、３６ ＤＥＳＡＴ信号、３６ｕｐ Ｕ相上アームＤＥＳＡＴ信号、３６ｕｎ Ｕ相下アームＤＥＳＡＴ信号、３６ｖｐ Ｖ相上アームＤＥＳＡＴ信号、３６ｖｎ Ｖ相下アームＤＥＳＡＴ信号、３６ｗｐ Ｗ相上アームＤＥＳＡＴ信号、３６ｗｎ Ｗ相下アームＤＥＳＡＴ信号、３７ ゲート電圧検出信号、３７ｕｐ Ｕ相上アームゲート電圧検出信号、３７ｕｎ Ｕ相下アームゲート電圧検出信号、３７ｖｐ Ｖ相上アームゲート電圧検出信号、３７ｖｎ Ｖ相下アームゲート電圧検出信号、３７ｗｐ Ｗ相上アームゲート電圧検出信号、３７ｗｎ Ｗ相下アームゲート電圧検出信号、５０ 過電流検出手段、５０ｕｐ Ｕ相上アーム過電流異常検出信号、５０ｖｐ Ｖ相上アーム過電流異常検出信号、５０ｗｐ Ｗ相上アーム過電流異常検出信号、５０ｕｎ Ｕ相下アーム過電流異常検出信号、５０ｖｎ Ｖ相下アーム過電流異常検出信号、５０ｗｎ Ｗ相下アーム過電流異常検出信号、６０ ゲート駆動異常検出手段、６０ｕｐ Ｕ相上アームゲート駆動異常検出信号、６０ｖｐ Ｖ相上アームゲート駆動異常検出信号、６０ｗｐ Ｗ相上アームゲート駆動異常検出信号、６０ｕｎ Ｕ相下アームゲート駆動異常検出信号、６０ｖｎ Ｖ相下アームゲート駆動異常検出信号、６０ｗｎ Ｗ相下アームゲート駆動異常検出信号、７１ 第１のＡＮＤ回路、７２ 第２のＡＮＤ回路、７３ 第３のＡＮＤ回路、７４ 第４のＡＮＤ回路、７１ｐ 上アーム過電流異常検出信号、７２ｐ 上アームゲート駆動異常検出信号、７３ｎ 下アーム過電流異常検出信号、７４ｎ 下アームゲート駆動異常検出信号、１２１、１２２ 抵抗、Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎ 半導体スイッチング素子、ＰＷＭ－ｕｐ Ｕ相上アームＰＷＭ制御信号、ＰＷＭ－ｕｎ Ｕ相下アームＰＷＭ制御信号、ＰＷＭ－ｖｐ Ｖ相上アームＰＷＭ制御信号、
ＰＷＭ－ｖｎ Ｖ相下アームＰＷＭ制御信号、ＰＷＭ－ｗｐ Ｗ相上アームＰＷＭ制御信号、ＰＷＭ－ｗｎ Ｗ相下アームＰＷＭ制御信号、Ａ１ 第１の出力部、Ａ２ 第２の出力部、ＡＳＣ１ 第１のＡＳＣ信号、ＡＳＣ２ 第２のＡＳＣ信号

Claims (7)

1. 上アームの半導体スイッチング素子と下アームの半導体スイッチング素子とを直列に接続した複数の直列回路が互いに並列接続され、前記複数の直列回路の並列接続部が直流電源に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との直列接続部が、交流電動機の電機子巻線に接続され、前記複数の直列回路における前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とのスイッチング制御により、前記直流電源と前記交流電動機との間の電力変換を行なう電力変換回路と、
   前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子とにゲート駆動信号を与えて、前記スイッチング制御を行なう駆動回路と、
   前記複数の直列回路における前記上アームと前記下アームとのうちの、何れか一方のアームの半導体スイッチング素子の全てをオンさせて、前記電力変換回路の短絡制御を行なう短絡制御手段と、
   前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、過電流による異常の有無を検出する過電流検出手段と、
   前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子との、ゲート電圧の異常の有無を検出するゲート駆動異常検出手段と、
   を備え、
   前記短絡制御手段は、
   前記過電流検出手段による前記異常の検出結果と、前記ゲート駆動異常検出手段による前記異常の検出結果と、に基づいて、前記上アームと前記下アームとのうちの何れか一方のアームの全ての半導体スイッチング素子をオンさせて、前記短絡制御を行なうように構成されている、
   ことを特徴とする電力変換装置。
2. 前記過電流検出手段による検出結果が、前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子と、のうちの一方又は双方において異常であり、前記ゲート駆動異常検出手段による検出結果が、前記上アームの半導体スイッチング素子と前記下アームの半導体スイッチング素子と、のうちの一方において異常であるとき、
   前記短絡制御手段は、前記ゲート駆動異常検出手段により異常が検出された側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記ゲート駆動異常検出手段による検出結果のみが異常であるとき、
   前記短絡制御手段は、前記ゲート駆動異常検出手段が前記異常を検出した側のアームとは反対側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
   ことを特徴とする請求項１に記載の電力変換装置。
4. 前記過電流検出手段による検出結果のみが異常であるとき、
   前記短絡制御手段は、前記過電流検出手段が前記異常を検出した側のアームとは反対側のアームの半導体スイッチング素子により前記短絡制御を行なうように構成されている、
   ことを特徴とする請求項１に記載の電力変換装置。
5. 前記短絡制御手段は、ハードウェアにより構成されている、
   ことを特徴とする請求項１から４のうちの何れか一項に記載の電力変換装置。
6. 前記駆動回路は、前記ゲート駆動異常検出手段と、前記過電流検出手段と、のうちの少なくとも一方を備えている、
   ことを特徴とする請求項１から４のうちの何れか一項に記載の電力変換装置。
7. 前記駆動回路は、前記ゲート駆動異常検出手段と、前記過電流検出手段と、のうちの少なくとも一方を備えている、
   ことを特徴とする請求項５に記載の電力変換装置。

Images