[go: up one dir, main page]

JP2024051940A - Power Conversion Equipment - Google Patents

Power Conversion Equipment Download PDF

Info

Publication number
JP2024051940A
JP2024051940A JP2022158338A JP2022158338A JP2024051940A JP 2024051940 A JP2024051940 A JP 2024051940A JP 2022158338 A JP2022158338 A JP 2022158338A JP 2022158338 A JP2022158338 A JP 2022158338A JP 2024051940 A JP2024051940 A JP 2024051940A
Authority
JP
Japan
Prior art keywords
voltage
circuit
operating state
switching
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022158338A
Other languages
Japanese (ja)
Other versions
JP7789650B2 (en
Inventor
和洋 萩田
Kazuhiro HAGITA
正治 森次
Masaharu Moritsugu
孝道 菅原
Takamichi Sugawara
琢磨 富永
Takuma Tominaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2022158338A priority Critical patent/JP7789650B2/en
Publication of JP2024051940A publication Critical patent/JP2024051940A/en
Application granted granted Critical
Publication of JP7789650B2 publication Critical patent/JP7789650B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide a power conversion device capable of reducing energy loss.SOLUTION: A power conversion device according to one embodiment of the disclosure includes a first power terminal, a switching circuit including first and second switching elements connected in series through a connection node, a trans, a rectifier circuit, a filter circuit, a second power terminal, a control circuit, a voltage generation circuit, and a driving unit including a diode, a capacitor, and a driving circuit that drives the first switching element using the voltage between both ends of the capacitor as a power source voltage. The control circuit repeatedly changes the operation state of the switching circuit in the order of a first operation state in which the first and second switching elements are kept off, a second operation state in which the first switching element is kept off and the second switching element performs a switching operation, and a third operation state in which the first and second switching elements perform the switching operation.SELECTED DRAWING: Figure 10

Description

本発明は、電力を変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts electric power.

電力変換装置には、ブートストラップ動作により駆動信号を生成し、生成した駆動信号を用いてスイッチング回路のスイッチング素子を駆動するものがある。例えば、特許文献1には、バーストモードにおいて、下側のスイッチング素子のスイッチング動作を継続して行わせるとともに、上側のスイッチング素子のスイッチング動作を間欠的に行わせることにより、ブートストラップキャパシタの電圧を維持させる技術が開示されている。 Some power conversion devices generate a drive signal by bootstrap operation and use the generated drive signal to drive the switching elements of a switching circuit. For example, Patent Document 1 discloses a technology that maintains the voltage of a bootstrap capacitor in burst mode by continuously switching the lower switching elements and intermittently switching the upper switching elements.

特開2019-198134号公報JP 2019-198134 A

電力変換装置では、エネルギー損失が低いことが望まれており、さらなるエネルギー損失の低減が期待されている。 In power conversion devices, low energy loss is desirable, and further reductions in energy loss are anticipated.

エネルギー損失を低減することができる電力変換装置を提供することが望ましい。 It is desirable to provide a power conversion device that can reduce energy loss.

本発明の一実施の形態に係る電力変換装置は、第1の電力端子と、スイッチング回路と、トランスと、整流回路と、平滑回路と、第2の電力端子と、制御回路と、電圧生成回路と、駆動部とを備えている。第1の電力端子は、第1の端子および第2の端子を含むものである。スイッチング回路は、第1の端子および第2の端子を結ぶ経路において接続ノードを介して直列に接続された第1のスイッチング素子および第2のスイッチング素子を有するものである。トランスは、スイッチング回路に接続された第1の巻線と、第2の巻線とを有するものである。整流回路は、第2の巻線に接続されたものである。平滑回路は、整流回路に接続されたものである。第2の電力端子は、平滑回路に接続されたものである。制御回路は、スイッチング回路の動作を制御可能なものである。電圧生成回路は、所定の電圧を生成するものである。駆動部は、電圧生成回路の出力端子に導かれたアノードと、カソードとを有するダイオードと、ダイオードのカソードに導かれた一端と接続ノードに接続された他端とを有するキャパシタと、キャパシタの両端間の電圧を電源電圧として用いることにより、制御回路から供給された制御信号に基づいて第1のスイッチング素子を駆動可能な駆動回路とを有するものである。制御回路は、スイッチング回路の動作状態を、第1のスイッチング素子および第2のスイッチング素子がともにオフ状態を維持する第1の動作状態、第1のスイッチング素子がオフ状態を維持し第2のスイッチング素子がスイッチング動作を行う第2の動作状態、および第1のスイッチング素子および第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態の順で繰り返し変化させることが可能なものである。 A power conversion device according to one embodiment of the present invention includes a first power terminal, a switching circuit, a transformer, a rectifier circuit, a smoothing circuit, a second power terminal, a control circuit, a voltage generating circuit, and a drive unit. The first power terminal includes a first terminal and a second terminal. The switching circuit has a first switching element and a second switching element connected in series via a connection node in a path connecting the first terminal and the second terminal. The transformer has a first winding connected to the switching circuit and a second winding. The rectifier circuit is connected to the second winding. The smoothing circuit is connected to the rectifier circuit. The second power terminal is connected to the smoothing circuit. The control circuit is capable of controlling the operation of the switching circuit. The voltage generating circuit generates a predetermined voltage. The driving unit includes a diode having an anode and a cathode connected to the output terminal of the voltage generating circuit, a capacitor having one end connected to the cathode of the diode and the other end connected to the connection node, and a driving circuit capable of driving the first switching element based on a control signal supplied from the control circuit by using the voltage between both ends of the capacitor as a power supply voltage. The control circuit is capable of repeatedly changing the operating state of the switching circuit in the order of a first operating state in which both the first switching element and the second switching element maintain an off state, a second operating state in which the first switching element maintains an off state and the second switching element performs a switching operation, and a third operating state in which both the first switching element and the second switching element perform a switching operation.

本発明の一実施の形態に係る電力変換装置によれば、エネルギー損失を低減することができる。 The power conversion device according to one embodiment of the present invention can reduce energy loss.

本発明の一実施の形態に係る電力変換装置の一構成例を表す回路図である。1 is a circuit diagram illustrating an example of a configuration of a power conversion device according to an embodiment of the present invention. 図1に示した電力変換装置における電圧生成回路および4つの駆動部の一構成例を表す回路図である。2 is a circuit diagram illustrating a configuration example of a voltage generating circuit and four driving units in the power conversion device illustrated in FIG. 1 . 図1に示した電力変換装置の一動作例を表すタイミング波形図である。2 is a timing waveform diagram illustrating an example of an operation of the power conversion device illustrated in FIG. 1. 図1に示した電力変換装置の一動作状態を表す説明図である。FIG. 2 is an explanatory diagram illustrating one operation state of the power conversion device illustrated in FIG. 1 . 図1に示した電力変換装置の他の一動作状態を表す説明図である。1. FIG. 4 is an explanatory diagram illustrating another operating state of the power conversion device shown in FIG. 図1に示した電力変換装置の起動時における一動作例を表す説明図である。2 is an explanatory diagram illustrating an example of an operation at the time of start-up of the power conversion device illustrated in FIG. 1. 図1に示した電力変換装置の起動時における一動作例を表すタイミング図である。2 is a timing chart illustrating an example of an operation at the start-up of the power conversion device illustrated in FIG. 1. 図1に示した電力変換装置のバーストモードにおける一動作例を表すタイミング波形図である。2 is a timing waveform diagram illustrating an example of an operation of the power conversion device illustrated in FIG. 1 in a burst mode. 図1に示した電力変換装置のバーストモードにおける一動作例を表すフローチャートである。4 is a flowchart illustrating an example of an operation in a burst mode of the power conversion device illustrated in FIG. 1 . 図1に示した電力変換装置のバーストモードにおける一動作例を表すタイミング図である。2 is a timing diagram illustrating an example of an operation of the power conversion device illustrated in FIG. 1 in a burst mode. 図1に示した電力変換装置のバーストモードにおける他の一動作例を表すタイミング図である。1. FIG. 4 is a timing diagram illustrating another example of operation in the burst mode of the power conversion device illustrated in FIG. 変形例に係る電力変換装置の一構成例を表す回路図である。FIG. 11 is a circuit diagram illustrating a configuration example of a power conversion device according to a modified example.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。 The following describes in detail the embodiments of the present invention with reference to the drawings.

<実施の形態>
[構成例]
図1は、本発明の一実施の形態に係る電力変換装置1の一構成例を表すものである。電力変換装置1は、バッテリBHから供給された電圧を降圧することにより、電力を変換し、変換された電力を負荷LDに供給するDC/DCコンバータである。
<Embodiment>
[Configuration example]
1 shows an example of the configuration of a power conversion device 1 according to an embodiment of the present invention. The power conversion device 1 is a DC/DC converter that converts power by stepping down a voltage supplied from a battery BH and supplies the converted power to a load LD.

電力変換装置1は、端子T11,T12と、電圧生成回路20と、スイッチング回路12と、絶縁部31A,31Cと、駆動部32A~32Dと、トランス13と、整流回路14と、平滑回路15と、電圧センサ18と、制御回路19と、端子T21,T22とを有している。バッテリBH、電圧生成回路20、スイッチング回路12、および駆動部32A~32Dは、電力変換装置1の1次側回路を構成し、整流回路14、平滑回路15、電圧センサ18、および負荷LDは、電力変換装置1の2次側回路を構成する。 The power conversion device 1 has terminals T11, T12, a voltage generation circuit 20, a switching circuit 12, insulating units 31A, 31C, drive units 32A to 32D, a transformer 13, a rectifier circuit 14, a smoothing circuit 15, a voltage sensor 18, a control circuit 19, and terminals T21, T22. The battery BH, the voltage generation circuit 20, the switching circuit 12, and the drive units 32A to 32D constitute the primary circuit of the power conversion device 1, and the rectifier circuit 14, the smoothing circuit 15, the voltage sensor 18, and the load LD constitute the secondary circuit of the power conversion device 1.

端子T11,T12は、電力変換装置1の電力入力端子である。電力変換装置1内において、端子T11は電圧線L11に接続され、端子T12は基準電圧線L12に接続される。 Terminals T11 and T12 are power input terminals of the power conversion device 1. Within the power conversion device 1, terminal T11 is connected to the voltage line L11, and terminal T12 is connected to the reference voltage line L12.

電圧生成回路20は、バッテリBHから供給された電力に基づいて、所定の電圧V20を生成するように構成される。 The voltage generation circuit 20 is configured to generate a predetermined voltage V20 based on the power supplied from the battery BH.

図2は、電力変換装置1の1次側回路のより具体的な回路構成の一例を表すものである。 電圧生成回路20は、この例では、絶縁型のDC/DCコンバータであり、バッテリBHから供給された200V~400V程度の直流電圧を、15V程度の直流電圧である電圧V20に変換する。電圧生成回路20は、トランス21と、トランジスタ22と、ダイオード23と、キャパシタ24と、電圧制御回路25とを有している。 Figure 2 shows an example of a more specific circuit configuration of the primary side circuit of the power conversion device 1. In this example, the voltage generation circuit 20 is an isolated DC/DC converter, and converts a DC voltage of about 200V to 400V supplied from the battery BH into a voltage V20, which is a DC voltage of about 15V. The voltage generation circuit 20 has a transformer 21, a transistor 22, a diode 23, a capacitor 24, and a voltage control circuit 25.

トランス21は、巻線21A,21Bを有している。巻線21Aの一端は電圧線L11に接続され、他端はトランジスタ22のドレインに接続される。巻線21Bの一端は基準電圧線L12に接続され、他端はダイオード23のアノードに接続される。 The transformer 21 has windings 21A and 21B. One end of the winding 21A is connected to the voltage line L11, and the other end is connected to the drain of the transistor 22. One end of the winding 21B is connected to the reference voltage line L12, and the other end is connected to the anode of the diode 23.

トランジスタ22は、例えばN型の電界効果トランジスタを用いて構成される。なお、この例では、N型の電界効果トランジスタを用いたが、スイッチング素子であればどのようなものを用いてもよい。トランジスタ22のゲートには電圧制御回路25から供給された制御信号が供給され、ドレインはトランス21の巻線21Aの他端に接続され、ソースは基準電圧線L12に接続される。 Transistor 22 is configured, for example, using an N-type field effect transistor. Note that in this example, an N-type field effect transistor is used, but any switching element may be used. A control signal is supplied from voltage control circuit 25 to the gate of transistor 22, the drain is connected to the other end of winding 21A of transformer 21, and the source is connected to reference voltage line L12.

ダイオード23のアノードはトランス21の巻線21Bの他端に接続され、カソードはノードN3に接続される。 The anode of diode 23 is connected to the other end of winding 21B of transformer 21, and the cathode is connected to node N3.

キャパシタ24は、電解コンデンサであり、一端はノードN3に接続され、他端は基準電圧線L12に接続される。 Capacitor 24 is an electrolytic capacitor, one end of which is connected to node N3 and the other end of which is connected to reference voltage line L12.

電圧制御回路25は、ノードN3における電圧V20に基づいて、トランジスタ22のスイッチング動作を制御するように構成される。電圧制御回路25は、ノードN3の電圧V20が所定の電圧(この例では15V)になるように、トランジスタ22のスイッチング動作を制御するようになっている。 The voltage control circuit 25 is configured to control the switching operation of the transistor 22 based on the voltage V20 at the node N3. The voltage control circuit 25 controls the switching operation of the transistor 22 so that the voltage V20 at the node N3 becomes a predetermined voltage (15 V in this example).

なお、この例では、トランス21を有する絶縁型の降圧コンバータ回路を用いて電圧生成回路20を構成したが、これに限定されるものではなく、これに代えて、例えば、非絶縁型の降圧コンバータ回路を用いて電圧生成回路20を構成してもよい。 In this example, the voltage generating circuit 20 is configured using an isolated step-down converter circuit having a transformer 21, but this is not limited to this. Instead, for example, the voltage generating circuit 20 may be configured using a non-isolated step-down converter circuit.

この構成により、電圧生成回路20は、直流電圧である電圧V20を生成する。そして、電圧生成回路20は、生成した電圧V20を、絶縁部31A,31Cおよび駆動部32A,32B,32C,32Dに供給するようになっている。 With this configuration, the voltage generating circuit 20 generates a voltage V20, which is a DC voltage. The voltage generating circuit 20 then supplies the generated voltage V20 to the insulating units 31A and 31C and the driving units 32A, 32B, 32C, and 32D.

スイッチング回路12(図1)は、バッテリBHから供給された直流電圧を交流電圧に変換するように構成される。スイッチング回路12は、フルブリッジ型の回路であり、トランジスタSA~SDを有している。トランジスタSA~SDは、ゲート信号GA1~GD1に基づいてそれぞれスイッチング動作を行うスイッチング素子である。トランジスタSA~SDは、例えばN型の電界効果トランジスタ(FET:Field Effect Transistor)を用いて構成される。トランジスタSA~SDは、ボディダイオードDA~DDをそれぞれ有している。例えば、ボディダイオードDAのアノードはトランジスタSAの本体のソースに接続され、カソードはトランジスタSAの本体のドレインに接続される。ボディダイオードDB~DDについても同様である。なお、この例では、N型の電界効果トランジスタを用いたが、スイッチング素子であればどのようなものを用いてもよい。 The switching circuit 12 (FIG. 1) is configured to convert the DC voltage supplied from the battery BH into an AC voltage. The switching circuit 12 is a full-bridge type circuit and has transistors SA to SD. The transistors SA to SD are switching elements that perform switching operations based on gate signals GA1 to GD1, respectively. The transistors SA to SD are configured using, for example, N-type field effect transistors (FETs). The transistors SA to SD each have body diodes DA to DD. For example, the anode of the body diode DA is connected to the source of the body of the transistor SA, and the cathode is connected to the drain of the body of the transistor SA. The same is true for the body diodes DB to DD. Note that in this example, N-type field effect transistors are used, but any switching element may be used.

トランジスタSAは、電圧線L11とノードN1とを結ぶ経路に設けられ、オン状態になることによりノードN1を電圧線L11に接続するように構成される。トランジスタSAのドレインは電圧線L11に接続され、ゲートにはゲート信号GA1が供給され、ソースはノードN1に接続される。トランジスタSBは、ノードN1と基準電圧線L12とを結ぶ経路に設けられ、オン状態になることによりノードN1を基準電圧線L12に接続するように構成される。トランジスタSBのドレインはノードN1に接続され、ゲートにはゲート信号GB1が供給され、ソースは基準電圧線L12に接続される。ノードN1は、トランジスタSAのソースとトランジスタSBのドレインとの接続点である。 Transistor SA is provided in a path connecting voltage line L11 and node N1, and is configured to connect node N1 to voltage line L11 when it is turned on. The drain of transistor SA is connected to voltage line L11, its gate is supplied with gate signal GA1, and its source is connected to node N1. Transistor SB is provided in a path connecting node N1 and reference voltage line L12, and is configured to connect node N1 to reference voltage line L12 when it is turned on. The drain of transistor SB is connected to node N1, its gate is supplied with gate signal GB1, and its source is connected to reference voltage line L12. Node N1 is the connection point between the source of transistor SA and the drain of transistor SB.

トランジスタSCは、電圧線L11とノードN2とを結ぶ経路に設けられ、オン状態になることによりノードN2を電圧線L11に接続するように構成される。トランジスタSCのドレインは電圧線L11に接続され、ゲートにはゲート信号GC1が供給され、ソースはノードN2に接続される。トランジスタSDは、ノードN2と基準電圧線L12とを結ぶ経路に設けられ、オン状態になることによりノードN2を基準電圧線L12に接続するように構成される。トランジスタSDのドレインはノードN2に接続され、ゲートにはゲート信号GD1が供給され、ソースは基準電圧線L12に接続される。ノードN2は、トランジスタSCのソースとトランジスタSDのドレインとの接続点である。 Transistor SC is provided in a path connecting voltage line L11 and node N2, and is configured to connect node N2 to voltage line L11 when it is turned on. The drain of transistor SC is connected to voltage line L11, the gate is supplied with gate signal GC1, and the source is connected to node N2. Transistor SD is provided in a path connecting node N2 and reference voltage line L12, and is configured to connect node N2 to reference voltage line L12 when it is turned on. The drain of transistor SD is connected to node N2, the gate is supplied with gate signal GD1, and the source is connected to reference voltage line L12. Node N2 is the connection point between the source of transistor SC and the drain of transistor SD.

絶縁部31Aは、制御回路19から供給されたゲート信号GAに基づいて、ゲート信号GAと電気的に絶縁されたゲート信号GA0を生成するように構成される。絶縁部31Aは、例えば、フォトカプラなどの絶縁素子を用いて構成される。なお、これに限定されるものではなく、ゲート信号GAおよびゲート信号GA0が電気的に絶縁される様々な回路を用いることができる。 The insulating unit 31A is configured to generate a gate signal GA0 that is electrically insulated from the gate signal GA based on the gate signal GA supplied from the control circuit 19. The insulating unit 31A is configured using an insulating element such as a photocoupler, for example. Note that this is not limited to this, and various circuits that electrically insulate the gate signal GA and the gate signal GA0 can be used.

駆動部32Aは、電圧生成回路20から供給された電圧V20、および絶縁部31Aから供給されたゲート信号GA0に基づいて、ゲート信号GA1を生成し、このゲート信号GA1を用いてトランジスタSAを駆動するように構成される。 The driving unit 32A is configured to generate a gate signal GA1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GA0 supplied from the insulating unit 31A, and to drive the transistor SA using this gate signal GA1.

図2に示したように、駆動部32Aは、ダイオード33と、抵抗素子34と、キャパシタ35と、駆動回路36と、抵抗素子37とを有している。ダイオード33のアノードはノードN3に接続され、カソードは抵抗素子34に接続される。このダイオード33のアノードには、電圧生成回路20から電圧V20が供給される。抵抗素子34の一端はダイオード33のカソードに接続され、他端はキャパシタ35および駆動回路36の電源端子に接続される。キャパシタ35の一端は抵抗素子34の他端および駆動回路36の電源端子に接続され、他端はノードN1に接続される。駆動回路36の入力端子にはゲート信号GA0が供給され、出力端子は抵抗素子37に接続され、電源端子は抵抗素子34の他端およびキャパシタ35の一端に接続され、基準電源端子はノードN1に接続される。このように、駆動回路36の電源端子はキャパシタ35の一端に接続され、基準電源端子はキャパシタ35の他端に接続されるので、駆動回路36は、キャパシタ35の両端間の電圧を電源電圧として用いることにより動作を行う。抵抗素子37の一端は駆動回路36の出力端子に接続され、他端はトランジスタSAのゲートに接続される。この構成により、駆動部32Aは、ブートストラップ動作を行うことにより、トランジスタSAを駆動するようになっている。 2, the driving unit 32A has a diode 33, a resistive element 34, a capacitor 35, a driving circuit 36, and a resistive element 37. The anode of the diode 33 is connected to the node N3, and the cathode is connected to the resistive element 34. The anode of the diode 33 is supplied with a voltage V20 from the voltage generating circuit 20. One end of the resistive element 34 is connected to the cathode of the diode 33, and the other end is connected to the capacitor 35 and the power supply terminal of the driving circuit 36. One end of the capacitor 35 is connected to the other end of the resistive element 34 and the power supply terminal of the driving circuit 36, and the other end is connected to the node N1. The input terminal of the driving circuit 36 is supplied with a gate signal GA0, the output terminal is connected to the resistive element 37, the power supply terminal is connected to the other end of the resistive element 34 and one end of the capacitor 35, and the reference power supply terminal is connected to the node N1. In this way, the power supply terminal of the drive circuit 36 is connected to one end of the capacitor 35, and the reference power supply terminal is connected to the other end of the capacitor 35, so that the drive circuit 36 operates by using the voltage across the capacitor 35 as the power supply voltage. One end of the resistive element 37 is connected to the output terminal of the drive circuit 36, and the other end is connected to the gate of the transistor SA. With this configuration, the drive unit 32A drives the transistor SA by performing a bootstrap operation.

駆動部32B(図1)は、電圧生成回路20から供給された電圧V20、および制御回路19から供給されたゲート信号GBに基づいて、ゲート信号GB1を生成し、このゲート信号GB1を用いてトランジスタSBを駆動するように構成される。 The driving unit 32B (Figure 1) is configured to generate a gate signal GB1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GB supplied from the control circuit 19, and to drive the transistor SB using this gate signal GB1.

図2に示したように駆動部32Bは、キャパシタ45と、駆動回路46と、抵抗素子47とを有している。キャパシタ45の一端はノードN3に接続され、他端は基準電圧線L12に接続される。このキャパシタ45の一端には、電圧生成回路20から電圧V20が供給される。駆動回路46の入力端子にはゲート信号GBが供給され、出力端子は抵抗素子47に接続され、電源端子はノードN3に接続され、基準電源端子は基準電圧線L12に接続される。このように、駆動回路46の電源端子はキャパシタ45の一端に接続され、基準電源端子はキャパシタ45の他端に接続されるので、駆動回路46は、キャパシタ45の両端間の電圧を電源電圧として用いることにより動作を行う。抵抗素子47の一端は駆動回路46の出力端子に接続され、他端はトランジスタSBのゲートに接続される。この構成により、駆動部32Bは、トランジスタSBを駆動するようになっている。 2, the driving unit 32B has a capacitor 45, a driving circuit 46, and a resistive element 47. One end of the capacitor 45 is connected to the node N3, and the other end is connected to the reference voltage line L12. The voltage V20 is supplied to one end of the capacitor 45 from the voltage generating circuit 20. The gate signal GB is supplied to the input terminal of the driving circuit 46, the output terminal is connected to the resistive element 47, the power supply terminal is connected to the node N3, and the reference power supply terminal is connected to the reference voltage line L12. In this way, the power supply terminal of the driving circuit 46 is connected to one end of the capacitor 45, and the reference power supply terminal is connected to the other end of the capacitor 45, so that the driving circuit 46 operates by using the voltage between both ends of the capacitor 45 as the power supply voltage. One end of the resistive element 47 is connected to the output terminal of the driving circuit 46, and the other end is connected to the gate of the transistor SB. With this configuration, the driving unit 32B drives the transistor SB.

絶縁部31Cは、絶縁部31Aと同様に、制御回路19から供給されたゲート信号GCに基づいて、ゲート信号GCと電気的に絶縁されたゲート信号GC0を生成するように構成される。 Like the insulating unit 31A, the insulating unit 31C is configured to generate a gate signal GC0 that is electrically insulated from the gate signal GC based on the gate signal GC supplied from the control circuit 19.

駆動部32C(図1)は、電圧生成回路20から供給された電圧V20、および絶縁部31Cから供給されたゲート信号GC0に基づいて、ゲート信号GC1を生成し、このゲート信号GC1を用いてトランジスタSCを駆動するように構成される。図2に示したように、駆動部32Cは、駆動部32Aと同様に、ダイオード33と、抵抗素子34と、キャパシタ35と、駆動回路36と、抵抗素子37とを有している。駆動部32Cの回路構成は、駆動部32Aの回路構成と同様である。この構成により、駆動部32Cは、ブートストラップ動作を行うことにより、トランジスタSCを駆動するようになっている。 The driving unit 32C (FIG. 1) is configured to generate a gate signal GC1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GC0 supplied from the insulating unit 31C, and to drive the transistor SC using this gate signal GC1. As shown in FIG. 2, the driving unit 32C has a diode 33, a resistive element 34, a capacitor 35, a driving circuit 36, and a resistive element 37, similar to the driving unit 32A. The circuit configuration of the driving unit 32C is similar to that of the driving unit 32A. With this configuration, the driving unit 32C drives the transistor SC by performing a bootstrap operation.

駆動部32D(図1)は、電圧生成回路20から供給された電圧V20、および制御回路19から供給されたゲート信号GDに基づいて、ゲート信号GD1を生成し、このゲート信号GD1を用いてトランジスタSDを駆動するように構成される。図2に示したように、駆動部32Dは、駆動部32Bと同様に、キャパシタ45と、駆動回路46と、抵抗素子47とを有している。駆動部32Dの回路構成は、駆動部32Bの回路構成と同様である。この構成により、駆動部32Dは、トランジスタSDを駆動するようになっている。 Driver 32D (FIG. 1) is configured to generate gate signal GD1 based on voltage V20 supplied from voltage generating circuit 20 and gate signal GD supplied from control circuit 19, and to drive transistor SD using this gate signal GD1. As shown in FIG. 2, driver 32D has a capacitor 45, driver circuit 46, and resistor element 47, similar to driver 32B. The circuit configuration of driver 32D is similar to that of driver 32B. With this configuration, driver 32D drives transistor SD.

トランス13(図1)は、1次側回路と2次側回路とを直流的に絶縁するとともに交流的に接続し、1次側回路から供給された交流電圧を、トランス13の変成比Nで変換し、変換された交流電圧を2次側回路に供給するように構成される。トランス13は、巻線13A,13B,13Cを有している。巻線13Aの一端はスイッチング回路12におけるノードN1に接続され、他端はスイッチング回路12におけるノードN2に接続される。巻線13Bの一端は整流回路14におけるダイオードD1(後述)のアノードに接続され、他端は巻線13Cの一端および基準電圧線L22に接続される。巻線13Cの一端は巻線13Bの他端および基準電圧線L22に接続され、他端は整流回路14におけるダイオードD2(後述)のアノードに接続される。 The transformer 13 (Fig. 1) is configured to insulate the primary circuit and the secondary circuit from a DC point of view and to connect them from an AC point of view, convert the AC voltage supplied from the primary circuit at a transformation ratio N of the transformer 13, and supply the converted AC voltage to the secondary circuit. The transformer 13 has windings 13A, 13B, and 13C. One end of the winding 13A is connected to a node N1 in the switching circuit 12, and the other end is connected to a node N2 in the switching circuit 12. One end of the winding 13B is connected to the anode of a diode D1 (described later) in the rectifier circuit 14, and the other end is connected to one end of the winding 13C and the reference voltage line L22. One end of the winding 13C is connected to the other end of the winding 13B and the reference voltage line L22, and the other end is connected to the anode of a diode D2 (described later) in the rectifier circuit 14.

整流回路14は、トランス13の巻線13B,13Cから出力された交流電圧を整流するように構成される。整流回路14は、ダイオードD1,D2を有している。ダイオードD1のアノードはトランス13の巻線13Bの一端に接続され、カソードはダイオードD2のカソードおよび平滑回路15のインダクタ16(後述)に接続される。ダイオードD2のアノードはトランス13の巻線13Cの他端に接続され、カソードはダイオードD1のカソードおよび平滑回路15のインダクタ16に接続される。 The rectifier circuit 14 is configured to rectify the AC voltage output from the windings 13B and 13C of the transformer 13. The rectifier circuit 14 has diodes D1 and D2. The anode of the diode D1 is connected to one end of the winding 13B of the transformer 13, and the cathode is connected to the cathode of the diode D2 and the inductor 16 (described later) of the smoothing circuit 15. The anode of the diode D2 is connected to the other end of the winding 13C of the transformer 13, and the cathode is connected to the cathode of the diode D1 and the inductor 16 of the smoothing circuit 15.

平滑回路15は、整流回路14から供給された電圧を平滑化するように構成される。平滑回路15は、インダクタ16と、キャパシタ17とを有している。インダクタ16の一端は整流回路14のダイオードD1,D2のカソードに接続され、他端は電圧線L21に接続される。キャパシタ17の一端は電圧線L21に接続され、他端は基準電圧線L22に接続される。 The smoothing circuit 15 is configured to smooth the voltage supplied from the rectifier circuit 14. The smoothing circuit 15 has an inductor 16 and a capacitor 17. One end of the inductor 16 is connected to the cathodes of the diodes D1 and D2 of the rectifier circuit 14, and the other end is connected to the voltage line L21. One end of the capacitor 17 is connected to the voltage line L21, and the other end is connected to the reference voltage line L22.

電圧センサ18は、電圧線L21における電圧を検出するように構成される。電圧センサ18の一端は電圧線L21に接続され、他端は基準電圧線L22に接続される。電圧センサ18は、基準電圧線L22での電圧を基準とした電圧線L21での電圧を、電圧VLとして検出する。そして、電圧センサ18は、電圧VLの検出結果を制御回路19に供給するようになっている。 The voltage sensor 18 is configured to detect the voltage on the voltage line L21. One end of the voltage sensor 18 is connected to the voltage line L21, and the other end is connected to the reference voltage line L22. The voltage sensor 18 detects the voltage on the voltage line L21 based on the voltage on the reference voltage line L22 as voltage VL. The voltage sensor 18 then supplies the detection result of voltage VL to the control circuit 19.

制御回路19は、電圧センサ18により検出された電圧VLに基づいて、スイッチング回路12の動作を制御することにより、電力変換装置1の動作を制御するように構成される。具体的には、制御回路19は、電圧VLに基づいてゲート信号GA~GDを生成し、このゲート信号GA~GDを用いてPWM(Pulse Width Modulation)制御を行うことにより、電力変換装置1の動作を制御するようになっている。 The control circuit 19 is configured to control the operation of the power conversion device 1 by controlling the operation of the switching circuit 12 based on the voltage VL detected by the voltage sensor 18. Specifically, the control circuit 19 generates gate signals GA to GD based on the voltage VL, and uses the gate signals GA to GD to perform PWM (Pulse Width Modulation) control, thereby controlling the operation of the power conversion device 1.

端子T21,T22は、電力変換装置1が生成した電圧を負荷LDに供給するように構成される。電力変換装置1内において、端子T21は電圧線L21に接続され、端子T22は基準電圧線L22に接続される。 The terminals T21 and T22 are configured to supply the voltage generated by the power conversion device 1 to the load LD. In the power conversion device 1, the terminal T21 is connected to the voltage line L21, and the terminal T22 is connected to the reference voltage line L22.

後述するように、電力変換装置1は、負荷が軽い場合には、バーストモードで動作する。このバーストモードでは、4つのトランジスタSA~SDは、間欠的にスイッチング動作を行う。例えば、4つのトランジスタSA~SDがオフ状態である期間が長い場合において、その後にトランジスタSA~SDのスイッチング動作が開始する場合には、まずトランジスタSB,SDがスイッチング動作を開始することにより、電力変換装置1は、駆動部32A,32Cにおけるキャパシタ35を充電する。そして、その後にトランジスタSA,SCのスイッチング動作が開始する。これにより、電力変換装置1では、バーストモードで動作する際に、エネルギー損失を低減することができるようになっている。 As described below, when the load is light, the power conversion device 1 operates in burst mode. In this burst mode, the four transistors SA to SD perform intermittent switching operations. For example, when the four transistors SA to SD are in the off state for a long period of time, and the switching operation of the transistors SA to SD starts after that, the transistors SB and SD start switching operation first, causing the power conversion device 1 to charge the capacitor 35 in the drive units 32A and 32C. Then, the switching operation of the transistors SA and SC starts. This allows the power conversion device 1 to reduce energy loss when operating in burst mode.

ここで、端子T11,T12は、本開示における「第1の電力端子」の一具体例に対応する。スイッチング回路12は、本開示における「スイッチング回路」の一具体例に対応する。トランス13は、本開示における「トランス」の一具体例に対応する。巻線13Aは、本開示における「第1の巻線」の一具体例に対応する。巻線13B,13Cは、本開示における「第2の巻線」の一具体例に対応する。整流回路14は、本開示における「整流回路」の一具体例に対応する。平滑回路15は、ここで、本開示における「平滑回路」の一具体例に対応する。端子T21,T22は、本開示における「第2の電力端子」の一具体例に対応する。制御回路19は、本開示における「制御回路」の一具体例に対応する。絶縁部31Aおよび駆動部32Aは、本開示における「駆動部」の一具体例に対応する。駆動部32Aのダイオード33は、本開示における「ダイオード」の一具体例に対応する。駆動部32Aのキャパシタ35は、本開示における「キャパシタ」の一具体例に対応する。駆動部32Aの駆動回路36は、本開示における「駆動回路」の一具体例に対応する。端子T21,T22は、本開示における「第2の電力端子」の一具体例に対応する。 Here, the terminals T11 and T12 correspond to a specific example of a "first power terminal" in this disclosure. The switching circuit 12 corresponds to a specific example of a "switching circuit" in this disclosure. The transformer 13 corresponds to a specific example of a "transformer" in this disclosure. The winding 13A corresponds to a specific example of a "first winding" in this disclosure. The windings 13B and 13C correspond to a specific example of a "second winding" in this disclosure. The rectifier circuit 14 corresponds to a specific example of a "rectifier circuit" in this disclosure. The smoothing circuit 15 corresponds to a specific example of a "smoothing circuit" in this disclosure. The terminals T21 and T22 correspond to a specific example of a "second power terminal" in this disclosure. The control circuit 19 corresponds to a specific example of a "control circuit" in this disclosure. The insulating unit 31A and the driving unit 32A correspond to a specific example of a "driving unit" in this disclosure. The diode 33 of the driving unit 32A corresponds to a specific example of a "diode" in this disclosure. Capacitor 35 of drive unit 32A corresponds to a specific example of a "capacitor" in this disclosure. Drive circuit 36 of drive unit 32A corresponds to a specific example of a "drive circuit" in this disclosure. Terminals T21 and T22 correspond to a specific example of a "second power terminal" in this disclosure.

[動作および作用]
続いて、本実施の形態の電力変換装置1の動作および作用について説明する。
[Actions and Functions]
Next, the operation and function of the power conversion device 1 of the present embodiment will be described.

(全体動作概要)
まず、図1を参照して、電力変換装置1の全体動作概要を説明する。電圧生成回路20は、バッテリBHから供給された電力に基づいて、所定の電圧V20を生成し、この電圧V20を絶縁部31A,31Cおよび駆動部32A,32B,32C,32Dに供給する。絶縁部31Aは、制御回路19から供給されたゲート信号GAに基づいて、ゲート信号GAと電気的に絶縁されたゲート信号GA0を生成する。駆動部32Aは、電圧生成回路20から供給された電圧V20、および絶縁部31Aから供給されたゲート信号GA0に基づいて、ゲート信号GA1を生成し、このゲート信号GA1を用いてトランジスタSAを駆動する。駆動部32Bは、電圧生成回路20から供給された電圧V20、および制御回路19から供給されたゲート信号GBに基づいて、ゲート信号GB1を生成し、このゲート信号GB1を用いてトランジスタSBを駆動する。絶縁部31Cは、制御回路19から供給されたゲート信号GCに基づいて、ゲート信号GCと電気的に絶縁されたゲート信号GC0を生成する。駆動部32Cは、電圧生成回路20から供給された電圧V20、および絶縁部31Cから供給されたゲート信号GC0に基づいて、ゲート信号GC1を生成し、このゲート信号GC1を用いてトランジスタSCを駆動する。駆動部32Dは、電圧生成回路20から供給された電圧V20、および制御回路19から供給されたゲート信号GDに基づいて、ゲート信号GD1を生成し、このゲート信号GD1を用いてトランジスタSDを駆動する。トランジスタSA~SDは、ゲート信号GA1~GD1に基づいてそれぞれスイッチング動作を行う。トランス13は、1次側回路と2次側回路とを直流的に絶縁するとともに交流的に接続し、1次側回路から供給された交流電圧を、トランス13の変成比Nで変換し、変換された交流電圧を2次側回路に供給する。整流回路14は、トランス13の巻線13B,13Cから出力された交流電圧を整流する。平滑回路15は、整流回路14から供給された電圧を平滑化する。電圧センサ18は、電圧線L21における電圧を検出する。制御回路19は、電圧センサ18により検出された電圧VLに基づいて、スイッチング回路12の動作を制御することにより、電力変換装置1の動作を制御する。
(Overall operation overview)
First, an overview of the overall operation of the power conversion device 1 will be described with reference to Fig. 1. The voltage generating circuit 20 generates a predetermined voltage V20 based on the power supplied from the battery BH, and supplies the voltage V20 to the insulating units 31A and 31C and the driving units 32A, 32B, 32C, and 32D. The insulating unit 31A generates a gate signal GA0 electrically insulated from the gate signal GA based on the gate signal GA supplied from the control circuit 19. The driving unit 32A generates a gate signal GA1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GA0 supplied from the insulating unit 31A, and drives the transistor SA using the gate signal GA1. The driving unit 32B generates a gate signal GB1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GB supplied from the control circuit 19, and drives the transistor SB using the gate signal GB1. The insulating unit 31C generates a gate signal GC0 electrically insulated from the gate signal GC based on the gate signal GC supplied from the control circuit 19. The driving unit 32C generates a gate signal GC1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GC0 supplied from the insulating unit 31C, and drives the transistor SC using this gate signal GC1. The driving unit 32D generates a gate signal GD1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GD supplied from the control circuit 19, and drives the transistor SD using this gate signal GD1. The transistors SA to SD perform switching operations based on the gate signals GA1 to GD1, respectively. The transformer 13 insulates the primary side circuit and the secondary side circuit in a DC manner and connects them in an AC manner, converts the AC voltage supplied from the primary side circuit at a transformation ratio N of the transformer 13, and supplies the converted AC voltage to the secondary side circuit. The rectifier circuit 14 rectifies the AC voltage output from the windings 13B, 13C of the transformer 13. The smoothing circuit 15 smoothes the voltage supplied from the rectifier circuit 14. The voltage sensor 18 detects the voltage in the voltage line L21. The control circuit 19 controls the operation of the switching circuit 12 based on the voltage VL detected by the voltage sensor 18, thereby controlling the operation of the power conversion device 1.

(詳細動作)
図3は、電力変換装置1の一動作例を表すものであり、(A)~(D)はゲート信号GA~GDの波形をそれぞれ示し、(E)は電力変換装置1における1次側回路から2次側回路への電力伝送動作を示す。電力変換装置1は、図3(E)に示した波形が高レベルである期間Tにおいて、1次側回路から2次側回路へ電力伝送を行う。
(Detailed operation)
3 shows an example of an operation of the power conversion device 1, where (A) to (D) respectively show the waveforms of the gate signals GA to GD, and (E) shows the power transmission operation from the primary side circuit to the secondary side circuit in the power conversion device 1. The power conversion device 1 transmits power from the primary side circuit to the secondary side circuit during a period T in which the waveform shown in Fig. 3(E) is at a high level.

タイミングt11において、制御回路19は、ゲート信号GDを低レベルから高レベルに変化させる(図3(D))。駆動部32Dは、このゲート信号GDに基づいてゲート信号GD1を生成し、このゲート信号GD1を用いてトランジスタSDをオフ状態からオン状態に変化させる。 At timing t11, the control circuit 19 changes the gate signal GD from low to high (FIG. 3(D)). The drive unit 32D generates a gate signal GD1 based on this gate signal GD, and uses this gate signal GD1 to change the transistor SD from an off state to an on state.

次に、タイミングt12において、制御回路19は、ゲート信号GBを高レベルから低レベルに変化させる(図3(B))。駆動部32Bは、このゲート信号GBに基づいてゲート信号GB1を生成し、このゲート信号GB1を用いてトランジスタSBをオン状態からオフ状態に変化させる。 Next, at timing t12, the control circuit 19 changes the gate signal GB from high to low (FIG. 3(B)). The drive unit 32B generates a gate signal GB1 based on this gate signal GB, and uses this gate signal GB1 to change the transistor SB from an on state to an off state.

次に、タイミングt13において、制御回路19は、ゲート信号GAを低レベルから高レベルに変化させる(図3(A))。絶縁部31Aは、このゲート信号GAに基づいてゲート信号GA0を生成する。駆動部32Aは、このゲート信号GA0に基づいてゲート信号GA1を生成し、このゲート信号GA1を用いてトランジスタSAをオフ状態からオン状態に変化させる。 Next, at timing t13, the control circuit 19 changes the gate signal GA from low to high (Figure 3 (A)). The insulation unit 31A generates a gate signal GA0 based on this gate signal GA. The drive unit 32A generates a gate signal GA1 based on this gate signal GA0, and uses this gate signal GA1 to change the transistor SA from an off state to an on state.

次に、タイミングt14において、制御回路19は、ゲート信号GDを高レベルから低レベルに変化させる(図3(D))。駆動部32Dは、このゲート信号GDに基づいてゲート信号GD1を生成し、このゲート信号GD1を用いてトランジスタSDをオン状態からオフ状態に変化させる。 Next, at timing t14, the control circuit 19 changes the gate signal GD from high to low (Figure 3(D)). The drive unit 32D generates a gate signal GD1 based on this gate signal GD, and uses this gate signal GD1 to change the transistor SD from an on state to an off state.

このようにして、タイミングt13~t14の期間Tにおいて、トランジスタSAおよびトランジスタSDはともにオン状態になる。この期間Tでは、ゲート信号GB,GCは低レベルであるので、トランジスタSBおよびトランジスタSCはともにオフ状態である。 In this way, during the period T from timing t13 to t14, transistors SA and SD are both in the on state. During this period T, the gate signals GB and GC are at a low level, so transistors SB and SC are both in the off state.

図4Aは、タイミングt13~t14の期間Tにおける、あるタイミングでの電力変換装置1の一動作状態を表すものである。図4Aでは、説明の便宜上、電力変換装置1を簡略化して描いている。また、トランジスタSA~SDを、オンオフ状態を示すスイッチとして描いている。 Figure 4A shows one operating state of the power conversion device 1 at a certain timing during the period T from timing t13 to t14. For ease of explanation, the power conversion device 1 is depicted in a simplified form in Figure 4A. Transistors SA to SD are also depicted as switches that indicate an on/off state.

トランジスタSA,SDがオン状態であるので、電力変換装置1の1次側回路には、電圧線L11、トランジスタSA、巻線13A、トランジスタSD、基準電圧線L12の順に、電流I1が流れ得る。これに応じて、電力変換装置1の2次側回路には、巻線13B、ダイオードD1、インダクタ16、キャパシタ17および負荷LD、基準電圧線L22、巻線13Bの順に、電流I2が流れ得る。このようにして、電力変換装置1は、タイミングt13~t14の期間Tにおいて、1次側回路から2次側回路へ電力伝送を行う。 Because transistors SA and SD are on, current I1 can flow in the primary circuit of power conversion device 1, in the order of voltage line L11, transistor SA, winding 13A, transistor SD, and reference voltage line L12. In response to this, current I2 can flow in the secondary circuit of power conversion device 1, in the order of winding 13B, diode D1, inductor 16, capacitor 17 and load LD, reference voltage line L22, and winding 13B. In this way, power conversion device 1 transmits power from the primary circuit to the secondary circuit during period T from timing t13 to t14.

次に、図3に示したように、タイミングt15において、制御回路19は、ゲート信号GCを低レベルから高レベルに変化させる(図3(C))。絶縁部31Cは、このゲート信号GCに基づいてゲート信号GC0を生成する。駆動部32Cは、このゲート信号GC0に基づいてゲート信号GC1を生成し、このゲート信号GC1を用いてトランジスタSCをオフ状態からオン状態にする。 Next, as shown in FIG. 3, at timing t15, the control circuit 19 changes the gate signal GC from low level to high level (FIG. 3(C)). The insulating unit 31C generates a gate signal GC0 based on this gate signal GC. The driving unit 32C generates a gate signal GC1 based on this gate signal GC0, and uses this gate signal GC1 to change the transistor SC from an off state to an on state.

次に、タイミングt16において、制御回路19は、ゲート信号GAを高レベルから低レベルに変化させる(図3(A))。絶縁部31Aは、このゲート信号GAに基づいてゲート信号GA0を生成する。駆動部32Aは、このゲート信号GA0に基づいてゲート信号GA1を生成し、このゲート信号GA1を用いてトランジスタSAをオン状態からオフ状態に変化させる。 Next, at timing t16, the control circuit 19 changes the gate signal GA from high to low (Figure 3 (A)). The insulation unit 31A generates a gate signal GA0 based on this gate signal GA. The drive unit 32A generates a gate signal GA1 based on this gate signal GA0, and uses this gate signal GA1 to change the transistor SA from an on state to an off state.

次に、タイミングt17において、制御回路19は、ゲート信号GBを低レベルから高レベルに変化させる(図3(B))。駆動部32Bは、このゲート信号GBに基づいてゲート信号GB1を生成し、このゲート信号GB1を用いてトランジスタSBをオフ状態からオン状態に変化させる。 Next, at timing t17, the control circuit 19 changes the gate signal GB from low to high (FIG. 3B). The drive unit 32B generates a gate signal GB1 based on this gate signal GB, and uses this gate signal GB1 to change the transistor SB from an off state to an on state.

次に、タイミングt18において、制御回路19は、ゲート信号GCを高レベルから低レベルに変化させる(図3(C))。絶縁部31Aは、このゲート信号GCに基づいてゲート信号GC0を生成する。駆動部32Cは、このゲート信号GC0に基づいてゲート信号GC1を生成し、このゲート信号GC1を用いてトランジスタSCをオン状態からオフ状態にする。 Next, at timing t18, the control circuit 19 changes the gate signal GC from high to low (Figure 3(C)). The insulation unit 31A generates a gate signal GC0 based on this gate signal GC. The drive unit 32C generates a gate signal GC1 based on this gate signal GC0, and uses this gate signal GC1 to change the transistor SC from an on state to an off state.

このようにして、タイミングt17~t18の期間Tにおいて、トランジスタSBおよびトランジスタSCはともにオン状態になる。この期間Tでは、ゲート信号GA,GDは低レベルであるので、トランジスタSAおよびトランジスタSDはともにオフ状態である。 In this way, during the period T from timing t17 to t18, transistors SB and SC are both in the ON state. During this period T, the gate signals GA and GD are at a low level, so transistors SA and SD are both in the OFF state.

図4Bは、タイミングt17~t18の期間Tにおける、あるタイミングでの電力変換装置1の一動作状態を表すものである。トランジスタSB,SCがオン状態であるので、電力変換装置1の1次側回路には、電圧線L11、トランジスタSC、巻線13A、トランジスタSB、基準電圧線L12の順に、電流I1が流れ得る。これに応じて、電力変換装置1の2次側回路には、巻線13C、ダイオードD2、インダクタ16、キャパシタ17および負荷LD、基準電圧線L22、巻線13Bの順に、電流I2が流れ得る。このようにして、電力変換装置1は、タイミングt17~t18の期間Tにおいて、1次側回路から2次側回路へ電力伝送を行う。 Figure 4B shows one operating state of the power conversion device 1 at a certain timing during the period T from timing t17 to t18. Because transistors SB and SC are on, a current I1 can flow in the primary circuit of the power conversion device 1, in the order of voltage line L11, transistor SC, winding 13A, transistor SB, and reference voltage line L12. In response to this, a current I2 can flow in the secondary circuit of the power conversion device 1, in the order of winding 13C, diode D2, inductor 16, capacitor 17 and load LD, reference voltage line L22, and winding 13B. In this way, the power conversion device 1 transmits power from the primary circuit to the secondary circuit during the period T from timing t17 to t18.

このようにして、電力変換装置1は、タイミングt13~t14の期間T、およびタイミングt17~t18の期間Tにおいて、1次側回路から2次側回路へ電力伝送を行う。 In this way, the power conversion device 1 transmits power from the primary circuit to the secondary circuit during the period T from timing t13 to t14 and the period T from timing t17 to t18.

制御回路19は、電力変換装置1の出力電圧である電圧VLに基づいて、例えば、ゲート信号GA~GDのスイッチング周期に対応する周期期間Tswにおける、電力伝送が行われる2つの期間Tの時間長の割合(デューティ比DT)を決定する。そして、制御回路19は、このデューティ比DTに基づいて、ゲート信号GA~GDを生成する。例えば、電圧VLが目標電圧よりも低い場合には、制御回路19は、デューティ比DTを大きくすることにより、電圧VLを高くしようとする。例えば、電圧VLが目標電圧よりも高い場合には、制御回路19は、デューティ比DTを小さくすることにより、電圧VLを低くしようとする。このようにして、制御回路19は、電圧VLが目標電圧になるように、フィードバック制御を行う。 The control circuit 19 determines, for example, the ratio of the time lengths of the two periods T during which power is transmitted in the cycle period Tsw corresponding to the switching cycle of the gate signals GA to GD (duty ratio DT) based on the voltage VL, which is the output voltage of the power conversion device 1. The control circuit 19 then generates the gate signals GA to GD based on this duty ratio DT. For example, if the voltage VL is lower than the target voltage, the control circuit 19 attempts to increase the voltage VL by increasing the duty ratio DT. For example, if the voltage VL is higher than the target voltage, the control circuit 19 attempts to decrease the voltage VL by decreasing the duty ratio DT. In this way, the control circuit 19 performs feedback control so that the voltage VL becomes the target voltage.

(ブートストラップ動作について)
図3に示したようにスイッチング回路12がスイッチング動作を行うことにより、例えば駆動部32A(図2)では、キャパシタ35の両端間の電圧が、電圧V20よりも、ダイオード33の順方向電圧の分だけ低い電圧に維持される。駆動回路36は、キャパシタ35の両端間の電圧を電源電圧として用いることにより動作を行い、トランジスタSAを駆動する。駆動部32Bでは、駆動回路46は、電圧V20を電源電圧として用いることにより動作を行い、トランジスタSBを駆動する。以下に、駆動部32A,32Bの動作について詳細に説明する。
(About bootstrap operation)
As shown in Fig. 3, by the switching circuit 12 performing a switching operation, for example, in the drive unit 32A (Fig. 2), the voltage across the capacitor 35 is maintained at a voltage lower than the voltage V20 by the forward voltage of the diode 33. The drive circuit 36 operates by using the voltage across the capacitor 35 as a power supply voltage, and drives the transistor SA. In the drive unit 32B, the drive circuit 46 operates by using the voltage V20 as a power supply voltage, and drives the transistor SB. The operations of the drive units 32A and 32B will be described in detail below.

図3に示したように、タイミングt10において、制御回路19は、ゲート信号GBを低レベルから高レベルに変化させる(図3(B))。駆動部32Bの駆動回路46は、電圧V20を電源電圧として用いることにより動作し、ゲート信号GB1を低レベルから高レベルに変化させる。これにより、トランジスタSBがオフ状態からオン状態に変化する。トランジスタSBがオン状態になることにより、ノードN1は基準電圧線L12に接続される。よって、ノードN1の電圧は、基準電圧線L12の電圧と同じ電圧になる。この期間において、駆動部32Aのキャパシタ35は、電圧生成回路20からダイオード33および抵抗素子34を介して供給された電流により充電される。 As shown in FIG. 3, at timing t10, the control circuit 19 changes the gate signal GB from low to high (FIG. 3(B)). The drive circuit 46 of the drive unit 32B operates by using the voltage V20 as the power supply voltage, and changes the gate signal GB1 from low to high. This causes the transistor SB to change from the off state to the on state. With the transistor SB in the on state, the node N1 is connected to the reference voltage line L12. Therefore, the voltage of the node N1 becomes the same as the voltage of the reference voltage line L12. During this period, the capacitor 35 of the drive unit 32A is charged by the current supplied from the voltage generation circuit 20 via the diode 33 and the resistor element 34.

次に、タイミングt12において、制御回路19は、ゲート信号GBを高レベルから低レベルに変化させる(図3(B))。駆動部32Bの駆動回路46は、電圧V20を電源電圧として用いることにより動作し、ゲート信号GB1を高レベルから低レベルに変化させる。これにより、トランジスタSBがオン状態からオフ状態に変化する。トランジスタSAおよびトランジスタSBはともにオフ状態であるので、ノードN1はフローティング状態になり、このノードN1の電圧は、例えば、電圧線L11の電圧と基準電圧線L12の電圧との中間の電圧にまで上昇する。 Next, at timing t12, the control circuit 19 changes the gate signal GB from high to low (FIG. 3B). The drive circuit 46 of the drive unit 32B operates by using the voltage V20 as the power supply voltage, and changes the gate signal GB1 from high to low. This causes the transistor SB to change from the on state to the off state. Since the transistors SA and SB are both in the off state, the node N1 is in a floating state, and the voltage of this node N1 rises to, for example, a voltage intermediate between the voltage of the voltage line L11 and the voltage of the reference voltage line L12.

次に、タイミングt13において、制御回路19は、ゲート信号GAを低レベルから高レベルに変化させる(図3(A))。絶縁部31Aは、このゲート信号GAに基づいて、ゲート信号GA0を低レベルから高レベルに変化させる。駆動部32Aの駆動回路36は、キャパシタ35の両端間の電圧を電源電圧として用いることにより動作し、ゲート信号GA1を低レベルから高レベルに変化させる。これにより、トランジスタSAがオフ状態からオン状態に変化する。トランジスタSAがオン状態になることにより、ノードN1は電圧線L11と接続される。よって、ノードN1の電圧は、電圧線L11の電圧にまで上昇する。駆動部32Aでは、キャパシタ35の両端間の電圧は、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に維持される。よって、キャパシタ35の他端に接続されたノードN1の電圧が上昇すると、キャパシタ35の一端の電圧もまた上昇する。よって、ゲート信号GA1の高レベルの電圧もまた上昇する。よって、トランジスタSAはオン状態を維持する。 Next, at timing t13, the control circuit 19 changes the gate signal GA from a low level to a high level (FIG. 3A). Based on this gate signal GA, the insulating unit 31A changes the gate signal GA0 from a low level to a high level. The driving circuit 36 of the driving unit 32A operates by using the voltage across the capacitor 35 as a power supply voltage, and changes the gate signal GA1 from a low level to a high level. This causes the transistor SA to change from an off state to an on state. When the transistor SA is in an on state, the node N1 is connected to the voltage line L11. Therefore, the voltage of the node N1 rises to the voltage of the voltage line L11. In the driving unit 32A, the voltage across the capacitor 35 is maintained at a voltage lower than the voltage V20 by the forward voltage of the diode 33. Therefore, when the voltage of the node N1 connected to the other end of the capacitor 35 rises, the voltage of one end of the capacitor 35 also rises. Therefore, the high-level voltage of the gate signal GA1 also rises. Therefore, transistor SA remains on.

次に、タイミングt16において、制御回路19は、ゲート信号GAを高レベルから低レベルに変化させる(図3(A))。絶縁部31Aは、このゲート信号GAに基づいて、ゲート信号GA0を高レベルから低レベルに変化させる。駆動部32Aの駆動回路36は、キャパシタ35の両端間の電圧を電源電圧として用いることにより動作し、ゲート信号GA1を高レベルから低レベルに変化させる。これにより、トランジスタSAがオン状態からオフ状態に変化する。トランジスタSAおよびトランジスタSBはともにオフ状態であるので、ノードN1はフローティング状態になり、このノードN1の電圧は、例えば、電圧線L11の電圧と基準電圧線L12の電圧との中間の電圧にまで低下する。駆動部32Aでは、キャパシタ35の両端間の電圧は、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に維持される。よって、キャパシタ35の他端に接続されたノードN1の電圧が低下すると、キャパシタ35の一端の電圧もまた低下する。よって、ゲート信号GA1の低レベルの電圧もまた低下する。よって、トランジスタSBはオフ状態を維持する。 Next, at timing t16, the control circuit 19 changes the gate signal GA from high to low (FIG. 3A). Based on this gate signal GA, the insulating unit 31A changes the gate signal GA0 from high to low. The driving circuit 36 of the driving unit 32A operates by using the voltage across the capacitor 35 as a power supply voltage, and changes the gate signal GA1 from high to low. This causes the transistor SA to change from an on state to an off state. Since both the transistor SA and the transistor SB are in the off state, the node N1 is in a floating state, and the voltage of this node N1 drops to, for example, an intermediate voltage between the voltage of the voltage line L11 and the voltage of the reference voltage line L12. In the driving unit 32A, the voltage across the capacitor 35 is maintained at a voltage lower than the voltage V20 by the forward voltage of the diode 33. Therefore, when the voltage of the node N1 connected to the other end of the capacitor 35 drops, the voltage of one end of the capacitor 35 also drops. Therefore, the low-level voltage of gate signal GA1 also drops. Therefore, transistor SB remains in the off state.

このようにして、駆動部32Aは、ブートストラップ動作を行うことにより、ゲート信号GA1を生成する。 In this way, the driver 32A generates the gate signal GA1 by performing a bootstrap operation.

なお、以上では、駆動部32A,32Bを例に挙げて動作を説明したが、駆動部32C,32Dについても同様である。 Note that, although the above describes the operation of drive units 32A and 32B as an example, the same applies to drive units 32C and 32D.

(起動時の動作について)
電力変換装置1は、起動時において、電圧生成回路20が生成した電圧V20に基づいて、駆動部32Aのキャパシタ35を充電し、キャパシタ35の電圧を、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に設定するとともに、駆動部32Cのキャパシタ35を充電し、キャパシタ35の電圧を、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に設定する。以下に、この動作について詳細に説明する。
(About startup behavior)
At startup, the power conversion device 1 charges the capacitor 35 of the drive unit 32A based on the voltage V20 generated by the voltage generation circuit 20, and sets the voltage of the capacitor 35 to a voltage lower than the voltage V20 by the forward voltage of the diode 33, and also charges the capacitor 35 of the drive unit 32C, and sets the voltage of the capacitor 35 to a voltage lower than the voltage V20 by the forward voltage of the diode 33. This operation will be described in detail below.

図5,6は、起動時における電力変換装置1の一動作例を表すものである。図6において、(A)~(D)はゲート信号GA~GDをそれぞれ示し、(E)は駆動部32A,32Cにおけるキャパシタ35の両端間の電圧(キャパシタ電圧V35)の波形を示し、(F)は電力変換装置1の出力電圧である電圧VLの波形を示す。図6(A)~(D)において、網掛けは、低レベルと高レベルとの間で遷移しているゲート信号を示す。 Figures 5 and 6 show an example of the operation of the power conversion device 1 at startup. In Figure 6, (A) to (D) show gate signals GA to GD, respectively, (E) shows the waveform of the voltage (capacitor voltage V35) across capacitor 35 in drive units 32A and 32C, and (F) shows the waveform of voltage VL, which is the output voltage of power conversion device 1. In Figures 6 (A) to (D), the shading indicates gate signals transitioning between low and high levels.

起動時では、電力変換装置1は、まず、タイミングt21において、トランジスタSB,SDのスイッチング動作を開始させ、その後に、タイミングt23において、トランジスタSA,SCのスイッチング動作を開始させる。以下に、この動作について、詳細に説明する。 At startup, the power conversion device 1 first starts the switching operation of transistors SB and SD at timing t21, and then starts the switching operation of transistors SA and SC at timing t23. This operation is described in detail below.

まず、タイミングt21~t23の期間T1において、制御回路19は、低レベルと高レベルとの間で遷移するゲート信号GB,GDを生成する。ゲート信号GB,GDのパルス幅は、所定値である。また、制御回路19は、ゲート信号GA,GCを低レベルに維持する。 First, during period T1 from timing t21 to t23, the control circuit 19 generates gate signals GB and GD that transition between low and high levels. The pulse width of the gate signals GB and GD is a predetermined value. The control circuit 19 also maintains the gate signals GA and GC at a low level.

例えば、ゲート信号GBが高レベルである期間では、トランジスタSBがオン状態になり、ノードN1の電圧は、基準電圧線L12の電圧と同じ電圧(0V)になる。駆動部32Aでは、ダイオード33のアノードに電圧V20(例えば15V)が供給され、キャパシタ35の他端に接続されたノードN1の電圧は0Vであるので、ダイオード33がオン状態になり、キャパシタ35は充電される。 For example, during the period when the gate signal GB is at a high level, the transistor SB is turned on and the voltage of the node N1 becomes the same voltage (0 V) as the voltage of the reference voltage line L12. In the drive unit 32A, a voltage V20 (e.g., 15 V) is supplied to the anode of the diode 33, and the voltage of the node N1 connected to the other end of the capacitor 35 is 0 V, so that the diode 33 is turned on and the capacitor 35 is charged.

例えば、ゲート信号GBが低レベルである期間では、トランジスタSBがオフ状態になり、ノードN1の電圧は、例えば、電圧線L11の電圧と基準電圧線L12の電圧との中間の電圧になる。よって、駆動部32Aでは、ダイオード33はオフ状態になり、キャパシタ35の充電は停止する。 For example, during the period when the gate signal GB is at a low level, the transistor SB is turned off, and the voltage of the node N1 becomes, for example, an intermediate voltage between the voltage of the voltage line L11 and the voltage of the reference voltage line L12. Therefore, in the driving unit 32A, the diode 33 is turned off, and charging of the capacitor 35 stops.

このようにして、駆動部32Aでは、ゲート信号GBが高レベルである期間においてキャパシタ35が充電され、ゲート信号GBが低レベルである期間においてキャパシタ35の充電が停止することにより、キャパシタ35の両端間の電圧であるキャパシタ電圧V35は、図6(E)に示したように、徐々に上昇する。そして、タイミングt22において、キャパシタ電圧V35が、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に到達すると、ゲート信号GBが高レベルである期間においても、ダイオード33はオン状態にならなくなり、キャパシタ電圧V35の上昇は停止する。これにより、キャパシタ電圧V35は、これ以降、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に維持される。 In this way, in the drive unit 32A, the capacitor 35 is charged during the period when the gate signal GB is at a high level, and the charging of the capacitor 35 stops during the period when the gate signal GB is at a low level, so that the capacitor voltage V35, which is the voltage across the capacitor 35, gradually rises as shown in FIG. 6(E). Then, at timing t22, when the capacitor voltage V35 reaches a voltage lower than the voltage V20 by the forward voltage of the diode 33, the diode 33 is no longer in the on state even during the period when the gate signal GB is at a high level, and the rise of the capacitor voltage V35 stops. As a result, the capacitor voltage V35 is maintained at a voltage lower than the voltage V20 by the forward voltage of the diode 33 thereafter.

同様に、駆動部32Cでは、ゲート信号GDが高レベルである期間においてキャパシタ35が充電され、ゲート信号GDが低レベルである期間においてキャパシタ35の充電が停止することにより、キャパシタ35の両端間の電圧であるキャパシタ電圧V35は、図6(E)に示したように、徐々に上昇する。そして、タイミングt22において、キャパシタ電圧V35が、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に到達すると、ゲート信号GDが高レベルである期間においても、ダイオード33はオン状態にならなくなり、キャパシタ電圧V35の上昇は停止する。これにより、キャパシタ電圧V35は、これ以降、電圧V20よりもダイオード33の順方向電圧の分だけ低い電圧に維持される。 Similarly, in the drive unit 32C, the capacitor 35 is charged during the period when the gate signal GD is at a high level, and the charging of the capacitor 35 stops during the period when the gate signal GD is at a low level, so that the capacitor voltage V35, which is the voltage across the capacitor 35, gradually rises as shown in FIG. 6(E). Then, at timing t22, when the capacitor voltage V35 reaches a voltage lower than voltage V20 by the forward voltage of diode 33, the diode 33 is no longer in the on state even during the period when the gate signal GD is at a high level, and the rise of the capacitor voltage V35 stops. As a result, the capacitor voltage V35 is maintained at a voltage lower than voltage V20 by the forward voltage of diode 33 thereafter.

タイミングt21~t23の期間T1の時間長は、所定の時間長である。この期間T1の時間長は、駆動部32A,32Cのキャパシタ35が充電される時間を推定することにより、予め設定される。 The length of period T1 from timing t21 to t23 is a predetermined length of time. The length of period T1 is set in advance by estimating the time it takes for capacitors 35 of drive units 32A and 32C to be charged.

そして、タイミングt23~t24の期間T2において、制御回路19は、低レベルと高レベルとの間で遷移するゲート信号GA~GDを生成する。この期間T2では、制御回路19は、電力変換装置1の出力電圧である電圧VLに基づいてデューティ比DTを決定し、このデューティ比DTに基づいてゲート信号GA~GDを生成する。例えば、電圧VLが目標電圧Vtargetよりも低い場合には、制御回路19は、デューティ比DTを大きくすることにより、電圧VLを高くしようとする。例えば、電圧VLが目標電圧Vtargetよりも高い場合には、制御回路19は、デューティ比DTを小さくすることにより、電圧VLを低くしようとする。このようにして、制御回路19は、電圧VLが目標電圧Vtargetになるように、フィードバック制御を行う。この例では、タイミングt24において、電圧VLは目的電圧Vtargetになり、これ以降、この目標電圧Vtargetを維持するように制御される。 Then, during the period T2 from timing t23 to t24, the control circuit 19 generates gate signals GA to GD that transition between low and high levels. During this period T2, the control circuit 19 determines the duty ratio DT based on the voltage VL, which is the output voltage of the power conversion device 1, and generates the gate signals GA to GD based on this duty ratio DT. For example, when the voltage VL is lower than the target voltage Vtarget, the control circuit 19 attempts to increase the voltage VL by increasing the duty ratio DT. For example, when the voltage VL is higher than the target voltage Vtarget, the control circuit 19 attempts to decrease the voltage VL by decreasing the duty ratio DT. In this way, the control circuit 19 performs feedback control so that the voltage VL becomes the target voltage Vtarget. In this example, the voltage VL becomes the target voltage Vtarget at timing t24, and is controlled to maintain this target voltage Vtarget thereafter.

(バーストモードにおける動作について)
電力変換装置1は、負荷が軽い場合には、バーストモードで動作する。このバーストモードでは、4つのトランジスタSA~SDは、間欠的にスイッチング動作を行う。
(Burst mode operation)
When the load is light, the power conversion device 1 operates in burst mode, in which the four transistors SA to SD perform intermittent switching operations.

図7は、バーストモードにおける電力変換装置1の一動作例を表すものであり、(A)~(D)はゲート信号GA~GDの波形をそれぞれ示し、(E)は電力変換装置1における1次側回路から2次側回路への電力伝送動作を示す。 Figure 7 shows an example of the operation of the power conversion device 1 in burst mode, where (A) to (D) show the waveforms of the gate signals GA to GD, respectively, and (E) shows the power transmission operation from the primary circuit to the secondary circuit in the power conversion device 1.

この図7では、最初は、制御回路19は、低レベルと高レベルとの間で遷移するゲート信号GA~GDを生成している(図7(A)~(D))。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいてゲート信号GA1~GD1を生成し、スイッチング回路12は、このゲート信号GA1~GD1に基づいてスイッチング動作を行う。この例では、電力変換装置1の負荷が軽くなることに応じて、デューティ比DTが徐々に小さくなり、電力伝送を行う期間Tの時間幅が徐々に短くなる(図7(E))。 In FIG. 7, initially, the control circuit 19 generates gate signals GA-GD that transition between low and high levels (FIGS. 7(A)-(D)). The insulating units 31A, 31C and the driving units 32A-32D generate gate signals GA1-GD1 based on the gate signals GA-GD, and the switching circuit 12 performs switching operations based on the gate signals GA1-GD1. In this example, as the load on the power conversion device 1 becomes lighter, the duty ratio DT gradually decreases, and the duration of the period T during which power is transmitted gradually becomes shorter (FIG. 7(E)).

そして、その後に、制御回路19は、ゲート信号GA~GDを低レベルにする(図7(A)~(D))。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいて低レベルのゲート信号GA1~GD1を生成するので、スイッチング回路12は、スイッチング動作を停止する。 Then, the control circuit 19 sets the gate signals GA to GD to a low level (FIGS. 7(A) to (D)). The insulating units 31A, 31C and the driving units 32A to 32D generate low-level gate signals GA1 to GD1 based on the gate signals GA to GD, so that the switching circuit 12 stops switching operation.

このようにスイッチング動作が停止すると、電力変換装置1は、1次側回路から2次側回路に電力を伝送しないので、電力変換装置1の出力電圧である電圧VLは徐々に低下する。制御回路19は、電圧VLがある電圧(後述するしきい値VLth1)を下回ると、低レベルと高レベルとの間で遷移するゲート信号GA~GDを、再度生成し始める(図7(A)~(D))。駆動部32A~32Dは、このゲート信号GA~GDに基づいてゲート信号GA1~GD1を生成し、スイッチング回路12は、このゲート信号GA1~GD1に基づいてスイッチング動作を行う。 When the switching operation stops in this way, the power conversion device 1 does not transmit power from the primary circuit to the secondary circuit, so the voltage VL, which is the output voltage of the power conversion device 1, gradually decreases. When the voltage VL falls below a certain voltage (threshold voltage VLth1, described later), the control circuit 19 starts to generate gate signals GA-GD again, which transition between low and high levels (Figures 7(A)-(D)). The drive units 32A-32D generate gate signals GA1-GD1 based on these gate signals GA-GD, and the switching circuit 12 performs switching operations based on these gate signals GA1-GD1.

これ以降、電力変換装置1は、負荷が軽い状態が維持される限り、このような動作を繰り返す。電力変換装置1は、バーストモードにおいて、このように、4つのトランジスタSA~SDを間欠的に動作させる。 Then, the power conversion device 1 repeats this operation as long as the light load state is maintained. In burst mode, the power conversion device 1 intermittently operates the four transistors SA to SD in this manner.

図8は、電力変換装置1におけるバーストモードの一動作例を表すものである。 Figure 8 shows an example of the operation of the power conversion device 1 in burst mode.

まず、制御回路19は、デューティ比DTが所定のしきい値DTth1より低いかどうかを確認する(ステップS101)。デューティ比DTがしきい値DTth1より低くない場合(ステップS101において“N”)には、制御回路19は、デューティ比DTがしきい値DTth1より低くなるまで、このステップS101の処理を繰り返す。 First, the control circuit 19 checks whether the duty ratio DT is lower than a predetermined threshold value DTth1 (step S101). If the duty ratio DT is not lower than the threshold value DTth1 ("N" in step S101), the control circuit 19 repeats the process of step S101 until the duty ratio DT becomes lower than the threshold value DTth1.

ステップS101において、デューティ比DTが所定のしきい値DTth1より低い場合(ステップS101において“Y”)には、制御回路19は、トランジスタSA~SDのスイッチング動作を停止させる(ステップS102)。具体的には、制御回路19は、ゲート信号GA~GDを低レベルにする。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいて低レベルのゲート信号GA1~GD1を生成する。これにより、トランジスタSA~SDはオフ状態になり、スイッチング回路12は、スイッチング動作を停止する。 If, in step S101, the duty ratio DT is lower than a predetermined threshold value DTth1 ("Y" in step S101), the control circuit 19 stops the switching operation of the transistors SA to SD (step S102). Specifically, the control circuit 19 sets the gate signals GA to GD to a low level. The insulating units 31A, 31C and the driving units 32A to 32D generate low-level gate signals GA1 to GD1 based on the gate signals GA to GD. This causes the transistors SA to SD to enter an off state, and the switching circuit 12 stops its switching operation.

次に、制御回路19は、スイッチング動作を停止している期間の長さをカウントするカウント動作を開始する(ステップS103)。制御回路19は、例えば、スイッチング周期の周期期間Tsw(図3)の数をカウントし、カウント値CNTを更新する。 Next, the control circuit 19 starts a counting operation to count the length of the period during which the switching operation is stopped (step S103). The control circuit 19 counts, for example, the number of cycle periods Tsw (FIG. 3) of the switching cycle, and updates the count value CNT.

スイッチング動作を停止している期間では、電力変換装置1は、1次側回路から2次側回路に電力を伝送しないので、電力変換装置1の出力電圧である電圧VLは徐々に低下する。また、トランジスタSB,SDがオン状態にならないので、駆動部32A,32Cにおけるキャパシタ35は充電されない。よって、キャパシタ35は、時間の経過に応じて徐々に自然放電され、キャパシタ35の両端間の電圧が低下する。 During the period when the switching operation is stopped, the power conversion device 1 does not transmit power from the primary side circuit to the secondary side circuit, so the voltage VL, which is the output voltage of the power conversion device 1, gradually decreases. In addition, since the transistors SB and SD are not turned on, the capacitor 35 in the drive units 32A and 32C is not charged. Therefore, the capacitor 35 is gradually discharged naturally over time, and the voltage across the capacitor 35 decreases.

次に、制御回路19は、電力変換装置1の出力電圧である電圧VLが所定のしきい値VLth1よりも低いかどうかを確認する(ステップS104)。電圧VLがしきい値VLth1よりも低くない場合(ステップS104において“N”)には、制御回路19は、電圧VLがしきい値VLth1よりも低くなるまで、このステップS104の処理を繰り返す。 Next, the control circuit 19 checks whether the voltage VL, which is the output voltage of the power conversion device 1, is lower than a predetermined threshold value VLth1 (step S104). If the voltage VL is not lower than the threshold value VLth1 ("N" in step S104), the control circuit 19 repeats the process of step S104 until the voltage VL becomes lower than the threshold value VLth1.

ステップS104において、電圧VLがしきい値VLth1よりも低い場合(ステップS104において“Y”)には、カウント動作のカウント値CNTが所定のしきい値CNTthより小さいかどうかを確認する(ステップS105)。 In step S104, if the voltage VL is lower than the threshold value VLth1 ("Y" in step S104), it is checked whether the count value CNT of the counting operation is smaller than a predetermined threshold value CNTth (step S105).

ステップS105において、カウント値CNTが所定のしきい値CNTthより小さい場合(ステップS105において“Y”)には、制御回路19は、トランジスタSA~SDのスイッチング動作を開始させ、フィードバック制御を行う(ステップS106)。具体的には、制御回路19は、電力変換装置1の出力電圧である電圧VLに基づいてデューティ比DTを決定し、このデューティ比DTに基づいてゲート信号GA~GDを生成する。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいてゲート信号GA1~GD1を生成する。これにより、スイッチング回路12のトランジスタSA~SDは、スイッチング動作を開始する。電力変換装置1の出力電圧である電圧VLは、目標電圧Vtargetになるように制御される。これにより、電圧VLは、目標電圧Vtargetに向かって上昇する。また、トランジスタSBがオン状態になると、駆動部32Aのキャパシタ35が充電され、トランジスタSDがオン状態になると、駆動部32Cのキャパシタ35が充電される。これにより、キャパシタ35の両端間の電圧が上昇する。そして、処理はステップS110に進む。 In step S105, if the count value CNT is smaller than the predetermined threshold value CNTth ("Y" in step S105), the control circuit 19 starts the switching operation of the transistors SA to SD and performs feedback control (step S106). Specifically, the control circuit 19 determines the duty ratio DT based on the voltage VL, which is the output voltage of the power conversion device 1, and generates the gate signals GA to GD based on this duty ratio DT. The insulating units 31A, 31C and the driving units 32A to 32D generate the gate signals GA1 to GD1 based on these gate signals GA to GD. As a result, the transistors SA to SD of the switching circuit 12 start switching operations. The voltage VL, which is the output voltage of the power conversion device 1, is controlled to be the target voltage Vtarget. As a result, the voltage VL rises toward the target voltage Vtarget. In addition, when the transistor SB is turned on, the capacitor 35 of the driving unit 32A is charged, and when the transistor SD is turned on, the capacitor 35 of the driving unit 32C is charged. This causes the voltage across capacitor 35 to increase. Processing then proceeds to step S110.

ステップS105において、カウント値CNTが所定のしきい値CNTthより小さくない場合(ステップS105において“N”)には、制御回路19は、トランジスタSB,SDのスイッチング動作を開始させる(ステップS107)。具体的には、制御回路19は、所定のパルス幅を有するゲート信号GB,GDを生成するとともに、ゲート信号GA,GCを低レベルに維持する。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいてゲート信号GA1~GD1を生成する。これにより、スイッチング回路12のトランジスタSB,SDは、スイッチング動作を開始する。 If the count value CNT is not smaller than the predetermined threshold value CNTth in step S105 ("N" in step S105), the control circuit 19 starts the switching operation of the transistors SB and SD (step S107). Specifically, the control circuit 19 generates gate signals GB and GD having a predetermined pulse width and maintains the gate signals GA and GC at a low level. The insulating units 31A and 31C and the driving units 32A to 32D generate gate signals GA1 to GD1 based on the gate signals GA to GD. This causes the transistors SB and SD of the switching circuit 12 to start switching operations.

次に、制御回路19は、所定時間待つ(ステップS108)。 Next, the control circuit 19 waits for a predetermined time (step S108).

トランジスタSB,SDはスイッチング動作を行っている期間では、トランジスタSBがオン状態になると、駆動部32Aのキャパシタ35が充電され、トランジスタSDがオン状態になると、駆動部32Cのキャパシタ35が充電される。これにより、キャパシタ35の両端間の電圧が上昇する。 When transistors SB and SD are performing switching operations, when transistor SB is turned on, capacitor 35 of drive unit 32A is charged, and when transistor SD is turned on, capacitor 35 of drive unit 32C is charged. This causes the voltage across capacitor 35 to rise.

次に、制御回路19は、トランジスタSA,SCのスイッチング動作を開始させ、フィードバック制御を行う(ステップS109)。具体的には、制御回路19は、電力変換装置1の出力電圧である電圧VLに基づいてデューティ比DTを決定し、このデューティ比DTに基づいてゲート信号GA~GDを生成する。絶縁部31A,31Cおよび駆動部32A~32Dは、このゲート信号GA~GDに基づいてゲート信号GA1~GD1を生成する。これにより、スイッチング回路12のトランジスタSA~SDは、スイッチング動作を開始する。電力変換装置1の出力電圧である電圧VLは、目標電圧Vtargetになるように制御される。これにより、電圧VLは、目標電圧Vtargetに向かって上昇する。 Next, the control circuit 19 starts the switching operation of the transistors SA and SC, and performs feedback control (step S109). Specifically, the control circuit 19 determines the duty ratio DT based on the voltage VL, which is the output voltage of the power conversion device 1, and generates the gate signals GA to GD based on this duty ratio DT. The insulating units 31A, 31C and the driving units 32A to 32D generate the gate signals GA1 to GD1 based on the gate signals GA to GD. As a result, the transistors SA to SD of the switching circuit 12 start switching operation. The voltage VL, which is the output voltage of the power conversion device 1, is controlled to become the target voltage Vtarget. As a result, the voltage VL rises toward the target voltage Vtarget.

次に、制御回路19は、電力変換装置1の出力電圧である電圧VLが所定のしきい値VLth2よりも高いかどうかを確認する(ステップS110)。電圧VLがしきい値VLth2よりも高くない場合(ステップS110において“N”)には、制御回路19は、電圧VLがしきい値VLth2よりも高くなるまで、このステップS110の処理を繰り返す。 Next, the control circuit 19 checks whether the voltage VL, which is the output voltage of the power conversion device 1, is higher than a predetermined threshold value VLth2 (step S110). If the voltage VL is not higher than the threshold value VLth2 ("N" in step S110), the control circuit 19 repeats the process of step S110 until the voltage VL becomes higher than the threshold value VLth2.

次に、制御回路19は、デューティ比DTが所定のしきい値DTth2より大きいかどうかを確認する(ステップS111)。デューティ比DTがしきい値DTth2より大きくない場合(ステップS111において“N”)には、処理はステップS102に戻り、制御回路19は、デューティ比DTが所定のしきい値DTth2より大きくなるまで、ステップS102~S110の処理を繰り返す。 Next, the control circuit 19 checks whether the duty ratio DT is greater than a predetermined threshold value DTth2 (step S111). If the duty ratio DT is not greater than the threshold value DTth2 ("N" in step S111), the process returns to step S102, and the control circuit 19 repeats the processes of steps S102 to S110 until the duty ratio DT is greater than the predetermined threshold value DTth2.

ステップS111において、デューティ比DTが所定のしきい値DTth2より大きい場合(ステップS111において“Y”)には、この処理は終了する。 In step S111, if the duty ratio DT is greater than the predetermined threshold value DTth2 ("Y" in step S111), this process ends.

次に、電力変換装置1の動作について、図8に示したフローチャートと対応付けて、いくつか例を挙げて詳細に説明する。 Next, the operation of the power conversion device 1 will be explained in detail using several examples in association with the flowchart shown in FIG. 8.

図9は、電力変換装置1の一動作例を表すものであり、(A)は電力変換装置1の負荷電流ILの波形を示し、(B)~(E)はゲート信号GA~GDの波形をそれぞれ示し、(F)は駆動部32A,32Cにおけるキャパシタ35の両端間の電圧(キャパシタ電圧V35)の波形を示し、(G)電力変換装置1の出力電圧である電圧VLの波形を示す。 Figure 9 shows an example of the operation of the power conversion device 1, where (A) shows the waveform of the load current IL of the power conversion device 1, (B) to (E) show the waveforms of the gate signals GA to GD, respectively, (F) shows the waveform of the voltage (capacitor voltage V35) across the capacitor 35 in the driving units 32A and 32C, and (G) shows the waveform of the voltage VL, which is the output voltage of the power conversion device 1.

タイミングt21より前において、電力変換装置1の負荷電流ILが減少する(図9(A))。これにより、電力変換装置1では、デューティ比DTが低下する。 Before timing t21, the load current IL of the power conversion device 1 decreases (Figure 9 (A)). This causes the duty ratio DT of the power conversion device 1 to decrease.

タイミングt21において、制御回路19は、デューティ比DTがしきい値DTth1よりも小さいことを確認する(ステップS101において“Y”)。そして、制御回路19は、ゲート信号GA~GDを低レベルにすることにより、トランジスタSA~SDのスイッチング動作を停止させる(図9(B)~(E)、ステップS102)。このようにスイッチング動作が停止すると、電力変換装置1は、1次側回路から2次側回路に電力を伝送しないので、電力変換装置1の出力電圧である電圧VLは徐々に低下する(図9(G))。また、トランジスタSB,SDがオン状態にならないので、駆動部32A,32Cにおけるキャパシタ35は充電されない。よって、キャパシタ35は、時間の経過に応じて徐々に自然放電され、キャパシタ35の両端間の電圧が低下する(図9(F))。 At timing t21, the control circuit 19 confirms that the duty ratio DT is smaller than the threshold value DTth1 ("Y" in step S101). Then, the control circuit 19 stops the switching operation of the transistors SA to SD by setting the gate signals GA to GD to a low level (FIG. 9 (B) to (E), step S102). When the switching operation stops in this way, the power conversion device 1 does not transmit power from the primary side circuit to the secondary side circuit, so that the voltage VL, which is the output voltage of the power conversion device 1, gradually decreases (FIG. 9 (G)). In addition, since the transistors SB and SD are not turned on, the capacitor 35 in the drive units 32A and 32C is not charged. Therefore, the capacitor 35 gradually discharges naturally over time, and the voltage across the capacitor 35 decreases (FIG. 9 (F)).

次に、タイミングt22において、電力変換装置1の出力電圧である電圧VLがしきい値VLth1よりも低くなる(図9(G)、ステップS104において“Y”)。この例では、タイミングt21~t22の時間長に対応するカウント値CNTは、しきい値CNTthよりも小さい(ステップS105において“Y”)。これにより、制御回路19は、電力変換装置1の出力電圧である電圧VLに基づいてデューティ比DTを決定し、このデューティ比DTに基づいてゲート信号GA~GDを生成することにより、トランジスタSA~SDのスイッチング動作を開始させる(図9(B)~(E)、ステップS106)。制御回路19は、フィードバック制御を行うことにより、デューティ比DTを決定するので、電圧VLは、目標電圧Vtargetになるように制御される。その結果、電圧VLは徐々に上昇する(図9(G))。また、トランジスタSBがオン状態になると、駆動部32Aのキャパシタ35が充電され、トランジスタSDがオン状態になると、駆動部32Cのキャパシタ35が充電される。これにより、キャパシタ35の両端間の電圧が上昇する(図9(F))。 Next, at timing t22, the voltage VL, which is the output voltage of the power conversion device 1, becomes lower than the threshold value VLth1 (FIG. 9(G), "Y" in step S104). In this example, the count value CNT corresponding to the time length from timing t21 to t22 is smaller than the threshold value CNTth ("Y" in step S105). As a result, the control circuit 19 determines the duty ratio DT based on the voltage VL, which is the output voltage of the power conversion device 1, and generates gate signals GA to GD based on this duty ratio DT to start the switching operation of the transistors SA to SD (FIGS. 9(B) to (E), step S106). The control circuit 19 determines the duty ratio DT by performing feedback control, so that the voltage VL is controlled to be the target voltage Vtarget. As a result, the voltage VL gradually increases (FIG. 9(G)). Also, when the transistor SB is turned on, the capacitor 35 of the drive unit 32A is charged, and when the transistor SD is turned on, the capacitor 35 of the drive unit 32C is charged. This causes the voltage across capacitor 35 to increase (Figure 9 (F)).

次に、タイミングt23において、電力変換装置1の出力電圧である電圧VLがしきい値VLth2よりも高くなる(図9(G)、ステップS110において“Y”)。この例では、負荷電流ILはまだ小さいので、デューティ比DTがしきい値DTth2よりも大きくない(ステップS111において“N”)。よって、制御回路19は、ゲート信号GA~GDを低レベルにすることにより、トランジスタSA~SDのスイッチング動作を停止させる(図9(B)~(E)、ステップS102)。これにより、電圧VLは徐々に低下し(図9(G))、キャパシタ35の両端間の電圧もまた徐々に低下する(図9(F))。 Next, at timing t23, voltage VL, which is the output voltage of power conversion device 1, becomes higher than threshold value VLth2 (Figure 9 (G), "Y" in step S110). In this example, since load current IL is still small, duty ratio DT is not higher than threshold value DTth2 ("N" in step S111). Therefore, control circuit 19 stops the switching operation of transistors SA to SD by setting gate signals GA to GD to a low level (Figures 9 (B) to (E), step S102). As a result, voltage VL gradually decreases (Figure 9 (G)), and the voltage across capacitor 35 also gradually decreases (Figure 9 (F)).

これ以降、電力変換装置1は、この動作を繰り返す。 The power conversion device 1 then repeats this operation.

そして、タイミングt24より前において、電力変換装置1の負荷電流ILが増加する(図9(A))。これにより、電力変換装置1では、デューティ比DTが上昇する。タイミングt24において、制御回路19は、デューティ比DTがしきい値DTth2より大きいことを確認する(ステップS111において“Y”)。これにより、バーストモードの動作は終了する。 Then, before timing t24, the load current IL of the power conversion device 1 increases (Figure 9 (A)). This causes the duty ratio DT to increase in the power conversion device 1. At timing t24, the control circuit 19 confirms that the duty ratio DT is greater than the threshold value DTth2 ("Y" in step S111). This ends the operation of the burst mode.

図10は、電力変換装置1の他の一動作例を表すものであり、(A)は電力変換装置1の負荷電流ILの波形を示し、(B)~(E)はゲート信号GA~GDの波形をそれぞれ示し、(F)は駆動部32A,32Cにおけるキャパシタ35の両端間の電圧(キャパシタ電圧V35)の波形を示し、(G)電力変換装置1の出力電圧である電圧VLの波形を示す。 Figure 10 shows another example of the operation of the power conversion device 1, where (A) shows the waveform of the load current IL of the power conversion device 1, (B) to (E) show the waveforms of the gate signals GA to GD, respectively, (F) shows the waveform of the voltage (capacitor voltage V35) across the capacitor 35 in the driving units 32A and 32C, and (G) shows the waveform of the voltage VL, which is the output voltage of the power conversion device 1.

タイミングt31より前において、電力変換装置1の負荷電流ILが減少する(図10(A))。負荷電流ILの電流量は、図9の場合に比べてさらに小さい。これにより、電力変換装置1では、デューティ比DTが低下する。 Before timing t31, the load current IL of the power conversion device 1 decreases (Figure 10 (A)). The amount of the load current IL is even smaller than in the case of Figure 9. As a result, the duty ratio DT of the power conversion device 1 decreases.

タイミングt31において、制御回路19は、デューティ比DTがしきい値DTth1よりも小さいことを確認する(ステップS101において“Y”)。そして、制御回路19は、ゲート信号GA~GDを低レベルにすることにより、トランジスタSA~SDのスイッチング動作を停止する(図10(B)~(E)、ステップS102)。このようにスイッチング動作が停止すると、電力変換装置1は、1次側回路から2次側回路に電力を伝送しないので、電力変換装置1の出力電圧である電圧VLは徐々に低下する(図10(G))。また、トランジスタSB,SDがオン状態にならないので、駆動部32A,32Cにおけるキャパシタ35は充電されない。よって、キャパシタ35は、時間の経過に応じて徐々に自然放電され、キャパシタ35の両端間の電圧が低下する(図10(F))。 At timing t31, the control circuit 19 confirms that the duty ratio DT is smaller than the threshold value DTth1 ("Y" in step S101). Then, the control circuit 19 stops the switching operation of the transistors SA to SD by setting the gate signals GA to GD to a low level (FIG. 10 (B) to (E), step S102). When the switching operation stops in this way, the power conversion device 1 does not transmit power from the primary side circuit to the secondary side circuit, so that the voltage VL, which is the output voltage of the power conversion device 1, gradually decreases (FIG. 10 (G)). In addition, since the transistors SB and SD are not turned on, the capacitor 35 in the drive units 32A and 32C is not charged. Therefore, the capacitor 35 gradually discharges naturally over time, and the voltage across the capacitor 35 decreases (FIG. 10 (F)).

次に、タイミングt32において、電力変換装置1の出力電圧である電圧VLがしきい値VLth1よりも低くなる(図10(G)、ステップS104において“Y”)。この例では、タイミングt31~t32の時間長に対応するカウント値CNTは、しきい値CNTthよりも大きい(ステップS105において“N”)。すなわち、この例では、負荷電流ILの電流量は、図9の場合に比べてさらに小さいので、電圧VLの変化度合いが図9の例よりも緩やかであり、その結果、タイミングt31~t32の時間長は、図9におけるタイミングt21~t22の時間長よりも長い。これにより、制御回路19は、所定のパルス幅を有するゲート信号GB,GDを生成することにより、トランジスタSB,SDのスイッチング動作を開始する(図10(C),(E)、ステップS107)。トランジスタSBがオン状態になると、駆動部32Aのキャパシタ35が充電され、トランジスタSDがオン状態になると、駆動部32Cのキャパシタ35が充電される。これにより、キャパシタ35の両端間の電圧が上昇する(図10(F))。 Next, at timing t32, the voltage VL, which is the output voltage of the power conversion device 1, becomes lower than the threshold value VLth1 (FIG. 10(G), "Y" in step S104). In this example, the count value CNT corresponding to the time length of timing t31 to t32 is greater than the threshold value CNTth ("N" in step S105). That is, in this example, the current amount of the load current IL is even smaller than that in FIG. 9, so the degree of change in the voltage VL is gentler than in the example of FIG. 9, and as a result, the time length of timing t31 to t32 is longer than the time length of timing t21 to t22 in FIG. 9. As a result, the control circuit 19 generates gate signals GB and GD having a predetermined pulse width to start the switching operation of the transistors SB and SD (FIG. 10(C) and (E), step S107). When the transistor SB is turned on, the capacitor 35 of the drive unit 32A is charged, and when the transistor SD is turned on, the capacitor 35 of the drive unit 32C is charged. This causes the voltage across capacitor 35 to increase (Figure 10 (F)).

次に、タイミングt32から所定の時間が経過したタイミングt33において、電力変換装置1の出力電圧である電圧VLに基づいてデューティ比DTを決定し、このデューティ比DTに基づいてゲート信号GA~GDを生成することにより、トランジスタSA~SDのスイッチング動作を開始させる(図10(B)~(E)、ステップS109)。制御回路19は、フィードバック制御を行うことにより、デューティ比DTを決定するので、電圧VLは、目標電圧Vtargetになるように制御される。その結果、電圧VLは徐々に上昇する(図10(G))。 Next, at timing t33, a predetermined time after timing t32, the duty ratio DT is determined based on the voltage VL, which is the output voltage of the power conversion device 1, and gate signals GA to GD are generated based on this duty ratio DT, thereby starting the switching operation of the transistors SA to SD (FIG. 10 (B) to (E), step S109). The control circuit 19 determines the duty ratio DT by performing feedback control, so that the voltage VL is controlled to become the target voltage Vtarget. As a result, the voltage VL gradually increases (FIG. 10 (G)).

次に、タイミングt34において、電力変換装置1の出力電圧である電圧VLがしきい値VLth2よりも高くなる(図10(G)、ステップS110において“Y”)。この例では、負荷電流ILはまだ小さいので、デューティ比DTがしきい値DTth2よりも大きくない(ステップS111において“N”)。よって、制御回路19は、ゲート信号GA~GDを低レベルにすることにより、トランジスタSA~SDのスイッチング動作を停止させる(図10(B)~(E)、ステップS102)。これにより、電圧VLは徐々に低下し(図10(G))、キャパシタ35の両端間の電圧もまた徐々に低下する(図10(F))。 Next, at timing t34, voltage VL, which is the output voltage of power conversion device 1, becomes higher than threshold value VLth2 (Figure 10(G), "Y" in step S110). In this example, since load current IL is still small, duty ratio DT is not higher than threshold value DTth2 ("N" in step S111). Therefore, control circuit 19 stops the switching operation of transistors SA-SD by setting gate signals GA-GD to a low level (Figures 10(B)-(E), step S102). As a result, voltage VL gradually decreases (Figure 10(G)), and the voltage across capacitor 35 also gradually decreases (Figure 10(F)).

これ以降、電力変換装置1は、この動作を繰り返す。 The power conversion device 1 then repeats this operation.

そして、タイミングt35より前において、電力変換装置1の負荷電流ILが増加する(図10(A))。これにより、電力変換装置1では、デューティ比DTが上昇する。タイミングt35において、制御回路19は、デューティ比DTがしきい値DTth2より大きいことを確認する(ステップS111において“Y”)。これにより、バーストモードの動作は終了する。 Then, before timing t35, the load current IL of the power conversion device 1 increases (FIG. 10(A)). This causes the duty ratio DT to increase in the power conversion device 1. At timing t35, the control circuit 19 confirms that the duty ratio DT is greater than the threshold value DTth2 ("Y" in step S111). This ends the operation of the burst mode.

ここで、しきい値VLth1は、本開示における「第1のしきい電圧」の一具体例に対応する。しきい値VLth2は、本開示における「第2のしきい電圧」の一具体例に対応する。 Here, threshold value VLth1 corresponds to a specific example of a "first threshold voltage" in this disclosure. Threshold value VLth2 corresponds to a specific example of a "second threshold voltage" in this disclosure.

このように、電力変換装置1では、第1の端子(端子T11)および第2の端子(端子T12)を結ぶ経路において接続ノードを介して直列に接続された第1のスイッチング素子(例えばトランジスタSA)および第2のスイッチング素子(例えばトランジスタSB)を有するスイッチング回路12と、電圧生成回路20の出力端子に導かれたアノードと、カソードとを有するダイオード33と、ダイオード33のカソードに導かれた一端とノードN1に接続された他端とを有するキャパシタ35と、キャパシタ35の両端間の電圧を電源電圧として用いることにより、制御回路19から供給された制御信号(ゲート信号GA)に基づいて第1のスイッチング素子を駆動可能な駆動回路36とを有する駆動部(例えば絶縁部31Aおよび駆動部32A)と設けるようにした。そして、制御回路19は、スイッチング回路12の動作状態を、第1のスイッチング素子および第2のスイッチング素子がともにオフ状態を維持する第1の動作状態、第1のスイッチング素子がオフ状態を維持し第2のスイッチング素子がスイッチング動作を行う第2の動作状態、および第1のスイッチング素子および第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態の順で繰り返し変化させるようにした。これにより、電力変換装置1では、エネルギー損失を低減することができる。 In this way, the power conversion device 1 includes a switching circuit 12 having a first switching element (e.g., transistor SA) and a second switching element (e.g., transistor SB) connected in series via a connection node in a path connecting the first terminal (terminal T11) and the second terminal (terminal T12), a diode 33 having an anode connected to the output terminal of the voltage generation circuit 20 and a cathode, a capacitor 35 having one end connected to the cathode of the diode 33 and the other end connected to node N1, and a drive unit (e.g., insulating unit 31A and drive unit 32A) having a drive circuit 36 capable of driving the first switching element based on a control signal (gate signal GA) supplied from the control circuit 19 by using the voltage between both ends of the capacitor 35 as a power supply voltage. The control circuit 19 repeatedly changes the operating state of the switching circuit 12 in the order of a first operating state in which both the first switching element and the second switching element maintain an off state, a second operating state in which the first switching element maintains an off state and the second switching element performs a switching operation, and a third operating state in which both the first switching element and the second switching element perform a switching operation. This allows the power conversion device 1 to reduce energy loss.

すなわち、例えば、特許文献1に記載の技術のように、バーストモードにおいて、下側のスイッチング素子のスイッチング動作を継続して行わせるとともに、上側のスイッチング素子のスイッチング動作を間欠的に行わせる場合には、下側のスイッチング素子のドライブ損失が生じるので、エネルギー損失が増加してしまう。一方、電力変換装置1では、例えば図10において、タイミングt31~t32の期間において、第2のスイッチング素子(例えばトランジスタSB)のスイッチング動作を停止させ、タイミングt32~t33の期間において、第2のスイッチング素子のスイッチング動作を行わせる。このタイミングt32~t33の期間の時間長は、駆動部32Aのキャパシタ35を充電可能な短い時間に設定することができる。これにより、トランジスタSBのドライブ損失を低減することができるので、エネルギー損失を低減することができる。 That is, for example, as in the technology described in Patent Document 1, in burst mode, when the switching operation of the lower switching element is performed continuously while the switching operation of the upper switching element is performed intermittently, drive loss occurs in the lower switching element, and energy loss increases. On the other hand, in the power conversion device 1, for example in FIG. 10, the switching operation of the second switching element (e.g., transistor SB) is stopped during the period from timing t31 to t32, and the switching operation of the second switching element is performed during the period from timing t32 to t33. The length of the period from timing t32 to t33 can be set to a short time that allows the capacitor 35 of the drive unit 32A to be charged. This reduces the drive loss of transistor SB, and therefore the energy loss.

また、電力変換装置1では、図10に示したように、制御回路19は、スイッチング回路12の動作状態を第1の動作状態にしてから、第2の電力端子(端子T21,T22)における電圧が第1のしきい電圧(しきい値VLth1)より低くなるまでの時間が第2の所定時間より長い場合に、スイッチング回路12の動作状態を、第1の動作状態、第2の動作状態、および第3の動作状態の順で変化させるようにした。すなわち、第1のスイッチング素子および第2のスイッチング素子がともにオフ状態を維持する第1の動作状態の期間が長い場合には、例えば駆動部32Aのキャパシタ35の両端間の電圧の低下量が大きい。よって、このような場合には、制御回路19は、スイッチング回路12の動作状態を、第1のスイッチング素子がオフ状態を維持し第2のスイッチング素子がスイッチング動作を行う第2の動作状態にした後に、第1のスイッチング素子および第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態にする。制御回路19は、スイッチング回路12の動作状態を第2の動作状態にすることにより、駆動部32Aのキャパシタ35を充電することができる。これにより、電力変換装置1では、効果的にエネルギー損失を低減しつつ、キャパシタ35を充電することができる。 In addition, in the power conversion device 1, as shown in FIG. 10, the control circuit 19 changes the operating state of the switching circuit 12 in the order of the first operating state, the second operating state, and the third operating state when the time from when the operating state of the switching circuit 12 is changed to the first operating state until the voltage at the second power terminal (terminals T21, T22) becomes lower than the first threshold voltage (threshold value VLth1) is longer than the second predetermined time. That is, when the period of the first operating state in which both the first switching element and the second switching element maintain the off state is long, for example, the amount of voltage drop between both ends of the capacitor 35 of the drive unit 32A is large. Therefore, in such a case, the control circuit 19 changes the operating state of the switching circuit 12 to the second operating state in which the first switching element maintains the off state and the second switching element performs a switching operation, and then to the third operating state in which both the first switching element and the second switching element perform a switching operation. The control circuit 19 can charge the capacitor 35 of the drive unit 32A by changing the operating state of the switching circuit 12 to the second operating state. This allows the power conversion device 1 to effectively reduce energy loss while charging the capacitor 35.

また、電力変換装置1では、図9に示したように、制御回路19は、スイッチング回路12の動作状態を第1の動作状態にしてから、第2の電力端子(端子T21,T22)における電圧が第1のしきい電圧(しきい値VLth1)より低くなるまでの時間が第2の所定時間より短い場合に、スイッチング回路12の動作状態を、第1の動作状態、および第3の動作状態の順で変化させるようにした。すなわち、第1のスイッチング素子および第2のスイッチング素子がともにオフ状態を維持する第1の動作状態の期間が短い場合には、例えば駆動部32Aのキャパシタ35の両端間の電圧の低下量が小さい。よって、このような場合には、制御回路19は、スイッチング回路12の動作状態を、第1のスイッチング素子がオフ状態を維持し第2のスイッチング素子がスイッチング動作を行う第2の動作状態にせずに、第1のスイッチング素子および第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態にする。これにより、電力変換装置1では、効果的にエネルギー損失を低減することができる。 In addition, in the power conversion device 1, as shown in FIG. 9, the control circuit 19 changes the operation state of the switching circuit 12 in the order of the first operation state and the third operation state when the time from when the operation state of the switching circuit 12 is changed to the first operation state until the voltage at the second power terminal (terminals T21, T22) becomes lower than the first threshold voltage (threshold value VLth1) is shorter than the second predetermined time. That is, when the period of the first operation state in which both the first switching element and the second switching element maintain the off state is short, for example, the amount of voltage drop between both ends of the capacitor 35 of the drive unit 32A is small. Therefore, in such a case, the control circuit 19 changes the operation state of the switching circuit 12 to the third operation state in which both the first switching element and the second switching element perform the switching operation, rather than to the second operation state in which the first switching element maintains the off state and the second switching element performs the switching operation. This allows the power conversion device 1 to effectively reduce energy loss.

[効果]
以上のように本実施の形態では、第1の端子および第2の端子を結ぶ経路において接続ノードを介して直列に接続された第1のスイッチング素子および第2のスイッチング素子を有するスイッチング回路と、電圧生成回路の出力端子に導かれたアノードと、カソードとを有するダイオードと、ダイオードのカソードに導かれた一端と接続ノードに接続された他端とを有するキャパシタと、キャパシタの両端間の電圧を電源電圧として用いることにより、制御回路から供給された制御信号に基づいて第1のスイッチング素子を駆動可能な駆動回路とを有する駆動部と設けるようにした。そして、制御回路は、スイッチング回路の動作状態を、第1のスイッチング素子および第2のスイッチング素子がともにオフ状態を維持する第1の動作状態、第1のスイッチング素子がオフ状態を維持し第2のスイッチング素子がスイッチング動作を行う第2の動作状態、および第1のスイッチング素子および第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態の順で繰り返し変化させるようにした。これにより、エネルギー損失を低減することができる。
[effect]
As described above, in this embodiment, a driving unit is provided that includes a switching circuit having a first switching element and a second switching element connected in series via a connection node in a path connecting a first terminal and a second terminal, a diode having an anode and a cathode connected to an output terminal of a voltage generating circuit, a capacitor having one end connected to the cathode of the diode and the other end connected to the connection node, and a driving circuit capable of driving the first switching element based on a control signal supplied from a control circuit by using the voltage between both ends of the capacitor as a power supply voltage.Then, the control circuit repeatedly changes the operating state of the switching circuit in the order of a first operating state in which both the first switching element and the second switching element maintain an off state, a second operating state in which the first switching element maintains an off state and the second switching element performs a switching operation, and a third operating state in which both the first switching element and the second switching element perform a switching operation.This makes it possible to reduce energy loss.

本実施の形態では、制御回路は、スイッチング回路の動作状態を第1の動作状態にしてから、第2の電力端子における電圧が第1のしきい電圧より低くなるまでの時間が第2の所定時間より長い場合に、スイッチング回路の動作状態を、第1の動作状態、第2の動作状態、および第3の動作状態の順で変化させるようにしたので、効果的にエネルギー損失を低減しつつ、キャパシタ35を充電することができる。 In this embodiment, if the time from when the switching circuit is changed to the first operating state until the voltage at the second power terminal becomes lower than the first threshold voltage is longer than a second predetermined time, the control circuit changes the switching circuit's operating state in the order of the first operating state, the second operating state, and the third operating state, so that the capacitor 35 can be charged while effectively reducing energy loss.

また、電力変換装置1では、図9に示したように、制御回路19は、スイッチング回路12の動作状態を第1の動作状態にしてから、第2の電力端子における電圧が第1のしきい電圧より低くなるまでの時間が第2の所定時間より短い場合に、スイッチング回路12の動作状態を、第1の動作状態、および第3の動作状態の順で変化させるようにしたので、電力変換装置1では、効果的にエネルギー損失を低減することができる。 In addition, as shown in FIG. 9, in the power conversion device 1, if the time from when the operating state of the switching circuit 12 is changed to the first operating state until the voltage at the second power terminal becomes lower than the first threshold voltage is shorter than the second predetermined time, the control circuit 19 changes the operating state of the switching circuit 12 in the order of the first operating state and then the third operating state, so that the power conversion device 1 can effectively reduce energy loss.

[変形例]
上記実施の形態では、スイッチング回路12は、4つのトランジスタSA~SDを有するようにしたが、これに限定されるものではなく、これに代えて、例えば、図11に示す電力変換装置1Aのように、2つのトランジスタを有するようにしてもよい。電力変換装置1Aは、電力変換装置1は、端子T11,T12と、電圧生成回路20と、スイッチング回路12Aと、絶縁部31Aと、駆動部32A,32Bと、キャパシタ51,52と、トランス13と、整流回路14と、平滑回路15と、電圧センサ18と、制御回路19Aと、端子T21,T22とを有している。スイッチング回路12は、ハーフブリッジ型の回路であり、トランジスタSA,SBを有している。絶縁部31Aは、制御回路19Aから供給されたゲート信号GAに基づいて、ゲート信号GAと電気的に絶縁されたゲート信号GA0を生成するように構成される。駆動部32Aは、電圧生成回路20から供給された電圧V20、および絶縁部31Aから供給されたゲート信号GA0に基づいて、ゲート信号GA1を生成し、このゲート信号GA1を用いてトランジスタSAを駆動するように構成される。駆動部32Bは、電圧生成回路20から供給された電圧V20、および制御回路19Aから供給されたゲート信号GBに基づいて、ゲート信号GB1を生成し、このゲート信号GB1を用いてトランジスタSBを駆動するように構成される。キャパシタ51の一端は電圧線L11に接続され、他端はノードN2に接続される。キャパシタ52の一端はノードN2に接続され、他端は基準電圧線L12に接続される。制御回路19Aは、電圧センサ18により検出された電圧VLに基づいて、スイッチング回路12Aの動作を制御することにより、電力変換装置1Aの動作を制御するように構成される。
[Modification]
In the above embodiment, the switching circuit 12 has four transistors SA to SD, but is not limited thereto. Instead, for example, the power conversion device 1A shown in FIG. 11 may have two transistors. The power conversion device 1A includes terminals T11 and T12, a voltage generating circuit 20, a switching circuit 12A, an insulating unit 31A, driving units 32A and 32B, capacitors 51 and 52, a transformer 13, a rectifier circuit 14, a smoothing circuit 15, a voltage sensor 18, a control circuit 19A, and terminals T21 and T22. The switching circuit 12 is a half-bridge type circuit and includes transistors SA and SB. The insulating unit 31A is configured to generate a gate signal GA0 electrically insulated from the gate signal GA based on the gate signal GA supplied from the control circuit 19A. The driving unit 32A is configured to generate a gate signal GA1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GA0 supplied from the insulating unit 31A, and to drive the transistor SA using the gate signal GA1. The driving unit 32B is configured to generate a gate signal GB1 based on the voltage V20 supplied from the voltage generating circuit 20 and the gate signal GB supplied from the control circuit 19A, and to drive the transistor SB using the gate signal GB1. One end of the capacitor 51 is connected to the voltage line L11, and the other end is connected to the node N2. One end of the capacitor 52 is connected to the node N2, and the other end is connected to the reference voltage line L12. The control circuit 19A is configured to control the operation of the switching circuit 12A based on the voltage VL detected by the voltage sensor 18, thereby controlling the operation of the power conversion device 1A.

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等には限定されず、種々の変形が可能である。 The present invention has been described above using embodiments and modifications, but the present invention is not limited to these embodiments and can be modified in various ways.

例えば、上記実施の形態では、電力変換動作において、降圧動作を行うようにしたが、これに限定されるものではなく、昇圧動作を行うようにしてもよい。 For example, in the above embodiment, a step-down operation is performed in the power conversion operation, but this is not limited to this, and a step-up operation may also be performed.

また、例えば、上記の実施の形態等における電圧生成回路20の回路構成、スイッチング回路12の回路構成、整流回路14の回路構成、ゲート信号の動作波形などは、一例であり、適宜変更してもよい。 In addition, for example, the circuit configuration of the voltage generating circuit 20, the circuit configuration of the switching circuit 12, the circuit configuration of the rectifier circuit 14, the operating waveforms of the gate signals, etc. in the above embodiments are merely examples and may be changed as appropriate.

本明細書中に記載された効果はあくまで例示であり、本開示の効果は、本明細書中に記載された効果に限定されない。よって、本開示に関して、他の効果が得られてもよい。 The effects described in this specification are merely examples, and the effects of the present disclosure are not limited to the effects described in this specification. Therefore, other effects may be obtained with respect to the present disclosure.

さらに、本開示は、以下の態様を取り得る。 Furthermore, the present disclosure may take the following forms:

(1)
第1の端子および第2の端子を含む第1の電力端子と、
前記第1の端子および前記第2の端子を結ぶ経路において接続ノードを介して直列に接続された第1のスイッチング素子および第2のスイッチング素子を有するスイッチング回路と、
前記スイッチング回路に接続された第1の巻線と、第2の巻線とを有するトランスと、
前記第2の巻線に接続された整流回路と、
前記整流回路に接続された平滑回路と、
前記平滑回路に接続された第2の電力端子と、
前記スイッチング回路の動作を制御可能な制御回路と、
所定の電圧を生成する電圧生成回路と、
前記電圧生成回路の出力端子に導かれたアノードと、カソードとを有するダイオードと、前記ダイオードのカソードに導かれた一端と前記接続ノードに接続された他端とを有するキャパシタと、前記キャパシタの両端間の電圧を電源電圧として用いることにより、前記制御回路から供給された制御信号に基づいて前記第1のスイッチング素子を駆動可能な駆動回路とを有する駆動部と
を備え、
前記制御回路は、前記スイッチング回路の動作状態を、前記第1のスイッチング素子および前記第2のスイッチング素子がともにオフ状態を維持する第1の動作状態、前記第1のスイッチング素子がオフ状態を維持し前記第2のスイッチング素子がスイッチング動作を行う第2の動作状態、および前記第1のスイッチング素子および前記第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態の順で繰り返し変化させることが可能である
電力変換装置。
(2)
前記制御回路は、
前記第2の電力端子における電圧が第1のしきい電圧より低くなった場合に、前記スイッチング回路の前記動作状態を前記第1の動作状態から前記第2の動作状態に変化させることが可能であり、
前記第2の電力端子における電圧が第2のしきい電圧より高くなった場合に、前記スイッチング回路の前記動作状態を前記第3の動作状態から前記第1の動作状態に変化させることが可能である
前記(1)に記載の電力変換装置。
(3)
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態から前記第2の動作状態に変化させた後、第1の所定時間が経過した場合に、前記スイッチング回路の前記動作状態を前記第2の動作状態から前記第3の動作状態に変化させることが可能である
前記(2)に記載の電力変換装置。
(4)
前記制御回路は、前記スイッチング回路の前記動作状態が前記第2の動作状態である場合には、所定のパルス幅を有する前記制御信号を前記駆動部に供給することにより、前記駆動部に前記第2のスイッチング素子を駆動させることが可能である
前記(1)から(3)のいずれかに記載の電力変換装置。
(5)
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態にしてから、前記第2の電力端子における電圧が第1のしきい電圧より低くなるまでの時間が第2の所定時間より長い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、前記第2の動作状態、および前記第3の動作状態の順で変化させることが可能である
前記(1)から(4)のいずれかに記載の電力変換装置。
(6)
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態にしてから、前記第2の電力端子における電圧が前記第1のしきい電圧より低くなるまでの時間が前記第2の所定時間より短い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、および前記第3の動作状態の順で変化させることが可能である
前記(5)に記載の電力変換装置。
(7)
前記制御回路は、前記電力変換装置の負荷が軽い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、前記第2の動作状態、および前記第3の動作状態の順で繰り返し変化させることが可能である
前記(1)から(6)のいずれかに記載の電力変換装置。
(1)
a first power terminal including a first terminal and a second terminal;
a switching circuit including a first switching element and a second switching element connected in series via a connection node in a path connecting the first terminal and the second terminal;
a transformer having a first winding and a second winding connected to the switching circuit;
a rectifier circuit connected to the second winding;
a smoothing circuit connected to the rectifier circuit;
a second power terminal connected to the smoothing circuit;
A control circuit capable of controlling an operation of the switching circuit;
A voltage generating circuit for generating a predetermined voltage;
a drive unit including a diode having an anode and a cathode connected to an output terminal of the voltage generating circuit, a capacitor having one end connected to the cathode of the diode and the other end connected to the connection node, and a drive circuit capable of driving the first switching element based on a control signal supplied from the control circuit by using a voltage between both ends of the capacitor as a power supply voltage,
The control circuit is capable of repeatedly changing the operating state of the switching circuit in the order of a first operating state in which the first switching element and the second switching element both maintain their off states, a second operating state in which the first switching element maintains its off state and the second switching element performs a switching operation, and a third operating state in which the first switching element and the second switching element both perform a switching operation.
(2)
The control circuit includes:
the operating state of the switching circuit is changeable from the first operating state to the second operating state when a voltage at the second power terminal falls below a first threshold voltage;
The power conversion device according to (1), wherein the operating state of the switching circuit is capable of being changed from the third operating state to the first operating state when the voltage at the second power terminal becomes higher than a second threshold voltage.
(3)
The power conversion device described in (2), wherein the control circuit is capable of changing the operating state of the switching circuit from the second operating state to the third operating state when a first predetermined time has elapsed after changing the operating state of the switching circuit from the first operating state to the second operating state.
(4)
The power conversion device according to any one of (1) to (3), wherein when the operating state of the switching circuit is the second operating state, the control circuit is capable of causing the drive unit to drive the second switching element by supplying the control signal having a predetermined pulse width to the drive unit.
(5)
The control circuit is capable of changing the operating state of the switching circuit in the order of the first operating state, the second operating state, and the third operating state when a time period from when the operating state of the switching circuit is changed to the first operating state until the voltage at the second power terminal becomes lower than a first threshold voltage is longer than a second predetermined time. The power conversion device described in any of (1) to (4).
(6)
The power conversion device described in (5), wherein the control circuit is capable of changing the operating state of the switching circuit in the order of the first operating state and then the third operating state when the time from when the operating state of the switching circuit is changed to the first operating state to when the voltage at the second power terminal becomes lower than the first threshold voltage is shorter than the second predetermined time.
(7)
The power conversion device according to any one of (1) to (6), wherein the control circuit is capable of repeatedly changing the operating state of the switching circuit in the order of the first operating state, the second operating state, and the third operating state when a load on the power conversion device is light.

1,1A…電力変換装置、12,12A…スイッチング回路、13…トランス、13A,13B,13C…巻線、14…整流回路、15…平滑回路、16…インダクタ、17…キャパシタ、18…電圧センサ、19,19A…制御回路、20…電圧生成回路、21…トランス、21A,21B…巻線、22…トランジスタ、23…ダイオード、24…キャパシタ、25…電圧制御回路、32A~32D…駆動部、33…ダイオード、34…抵抗素子、35…キャパシタ、36…駆動回路、37…抵抗素子、45…キャパシタ、46…駆動回路、47…抵抗素子、BH…バッテリ、CNT…カウント値、CNTth…しきい値、DA~DD…ボディダイオード、DT…デューティ比、DTth1,DTth2…しきい値、D1,D2…ダイオード、GA~GD1,GA1~GD1…ゲート信号、L11,L21…電圧線、L12,L22…基準電圧線、LD…負荷、N1~N3…ノード、SA~SD…トランジスタ、T,T1,T2…期間、Tsw…周期期間、T11,T12,T21,T22…端子、VL…電圧、VLth1,VLth2…しきい値、Vtarget…目標電圧、V20…電圧、V35…キャパシタ電圧。
1, 1A...power conversion device, 12, 12A...switching circuit, 13...transformer, 13A, 13B, 13C...winding, 14...rectifier circuit, 15...smoothing circuit, 16...inductor, 17...capacitor, 18...voltage sensor, 19, 19A...control circuit, 20...voltage generation circuit, 21...transformer, 21A, 21B...winding, 22...transistor, 23...diode, 24...capacitor, 25...voltage control circuit, 32A to 32D...drive unit, 33...diode, 34...resistance element, 35...capacitor, 36...drive circuit, 37...resistance element, 45...capacitor, 46...drive circuit, 47...resistance element, BH...battery, CNT...count value, CNTth...threshold value, DA to DD...body diodes, DT...duty ratio, DTth1, DTth2...threshold value, D1, D2...diodes, GA to GD1, GA1 to GD1...gate signal, L11, L21...voltage line, L12, L22...reference voltage line, LD...load, N1 to N3...nodes, SA to SD...transistors, T, T1, T2...period, Tsw...cycle period, T11, T12, T21, T22...terminals, VL...voltage, VLth1, VLth2...threshold value, Vtarget...target voltage, V20...voltage, V35...capacitor voltage.

Claims (7)

第1の端子および第2の端子を含む第1の電力端子と、
前記第1の端子および前記第2の端子を結ぶ経路において接続ノードを介して直列に接続された第1のスイッチング素子および第2のスイッチング素子を有するスイッチング回路と、
前記スイッチング回路に接続された第1の巻線と、第2の巻線とを有するトランスと、
前記第2の巻線に接続された整流回路と、
前記整流回路に接続された平滑回路と、
前記平滑回路に接続された第2の電力端子と、
前記スイッチング回路の動作を制御可能な制御回路と、
所定の電圧を生成する電圧生成回路と、
前記電圧生成回路の出力端子に導かれたアノードと、カソードとを有するダイオードと、前記ダイオードのカソードに導かれた一端と前記接続ノードに接続された他端とを有するキャパシタと、前記キャパシタの両端間の電圧を電源電圧として用いることにより、前記制御回路から供給された制御信号に基づいて前記第1のスイッチング素子を駆動可能な駆動回路とを有する駆動部と
を備え、
前記制御回路は、前記スイッチング回路の動作状態を、前記第1のスイッチング素子および前記第2のスイッチング素子がともにオフ状態を維持する第1の動作状態、前記第1のスイッチング素子がオフ状態を維持し前記第2のスイッチング素子がスイッチング動作を行う第2の動作状態、および前記第1のスイッチング素子および前記第2のスイッチング素子がともにスイッチング動作を行う第3の動作状態の順で繰り返し変化させることが可能である
電力変換装置。
a first power terminal including a first terminal and a second terminal;
a switching circuit including a first switching element and a second switching element connected in series via a connection node in a path connecting the first terminal and the second terminal;
a transformer having a first winding and a second winding connected to the switching circuit;
a rectifier circuit connected to the second winding;
a smoothing circuit connected to the rectifier circuit;
a second power terminal connected to the smoothing circuit;
A control circuit capable of controlling an operation of the switching circuit;
A voltage generating circuit for generating a predetermined voltage;
a drive unit including a diode having an anode and a cathode connected to an output terminal of the voltage generating circuit, a capacitor having one end connected to the cathode of the diode and the other end connected to the connection node, and a drive circuit capable of driving the first switching element based on a control signal supplied from the control circuit by using a voltage between both ends of the capacitor as a power supply voltage,
The control circuit is capable of repeatedly changing the operating state of the switching circuit in the order of a first operating state in which the first switching element and the second switching element both maintain their off states, a second operating state in which the first switching element maintains its off state and the second switching element performs a switching operation, and a third operating state in which the first switching element and the second switching element both perform a switching operation.
前記制御回路は、
前記第2の電力端子における電圧が第1のしきい電圧より低くなった場合に、前記スイッチング回路の前記動作状態を前記第1の動作状態から前記第2の動作状態に変化させることが可能であり、
前記第2の電力端子における電圧が第2のしきい電圧より高くなった場合に、前記スイッチング回路の前記動作状態を前記第3の動作状態から前記第1の動作状態に変化させることが可能である
請求項1に記載の電力変換装置。
The control circuit includes:
the operating state of the switching circuit is changeable from the first operating state to the second operating state when a voltage at the second power terminal falls below a first threshold voltage;
2. The power conversion device according to claim 1, wherein the operating state of the switching circuit is capable of changing from the third operating state to the first operating state when the voltage at the second power terminal becomes higher than a second threshold voltage.
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態から前記第2の動作状態に変化させた後、第1の所定時間が経過した場合に、前記スイッチング回路の前記動作状態を前記第2の動作状態から前記第3の動作状態に変化させることが可能である
請求項2に記載の電力変換装置。
3. The power conversion device according to claim 2, wherein the control circuit is capable of changing the operating state of the switching circuit from the second operating state to the third operating state when a first predetermined time has elapsed after changing the operating state of the switching circuit from the first operating state to the second operating state.
前記制御回路は、前記スイッチング回路の前記動作状態が前記第2の動作状態である場合には、所定のパルス幅を有する前記制御信号を前記駆動部に供給することにより、前記駆動部に前記第2のスイッチング素子を駆動させることが可能である
請求項1に記載の電力変換装置。
2. The power conversion device according to claim 1, wherein when the operating state of the switching circuit is the second operating state, the control circuit is capable of causing the drive unit to drive the second switching element by supplying the control signal having a predetermined pulse width to the drive unit.
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態にしてから、前記第2の電力端子における電圧が第1のしきい電圧より低くなるまでの時間が第2の所定時間より長い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、前記第2の動作状態、および前記第3の動作状態の順で変化させることが可能である
請求項1から請求項4のいずれか一項に記載の電力変換装置。
5. The power conversion device according to claim 1 , wherein the control circuit is capable of changing the operating state of the switching circuit in the order of the first operating state, the second operating state, and the third operating state when a time period from when the operating state of the switching circuit is changed to the first operating state until the voltage at the second power terminal becomes lower than a first threshold voltage is longer than a second predetermined time period.
前記制御回路は、前記スイッチング回路の前記動作状態を前記第1の動作状態にしてから、前記第2の電力端子における電圧が前記第1のしきい電圧より低くなるまでの時間が前記第2の所定時間より短い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、および前記第3の動作状態の順で変化させることが可能である
請求項5に記載の電力変換装置。
6. The power conversion device according to claim 5, wherein the control circuit is capable of changing the operating state of the switching circuit in the order of the first operating state and then the third operating state when a time from when the operating state of the switching circuit is changed to the first operating state until the voltage at the second power terminal becomes lower than the first threshold voltage is shorter than the second predetermined time.
前記制御回路は、前記電力変換装置の負荷が軽い場合に、前記スイッチング回路の前記動作状態を、前記第1の動作状態、前記第2の動作状態、および前記第3の動作状態の順で繰り返し変化させることが可能である
請求項1に記載の電力変換装置。




2. The power conversion device according to claim 1, wherein the control circuit is capable of repeatedly changing the operating state of the switching circuit in the order of the first operating state, the second operating state, and the third operating state when a load of the power conversion device is light.




JP2022158338A 2022-09-30 2022-09-30 Power Conversion Device Active JP7789650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022158338A JP7789650B2 (en) 2022-09-30 2022-09-30 Power Conversion Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022158338A JP7789650B2 (en) 2022-09-30 2022-09-30 Power Conversion Device

Publications (2)

Publication Number Publication Date
JP2024051940A true JP2024051940A (en) 2024-04-11
JP7789650B2 JP7789650B2 (en) 2025-12-22

Family

ID=90623194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022158338A Active JP7789650B2 (en) 2022-09-30 2022-09-30 Power Conversion Device

Country Status (1)

Country Link
JP (1) JP7789650B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019198134A (en) * 2018-05-07 2019-11-14 オムロン株式会社 Switching power supply apparatus
JP2020108246A (en) * 2018-12-27 2020-07-09 株式会社ダイヘン Control circuit, and dc/dc converter device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019198134A (en) * 2018-05-07 2019-11-14 オムロン株式会社 Switching power supply apparatus
JP2020108246A (en) * 2018-12-27 2020-07-09 株式会社ダイヘン Control circuit, and dc/dc converter device

Also Published As

Publication number Publication date
JP7789650B2 (en) 2025-12-22

Similar Documents

Publication Publication Date Title
KR100597379B1 (en) Starting method of power supply, starting circuit of power supply and power supply
EP2066012B1 (en) Self-supply circuit and method for a voltage converter
CN109039028B (en) Control circuit and power adapter applied to power adapter
US8885370B2 (en) Current-fed isolation converter
CN108512538B (en) Power converter and control circuit and control method thereof
EP3605816B1 (en) Power conversion device
JP6913599B2 (en) Control device
US12301112B2 (en) Controlling an output transistor of a switching power supply
EP0998017A2 (en) Switching power supply unit
EP3883112B1 (en) Acf converter, voltage conversion method and electronic device
JP2017184598A (en) Switching power supply device
US12341435B2 (en) Power conversion apparatus and power conversion system
JP7789650B2 (en) Power Conversion Device
JP7591388B2 (en) Isolated DC/DC converter and AC/DC converter
JP2018050442A (en) Power supply control device and isolated switching power supply device
JP2005287274A (en) Step-down DC-DC converter
CN222509124U (en) A control circuit of a flyback converter and the flyback converter
US20250023486A1 (en) Electric power conversion apparatus and electric power conversion system
JP6730893B2 (en) Power supply control device and isolated switching power supply device
JP2026014816A (en) Power Conversion Device
WO2021005894A1 (en) Dc-dc converter and power supply device
US20240235405A1 (en) Power converter apparatus
WO2020067051A1 (en) Power supply device
JP3518386B2 (en) Switching power supply
EP4456403A1 (en) Soft switch circuit and control method therefor, and power source assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251210

R150 Certificate of patent or registration of utility model

Ref document number: 7789650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150