JP2024044550A - デジタルフィルタ回路、方法、および、プログラム - Google Patents

Abstract

【課題】音声や画像などのストリームデータ信号を、増幅、平滑化、強調化させるデジタルフィルタ回路、方法及びプログラムを提供する。
【解決手段】ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させ、ローカルな状態変数を記憶する短期記憶手段と、グローバルな状態変数を記憶する長期記憶手段とを備えたデジタルフィルタ回路であって、第１フェーズにおいて、デジタル信号を、短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成手段と、第２フェーズにおいて、デジタル信号を、長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成手段と、を備える。第１フェーズ合成手段からの出力と、第２フェーズ合成手段からの出力は、位相のずれによる干渉パターンを生じさせる。
【選択図】図１

Description

本発明は、デジタルフィルタ回路、方法、プログラムに関するものである。

従来、様々なデジタルフィルタが開発されている。

例えば、特許文献１に記載のデジタルフィルタでは、帰還ループに非線形変換手段を挿入しているので、非線形変換手段による歪成分が累積的に発生し、帰還ループの信号に高調波成分を付与し、これによりアナログフィルタのような豊かな音質の楽音を生成できることが開示されている。

また、特許文献２では、状態変数型マルチモードデジタルフィルタにおいて、加算器と１サンプル周期遅延する遅延回路からなる累算器（積分器）内に、ソフトリミッタ特性の非線形回路を挿入することにより、加算器がオーバフローリミットされても、急激にクリップされることなく、入力された信号に適度なひずみが与えられることが開示されている。

特公平８－８４６４号公報 特開平１０－１９０４０８号公報

ここで、上述のように状態変数型マルチモードデジタルフィルタで累算器（積分器）内に非線形回路を挿入したものは、発振レベルを制限することに着目したものであり、発振させても非常に安定した動作をする反面、入力信号を増幅させたり鮮鋭化したりするなど強調化させる挙動はあまり得られなかった。

本発明は、上述の従来形における問題点に鑑み、サイクリックな状態変数型のデジタルフィルタ回路において、入力信号を好適（望ましい応答や特性）に増幅あるいは平滑化させたり鮮鋭化したりするなど強調化させることができるデジタルフィルタ回路、方法、プログラムを提供することを目的とする。

上記目的を達成するため、本発明にかかる一実施形態は、ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させる、デジタルフィルタ回路であって、ローカルな状態変数を記憶する短期記憶手段と、グローバルな状態変数を記憶する長期記憶手段と、第１フェーズにおいて、前記デジタル信号を、前記短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成手段と、第２フェーズにおいて、前記デジタル信号を、前記長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成手段と、を備え、前記第１フェーズ合成手段からの出力と、前記第２フェーズ合成手段からの出力とを、位相のずれによる干渉を生じさせることを特徴とする、デジタルフィルタ回路である。

また、本発明にかかる実施形態は、上記において、前記短期記憶手段は、前記デジタルフィルタ回路を構成する各セルの充電状態を短期の期間において重ね合わせたものを、前記ローカルな状態変数として記憶することを特徴とする。

また、本発明にかかる実施形態は、上記において、前記長期記憶手段は、前記デジタルフィルタ回路を構成する各セルの充電状態を長期期間にわたって重ね合わせたものを、前記グローバルな状態変数として記憶することを特徴とする。

また、本発明にかかる実施形態は、上記において、前記第１フェーズ合成手段は、前記第１フェーズにおいて、前記デジタル信号と、前記ローカルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力することを特徴とする。

また、本発明にかかる実施形態は、上記において、前記第２フェーズ合成手段は、前記第２フェーズにおいて、前記デジタル信号と、前記グローバルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力することを特徴とする。

また、本発明にかかる実施形態は、上記において、前記ストリームデータは、画像データ、音データ、熱データ、化学物質データ、重力データ、圧力データ、振動データ、磁気データ、電磁波データ、放射線データ、属性値ペア、言語データ、または、生体データであることを特徴とする。

また、本発明にかかる実施形態は、上記において、前記第１フェーズ合成手段および前記第２フェーズ合成手段から出力される干渉パターンは、画像、音、動画、アクチュエータ制御信号、装置制御信号であることを特徴とする。

図１は、本発明の第１の実施の形態に係るデジタルフィルタの構成を示す図である。 図２は、デジタルフィルタ回路の素子ユニットに、入力デジタル信号として、外部センサーからマトリックス（デジタル画像信号等）が入力され、外部アクション先に、出力マトリックスとして干渉パターンを出力する場合を模式的に示した図である。 図３は、各セルの相互作用関係や各タイムスリットにおける処理を示すデジタルフィルタ回路ユニットの実装例を示す図である。 図４は、外部センサーから入力される入力マトリックスのタイムスリット１～８における遷移例を示す図である。 図５は、各タイムスリットの各セルの充電状態を重ね合わせることによる時系列表示の脳波様波形を示す図である。 図６は、外部センサーから入力された５×５のマトリックスデータに対して、本実施形態のデジタルフィルタ回路が出力した出力例を示す図である。 図７は、線虫の心臓の神経回路データに当たるものから再現した波形データを示す図である。 図８は、本発明のデジタルフィルタ回路の応用分野を示す図である。 図９は、本実施例のデータフローを示す図である。 図１０は、本実施例L4t4で用いたデータのデータ構造を示す図である。 図１１は、相互作用規則等のデータ例を示す図である。 図１２は、各データの計算フローを示す図である。 図１３は、適用した各データの内容を示す図である。 図１４は、適用したデータ内容と、出力されたデータ例を示す図である。

以下、図面を用いて、本発明の実施の形態を説明する。

図１は、本発明の第１の実施の形態に係るデジタルフィルタの構成を示す図である。このデジタルフィルタは、ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させる、デジタルフィルタ回路であって、第１フェーズ合成部１０１と、第２フェーズ合成部１０２とを備え、第１フェーズ合成部１０１からの出力と、第２フェーズ合成部１０２からの出力とは、位相のずれによる干渉を生じさせる。さらに、本実施の形態にかかるデジタルフィルタは、調整部１０３を備える。

このうち、第１フェーズ合成部１０１は、第１フェーズにおいて、デジタル信号を、短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成手段である。短期記憶手段は、第１フェーズ合成部１０１自体が備えてもよく、デジタルフィルタ回路の他の構成要素によって備えていてもよい。この短期記憶手段は、デジタルフィルタ回路を構成する各セルの充電状態を短期の期間において重ね合わせたものを、ローカルな状態変数として記憶する。また、第１フェーズ合成部１０１は、第１フェーズにおいて、デジタル信号と、ローカルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力を行う。

また、第２フェーズ合成部１０２は、第２フェーズにおいて、デジタル信号を、長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成手段である。長期記憶手段は、第２フェーズ合成部１０２自体が備えてもよく、デジタルフィルタ回路の他の構成要素によって備えていてもよい。この長期記憶手段は、デジタルフィルタ回路を構成する各セルの充電状態を長期期間にわたって重ね合わせたものを、グローバルな状態変数として記憶する。また、第２フェーズ合成部１０２は、第２フェーズにおいて、デジタル信号と、グローバルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力を行う。

なお、入力する信号は任意であるが、一例として、入力されるストリームデータ（データストリームとも呼ばれる。）は、波動データなどの時系列データであり、例えば、画像データ、音データ、熱データ、化学物質データ、重力データ、圧力データ、振動データ、磁気データ、電磁波データ、放射線データ、属性値ペア、言語データ、または、生体データであってもよい。また、出力される信号は、入力される信号に応じて任意であるが、一例として、第１フェーズ合成部１０１および第２フェーズ合成部１０２から出力される干渉パターンは、画像、音、動画、アクチュエータ制御信号、装置制御信号であってもよい。

さらに詳細例として、本実施の形態において、第１フェーズ合成部１０１、第２フェーズ合成部１０２、および、調整部１０３は、図示のごとく、セル（Ｆ１～６、Ｂ１，２，４，６、Ｌ１，７）によって構成される。セルは、生体の細胞をシミュレートしたものであり、例えば、神経細胞をシミュレートしたセルは、シナプスのように接続された入力側のデジタル信号と、充電状態を示す状態変数の重ね合わせが、所定の閾値を超える場合に発火して、シナプスのように接続された出力側に信号出力を行う。なお、図１では、各部（第１フェーズ合成部１０１、第２フェーズ合成部１０２、調整部１０３）ないし各セル（Ｆ１～６、Ｂ１，２，４，６、Ｌ１，７）は、接続線を省略している場合があるが、各部および／または各セルは、必要に応じて任意の接続線で接続可能に構成することができる。

本実施の形態にかかるデジタルフィルタ回路は、生物の神経回路の動作原理に基づいて考案された半導体素子ユニットである。図１に示すように、デジタルフィルタ回路の１ユニットは、１０の固有セル（Ｆ１～６、Ｂ１，２，４，６）と２つの共有セル（Ｌ１，７）から構成される。なお、デジタルフィルタ回路の同じタイプのユニットを複数組み合わせて疑似的に器官を形成させてもよく、異なるタイプの器官を連携させて疑似的な神経ネットワークを形成させてもよい。

図１に示すように、デジタルフィルタ回路の素子ユニットは、１０の反応セル（Ｆ１～６、Ｂ１，２，４，６）と２つの状態保持セル（Ｌ１，７）から構成される。図示のように、各セルを、Ｆ３、Ｆ１、Ｆ２、Ｆ４、Ｆ５、Ｆ６、Ｂ１、Ｂ２、Ｂ４、Ｂ６、Ｌ１、Ｌ７と呼ぶ。この構成を、特にL4t4（Layered Elements: 4 feedforward and time sliced 4 feedback）モデルと呼び、７層からなるエレメントの集合（各セルの名称に付された数字は層の番号を表す）で構成され、４つのフィードフォアード・セル（Ｆ３、Ｆ１、Ｆ２、Ｆ４）および４つのフィードバック・セル（Ｆ５、Ｂ１、Ｂ２、Ｂ４）のそれぞれ４種類のエレメントが時間分割されて周囲との連携セル（Ｆ６、Ｂ６）と同期して動作する知能モデルである。L4t4モデルを実装した装置、方法、プログラム、データ構造によれば、後述するように、従来の人工知能では得られなかったシミュレーション結果を得ることができる。なお、図示しないが、さらに、入力側に、外界の変化を検知するセル群（外部センサー）や、出力先に、外部アクション先セル群（アクチュエータ装置等）を備えてもよい。これらのセルは、互いに同期し協調してサイクリックに動作する。一例として、外部センサーは、一または複数の外部ソースからのストリームデータをデジタル化して内部に取り込む。また、外部アクション先セル群は、第１フェーズ合成部１０１（Ｆ４）および第２フェーズ合成部１０２（Ｂ４）の出力（内部デジタルデータ）をストリームデータ（波動データ等）にレンダリングして表示等の出力を行ってもよく、ロボット制御のように、生体の筋線維に相当するサーボモータやアクチュエータに出力信号で働きかけてもよい。デジタルフィルタ回路の素子ユニットは、複数が接続されて構成されてもよい。

各ユニットの１動作サイクルは、２つのフェーズに分かれる。第１フェーズ合成部１０１を構成するＦ３、Ｆ１、Ｆ２、Ｆ４は、主に、第１フェーズに関与し、第２フェーズ合成部１０２を構成するＦ５、Ｂ１、Ｂ２、Ｂ４は、主に、第２フェーズに関与する。

このうち、Ｌ１は、ローカルメモリを担うセルであり、本実施の形態において、Ｆ４の反応に影響を与えるローカルな状態変数を短期記憶する短期記憶手段である。すなわち、Ｌ１は、デジタルフィルタ回路を構成する各セルの充電状態を短期の期間において重ね合わせたものを、ローカルな状態変数として記憶する。

また、Ｆ３は、入力を担うセルであり、外部センサー（外部ソース）からの入力を受け、ネットワーク上に連結先のユニットがある場合は、内部ユニットからの出力も重ね合わされて受信することができる。

また、Ｆ１は、第１フェーズ介在を担うセルであり、Ｆ３、Ｆ２、Ｆ４セル間のシグナル伝達の介在を行う。

また、Ｆ２は、第１フェーズ同期を担うセルであり、主に第１フェーズのＦ４セル出力に関する内部セル間のタイミングを制御する。

また、Ｆ４は、第１フェーズの出力を担うセルであり、Ｌ１の状態に依存する、入力の波形データの重ね合わせから得られるデジタル値を出力する。すなわち、第１フェーズ合成部１０１のＦ４は、第１フェーズにおいて、Ｆ３、Ｆ１、Ｆ２を通って伝達されたデジタル信号と、短期記憶手段としてのＬ１に記憶されたローカルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力を行う。

また、Ｆ６は、ｉｎクロックを担うセルであり、入力（in）側の連結先ユニットから第１フェーズの開始のタイミングのシグナルを受ける。

また、Ｂ６は、ｏｕｔクロックを担うセルであり、出力（out）側の連結先ユニットに開始タイミングのシグナルを送る。

また、Ｆ５は、プールを担うセルであり、各ユニットからのＦ４セルの値を集積する。すなわち、Ｆ５は、入力（in）側の連結先ユニットのＦ４から出力された値を蓄積する。

また、Ｂ１は、第２フェーズの介在を担うセルであり、Ｆ５、Ｂ２、Ｂ４セル間のシグナル伝達を介在する。

また、Ｂ２は、第２フェーズの同期を担うセルであり、主に第２フェーズのＢ４出力に関する内部セル間のタイミングを制御する。

また、Ｂ４は、第２フェーズの出力を担うセルであり、Ｌ７の状態に依存して、Ｆ５に集積（合算）された値に応じて、自ユニットのデジタル値を決定し出力する。すなわち、第２フェーズ合成部１０２のＢ４は、Ｆ５、Ｂ２、Ｂ１を通して伝達されたデジタル信号と、長期記憶手段であるＬ７に記憶されたグローバルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力を行う。

また、Ｌ７は、グローバルメモリを担うセルであり、本実施形態において、Ｂ４の反応に影響を与えるグローバルな状態変数を記憶する長期記憶手段である。すなわち、Ｌ７は、デジタルフィルタ回路を構成する各セルの充電状態を長期期間にわたって重ね合わせたものを、グローバルな状態変数として記憶する。

ここで、図２は、デジタルフィルタ回路の素子ユニットに、入力デジタル信号として、外部センサーからマトリックス（デジタル画像信号等）が入力され、外部アクション先に、出力マトリックスとして干渉パターンを出力する場合を模式的に示した図である。

図２に示すように、第１フェーズ合成部１０１を構成するＦ３、Ｆ１、Ｆ２、Ｆ４は、第１フェーズに関する処理を行い、第２フェーズ合成部１０２を構成するＦ５、Ｂ１、Ｂ２、Ｂ４は、第２フェーズに関与する処理を行い、この第１フェーズと第２フェーズの処理をサイクリックにくり返し行う。各セルが実行する１サイクルの処理は、１０のセクションに分けられ、さらに詳細には、６４のタイムスリットで処理が行われる。

なお、図３は、各セルの相互作用関係や各タイムスリットにおける処理を示すデジタルフィルタ回路ユニットの実装例を示す図である。この実装例は、あくまで一例であり、本発明はこの例に限定されず、本発明の目的と作用効果を達する限り、さまざまな実施の形態において実装することができる。相互作用規則表は、セル間のやり取りを規定したものである。また、L4t4と記載された回路図は、信号のやり取りを示した図である。接続の信号のタイプは、信号の方向と数に応じて区別して表現されている。ギャップジャンクションに相当する接続線は、太い矢印で示され、ケミカルジャンクションに相当する接続線は、細い矢印で示されている。送信側（塗りつぶし）と受信側（非塗りつぶし）は、端子の違いで区別されている。信号のタイプは、信号数の違いに応じて３種類あり、信号数１回の信号はリセット信号として発行され、信号数２～１２は、同期トリガー信号またはリセット信号として定期的に発行される。信号数１２以上の信号は、タイマー信号（連続パルス信号）として発行される。

上述のように、本実施形態の実装例であるL4t4実装例では、タイミングの制御は、全体が６８のタイムスリットと１０のセクションで構成され、１つのセクションは７タイムスリット幅である（ただしセクション１０は５タイムスリット幅）。第１フェーズは、１～５セクションに対応し、第２フェーズは、６～１０セクションに対応する。このL4t4デジタルフィルタ回路では、３つの抑制性セルであるＦ６、Ｆ２、Ｂ２がある。これらは、指定された相互作用規則表に従ってリセット信号および同期信号を発行する。一方、他の興奮性セルは、セル間で連続したパルス信号を相手のセルに伝達する。信号の強度、および、ある期間中に蓄積された電荷の状態（充電状態）に依存して、同期信号がトリガーになり、セルの過分極と脱分極が定期的に発生する。最初のセクションでは、リセット信号を処理することによって、サイクル（第１フェーズと第２フェーズ）を初期化する。２番目から４番目のセクションは、Ｆ４の発火状態を示す波形を生成し、第６セクションでは、第２フェーズのリセット処理が実行され、第７～９セクションでは、主にＢ４の発火を反映した波形が生成される。

上述のように、Ｆ４は、第１フェーズにおいて、Ｌ１に記憶されたローカルな状態変数に依存して、入力の波形データの重ね合わせから得られるデジタル値を出力する一方、Ｂ４は、第２フェーズにおいて、Ｌ７に記憶されたグローバスな状態変数に依存して、Ｆ５に集積（合算）された値に応じて、自ユニットのデジタル値を決定し出力するので、これら２つのフェーズから時間差をおいて出力される信号は、互いに位相のずれにより干渉して干渉パターンを形成した出力マトリックスとなる。

したがって、このデジタルフィルタ回路ユニットの出力値が依存する要因は、Ｆ３入力の波動パターンと、Ｆ４とＢ４の位相のずれによる干渉と、Ｌ１及びＬ７の状態値の変動と、Ｆ５のプール値の変動である。

このように実装したデジタルフィルタ回路の素子ユニットの実施例（シミュレーション結果）について以下に説明する。図４は、外部センサーから入力される入力マトリックスのタイムスリット１～８における遷移例を示す図である。図４に示すように、入力信号は時間遷移するストリームデータ（波動データ等）としてＦ３に入力される。

図５は、各タイムスリットの各セルの充電状態を重ね合わせることによる時系列表示の脳波様波形を示す図である。個々のセルは興奮性または抑制性で、活動電位の発火は、入力の興奮性／抑制性信号の合計が特定の値（しきい値）に達するかどうかによって決定される。

図６は、外部センサーから入力された５×５のマトリックスデータに対して、本実施形態のデジタルフィルタ回路が出力した出力例を示す図である。図６に示すように、外部の環境の変化の像（パターン）が、内部の像として再現できている。これは、Ｌ４ｔ４回路がオートエンコーダの機能をもつことを示している。

図７は、線虫の心臓の神経回路データに当たるものから再現した波形データを示す図である。このように、線虫の心臓の神経回路データから、心臓の電気信号を再現できることが分かった。これにより、例えば、人工心臓などにおいて、心臓の電気信号を再現して出力することができる。これは、入力信号を心臓の鼓動に合わせて好適（望ましい応答や特性）に増幅あるいは平滑化させたり鮮鋭化したりするなど強調化させることができるデジタルフィルタ回路の機能をもつことを示している。

図８は、本発明のデジタルフィルタ回路の応用分野を示す図である。図示のように、本発明は、医療分野や、介護分野、農業分野、交通分野、生産分野、防災・安全分野、化学分野などの様々な分野において、適用することができる。

なお、上述の実施例において用いたデータやプログラム等について説明する。
図９は、本実施例のデータフローを示す図である。外部センサーからのストリームデータが、ｎ×ｍのマトリックスで、要素Sen(x,y)の値として入力されたとする。また、外部アクション先が、要素Out(x,y)の値として出力される。また、L4t4回路の集合は、それぞれの要素は、要素Cells(x,y,pre/post)の変数(e1,e2)の変化として参照される。また、相互作用規則表のR2rタイプの規則は、要素R2r(c1,c2,c3)の変数n0として参照される。また、相互作用規則表のR2pタイプの規則は、要素R2p(c1,c2,c3)の変数n0として参照される。ここで、クロック信号のフェーズ、セクション、スリットは、それぞれ変数c1、c2、c3で表されている。また、相互作用適用は、要素R2rfunc(c1,c2)及び要素R2pfunc(c1,c2)が適用される。ここで、変数v1及び変数v2は、各スリットのタイミングで決定される発火の重み値を表す。また、状態遷移管理は、相互作用適用の変数v1又は変数v2をもとに要素Syn(from1,c3,to1,c3+1)を適用して得た変数e11又は変数e22を、要素Cellsに反映する。

図１０は、本実施例L4t4で用いたデータのデータ構造を示す図である。なお、図１１は、相互作用規則等のデータ例を示す図である。図１０に示すように、相互作用規則表R2rは、例えば、サイズr1r×r2r（８×４）の配列データである。また、状態遷移管理表Syn Timesは、例えば、サイズ(t1×t2) × (r1r＋r1p）*２の配列データである。また、相互作用規則表r2pは、例えば、サイズr1p=11, r2p=19の配列データである。また、外部センサーマトリックスは、例えば、s1×s2（サイズn×m）の配列データがｑ0コマからなる。また、L4t4回路マトリックスは、例えば、x0×y0（サイズn×m）の配列データであり、k0=1～12（L1～L7に対応）である。クロック信号は、例えば、t2スリット×t1タイムセクションの配列データである。また、外部アクション先は、例えば、マトリックスs1×s2（サイズn×m）の配列データがq0コマからなる。

図１２は、各データの計算フローを示す図である。図１２に示すように、ｘ，ｙの入力マトリックスについて、それぞれ、相互作用規則表R2rとR2pを適用し、この処理を、各タイムスリット毎、および、各タイムセクション毎に、繰り返し行う。

図１３は、適用した各データの内容を示す図である。図１４は、適用したデータ内容と、出力されたデータ例を示す図である。図１３に示す相互作用規則表R2rおよびR2pを適用した結果、図１４に示すようなセンサー入力Senに対して、グラフ図で示す出力Outが得られた。これにより、L4t4回路が位相差相互作用した結果を出力することが確かめられた。さらに、状態変数をサイクリックに変化させることにより、入力信号を意図した出力信号に増幅あるいは平滑化させたり鮮鋭化したりすることができる。一例として、元データが音波データの場合、第１フェーズと第２フェーズで、１／２波長分ずれれば、平滑化することが多くなり、１波長分ずれれば、増幅・鮮鋭化することが多くなる。したがって、増幅あるいは平滑化させたい周波数等に応じて、第１フェーズと第２フェーズのサイクリックな周期を設定することができる。また、波動に対する移動平均のような考え方で、長期記憶と短期記憶の長さを設定することによって、波動の変化に対して、敏感に反応させるか、荒く対応させるかを調整することができる。

なお、本発明のデジタルフィルタ回路は、ハードで構成することができることは当然のことであるが、コンピュータ等のＭＰＵ（ＣＰＵ）やＤＳＰにフィルタ用のプログラムを実行させることにより、本発明のデジタルフィルタ回路を実現するようにしてもよい。さらに、本発明のデジタルフィルタ回路は、上記説明したL4t4に限らず、第１フェーズと第２フェーズの位相差出力を行えるデジタルフィルタであればどのようなデジタルフィルタにも適用することができる。

Claims (9)

1. ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させる、デジタルフィルタ回路であって、
   ローカルな状態変数を記憶する短期記憶手段と、
   グローバルな状態変数を記憶する長期記憶手段と、
   第１フェーズにおいて、前記デジタル信号を、前記短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成手段と、
   第２フェーズにおいて、前記デジタル信号を、前記長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成手段と、
   を備え、
   前記第１フェーズ合成手段からの出力と、前記第２フェーズ合成手段からの出力とを、位相のずれによる干渉を生じさせることを特徴とする、デジタルフィルタ回路。
2. 前記短期記憶手段は、
   前記デジタルフィルタ回路を構成する各セルの充電状態を短期の期間において重ね合わせたものを、前記ローカルな状態変数として記憶すること
   を特徴とする請求項１に記載のデジタルフィルタ回路。
3. 前記長期記憶手段は、
   前記デジタルフィルタ回路を構成する各セルの充電状態を長期期間にわたって重ね合わせたものを、前記グローバルな状態変数として記憶すること
   を特徴とする請求項２に記載のデジタルフィルタ回路。
4. 前記第１フェーズ合成手段は、
   前記第１フェーズにおいて、前記デジタル信号と、前記ローカルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力すること
   を特徴とする請求項１乃至３のいずれか一つに記載のデジタルフィルタ回路。
5. 前記第２フェーズ合成手段は、
   前記第２フェーズにおいて、前記デジタル信号と、前記グローバルな状態変数の重ね合わせが、所定の閾値を超える場合に発火して、出力すること
   を特徴とする請求項１乃至３のいずれか一つに記載のデジタルフィルタ回路。
6. 前記ストリームデータは、
   画像データ、音データ、熱データ、化学物質データ、重力データ、圧力データ、振動データ、磁気データ、電磁波データ、放射線データ、属性値ペア、言語データ、または、生体データであること
   を特徴とする請求項１乃至３のいずれか一つに記載のデジタルフィルタ回路。
7. 前記第１フェーズ合成手段および前記第２フェーズ合成手段から出力される干渉パターンは、
   画像、音、動画、アクチュエータ制御信号、装置制御信号であること
   を特徴とする請求項１乃至３のいずれか一つに記載のデジタルフィルタ回路。
8. ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させる、ローカルな状態変数を記憶する短期記憶手段とグローバルな状態変数を記憶する長期記憶手段とを備えたデジタルフィルタ回路において実行されるデジタルフィルタ方法であって、
   第１フェーズにおいて、前記デジタル信号を、前記短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成ステップと、
   第２フェーズにおいて、前記デジタル信号を、前記長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成ステップと、
   を繰り返し実行することにより、
   前記第１フェーズ合成手段からの出力と、前記第２フェーズ合成手段からの出力とを、位相のずれによる干渉を生じさせることを特徴とする、デジタルフィルタ方法。
9. ストリームデータをデジタル信号として取り込み、第１フェーズと第２フェーズをサイクリックに動作させる、ローカルな状態変数を記憶する短期記憶手段とグローバルな状態変数を記憶する長期記憶手段とを備えたデジタルフィルタ回路に実行させるためのプログラムであって、
   第１フェーズにおいて、前記デジタル信号を、前記短期記憶手段に記憶されたローカルな状態変数の影響下で出力する第１フェーズ合成ステップと、
   第２フェーズにおいて、前記デジタル信号を、前記長期記憶手段に記憶されたグローバルな状態変数の影響下で出力する第２フェーズ合成ステップと、
   を繰り返し実行させることにより、
   前記第１フェーズ合成手段からの出力と、前記第２フェーズ合成手段からの出力とを、位相のずれによる干渉を生じさせることを特徴とする、プログラム。