JP2024041965A - 低電圧クラスａｂ演算相互コンダクタンス増幅器 - Google Patents

Abstract

【課題】装置は、広範囲のプロセス、電圧、及び温度変動にわたって所望の機能性（例えば、信頼できる起動動作、明確に定義されたバイアス電流、改善された安定性のための位相マージン）を保ちながら、低い供給電圧（例えば、０．９Ｖを下回る）で動作可能な高電流ドライブクラスＡＢ演算相互コンダクタンス増幅器（ＯＴＡ）出力を提供する。
【解決手段】クラスＡＢ ＯＴＡは、前置増幅器段と、前置増幅器段へ結合された差動ＯＴＡ出力段１０２とを有し、差動ＯＴＡ出力段１０２は、少なくとも４つのフォールデッドカスコードトランジスタＭＰ５ａ、ＭＰ５ｂ、ＭＮ５ａ、ＭＮ５ｂを有する。
【選択図】図４

Description

演算相互コンダクタンス増幅器（operational trans-conductance amplifier，ＯＴＡ）は、差動入力電圧を受け、出力電流を生成する。電源電圧レベルが０．８Ｖ以下に下がり、一方、トランジスタの閾電圧がそれに応じて減じられない場合に、既存のＯＴＡアーキテクチャは様々な課題に苦労する。例えば、既存のＯＴＡ性能（例えば、ゲイン、位相マージン、出力電流ドライブ、など）は、電源レベルが０．８Ｖ以下に達すると、プロセス、電圧、及び温度（process, voltage, and temperature，ＰＶＴ）変動に対して極めて敏感になる。更に、通信デバイスでは、アナログベースバンドに到達する干渉レベルが、低下したフロントエンド選択性及びキャリアアグリゲーションシナリオにより増大すると、既存のＯＴＡは、より低い電源電圧（例えば、０．８Ｖ）で動作するときに、大信号干渉に対応することができない。

本明細書で与えられている背景技術の記載は、一般的に、本開示の文脈を提示するためのものである。本明細書に別段の記載がない限りは、この項で記載されている材料は、本願の特許請求の範囲の先行技術ではなく、この項に含まれることによって先行技術であると認められない。

本開示の実施形態は、以下で与えられている詳細な説明から、及び本開示の様々な実施形態の添付の図面から、より十分に理解されるだろう。なお、詳細な説明及び図面は、本開示を具体的な実施形態に限定するものと解釈されるべきではなく、もっぱら説明及び理解のためのものである。

いくつかの実施形態に従って、入力段及び出力段を備えるハイレベルクラスＡＢ ＯＴＡを表す。 いくつかの実施形態に従って、低電圧クラスＡＢ ＯＴＡ出力段を表す。 図２のＯＴＡ出力段の部分を表す。 いくつかの実施形態に従って、フォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段を表す。 いくつかの実施形態に従って、ＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段のためのｎバイアス回路を表す。 いくつかの実施形態に従って、ＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段のためのｐバイアス回路を表す。 いくつかの実施形態に従って、フォールデッドカスコード及び起動回路を備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段を表す。 いくつかの実施形態に従って、フィードフォワードメカニズムを用いて位相マージンを改善するデバイス及びフォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段を表す。 いくつかの実施形態に従って、位相マージンを改善するｇｍフィードフォワードメカニズム及びフォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段を表す。 いくつかの実施形態に従って、入力段及び出力を備えかつフィードフォワード電気パスを備えたハイレベルクラスＡＢ ＯＴＡを表す。 いくつかの実施形態に従って、フィードフォワード電気パスの概略を表す。 いくつかの実施形態に従って、クラスＡＢ ＯＴＡを備えたデバイスを表す。 本開示のいくつかの実施形態に従って、１つ以上のクラスＡＢ ＯＴＡを備えたスマートデバイス、コンピュータシステム、又はＳｏＣ（System-on-Chip）を表す。

いくつかの実施形態において、広範囲のプロセス、電圧、及び温度変動にわたって所望の機能性（例えば、信頼できる起動動作、明確に定義されたバイアス電流、改善された安定性のための位相マージン）を保ちながら、低い供給電圧（例えば、０．９Ｖを下回る）で動作可能な高電流ドライブクラスＡＢ演算相互コンダクタンス増幅器（ＯＴＡ）出力段について記載する。いくつかの実施形態のクラスＡＢ ＯＴＡは、前置増幅器段と、前置増幅器段へ結合された差動ＯＴＡ出力段とを有し、差動ＯＴＡ出力段は、少なくとも４つのフォールデッドカスコード（folded cascode）トランジスタを有する。フォールデッドカスコードトランジスタは、電源電圧が０．９Ｖ以下に下げられる場合でさえ、駆動トランジスタを飽和領域に保つよう適切なバイアス電流を供給する。いくつかの実施形態で、入力段又は前置増幅器をバイパスすることによって、ＯＴＡ出力段の中でフィードフォワードパスが設けられる。いくつかの実施形態で、ＯＴＡ出力段の入力トランジスタのドレイン端子に電流を投入することによって、相互コンダクタンスフィードフォワードパスが設けられる。いくつかの実施形態で、入力トランジスタを通る電流フローを確かにするよう、起動回路が設けられる。そのようなものとして、ＯＴＡ出力段のトランジスタはバイアスをかけられ、起動時に期待されるように動作する。

様々な実施形態の多数の技術的効果がある。例えば、ＯＴＡ出力段は、動作電源を０．９Ｖ未満に下げながら、ＰＶＴに対するロバスト性を改善する。フィードフォワードパスおよび相互コンダクタンスフィードフォワードパスは、ＯＴＡ出力段の安定性を改善するよう位相マージンを増大させる。他の技術的効果は、様々な実施形態及び図から明らかである。

以下の記載では、多数の詳細が、本開示の実施形態のより完全な説明を提供するよう議論されている。なお、当業者に明らかなように、本開示の実施形態は、それらの具体的な詳細によらずに実施されてもよい。他の事例では、よく知られている構造及びデバイスは、本開示の実施形態を不明りょうにしないように、詳細にではなく、ブロック図形式で示されている。

実施形態の対応する図面で、信号は線により表されている点に留意されたい。いくつかの線は、より多くの構成信号パスを示すよう、より太くされ、かつ／あるいは、主たる情報フロー方向を示すよう、片側又は両側に矢印を付されることがある。そのような表示は、限定であるよう意図されない。むしろ、線は、回路又は論理ユニットのより容易な理解を促すよう、１つ以上の例となる実施形態に関連して使用される。表されている如何なる信号も、設計ニーズ又は好みによって決定づけられるように、実際には、いずれかの方向で移動してよくかつ任意の適切なタイプの信号スキームで実施されてよい１つ以上の信号を有し得る。

「デバイス」との語は、一般的に、その語の使用の文脈に従って装置を指し得る。例えば、デバイスは、レイヤ又は構造のスタック、単一の構造又はレイヤ、能動及び／又は受動素子を有する様々な構造の接続、などを指し得る。一般的に、デバイスは、ｘ－ｙ－ｚ直角座標系のｘ－ｙ方向に沿った平面及びｚ方向に沿った高さを有している３次元構造である。デバイスの平面はまた、デバイスを有する装置の平面であってもよい。

明細書を通して、及び特許請求の範囲において、「接続される」との語は、如何なる中間デバイスもなしで接続されているモノの間の電気的、機械的、又は磁気的な接続などの直接接続を意味する。

「結合される」との語は、接続されているモノの間の直接的な電気的、機械的、又は磁気的な接続、あるいは、１つ以上の受動的又は能動的な中間デバイスを通じた間接的な接続などの、直接又は間接続を意味する。

ここでの「隣接する」との語は、一般的に、他のモノの隣にある（例えば、直ぐとなりあるか、又はそれらの間に１つ以上のモノを有して近くにある）か又はそれと隣接している（例えば、それと境を接している）モノの位置を指す。

「回路」又は「モジュール」との語は、所望の機能を提供するように互いと協働するよう配置される１つ以上の受動及び／又は能動コンポーネントを指し得る。

「信号」との語は、少なくとも１つの電流信号、電圧信号、磁気信号、又はデータ／クロック信号を指し得る。「１つの」（不定冠詞「a」又は「an」）及び「前記」（定冠詞「the」）の意味は、複数参照を含む。「～における」（in）の意味は、「～の中」（in）及び「～の上」（on）を含む。

「スケーリング」との語は、一般的に、設計（結線図及びレイアウト）を１つのプロセス技術から他のプロセス技術へ変換し、実質的にレイアウト面積を低減させることを指す。「スケーリング」との語は、一般的に、同じ技術ノード内でレイアウト及びデバイスをダウンサイズすることも指す。「スケーリング」との語はまた、他のパラメータ、例えば、電源レベルに対する信号周波数の調整（例えば、減速又は加速、すなわち、夫々、スケーリングダウン又はスケーリングアップ）も指し得る。

「実質的に」（substantially）、「近い」（close）、「近似的に」（approximately）、「近い」（near）、及び「およそ」（about）との語は、一般的に、目標値の±１０％内にあることを指す。例えば、それらの使用の明示的な文脈中で別段示されない限りは、「実質的に等しい」、「およそ等しい」、及び「近似的に等しい」との語は、そのように記載されるモノの間で付随的な変動しかないことを意味する。当該技術で、そのような変動は、通常は、所定の目標値の±１０％に満たない。

別段示されない限り、共通の対象を記載するための順序形容詞「第１」、「第２」及び「第３」などの使用は、単に、同じ対象の異なるインスタンスが参照されていることを示すにすぎず、そのように記載されている対象が時間的に、空間的に、順位付けにおいて、又は任意の他の方法において所与の順序にあるべきことを暗示する意図はない。

本開示のために、「Ａ及び／又はＢ」及び「Ａ又はＢ」との表現は、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示のために、「Ａ、Ｂ、及び／又はＣ」との表現は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ、及びＣ）を意味する。

明細書中及び特許請求の範囲中の「左」、「右」、「前」、「後ろ」、「上」（top）、「下」（bottom）、「～の上」（over）、「～の下」（under）、などの語は、便宜的に使用されており、必ずしも恒久的な相対位置を示すためではない。例えば、本願で使用される「～の上」（over）、「～の下」（under）、「前側」、「後ろ側」、「上」、「下」、「～の上」（over）、「～の下」（under）、及び「～の上」（on）との語は、デバイス内での他の参照されるコンポーネント、構造又は材料に対する１つのコンポーネント、構造、又は材料の相対位置を指し、そのような物理的関係は注目に値する。それらの語は、本願では、主としてデバイスｚ軸の文脈内で単に便宜上用いられており、従って、デバイスの位置付けに関係があり得る。

「～の間」との語は、デバイスのｚ軸、ｘ軸、又はｙ軸に関して用いられ得る。２つの他のデバイスの間にあるデバイスは、それらのデバイスの一方又は両方へ直接接続されてよく、あるいは、それは、１つ以上の介在するデバイスによって他の２つのデバイスの両方から分離されてもよい。

ここで、「バックエンド」との語は、一般的に、「フロントエンド」の反対側であって、ＩＣ（integrated circuit）パッケージがＩＣダイバンプへ結合するところのダイの選択を指す。例えば、ダイパッケージにより近いハイレベル金属レイヤ（例えば、１０金属スタックダイにおける６以上の金属レイヤ）及び対応するビアは、ダイのバックエンドの部分と見なされる。対照的に、「フロントエンド」との語は、一般的に、アクティブ領域（例えば、トランジスタが製造される場所）と、アクティブ領域により近いローレベル金属レイヤ及び対応するビア（例えば、１０金属スタックダイの例では５以下の金属レイヤ）とを含むダイの選択を指す。

いずれかの他の図の要素と同じ参照番号（又は名称）を有している図の要素は、記載されているものと同様の方法で動作又は機能することができるが、それに限定されないことが指摘される。

図１は、いくつかの実施形態に従って、入力段及び出力段を備えるハイレベルクラスＡＢ ＯＴＡ１００を表す。ＯＴＡ１００は、入力段１０１及び出力段１０２を有する。いくつかの実施形態で、入力段１０１は、差動入力電圧ＯＴＡ＿Ｖｉｎ＋及びＯＴＡ＿Ｖｉｎ－を受け、増幅された差動電圧Ｖｉｎ＋及びＶｉｎ－を生成する前置増幅器を有する。それらの増幅された差動電圧Ｖｉｎ＋及びＶｉｎ－は、差動電流Ｉｏｕｔ＋及びＩｏｕｔ－を生成するＯＴＡ出力段によって受け取られる。いくつかの実施形態で、入力段１０１及びＯＴＡ出力段１０２は、その出力部での明確に定義されたコモンモード電圧を内部で設定するよう基準電圧Ｖｒｅｆ（例えば、（（Ｖｉｎ＋）＋（Ｖｉｎ－）／２））を受ける。

様々な実施形態で、差動ＯＴＡ出力段１０２は、少なくとも４つのフォールデッドカスコードトランジスタを有する。いくつかの実施形態で、差動ＯＴＡ出力段１０２は、第１及び第２トランジスタを有し、第１及び第２トランジスタは、それらの対応するゲート端子で夫々第１及び第２入力の増幅されたバージョン（例えば、Ｖｉｎ＋及びＶｉｎ－）を受ける。第１及び第２トランジスタは、少なくとも４つのフォールデッドカスコードトランジスタの夫々第１及び第２フォールデッドカスコードトランジスタへ結合され、第１及び第２フォールデッドカスコードトランジスタは第１導電型である（例えば、ｎ型）。いくつかの実施形態で、差動ＯＴＡ出力段１０２は、第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する。いくつかの実施形態で、差動ＯＴＡ出力段１０２は、第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する。

いくつかの実施形態で、第１及び第２フォールデッドカスコードトランジスタは、第１バイアスを受けるべきである。いくつかの実施形態で、少なくとも４つのフォールデッドカスコードトランジスタは、第１バイアスとは別の第２バイアスを受ける第３及び第４フォールデッドカスコードトランジスタを更に有する。いくつかの実施形態で、第３及び第４フォールデッドカスコードトランジスタは、第２導電型である（例えば、ｐ型）。いくつかの実施形態で、差動ＯＴＡ出力段１０２は、第１導電型の少なくとも４つのトランジスタを有し、少なくとも４つのトランジスタは、リファレンスへ結合されたゲート端子を有している。いくつかの実施形態で、少なくとも４つのトランジスタの第１トランジスタは、Ｖｉｎ＋を受ける第１トランジスタへ結合される。いくつかの実施形態で、少なくとも４つのトランジスタの第２トランジスタは、第１フォールデッドカスコードトランジスタへ結合される。いくつかの実施形態で、少なくとも４つのトランジスタの第３トランジスタは、第２入力の増幅されたバージョンを受ける第２トランジスタへ結合される。いくつかの実施形態で、少なくとも４つのトランジスタの第４トランジスタは、第２フォールデッドカスコードトランジスタへ結合される。いくつかの実施形態で、リファレンスは、少なくとも４つのトランジスタを、起動期間後にオフさせる。いくつかの実施形態で、リファレンスは、起動期間に少なくとも４つのトランジスタへ供給される。いくつかの実施形態で、少なくとも４つのトランジスタの夫々は、第１及び第２入力の増幅されたバージョンを夫々受ける第１及び第２トランジスタの夫々よりも小さい（例えば、より小さいＷ／Ｌ）。いくつかの実施形態で、リファレンスはプログラム可能である。いくつかの実施形態で、相互コンダクタンス段が設けられ、前置増幅器１０１へ結合される。相互コンダクタンス段は、第１及び第２入力を受け、第１及び第２電流を供給する。いくつかの実施形態で、相互コンダクタンス段からの第１及び第２電流は、第１及び第２入力の増幅されたバージョンをそれらの対応するゲート端子で夫々受ける第１及び第２トランジスタのドレイン端子へ供給される。

図２は、いくつかの実施形態に従って、低電圧クラスＡＢ ＯＴＡ出力段２００を表す。いくつかの実施形態で、出力段２００は、図示されるように結合されている４つの電流ミラーと、４つの電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１、及びＩｓｒｃｎ＿ｂ１と、ｎ型入力トランジスタＭＮ４ａ及びＭＮ４ｂと、入力ノードＶｉｎ＋及びＶｉｎ－と、出力ノードＩｏｕｔ＋及びＩｏｕｔ－とを有する。４つの電流ミラーは、２つのｎ型電流ミラー及び２つのｐ型電流ミラーを含む。第１ｎ型電流ミラーは、ｐ型電流源Ｉｓｒｃｐ＿ａ１及び第１リファレンス供給（例えば、接地）へ結合されたｎ型トランジスタＭＮ１ａ、ＭＮ２ａ及びＭＮ３ａを有する。第２ｎ型電流ミラーは、ｐ型電流源Ｉｓｒｃｐ＿ｂ１及び第１リファレンス供給（例えば、接地）結合されたｎ型トランジスタＭＮ１ｂ、ＭＮ２ｂ及びＭＮ３ｂを有する。第３ｎ型電流ミラーは、ｎ型電流源Ｉｓｒｃｎ＿ａ１及び第２リファレンス供給（例えば、電源Ｖｄｄ）へ結合されたｐ型トランジスタＭＰ１ａ、ＭＰ２ａ及びＭＰ３ａを有する。第４ｎ型電流ミラーは、ｎ型電流源Ｉｓｒｃｎ＿ｂ１及び第２リファレンス供給へ結合されたｐ型トランジスタＭＰ１ｂ、ＭＰ２ｂ及びＭＰ３ｂを有する。

いくつかの実施形態で、Ｖｉｎ＋は、ｎ型トランジスタＭＮ３ａを制御し、一方、Ｖｉｎ－は、ｎ型トランジスタＭＮ３ｂを制御する。いくつかの実施形態で、バイアス信号ｂｉａｓｄｒｖｐは、ｐ型トランジスタＭＰ３ａ及びＭＰ３ｂを制御し又はそれらにバイアスをかける。ここで、トランジスタＭＮ２ａ及びＭＮ３ａは、入力トランジスタＭＮ４ａのソースで低インピーダンス点を提供する電流バッファループを形成する。一定ゲート電圧がＭＮ３ａのゲートにバイアスをかけるとき、ＭＮ２ａのドレインは事実上固定される。そのようなものとして、ＭＮ４ａのゲートで印加される電圧は、動作の領域に応じて、三角波（exponential）又は二次（quadratic）電流を生成する。図２の実施形態では、Ｖｉｎ＋がトランジスタにバイアスをかける。電流バッファループ構成は、トランジスタＭＮ３ａを流れる定電流を維持することを可能にし、電圧フォロワとして動作する。この例で、ＭＮ２ａのドレインは、差動入力信号が印加される場合に、ＭＮ４ａのゲートで印加される信号とは反対の電圧エクスカーションを確認する。そのようなものとして、ＭＮ４ａのゲート－ソース電圧（例えば、Ｖｇｓ，ＭＮ４ａ）が２倍になると、ＭＮ４ａを流れる電流はより大きくなる。この構成は、トランジスタＭＮ４ａによって生成される電流を２回使用する。

例えば、最初に、電流はトランジスタＭＮ２ａを通って流れ、Ｉｏｕｔ＋にミラーリングされ、第２に、電流はまた、他の電流バッファループ（トランジスタＭＰ２ｂ及びＭＰ３ｂ）によってトランジスタＭＮ４ａのドレインで回復され、Ｉｏｕｔ－にミラーリングされる。この他の電流バッファは、低電圧電流ミラーとして動作する。

出力段２００の回路トポロジは、非常に電力消費効率が良く（例えば、静止電流が低い一方で、非常に大きなＡＣ電流を供給できる）、トランスリニア電流ミラーバッファを使用するため、線形性が高い。電流ミラーバッファは、入力インピーダンスが非常に低いため、ＡＣ電圧振幅が低くなる。更に、交差結合アーキテクチャは、コモンモードへの望ましくない差動励起応答を抑制する。

図３は、図２のＯＴＡ出力段の部分３００を表す。部分３００は、左側の電流ミラーを拡大し、関連するトランジスタは、ＭＮ１ａ、ＭＮ２ａ、ＭＮ３ａ及びＭＮ４ａを有する。出力電流ミラーデバイスＭＮ１ａ及びＭＮ２ａのゲート－ソース電圧は、ダイオード側トランジスタＭＮ２ａ及びドライバトランジスタＭＮ３ａのドレイン－ソース電圧の和に等しい（例えば、Ｖｇｓ＿ＭＮ２ａ＝Ｖｄｓ＿ＭＮ２ａ＋Ｖｄｓ＿ＭＮ３ａ）。ドレイン－ソース電圧Ｖｄｓ＿ＭＮ２ａは、ドライバデバイスＭＮ３ａ及びＭＮ４ａが、適度に高いレベル（供給電圧Ｖｄｄの半分）で固定されたゲート入力コモンモード電圧を有していることにより、低く保たれる。これは、Ｖｄｓ＿ＭＮ３ａのためにある程度のヘッドルームを残す。しかし、いくつかの場合に、ヘッドルームは、プロセス及び温度を通じた変動に適応するには十分でないことがある。

例えば、Ｖｄｄ＝１Ｖ、トランジスタ公称閾電圧Ｖｔｈ＝３００ｍＶ、及びその電圧（クラスＡＢモード）、例えばＶｇｓ＝３２５ｍＶをわずかに上回ってバイアスをかけられるデバイスを考えると、Ｖｄｓ＿ＭＮ２ａ＝１７５ｍＶ及びＶｄｓ＿ＭＮ３ａ＝３２５ｍＶ－１７５ｍＶ＝１５０ｍＶが得られ、ＭＮ３ａデバイスを飽和に保つ。あいにく、Ｖｔｈはプロセスを通じて通常は±５０ｍＶだけ、温度を通じて約１ｍＶ／Ｋだけ変動するので、低速－低温（slow-cold）（例えば、－４０℃）コーナーから高速－高温（fast-hot）（例えば、＋１００℃）コーナーへの予測される変動は、±１２０ｍＶである。これは、高速－高温コーナーでＶｇｓ＿ＭＮ２ａ＝２００ｍＶをもたらす。つまり、高速－高温コーナーで、ＭＮ３ａデバイスを飽和に保つことは困難である可能性があり、その結果、バイアス及び動作点が明確に定義されず、性能が低下し、機能障害のリストが生じる。図４～９の実施形態は、より低いＶｄｄ（例えば、０．８Ｖ）でＯＴＡ出力段を動作させるために、出力段２００に追加の拡張を提供する。

図４は、いくつかの実施形態に従って、フォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段４００を表す。図４の実施形態を不明りょうにしないように、図２と図４との間の相違点が議論される。いくつかの実施形態で、出力段４００は、少なくとも４つのフォールデッドカスコードトランジスタＭＰ５ａ、ＭＰ５ｂ、ＭＮ５ａ及びＭＮ５ｂを有する。バイアス電圧ｂｉａｓｆｃｓｐ及びｂｉａｓｆｃｓｎは、フォールデッドカスコードトランジスタにバイアスをかける。例えば、ｂｉａｓｆｃｓｐは、ｐ型フォールデッドカスコードトランジスタＭＰ５ａ、ＭＰ５ｂにバイアスをかけ、一方、ｂｉａｓｆｃｓｎは、ｎ型フォールデッドカスコードトランジスタにバイアスをかける。追加の電流源が、各フォールデッドカスコードトランジスタと直列に結合されている。例えば、ｎ型電流源Ｉｓｒｃｎ２＿ａ２は、ｐ型フォールデッドカスコードトランジスタＭＰ５ａと直列に結合され、ｎ型電流源Ｉｓｒｃｎ２＿ｂ２は、ｐ型フォールデッドカスコードトランジスタＭＰ５ｂと直列に結合され、ｐ型電流源Ｉｓｒｃｐ２＿ａ２は、ｎ型フォールデッドカスコードトランジスタＭＮ５ａと直列に結合され、ｐ型電流源Ｉｓｒｃｐ２＿ｂ２は、ｎ型フォールデッドカスコードトランジスタＭＮ５ｂと直列に結合される。

フォールデッドカスコードトランジスタ及びそれらの対応する電流源の追加は、図４のアーキテクチャを超低電圧供給と互換性を保つ。更に、カスコードデバイスが小さいので、寄生容量が大幅に増加することはない。フォールデッドカスコードトランジスタＭＰ５ａ、ＭＰ５ｂ、ＭＮ５ａ及びＭＮ５ｂは、高い出力インピーダンスをもたらし、これは、ＯＴＡ出力段２００と比較してＯＴＡ出力段４００のゲインを直接に増大させる。フォールデッドカスコードトランジスタＭＰ５ａ、ＭＰ５ｂ、ＭＮ５ａ及びＭＮ５ｂはまた、高いバンド幅及び高い振幅を達成することを助ける。様々な実施形態で、クラスＡＢ ＯＴＡ出力段４００におけるフォールデッドカスコードトランジスタは、フォールデッドカスコードトランジスタの利点を達成しながら、ヘッドルーム要件を最小限に保つよう配置される。例えば、フォールデッドカスコードデバイスは、トランジスタＭＮ３ａ、ＭＮ３ｂＭＰ３ａ、ＭＰ３ｂが、極端なプロセス及び温度コーナーでも飽和領域にとどまることを保証する。更に、フォールデッドカスコードデバイスのソースに接続されたノードは、フォールデッドカスコードデバイスのソース側の低入力インピーダンスにより低電圧ＡＣ振幅を受け、増幅器全体の線形性は改善される。

いくつかの実施形態で、電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１は、より大きくされる（例えば、ＯＴＡ出力段２００におけるＩｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１のサイズの２倍の大きさ）。より大きい電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１を有する１つの理由は、新しい電流源Ｉｓｒｃｐ２＿ａ２、Ｉｓｒｃｐ２＿ｂ２、Ｉｓｒｃｎ２＿ａ２及びＩｓｒｃｎ２＿ｂ２を通る電流フローを供給しながら、従前通り全てのデバイスへ適切な電流を供給するためである。一例において、各電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１は５０μＡを供給し、一方、約２５μＡが電流源Ｉｓｒｃｐ２＿ａ２、Ｉｓｒｃｐ２＿ｂ２、Ｉｓｒｃｎ２＿ａ２及びＩｓｒｃｎ２＿ｂ２を通って流れる。

フォールデッドカスコードデバイスのサイズは、それらを通って流れる選択されたバイアス電流に基づいて選択される。１つの実施形態では、元の電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１が、２倍の電流（すなわち、元の２５μＡに対して５０μＡ）を供給するよう幅を２倍にされる場合に、余分の２５μＡがフォールデッドカスコードデバイスに流れるべきであり、それらは、元のドライバトランジスタと同様に（最適に同じであるが必ずしも厳密に同じでない）サイジングされる必要がある（すなわち、ＭＮ３ａ及びＭＮ３ｂと類似した又は最適に同じサイズのＭＮ５ａ、ＭＮ５ｂ、ＭＰ３ａ及びＭＰ３ｂと類似した又は最適に同じサイズのＭＰ５ａ、ＭＰ５ｂ）。新しい電流源Ｉｓｒｃｐ２＿ａ２、Ｉｓｒｃｐ２＿ｂ２、Ｉｓｒｃｎ２＿ａ２及びＩｓｒｃｎ２＿ｂ２は、この場合に２５μＡを供給（ＰＭＯＳソース用）し又はシンク（例えば、ＮＭＯＳソース用）し、従って、ＯＴＡ出力段２００における元の電流源Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１、Ｉｓｒｃｎ＿ａ１及びＩｓｒｃｎ＿ｂ１と同じ寸法を有することになる。

図５Ａ及び５Ｂは、いくつかの実施形態に従って、ＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段４００のためのｎバイアス及びｐバイアス回路５００及び５２０を夫々表す。同じｎバイアス及びｐバイアス回路５００及び５２０は、ここで望まれる他のＯＴＡ出力段回路のために使用され得る。いくつかの実施形態で、バイアス回路５００は、ｂｉａｓｐ及びｂｉａｓｄｒｖｐを生成し、ｂｉａｓｐは、ｐ型電流源Ｉｓｒｃｎ２＿ａ２、Ｉｓｒｃｐ２＿ｂ２、Ｉｓｒｃｐ＿ａ１、Ｉｓｒｃｐ＿ｂ１によって使用される。いくつかの実施形態で、バイアス回路５００は、抵抗Ｒ及びｎ型電流源ｉｂｉａｓ＿ｓｒｃｎと直列に結合されたｐ型トランジスタＭＰ１及びＭＰ２を有する。バイアス電圧は、バイアス電圧をレギュレートする自己バイアスシステムによって生成される。例えば、ｂｉａｓｐは、ＭＰ２のドレイン端子をＭＰ１のゲート端子へ結合することによって生成され、一方、ｂｉａｓｄｒｖｐは、抵抗Ｒの端子をＭＰ２のゲート端子と結合することによって生成される。いくつかの実施形態で、ｂｉａｓｄｒｖｐ電圧は、フォールデッドカスコードトランジスタＭＰ５ａ及びＭＰ５ｂのバイアス電圧ｂｉａｓｆｃｓｐとして再利用され得る。

いくつかの実施形態で、バイアス回路５２０は、ｂｉａｓｎ及びｂｉａｓｄｒｖｎを生成し、ｂｉａｓｎは、ｎ型電流源Ｉｓｒｃｎ２＿ａ２、Ｉｓｒｃｎ２＿ｂ２、Ｉｓｒｃｎ＿ａ１、Ｉｓｒｃｎ＿ｂ１によって使用される。いくつかの実施形態で、バイアス回路５２０は、抵抗Ｒ及びｐ型電流源ｉｂｉａｓ＿ｓｒｃｐと直列に結合されたｎ型トランジスタＭＮ１及びＭＮ２を有する。バイアス電圧は、バイアス電圧をレギュレートする自己バイアスシステムによって生成される。例えば、ｂｉａｓｎは、ＭＮ２のドレイン端子をＭＮ１のゲート端子へ結合することによって生成され、一方、ｂｉａｓｄｒｖｎは、抵抗Ｒの端子をＭＮ２のゲート端子と結合することによって生成される。いくつかの実施形態で、ｂｉａｓｄｒｖｎは、フォールデッドカスコードトランジスタＭＮ５ａ及びＭＮ５ｂのバイアス電圧ｂｉａｓｆｃｓｎとして再利用され得る。

いくつかの実施形態で、抵抗Ｒは、線形領域で動作するトランジスタとして実装される。いくつかの実施形態で、抵抗Ｒは、プロセス技術ノードによって提供されるディスクリート抵抗素子である。例えば、抵抗Ｒは、ポリ抵抗（poly resistor）である。いくつかの実施形態で、抵抗Ｒは、プロセスノードによって利用可能な抵抗及びトランジスタの組み合わせである。

図６は、いくつかの実施形態に従って、起動回路及びフォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段６００を表す。いくつかの場合に（例えば、特定のＰＶＴ条件の下で）、ＯＴＡ２００又は４００は、電力が立ち上がるときに、デバイスがＯＴＡの交差結合アーキテクチャに電流を流すための電流及びバイアス電圧を受けないことがあるので、起動しない可能性がある。例えば、ＯＴＡがアクティブフィルタにおいて使用され、フィルタがその先行する回路から十分なサポートを受けない場合に、ＯＴＡは、ＯＴＡのデバイスにバイアスをかけそれらに電流を流すＶｉｎ＋及びＶｉｎ－を受けないことがある。そのような場合に、ｎ型起動デバイス（又はヘルパーデバイス）ＭＮ６ａ、ＭＮ７ａ、ＭＮ６ｂ、ＭＮ７ｂが加えられる。

それらのデバイスは、Ｖｒｅｆ（例えば、Ｖｄｄの１／２、又はＶｉｎ＋及びＶｉｎ－のコモンモード）によってバイアスをかけられる。一例において、Ｖｉｎ＋及びＶｉｎ－のコモンモードレベルをレギュレートするために使用される同じＶｒｅｆが、起動トランジスタにバイアスをかけるためにも使用され得る。起動トランジスタＭＮ７ａ及びＭＮ７ｂは、夫々、入力トランジスタＭＮ４ａ及びＭＮ４ｂへ並列に結合される。起動トランジスタＭＮ６ａ及びＭＮ６ｂは、夫々、入力（又は駆動）トランジスタＭＮ３ａ及びＭＮ３ｂへ並列に結合される。そのようなヘルパーデバイスによらずに、先行するブロックのコモンモード制御強度の不足により起動フェーズ中に入力ｎ型ドライバトランジスタ（例えば、ＭＮ３ａ、ＭＮ４ａ、ＭＮ３ｂ、及びＭＮ４ｂ）がオフしたままであると、特定のＰＶＴコーナーについて起動時間が過度に長くなることがある。そのような場合に、入力デバイスＭＮ３ａ、ＭＮ４ａ、ＭＮ３ｂ、及びＭＮ４ｂはオフであり、ＯＴＡ出力段は、相当な量のバイアス電流を引き込み、出力Ｉｏｕｔ＋及びＩｏｕｔ－を、及びフィードバックネットワークを介して入力ノードを接地へ引っ張る。いくつかのＰＶＴケースにおいて、ＯＴＡ出力は発振して、ＯＴＡ出力段全体を不安定にする。そのようなケースを軽減するよう、ヘルパーデバイスＭＮ６ａ、ＭＮ７ａ、ＭＮ６ｂ及びＭＮ７ｂが加えられ、Ｖｒｅｆによってバイアスをかけられる。

いくつかの実施形態で、起動デバイスのゲート電圧は、ＯＴＡが稼働した後に起動デバイスをオフするよう接地にセットされる。例えば、起動期間（例えば、１ナノ秒（ｎｓ））後に、起動トランジスタのゲート電圧は０にセットされる。いくつかの実施形態で、起動デバイスは、ＯＴＡが動作している間ずっとオンのままである。起動期間は、ＯＴＡが起動して（例えば、ＯＴＡがＶｉｎ＋及びＶｉｎ－を受ける場合に、Ｖｄｄがその期待された値に立ち上げられるとき）から、ＯＴＡ内の全てのデバイスが期待された値でバイアスをかけられて全てのトランジスタに電流が流れるまでの期間として定義される。

いくつかの実施形態で、起動デバイスが起動後にオフされる場合に、それらは、コモンモードレギュレーションのためのリファレンスとして使用されるＶｒｅｆと同じＶｒｅｆを用いてバイアスをかけられ得る。いくつかの実施形態で、起動後に起動デバイスをオフすることが企図される場合に、それらのゲートは、Ｖｒｅｆから独立したバイアス電圧によって制御される。

図７は、いくつかの実施形態に従って、フィードフォワードメカニズムを用いて位相マージンを改善するデバイス及びフォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段７００を表す。「位相マージン」（phase margin，ＰＭ）との語は、一般的に、ゼロｄＢゲインでのＯＴＡの入力に対するその出力信号について、ＯＴＡの位相と１８０°との間の差を指す。負帰還の存在下で、ループゲインが１を越える周波数でのゼロ又は負のＰＭは、不安定性をもたらす。従って、正のＰＭは、ＯＴＡの適切な（非発振）動作を確かにする。ＯＴＡをその動作中に安定した状態に保つために、一般的に、４５°以上のＰＭが望ましい。ＰＭが高ければ高いほど、より高いゲインでさえＯＴＡはますます安定に動作する。

図２の実施形態で、ｎ型ドライバＭＮ３ａ及びＭＮ３ｂは、相互コンダクタとして動作し、一方、対応するｐ型デバイスＭＰ３ａ及びＭＰ３ｂは、コモンゲート増幅器として使用される。それらのコモンゲート増幅器は、低いソースノードインピーダンスをもたらすが、ＯＴＡ全体の入力信号Ｖｉｎ＋及びＶｉｎ－を増幅しない。いくつかの実施形態で、それらのｐ型ドライバのゲートは、ＯＴＡ出力段７００に示されるように、何らかのバイアス電位で固定されるのではなく、ＯＴＡ全体の差動入力電圧により駆動される。いくつかの実施形態で、ＭＰ３ａは、ＯＴＡ＿Ｖｉｎ＋によって駆動され、ＭＰ３ｂは、ＯＴＡ＿Ｖｉｎ－によって駆動される。それらの入力は、ＯＴＡ入力段１０１への入力である。ＯＴＡ出力段１０２内でＯＴＡ入力及び前置増幅器１０１の出力を適用することによって、フィードフォワードパスが形成され、ＰＭを増大させる。例えば、ＯＴＡ入力段をバイパスし、その入力を使用することによって、ＯＴＡ出力段１０２の位相マージンに直接に影響を及ぼし、ＰＶＴコーナーに対して、かつ、大きい信号がＯＴＡ１０２によって処理される場合に、より安定した／ロバストな動作をもたらす。そのようなものとして、ＰＭは、電力更なる増大なしで、図４の設計を用いて増大される。

図８は、いくつかの実施形態に従って、位相マージンを改善する相互コンダクタンス（ｇｍ）フィードフォワードメカニズム及びフォールデッドカスコードを備えたＰＶＴトレラント低電圧クラスＡＢ ＯＴＡ出力段８００を表す。ｇｍ（相互コンダクタンス）フィードフォワードメカニズムは、ｎ型ドライバデバイスＭＮ３ａ及びＭＮ３ｂのドレインノードへ差動電流Ｉｉｎ＋及びＩｉｎ－を投入することに基づく。差動電流Ｉｉｎ＋及びＩｉｎ－は、メイン電圧モード前置増幅器１０１へ並列に置かれた専用のｇｍ段を使用することによって、生成され得る。メイン前置増幅器１０１はドミナント周波数補償極を含むので、高速ｇｍパスはそれをバイパスして、増幅器全体の位相特性に作用するよう高周波数で十分なゲインをもたらす。１つの例において、高速ｇｍ段にバイアスをかけるための追加の電流（例えば、２５～５０μＡ）は、図７のフィードフォワードメカニズムよりも位相マージンを改善する。

図９Ａは、いくつかの実施形態に従って、入力段及び出力段を備えかつフィードフォワード電気パスを備えたハイレベルクラスＡＢ ＯＴＡ９００を表す。入力段１０１は、入力電圧ＯＴＡ＿Ｖｉｎ＋及びＯＴＡ＿Ｖｉｎ－を受け、対応する増幅された電圧Ｖｉｎ＋及びＶｉｎ－を生成する電圧増幅器である。入力段１０１は、コモンモードフィードバックループを備え、ドミナント周波数補償極をもたらす。ここで、フィードフォワード回路９０３が入力段１０１へ並列に結合され、フィードフォワード回路９０３は、入力電圧ＯＴＡ＿Ｖｉｎ＋及びＯＴＡ＿Ｖｉｎ－を受け、それらを対応する電流Ｉｉｎ＋及びＩｉｎ－に変換する。電流Ｉｉｎ＋及びＩｉｎ－は、ＯＴＡ出力段９０２（例えば、ＯＴＡ出力段８００）によって受電される。

図９Ｂは、いくつかの実施形態に従って、フィードフォワード電気パスの概略図９２０を表す。フィードフォワード回路９２０（例えば、９０３）は、図示されるように入力トランジスタＭＮｆｆ１及びＭＮｆｆ２へ結合されたｐ型電流源Ｉｓｒｃ１＿ｐ及びＩｓｒｃ２＿ｐ並びにｎ型電流源Ｉｓｒｃ３＿ｎを有する。ＯＴＡ入力Ｖｉｎ＋は、ＭＮｆｆ１ノゲートによって受電され、ＭＮｆｆ１は、対応するＩｉｎ＋を生成し、一方、入力Ｖｉｎ－は、ＭＮｆｆ２によって受信され、ＭＮｆｆ２は、対応するＩｉｎ－を生成する。

図１０は、いくつかの実施形態に従って、クラスＡＢ ＯＴＡを備えたデバイス１０００を表す。いくつかの実施形態で、デバイス１０００は、少なくとも図示されるように結合されたアプリケーション回路１００２、ベースバンド回路１００４、無線周波数（ＲＦ）回路１００６、フロントエンドモジュール（ＦＥＭ）回路１００８、１つ以上のアンテナ１０１０、及び電力管理回路（ＰＭＣ）１０１２を含んでよい。表されているデバイス１０００のコンポーネントは、ＵＥ又はＲＡＮノードに含まれてよい。いくつかの実施形態で、デバイス１０００に含まれる要素は、より少なくてもよい（例えば、ＲＡＮノードは、アプリケーション回路１００２を利用しなくてもよく、代わりに、ＥＰＣから受信されたＩＰデータを処理するためにプロセッサ／コントローラを含む）。いくつかの実施形態で、デバイス１０００は、例えば、メモリ／ストレージ、ディスプレイ、カメラ、センサ、又は入出力（Ｉ／Ｏ）インターフェースのような追加の要素を含んでもよい。他の実施形態では、以下で記載されるコンポーネントは、１よりも多いデバイスに含まれてよい（例えば、上記の回路は、クラウドＲＡＮ（Ｃ－ＲＡＮ）実施のために１よりも多いデバイスに別々に含まれてよい）。

アプリケーション回路１００２は、１つ以上のアプリケーションプロセッサを含んでよい。例えば、アプリケーション回路１００２は、制限なしに、１つ以上のシングルコア又はマルチコアプロセッサのような回路を含んでよい。プロセッサは、汎用プロセッサ及び専用プロセッサ（例えば、グラフィクスプロセッサ、アプリケーションプロセッサ、など）の任意の組み合わせを含んでよい。プロセッサは、メモリ／ストレージと結合されてよく又はそれを含んでもよく、様々なアプリケーション又はオペレーティングシステムがデバイス１０００で実行されることを可能にするようにメモリ／ストレージに記憶されている命令を実行するよう構成されてよい。いくつかの実施形態で、アプリケーション回路１００２のプロセッサは、ＥＰＣから受信されたＩＰデータパケットを処理してよい。

ベースバンド回路１００４は、制限なしに、１つ以上のシングルコア又はマルチコアプロセッサのような回路を含んでよい。ベースバンド回路１００４は、ＲＦ回路１００６の受信信号パスから受信されたベースバンド信号を処理し、かつ、ＲＦ回路１００６の送信信号パスのためのベースバンド信号を生成するよう１つ以上のベースバンドプロセッサ又は制御ロジックを含んでよい。ベースバンド処理回路１００４は、ベースバンド信号の生成及び処理のためにかつＲＦ回路１００６の動作を制御するためにアプリケーション回路１００２とインターフェース接続してよい。

例えば、いくつかの実施形態で、ベースバンド回路１００４は、第三世代（３Ｇ）ベースバンドプロセッサ１００４Ａ、第四世代（４Ｇ）ベースバンドプロセッサ１００４Ｂ、第五世代（５Ｇ）ベースバンドプロセッサ１００４Ｃ、又は他の既存の世代、開発過程の世代若しくは将来開発される世代（例えば、第二世代（２Ｇ）、第六世代（６Ｇ）、など）のための他のベースバンドプロセッサ１００４Ｄを含んでよい。ベースバンド回路１００４（例えば、ベースバンドプロセッサ１００４Ａ～Ｄの１つ以上）は、ＲＦ回路１００６を介した１つ以上の無線ネットワークとの通信を可能にする様々な無線制御機能を扱ってよい。他の実施形態では、ベースバンドプロセッサ１００４Ａ～Ｄの機能の一部又は全ては、メモリ１００４Ｇに記憶されているモジュールに含まれ、中央演算処理装置（ＣＰＵ）１００４Ｅにより実行されてもよい。無線制御機能は、制限なしに、信号変調／復調、符号化／復号化、無線周波数シフト、などを含んでよい。いくつかの実施形態で、ベースバンド回路１００４の変調／復調回路は、高速フーリエ変換（ＦＦＴ）、プレコーディング、又はコンスタレーションマッピング／でマッピング機能を含んでよい。いくつかの実施形態で、ベースバンド回路１００４の符号化／復号化回路は、畳み込み、テールバイティング畳み込み、ターボ、ビタビ（Viterbi）、又は低密度パリティチェック（ＬＤＰＣ）エンコーダ／デコーダ機能を含んでよい。変調／復調及びエンコーダ／デコーダ機能の実施形態は、これらの例に限られず、他の実施形態では他の適切な機能を含んでよい。

いくつかの実施形態で、ベースは、１つ以上のオーディオデジタル信号プロセッサ（ＤＳＰ）１００４Ｆを含んでよい。オーディオＤＳＰ１００４Ｆは、圧縮／圧縮解除及びエコーキャンセルのための要素を含んでよく、他の実施形態では他の適切な処理要素を含んでよい。ベースバンド回路のコンポーネントは、単一チップや単一チップセットにおいて適切に組み合わされ、あるいは、いくつかの実施形態では同じ回路基板上に配置されてもよい。いくつかの実施形態で、ベースバンド回路１００４及びアプリケーション回路１００２の構成コンポーネントの一部又は全ては、例えば、システム・オン・ア・チップ（ＳＯＣ）上で、一緒に実装されてもよい。

いくつかの実施形態で、ベースバンド回路１００４は、１つ以上の無線技術と互換性がある通信を適用し得る。例えば、いくつかの実施形態で、ベースバンド回路１００４は、エボルブド・ユニバーサル地上無線アクセスネットワーク（ＥＵＴＲＡＮ）又は他の無線メトロポリタン・エリア・ネットワーク（ＷＭＡＮ）、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）、無線パーソナル・エリア・ネットワークとの通信をサポートし得る。ベースバンド回路１００４が１よりも多い無線プロトコルの無線通信をサポートするよう構成される実施形態は、マルチモードベースバンド回路と呼ばれ得る。

ＲＦ回路１００６は、非固体媒体を通じて、変調された電磁放射を用いて、無線通信ネットワークとの通信を可能にし得る。様々な実施形態で、ＲＦ回路１００６は、無線ネットワークとの通信を容易にするようスイッチ、フィルタ、増幅器などを含んでよい。ＲＦ回路１００６は、ＦＥＭ回路１００８から受信されたＲＦ信号をダウンコンバートし、ベースバンド信号をベースバンド回路１００４へ供給する回路を含み得る受信信号パスを含んでよい。ＲＦ回路１００６はまた、ベースバンド回路１００４によって供給されたベースバンド信号をアップコンバートし、ＲＦ出力信号を伝送のためにＦＥＭ回路１００８へ供給する回路を含み得る送信信号パスを含んでもよい。

いくつかの実施形態で、ＲＦ回路１００６の受信信号パスは、ミキサ回路１００６Ａ、増幅器回路１００６Ｂ、及びフィルタ回路１００６Ｃを含んでよい。いくつかの実施形態で、増幅器回路１００６Ｂは、ここで記載されるＯＴＡのいずれかに従うＯＴＡを含む。いくつかの実施形態で、フィルタ回路１００６Ｃは、ここで記載されるＯＴＡのいずれかに従うＯＴＡを含む。いくつかの実施形態で、増幅器を使用する他のブロックはまた、ここで記載されるＯＴＡのいずれかを備えてよい。

いくつかの実施形態で、ＲＦ回路１００６の送信信号パスは、フィルタ回路１００６Ｃ及びミキサ回路１００６Ａを含んでよい。ＲＦ回路１００６はまた、受信信号パス及び送信信号パスのミキサ回路１００６Ａによる使用のために周波数を合成するシンセサイザ回路１００６Ｄを含んでもよい。いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａは、シンセサイザ回路１００６Ｄによって供給される合成された周波数に基づいて、ＦＥＭ回路１００８から受信されたＲＦ信号をダウンコンバートするよう構成されてよい。増幅器回路１００６Ｂは、ダウンコンバートされた信号を増幅するよう構成されてよく、フィルタ回路１００６Ｃは、出力ベースバンド信号を生成するように、ダウンコンバートされた信号から不要な信号を除くよう構成されたローパスフィルタ（ＬＰＦ）又はバンドパスフィルタ（ＢＰＦ）であってよい。出力ベースバンド信号は、更なる処理のためにベースバンド回路１００４へ供給されてよい。いくつかの実施形態で、出力ベースバンド信号は、ゼロ周波数ベースバンド信号であってよいが、これは必要条件ではない。いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａは、パッシブミキサを有してよいが、実施形態の範囲は、これに関して制限されない。

いくつかの実施形態で、送信信号パスのミキサ回路１００６Ａは、ＦＥＭ回路１００８のためのＲＦ出力信号を生成するように、シンセサイザ回路１００６Ｄによって供給される合成された周波数に基づいて入力ベースバンド信号をアップコンバートするよう構成されてよい。ベースバンド信号は、ベースバンド回路１００４によって供給されてよく、フィルタ回路１００６Ｃによってフィルタリングされてよい。

いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａ及び送信信号パスのミキサ回路１００６Ａは、２つ以上のミキサを含んでよく、直交ダウンコンバージョンおよびアップコンバージョンのために夫々配置されてよい。いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａ及び送信信号パスのミキサ回路１００６Ａは、イメージ除去（例えば、ハートレー（Hartley）イメージ除去）のために配置されてよい。いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａ及び送信信号パスのミキサ回路１００６Ａは、夫々、直接ダウンコンバージョン及び直接アップコンバージョンのために配置されてよい。いくつかの実施形態で、受信信号パスのミキサ回路１００６Ａ及び送信信号パスのミキサ回路１００６Ａは、スーパーヘテロダイン動作のために構成されてよい。

いくつかの実施形態で、出力ベースバンド信号及び入力ベースバンド信号は、アナログベースバンド信号であってよいが、実施形態の範囲はこれに関して制限されない。いくつかの代替の実施形態では、出力ベースバンド信号及び入力ベースバンド信号は、デジタルベースバンド信号であってよい。このような代替の実施形態で、ＲＦ回路１００６は、アナログ－デジタルコンバータ（ＡＤＣ）及びデジタル－アナログコンバータ（ＤＡＣ）回路を含んでよく、ベースバンド回路１００４は、ＲＦ回路１００６と通信するようデジタルベースバンドインターフェースを含んでよい。

いくつかのデュアルモード実施形態では、別個の無線ＩＣ回路が、各スペクトルについて信号を処理するために設けられてよいが、実施形態の範囲はこれに関して制限されない。

いくつかの実施形態で、シンセサイザ回路１００６Ｄは、フラクショナルＮシンセサイザ又はフラクショナルＮ／Ｎ＋１シンセサイザであってよいが、他のタイプの周波数シンセサイズが適切である場合に、実施形態の範囲はこれに関して制限されない。例えば、シンセサイザ回路１００６Ｄは、デルタ－シグマシンセサイザ、周波数乗算器、又は分周器を備えた位相ロックループを有するシンセサイザであってよい。

シンセサイザ回路１００６Ｄは、周波数入力及び分割器制御入力に基づいてＲＦ回路１００６のミキサ回路１００６Ａによる使用のために出力周波数を合成するよう構成されてよい。いくつかの実施形態で、シンセサイザ回路１００６Ｄは、フラクショナルＮ／Ｎ＋１シンセサイザであってよい。

いくつかの実施形態で、周波数入力は、電圧制御発振器（ＶＣＯ）によって供給されるが、これは必要条件ではない。分割器制御入力は、所望の出力周波数に応じてベースバンド回路１００４又はアプリケーションプロセッサ１００２のどちらか一方によって供給されてよい。いくつかの実施形態で、分割器制御入力（例えば、Ｎ）は、アプリケーションプロセッサ１００２によって示されるチャネルに基づいてルックアップテーブルから決定されてよい。

ＲＦ回路１００６のシンセサイザ回路１００６Ｄは、分割器、遅延ロックループ（ＤＬＬ）、マルチプレクサ及び位相アキュムレータを含んでよい。いくつかの実施形態で、分割器は、デュアルモジュラス分割器（ＤＭＤ）であってよく、位相アキュムレータは、デジタル位相アキュムレータ（ＤＰＡ）であってよい。いくつかの実施形態で、ＤＭＤは、分数分割比をもたらすようＮ又はＮ＋１のどちらか一方によって（例えば、キャリーアウトに基づいて）入力信号を分割するよう構成されてよい。いくつかの例となる実施形態では、ＤＬＬは、カスケード接続された調整可能な遅延要素の組、位相検出器、電荷ポンプ、及びＤ型フリップフロップを含んでよい。このような実施形態で、遅延要素は、ＶＣＯ周期を位相のＮｄ個の等しいパケットに分けるよう構成され、Ｎｄは、遅延ライン内の遅延要素の数である。このようにして、ＤＬＬは、遅延ラインを通る全遅延が１つのＶＣＯ周期であることを確かにすることを助けるよう負帰還をもたらす。

いくつかの実施形態で、シンセサイザ回路１００６Ｄは、出力周波数としてキャリア周波数を生成するよう構成されてよく、一方で、他の実施形態では、出力周波数は、キャリア周波数の倍数（例えば、キャリア周波数の２倍、キャリア周波数の４倍）であり、互いに異なる複数の位相によりキャリア周波数で複数の信号を生成するよう直交発生器及び分割回路とともに使用されてよい。いくつかの実施形態で、出力周波数は、ＬＯ周波数（ｆＬＯ）であってよい。いくつかの実施形態で、ＲＦ回路１００６は、ＩＱ／極コンバータを含んでよい。

ＦＥＭ回路１００８は、１つ以上のアンテナ１０１０から受信されたＲＦ信号に作用し、受信された信号を増幅し、受信された信号の増幅されたバージョンを更なる処理のためにＲＦ回路１００６へ供給するよう構成された回路を含み得る受信信号パスを含んでよい。ＦＥＭ回路１００８はまた、１つ以上のアンテナ１０１０の１つ以上による伝送のために、ＲＦ回路１００６によって供給された伝送のための信号を増幅するよう構成された回路を含み得る送信信号パスを含んでよい。様々な実施形態で、送信又は受信信号パスを通じた増幅は、もっぱらＲＦ回路１００６で、もっぱらＦＥＭ回路１００８で、又はＲＦ回路１００６及びＦＥＭ回路１００８の両方で行われてよい。

いくつかの実施形態で、ＦＥＭ回路１００８は、送信モードと受信モードとの間で動作を切り替えるＴＸ／ＲＸスイッチを含んでよい。ＦＥＭ回路１００８は、受信信号パス及び送信信号パスを含んでよい。ＦＥＭ回路１００８の受信信号パスは、受信されたＲＦ信号を増幅し、増幅された受信されたＲＦ信号を出力として（例えば、ＲＦ回路１００６へ）供給するＬＮＡを含んでよい。ＦＥＭ回路１００８の送信信号パスは、入力されたＲＦ信号（例えば、ＲＦ回路１００６によって供給される）を増幅する電力増幅器（ＰＡ）と、その後の伝送のために（例えば、１つ以上のアンテナ１０１０の１つ以上による）ＲＦ信号を生成する１つ以上のフィルタとを含んでよい。

いくつかの実施形態で、ＰＭＣ１０１２は、ベースバンド回路１００４へ供給される電力を管理してよい。特に、ＰＭＣ１０１２は、電源選択、電圧スケーリング、バッテリ充電、又はＤＣ－ＤＣ変換を制御してよい。ＰＭＣ１０１２は、デバイス１０００がバッテリに給電可能である場合に、例えば、デバイスがＵＥに含まれる場合に、しばしば含まれてよい。ＰＭＣ１０１２は、望ましい実施サイズ及び放熱特性を提供しながら電力変換効率を向上させ得る。

図１０には、ＰＭＣ１０１２がベースバンド回路１００４にしか結合されないことが示されている。しかし、他の実施形態では、ＰＭＣ１０１２は、更に、又は代替的に、制限なしに、アプリケーション回路１００２、ＲＦ回路１００６、又はＦＥＭ回路１００８のような他のコンポーネントと結合され、それのための同様の電力管理動作を実行してよい。

いくつかの実施形態で、ＰＭＣ１０１２は、デバイス１０００の様々な電力節約メカニズムを制御するか、あるいは、別なふうに、その部分であってよい。例えば、デバイス１０００がＲＲＣ＿Ｃｏｎｎｅｃｔｅｄ状態にあり、まもなくトラフィックを受信することを期待してＲＡＮノードに接続されたままの場合に、デバイス１０００は、非アクティブな期間が経過すると、不連続受信モード（ＤＲＸ）と呼ばれる状態になる。この状態の間、デバイス１０００は、短い時間間隔で電源を切り、従って電力を節約することができる。

期待された期間にデータトラフィック活動がない場合に、デバイス１０００は、ＲＲＣ＿Ｉｄｌｅ状態に移り、ネットワークから切断し、チャネル品質フィードバック、ハンドオーバー、などのような動作を実行しない。デバイス１０００は、非常に低い電力状態になり、ページングを実行する。ページングでは、ネットワークをリッスンするために定期的にウェイクアップしてから、再び電源を切る。デバイス１０００は、この状態ではデータを受信しない可能性がある。データを受信するには、ＲＲＣ＿Ｃｏｎｎｅｃｔｅｄ状態に戻る必要がある。

更なる電力節約モードは、ページングインターバル（数秒から数時間に及ぶ）よりも長い期間デバイスがネットワークに利用不可能であることを可能にし得る。この時間中、デバイスは、全くネットワークに到達不能であり、完全に電源を切ってもよい。この時間中に送信される如何なるデータも、大きい遅延を招き、遅延は、許可可能であると考えられる。

アプリケーション回路１００２のプロセッサ及びベースバンド回路１００４のプロセッサは、プロトコルスタックの１つ以上のインスタンスの要素を実行するために使用されてよい。例えば、ベースバンド回路１００４のプロセッサは、単独で又は組み合わせて、レイヤ３、レイヤ２、又はレイヤ１の機能を実行するために使用されてよく、一方、アプリケーション回路１００２のプロセッサは、それらのレイヤから受信されるデータ（例えば、パケットデータ）を利用し、更にレイヤ４の機能（例えば、伝送通信プロトコル（transmission communication protocol，ＴＣＰ）及びユーザデータグラムプロトコル（user datagram protocol，ＵＤＰ）レイヤ）を実行してよい。ここで言及されるように、レイヤ３は、以下で更に詳細に記載される無線リソース制御（radio resource control，ＲＲＣ）レイヤを有してよい。ここで言及されるように、レイヤ２は、以下で更に詳細に記載される媒体アクセス制御（medium access control，ＭＡＣ）レイヤ、無線リンク制御（radio link control，ＲＬＣ）レイヤ、及びパケットデータコンバージェンスプロトコル（packet data convergence protocol，ＰＤＣＰ）レイヤを有してよい。ここで言及されるように、レイヤ１は、以下で更に詳細に記載される、ＵＥ／ＲＡＮノードの物理（ＰＨＹ）レイヤを有してよい。

図１１は、本開示のいくつかの実施形態に従って、１つ以上のクラスＡＢ ＯＴＡを有するスマートデバイス、コンピュータシステム、又はＳｏＣ（System-on-Chip）を表す。図１１は、平面インターフェースコネクタが使用され得るモバイルデバイスの実施形態のブロック図を表す。いくつかの実施形態で、コンピュータデバイス１６００は、コンピュータタブレット、携帯電話機若しくはスマートフォン、無線対応電子リーダー、又は他の無線モバイルデバイスなどのモバイルコンピュータデバイスを表す。特定の実施形態が一般的に示されており、そのようなデバイスの全てのコンポーネントがコンピュータデバイス１６００において示されているわけではないことが理解される。

いくつかの実施形態で、コンピュータデバイス１６００は、議論されているいくつかの実施形態に従う１つ以上のクラスＡＢ ＯＴＡを備えたプロセッサ１６１０を含む。コンピュータデバイス１６００の他のブロックも、いくつかの実施形態に従う１つ以上のクラスＡＢ ＯＴＡを含んでよい。

本開示の様々な実施形態はまた、システム実施形態が無線デバイス、例えば、携帯電話機又はパーソナルデジタルアシスタントに組み込まれ得るように、無線インターフェースなどのネットワークインターフェースを１６７０に有してもよい。

いくつかの実施形態で、プロセッサ１６１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能論理デバイス、又は他のプロセッシング手段などの１つ以上の物理デバイスを含むことができる。プロセッサ１６１０によって実行されるプロセッシング動作は、アプリケーション及び／又はデバイス機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。プロセッシング動作は、人間ユーザによる若しくは他のデバイスによるＩ／Ｏ（input/output）に関する動作、電力管理に関する動作、及び／又はコンピュータデバイス１６００を他のデバイスへ接続することに関する動作を含む。プロセッシング動作はまた、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏに関する動作を含んでもよい。

いくつかの実施形態で、コンピュータデバイス１６００は、コンピュータデバイスにオーディオ機能を提供することに関連したハードウェア（例えば、オーディオハードウェア及びオーディオ回路）及びソフトウェア（例えば、ドライバ、コーデック）コンポーネントを表すオーディオサブシステム１６２０を含む。オーディオ機能は、スピーカ及び／又はヘッドホン出力並びにマイクロホン入力を含むことができる。そのような機能のためのデバイスは、コンピュータデバイス１６００に組み込まれる、あるいは、コンピュータデバイス１６００へ接続され得る。１つの実施形態において、ユーザは、プロセッサ１６１０によって受信及び処理されるオーディオコマンドを供給することによってコンピュータデバイス１６００と対話する。

いくつかの実施形態で、コンピュータデバイス１６００は、ディスプレイサブシステム１６３０を有する。ディスプレイサブシステム１６３０は、ユーザがコンピュータデバイス１６００と対話するための視覚的及び／又は触覚的な表示を提供するハードウェア（例えば、ディスプレイデバイス）及びソフトウェア（例えば、ドライバ）コンポーネントを表す。ディスプレイサブシステム１６３０は、表示をユーザに提供するために使用される特定のスクリーン又はハードウェアデバイスを含むディスプレイインターフェース１６３２を含む。１つの実施形態において、ディスプレイインターフェース１６３２は、表示に関する少なくとも何らかの処理を実行する、プロセッサ１６１０とは別個のロジックを含む。１つの実施形態において、ディスプレイサブシステム１６３０は、出力及び入力の両方をユーザに提供するタッチスクリーン（又はタッチパッド）デバイスを含む。

いくつかの実施形態で、コンピュータデバイス１６００は、Ｉ／Ｏコントローラ１６４０を有する。Ｉ／Ｏコントローラ１６４０は、ユーザとの相互作用に関するハードウェアデバイス及びソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ１６４０は、オーディオサブシステム１６２０及び／又はディスプレイサブシステム１６３０の部分であるハードウェアを管理するよう動作する。更に、Ｉ／Ｏコントローラ１６４０は、コンピュータデバイス１６００に接続してユーザがシステムと相互作用することを可能にする追加のデバイスのための接続ポイントを表す。例えば、コンピュータデバイス１６００に取り付け可能なデバイスには、マイクロホンデバイス、スピーカ若しくはステレオシステム、ビデオシステム若しくは他のディスプレイデバイス、キーボード若しくはキーパッドデバイス、又はカードリーダ若しくは他のデバイスなどの、特定の用途で使用される他のＩ／Ｏが含まれ得る。

上述されたように、Ｉ／Ｏコントローラ１６４０は、オーディオサブシステム１６２０及び／又はディスプレイサブシステム１６３０と相互作用することができる。例えば、マイクロホン又は他のオーディオデバイスによる入力は、コンピュータデバイス１６００の１つ以上のアプリケーション又は機能のための入力又はコマンドを供給することができる。更に、オーディオ出力が、ディスプレイ出力の代わりに、又はそれに加えて供給可能である。他の例では、ディスプレイサブシステム１６３０がタッチスクリーンを含む場合に、ディスプレイデバイスは、入力デバイスとしても動作し、それは、Ｉ／Ｏコントローラ１６４０によって少なくとも部分的に管理され得る。また、Ｉ／Ｏコントローラ１６４０によって管理されるＩ／Ｏ機能を提供するようコンピュータデバイス１６００には追加のボタン又はスイッチも存在し得る。

いくつかの実施形態で、Ｉ／Ｏコントローラ１６４０は、加速度計、カメラ、光センサ若しくは他の環境センサ、又はコンピュータデバイス１６００に含まれ得る他のハードウェアなどのデバイスを管理する。入力は、システム動作（例えば、ノイズのフィルタリング、輝度検出のための表示調整、カメラのフラッシュの適用、又は他の機構）に作用するようシステムへ環境入力を供給することに加えて、直接的なユーザインタラクションの部分であることができる。

いくつかの実施形態で、コンピュータデバイス１６００は、バッテリ電力使用、バッテリの充電、及び電力節約動作に関する機構を管理する電力管理１６５０を含む。メモリサブシステム１６６０は、コンピュータデバイス１６００において情報を記憶するメモリデバイスを含む。メモリは、不揮発性（メモリデバイスへの電力が中断される場合に状態が変化しない）及び／又は揮発性（メモリデバイスへの電力が中断される場合に状態が不定である）メモリデバイスを含むことができる。メモリサブシステム１６６０は、コンピュータデバイス１６００のアプリケーション及び機能の実行に関するシステムデータ（長期又は一時のどちらであってもよい）に加えて、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータを記憶することができる。

実施形態の要素はまた、コンピュータ実行可能命令（ここで議論されている如何なる他のプロセスも実施するための命令）を記憶するマシン読み出し可能な媒体（例えば、メモリ１６６０）として提供されてもよい。マシン読み出し可能な媒体（例えば、メモリ１６６０）は、制限なしに、フラッシュメモリ、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気若しくは光学カード、相変化メモリ（ＰＣＭ）、又は電子若しくはコンピュータ実行可能命令を記憶するのに適した他のタイプのマシン読み出し可能な媒体を含んでよい。例えば、本開示の実施形態は、通信リンク（例えば、モデム又はネットワーク接続）を介してデータ信号によって遠隔のコンピュータ（例えば、サーバ）から要求元のコンピュータ（例えば、クライアント）へ転送され得るコンピュータプログラム（例えば、ＢＩＯＳ）としてダウンロードされてよい。

いくつかの実施形態で、コンピュータデバイス１６００は、コネクティビティ１６７０を有する。コネクティビティ１６７０は、コンピュータデバイス１６００が外部デバイスと通信することを可能にするハードウェアデバイス（例えば、無線及び／又は有線コネクタ及び通信ハードウェア）及びソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。コンピュータデバイス１６００は、他のコンピュータデバイス、無線アクセスポイント又は基地局などの別個のデバイス、及びヘッドセット、プリンタ、又は他のデバイスなどの周辺機器であってよい。

コネクティビティ１６７０は、多種多様なタイプのコネクティビティを含むことができる。一般化するよう、コンピュータデバイス１６００は、セルラーコネクティビティ１６７２及び無線コネクティビティ１６７４により表される。セルラーコネクティビティ１６７２は、一般的に、ＧＳＭ（global system for mobile communications）又は変形若しくは派生物、ＣＤＭＡ（code division multiple access）又は変形若しくは派生物、ＴＤＭ（time division multiplexing）又は変形若しくは派生物、あるいは、他のセルラーサービス標準により提供されるもののような、無線キャリアによって供給されるセルラーネットワークコネクティビティを指す。無線コネクティビティ（又は無線インターフェース）１６７４は、セルラーではない無線コネクティビティを指し、パーソナル・エリア・ネットワーク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｎｅａｒ Ｆｉｅｌｄなど）、ローカル・エリア・ネットワーク（例えば、Ｗｉ－Ｆｉ）、及び／又はワイド・エリア・ネットワーク（例えば、ＷｉＭａｘ）、あるいは、他の無線通信を含むことができる。

いくつかの実施形態で、コンピュータデバイス１６００は、ペリフェラル接続１６８０を有する。ペリフェラル接続１６８０は、ペリフェラル接続を形成するソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）並びにハードウェアインターフェース及びコネクタを含む。コンピュータデバイス１６００は、他のコンピュータデバイスへのペリフェラルデバイス（“ｔｏ”１６８２）及びそれに接続されるペリフェラルデバイス（“ｆｒｏｍ”１６８４）の両方を有し得ると理解される。コンピュータデバイス１６００は、一般に、コンピュータデバイス１６００でのコンテンツ管理（例えば、ダウンロード及び／又はアップロード、変更、同期化）などの目的のために他のコンピュータデバイスへ接続する“ドッキング”コネクタを備える。更に、ドッキングコネクタは、例えば、オーディオビジュアル又は他のシステムへのコンテンツ出力を制御することをコンピュータデバイス１６００に可能にする特定の周辺機器へ接続することをコンピュータデバイス１６００に可能にすることができる。

独自仕様のドッキングコネクタ又は他の独自仕様の接続ハードウェアに加えて、コンピュータデバイス１６００は、一般的な又は標準規格に基づいたコネクタによりペリフェラル接続１６８０を形成することができる。一般的なタイプには、ユニバーサル・シリアル・バス（ＵＳＢ）コネクタ（多数の異なったハードウェアインターフェースのいずれかを含むことができる）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むディスプレイ・ポート、高精細マルチメディアインターフェース（ＨＤＭＩ（登録商標））、ファイアワイヤ（Firewire）、又は他のタイプが含まれ得る。

「実施形態」、「１つの実施形態」、「いくつかの実施形態」又は「他の実施形態」との明細書中の言及は、実施形態に関連して記載されている特定の特徴、構造、又は特性が少なくともいくつかの実施形態に含まれるが、必ずしも全ての実施形態ではないことを意味する。「実施形態」、「１つの実施形態」、又は「いくつかの実施形態」の様々な出現は、必ずしも全てが同じ実施形態に言及しているわけではない。明細書において、コンポーネント、特徴、構造、又は特性が「含まれてよい」（may）、「含まれることがある」（might）、又は「含まれ得る」（could）と述べられている場合に、その特定のコンポーネント、特徴、構造、又は特性は含まれる必要がない。明細書又は特許請求の範囲が「１つ」（a又はan）の要素に言及する場合に、それは、その要素がただ１つしか存在しないことを意味するものではない。明細書又は特許請求の範囲が「更なる」（an additional）要素に言及する場合に、それは、その更なる要素が１よりも多いことを排除しない。

更に、特定の特徴、構造、機能、又は特性は、１つ以上の実施形態で如何なる適切な様態でも組み合わされてよい。例えば、第１実施形態は、第１実施形態及び第２実施形態に関連した特定の特徴、構造、機能、又は特性が相互排他的でない場合にはいつでも第２実施形態と組み合わされてよい。

本開示はその具体的な実施形態とともに記載されてきたが、そのような実施形態の多くの代替案、変更及び変形は、上記の説明に照らして当業者に明らかであろう。本開示の実施形態は、添付の特許請求の範囲の広い適用範囲内にあるように全てのそのような代替案、変更及び変形を包括的に捉えるよう意図される。

加えて、集積回路（ＩＣ）チップ及び他のコンポーネントへのよく知られている電源／接地接続は、説明及び議論を簡単にするために、かつ、開示を不明りょうにしないために、提示されている図の中で示されても示されなくてもよい。更に、配置は、開示を不明りょうにしないように、また、そのようなブロック図の実施に関する詳細が、本開示が実施されるべきプラットフォームに大いに依存する（すなわち、そのような詳細は、当業者の範囲内に十分にあるべきである）という事実も考慮して、ブロック図で示されてよい。具体的な詳細（例えば、回路）が本開示の実施形態の例を記載するために示される場合に、当業者には当然に、本開示は、それらの具体的な詳細の変形の有無にかかわらず、実施可能である。よって、説明は、限定ではなく実例と見なされるべきである。

下記の例は、様々な実施形態を表すために与えられる。それらの例は、如何なる適切な様態でも互いに従属することができる。

例１：第１入力及び第２入力を受け、夫々第１入力及び第２入力の増幅されたバージョンである第１出力及び第２出力を生成する前置増幅器と、前置増幅器へ結合され、第１出力及び第２出力を受け、第１電流出力及び第２電流出力を生成する差動演算相互コンダクタンス増幅器（ＯＴＡ）とを有し、差動ＯＴＡが少なくとも４つのフォールデッドカスコードトランジスタを有する、装置。

例２：例１の装置であって、差動ＯＴＡは、第１トランジスタ及び第２トランジスタを有し、第１トランジスタ及び第２トランジスタは、それらの対応するゲート端子で夫々第１入力及び第２入力の増幅されたバージョンを受け、第１トランジスタ及び第２トランジスタは、少なくとも４つのフォールデッドカスコードトランジスタの第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ夫々結合され、第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタは第１導電型である、装置。

例３：例２の装置であって、差動ＯＴＡは、第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する、装置。

例４：例２の装置であって、差動ＯＴＡは、第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する、装置。

例５：例２の装置であって、第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタは、第１バイアスを受け、少なくとも４つのフォールデッドカスコードトランジスタは、第１バイアスとは別の第２バイアスを受ける第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタを更に有する、装置。

例６：例５の装置であって、第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタは、第２導電型である、装置。

例７：例６の装置であって、差動ＯＴＡは、第２導電型の少なくとも４つのトランジスタを有し、少なくとも４つのトランジスタは、制御電圧を供給する制御ノードへ結合されたゲート端子を備え、少なくとも４つのトランジスタの第１トランジスタは、第１入力の増幅されたバージョンを受ける第１トランジスタへ結合され、少なくとも４つのトランジスタの第２トランジスタは、第１フォールデッドカスコードトランジスタへ結合される、装置。

例８：例７の装置であって、少なくとも４つのトランジスタの第３トランジスタは、第２入力の増幅されたバージョンを受ける第２トランジスタへ結合され、少なくとも４つのトランジスタの第４トランジスタは、第２フォールデッドカスコードトランジスタへ結合される、装置。

例９：例７の装置であって、制御電圧は、少なくとも４つのトランジスタを、起動期間後にオフさせる、装置。

例１０：例７の装置であって、制御電圧は、起動期間に少なくとも４つのトランジスタへ供給される、装置。

例１１：例７の装置であって、少なくとも４つのトランジスタの夫々は、第１入力及び第２入力の増幅されたバージョンを夫々受ける第１トランジスタ及び第２トランジスタの夫々よりもサイズが小さい、装置。

例１２：例７の装置であって、制御電圧はプログラム可能である、装置。

例１３：例２の装置であって、前置増幅器へ結合された相互コンダクタンス段を有し、相互コンダクタンス段は、第１入力及び第２入力を受け、第１電流及び第２電流を供給し、相互コンダクタンス段からの第１電流及び第２電流は、第１入力及び第２入力の増幅されたバージョンを夫々それらの対応するゲート端子で受ける第１トランジスタ及び第２トランジスタのドレイン端子へ供給される、装置。

例１４：第１入力及び第２入力を受け、夫々第１入力及び第２入力の増幅されたバージョンである第１出力及び第２出力を生成する前置増幅器と、前置増幅器へ結合された差動演算相互コンダクタンス増幅器（ＯＴＡ）とを有し、差動ＯＴＡは、第１入力及び第２入力の増幅されたバージョンを夫々受ける第１導電型の第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタへ結合された第２導電型の第３トランジスタ及び第４トランジスタとを有し、第３トランジスタ及び第４トランジスタのゲート端子は、夫々、第１入力及び第２入力を受ける、装置。

例１５：例１４の装置であって、差動ＯＴＡは、少なくとも４つのフォールデッドカスコードトランジスタを有し、第１トランジスタ及び第２トランジスタは、少なくとも４つのフォールデッドカスコードトランジスタの夫々第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ結合され、第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタは、第１導電型である、装置。

例１６：例１５の装置であって、差動ＯＴＡは、第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する、装置。

例１７：例１５の装置であって、差動ＯＴＡは、第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する、装置。

例１８：例１５の装置であって、第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタは、第１バイアスを受け、少なくとも４つのフォールデッドカスコードトランジスタは、第１バイアスとは別の第２バイアスを受ける第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタを更に有し、第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタは、第２導電型である、装置。

例１９：アンテナと、アンテナへ結合されたＲＦフロントエンドと、ＲＦフロントエンドへ結合されたクラスＡＢ差動演算相互コンダクタンス増幅器（ＯＴＡ）とを有し、前記差動ＯＴＡは、第１入力及び第２入力を受け、夫々第１入力及び第２入力の増幅されたバージョンである第１出力及び第２出力を生成する前置増幅器と、前置増幅器へ結合され、第１出力及び第２出力を受け、第１電流出力及び第２電流出力を生成する差動ＯＴＡ出力段とを有し、差動ＯＴＡ出力段が少なくとも４つのフォールデッドカスコードトランジスタを有する、システム。

例２０：例１９のシステムであって、差動ＯＴＡ出力段は、第１トランジスタ及び第２トランジスタを有し、第１トランジスタ及び第２トランジスタは、それらの対応するゲート端子で夫々第１入力及び第２入力の増幅されたバージョンを受け、第１トランジスタ及び第２トランジスタは、少なくとも４つのフォールデッドカスコードトランジスタの第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ夫々結合され、第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタは第１導電型である、システム。

要約が与えられ、読者が技術的開示の性質及び主旨を確かめることを可能にする。要約は、特許請求の範囲の適用範囲又は意義を制限するために使用されないとの理解の下で提出される。続く特許請求の範囲は、これをもって詳細な説明に組み込まれ、各請求項は、別個の実施形態として独立している。

［優先権の主張］
本願は、２０１９年１月２８日付けで出願された米国特許出願第１６／２５９９３４号の優先権を主張する。なお、先の米国出願は、全ての目的のためにその全文を参照により援用される。

Claims (25)

1. 第１入力及び第２入力を受け、夫々前記第１入力及び前記第２入力の増幅されたバージョンである第１出力及び第２出力を生成する前置増幅器と、
   前記前置増幅器へ結合され、前記第１出力及び前記第２出力を受け、第１電流出力及び第２電流出力を生成する差動演算相互コンダクタンス増幅器（ＯＴＡ）と
   を有し、
   前記差動ＯＴＡが少なくとも４つのフォールデッドカスコードトランジスタを有する、
   装置。
2. 前記差動ＯＴＡは、第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタは、それらの対応するゲート端子で夫々前記第１入力及び前記第２入力の前記増幅されたバージョンを受け、前記第１トランジスタ及び前記第２トランジスタは、前記少なくとも４つのフォールデッドカスコードトランジスタの第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ夫々結合され、前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは第１導電型である、
   請求項１に記載の装置。
3. 前記差動ＯＴＡは、前記第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する、
   請求項２に記載の装置。
4. 前記差動ＯＴＡは、前記第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する、
   請求項２に記載の装置。
5. 前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは、第１バイアスを受け、前記少なくとも４つのフォールデッドカスコードトランジスタは、前記第１バイアスとは別の第２バイアスを受ける第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタを更に有する、
   請求項２に記載の装置。
6. 前記第３フォールデッドカスコードトランジスタ及び前記第４フォールデッドカスコードトランジスタは、第２導電型である、
   請求項５に記載の装置。
7. 前記差動ＯＴＡは、前記第２導電型の少なくとも４つのトランジスタを有し、前記少なくとも４つのトランジスタは、制御電圧を供給する制御ノードへ結合されたゲート端子を備え、前記少なくとも４つのトランジスタのうちの第１トランジスタは、前記第１入力の前記増幅されたバージョンを受ける前記第１トランジスタへ結合され、前記少なくとも４つのトランジスタのうちの第２トランジスタは、前記第１フォールデッドカスコードトランジスタへ結合される、
   請求項６に記載の装置。
8. 前記少なくとも４つのトランジスタのうちの第３トランジスタは、前記第２入力の前記増幅されたバージョンを受ける前記第２トランジスタへ結合され、前記少なくとも４つのトランジスタのうちの第４トランジスタは、前記第２フォールデッドカスコードトランジスタへ結合される、
   請求項７に記載の装置。
9. 前記制御電圧は、前記少なくとも４つのトランジスタを、起動期間後にオフさせる、
   請求項７に記載の装置。
10. 前記制御電圧は、起動期間に前記少なくとも４つのトランジスタへ供給される、
    請求項７に記載の装置。
11. 前記少なくとも４つのトランジスタの夫々は、前記第１入力及び前記第２入力の前記増幅されたバージョンを夫々受ける前記第１トランジスタ及び前記第２トランジスタの夫々よりも小さい、
    請求項７に記載の装置。
12. 前記制御電圧はプログラム可能である、
    請求項７に記載の装置。
13. 前置増幅器へ結合された相互コンダクタンス段を有し、
    前記相互コンダクタンス段は、前記第１入力及び前記第２入力を受け、第１電流及び第２電流を供給し、
    前記相互コンダクタンス段からの前記第１電流及び前記第２電流は、前記第１トランジスタ及び前記第２トランジスタのドレイン端子へ供給され、前記第１トランジスタ及び前記第２トランジスタは、それらの対応するゲート端子で前記第１入力及び前記第２入力の前記増幅されたバージョンを夫々受ける、
    請求項２乃至１２のうちいずれか一項に記載の装置。
14. 第１入力及び第２入力を受け、夫々前記第１入力及び前記第２入力の増幅されたバージョンである第１出力及び第２出力を生成する前置増幅器と、
    前記前置増幅器へ結合された差動演算相互コンダクタンス増幅器（ＯＴＡ）と
    を有し、
    前記差動ＯＴＡは、
    前記第１入力及び前記第２入力の前記増幅されたバージョンを夫々受ける、第１導電型の第１トランジスタ及び第２トランジスタと、
    前記第１トランジスタ及び前記第２トランジスタへ結合された、第２導電型の第３トランジスタ及び第４トランジスタと
    を有し、
    前記第３トランジスタ及び前記第４トランジスタのゲート端子は、夫々前記第１入力及び前記第２入力を受ける、
    装置。
15. 前記差動ＯＴＡは、少なくとも４つのフォールデッドカスコードトランジスタを有し、前記第１トランジスタ及び前記第２トランジスタは、前記少なくとも４つのフォールデッドカスコードトランジスタのうち夫々第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ結合され、前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは、第１導電型である、
    請求項１４に記載の装置。
16. 前記差動ＯＴＡは、前記第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する、
    請求項１５に記載の装置。
17. 前記差動ＯＴＡは、前記第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する、
    請求項１５に記載の装置。
18. 前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは、第１バイアスを受け、
    前記少なくとも４つのフォールデッドカスコードトランジスタは、前記第１バイアスとは別の第２バイアスを受ける第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタを更に有し、前記第３フォールデッドカスコードトランジスタ及び前記第４フォールデッドカスコードトランジスタは、第２導電型である、
    請求項１５乃至１７のうちいずれか一項に記載の装置。
19. アンテナと、
    前記アンテナへ結合されたＲＦフロントエンドと、
    前記ＲＦフロントエンドへ結合されたクラスＡＢ差動演算相互コンダクタンス増幅器（ＯＴＡ）と
    を有し、
    前記差動ＯＴＡは、請求項１乃至１３のうちいずれか一項に記載の装置を有する、
    システム。
20. アンテナと、
    前記アンテナへ結合されたＲＦフロントエンドと、
    前記ＲＦフロントエンドへ結合されたクラスＡＢ差動演算相互コンダクタンス増幅器（ＯＴＡ）と
    を有し、
    前記差動ＯＴＡは、請求項１４乃至１８のうちいずれか一項に記載の装置を有する、
    システム。
21. 前置増幅器によって第１入力及び第２入力を受けることと、
    前記前置増幅器によって、夫々前記第１入力及び前記第２入力の増幅されたバージョンである第１出力及び第２出力を生成することと、
    前記前置増幅器へ結合されている差動演算相互コンダクタンス増幅器（ＯＴＡ）によって、前記第１出力及び前記第２出力を受けることと、
    前記差動ＯＴＡによって第１電流出力及び第２電流出力を生成するとと
    を有し、
    前記差動ＯＴＡが少なくとも４つのフォールデッドカスコードトランジスタを有する、
    方法。
22. 前記差動ＯＴＡは、第１トランジスタ及び第２トランジスタを有し、当該方法は、
    前記第１トランジスタ及び前記第２トランジスタによって、それらの対応するゲート端子で夫々前記第１入力及び前記第２入力の前記増幅されたバージョンを受けることを有し、
    前記第１トランジスタ及び前記第２トランジスタは、前記少なくとも４つのフォールデッドカスコードトランジスタの第１フォールデッドカスコードトランジスタ及び第２フォールデッドカスコードトランジスタへ夫々結合され、前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは第１導電型である、
    請求項２１に記載の方法。
23. 前記差動ＯＴＡは、前記第１フォールデッドカスコードトランジスタへ直列に結合された第１電流源と、第１基準供給レールとを有する、
    請求項２２に記載の方法。
24. 前記差動ＯＴＡは、前記第２フォールデッドカスコードトランジスタへ直列に結合された第２電流源と、第２基準供給レールとを有する、
    請求項２２に記載の方法。
25. 前記第１フォールデッドカスコードトランジスタ及び前記第２フォールデッドカスコードトランジスタは、第１バイアスを受け、前記少なくとも４つのフォールデッドカスコードトランジスタは、前記第１バイアスとは別の第２バイアスを受ける第３フォールデッドカスコードトランジスタ及び第４フォールデッドカスコードトランジスタを更に有する、
    請求項２２に記載の方法。

Images