[go: up one dir, main page]

JP2023544467A - 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法 - Google Patents

洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法 Download PDF

Info

Publication number
JP2023544467A
JP2023544467A JP2022579870A JP2022579870A JP2023544467A JP 2023544467 A JP2023544467 A JP 2023544467A JP 2022579870 A JP2022579870 A JP 2022579870A JP 2022579870 A JP2022579870 A JP 2022579870A JP 2023544467 A JP2023544467 A JP 2023544467A
Authority
JP
Japan
Prior art keywords
substrate
packaging substrate
manufacturing
packaging
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022579870A
Other languages
English (en)
Other versions
JPWO2023038915A5 (ja
Inventor
キム、ソンジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Absolics Inc
Original Assignee
Absolics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Absolics Inc filed Critical Absolics Inc
Publication of JP2023544467A publication Critical patent/JP2023544467A/ja
Priority to JP2025028412A priority Critical patent/JP2025084831A/ja
Publication of JPWO2023038915A5 publication Critical patent/JPWO2023038915A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00Cleaning by methods involving the use of air flow or gas flow
    • B08B5/02Cleaning by the force of jets, e.g. blowing-out cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B6/00Cleaning by electrostatic means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00Cleaning by methods involving the use of air flow or gas flow
    • B08B5/04Cleaning by suction, with or without auxiliary action
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)
  • Surface Treatment Of Glass (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

本発明は、準備工程において、対象基板をチャンバー内に配置し、除去工程において、粒子状不純物を分離するために、前記対象基板の少なくとも一面にイオン化された空気を噴射して洗浄されたパッケージング基板を得、前記対象基板は、ガラスパッケージング基板及びパッケージング基板のうちの少なくとも1つであり、前記パッケージング基板は、前記ガラスパッケージング基板及び前記ガラスパッケージング基板の少なくとも1面に配置される再分配層を備える洗浄されたパッケージング基板の製造方法を提供する。

Description

(関連出願の相互参照)本出願は、2021年9月10日に出願された米国仮特許出願第63/242,619号の優先権を主張し、その開示内容全体は、あらゆる目的のために参照により本明細書に組み込まれる。
本開示は、洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法に関するものである。
電子部品の製造において、半導体ウエハに回路を実装することをフロントエンド工程(FE)といい、実際に製品に使用できるようにウエハを組み立てることをバックエンド工程(BE)という。 バックエンド工程は、パッケージング工程を含むことがある。
近年、電子製品の急速な発展を可能にした半導体産業の4つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術はマイクロ以下ナノ単位の線幅、千万以上のセル(Cell)、高速動作、多くの熱放出など多様な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。このように、パッケージ半導体の電気的性能は、半導体自体の性能よりも、パッケージング技術及びこれによる電気的接続によって決定される可能性があると考えられている。
例として、ガラス基板はパッケージング基板として適用することができる。ガラス基板に貫通ビアを形成し、貫通ビア内に導電材料を適用することにより、素子とマザーボードとの間の導電ラインの長さを短くし、優れた電気的特性を実現することができる。
ガラス基板に微細な貫通ビアを形成する場合や、再配線層の接続を行う場合、厳密な洗浄工程が不可欠となる。特に微細な配線を行う場合、ゴミなどの不純物は非常に重要である。
本概要は、発明の詳細な説明で後述する概念の一部を簡略化して紹介するために提供されるものである。本概要は、請求対象の重要な特徴又は必須の特徴を特定することを意図するものではなく、請求対象の範囲を決定する際の補助として使用することを意図するものでもない。
本発明は、洗浄されたパッケージング基板の製造方法であって、準備工程において、対象基板をチャンバー内に配置し、除去工程において、粒子状不純物を分離するために、前記対象基板の少なくとも一面にイオン化された空気を噴射して洗浄されたパッケージング基板を得、前記対象基板は、ガラスパッケージング基板及びパッケージング基板のうちの少なくとも1つであり、前記パッケージング基板は、前記ガラスパッケージング基板及び前記ガラスパッケージング基板の少なくとも1面に配置される再分配層を備える、ことを特徴とする製造方法を提供する。
前記除去工程は、軟X線を前記対象基板に照射してイオン化された空気による静電気の発生を抑制するように構成される。
前記除去工程におけるチャンバーの雰囲気は、重力方向と反対の方向の力が加わる空気の流れを有する。
前記除去工程において噴射される前記イオン化された空気は、不活性ガス及び乾燥空気のいずれかである。
前記除去工程における前記基板の残留帯電電位が0Vある。
前記除去工程におけるチャンバー内の空間は、0.9気圧以下の低圧雰囲気に維持される。
前記除去工程における前記イオン化された空気の噴射は、前記基板の第1面及び前記基板の第2面のうちの一方に対して行われ、前記空気は、前記基板の第1面を基準として30度~150度の角度で流れる。
前記ガラスパッケージング基板は、その厚さ方向に貫通する貫通ビアを備え、 前記貫通ビアは、最大長300μm以下の開口部を有する。
前記パッケージング基板の再分配層は、ブラインドビアを備え、 前記ブラインドビアは、最大長20μm以下の開口部を備える
他の特徴および態様は、以下の詳細な説明、図面、および特許請求の範囲から明らかになるであろう。
以下の詳細な説明は、読者が本明細書に記載された方法、装置、及び/又はシステムを包括的に理解することを支援するために提供されるものである。しかしながら、本開示を理解すれば、本明細書に記載された方法、装置、及び/又はシステムの様々な変更、修正、及び等価物は明らかになるであろう。例えば、本明細書に記載された動作の順序は単なる例示であり、本明細書に記載されたものに限定されるものではなく、動作が必ず一定の順序で行われる場合を除き、本開示を理解すれば明らかになるように変更してもよい。また、本開示の内容を理解すれば、公知である特徴の説明は、明瞭性及び簡潔性を高めるために省略することができるが、特徴の省略及びそれらの説明も、それらの一般的な知識を認めることを意図したものではないことに留意されたい。
本明細書に記載される特徴は、異なる形態で具現化することができ、本明細書に記載の例に限定されると解釈されるべきではない。むしろ、本明細書に記載された例は、本開示を理解した後に明らかになる本明細書に記載の方法、装置、及び/又はシステムを実現する多くの可能な方法のいくつかを単に説明するために提供されるものである。
本明細書では、「第1」、「第2」及び「第3」等の用語を使用して様々な部材、構成要素、領域、層、又はセクションを説明するが、これらの部材、構成要素、領域、層、又はセクションは限定されない。むしろ、これらの用語は、ある部材、構成要素、領域、層、又はセクションを他の部材、構成要素、領域、層、又はセクションから区別するためにのみ使用される。従って、本明細書に記載された実施例で言及された第1の部材、構成要素、領域、層、又はセクションは、実施例の教示から逸脱することなく、第2の部材、構成要素、領域、層、又はセクションと呼ばれる場合もある。
明細書において、層、領域、又は基板等の要素が、別の要素の「上」にあるか、別の要素に「接続」又は「結合」されると記載されている場合、それは直接「上」にあるか、「接続」されるか、又は他の要素に「結合」されるか、又はそれらの間に1つ以上の他の要素が介在している。一方、ある要素が別の要素の「直接上にある」、別の要素に「直接接続される」、又は「直接結合される」と記載されている場合、その間に他の要素が介在することはない。同様に、例えば、「間」、「ちょうど間(immediatly between)」、「に隣接する」及び「に直接隣接する(immediatly adjacent to、直接隣接)」等表現も、前述のように解釈することができる。
本明細書で使用される用語は、特定の例を説明することのみを目的としており、本開示を限定するために使用されるものではない。本明細書で使用される単数形は、文脈が明確に別段の指示をしない限り、複数形も含むことを意図する。本明細書で使用される「及び/又は」という用語は、関連する列挙項目の任意の1つ及び任意の2つ以上の任意の組み合わせを含む。 本明細書で使用される用語「含む」、「備える」、及び「有する」は、記載された特徴、数、操作、要素、構成要素、及び/又はそれらの組み合わせの存在を特定するが、1つ以上の他の特徴、数、操作、要素、構成要素、及び/又はそれらの組み合わせの存在又は追加を排除するものではない。本明細書において、実施例又は実施形態(例えば、実施例又は実施形態が何を含み得るか、又は実施し得るかに関して)における用語「もよい」は、そのような特徴が含まれるか又は実施される少なくとも1つの実施例又は実施形態が存在することを意味する。ただし、すべての例がこれに限定されるものではない。
別段の定義がない限り、本明細書で使用される技術用語及び科学用語を含むすべての用語は、本開示の理解後に一貫して本開示が属する技術分野における通常の当業者によって一般的に理解されるものと同じ意味を有する。一般的に使用される辞書で定義されるような用語は、関連する技術及び本開示の文脈における意味と一致する意味を有すると解釈され、本明細書で明示的にそのように定義されない限り、理想化された又は過度に形式的な意味で解釈されるべきではない。
本明細書において、「A及び/又はB」の記載は、「A、B、又は、A及びB」を意味する。
本明細書において、「第1」、「第2」又は「A」、「B」のような用語は、特に説明がない限り、同一の用語を互いに区別するために使用される。
1つ以上の実施例は、洗浄されたパッケージング基板の製造方法及び洗浄されたパッケージング基板を提供する。
1つ以上の実施例において、洗浄されたパッケージング基板の製造方法及び洗浄されたパッケージング基板は、洗浄工程における静電気の影響により発生し得る基板の損傷を最小限に抑え、複雑な構造又は小さな孔を有する基板から不純物効率的に除去することができる。
1つ以上の実施例において、単数の表現は、特に説明がなければ、複数形および単数形を含むものとして文脈上解釈される。
高性能半導体素子のパッケージ基板では、基板下端のボートと基板上端の素子との間の配線スケールの差を規制することが望まれる場合がある。これを実現するために、2層以上のプリプレグを適用する工程、プリプレグとシリコン基板を2層とする工程等を適用した。これは、パッケージング基板の下端に配置されるボードと、パッケージング基板の上端に配置される素子との間の配線スケールの差を、2層の基板を介して比較的容易に規制することができるためである。しかし、このような方法では、半導体素子のパッケージングにおいて、薄膜化の要求を満たすことが困難である。
高性能半導体素子のパッケージ基板は、支持層として1層のガラス基板を適用してもよい。そのため、1つのパッケージ基板の内部に、様々な大きさを有するラインやビアを配置することが望まれる場合がある。微細な層としての再配線層の適用、ビアの大きさの縮小、パッケージ基板の小面積での複雑な配線パターンの具現化を実現するためには、精密な不純物の制御が望まれる。そのため、パッケージ基板の製造工程では、洗浄工程の重要性が高まっている。
パッケージング基板のコアとしてガラス基板を適用することができる。応力が制御された半導体パッケージ用ガラス基板を適用すると、より薄い厚さの微細線を具現化することができる。しかし、ガラス基板は、ガラス基板は衝撃力や不均衡な応力に弱く、ガラス繊維にポリマーを含浸させて製造するプリプレグ使用すると、ガラス基板を強化することができる。そのため、ガラス基板内部でエネルギーの不均衡が発生すると、基板自体が破損し、プロセスチャンバー全体の洗浄の手間がかかる場合がある。
従って、ガラス基板又はガラス基板をコアとして適用したパッケージング基板において、不純物を効率的に除去し、不均衡な応力の発生や衝撃の発生を抑える洗浄方法適用する必要がある。
以下、実施例について詳細に説明する。
洗浄されたパッケージング基板の製造方法は、ガラス基板又はそれを備えるパッケージング基板の製造工程に適用され、準備工程及び除去工程を含む。
前記準備工程は、チャンバー内に対象基板を配置する工程である。
前記対象基板を配置することは、前記対象基板をエアジェット等の素子との相互作用により分離しないように、所定の位置に固定することを意味するが、エアジェットに限定されるものではない。
前記固定工程は、チャンバー内に備えられたラックに対象基板を配置してもよい。前記固定工程は、チャンバー内に備えられた多層のラックに対象基板を配置してもよい。
前記除去工程は、前記対象基板の少なくとも一面にイオン化された空気を噴射して粒子状不純物を分離し、それによってパッケージングのための洗浄された基板を製造する工程である。
前記対象基板は、ガラスパッケージング基板又はパッケージング用基板である。
前記ガラスパッケージング基板は、半導体用ガラス基板であってもよく、例えば、ホウケイ酸ガラス基板、無アルカリガラス基板等であってもよい。
前記ガラスパッケージング基板は、その厚さ方向に貫通する貫通ビアを備えてもよい。前記貫通ビアは、約300μm以下の最大長を有する開口部を備えてもよい。前記貫通ビアは、約0.5~約 1.5の貫通ビアの高さ(ガラス基板の厚さに相当)に対する開口部の最大長の比であるアスペクト比を有してもよい。
前記貫通ビアが狭い開口部又は大きいアスペクト比を有する場合、ビア内部まで十分に洗浄できるように、より丁寧な除去工程を行う必要がある。
前記ガラス基板は、その厚さ方向の一部又は全体が陥没したキャビティを備えてもよい。
前記除去工程は、ガラス基板の表面だけでなく、ビアの内部、キャビティの側面、底面等の不純物を十分に除去することができる。
前記パッケージング基板は、ガラスパッケージング基板及び前記ガラスパッケージング基板の少なくとも一面に配置される再分配層を備えてもよい。
前記再分配層は、前記ガラスパッケージング基板の一面に配置されてもよい。
前記再分配層は、前記ガラスパッケージング基板の第1面及び第2面にそれぞれ配置されてもよい。
前記パッケージング基板の再分配層は、ブラインドビアを備えてもよい。
前記ブラインドビアは、約20μm以下、又は約12μm以下の最大長を有する開口部を備えてもよい。
前記ガラスパッケージング基板の第1面に配置される前記再分配層は、ガラス基板のコアを介して前記ガラスパッケージング基板の第2面に接続されてもよい。前記第2面は、バフ又は類似装置等を介して外部素子に接続されてもよい。前記第2面は、第2面に配置されるバフ又は類似装置を介して外部素子に接続されてもよい。
前記再分配層は、微細層としての電気伝導性層を備えてもよい。前記微細層とは、幅が約4μm以下の電気伝導性層を意味する。具体的に、幅および間隔がそれぞれ約4μm以下、又は約 1μm~約4μmとなるように適用される電気伝導性層であってもよい。
前記対象基板の厚さは、約1,500μm以下、約300μm~約1,200μm、350μm~900μm、又は350μm~700μmであってもよい。
再分配層の形成は、絶縁層の形成、ビアの形成、めっき、エッチング等を繰り返す多工程で実施してもよい。ビアの形成、絶縁層の形成、その後の平坦化、めっき、エッチング後の不要な不純物の除去などの各工程では、洗浄工程を行う必要がある。
このような工程において、一部でもゴミ等の不純物が混入した状態で工程が行われば、ブリッジ欠陥、オープン欠陥、エッチング欠陥等の欠陥が発生することがある。これを防止するために、除去工程では、複雑な基板表面のモフォロジーや基板表面の材質等の違いとは無関係に不純物を十分に除去する必要がある。
特に、パッケージングガラス基板は絶縁体の性質を有する材料であり、ガラスの割れや粉砕などの損傷が発生する可能性がある。そのため、チャンバー内を洗浄する必要がある。また、損傷はガラス基板自体に発生される可能性もある。更に、ガラス基板内で電荷の不均衡が一定レベル以上発生すると、ガラス基板自体が割れる可能性もある。そのため、工程における衝撃だけでなく、洗浄工程におけるイオンや静電気の制御も望まれる。
前記除去工程は、イオン化された空気を対象基板に噴射して粒子状不純物を分離する。
前記空気の噴射は、ノズルにより行われてもよい。
噴射された空気は、イオン化された空気を噴射する方法によって適用してもよく、空気を噴射した後に基板の表面でイオン化されるように処理されてもよい。
前記噴射された空気は、不活性ガスや乾燥空気であってもよい。
前記不活性ガスは、窒素ガス、アルゴンガス等であってもよいが、これに限定されるものではない。
前記除去工程における空気の噴射は、基板の第1面又は基板の第2面で行われてもよい。
前記空気は、前記基板の第1面に対して、約30度~約150の角度で流れてもよい。前記空気は、約30度~約85度、又は約95度~約150度の角度で流れてもよい。前記空気の流入角度は、ノズルの角度によって推定されてもよい。
基板表面の不純物の除去では、空気により不純物を表面から分離させることが重要である。さらに、分離された不純物が再び基板の表面に付着しないように制御することも重要である。
空気の噴射により対象基板表面に静電気や電荷の不均衡が発生することがあり、対象基板が絶縁体の場合、より深刻になる傾向がある。
チャンバー内の空気の流れを制御する方法および/またはイオン化された空気を噴射して紫外線を照射する方法を適用することにより、静電気の発生を抑制し、基板に実質的に損傷を与えないことに加えて、不純物を効率的に除去することも可能である。
チャンバー内の空気の流れの制御とは、重力方向と反対方向に力が加わる空気の流れを形成することを意味する。好ましくは、乱流は部分的に形成されてもよい。チャンバー内の空気の流れとして乱流を適用した場合、噴射された空気によって分離された不純物が乱流の流れに伴ってチャンバー内を移動して効率的に除去され、不純物が基板に再付着することを抑制することができる。
前記除去工程におけるチャンバー内の空間は、0.9気圧以下の低圧雰囲気となるように維持されてもよい。
前記除去工程は、対象基板に軟X線を照射し、静電気の発生を抑制しながら行ってもよい。
静電気の発生を抑制する方法としては、種々の方法が適用可能である。
方法としては、軟X線、電磁波イオナイザー、UVランプ、大気圧プラズマなどが使用可能である。一又は複数の実施例では、軟X線を適用してもよい。
軟X線による静電気の抑制は、対象基板付近の空気分子の電解解離によりイオンまたは電子を形成し、対象基板表面の静電気を抑制することができる。光照射法を適用することができるため、プラズマ法のようなイオンを透過させる装置を追加する必要がないという利点がある。更に、酸素を含む雰囲気中で照射される場合でも、オゾンが実質的に発生しないので、紫外線ランプを適用する場合よりも有利である。
前記軟X線は、約1オングストローム~約700オングストローム、又は約1オングストローム~約10オングストロームの波長を有する光を適用してもよい。また、電解解離のエネルギーは、約10keV以下、又は約1keV~約10keVで適用してもよい。前記軟X線は、対象基板から約50cm、又は約2cm~約30cmの距離で照射してもよい。このような例では、静電気の制御をより効果的に行うことができる。
前記除去工程は、実質的に約0Vである残留帯電電位を有してもよい。この例では、静電気による不純物の再付着を抑制し、イオン化や静電気によって発生する基板の損傷が安定的に防止することができる。
洗浄されたパッケージング基板の製造方法は、基板自体の損傷や変形が実質的に見られず、対象基板から異物を信頼性高く除去することができる。また、高絶縁体であるガラス基板などにも安定的に効率的に適用が可能である。
別の実施例では、パッケージング基板の製造方法は、ガラス基板を準備するステップと、基板上に電気伝導性層を形成するステップと、絶縁層を形成するステップと、電気伝導性層を形成するステップと、洗浄ステップと、検査ステップとを含んでもよい。
ガラス基板を準備するステップは、半導体パッケージングに適用されるガラス基板を準備するステップである。このガラス基板は薄板状であり、必要に応じてキャビティ及び/又はビアを備えてもよい。前記キャビティとは、ガラス基板の一部が凹んでいるものを意味し、凹んだ部分がガラス基板を貫通してもよく、ガラス基板を貫通せず、その一部が残存してもよい。
ガラス基板を準備するステップは、洗浄されたガラス基板、又は静電気が除去されたガラス基板を準備する。後続のステップに行う前に、洗浄又は静電気を除去する工程を更に行ってもよい。
一例において、前記洗浄ステップは、上記の除去工程であってもよく、静電気の除去は、例えば、上記の軟X線を用いたステップであってよく、これらのステップは同時又は順番に行われてもよい。
基板上に電気伝導性層を形成するステップは、前記ガラス基板の表面に所定のパターンで電気伝導性層を形成することである。
前記ガラス基板は、ビア又はキャビティを有してもよく、電気伝導性層は、ビアの内部及びキャビティの壁面に形成されてもよい。
前記電気伝導性層の形成は、例えば、めっきやスパッタリング等によって銅層又は銅合金層を形成する方法で行われてもよい。例えば、所定の位置にプライマー層を形成し、絶縁層等を形成し、その後、電気伝導性層を形成する部分を部分的に除去して銅めっきを行うことで、所望の形状及び厚さの電気伝導性層を形成してもよい。必要に応じて、銅めっき層の平坦化を行ってもよい。
絶縁層を形成するステップは、電気伝導性層間に介在させる絶縁層を形成するステップであり、ナノ粒子を含むポリマー樹脂を硬化させることにより行うことができる。前記絶縁層は、平坦化された表面(上面)を有することが好ましい。
電気伝導性層を形成するステップは、電気伝導性層を前記絶縁層の所定の位置に形成するステップである。前記電気伝導性層の形成は、例えば、めっきやスパッタリング等によって銅層や銅合金層を形成する方法で行われてもよい。例えば、所定の位置にプライマー層を形成し、絶縁層等を形成し、その後、電気伝導性層を形成する部分を一部除去して銅めっきを行うことで、所望の形状及び厚さの電気伝導性層を形成してもよい。必要に応じて、銅めっき層の平坦化を行ってもよい。
洗浄ステップは、上記の洗浄ステップであり、空気の流れによってゴミや静電気を除去することを含んでもよい。
検査ステップは、基板や導線に欠陥が存在するかどうか、工程で発生した不純物が完全に除去されているかどうかを確認するステップである。専門的なテスト装置により工程を行い、テスト装置の検査ステップに基づいてテストに合格しないと評価されたパッケージング基板は、洗浄ステップを再び行ってもよく、廃棄されてもよい。
絶縁層を形成するステップと電気伝導性層を形成するステップとの間には、更に、ビアを形成するステップ及び洗浄ステップを選択的に含んでもよい。
絶縁層を形成するステップと電気伝導性層を形成するステップとの間に、更に、ビアを形成するステップ、ビア電気伝導性層を形成するステップ及び洗浄ステップを選択的に含んでもよい。
絶縁層を形成するステップと電気伝導性層を形成するステップとの間に、更に、ビアを形成するステップ、洗浄ステップ及びビア電気伝導性層を形成するステップ及び洗浄ステップを選択的に含んでもよい。
ビアを形成するステップでは、上下になるように配置された電気伝導性層を接続するためのビアが形成されてもよい。例えば、前記ビアは、絶縁層の一部のエッチングを所定の位置及び所定の大きさで行うことにより形成されてもよい。例えば、レーザーエッチング、プラズマエッチング等を適用することができる。エッチングの後、エッチングの残渣を除去するステップと、エッチングの残渣が除去されたかどうかを確認するステップとを更に選択的に含んでもよい。
ビア電気伝導性層を形成するステップは、前記ビアに電気伝導性層を形成するステップである。前記電気伝導性層は、前記ビアの内径の表面に沿って、比較的に一定の厚さで形成されてもよい。前記電気伝導性層は、前記ビアの全てを埋める態様で形成されてもよい。前記電気伝導性層の形成は、上記で説明した電気伝導性層の形成工程と同様であるため、これ以上の説明は省略する。
前記絶縁層を形成するステップ及び前記電気伝導性層を形成するステップは、必要に応じて複数回繰り返して行われてもよい。更に、前記絶縁層を形成するステップと前記電気伝導性層を形成するステップとの間に追加されるステップは、必要に応じて繰り返して行われてもよい。
各ステップの説明は、上記の説明と重複するため、これ以上の説明は省略する。
一例において、前記ガラス基板は、キャビティ構造を有するガラス基板であってもよい。
基板上に電気伝導性層を形成するステップと絶縁層を形成するステップとの間に、更に、キャビティ等に素子(キャビティ内に配置される意味でキャビティ素子と呼ぶ)を配置するステップを選択的に含んでもよい。
キャビティ素子は、MLCC等のコンデンサであってもよいが、これに限定されるものではない。
キャビティ等に素子を配置するステップは、キャビティ素子を所定の位置に配置する工程と、所定の位置に絶縁層、電気伝導性層、絶縁層等を形成する工程とを含んでもよい。
検査ステップの前又は後に、半田ボールを取り付けるステップを更に含んでもよい。
半田ボールを取り付けるステップは、基板の上面および/または下面に半田ボールを取り付けるステップである。
前記半田ボールは、パッケージ基板と外部素子を直接接続してもよく、以下の工程のように行ってもよい。
半田ボールが形成される位置にパッドを準備する工程、パッドの上面を開口して基板の一面に絶縁膜を形成する工程、パッドの上面にメタルマスキング層を設け、そこにバフと金属ボールを配置するステップを順次適用してもよい。
前記パッドは、例えば、アルミニウムであってもよいが、これに限定されるものではない。メタルマスキング層は、例えば、1層以上に形成された銅合金層、チタン層等の層であってもよいが、これに限定されるものではない。金属ボールは、例えば、錫ボールであってもよいが、これに限定されるものではない。
パッケージング基板の製造方法は、基板自体に大きな損傷や変形がないことに加え、高い信頼性で対象基板から不純物を除去することができる。更に、高絶縁体としてのガラス基板等にも安定的かつ効率的に適用することができる。
1つ以上の実施例に係るパッケージング基板は、上述した方法によって洗浄されてもよい。洗浄されたパッケージング基板は、ブリッジ欠陥、オープン欠陥、エッチング欠陥等を効率的に抑制することができ、信頼性が向上したパッケージング基板を提供することができる。
本開示は特定の実施例を含むが、本願の開示内容を理解した後、当業者であれば、請求項及びその均等物の精神及び範囲から逸脱することなく、これらの実施例において形態及び詳細における種々の変更を行うことができることは明らかであろう。本明細書に記載された実施例は、説明的な意味でのみ考慮されるべきであり、限定を目的とするものではない。 各実施例における特徴又は態様の説明は、他の実施例における同様の特徴又は態様に適用可能であるとみなされるものとする。記載された技術が異なる順序で実行される場合、及び/又は記載されたシステム、アーキテクチャ、デバイス、又は回路における構成要素が異なる方法で組み合わされる場合、及び/又は他の構成要素又はそれらの同等物で置き換え又は補足される場合、適切な結果が達成される可能性がある。従って、本開示の範囲は、詳細な説明ではなく、特許請求の範囲及びその均等物によって定められ、特許請求の範囲及びその均等物の範囲内でのすべての変更は、本開示に含まれると解釈されるべきである。
従って、本開示の範囲は、詳細な説明ではなく、特許請求の範囲およびその均等物によって定義され、特許請求の範囲およびその均等物の範囲内のすべての変形は、解釈されるべきである。

Claims (10)

  1. 洗浄されたパッケージング基板の製造方法であって、
    準備工程において、対象基板をチャンバー内に配置し、
    除去工程において、粒子状不純物を分離するために、前記対象基板の少なくとも一面にイオン化された空気を噴射して洗浄されたパッケージング基板を得、
    前記対象基板は、ガラスパッケージング基板及びパッケージング基板のうちの少なくとも1つであり、
    前記パッケージング基板は、前記ガラスパッケージング基板及び前記ガラスパッケージング基板の少なくとも1面に配置される再分配層を備える、ことを特徴とする製造方法。
  2. 前記除去工程は、軟X線を前記対象基板に照射してイオン化された空気による静電気の発生を抑制するように構成される、請求項1に記載の製造方法。
  3. 前記除去工程におけるチャンバーの雰囲気は、重力方向と反対の方向の力が加わる空気の流れを有する、請求項1に記載の製造方法。
  4. 前記除去工程において噴射される前記イオン化された空気は、不活性ガス及び乾燥空気のうちのいずれかの1つである、請求項1に記載の製造方法。
  5. 前記除去工程における前記基板の残留帯電電位が0Vある、ことを特徴とする請求項1に記載の製造方法。
  6. 前記除去工程におけるチャンバー内の空間は、0.9気圧以下の低圧雰囲気に維持される、請求項1に記載の製造方法。
  7. 前記除去工程における前記イオン化された空気の噴射は、前記基板の第1面及び前記基板の第2面のうちの一方に対して行われ、
    前記空気は、前記基板の第1面を基準として30度~150度の角度で流れる、請求項1に記載の製造方法。
  8. 前記ガラスパッケージング基板は、その厚さ方向に貫通する貫通ビアを備え、
    前記貫通ビアは、最大長300μm以下の開口部を有する、請求項1に記載の製造方法。
  9. 前記パッケージング基板の再分配層は、ブラインドビアを備え、
    前記ブラインドビアは、最大長20μm以下の開口部を備える、ことを特徴とする請求項1に記載の製造方法。
  10. 請求項1に記載の洗浄されたパッケージング基板によって製造されるパッケージング基板。
JP2022579870A 2021-09-10 2022-09-07 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法 Pending JP2023544467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025028412A JP2025084831A (ja) 2021-09-10 2025-02-25 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163242619P 2021-09-10 2021-09-10
US63/242,619 2021-09-10
PCT/US2022/042677 WO2023038915A1 (en) 2021-09-10 2022-09-07 Cleaned packaging substrate and cleaned packaging substrate manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025028412A Division JP2025084831A (ja) 2021-09-10 2025-02-25 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法

Publications (2)

Publication Number Publication Date
JP2023544467A true JP2023544467A (ja) 2023-10-24
JPWO2023038915A5 JPWO2023038915A5 (ja) 2025-03-13

Family

ID=85507746

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022579870A Pending JP2023544467A (ja) 2021-09-10 2022-09-07 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法
JP2025028412A Pending JP2025084831A (ja) 2021-09-10 2025-02-25 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025028412A Pending JP2025084831A (ja) 2021-09-10 2025-02-25 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法

Country Status (7)

Country Link
US (1) US20230411172A1 (ja)
EP (1) EP4168187A4 (ja)
JP (2) JP2023544467A (ja)
KR (1) KR20230038664A (ja)
CN (1) CN116113507A (ja)
TW (1) TWI825975B (ja)
WO (1) WO2023038915A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP2003053580A (ja) * 2001-08-09 2003-02-26 Ngk Spark Plug Co Ltd レーザ加工方法、プリント配線基板の製造方法及びプリント配線基板の製造装置
JP2007294938A (ja) * 2006-03-31 2007-11-08 Hitachi Chem Co Ltd 被加工物のクリーニング方法及びクリーニング装置、並びにプリント配線板の製造方法及び製造装置
JP2009212010A (ja) * 2008-03-05 2009-09-17 Nagaoka Univ Of Technology 軟x線発生装置及び該軟x線発生装置を用いた除電装置
US20160099086A1 (en) * 2014-10-02 2016-04-07 Jae-Wook Lee Substrate transfer system having ionizer
WO2016143583A1 (ja) * 2015-03-10 2016-09-15 日本電気硝子株式会社 半導体用支持ガラス基板及びこれを用いた積層基板
JP2016192534A (ja) * 2015-03-30 2016-11-10 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US20200006050A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Orientation chamber of substrate processing system with purging function

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2061090U (zh) * 1989-12-29 1990-08-29 曹国斌 高压静电喷涂设备增效器
JP2005034782A (ja) * 2003-07-17 2005-02-10 Sony Corp 洗浄装置及び洗浄方法
TWI232492B (en) * 2004-06-04 2005-05-11 Au Optronics Corp A process chamber equipped with a cleaning function
JP4751275B2 (ja) * 2006-08-23 2011-08-17 近藤工業株式会社 軟x線式静電除去装置に使用する軟x線遮蔽シートおよびその製造方法
KR20080109495A (ko) * 2007-06-13 2008-12-17 엘지디스플레이 주식회사 이온 에어 나이프 및 그를 이용한 기판 세정 시스템
WO2009008047A1 (ja) * 2007-07-09 2009-01-15 Kondoh Industries, Ltd. 半導体ウエハ収納容器内へのドライエアまたは窒素ガス充填装置並びに該装置を用いたウエハ静電除去装置
JP5217636B2 (ja) * 2008-05-29 2013-06-19 富士通株式会社 プリント板の製造方法、および該製造方法により得られるプリント板、ならびにプリント板の製造装置
JP5217668B2 (ja) * 2008-06-13 2013-06-19 東京エレクトロン株式会社 被処理体の移載機構及び被処理体の処理システム
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US9956755B2 (en) * 2011-04-12 2018-05-01 Tokyo Electron Limited Separation method, separation apparatus, and separation system
US9138785B2 (en) * 2012-07-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced cleaning and inspection
JP2015082563A (ja) * 2013-10-22 2015-04-27 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物及びダイシングテープ一体型シート状樹脂組成物
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
KR102164671B1 (ko) * 2014-08-20 2020-10-12 삼성전자주식회사 이온 발생기 및 이를 갖는 기판 이송 시스템
US10211160B2 (en) * 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
KR102042267B1 (ko) * 2017-02-24 2019-11-08 엘지전자 주식회사 태양 전지 및 이의 제조 방법
TWI813718B (zh) * 2018-07-18 2023-09-01 日商東京威力科創股份有限公司 顯像處理裝置及顯像處理方法
US11647577B2 (en) * 2020-02-13 2023-05-09 Applied Materials, Inc. Ionized gas vent to reduce on wafer static charge and particles
US11232951B1 (en) * 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US12272629B2 (en) * 2021-08-31 2025-04-08 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having an integrated device positioned within a hybrid interposer that includes organic and non-organic materials

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP2003053580A (ja) * 2001-08-09 2003-02-26 Ngk Spark Plug Co Ltd レーザ加工方法、プリント配線基板の製造方法及びプリント配線基板の製造装置
JP2007294938A (ja) * 2006-03-31 2007-11-08 Hitachi Chem Co Ltd 被加工物のクリーニング方法及びクリーニング装置、並びにプリント配線板の製造方法及び製造装置
JP2009212010A (ja) * 2008-03-05 2009-09-17 Nagaoka Univ Of Technology 軟x線発生装置及び該軟x線発生装置を用いた除電装置
US20160099086A1 (en) * 2014-10-02 2016-04-07 Jae-Wook Lee Substrate transfer system having ionizer
WO2016143583A1 (ja) * 2015-03-10 2016-09-15 日本電気硝子株式会社 半導体用支持ガラス基板及びこれを用いた積層基板
JP2016192534A (ja) * 2015-03-30 2016-11-10 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US20200006050A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Orientation chamber of substrate processing system with purging function

Also Published As

Publication number Publication date
CN116113507A (zh) 2023-05-12
WO2023038915A1 (en) 2023-03-16
KR20230038664A (ko) 2023-03-21
JP2025084831A (ja) 2025-06-03
TW202316545A (zh) 2023-04-16
EP4168187A4 (en) 2024-07-10
US20230411172A1 (en) 2023-12-21
TWI825975B (zh) 2023-12-11
EP4168187A1 (en) 2023-04-26

Similar Documents

Publication Publication Date Title
US11652039B2 (en) Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
KR101825149B1 (ko) 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
US12456653B2 (en) Packaging substrate and semiconductor device comprising the same
US20160111380A1 (en) New structure of microelectronic packages with edge protection by coating
KR100516143B1 (ko) 다층 배선 기판 및 그 제조 방법
CN113383413B (zh) 半导体用封装玻璃基板、半导体用封装基板及半导体装置
US12288742B2 (en) Packaging substrate and semiconductor apparatus comprising same
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
US9769927B2 (en) Structural body and method for manufacturing same
JP6853251B2 (ja) 金属配線のリペア方法
JP2023544467A (ja) 洗浄されたパッケージング基板及び洗浄されたパッケージング基板の製造方法
NL2017198B1 (en) Decapsulation of electronic devices
KR20240056442A (ko) 전자부품용 기판, 상기 전자부품용 기판의 제조방법 및 이를 포함하는 표시 장치 및 반도체 장치
JP7668296B2 (ja) 複数のビアを備えるビア接続構造及びそれを備える基板
TWI902548B (zh) 封裝基板的製造方法
US20210384131A1 (en) Packaging substrate and semiconductor apparatus comprising same
JP6951901B2 (ja) 電子デバイス装置製造用積層体の製造方法
US20250105073A1 (en) Packaging substrate and manufacturing method of the same
US20250218796A1 (en) Method of manufacturing substrate including packaging substrate
KR20250099432A (ko) 패키징 기판의 제조 방법 및 이를 이용한 패키징 기판
JP2025088750A (ja) パッケージング基板の製造方法
TW202531804A (zh) 微細線路結構及其製造方法
TW202531539A (zh) 具有側面保護層的基板及其製造方法
TW202512418A (zh) 封裝基板及其製造方法
KR20250032895A (ko) 패키징 기판의 제조 방법 및 이를 이용한 패키징 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20241022

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20250225