JP2023183034A - 制御回路及び電力変換装置 - Google Patents

Abstract

【課題】実用的な演算負荷で３レベルの電圧制御によるソフトスイッチングが可能な制御回路及び電力変換装置を提供する。
【解決手段】制御回路は、トランス、１次側３レベルブリッジ回路、及び２次側ブリッジ回路を含む電力変換装置を制御するための制御回路であって、与えられる電流指令値と、トランスの状態値とに基づいて、位相差φをフィードバック制御するフィードバック回路と、電流指令値に対し、それぞれの関係式に従って、１次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相α及びβ、ただし０＜α＜β＜π、を算出するタイミング算出回路と、位相差φと位相α及びβとを用いて１次側３レベルブリッジ回路及び２次側ブリッジ回路のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ信号生成回路とを含む。
【選択図】図５

Description

この開示は、制御回路及び電力変換装置に関する。

電力変換装置として、トランスの一次側にフルブリッジ回路を使用したＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式の絶縁コンバータが知られている。こうしたコンバータにおいては、昇圧比を大きい場合、又は伝達電力が小さい場合には、スイッチングがいわゆるハードスイッチングとなり、損失が大きくなることが知られている。

こうした問題を解決するための一つの提案が後掲の非特許文献１に開示されている。非特許文献１に開示されている技術は、トランスに印加する電圧を、２レベルではなく３レベルとしたＤＡＢ方式のコンバータに関する。非特許文献１によれば、電圧を３レベルとし、パラメータを適切に定めることにより、ハードスイッチングを回避しソフトスイッチングを実現できるとされている。なお以下の説明においては、コンバータの構成を説明する際に、記載を簡潔にすることを目的として、「３レベル」を「３Ｌ」と表示し、「２レベル」を「２Ｌ」と表示することがある。

A. Filba-Martinez, S. Busquets-Monge, J. Nicolas-Apruzzese and J. Bordonau, "Operating Principle and Performance Optimization of a Three-Level NPC Dual-Active-Bridge DC-DC Converter," in IEEE Transactions on Industrial Electronics, vol. 63, no. 2, pp. 678-690, Feb. 2016.

しかし、上記非特許文献１に開示された技術は、トランスに印加する３レベルの電圧を生成する。そのために、制御対象となる１次側回路の半導体スイッチング素子の数が増加し、それらを制御するためのパラメータ数も増加する。非特許文献１に開示の技術は、これらのパラメータをフィードバック制御することを提案している。その提案は様々な条件を課した上でフィードバック制御を行っているが、制御対象のパラメータ数が多いことも原因となり、演算負荷が高いという問題がある。その結果、通常の電力変換装置に使用されているマイクロプロセッサの処理能力及び演算速度によっては要求される機能を実現できず実用的でない。

この開示は、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能な制御回路及び電力変換装置を提供することを目的とする。

この開示の第１の局面に係る制御回路は、トランス、トランスの１次側に接続された１次側３レベルブリッジ回路、及びトランスの２次側に接続された２次側ブリッジ回路を含み、１次側３レベルブリッジ回路がトランスに印加する電圧波形の位相と２次側ブリッジ回路がトランスに印加する波形の電圧波形との位相差φを変化させることにより電力変換を行う電力変換装置を制御するための制御回路であって、与えられる電流指令値と、トランスの状態値とに基づいて、位相差φをフィードバック制御するフィードバック回路と、電流指令値に対し、それぞれの関係式に従って、１次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相α及びβ、ただし０＜α＜β＜π、を算出するタイミング算出回路と、位相差φと位相α及びβとを用いて１次側３レベルブリッジ回路及び２次側ブリッジ回路のスイッチング素子を制御するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を生成するＰＷＭ信号生成回路とを含む。

この開示の第２の局面に係る電力変換装置は、上記制御回路と、トランスと、制御回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの１次側に接続された１次側３レベルブリッジ回路と、トランスの次側に接続された２次側回路とを含む。

この開示の第３の局面に係る電力変換装置は、上記制御回路と、トランスと、制御回路の１次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの１次側に接続された１次側３レベルブリッジ回路と、制御回路の２次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの２次側に接続された２次側３レベルブリッジ回路とを含む。

以上のようにこの開示によると、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能な制御回路及び電力変換装置を提供できる。

図１は、ハードスイッチングによる損失を説明するための図である。 図２は、この開示の第１実施形態に係るＤＡＢ方式のコンバータの回路ブロック図である。 図３は、第１実施形態における３レベル制御に関連するパラメータを説明するためのグラフである。 図４は、第１実施形態におけるトランスの１次側電圧、２次側電圧及びトランス電流の変化を示すグラフである。 図５は、第１実施形態における制御回路の構成を示すブロック図である。 図６は、ソフトスイッチングを実現可能な位相差φと変圧比ｍとの組み合わせ範囲を種々の位相βに対して示したグラフである。 図７は、図６に示す関係に基づき、位相差φと位相βの組み合わせに対してソフトスイッチングが実現可能な変圧比をプロットした図である。 図８は、位相差φと位相βの組み合わせに対してソフトスイッチングが可能な最大電流値をプロットした図である。 図９は、図７において所望の変圧比でソフトスイッチングが実現できる領域と、図８のグラフとを合成した図において、変圧比２．５で所望の範囲の電流を流すことができる位相差φと位相βの組み合わせを示すラインを引いた状態を示す図である。 図１０は、図９に示すラインを電流指令値Ｉと位相βとの関係としてグラフ化し、さらにそのグラフを３次曲線で近似したグラフを示す図である。 図１１は、第２実施形態に係る制御回路の構成を示すブロック図である。 図１２は、図１０に示すグラフに基づいて、変圧比を変化させたときの位相βの決定方法を示す図である。 図１３は、第３実施形態に係る制御回路の構成を示すブロック図である。 図１４は、定電圧制御による制御回路の構成を示すブロック図である。 図１５は、本開示による３Ｌ－２Ｌコンバータによりソフトスイッチングを実現できる範囲を従来の２Ｌ－２Ｌコンバータと比較したシミュレーション結果を示す図である。 図１６は、２Ｌ－２Ｌコンバータに関するシミュレーションにおけるトランス電圧波形及びトランス電流波形を示す図である。 図１７は、２Ｌ－２Ｌコンバータに関するシミュレーションにおけるスイッチング素子のゲート－ソース電圧波形及び電流波形を示す図である。 図１８は、この開示に係る３Ｌ－２Ｌコンバータに関するシミュレーションにおけるトランス電圧波形及びトランス電流波形を示す図である。 図１９は、この開示に係る３Ｌ－２Ｌコンバータに関するシミュレーションにおけるスイッチング素子のゲート－ソース電圧波形及び電流波形を示す図である。 図２０は、この開示の変形例に係る３Ｌ－３Ｌコンバータの回路ブロック図である。 図２１は、図２０に示す制御回路の構成を示すブロック図である。 図２２は、この開示の他の変形例に係る３Ｌ－２Ｌコンバータの回路ブロック図である。

［本開示の実施形態の説明］
以下の説明及び図面においては、同一の部品には同一の参照番号を付してある。したがって、それらについての詳細な説明は繰返さない。なお、以下の１又は複数の実施形態の任意の特徴を組み合わせてもよい。

（１）この開示の第１の局面に係る制御回路は、トランス、トランスの１次側に接続された１次側３レベルブリッジ回路、及びトランスの２次側に接続された２次側ブリッジ回路を含み、１次側３レベルブリッジ回路がトランスに印加する電圧波形の位相と２次側ブリッジ回路がトランスに印加する波形の電圧波形との位相差φを変化させることにより電力変換を行う電力変換装置を制御するための制御回路であって、与えられる電流指令値と、トランスの状態値とに基づいて、位相差φをフィードバック制御するフィードバック回路と、電流指令値に対し、それぞれの関係式に従って、１次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相α及びβ、ただし０＜α＜β＜π、を算出するタイミング算出回路と、位相差φと位相α及びβとを用いて１次側３レベルブリッジ回路及び２次側ブリッジ回路のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ信号生成回路とを含む。

位相α及びβが電流指令値との関係式により算出されるので、制御のための負荷が小さくなる。その結果、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能な制御回路を提供できる。

（２）上記（１）において、タイミング算出回路による２つの位相α及びβの算出周期は、フィードバック回路によるフィードバックの周期よりも長い。

位相α及びβの算出周期を長くできるので、さらに制御のための負荷が小さくなる。

（３）上記（１）又は（２）において、関係式は、位相α及び電流指令値に関する第１の関係式と、位相β及び電流指令値に関する第２の関係式とを含んでもよい。

位相αと位相βとを電流指令値に関する別々の関係式により算出する。その結果、これら位相を簡単に、かつ互いに独立に算出でき、制御の負荷がより小さくなる。

（４）上記（３）において、第１の関係式は、一定範囲の電流指令値に対して位相αを一意に定める、電流指令値の関数であってもよい。

位相αが一意に定められるので、制御が簡単になる。

（５）上記（４）において、第１の関係式は、位相αを定める、一定範囲において電流指令値の強い意味での単調減少関数であってもよい。

強い意味での単調減少関数により位相αと電流指令値との関係が１対１に定められる。その結果、位相αが簡単な計算により一意に求められ、制御が簡単になるという効果がある。

（６）上記（３）から（５）のいずれか１つにおいて、第２の関係式は、一定範囲の電流指令値に対して位相βを一意に定める、電流指令値の関数であってもよい。

位相βが一意に定められるので、制御が簡単になる。

（７）上記（６）において、第２の関係式は、位相βを定める、一定範囲において電流指令値の強い意味での単調減少関数であってもよい。

こうすることにより、電流指令値と位相βとの関係が１対１対応に定められる。その結果、位相βが簡単な計算により一意に求められ、制御が簡単になるという効果がある。

（８）上記（１）から（７）のいずれか１つにおいて、１次側３レベルブリッジ回路の各スイッチング素子は第１端子、第２端子及び第１端子及び第２端子の間の導通を制御する制御端子を持ち、関係式は、各スイッチング素子によるスイッチングがソフトスイッチとなるように選ばれていてもよい。

スイッチング素子によるスイッチングがソフトスイッチングとなることにより、スイッチング素子による電力損失の発生が防止できる。

（９）上記（８）において、関係式は、各スイッチング素子が導通していない状態において各スイッチング素子のボディダイオードに流れる電流の向きが、第１端子及び第２端子にかかる電圧と逆方向となっている間に、スイッチング素子が導通するように位相α及び位相βを定めるように選ばれていてもよい。

スイッチング素子がオンされるときに、スイッチング素子のボディダイオードに流れる電流の向きが電圧と逆方向となる。そのため、スイッチング素子がオンしたときには電力損失が発生せず、電力変換回路の効率を高めることができる。

（１０）上記（１）から（９）のいずれか１つにおいて、１次側３レベルブリッジ回路は、トランスへの１次側に、０、±Ｖ１／２、及び±Ｖ１を印加するように機能してもよく、位相αは、トランスの１次側に印加される電圧を、０から±Ｖ１／２に変化させるタイミングを定めてもよく、位相πから位相αを減じた位相は、トランスの１次側に印加される電圧を、±Ｖ１／２から０に変化させるタイミングを定めてもよい。

位相αをこのように定めることにより、トランスの１次側に印加される電圧が３レベルの間で切り替えられる。スイッチング素子のスイッチングによる電圧変化が小さくなる。そのため、スイッチング素子としてより小さなものが採用できる。その結果、広い範囲の変圧比に対して、コストを抑えながらスイッチング素子によるスイッチングをソフトスイッチングとすることができる。その結果、コストを低く抑えながら電力変換装置における損失を低く抑えることができる。

（１１）上記（１０）において、位相βは、トランスの１次側に印加される電圧を、±Ｖ１／２からそれぞれ±Ｖ１に変化させるタイミングを定めてもよく、位相πから位相βを減じた位相は、トランスの１次側に印加される電圧を±Ｖ１から±Ｖ１／２に変化させるタイミングを定めてもよい。

位相βをこのように定めることにより、トランスの１次側に印加される電圧が３レベルの間で切り替えられる。さらに、各スイッチング素子のスイッチングによる電圧変化が小さくなる。そのため、スイッチング素子としてより小さなものが採用できる。その結果、広い範囲の変圧比に対して、コストを抑えながらスイッチング素子によるスイッチングをソフトスイッチングとすることができる。その結果、コストを低く抑えながら電力変換装置における損失を低く抑えることができる。

（１２）上記（１）から（１１）のいずれか１つにおいて、関係式は、電流指令値の多項式であってもよい。

関係式として電流指令値の多項式を採用することにより、低い演算量により位相α及び位相βを算出できる。その結果、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能となる。

（１３）上記（１２）において、関係式は、電流指令値の３次以下の多項式であってもよい。

関係式として電流指令値の３次以下の多項式を採用することにより、非常に低い演算量により位相α及び位相βを算出できる。その結果、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能となる。

（１４）上記（１）から（１３）のいずれか１つにおいて、制御回路は、さらに、電圧指令値とトランスの１次側に印加される電圧とに基づいて、電流指令値をフィードバックにより生成する電流指令値生成回路を含んでもよい。

この構成により、定電圧制御のもとにおいても、定電流制御の構成を利用することにより、実用的な演算負荷によって３レベルの電圧制御によるソフトスイッチングが可能となる。

（１５）上記（１）から（１４）のいずれか１つにおいて、２次側ブリッジ回路は、２次側３レベルブリッジ回路を含んでもよく、制御回路は、さらに、電流指令値に対し、それぞれの関係式に従って、２次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相γ及びδ、ただし０＜γ＜δ＜π、を算出する２次側タイミング算出回路をさらに含んでもよく、ＰＷＭ信号生成回路は、位相差φと位相α及びβとを用いて１次側３レベルブリッジ回路のスイッチング素子を制御し、位相差φと位相γ及びδとを用いて２次側３レベルブリッジ回路のスイッチング素子を制御する３レベル－３レベル用ＰＷＭ信号生成回路とを含んでもよい。

１次側だけでなく、２次側にも３レベルブリッジ回路を採用し、かつその制御に必要な位相γ及びδを電流指令値との関係式から求めることにより、変圧比の広い範囲にわたり、電圧の変動が高くても安定してソフトスイッチングが実現可能な、実用的な演算負荷により動作可能な制御回路が提供できる。

（１６）この開示の第２の局面に係る電力変換装置は、上記（１）から（１５）のいずれか１つの制御回路と、トランスと、制御回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの１次側に接続された１次側３レベルブリッジ回路と、トランスの２次側に接続された２次側回路とを含む。

位相α及びβが電流指令値との関係式により算出されるので、制御のための負荷が小さくなる。その結果、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能であり、かつ損失が低減された電力変換装置を提供できる。

（１７）この開示の第３の局面に係る電力変換装置は、上記（１５）の制御回路と、トランスと、制御回路の１次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの１次側に接続された１次側３レベルブリッジ回路と、制御回路の２次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、トランスの２次側に接続された２次側３レベルブリッジ回路とを含む。

位相α、β、γ及びδが電流指令値との関係式により算出される。そのため、制御のための負荷が小さくなる。その結果、実用的な演算負荷により３レベルの電圧制御によるソフトスイッチングが可能であり、かつ損失が低減された電力変換装置を提供できる。

［本開示の実施形態の詳細］
本開示の実施形態に係るコンバータの具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内におけるすべての変更が含まれることが意図される。

１．第１実施形態
１Ａ．背景
図１を参照して、ハードスイッチングによる損失の発生について説明する。図１の電圧波形５０に示すように、半導体スイッチに電流が流れていない状態において半導体スイッチの前後に電圧差がある状態を想定する。この状態において半導体スイッチをオンすると、半導体スイッチの容量成分のため、半導体の前後の電圧差が無くなる前に電流波形５２により示すように半導体スイッチに電流が流れ始める。その結果、電流と電圧との双方が零でない領域５４において電力損失５８が発生する。これは半導体スイッチがオフするときも同様であり、電流と電圧の双方が零でない領域５６において電力損失６０が発生する。

この実施形態は、このような電力損失が発生しないようにするためのものであり、そのために以下に述べるように、１次側に３Ｌフルブリッジ回路を採用し、かつ半導体スイッチのスイッチングのタイミングを簡単な構成により制御することにより、広い変圧比の範囲内でかつ広い電流値にわたり電力損失の発生を防ぐ。

１Ｂ．構成
図２に、この実施形態に係る３Ｌ－２Ｌコンバータ１００の概略構成を示す。図２を参照して、３Ｌ－２Ｌコンバータ１００は、漏れインダクタンス１１６を持つトランス１１４と、蓄電池１０２とトランス１１４の１次側端子との間に接続された１次側３Ｌフルブリッジ回路１１０とを含む。３Ｌ－２Ｌコンバータ１００はさらに、トランス１１４の２次側端子と直流バス１０４とに接続された２次側フルブリッジ回路１１２を含む。

１次側３Ｌフルブリッジ回路１１０は、いずれもＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）からなるスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７及びＳ８を含む。これらのうち、スイッチング素子Ｓ１及びＳ４、Ｓ５及びＳ８がフルブリッジ回路を形成する。スイッチング素子Ｓ２、Ｓ３、Ｓ６、及びＳ７が３レベル制御に必要なスイッチング素子群１２４を形成する。スイッチング素子Ｓ１及び４を接続するノード１２８はトランス１１４の１次側の第１端子に接続される。スイッチング素子Ｓ５及び８を接続するノード１３０はトランス１１４の１次側の第２端子に接続される。

１次側３Ｌフルブリッジ回路１１０の蓄電池１０２側に接続される２端子の間にはコンデンサ１２０及び１２２がノード１２６を介して直列に接続される。ノード１２６はノード１２８及び１３０に別々の接続線を介して接続される。ノード１２６とノード１２８との間にはスイッチング素子Ｓ２及び３がこの順に接続される。ノード１２６とノード１３０との間にはスイッチング素子Ｓ６及び７がこの順に接続される。

２次側フルブリッジ回路１１２は、スイッチング素子Ｓ９、Ｓ１０、Ｓ１１及びＳ１２を含む。スイッチング素子Ｓ９及びＳ１０はノード１４２を介して接続されている。スイッチング素子Ｓ１１及びＳ１２はノード１４４を介して接続されている。ノード１４２はトランス１１４の２次側の第１端子に接続される。ノード１４４はトランス１１４の２次側の第２端子に接続される。

２次側フルブリッジ回路１１２はさらに、２本の直流バス１０４の間に接続されたコンデンサ１４０を含む。

３Ｌ－２Ｌコンバータ１００はさらに、トランス１１４の電流ＩＬとトランス１１４の１次側及び２次側に印加される電圧に基づいて、１次側３Ｌフルブリッジ回路１１０及び２次側フルブリッジ回路１１２に含まれる各スイッチング素子の制御信号を生成し、１次側３Ｌフルブリッジ回路１１０及び２次側フルブリッジ回路１１２に出力するための制御回路２５０を含む。制御回路２５０の構成については図５を参照して後述する。

図３を参照して、１次側３Ｌフルブリッジ回路１１０を制御するためのパラメータについて説明する。図３の上段には１次側３Ｌフルブリッジ回路１１０がトランス１１４に印加する電圧波形１７０が示されている。図３の下段には２次側フルブリッジ回路１１２がトランス１１４の２次側に印加する電圧波形１７２が示されている。

図３の下段に示すように、この実施形態において、電圧波形１７２は通常の方形波であり、一定周期をもって±Ｖ２の電圧を交互にとる。以下の説明においては、この１周期を２πで示す。一方、図３の上段に示すように、１次側３Ｌフルブリッジ回路１１０による電圧波形１７０は±Ｖ１及び１／２、及び０の電圧をとる。

１周期の先頭の位相を０とすると、位相０から位相α（ただし０＜α＜π／２）までの間、電圧波形１７０は零である。位相αにおいて電圧波形１７０はＶ１／２となる。に位相β（ただしα＜β＜π／２）において電圧波形１７０はＶ１となる。位相βから位相π－βまで電圧波形１７０はＶ１を維持し、位相π－βにおいてＶ１／２となる。さらに位相π－αにおいて電圧波形１７０は０に変化する。

位相πから後の半周期は、電圧波形１７０は上記した位相０からπまでの半周期における極性を逆転させた波形をとる。以後は、電圧波形１７０は以上に説明した波形を繰り返す。

ここで、電圧波形１７２は位相差φだけ電圧波形１７０より遅れている。この遅れの間の１次側及び２次側の電圧差により発生するエネルギをトランス１１４の漏れインダクタンス１１６に蓄積した後に放出することにより、３Ｌ－２Ｌコンバータ１００は昇降圧コンバータの役割も果たす。

図４に、図３に示す形により３Ｌ－２Ｌコンバータ１００を動作させたときの１次側電圧２００、２次側電圧２０２及びトランス１１４の電流波形２０４の例を示す。この例において、１次側電圧Ｖ１は２００Ｖ、２次側電圧は３５０Ｖである。

図５に、制御回路２５０の構成を示す。図５を参照して、制御回路２５０は、３Ｌ－２Ｌコンバータ１００に対する定電流制御を行うためのものである。制御回路２５０は、電流指令値Ｉ^＊とトランス１１４の電流Ｉとを受けて、位相差φをフィードバック制御するための減算器２６０、ＰＩ制御部２６２、及びＰＩ制御部２６２の位相差φへの変換部２６４と、電流指令値Ｉ^＊を受け、それぞれ電流指令値Ｉ^＊の所定の関係式によって位相α及びβに変換する関係式変換部２６８とを含む。制御回路２５０はさらに、変換部２６４からの位相差φ、並びに関係式変換部２６８からの位相α及びβを受けて、スイッチング素子Ｓ１からＳ１２を制御するＰＷＭ信号を出力するためのＰＷＭ信号生成部２６６を含む。

なお、位相差φをフィードバックにより生成する点は従来の２Ｌ－２Ｌコンバータにより行われているものと同じである。また位相差φ、位相α及びβに基づいてスイッチング素子ＳからＳ１２を制御するＰＷＭ信号を生成する機構は公知の技術であり、前述した非特許文献１の記載からも明らかなのでここではその詳細は繰り返さない。

１Ｃ．関係式の決定方法
以下、関係式変換部２６８において使用される、電流指令値Ｉ^＊を位相α、βに変換するための関係式の定め方について説明する。位相α及びβの双方について、基本的にこの関係式を定める方法は共通し、また考え方は１次側３Ｌフルブリッジ回路１１０のいずれのスイッチング素子にも共通する。したがって、ここではスイッチング素子Ｓ１の制御における位相βについてのみ説明する。以下に説明する関係式は、電流指令値Ｉ^＊から位相βの値を一意に決定するためのものである。

図２に示す３Ｌ－２Ｌコンバータ１００における電力伝達式は、位相差φ、位相α及びβをパラメータとして以下の式となる。

図２に示すスイッチング素子Ｓ１がソフトスイッチングとなる条件は、スイッチング素子Ｓ１がオンとなるタイミングにおいて、矢印１４４により示すようにスイッチング素子Ｓ１にマイナス方向（電圧と逆方向）の電流が流れていることであると考えられる。この条件を図２において考えると、トランス１１４に流れるトランス電流ｉ_Ｌの値が図２の矢印１４６により示す方向のときに正だとして、「ｉ_Ｌ≦０」が条件となる。

この式をさらに詳細に詰めると以下の式となる。

この式を変形すると以下の不等式が得られる。

ただし最後の式のｍは変圧比であり、ｍ＝（Ｖ２／ｎＶ１）である。

この式をφと変圧比ｍとの関係式と見て、βの様々な値についてグラフ化したものが図６である。図６は少し見づらいが、例えば曲線３０８と直線３１８との間の領域がβ＝８０度のときに上記式が成立する範囲を示す。同様に曲線３０６と直線３１６、曲線３０４と直線３１４、曲線３０２と直線３１２、曲線３００と直線３１０の間の範囲がそれぞれβ＝６０度、４０度、２０度及び０度のときに上記式が成立する範囲を示す。なお図６に示すグラフのうち曲線３００、３０２、３０４、３０６及び３０８は、それぞれ直線３１０、３１２、３１４、３１６及び３１８を漸近線として無限大まで続いている。そのため、変圧比＝２．４以下の範囲のみグラフを示している。

図６に示す関係を、位相差φと位相βとの組み合わせに対する変圧比の値を示すようにプロットしたものを図７に示す。図７においては単なる濃淡だが、設計時にはこの画面は変圧比の値により異なる色により描画している。色付きで描画された部分が上記関係式を満たす領域である。したがって、領域が色付きで描画されている部分はソフトスイッチングが可能なことが分かる。またある点の描画色を見れば、その点に対応する位相差φと位相βとの組み合わせに対して可能な変圧比がどの程度かも分かる。

一方、図８には横軸に位相差φ、縦軸に位相βをとり、その組み合わせにおいて３Ｌ－２Ｌコンバータ１００において可能な最大のトランス電流Ｉの値をプロットした図を示す。図８において凡例により示す電流値の単位はアンペアである。なお、最大電流Ｉの値は、上記した電力伝達式においてα＝０と仮定して計算する。

この２つの図から以下のようにしてトランス電流に対する位相βの関係式を特定する。図７において、所定の変圧比、例えば変圧比ｍ＝２．５が実現できる領域を指定する。この指定は、上記したように領域の描画色を見ることにより判定できる。次に図８において、図７に示す図において指定した領域に対応する領域を切り取って新たな画面に表示する。この領域を図９に領域３５０として示す。図７と図８とにおいて、横軸と縦軸とは一致しているのでこうした操作が簡単に行える。図９においても横軸は位相差φを、縦軸は位相βを、それぞれ表す。

図９を参照して、この図には、ソフトスイッチングが可能な位相差φと位相βとの組み合わせであって、所望の変圧比を実現できる領域３５０が、その領域において可能な最大電流の値の分布とともに示されていることになる。

そこで、この領域３５０の内部に、図９に示す線３５２を描画する。すると線３５２は変圧比２．５でかつ所定の範囲（例えば０アンペアから４０アンペア）の電流を流せる位相差φと位相βとの組み合わせ（関係）を与えることになる。

そこで、図９に描画された線３５２を、図１０に示すように横軸に電流を、縦軸に位相βをとったグラフにプロットし直すことができる。そうして得られたものが曲線３８０である。この曲線３８０は、上記したように所定の変圧比において所定の範囲の電流を流せる位相差φと位相βとの組み合わせを、位相差φに対する位相βの関数の形により表したものと考えることができる。このグラフを所定の関数、例えば多項式により近似する。図１０に示す曲線３８２が曲線３８０をφの３次多項式により表したものである。この３次多項式により、電流指令値Ｉに対する位相βを特定できる。この関数は単純な多項式であり、電流指令値Ｉが与えられれば簡単に位相ベータを計算できる。また例えばこの位相βの計算は、位相αの計算とは独立に行える。したがって、非特許文献１に記載された技術と異なり、非力なマイクロプロセッサでも十分に処理できる。

ただし、制御の性質上、位相βは電流指令値Ｉのある値に対して一意に定まる必要がある。したがって、図１０に示す曲線３８０は強い意味での単調関数（図１０の場合は単調減少関数）となる必要がある。さもないと位相βを定めることができないためである。３Ｌ－２Ｌコンバータ１００の設計段階においては、図９に示す線３５２を描画した後に図１０に描画された曲線が単調関数でないときには、線３５２を新たに描画し直す必要がある。

なお、多項式により曲線を近似するときに、その次数に特に制限はない。しかし、計算量を低く抑える必要があることから、ある程度の次数、例えば３次程度が望ましい。図１０に示す例の場合には、曲線３８０の変曲点らしいものが存在するため、３次式により近似しているが、誤差範囲を大きくとれるなら２次式、又は１次式により近似することも不可能ではない。もちろん、逆に４次式以上により曲線を近似してもよい。

この実施形態においては、電流指令値Ｉの変動は小さい。そのため、位相α及びβの制御周期は位相差φの制御周期より長くできる。その結果、制御を行うマイクロプロセッサにかかる負荷が小さくなり、簡単な構成によりフルブリッジ回路の３レベル制御が実現できる。

なお、マイクロプロセッサの記憶容量に余裕があるようなら、曲線３８０を近似した式を用いるのではなく、曲線３８０を構成する電流指令値Ｉと位相βの組み合わせをテーブル形式により準備することもできる。この場合、電流指令値Ｉが与えられれば、対応する位相βをテーブルルックアップにより特定できる。指定された電流指令値Ｉがテーブルに存在しない場合には、テーブル内の近隣のデータを用いて位相βを内挿すればよい。

さらに上記実施形態においては、図７及び図８から図９を作成し、図９のマップ上において線３５２を描画した上で線３５２を図１０のマップに変換している。しかしこの開示はそのような実施形態には限定されない。逆に、図１０のマップ上において電流指令値Ｉと位相βとの関係を示す所望の曲線（強い意味での単調減少関数）を描き、それを図９にマップしてもよい。この場合、マップにより得られる線（図９の線３５２に相当する線）が領域３５０内に収まっていれば、最初に描いた曲線を電流指令値Ｉと位相βとの関係を示すものとして採用できる。以下は上記実施形態と同様、近似式を用いてもよいしテーブルルックアップを用いてもよい。マップにより得られる線が領域３５０内に収まっていなければ、再度図１０に戻り曲線を引き直すようにすればよい。

さらに上記実施形態、例えば図７においては、変圧比ｍの値をマップ上の描画色により表している。しかしこの開示はそのような実施形態には限定されない。変圧比は位相差φと位相βとの関数なので、ｘ軸を位相差φ、ｙ軸を位相β、ｚ軸を変圧比とする３次元グラフにより表すことができる。３次元グラフにより変圧比を表せば、所望の変圧比の範囲を示す、Ｚ軸に垂直な２つの平面によりこの３次元グラフを切ったときに、３次元グラフにおいて切断線に囲まれた領域をｘｙ平面に投影することによって図９の領域３５０に相当する図形が得られる。

２．第２実施形態
上記第１実施形態においては、変圧比ｍをある領域に限定した上で、電流指令値Ｉが与えられたときに、位相α及び位相βをそれぞれ電流指令値Ｉの関数として算出している。しかしこの開示はそのような実施形態に限定されるわけではない。この第２実施形態においては、図９の領域３５０の各点が、図７により示す変圧比と、図８に示す電流値とを示すと考える。すると、そうして得られた図をｘ軸に電流指令値、ｙ軸に変圧比ｍ、ｚ軸に位相βをとって領域３５０の各点をプロットした３次元グラフ（３次元曲面）に変換できる。この３次元グラフは図１０の曲線３８０と同じ意味を持つ。したがってその曲面を電流指令値Ｉｔ変圧比ｍとの２つの変数を持つ関数により近似するか、又は２次元テーブルとして持つことにより、第１実施形態と同様の効果を得ることができる。

図１１に、この第２実施形態に係る制御回路４００のうち、位相α及びβを算出する変換部４１０を示す。図１１を参照して、この変換部４１０は、電流指令値と、トランス１１４の１次側電圧及び２次側電圧を入力として受け、内部において位相α及びβをそれぞれ算出する関数に電流指令値と変圧比（＝２次側電圧／（ｎ＊１次側電圧））を入力することにより位相α及びβを算出しＰＷＭ信号生成部４１２に与える。図１１に示す変換部４１０において図５の関係式変換部２６８を置換することにより、第１実施形態と同様、簡単な構成をもって３Ｌ－２Ｌコンバータ１００のスイッチング素子を制御できる。電流指令値、１次側電圧及び２次側電圧の時間的変動は小さい。したがってこの実施形態においても、位相α及びβの算出は、位相差φのフィードバック制御よりも長い間隔で行える。その結果、制御のためのマイクロプロセッサにかかる負荷を小さくでき、実用的な形により３レベル制御が行える。

３．第３実施形態
第１実施形態においては、例として変圧比ｍ＝２．５の場合について説明した。変圧比が異なる場合には、その変圧比に基づいて第１実施形態において説明した手続きにより電流指令値と位相α及びβをそれぞれ求めるための関係式を求めている。しかし、所定の変圧比に対して位相α及びβを求める関係式が求められているなら、この第３実施形態に従うことにより、第１の実施形態による制御をわずかに変更することにより、任意の変圧比に対し位相α及びβの値を求めることができる。

再び図３を参照して、１次側が３レベルフルブリッジ回路の場合、位相α及びβにより示される部分だけ、伝達電力が落ちる。一方、例えば変圧比が１に近づくと、位相α及びβのいずれも大きくとる必要はなくなる。したがって位相α及びβを小さくすることにより、伝達電力を大きくできる。すなわち、変圧比が２．５から１に近づく場合には、位相α及びβの双方を小さくできる。

この様子を図１２に示す。図１２に示す曲線３８０は、第１実施形態において求めた、変圧比が２．５の場合の電流指令値と位相βとの関係である。曲線３８２は曲線３８０を３次多項式により近似したものである。上記したように変圧比が１に近づいた場合には、位相βを小さくできる。例えば図１２に示すように電流指令値Ｉが１２．５アンペア程度の場合、曲線３８２から求められる位相βは０．３１程度である。しかし変圧比が１に近づけば（変圧比が小さくなれば）、位相βは小さくできる。こうした結果を利用するためには、に曲線３８２の全体を縦軸上に沿って下方向に縮小した位置の点４５０に対応する位相βを使用すればよい。例えば、以下の式により定まる係数ｋを曲線３８２に乗じればよい。ただし以下の式においてｍは変圧比である。

図１３に、この第３実施形態に係る３Ｌ－２Ｌコンバータの１次側の制御回路４６０の構成を示す。図１３を参照して、この第３実施形態に係る制御回路４６０が図５に示す制御回路２５０と異なるのは、関係式変換部２６８が出力する位相α及びβに上記係数ｋを乗算するための乗算回路４７０をさらに含む点である。それ以外の点においては、制御回路４６０は制御回路２５０と同じである。

この第３実施形態によれば、特定の変圧比のときの、電流指令値Ｉと位相α、βとの関係式が得られた場合には、その変圧比と異なる変圧比についても、その関係式を使用して簡単な制御により位相α及びβが算出できる。その結果、異なる変圧比の値に対しても、簡単な構成の制御回路により３レベルフルブリッジ回路の制御が行えるという効果がある。また制御回路そのものも、特定の変圧比のときのものをわずかに変化させるだけでよく、簡単に制御回路を設計できるという効果もある。

４．第４実施形態
上記第１実施形態、第２実施形態及び第３実施形態は、いずれも３Ｌ－２Ｌコンバータの１次側３Ｌフルブリッジ回路１１０を定電流制御する制御回路に関するものである。しかしこの回路はそのような実施形態には限定されない。１次側３Ｌフルブリッジ回路を定電圧制御する場合もこの開示を適用できる。

図１４に、第４実施形態に係る、１次側３Ｌフルブリッジ回路１１０を定電圧制御するための制御回路５００の構成をブロック図により示す。図１４を参照して、制御回路５００は、マイナーループとして図５に示す制御回路２５０と同様の制御回路５１４と、制御回路５１４の前段に配置された、電圧指令値Ｖ^＊からトランス１１４の１次側電圧Ｖを減算する減算回路５１０、及び減算回路５１０と制御回路５１４との間に設けられ、減算回路５１０の出力から電流指令値Ｉ^＊を生成して減算器２６０のプラス端子に入力するＰＩ制御部５１２とを含む。

マイナーループとしての制御回路５１４は図５に示す制御回路２５０と同様の構成である。したがって、関係式変換部２６８により第１実施形態と同様にして、ＰＷＭ信号生成部２６６が１次側３Ｌフルブリッジ回路１１０の制御をするスイッチング信号を生成するために必要な位相α及びβを算出できる。

この第４実施形態においても、位相α及びβを簡単な関係式により算出できる。そのために必要な演算量も少ない。また位相α及びβを算出する周期は位相差φのための制御周期より長くできる。その結果、１次側３Ｌフルブリッジ回路１１０の制御を簡単な回路により、少ない演算量で実用的に行えるという効果がある。

５．シミュレーション結果
従来の２Ｌ－２Ｌコンバータと、実施形態１に係る３Ｌ－２Ｌコンバータ１００とについて、ソフトスイッチングが実現できる電圧／電流範囲をシミュレーションにより調べた。結果を図１５に示す。図１５に示す２つの表のうち、上段は２Ｌ－２Ｌコンバータに対する結果を示す。下段は３Ｌ－２Ｌコンバータ１００による結果を示す。図１５に示す２つの表において、最も左側に示すのは、１次側電圧の値である。このシミュレーションにおいて、２次側電圧は３５０Ｖに固定した。図１５において「ＯＫ」はソフトスイッチングが実現できたことを示し、「ＮＧ」はソフトスイッチングが実現できなかったことを示す。

図１５により分かるように、従来の２Ｌ－２Ｌコンバータにおいては、電流の絶対値が小さくなるとソフトスイッチングが実現できなくなることが分かる。また、変圧比が大きくなると同様にソフトスイッチングが実現できなくなることも分かる。

それに対して第１実施形態に係る３Ｌ－２Ｌコンバータ１００の場合には、そのような結果は生じない。電流の絶対値が小さくなっても、変圧比が大きくなってもソフトスイッチングが実現できることが分かる。

図１６には、シミュレーションにおける従来の２Ｌ－２Ｌコンバータにおけるトランスの１次側の電圧波形５５０と電流波形５５２とを示す。図１７には、図２に示すスイッチング素子Ｓ１の電圧波形５６０及び電流波形５６２を示す。なお、このときの位相差φは２４．６度であった。

特に図１７から、時刻５００マイクロ秒において、スイッチング素子Ｓ１がオンする時点においては電流がほぼ０であり、スイッチング素子Ｓ１の電圧が上昇するとほぼ同時に電流が増加を始めていることが分かる。そのため、実際の装置においてはこの部分において損失が生じることになる。

図１８には、第１実施形態における３Ｌ－２Ｌコンバータ１００について同様の条件によりシミュレーションしたときの１次側のトランス電圧波形５７０と、電流波形５７２とを示す。図１９には、スイッチング素子Ｓ１のオフからオンへのスイッチング前後のスイッチング素子Ｓ１のゲート－ソース電圧波形５９０と、電流波形５９２とを示す。このときの位相差φは３１．４度、位相α＝１６．１度、位相β＝３２．２度であった。

図１８から、１次側のトランス電圧が３レベルに制御されていることが分かる。また図１９からは、スイッチング素子Ｓ１のオフからオンへのスイッチングの時点においては、スイッチング素子Ｓ１を流れる電流が負であることが分かる。すなわち、スイッチング素子Ｓ１のスイッチングはソフトスイッチングであって損失は生じていない。

以上のようにシミュレーションからも、上記制御回路が有効なものであることが分かる。

６．変形例
上記実施形態は、いずれも１次側に３レベルのフルブリッジ回路を使用し、２次側には２レベルのフルブリッジ回路を採用している。しかしこの開示はそのような実施形態には限定されない。１次側だけではなく、２次側に３レベルのフルブリッジ回路を採用してもよい。図２０にそうした３Ｌ－３Ｌコンバータの構成例を示す。

図２０を参照して、この３Ｌ－３Ｌコンバータ６００は、蓄電池１０２とトランス１１４との間に接続された、第１実施形態のものと同じ１次側３Ｌフルブリッジ回路１１０と、２次側３Ｌフルブリッジ回路６１０と直流バス１０４に接続された２次側３Ｌフルブリッジ回路６１０と、１次側３Ｌフルブリッジ回路１１０及び２次側３Ｌフルブリッジ回路６１０を制御するための制御回路６２０とを含む。１次側３Ｌフルブリッジ回路１１０、トランス１１４及び２次側３Ｌフルブリッジ回路６１０の組み合わせは公知であり、それらを３レベルにより駆動する方法も例えば非特許文献１の記載から公知といえる。しかし、制御回路６２０は、従来技術とは異なりこの開示において提案する、電流指令値との関係式により上記各実施形態において説明した１次側３Ｌフルブリッジ回路１１０を制御するための位相α及びβを決定することに加え、２次側３Ｌフルブリッジ回路６１０を３レベルにより駆動するための位相γ及びデルタについても電流指令値との関係式により決定する。位相γは１次側３Ｌフルブリッジ回路１１０における位相αに対応する。位相デルタは１次側３Ｌフルブリッジ回路１１０における位相βに対応する。

図２１を参照して、制御回路６２０は、図５に示す制御回路２５０と同様の構成である。ただし制御回路６２０は、図５に示す関係式変換部２６８に代えて、電流指令値Ｉ^＊の値をそれぞれに対応する関数に代入することにより、位相α、β、γ及びδを算出し出力するための関係式変換部６３０を含む点において制御回路２５０と異なる。制御回路６２０はさらに、図５に示すＰＷＭ信号生成部２６６に代えて、変換部２６４の出力する位相差φ、並びに制御回路６２０の出力する位相α、β、γ及びδを受けて、１次側３Ｌフルブリッジ回路１１０の各スイッチング素子、及び２次側３Ｌフルブリッジ回路６１０の各スイッチング素子を制御するＰＷＭ信号を出力するための３Ｌ－３Ｌ用ＰＷＭ信号生成部６３２を含む点においても制御回路２５０と異なる。

電流指令値の関数として位相γ及びδを算出するための関係式の決定方法は、第１実施形態において説明した、位相βを算出するための関係式の決定方法と同様である。

制御回路６２０の基本的動作も、基本的には第１実施形態の制御回路２５０と同様である。ただし制御回路６２０においては、第１実施形態と異なり、関係式変換部６３０が位相α及びβだけではなく、位相γ及びδも電流指令値の関数としてその値を算出する点、及び３Ｌ－３Ｌ用ＰＷＭ信号生成部６３２が、２次側３Ｌフルブリッジ回路６１０の各スイッチング素子を制御するために出力するＰＷＭ信号の数が第１実施形態のＰＷＭ信号生成部２６６よりも多くなっている点において、制御回路６２０の動作は制御回路２５０と異なる。

このような変形例によっても、上記実施形態と同様、簡単な構成により、かつ少ない演算量により３Ｌ－３Ｌコンバータ６００を制御できるという効果が得られる。

上記実施形態は、いずれも図２に示すようにＮＰＣ型のＤＡＢ方式の絶縁コンバータに関するものである。しかしこの開示はそのような実施形態には限定されない。例えば図２に示すＮＰＣ型の１次側３Ｌフルブリッジ回路１１０に代えて、ダイオードクランプ型の１次側３Ｌフルブリッジ回路６６０を採用してもよい。図２２に、そのような変形例に係る３Ｌ－２Ｌコンバータ６５０の回路ブロック図を示す。

図２２を参照して、３Ｌ－２Ｌコンバータ６５０は、図２に示す１次側３Ｌフルブリッジ回路１１０において、１次側３Ｌフルブリッジ回路１１０をダイオードクランプ型の１次側３Ｌフルブリッジ回路６６０を用いて置換したものである。これ以外の点では３Ｌ－２Ｌコンバータ６５０の各部は１次側３Ｌフルブリッジ回路１１０と同様である。制御回路２５０の回路構成も第１実施形態のものと同様である。制御回路２５０において位相α及びβを電流指令値から算出するための関係式（関数）の決定方法も第１実施形態における方法と同様である。

この３Ｌ－２Ｌコンバータ６５０によっても、上記各実施形態と同様、簡単な構成により、かつ少ない演算量により３Ｌ－２Ｌコンバータ６５０を実用的に制御できるという効果が得られる。

今回開示された実施の形態は全ての点において例示であって制限的なものではないと考えられるべきである。本開示の範囲は、開示の詳細な説明の記載により示されるわけではなく、特許請求の範囲の各請求項によって示され、特許請求の範囲の文言と均等の意味及び範囲内における全ての変更が含まれることが意図される。

Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２ スイッチング素子
５０、１７０、１７２、５５０、５６０ 電圧波形
５２、２０４、５５２、５６２、５７２、５９２ 電流波形
５４、５６、３５０ 領域
５８、６０ 電力損失
１００、６５０ ３Ｌ－２Ｌコンバータ
１０２ 蓄電池
１０４ 直流バス
１１０、６６０ １次側３Ｌフルブリッジ回路
１１２ ２次側フルブリッジ回路
１１４ トランス
１１６ 漏れインダクタンス
１２０、１２２、１４０ コンデンサ
１２４ スイッチング素子群
１２６、１２８、１３０、１４２、１４４ ノード
２００ １次側電圧
２０２ ２次側電圧
２５０、４００、４６０、５００、５１４、６２０ 制御回路
２６０ 減算器
２６２、５１２ ＰＩ制御部
２６４、４１０ 変換部
２６６、４１２ ＰＷＭ信号生成部
２６８、６３０ 関係式変換部
３００、３０２、３０４、３０６、３０８、３８０、３８２ 曲線
３１０、３１２、３１４、３１６、３１８ 直線
３５２ 線
４７０ 乗算回路
５１０ 減算回路
５７０ トランス電圧波形
５９０ ゲート－ソース電圧波形
６００ ３Ｌ－３Ｌコンバータ
６１０ ２次側３Ｌフルブリッジ回路
６３２ ３Ｌ－３Ｌ用ＰＷＭ信号生成部

Claims (17)

1. トランス、前記トランスの１次側に接続された１次側３レベルブリッジ回路、及び前記トランスの２次側に接続された２次側ブリッジ回路を含み、前記１次側３レベルブリッジ回路が前記トランスに印加する電圧波形の位相と前記２次側ブリッジ回路が前記トランスに印加する波形の電圧波形との位相差φを変化させることにより電力変換を行う電力変換装置を制御するための制御回路であって、
   与えられる電流指令値と、前記トランスの状態値とに基づいて、前記位相差φをフィードバック制御するフィードバック回路と、
   前記電流指令値に対し、それぞれの関係式に従って、前記１次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相α及びβ、ただし０＜α＜β＜π、を算出するタイミング算出回路と、
   前記位相差φと前記位相α及びβとを用いて前記１次側３レベルブリッジ回路及び前記２次側ブリッジ回路のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ信号生成回路とを含む、制御回路。
2. 前記タイミング算出回路による前記２つの位相α及びβの算出周期は、前記フィードバック回路によるフィードバックの周期よりも長い、請求項１に記載の制御回路。
3. 前記関係式は、前記位相α及び前記電流指令値に関する第１の関係式と、前記位相β及び前記電流指令値に関する第２の関係式とを含む、請求項１又は請求項２に記載の制御回路。
4. 前記第１の関係式は、一定範囲の前記電流指令値に対して前記位相αを一意に定める、前記電流指令値の関数である、請求項３に記載の制御回路。
5. 前記第１の関係式は、前記位相αを定める、前記一定範囲において前記電流指令値の強い意味での単調減少関数である、請求項４に記載の制御回路。
6. 前記第２の関係式は、前記一定範囲の前記電流指令値に対して前記位相βを一意に定める、前記電流指令値の関数である、請求項３に記載の制御回路。
7. 前記第２の関係式は、前記位相βを定める、前記一定範囲において前記電流指令値の強い意味での単調減少関数である、請求項６に記載の制御回路。
8. 前記１次側３レベルブリッジ回路の各スイッチング素子は第１端子、第２端子及び前記第１端子及び前記第２端子の間の導通を制御する制御端子を持ち、
   前記関係式は、前記各スイッチング素子によるスイッチングがソフトスイッチとなるように選ばれている、請求項１又は請求項２に記載の制御回路。
9. 前記関係式は、前記各スイッチング素子が導通していない状態において前記各スイッチング素子のボディダイオードに流れる電流の向きが、前記第１端子及び前記第２端子にかかる電圧と逆方向となっている間に、前記スイッチング素子が導通するように前記位相α及び前記位相βを定めるように選ばれている、請求項８に記載の制御回路。
10. 前記１次側３レベルブリッジ回路は、前記トランスへの１次側に、０、±Ｖ１／２、及び±Ｖ１を印加するように機能し、
    前記位相αは、前記トランスの１次側に印加される電圧を、０から前記±Ｖ１／２に変化させるタイミングを定め、
    位相πから前記位相αを減じた位相は、前記トランスの１次側に印加される電圧を、前記±Ｖ１／２から０に変化させるタイミングを定める、請求項１又は請求項２に記載の制御回路。
11. 前記位相βは、前記トランスの１次側に印加される電圧を、前記±Ｖ１／２からそれぞれ±Ｖ１に変化させるタイミングを定め、
    位相πから前記位相βを減じた位相は、前記トランスの１次側に印加される電圧を前記±Ｖ１から前記±Ｖ１／２に変化させるタイミングを定める、請求項１０に記載の制御回路。
12. 前記関係式は、前記電流指令値の多項式である、請求項１又は請求項２に記載の制御回路。
13. 前記関係式は、前記電流指令値の３次以下の多項式である、請求項１２に記載の制御回路。
14. さらに、電圧指令値と前記トランスの１次側に印加される電圧とに基づいて、前記電流指令値をフィードバックにより生成する電流指令値生成回路を含む、請求項１又は請求項２に記載の制御回路。
15. 前記２次側ブリッジ回路は、２次側３レベルブリッジ回路を含み、
    前記制御回路は、さらに、
    前記電流指令値に対し、それぞれの関係式に従って、前記２次側３レベルブリッジ回路の各スイッチング素子のスイッチングタイミングを定める２つの位相γ及びδ、ただし０＜γ＜δ＜π、を算出する２次側タイミング算出回路をさらに含み、
    前記ＰＷＭ信号生成回路は、
    前記位相差φと前記位相α及びβとを用いて前記１次側３レベルブリッジ回路のスイッチング素子を制御し、前記位相差φと前記位相γ及びδとを用いて前記２次側３レベルブリッジ回路のスイッチング素子を制御する３レベル－３レベル用ＰＷＭ信号生成回路とを含む、請求項１又は請求項２に記載の制御回路。
16. 請求項１又は請求項２に記載の制御回路と、
    前記トランスと、
    前記制御回路によりスイッチングが制御される半導体スイッチング素子を含む、前記トランスの１次側に接続された前記１次側３レベルブリッジ回路と、
    前記トランスの２次側に接続された２次側回路とを含む、電力変換装置。
17. 請求項１５に記載の制御回路と、
    前記トランスと、
    前記制御回路の前記１次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、前記トランスの１次側に接続された前記１次側３レベルブリッジ回路と、
    前記制御回路の前記２次側ＰＷＭ信号生成回路によりスイッチングが制御される半導体スイッチング素子を含む、前記トランスの２次側に接続された前記２次側３レベルブリッジ回路とを含む、電力変換装置。
    

Images