[go: up one dir, main page]

JP2023018165A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2023018165A
JP2023018165A JP2020006372A JP2020006372A JP2023018165A JP 2023018165 A JP2023018165 A JP 2023018165A JP 2020006372 A JP2020006372 A JP 2020006372A JP 2020006372 A JP2020006372 A JP 2020006372A JP 2023018165 A JP2023018165 A JP 2023018165A
Authority
JP
Japan
Prior art keywords
connection
connecting portion
mounting surface
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020006372A
Other languages
Japanese (ja)
Inventor
翔太 岡坂
Shota Okasaka
良 松林
Makoto Matsubayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020006372A priority Critical patent/JP2023018165A/en
Priority to PCT/JP2020/048900 priority patent/WO2021145206A1/en
Publication of JP2023018165A publication Critical patent/JP2023018165A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W95/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H10W74/00
    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Figure 2023018165000001

【課題】課題は、バスバーによる電気的接続の信頼性を向上できる、半導体装置を提供することである。
【解決手段】半導体装置10は、回路部20と、バスバー50とを備える。回路部20は、搭載面30aを有する実装基板30と、実装基板30の搭載面30aに配置された半導体チップ40(41,42)とを有する。バスバー50は、搭載面30a上にある複数の接続対象P10(P11~P13)に導電性を有する複数の接合部材60(61~63)を介して接続される複数の接続部51(511~513)と、複数の接続部51(511~513)を連結する連結部52とを有する。複数の接続部51(511~513)は、第1接続部511と、連結部52の長さ方向において第1接続部511の両側にある第2及び第3接続部512,513を含む。第1接続部511は、第2及び第3接続部512,513よりも搭載面30aから遠い。
【選択図】 図2

Figure 2023018165000001

Kind Code: A1 An object of the present invention is to provide a semiconductor device capable of improving reliability of electrical connection by a bus bar.
A semiconductor device (10) includes a circuit section (20) and a bus bar (50). The circuit section 20 has a mounting substrate 30 having a mounting surface 30 a and semiconductor chips 40 ( 41 , 42 ) arranged on the mounting surface 30 a of the mounting substrate 30 . The bus bar 50 has a plurality of connection portions 51 (511 to 513) connected to a plurality of connection objects P10 (P11 to P13) on the mounting surface 30a via a plurality of conductive joint members 60 (61 to 63). ) and a connecting portion 52 connecting a plurality of connecting portions 51 (511 to 513). The plurality of connecting portions 51 ( 511 to 513 ) includes a first connecting portion 511 and second and third connecting portions 512 and 513 on both sides of the first connecting portion 511 in the longitudinal direction of the connecting portion 52 . The first connection portion 511 is farther from the mounting surface 30a than the second and third connection portions 512 and 513 are.
[Selection diagram] Fig. 2

Description

本開示は、一般に半導体装置に関する。本開示は、特に、バスバー(ブスバー)を備える半導体装置に関する。 The present disclosure relates generally to semiconductor devices. The present disclosure particularly relates to a semiconductor device including a busbar (busbar).

特許文献1は、半導体装置を開示する。特許文献1の半導体装置は、第1~第3半導体チップをそれぞれ搭載した第1~第3絶縁回路基板と、第1~第3絶縁回路基板を内側に収納するケースと、ケースの内側で2個の側壁の間に延び両端が架け渡される端子接続部材とを備える。端子接続部材(バスバー)は、第1~第3半導体チップのそれぞれと電気的に接続される3個の第1~第3接続端子(接続部)を有する。 Patent Literature 1 discloses a semiconductor device. The semiconductor device of Patent Document 1 comprises first to third insulating circuit boards on which first to third semiconductor chips are mounted, respectively; a case for housing the first to third insulating circuit boards; a terminal connection member extending between the side walls and having both ends bridged over the side walls. The terminal connection member (bus bar) has three first to third connection terminals (connections) electrically connected to the first to third semiconductor chips, respectively.

特開2018-186244号公報JP 2018-186244 A

特許文献1のような半導体装置では、端子接続部材(バスバー)を固定あるいは保持するケースの寸法精度が不十分となったときに、端子接続部材(バスバー)が傾いたりする可能性が生じる。このとき、端子接続部材の3個の第1~第3接続端子が第1~第3半導体チップのそれぞれと正しく電気的に接続されない場合がある。これは、電気的接続の信頼性に影響を及ぼす一因となり得る。 In the semiconductor device disclosed in Patent Document 1, when the dimensional accuracy of the case that fixes or holds the terminal connection member (bus bar) becomes insufficient, the terminal connection member (bus bar) may tilt. At this time, the three first to third connection terminals of the terminal connection member may not be electrically connected correctly to the first to third semiconductor chips, respectively. This can be a factor affecting the reliability of electrical connections.

課題は、バスバーによる電気的接続の信頼性を向上できる、半導体装置を提供することである。 An object of the present invention is to provide a semiconductor device capable of improving the reliability of electrical connection by bus bars.

本開示の一態様の半導体装置は、回路部と、バスバーとを備える。前記回路部は、搭載面を有する実装基板と、前記実装基板の搭載面に配置された半導体チップとを有する。前記バスバーは、前記搭載面上にある複数の接続対象に導電性を有する複数の接合部材を介して接続される複数の接続部と、前記複数の接続部を連結する連結部とを有する。前記複数の接続部は、第1接続部と、前記連結部の長さ方向において前記第1接続部の両側にある第2及び第3接続部とを含む。前記第1接続部は、前記第2及び第3接続部よりも前記搭載面から遠い。 A semiconductor device according to one aspect of the present disclosure includes a circuit portion and a bus bar. The circuit section has a mounting substrate having a mounting surface, and a semiconductor chip arranged on the mounting surface of the mounting substrate. The bus bar has a plurality of connection portions connected to a plurality of connection objects on the mounting surface via a plurality of conductive joint members, and a connecting portion connecting the plurality of connection portions. The plurality of connecting portions includes a first connecting portion and second and third connecting portions on both sides of the first connecting portion in the length direction of the connecting portion. The first connecting portion is farther from the mounting surface than the second and third connecting portions.

本開示の態様によれば、バスバーによる電気的接続の信頼性を向上できる、という効果を奏する。 According to the aspect of the present disclosure, it is possible to improve the reliability of electrical connection by bus bars.

図1は、一実施形態の半導体装置の概略平面図である。FIG. 1 is a schematic plan view of a semiconductor device of one embodiment. 図2は、図1のX-X線断面図である。2 is a cross-sectional view taken along line XX of FIG. 1. FIG. 図3は、一変形例の半導体装置の概略断面図である。FIG. 3 is a schematic cross-sectional view of a semiconductor device according to one modification. 図4は、一変形例の半導体装置の概略断面図である。FIG. 4 is a schematic cross-sectional view of a semiconductor device according to one modification. 図5は、一変形例の半導体装置の概略断面図である。FIG. 5 is a schematic cross-sectional view of a semiconductor device according to one modification. 図6は、一変形例の半導体装置の概略平面図である。FIG. 6 is a schematic plan view of a semiconductor device according to one modification.

(1)実施形態
(1-1)概要
図1及び図2は、一実施形態の半導体装置10を示す。なお、図1及び図2は、模式的な図であり、各図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。この点は、図3~図6においても同様である。
(1) Embodiment (1-1) Overview FIGS. 1 and 2 show a semiconductor device 10 of one embodiment. Note that FIGS. 1 and 2 are schematic diagrams, and the ratios of the sizes and thicknesses of the constituent elements in each diagram do not necessarily reflect the actual dimensional ratios. This point is the same for FIGS. 3 to 6 as well.

半導体装置10は、回路部20と、バスバー50とを備える。回路部20は、搭載面30aを有する実装基板30と、実装基板30の搭載面30aに配置された半導体チップ40(複数の半導体チップ41,42)とを有する。バスバー50は、搭載面30a上にある複数の接続対象P10(P11~P13)に導電性を有する複数の接合部材60(61~63)を介して接続される複数の接続部51(511~513)と、複数の接続部51(511~513)を連結する連結部52とを有する。複数の接続部51(511~513)は、第1接続部511と、連結部52の長さ方向(図2の左右方向)において第1接続部511の両側にある第2及び第3接続部512,513を含む。第1接続部511は、第2及び第3接続部512,513よりも搭載面30aから遠い。 A semiconductor device 10 includes a circuit section 20 and a bus bar 50 . The circuit section 20 has a mounting substrate 30 having a mounting surface 30 a and a semiconductor chip 40 (a plurality of semiconductor chips 41 and 42 ) arranged on the mounting surface 30 a of the mounting substrate 30 . The bus bar 50 has a plurality of connection portions 51 (511 to 513) connected to a plurality of connection objects P10 (P11 to P13) on the mounting surface 30a via a plurality of conductive joint members 60 (61 to 63). ) and a connecting portion 52 connecting a plurality of connecting portions 51 (511 to 513). The plurality of connection portions 51 (511 to 513) are composed of a first connection portion 511 and second and third connection portions on both sides of the first connection portion 511 in the length direction of the connecting portion 52 (horizontal direction in FIG. 2). 512, 513. The first connection portion 511 is farther from the mounting surface 30a than the second and third connection portions 512 and 513 are.

ところで、半導体装置10では、例えば、第2接続部512よりも先に第1及び第3接続部511,513が回路部20に接合されると、バスバー50が、回路部20に対する所望の位置から過度に傾いてしまう可能性がある。バスバー50が過度に傾くと、第2接続部512又は第3接続部513が回路部20から浮き上がって、第2接続部512又は第3接続部513と回路部20との接続不良が生じて電気的接続の信頼性が低下する可能性がある。また、第2接続部512又は第3接続部513と回路部20との間の接合部材が薄くなりすぎて、第2接続部512又は第3接続部513と回路部20との間の接合強度が小さくなることで機械的接続の信頼性が低下する可能性がある。これに対して、本実施形態の半導体装置10では、第1接続部511が、第2及び第3接続部512,513よりも搭載面30aから遠い。そのため、第1接続部511よりも第2及び第3接続部512,513のほうが先に回路部20に接合される可能性が高い。これによって、バスバー50が、回路部20に対する所望の位置から過度に傾いてしまう可能性が低減される。その結果、本実施形態の半導体装置10によれば、バスバー50による電気的接続の信頼性を向上できる。 By the way, in the semiconductor device 10 , for example, when the first and third connection portions 511 and 513 are joined to the circuit portion 20 before the second connection portion 512 is joined, the bus bar 50 is moved from a desired position with respect to the circuit portion 20 . You may lean too far. If the bus bar 50 is excessively tilted, the second connection portion 512 or the third connection portion 513 may be lifted from the circuit portion 20, resulting in poor connection between the second connection portion 512 or the third connection portion 513 and the circuit portion 20, which may cause electrical damage. connection may be unreliable. In addition, the bonding member between the second connection portion 512 or the third connection portion 513 and the circuit portion 20 becomes too thin, and the bonding strength between the second connection portion 512 or the third connection portion 513 and the circuit portion 20 decreases. , the reliability of the mechanical connection may decrease. In contrast, in the semiconductor device 10 of the present embodiment, the first connection portion 511 is farther from the mounting surface 30a than the second and third connection portions 512 and 513 are. Therefore, the second and third connection portions 512 and 513 are likely to be joined to the circuit portion 20 earlier than the first connection portion 511 . This reduces the possibility that the bus bar 50 will be excessively tilted from the desired position relative to the circuit portion 20 . As a result, according to the semiconductor device 10 of this embodiment, the reliability of electrical connection by the bus bar 50 can be improved.

(1-2)詳細
以下、本実施形態の半導体装置10について図1及び図2を参照して説明する。半導体装置10は、回路部20と、バスバー50と、接合部材60と、端子部71,72と、ボディ80と、封止部90とを備える。なお、図1では、図示の簡略化のために、封止部90が省略されている。
(1-2) Details Hereinafter, the semiconductor device 10 of the present embodiment will be described with reference to FIGS. 1 and 2. FIG. The semiconductor device 10 includes a circuit section 20 , a bus bar 50 , a joint member 60 , terminal sections 71 and 72 , a body 80 and a sealing section 90 . It should be noted that the sealing portion 90 is omitted in FIG. 1 for simplification of illustration.

ボディ80は、回路部20と、バスバー50と、接合部材60とを収容する。図2に示すように、ボディ80は、ヒートシンク810と、枠部820とを備える。 Body 80 accommodates circuit portion 20 , bus bar 50 , and joint member 60 . As shown in FIG. 2 , body 80 includes heat sink 810 and frame 820 .

ヒートシンク810は、板部811と、複数のフィン812と、を有する。板部811は、矩形板状であり、第1主面811aと、第1主面811aとは反対側の第2主面811bと、を有する。複数のフィン812は、板部811の第2主面811bから板部811の厚さ方向に突出している。ヒートシンク810の材料は、銅やアルミニウムが主に用いられる。ここで、ヒートシンク810の材料は、純粋な銅やアルミニウムに限らず、例えば、AlSi、Cu-Mo、CMC(Copper Molybdenum Copper)、CIC(Copper Inver Copper)等の銅合金やアルミニウム合金であってもよい。 The heat sink 810 has a plate portion 811 and a plurality of fins 812 . The plate portion 811 has a rectangular plate shape and has a first principal surface 811a and a second principal surface 811b opposite to the first principal surface 811a. The plurality of fins 812 protrude from the second main surface 811 b of the plate portion 811 in the thickness direction of the plate portion 811 . A material of the heat sink 810 is mainly copper or aluminum. Here, the material of the heat sink 810 is not limited to pure copper or aluminum. good.

枠部820は、枠状(矩形枠状)であり、ヒートシンク810の板部811の第1主面811a上に配置されている。枠部820は、回路部20及びバスバー50を囲んでいる。枠部820は、電気絶縁性を有する。枠部820の材料は、例えば、PBT(Polybutylene terephthalate)、PPS(Poly Phenylene Sulfide)、LCP(Liquid Crystal Polymer)、PBI(Polybenzimidazole)である。 The frame portion 820 has a frame shape (rectangular frame shape) and is arranged on the first main surface 811 a of the plate portion 811 of the heat sink 810 . Frame portion 820 surrounds circuit portion 20 and bus bar 50 . The frame portion 820 has electrical insulation. Materials of the frame part 820 are, for example, PBT (Polybutylene terephthalate), PPS (Polyphenylene sulfide), LCP (Liquid Crystal Polymer), and PBI (Polybenzomidazole).

端子部71,72は、外部接続用の端子部である。端子部71,72は、枠部820に一体に設けられている。例えば、端子部71,72は、インサート成形によって、枠部820と一体に設けられる。端子部71,72の各々は、一端が枠部820上に露出し、他端が回路部20に電気的に接続される。また、端子部71,72は、枠部820の長さ方向(図1における左右方向)の両側にあって、枠部820の長さ方向において一直線上に並ぶ。端子部71,72の材料としては、銅や、Cu-Mo、CMC、CIC等の銅合金が挙げられる。 The terminal portions 71 and 72 are terminal portions for external connection. The terminal portions 71 and 72 are provided integrally with the frame portion 820 . For example, the terminal portions 71 and 72 are provided integrally with the frame portion 820 by insert molding. Each of terminal portions 71 and 72 has one end exposed on frame portion 820 and the other end electrically connected to circuit portion 20 . In addition, the terminal portions 71 and 72 are located on both sides of the frame portion 820 in the length direction (horizontal direction in FIG. 1) and are aligned in the length direction of the frame portion 820 . Materials for the terminal portions 71 and 72 include copper and copper alloys such as Cu—Mo, CMC, and CIC.

回路部20は、実装基板30と、半導体チップ40とを含む。本実施形態では、回路部20は、複数の半導体チップ40を含む。 The circuit section 20 includes a mounting board 30 and a semiconductor chip 40 . In this embodiment, the circuit section 20 includes a plurality of semiconductor chips 40 .

実装基板30は、搭載面30aと、実装基板30の厚さ方向において搭載面30aとは反対側の接合面30bとを有する。実装基板30の厚さ方向からの平面視における実装基板30の外周形状は、例えば、長方形状である。つまり、実装基板30は長さを有する。 The mounting board 30 has a mounting surface 30a and a bonding surface 30b opposite to the mounting surface 30a in the thickness direction of the mounting board 30 . The outer peripheral shape of the mounting board 30 in plan view from the thickness direction of the mounting board 30 is, for example, a rectangular shape. That is, the mounting board 30 has a length.

本実施形態では、実装基板30は、絶縁基板310と、第1導体層320と、第2導体層330とを有する。絶縁基板310は、その厚さ方向の両面である、第1面310a及び第2面310bを有する。絶縁基板310の厚さ方向からの平面視における絶縁基板310の外周形状は、例えば、長方形状である。絶縁基板310の外周形状は、実装基板30の外周形状と同じである。絶縁基板310は、例えば、窒化ケイ素基板である。絶縁基板310は、窒化ケイ素基板に限らず、例えば、窒化アルミニウム基板、アルミナ基板、又は樹脂基板であってもよい。第1導体層320は、絶縁基板310の第1面310a上に設けられている。第1導体層320の厚さ方向において絶縁基板310とは反対側の面が、実装基板30の搭載面30aを構成する。搭載面30aは、平坦な面である。本実施形態では、第1導体層320は、第1部位320aと、第2部位320bとで構成される。図1に示すように、第1部位320aの外周形状は、長方形状であり、第2部位320bの外周形状は、L字状である。第2部位320bの一部は、電極340として用いられる。第1部位320aの厚さ方向において絶縁基板310とは反対側の面と第2部位320bの厚さ方向において絶縁基板310とは反対側の面とは同一平面上にあって、これらが搭載面30aを構成する。第2導体層330は、絶縁基板310の第2面310b上に設けられている。第2導体層330の厚さ方向において絶縁基板310とは反対側の面が、実装基板30の接合面30bを構成する。第1導体層320及び第2導体層330の材料は、例えば、Cu又はAlである。 In this embodiment, the mounting substrate 30 has an insulating substrate 310 , a first conductor layer 320 and a second conductor layer 330 . The insulating substrate 310 has a first surface 310a and a second surface 310b, which are both sides in the thickness direction. The outer peripheral shape of the insulating substrate 310 in plan view from the thickness direction of the insulating substrate 310 is, for example, a rectangular shape. The outer peripheral shape of the insulating substrate 310 is the same as the outer peripheral shape of the mounting substrate 30 . The insulating substrate 310 is, for example, a silicon nitride substrate. The insulating substrate 310 is not limited to a silicon nitride substrate, and may be, for example, an aluminum nitride substrate, an alumina substrate, or a resin substrate. The first conductor layer 320 is provided on the first surface 310 a of the insulating substrate 310 . The surface of the first conductor layer 320 opposite to the insulating substrate 310 in the thickness direction constitutes the mounting surface 30 a of the mounting substrate 30 . The mounting surface 30a is a flat surface. In this embodiment, the first conductor layer 320 is composed of a first portion 320a and a second portion 320b. As shown in FIG. 1, the outer peripheral shape of the first portion 320a is rectangular, and the outer peripheral shape of the second portion 320b is L-shaped. A portion of the second portion 320b is used as the electrode 340. As shown in FIG. The surface of the first portion 320a opposite to the insulating substrate 310 in the thickness direction and the surface of the second portion 320b opposite to the insulating substrate 310 in the thickness direction are on the same plane, and these are the mounting surfaces. 30a. The second conductor layer 330 is provided on the second surface 310 b of the insulating substrate 310 . The surface opposite to the insulating substrate 310 in the thickness direction of the second conductor layer 330 constitutes the bonding surface 30 b of the mounting substrate 30 . The material of the first conductor layer 320 and the second conductor layer 330 is Cu or Al, for example.

本実施形態では、実装基板30とヒートシンク810とが接合部350により接合されている。接合部350は、実装基板30の接合面30bとヒートシンク810における板部811の第1主面811aとの間に介在している。接合部350には、はんだや焼結金属が用いられる。また、耐熱性の観点から、接合部350が焼結金属であるのが好ましい。焼結金属は、焼結銀や焼結銅等である。 In this embodiment, the mounting substrate 30 and the heat sink 810 are joined by the joining portion 350 . The joint portion 350 is interposed between the joint surface 30 b of the mounting substrate 30 and the first main surface 811 a of the plate portion 811 of the heat sink 810 . Solder or sintered metal is used for the joint 350 . Moreover, from the viewpoint of heat resistance, it is preferable that the joint portion 350 is made of a sintered metal. The sintered metal is sintered silver, sintered copper, or the like.

複数の半導体チップ40は、実装基板30の搭載面30a上に配置される。本実施形態では、複数の半導体チップ40は、第1半導体チップ41及び第2半導体チップ42を含む。第1半導体チップ41及び第2半導体チップ42は、第1部位320a上に配置される。第1半導体チップ41及び第2半導体チップ42は、電極340、第1半導体チップ41及び第2半導体チップ42が実装基板30の長さに沿って一列に並ぶように、配置される。本実施形態では、半導体チップ40と実装基板30とが接合部360により接合されている。より詳細には、第1半導体チップ41と実装基板30の第1部位320aとが接合部360(361)により接合されている。また、第2半導体チップ42と実装基板30の第1部位320aとが接合部360(362)により接合されている。接合部360(361,362)には、はんだや焼結金属が用いられる。また、耐熱性の観点から、接合部360(361,362)が焼結金属であるのが好ましい。焼結金属は、焼結銀や焼結銅等である。焼結銀は、銀粒子同士が焼結により結合された焼結体である。焼結銀は、多孔質銀である。 A plurality of semiconductor chips 40 are arranged on the mounting surface 30 a of the mounting substrate 30 . In this embodiment, the multiple semiconductor chips 40 include a first semiconductor chip 41 and a second semiconductor chip 42 . The first semiconductor chip 41 and the second semiconductor chip 42 are arranged on the first portion 320a. The first semiconductor chip 41 and the second semiconductor chip 42 are arranged such that the electrodes 340 , the first semiconductor chip 41 and the second semiconductor chip 42 are aligned along the length of the mounting substrate 30 . In the present embodiment, the semiconductor chip 40 and the mounting board 30 are joined together by the joining portion 360 . More specifically, the first semiconductor chip 41 and the first portion 320a of the mounting board 30 are joined together by a joining portion 360 (361). Also, the second semiconductor chip 42 and the first portion 320a of the mounting substrate 30 are joined together by a joining portion 360 (362). Solder or sintered metal is used for the joints 360 (361, 362). From the viewpoint of heat resistance, it is preferable that the joints 360 (361, 362) are made of sintered metal. The sintered metal is sintered silver, sintered copper, or the like. Sintered silver is a sintered body in which silver particles are bonded together by sintering. Sintered silver is porous silver.

ここで、半導体装置10は、例えば、直流電圧を3相交流電圧に変換するインバータ、マルチレベルインバータ、交流-交流電力変換を行うマトリクスコンバータ等の電気装置に適用できるパワー半導体モジュールである。パワー半導体モジュールを構成する半導体装置10では、複数の半導体チップ40の各々は、例えば、SiC系MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、GaN系パワートランジスタのいずれかを含む。GaN系パワートランジスタは、例えば、デュアルゲート型のGaN系GIT(GIT:Gate Injection Transistor)である。なお、半導体装置10は、複数の半導体チップ40の他に、チップキャパシタ、チップインダクタ、チップ抵抗等の電子部品を備えていてもよい。 Here, the semiconductor device 10 is, for example, a power semiconductor module that can be applied to electrical devices such as an inverter that converts a DC voltage into a three-phase AC voltage, a multi-level inverter, and a matrix converter that performs AC-AC power conversion. In the semiconductor device 10 constituting the power semiconductor module, each of the plurality of semiconductor chips 40 is, for example, a SiC-based MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), or a GaN-based power transistor. including A GaN-based power transistor is, for example, a dual-gate GaN-based GIT (GIT: Gate Injection Transistor). In addition to the plurality of semiconductor chips 40, the semiconductor device 10 may include electronic components such as chip capacitors, chip inductors, and chip resistors.

バスバー50は、回路部20の搭載面30a上にある複数の接続対象P10を電気的に接続するために用いられる。バスバー50は、金属材料の板材に機械的な加工を施すことによって形成され得る。ここで、金属材料の板材は厚さ寸法が実質的に均一であるから、バスバー50も、厚さ寸法が実質的に均一となる。バスバー50の材料としては、銅や、Cu-Mo、CMC、CIC等の銅合金が挙げられる。本実施形態では、複数の接続対象P10は、第1接続対象P11と、第2接続対象P12と、第3接続対象P13とを含む。第1接続対象P11は、回路部20の第1半導体チップ41である。第2接続対象P12は、回路部20の第2半導体チップ42である。第3接続対象P13は、回路部20の電極340である。図1及び図2に示すように、バスバー50は、複数の接続部51と、連結部52とを備える。連結部52は、複数の接続部51を連結する。連結部52は、直線状である。より詳細には、連結部52の厚さ方向からの平面視における連結部52の外周形状は、長方形状である。連結部52における搭載面30aとは反対側は、平坦な面であって、この面が、バスバー50において搭載面30aから最も離れた面501となる。複数の接続部51は、複数の接続対象P10に導電性を有する複数の接合部材60を介して接続される。本実施形態では、複数の接続部51は、第1接続部511と、第2接続部512と、第3接続部513とを含む。ここで、第2接続部512と第3接続部513とは、連結部52の長さ方向において第1接続部511の両側にある。第1接続部511は、バスバー50の中央部にあって、搭載面30a側に突出している。第1接続部511は、バスバー50の重心位置近傍にあるとよい。第1接続部511は、接合部材60(第1接合部材61)によって、第1接続対象P11である第1半導体チップ41に接合される。第2接続部512は、バスバー50の長さ方向の第1端側(図1及び図2における右端側)にあって、搭載面30a側に突出している。第2接続部512は、接合部材60(第2接合部材62)によって、第2接続対象P12である第2半導体チップ42に接合される。第3接続部513は、バスバー50の長さ方向の第2端側(図1及び図2における左端側)にあって、搭載面30a側に突出している。第3接続部513は、接合部材60(第3接合部材63)によって、第3接続対象P13である電極340に接合される。ここで、接合部材60(第1~第3接合部材61~63)には、はんだや焼結金属が用いられる。また、耐熱性の観点から、接合部材60(第1~第3接合部材61~63)が焼結金属であるのが好ましい。焼結金属は、焼結銀や焼結銅等である。 The bus bar 50 is used to electrically connect a plurality of connection targets P10 on the mounting surface 30a of the circuit section 20. FIG. The busbar 50 can be formed by mechanically working a metal plate. Here, since the thickness dimension of the metal plate material is substantially uniform, the thickness dimension of the bus bar 50 is also substantially uniform. Materials for the bus bar 50 include copper and copper alloys such as Cu—Mo, CMC, and CIC. In this embodiment, the multiple connection targets P10 include a first connection target P11, a second connection target P12, and a third connection target P13. The first connection target P11 is the first semiconductor chip 41 of the circuit section 20 . The second connection target P12 is the second semiconductor chip 42 of the circuit section 20 . The third connection target P13 is the electrode 340 of the circuit section 20 . As shown in FIGS. 1 and 2 , the busbar 50 includes a plurality of connecting portions 51 and connecting portions 52 . The connecting portion 52 connects the plurality of connecting portions 51 . The connecting portion 52 is linear. More specifically, the outer peripheral shape of the connecting portion 52 in plan view from the thickness direction of the connecting portion 52 is rectangular. The side of the connecting portion 52 opposite to the mounting surface 30a is a flat surface, and this surface is the surface 501 of the busbar 50 that is the farthest from the mounting surface 30a. The plurality of connection portions 51 are connected to the plurality of connection targets P10 via the plurality of conductive joint members 60 . In this embodiment, the plurality of connecting portions 51 includes a first connecting portion 511 , a second connecting portion 512 and a third connecting portion 513 . Here, the second connection portion 512 and the third connection portion 513 are on both sides of the first connection portion 511 in the length direction of the connecting portion 52 . The first connection portion 511 is located in the central portion of the busbar 50 and protrudes toward the mounting surface 30a. The first connection portion 511 is preferably located near the center of gravity of the busbar 50 . The first connection portion 511 is bonded to the first semiconductor chip 41, which is the first connection target P11, by the bonding member 60 (first bonding member 61). The second connection portion 512 is located on the first end side (the right end side in FIGS. 1 and 2) of the bus bar 50 in the length direction and protrudes toward the mounting surface 30a. The second connection portion 512 is bonded to the second semiconductor chip 42, which is the second connection target P12, by the bonding member 60 (second bonding member 62). The third connection portion 513 is located on the second end side (the left end side in FIGS. 1 and 2) of the bus bar 50 in the length direction and protrudes toward the mounting surface 30a. The third connecting portion 513 is joined to the electrode 340, which is the third connection target P13, by the joining member 60 (the third joining member 63). Here, solder or sintered metal is used for the joining members 60 (first to third joining members 61 to 63). Moreover, from the viewpoint of heat resistance, it is preferable that the joining members 60 (the first to third joining members 61 to 63) are made of sintered metal. The sintered metal is sintered silver, sintered copper, or the like.

バスバー50では、第1~第3接続部511~513が、接合部材60(第1~第3接合部材61~63)によって、回路部20の第1~第3接続対象P11~P13に接合される。これによって、バスバー50は、回路部20に接合され、回路部20で支持される。上述したように、電極340、第1半導体チップ41及び第2半導体チップ42が実装基板30の長さに沿って一列に並ぶ。そして、第1~第3接続部511~513は、バスバー50の長さ方向(つまり、連結部52の長さ方向)に沿って一列に並ぶ。よって、バスバー50は、連結部52の長さ方向が実装基板30の長さ方向に一致するようにして、回路部20に接合される。本実施形態では、バスバー50は、ボディ80の枠部820には直接的には接触していない。よって、バスバー50は、ボディ80には支持されていない。つまり、バスバー50は、ボディ80とは独立している。これによって、ボディ80と回路部20との位置の変化、特に、半導体装置10の厚さ方向(図2又は図3における上下方向)の位置の変化に起因する影響をバスバー50が受けにくくなる。 In the busbar 50, the first to third connecting portions 511 to 513 are joined to the first to third connection objects P11 to P13 of the circuit portion 20 by the joining members 60 (first to third joining members 61 to 63). be. As a result, the bus bar 50 is joined to the circuit section 20 and supported by the circuit section 20 . As described above, the electrodes 340 , the first semiconductor chip 41 and the second semiconductor chip 42 are arranged in a line along the length of the mounting substrate 30 . The first to third connection portions 511 to 513 are arranged in a line along the length direction of the bus bar 50 (that is, along the length direction of the connecting portion 52). Therefore, the bus bar 50 is joined to the circuit section 20 such that the length direction of the connecting portion 52 matches the length direction of the mounting substrate 30 . In this embodiment, the busbar 50 does not directly contact the frame portion 820 of the body 80 . Therefore, busbar 50 is not supported by body 80 . That is, busbar 50 is independent of body 80 . As a result, the bus bar 50 is less likely to be affected by changes in the positions of the body 80 and the circuit section 20, particularly in the thickness direction of the semiconductor device 10 (vertical direction in FIG. 2 or 3).

ここで、半導体装置10においては、バスバー50は、図2に示すように、第1接続部511が第2及び第3接続部512,513よりも搭載面30aから遠くなるように構成されている。ここでは、バスバー50は、搭載面30aから最も離れた面501が平面であって、搭載面30aと平行するように配置される。更に、バスバー50は、厚さ寸法が実質的に均一である。よって、図2に示すように、D1<D2である。D1は、第1接続部511の連結部52から搭載面30a側への突出量である。言い換えれば、D1は、第1接続部511において搭載面30aに最も近い部位と連結部52の搭載面30a側の面(図2では下面)との間の距離ともいえる。D2は、第2接続部512の連結部52から搭載面30a側への突出量である。言い換えれば、D2は、第2接続部512において搭載面30aに最も近い部位と連結部52の搭載面30a側の面(図2では下面)との間の距離ともいえる。これによって、第1接続部511よりも第2接続部512のほうが先に回路部20に接合される可能性が高くなる。更に、図2に示すように、D1<D3である。D3は、第3接続部513の連結部52から搭載面30a側への突出量である。言い換えれば、D3は、第3接続部513において搭載面30aに最も近い部位と連結部52の搭載面30a側の面(図2では下面)との間の距離ともいえる。これによって、第1接続部511よりも第3接続部513のほうが先に回路部20に接合される可能性が高くなる。なお、D2とD3との関係については特に限定されない。 Here, in the semiconductor device 10, as shown in FIG. 2, the bus bar 50 is configured such that the first connection portion 511 is farther from the mounting surface 30a than the second and third connection portions 512 and 513 are. . Here, bus bar 50 is arranged such that surface 501 farthest from mounting surface 30a is flat and parallel to mounting surface 30a. Further, busbar 50 is substantially uniform in thickness dimension. Therefore, as shown in FIG. 2, D1<D2. D1 is the amount of protrusion of the first connection portion 511 from the connecting portion 52 toward the mounting surface 30a. In other words, D1 can also be said to be the distance between the portion of the first connecting portion 511 closest to the mounting surface 30a and the surface of the connecting portion 52 on the mounting surface 30a side (lower surface in FIG. 2). D2 is the amount of protrusion of the second connecting portion 512 from the connecting portion 52 toward the mounting surface 30a. In other words, D2 can also be said to be the distance between the portion of the second connecting portion 512 closest to the mounting surface 30a and the surface of the connecting portion 52 on the mounting surface 30a side (lower surface in FIG. 2). This increases the possibility that the second connection portion 512 will be joined to the circuit portion 20 earlier than the first connection portion 511 . Furthermore, as shown in FIG. 2, D1<D3. D3 is the amount of protrusion of the third connecting portion 513 from the connecting portion 52 toward the mounting surface 30a. In other words, D3 can also be said to be the distance between the portion of the third connecting portion 513 closest to the mounting surface 30a and the surface of the connecting portion 52 on the mounting surface 30a side (lower surface in FIG. 2). This increases the possibility that the third connection portion 513 will be joined to the circuit portion 20 earlier than the first connection portion 511 . Note that the relationship between D2 and D3 is not particularly limited.

また、半導体装置10においては、バスバー50は、第1接続部511、第2接続部512、及び第3接続部513が、第1接続対象P11、第2接続対象P12、及び第3接続対象P13にそれぞれ接合されている。特に、図2に示すように、D1+H1<D2+H2である。H1は、第1接続対象P11の搭載面30aからの突出量である。本実施形態では、第1接続対象P11は、第1半導体チップ41である。H1は、搭載面30aから、第1半導体チップ41において第1接続部511に接合される面までの距離である。ここで、第1半導体チップ41は、接合部361によって搭載面30aに取り付けられている。よって、H1は、第1半導体チップ41の厚さと、接合部361の厚さとで決まる。H2は、第2接続対象P12の搭載面30aからの突出量である。本実施形態では、第2接続対象P12は、第2半導体チップ42である。H2は、搭載面30aから、第2半導体チップ42において第2接続部512に接合される面までの距離である。ここで、第2半導体チップ42は、接合部362によって搭載面30aに取り付けられている。よって、H2は、第2半導体チップ42の厚さと、接合部362の厚さとで決まる。これによって、第1接続部511よりも第2接続部512のほうが先に回路部20に接合される可能性が高くなる。更に、図2に示すように、D1+H1<D3+H3である。H3は、第3接続対象P13の搭載面30aからの突出量である。本実施形態では、第3接続対象P13は、搭載面30aに露出する電極340である。H3は、搭載面30aから、電極340において第3接続部513に接合される面までの距離である。これによって、第1接続部511よりも第3接続部513のほうが先に回路部20に接合される可能性が高くなる。よって、H3は0である。なお、D2+H2とD3+H3との関係については特に限定されない。 In the semiconductor device 10, the bus bar 50 has the first connection portion 511, the second connection portion 512, and the third connection portion 513 connected to the first connection target P11, the second connection target P12, and the third connection target P13. are joined to each other. In particular, as shown in FIG. 2, D1+H1<D2+H2. H1 is the amount of protrusion of the first connection object P11 from the mounting surface 30a. In this embodiment, the first connection target P11 is the first semiconductor chip 41 . H1 is the distance from the mounting surface 30a to the surface of the first semiconductor chip 41 that is bonded to the first connection portion 511 . Here, the first semiconductor chip 41 is attached to the mounting surface 30 a by the bonding portion 361 . Therefore, H1 is determined by the thickness of the first semiconductor chip 41 and the thickness of the joint portion 361 . H2 is the amount of protrusion of the second connection object P12 from the mounting surface 30a. In this embodiment, the second connection target P12 is the second semiconductor chip 42 . H2 is the distance from the mounting surface 30a to the surface of the second semiconductor chip 42 that is bonded to the second connection portion 512 . Here, the second semiconductor chip 42 is attached to the mounting surface 30 a by the joints 362 . Therefore, H2 is determined by the thickness of the second semiconductor chip 42 and the thickness of the joint portion 362 . This increases the possibility that the second connection portion 512 will be joined to the circuit portion 20 earlier than the first connection portion 511 . Furthermore, as shown in FIG. 2, D1+H1<D3+H3. H3 is the amount of protrusion of the third connection object P13 from the mounting surface 30a. In this embodiment, the third connection object P13 is the electrode 340 exposed on the mounting surface 30a. H3 is the distance from the mounting surface 30a to the surface of the electrode 340 joined to the third connection portion 513 . This increases the possibility that the third connection portion 513 will be joined to the circuit portion 20 earlier than the first connection portion 511 . Therefore, H3 is 0. Note that the relationship between D2+H2 and D3+H3 is not particularly limited.

また、半導体装置10においては、バスバー50は、第1接合部材61、第2接合部材62、及び第3接合部材63によって、回路部20に接合されている。特に、図2に示すように、T1>T2である。T1は、第1接合部材61の厚さである。T2は、第2接合部材62の厚さである。更に、図2に示すように、T1>T3である。T3は、第3接合部材63の厚さである。これによって、第1接続部511よりも第2接続部512のほうが先に回路部20に接合される可能性が高くなり、かつ、第1接続部511よりも第3接続部513のほうが先に回路部20に接合される可能性が高くなる。なお、T2とT3との関係については特に限定されない。 Also, in the semiconductor device 10 , the bus bar 50 is joined to the circuit section 20 by the first joining member 61 , the second joining member 62 and the third joining member 63 . In particular, as shown in FIG. 2, T1>T2. T1 is the thickness of the first joint member 61; T2 is the thickness of the second joint member 62; Furthermore, as shown in FIG. 2, T1>T3. T3 is the thickness of the third joint member 63; As a result, the second connection portion 512 is more likely to be joined to the circuit portion 20 earlier than the first connection portion 511, and the third connection portion 513 is more likely to be connected to the circuit portion 20 than the first connection portion 511. The possibility of being joined to the circuit section 20 increases. Note that the relationship between T2 and T3 is not particularly limited.

封止部90は、ボディ80に収容される回路部20及びバスバー50を覆って封止している。封止部90は、電気絶縁性及び遮光性を有する。封止部90の材料としては、エポキシ系樹脂、マレイミド樹脂、シリコーンゲル等が挙げられる。エポキシ系樹脂は、耐熱性の観点から、ガラス転移温度が高いのが好ましい。 The sealing portion 90 covers and seals the circuit portion 20 and the bus bar 50 accommodated in the body 80 . The sealing portion 90 has electrical insulation and light shielding properties. Examples of materials for the sealing portion 90 include epoxy resin, maleimide resin, silicone gel, and the like. From the viewpoint of heat resistance, the epoxy resin preferably has a high glass transition temperature.

(2)変形例
本開示の実施形態は、上記実施形態に限定されない。上記実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下に、上記実施形態の変形例を列挙する。
(2) Modifications Embodiments of the present disclosure are not limited to the above embodiments. The above-described embodiment can be modified in various ways according to design and the like, as long as the object of the present disclosure can be achieved. Modifications of the above embodiment are listed below.

図3は、一変形例の半導体装置10Aを示す。半導体装置10Aは、バスバー50Aが、半導体装置10のバスバー50と異なる。バスバー50Aでは、第1接続部511が第2及び第3接続部512,513よりも搭載面30aから遠くなるように構成されている。ここでは、バスバー50Aは、搭載面30aから最も離れた面501が平面であって、搭載面30aと平行するように配置される。更更に、バスバー50Aは、厚さ寸法が実質的に均一である。ここで、D1<D2であり、D1<D3である。ただし、バスバー50Aでは、D1の値がバスバー50の場合よりも大きい。D1の増加は、第1接合部材61の厚さであるT1の減少によって相殺されている。よって、半導体装置10Aにおいても、D1+H1<D2+H2であり、D1+H1<D3+H3である。この結果として、T1>T2であり、T1>T3である。よって、半導体装置10Aにおいても、第1接続部511よりも第2及び第3接続部512,513のほうが先に回路部20に接合される可能性が高い。これによって、バスバー50が、回路部20に対する所望の位置から過度に傾いてしまう可能性が低減される。その結果、半導体装置10Aによれば、バスバー50Aによる電気的接続の信頼性を向上できる。 FIG. 3 shows a modified semiconductor device 10A. Semiconductor device 10</b>A has bus bar 50</b>A different from bus bar 50 of semiconductor device 10 . The bus bar 50A is configured so that the first connection portion 511 is farther from the mounting surface 30a than the second and third connection portions 512 and 513 are. Here, bus bar 50A is arranged such that surface 501 farthest from mounting surface 30a is flat and parallel to mounting surface 30a. Furthermore, bus bar 50A is substantially uniform in thickness dimension. Here, D1<D2 and D1<D3. However, in the busbar 50A, the value of D1 is larger than in the case of the busbar 50A. An increase in D1 is offset by a decrease in T1, which is the thickness of the first joint member 61. FIG. Therefore, also in the semiconductor device 10A, D1+H1<D2+H2 and D1+H1<D3+H3. This results in T1>T2 and T1>T3. Therefore, also in the semiconductor device 10A, the second and third connection portions 512 and 513 are likely to be connected to the circuit portion 20 earlier than the first connection portion 511 is. This reduces the possibility that the bus bar 50 will be excessively tilted from the desired position relative to the circuit portion 20 . As a result, according to the semiconductor device 10A, the reliability of the electrical connection by the bus bar 50A can be improved.

図3の変形例においても、実装基板30は、絶縁基板310と、絶縁基板310の厚さ方向の第1面310aに形成される第1導体層320と、絶縁基板310の厚さ方向の第2面310bに形成される第2導体層330とを含む。そして、第1導体層320における絶縁基板310とは反対側の面が搭載面30aを構成している。ここで、第1導体層320と第2導体層330とは、全体として、厚さ及び外周形状が等しい。そして、第1導体層320及び第2導体層330は、絶縁基板310の厚さ方向において重複する位置にある。ただし、第1導体層320は、第1部位320aと、第2部位320bとで構成されている。よって、第1導体層320の体積は、第1部位320aの体積と第2部位320bの体積との合計である。この場合、第1導体層320は、第2導体層330よりも体積が小さい。そして、この場合に、実装基板30に熱が加えられた際には、第1導体層320よりも第2導体層330のほうが変形の度合いが大きくなる。これによって、図4のように、実装基板30は、第1導体層320側が凹面となるように反りやすくなる。この場合には、第1接続対象P11よりも第2及び第3接続対象P12,P13がバスバー50Aに近付くことになる。よって、第1接続部511よりも第2及び第3接続部512,513のほうが先に回路部20に接合される可能性が高くなる。これによって、バスバー50Aが、回路部20に対する所望の位置から過度に傾いてしまう可能性が低減される。その結果、半導体装置10Aによれば、バスバー50Aによる電気的接続の信頼性を向上できる。 3, the mounting substrate 30 includes an insulating substrate 310, a first conductor layer 320 formed on the first surface 310a in the thickness direction of the insulating substrate 310, and a first conductor layer 320 formed on the first surface 310a in the thickness direction of the insulating substrate 310. and a second conductor layer 330 formed on the second surface 310b. The surface of the first conductor layer 320 opposite to the insulating substrate 310 forms a mounting surface 30a. Here, the first conductor layer 320 and the second conductor layer 330 have the same thickness and the same outer shape as a whole. The first conductor layer 320 and the second conductor layer 330 are located at overlapping positions in the thickness direction of the insulating substrate 310 . However, the first conductor layer 320 is composed of a first portion 320a and a second portion 320b. Therefore, the volume of the first conductor layer 320 is the sum of the volume of the first portion 320a and the volume of the second portion 320b. In this case, the first conductor layer 320 has a smaller volume than the second conductor layer 330 . In this case, when heat is applied to the mounting substrate 30 , the degree of deformation of the second conductor layer 330 is greater than that of the first conductor layer 320 . As a result, as shown in FIG. 4, the mounting substrate 30 tends to warp so that the first conductor layer 320 side becomes a concave surface. In this case, the second and third connection targets P12 and P13 are closer to the bus bar 50A than the first connection target P11. Therefore, the second and third connection portions 512 and 513 are more likely to be connected to the circuit portion 20 earlier than the first connection portion 511 . This reduces the possibility that the bus bar 50A will be excessively tilted from the desired position with respect to the circuit section 20. FIG. As a result, according to the semiconductor device 10A, the reliability of the electrical connection by the bus bar 50A can be improved.

なお、第1導体層320は必ずしも、第1部位320aと第2部位320b都のように複数の部位で構成されている必要はない。第1導体層320が複数の部位で構成されるか単一の部位で構成されるかは、半導体装置10Aの回路構成によって適宜決定され得る。ここで、第1導体層320が単一の部位で構成される場合であっても、第1導体層320は、第2導体層330よりも体積が小さいとよい。例えば、図5に示すように、第2導体層330は、第1導体層320よりも外周形状が大きくてよく、これによって第2導体層330の体積が、第1導体層320より大きくなっていてもよい。この場合も、実装基板30に熱が加えられた際には、実装基板30は、第1導体層320側が凹面となるように反りやすくなる。そのため、同様に、第1接続部511よりも第2及び第3接続部512,513のほうが先に回路部20に接合される可能性が高くなる。これによって、バスバー50Aが、回路部20に対する所望の位置から過度に傾いてしまう可能性が低減される。その結果、半導体装置10Aによれば、バスバー50Aによる電気的接続の信頼性を向上できる。 Note that the first conductor layer 320 does not necessarily have to be composed of a plurality of parts such as the first part 320a and the second part 320b. Whether the first conductor layer 320 is composed of a plurality of parts or composed of a single part can be appropriately determined according to the circuit configuration of the semiconductor device 10A. Here, even if the first conductor layer 320 is composed of a single portion, the volume of the first conductor layer 320 is preferably smaller than that of the second conductor layer 330 . For example, as shown in FIG. 5, the second conductor layer 330 may have a larger perimeter shape than the first conductor layer 320, thereby making the second conductor layer 330 larger in volume than the first conductor layer 320. may Also in this case, when heat is applied to the mounting substrate 30, the mounting substrate 30 tends to warp such that the first conductor layer 320 side becomes a concave surface. Therefore, similarly, the second and third connection portions 512 and 513 are likely to be joined to the circuit portion 20 earlier than the first connection portion 511 . This reduces the possibility that the bus bar 50A will be excessively tilted from the desired position with respect to the circuit section 20. FIG. As a result, according to the semiconductor device 10A, the reliability of the electrical connection by the bus bar 50A can be improved.

図6は、一変形例の半導体装置10Bを示す。半導体装置10Bは、バスバー50Bが、半導体装置10のバスバー50と異なる。バスバー50Bは、回路部20の搭載面30a上にある複数の接続対象P10を電気的に接続するために用いられる。半導体装置10Bでは、複数の接続対象P10は、第1接続対象P11と、第2接続対象P12と、第3接続対象P13と、第4接続対象P14と、第5接続対象P15とを含む。第1接続対象P11は、回路部20の第1半導体チップ41である。第2接続対象P12は、回路部20の第2半導体チップ42である。第3接続対象P13は、回路部20の電極340である。また、第4接続対象P14及び第5接続対象P15は回路部20の電極340(343,343)である。電極342は、第1導体層320の第2部位320bにあって、実装基板30の幅方向(図6の上下方向)において、第2接続対象P12と一列に並んでいる。電極343は、第1導体層320の第1部位320aにあって、実装基板30の長さ方向において第1接続対象P11、第2接続対象P12、及び第3接続対象P13と一列に並んでいる。電極343は、第2接続対象P12における第1接続対象P11と反対側にある。 FIG. 6 shows a modified semiconductor device 10B. The semiconductor device 10B has a busbar 50B different from the busbar 50 of the semiconductor device 10 . The bus bar 50B is used to electrically connect a plurality of connection targets P10 on the mounting surface 30a of the circuit section 20. FIG. In the semiconductor device 10B, the plurality of connection objects P10 include a first connection object P11, a second connection object P12, a third connection object P13, a fourth connection object P14, and a fifth connection object P15. The first connection target P11 is the first semiconductor chip 41 of the circuit section 20 . The second connection target P12 is the second semiconductor chip 42 of the circuit section 20 . The third connection target P13 is the electrode 340 of the circuit section 20 . Further, the fourth connection target P14 and the fifth connection target P15 are the electrodes 340 (343, 343) of the circuit section 20. As shown in FIG. The electrode 342 is located at the second portion 320b of the first conductor layer 320 and is aligned with the second connection target P12 in the width direction of the mounting board 30 (vertical direction in FIG. 6). The electrode 343 is located at the first portion 320a of the first conductor layer 320 and is aligned with the first connection object P11, the second connection object P12, and the third connection object P13 in the length direction of the mounting substrate 30. . The electrode 343 is on the opposite side of the second connection object P12 to the first connection object P11.

バスバー50Bは、複数の接続部51と、連結部52,53とを備える。複数の接続部51は、複数の接続対象P10に導電性を有する複数の接合部材60を介して接続される。複数の接続部51は、第1接続部511と、第2接続部512と、第3接続部513と、第4接続部514と、第5接続部515とを含む。ここで、連結部52は、複数の接続部51のうち、第1接続部511、第2接続部512、第3接続部513、及び、第5接続部515を連結する。連結部53は、連結部52の幅方向に延び、連結部52と第4接続部514とを連結する。よって、バスバー50Bは、全体として、L字形である。 The busbar 50B includes a plurality of connection portions 51 and connecting portions 52 and 53. As shown in FIG. The plurality of connection portions 51 are connected to the plurality of connection targets P10 via the plurality of conductive joint members 60 . The multiple connection portions 51 include a first connection portion 511 , a second connection portion 512 , a third connection portion 513 , a fourth connection portion 514 and a fifth connection portion 515 . Here, the connecting portion 52 connects the first connecting portion 511 , the second connecting portion 512 , the third connecting portion 513 , and the fifth connecting portion 515 among the plurality of connecting portions 51 . The connecting portion 53 extends in the width direction of the connecting portion 52 and connects the connecting portion 52 and the fourth connecting portion 514 . Therefore, the busbar 50B is L-shaped as a whole.

このように、バスバー50Bは、第1~第3接続部511,512,513に加えて、更に、追加の接続部(第4接続部514及び第5接続部515)を備える。つまり、バスバー50Bは、必ずしも、第1~第3接続部511,512,513のみを有する構成に限定されない。ここで、第5接続部515は、連結部52の長さ方向において、第2接続部512における第1接続部511とは反対側にある外側接続部となる。つまり、複数の接続部51は、連結部52の長さ方向において、第2又は第3接続部における第1接続部とは反対側にある外側接続部を含んでいてもよい。一方で、接続部515が第2接続部として機能するとすれば、接続部512は、連結部52の長さ方向において、第2及び第3接続部515,513の間にある内側接続部となる。つまり、複数の接続部51は、連結部52の長さ方向において、第2及び第3接続部の間にある内側接続部を含んでいてもよい。更に、複数の接続部51は、連結部52の長さ方向に交差する方向(例えば、幅方向)おいて、第1~第3接続部の何れかと並ぶ隣接接続部(接続部514)を含んでいてもよい。 Thus, the bus bar 50B further includes additional connection portions (fourth connection portion 514 and fifth connection portion 515) in addition to the first to third connection portions 511, 512, and 513. FIG. In other words, the bus bar 50B is not necessarily limited to the configuration having only the first to third connection portions 511, 512, and 513. FIG. Here, the fifth connection portion 515 is an outer connection portion on the opposite side of the second connection portion 512 to the first connection portion 511 in the longitudinal direction of the connecting portion 52 . That is, the plurality of connecting portions 51 may include an outer connecting portion on the opposite side of the first connecting portion in the second or third connecting portion in the length direction of the connecting portion 52 . On the other hand, if the connecting portion 515 functions as the second connecting portion, the connecting portion 512 becomes the inner connecting portion between the second and third connecting portions 515 and 513 in the longitudinal direction of the connecting portion 52. . That is, the plurality of connecting portions 51 may include an inner connecting portion between the second and third connecting portions in the longitudinal direction of the connecting portion 52 . Further, the plurality of connecting portions 51 includes adjacent connecting portions (connecting portions 514) aligned with any of the first to third connecting portions in a direction (eg, width direction) crossing the length direction of the connecting portion 52. You can stay.

一変形例では、半導体装置10は、バスバー50の他にも、回路部20の回路部品や電極等を電気的に接続する導電部材を含んでいてもよい。このような導電部材は、バスバーにより構成されてもよいし、導電端子とCuワイヤとを含んでもよいし、ワイヤであってもよい。なお、導電部材の材料としては、Cu-Mo、CMC、CICが挙げられる。 In a modified example, the semiconductor device 10 may include, in addition to the bus bar 50 , conductive members that electrically connect circuit components, electrodes, and the like of the circuit section 20 . Such a conductive member may be configured by a bus bar, may include a conductive terminal and a Cu wire, or may be a wire. Materials for the conductive member include Cu—Mo, CMC, and CIC.

上記実施形態では、実装基板30の厚さ方向からの平面視における実装基板30の外周形状は、長方形状であるが、これに限らず、例えば、正方形状であってもよい。 In the above-described embodiment, the outer peripheral shape of the mounting substrate 30 in plan view from the thickness direction of the mounting substrate 30 is rectangular, but is not limited to this, and may be square, for example.

上記実施形態の半導体装置10の構成は、バスバーを備える電気装置にも適用可能である。つまり、半導体チップを備えていなくてもバスバーを備える装置であれば、本開示の技術的思想は適用可能である。 The configuration of the semiconductor device 10 of the above embodiment can also be applied to an electrical device having a busbar. In other words, the technical concept of the present disclosure can be applied to any device that does not have a semiconductor chip but has a bus bar.

(3)態様
上記実施形態及び変形例から明らかなように、本開示は、下記の態様を含む。以下では、実施形態との対応関係を明示するためだけに、符号を括弧付きで付している。
(3) Aspects As is clear from the above embodiments and modifications, the present disclosure includes the following aspects. In the following, reference numerals are attached with parentheses only for the purpose of clarifying correspondence with the embodiments.

第1の態様は、半導体装置(10;10A;10B)であって、回路部(20)と、バスバー(50;50A;50B)とを備える。前記回路部(20)は、搭載面(30a)を有する実装基板(30)、及び前記実装基板(30)の搭載面(30a)に配置された半導体チップ(40)を有する。前記バスバー(50;50A;50B)は、前記搭載面(30a)上にある複数の接続対象(P10)に導電性を有する複数の接合部材(60)を介して接続される複数の接続部(51)、及び前記複数の接続部(51)を連結する連結部(52)を有する。前記複数の接続部(51)は、第1接続部(511)と、前記連結部(52)の長さ方向において前記第1接続部(511)の両側にある第2及び第3接続部(512,513)とを含む。前記第1接続部(511)は、前記第2及び第3接続部(512,513)よりも前記搭載面(30a)から遠い。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A first aspect is a semiconductor device (10; 10A; 10B) comprising a circuit section (20) and bus bars (50; 50A; 50B). The circuit section (20) has a mounting substrate (30) having a mounting surface (30a) and a semiconductor chip (40) arranged on the mounting surface (30a) of the mounting substrate (30). The bus bar (50; 50A; 50B) includes a plurality of connection portions ( 51), and a connecting portion (52) connecting the plurality of connecting portions (51). The plurality of connecting portions (51) includes a first connecting portion (511) and second and third connecting portions ( 512, 513). The first connecting portion (511) is farther from the mounting surface (30a) than the second and third connecting portions (512, 513). According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第2の態様は、第1の態様に基づく半導体装置(10B)である。第2の態様では、前記複数の接続部(51)は、前記連結部(52)の長さ方向において、前記第2又は第3接続部(512,513)における前記第1接続部(511)とは反対側にある外側接続部(515)を含む。この態様によれば、バスバー(50B)による電気的接続の信頼性を向上できる。 A second aspect is a semiconductor device (10B) based on the first aspect. In the second aspect, the plurality of connecting portions (51) are arranged such that the first connecting portion (511) in the second or third connecting portion (512, 513) in the length direction of the connecting portion (52) and an outer connection (515) on the opposite side. According to this aspect, the reliability of the electrical connection by the bus bar (50B) can be improved.

第3の態様は、第1又は第2の態様に基づく半導体装置(10B)である。第3の態様では、前記複数の接続部(51)は、前記連結部(52)の長さ方向において、前記第2及び第3接続部(512,513)の間にある内側接続部(512)を含む。この態様によれば、バスバー(50B)による電気的接続の信頼性を向上できる。 A third aspect is a semiconductor device (10B) based on the first or second aspect. In a third aspect, the plurality of connecting portions (51) are arranged in an inner connecting portion (512) between the second and third connecting portions (512, 513) in the length direction of the connecting portion (52). )including. According to this aspect, the reliability of the electrical connection by the bus bar (50B) can be improved.

第4の態様は、第1~第3の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第4の態様では、前記連結部(52)は、直線状である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A fourth aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to third aspects. In a fourth aspect, the connecting portion (52) is linear. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第5の態様は、第1~第4の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第5の態様では、前記実装基板(30)は、長さを有する。前記連結部(52)の長さ方向は、前記実装基板(30)の長さ方向に一致する。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A fifth aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to fourth aspects. In a fifth aspect, the mounting board (30) has a length. The length direction of the connecting portion (52) coincides with the length direction of the mounting board (30). According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第6の態様は、第1~第5の態様のいずれか一つに基づく半導体装置(10A)である。第6の態様では、前記実装基板(30)は、絶縁基板(310)と、前記絶縁基板(310)の厚さ方向の第1面(310a)に形成される第1導体層(320)と、前記絶縁基板(310)の厚さ方向の第2面(310b)に形成される第2導体層(330)とを含む。前記第1導体層(320)における前記絶縁基板(310)とは反対側の面が前記搭載面(30a)を構成する。前記第1導体層(320)は、前記第2導体層(330)よりも体積が小さい。この態様によれば、バスバー(50A)による電気的接続の信頼性を向上できる。 A sixth aspect is a semiconductor device (10A) based on any one of the first to fifth aspects. In the sixth aspect, the mounting substrate (30) comprises an insulating substrate (310) and a first conductor layer (320) formed on a first surface (310a) in the thickness direction of the insulating substrate (310). , and a second conductor layer (330) formed on a second surface (310b) in the thickness direction of the insulating substrate (310). The surface of the first conductor layer (320) opposite to the insulating substrate (310) constitutes the mounting surface (30a). The first conductor layer (320) has a smaller volume than the second conductor layer (330). According to this aspect, the reliability of the electrical connection by the bus bar (50A) can be improved.

第7の態様は、第1~第6の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第7の態様では、前記第1接続部(511)の前記連結部(52)から前記搭載面(30a)側への突出量をD1、前記第2接続部(512)の前記連結部(52)から前記搭載面(30a)側への突出量をD2とすると、D1<D2である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A seventh aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to sixth aspects. In the seventh aspect, the amount of protrusion of the first connecting portion (511) from the connecting portion (52) to the mounting surface (30a) is D1, and the connecting portion (52) of the second connecting portion (512) ) toward the mounting surface (30a), D1<D2. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第8の態様は、第7の態様に基づく半導体装置(10;10A;10B)である。第8の態様では、前記第3接続部(513)の前記連結部(52)から前記搭載面(30a)側への突出量をD3とすると、D1<D3である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 An eighth aspect is a semiconductor device (10; 10A; 10B) based on the seventh aspect. In the eighth aspect, D1<D3, where D3 is the amount of protrusion of the third connecting portion (513) from the connecting portion (52) toward the mounting surface (30a). According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第9の態様は、第1~第6の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第9の態様では、前記複数の接続対象(P10)は、前記第1接続部(511)に接合される第1接続対象(P11)と、前記第2接続部(512)に接合される第2接続対象(P12)とを含む。前記第1接続部(511)の前記連結部(52)から前記搭載面(30a)側への突出量をD1、前記第1接続対象(P11)の前記搭載面(30a)からの突出量をH1、前記第2接続部(512)の前記連結部(52)から前記搭載面(30a)側への突出量をD2、前記第2接続対象(P12)の前記搭載面(30a)からの突出量をH2とすると、D1+H1<D2+H2である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A ninth aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to sixth aspects. In the ninth aspect, the plurality of connection objects (P10) include a first connection object (P11) joined to the first connection portion (511) and a second connection object (P11) joined to the second connection portion (512). 2 connection target (P12). The amount of protrusion of the first connecting portion (511) from the connecting portion (52) to the mounting surface (30a) is D1, and the amount of protrusion of the first connection object (P11) from the mounting surface (30a) is H1, the amount of protrusion of the second connecting part (512) from the connecting part (52) toward the mounting surface (30a) is D2, the protrusion of the second connection object (P12) from the mounting surface (30a) If the amount is H2, then D1+H1<D2+H2. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第10の態様は、第9の態様に基づく半導体装置(10;10A;10B)である。第10の態様では、前記回路部(20)は、前記搭載面(30a)に配置された複数の前記半導体チップ(40)を有する。前記複数の半導体チップ(40)は、前記第1接続対象(P11)となる第1半導体チップ(41)と、前記第2接続対象(P12)となる第2半導体チップ(42)とを含む。H1は、前記搭載面(30a)から、前記第1半導体チップ(41)において前記第1接続部(511)に接合される面までの距離である。H2は、前記搭載面(30a)から、前記第2半導体チップ(42)において前記第2接続部(512)に接合される面までの距離である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A tenth aspect is a semiconductor device (10; 10A; 10B) based on the ninth aspect. In a tenth aspect, the circuit section (20) has a plurality of the semiconductor chips (40) arranged on the mounting surface (30a). The plurality of semiconductor chips (40) include a first semiconductor chip (41) to be the first connection target (P11) and a second semiconductor chip (42) to be the second connection target (P12). H1 is the distance from the mounting surface (30a) to the surface of the first semiconductor chip (41) that is bonded to the first connection portion (511). H2 is the distance from the mounting surface (30a) to the surface of the second semiconductor chip (42) that is joined to the second connection portion (512). According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第11の態様は、第9又は第10の態様に基づく半導体装置(10;10A;10B)である。第11の態様では、前記複数の接続対象(P10)は、前記第3接続部(513)に接合される第3接続対象(P13)を含む。前記第3接続部(513)の前記連結部(52)からの前記搭載面(30a)側への突出量をD3、前記第3接続対象(P13)の前記搭載面(30a)からの突出量をH3とすると、D1+H1<D3+H3である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 An eleventh aspect is a semiconductor device (10; 10A; 10B) according to the ninth or tenth aspect. In the eleventh aspect, the plurality of connection objects (P10) includes a third connection object (P13) joined to the third connection portion (513). The amount of protrusion of the third connecting portion (513) from the connecting portion (52) toward the mounting surface (30a) is D3, and the amount of protrusion of the third connection object (P13) from the mounting surface (30a) is H3, D1+H1<D3+H3. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第12の態様は、第11の態様に基づく半導体装置(10;10A;10B)である。第12の態様では、前記第3接続対象(P13)は、前記搭載面(30a)に露出する電極(340)である。H3は、0である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A twelfth aspect is a semiconductor device (10; 10A; 10B) based on the eleventh aspect. In the twelfth aspect, the third connection object (P13) is an electrode (340) exposed on the mounting surface (30a). H3 is zero. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第13の態様は、第1~第6の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第13の態様では、前記複数の接続対象(P10)は、前記第1接続部(511)に接合される第1接続対象(P11)と、前記第2接続部(512)に接合される第2接続対象(P12)とを含む。前記複数の接合部材(60)は、前記第1接続部(511)と前記第1接続対象(P11)とを接合する第1接合部材(61)と、前記第2接続部(512)と前記第2接続対象(P12)とを接合する第2接合部材(62)とを含む。前記第1接合部材(61)の厚さをT1、前記第2接合部材(62)の厚さをT2とすると、T1>T2である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A thirteenth aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to sixth aspects. In the thirteenth aspect, the plurality of connection objects (P10) include a first connection object (P11) joined to the first connection portion (511) and a second connection object (P11) joined to the second connection portion (512). 2 connection target (P12). The plurality of joint members (60) includes a first joint member (61) that joins the first connection portion (511) and the first connection object (P11), the second connection portion (512) and the and a second joint member (62) that joins the second connection object (P12). Assuming that the thickness of the first joint member (61) is T1 and the thickness of the second joint member (62) is T2, T1>T2. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第14の態様は、第13の態様に基づく半導体装置(10;10A;10B)である。第14の態様では、前記複数の接続対象(P10)は、前記第3接続部(513)に接合される第3接続対象(P13)を含む。前記複数の接合部材(60)は、前記第3接続部(513)と前記第3接続対象(P13)とを接合する第3接合部材(63)を含む。前記第3接合部材(63)の厚さをT3とすると、T1>T3である。この態様によれば、バスバー(50;50A;50B)による電気的接続の信頼性を向上できる。 A fourteenth aspect is a semiconductor device (10; 10A; 10B) based on the thirteenth aspect. In the fourteenth aspect, the plurality of connection objects (P10) includes a third connection object (P13) joined to the third connection portion (513). The plurality of joint members (60) includes a third joint member (63) that joins the third connection portion (513) and the third connection object (P13). Assuming that the thickness of the third joint member (63) is T3, T1>T3. According to this aspect, the reliability of the electrical connection by the busbars (50; 50A; 50B) can be improved.

第15の態様は、第1~第14の態様のいずれか一つに基づく半導体装置(10;10A;10B)である。第15の態様では、前記半導体装置(10;10A;10B)は、前記回路部(20)及び前記バスバー(50;50A;50B)を収容するボディ(80)を更に備える。前記バスバー(50;50A;50B)は、前記ボディ(80)には支持されていない。この態様によれば、ボディ(80)と回路部(20)との位置の変化(特に、半導体装置の厚さ方向の位置の変化に起因する影響をバスバー(50;50A;50B)が受けにくくなる。 A fifteenth aspect is a semiconductor device (10; 10A; 10B) based on any one of the first to fourteenth aspects. In a fifteenth aspect, the semiconductor device (10; 10A; 10B) further includes a body (80) housing the circuit section (20) and the busbars (50; 50A; 50B). The busbars (50; 50A; 50B) are not supported by the body (80). According to this aspect, the busbars (50; 50A; 50B) are less likely to be affected by changes in position between the body (80) and the circuit section (20) (especially changes in position in the thickness direction of the semiconductor device). Become.

10,10A,10B 半導体装置
20 回路部
30 実装基板
30a 搭載面
310 絶縁基板
310a 第1面
310b 第2面
320 第1導体層
330 第2導体層
340 電極
40 半導体チップ
41 第1半導体チップ
42 第2半導体チップ
P10 接続対象
P11 第1接続対象
P12 第2接続対象
P13 第3接続対象
50,50A,50B バスバー
51 接続部
511 第1接続部
512 第2接続部(内側接続部)
513 第3接続部
515 外側接続部
52 連結部
60 接合部材
61 第1接合部材
62 第2接合部材
63 第3接合部材
80 ボディ
10, 10A, 10B semiconductor device 20 circuit section 30 mounting substrate 30a mounting surface 310 insulating substrate 310a first surface 310b second surface 320 first conductor layer 330 second conductor layer 340 electrode 40 semiconductor chip 41 first semiconductor chip 42 second second Semiconductor chip P10 Connection object P11 First connection object P12 Second connection object P13 Third connection object 50, 50A, 50B Bus bar 51 Connection part 511 First connection part 512 Second connection part (inner connection part)
513 third connecting portion 515 outer connecting portion 52 connecting portion 60 joining member 61 first joining member 62 second joining member 63 third joining member 80 body

Claims (15)

搭載面を有する実装基板、及び前記実装基板の搭載面に配置された半導体チップを有する回路部と、
前記搭載面上にある複数の接続対象に導電性を有する複数の接合部材を介して接続される複数の接続部、及び前記複数の接続部を連結する連結部を有するバスバーと、
を備え、
前記複数の接続部は、第1接続部と、前記連結部の長さ方向において前記第1接続部の両側にある第2及び第3接続部とを含み、
前記第1接続部は、前記第2及び第3接続部よりも前記搭載面から遠い、
半導体装置。
a mounting substrate having a mounting surface, and a circuit section having a semiconductor chip arranged on the mounting surface of the mounting substrate;
a bus bar having a plurality of connection portions connected to a plurality of connection objects on the mounting surface via a plurality of conductive joint members, and a connecting portion connecting the plurality of connection portions;
with
the plurality of connecting portions includes a first connecting portion and second and third connecting portions on both sides of the first connecting portion in the length direction of the connecting portion;
the first connection portion is farther from the mounting surface than the second and third connection portions;
semiconductor device.
前記複数の接続部は、前記連結部の長さ方向において、前記第2又は第3接続部における前記第1接続部とは反対側にある外側接続部を含む、
請求項1の半導体装置。
The plurality of connecting portions includes an outer connecting portion on the opposite side of the second or third connecting portion from the first connecting portion in the length direction of the connecting portion.
2. The semiconductor device of claim 1.
前記複数の接続部は、前記連結部の長さ方向において、前記第2及び第3接続部の間にある内側接続部を含む、
請求項1又は2の半導体装置。
wherein the plurality of connecting portions includes an inner connecting portion between the second and third connecting portions along the length of the connecting portion;
3. The semiconductor device according to claim 1 or 2.
前記連結部は、直線状である、
請求項1~3のいずれか一つの半導体装置。
The connecting part is linear,
A semiconductor device according to any one of claims 1 to 3.
前記実装基板は、長さを有し、
前記連結部の長さ方向は、前記実装基板の長さ方向に一致する、
請求項1~4のいずれか一つの半導体装置。
The mounting board has a length,
The length direction of the connecting portion matches the length direction of the mounting substrate,
A semiconductor device according to any one of claims 1 to 4.
前記実装基板は、
絶縁基板と、
前記絶縁基板の厚さ方向の第1面に形成される第1導体層と、
前記絶縁基板の厚さ方向の第2面に形成される第2導体層と、
を含み、
前記第1導体層における前記絶縁基板とは反対側の面が前記搭載面を構成し、
前記第1導体層は、前記第2導体層よりも体積が小さい、
請求項1~5のいずれか一つの半導体装置。
The mounting board is
an insulating substrate;
a first conductor layer formed on a first surface in the thickness direction of the insulating substrate;
a second conductor layer formed on the second surface in the thickness direction of the insulating substrate;
including
a surface of the first conductor layer opposite to the insulating substrate constitutes the mounting surface;
The first conductor layer has a smaller volume than the second conductor layer,
A semiconductor device according to any one of claims 1 to 5.
前記第1接続部の前記連結部から前記搭載面側への突出量をD1、
前記第2接続部の前記連結部から前記搭載面側への突出量をD2とすると、
D1<D2である、
請求項1~6のいずれか一つの半導体装置。
D1 is the amount of protrusion of the first connection portion from the connection portion toward the mounting surface;
Assuming that the amount of protrusion of the second connecting portion from the connecting portion toward the mounting surface side is D2,
D1<D2,
The semiconductor device according to any one of claims 1-6.
前記第3接続部の前記連結部から前記搭載面側への突出量をD3とすると、
D1<D3である、
請求項7の半導体装置。
Assuming that the amount of protrusion of the third connecting portion from the connecting portion toward the mounting surface side is D3,
D1<D3,
8. The semiconductor device of claim 7.
前記複数の接続対象は、前記第1接続部に接合される第1接続対象と、前記第2接続部に接合される第2接続対象とを含み、
前記第1接続部の前記連結部から前記搭載面側への突出量をD1、
前記第1接続対象の前記搭載面からの突出量をH1、
前記第2接続部の前記連結部から前記搭載面側への突出量をD2、
前記第2接続対象の前記搭載面からの突出量をH2とすると、
D1+H1<D2+H2である、
請求項1~6のいずれか一つの半導体装置。
The plurality of connection objects includes a first connection object joined to the first connection portion and a second connection object joined to the second connection portion,
D1 is the amount of protrusion of the first connection portion from the connection portion toward the mounting surface;
H1 is the amount of protrusion of the first connection target from the mounting surface;
D2 is the amount of protrusion of the second connection portion from the connecting portion toward the mounting surface;
Assuming that the amount of protrusion of the second connection target from the mounting surface is H2,
D1+H1<D2+H2,
The semiconductor device according to any one of claims 1-6.
前記回路部は、前記搭載面に配置された複数の前記半導体チップを有し、
前記複数の半導体チップは、前記第1接続対象となる第1半導体チップと、前記第2接続対象となる第2半導体チップとを含み、
H1は、前記搭載面から、前記第1半導体チップにおいて前記第1接続部に接合される面までの距離であり、
H2は、前記搭載面から、前記第2半導体チップにおいて前記第2接続部に接合される面までの距離である、
請求項9の半導体装置。
The circuit section has a plurality of the semiconductor chips arranged on the mounting surface,
The plurality of semiconductor chips includes a first semiconductor chip to be the first connection target and a second semiconductor chip to be the second connection target,
H1 is the distance from the mounting surface to the surface of the first semiconductor chip that is bonded to the first connecting portion;
H2 is the distance from the mounting surface to the surface of the second semiconductor chip that is bonded to the second connecting portion;
10. The semiconductor device of claim 9.
前記複数の接続対象は、前記第3接続部に接合される第3接続対象を含み、
前記第3接続部の前記連結部からの前記搭載面側への突出量をD3、
前記第3接続対象の前記搭載面からの突出量をH3とすると、
D1+H1<D3+H3である、
請求項9又は10の半導体装置。
The plurality of connection objects include a third connection object joined to the third connection portion,
D3 is the amount of protrusion of the third connecting portion from the connecting portion toward the mounting surface side;
Assuming that the amount of protrusion of the third connection target from the mounting surface is H3,
D1+H1<D3+H3,
11. The semiconductor device according to claim 9 or 10.
前記第3接続対象は、前記搭載面に露出する電極であり、
H3は、0である、
請求項11の半導体装置。
the third connection object is an electrode exposed on the mounting surface;
H3 is 0;
12. The semiconductor device of claim 11.
前記複数の接続対象は、前記第1接続部に接合される第1接続対象と、前記第2接続部に接合される第2接続対象とを含み、
前記複数の接合部材は、前記第1接続部と前記第1接続対象とを接合する第1接合部材と、前記第2接続部と前記第2接続対象とを接合する第2接合部材とを含み、
前記第1接合部材の厚さをT1、
前記第2接合部材の厚さをT2とすると、
T1>T2である、
請求項1~6のいずれか一つの半導体装置。
The plurality of connection objects includes a first connection object joined to the first connection portion and a second connection object joined to the second connection portion,
The plurality of joint members include a first joint member that joins the first connection portion and the first connection object, and a second joint member that joins the second connection portion and the second connection object. ,
the thickness of the first joint member is T1;
Assuming that the thickness of the second joint member is T2,
T1>T2,
The semiconductor device according to any one of claims 1-6.
前記複数の接続対象は、前記第3接続部に接合される第3接続対象を含み、
前記複数の接合部材は、前記第3接続部と前記第3接続対象とを接合する第3接合部材を含み、
前記第3接合部材の厚さをT3とすると、
T1>T3である、
請求項13の半導体装置。
The plurality of connection objects include a third connection object joined to the third connection portion,
the plurality of joint members include a third joint member that joins the third connection portion and the third connection object;
Assuming that the thickness of the third joint member is T3,
T1>T3,
14. The semiconductor device of claim 13.
前記回路部及び前記バスバーを収容するボディを更に備え、
前記バスバーは、前記ボディには支持されていない、
請求項1~14のいずれか一つの半導体装置。
further comprising a body that accommodates the circuit unit and the bus bar;
The busbar is not supported by the body,
The semiconductor device according to any one of claims 1-14.
JP2020006372A 2020-01-17 2020-01-17 Semiconductor device Pending JP2023018165A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020006372A JP2023018165A (en) 2020-01-17 2020-01-17 Semiconductor device
PCT/JP2020/048900 WO2021145206A1 (en) 2020-01-17 2020-12-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020006372A JP2023018165A (en) 2020-01-17 2020-01-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2023018165A true JP2023018165A (en) 2023-02-08

Family

ID=76863712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020006372A Pending JP2023018165A (en) 2020-01-17 2020-01-17 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2023018165A (en)
WO (1) WO2021145206A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388661B2 (en) * 2009-04-03 2014-01-15 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP6331294B2 (en) * 2013-09-02 2018-05-30 株式会社ジェイテクト Semiconductor device
CN109478521B (en) * 2016-07-26 2022-10-11 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
JP6891621B2 (en) * 2017-04-27 2021-06-18 富士電機株式会社 Semiconductor devices and methods for manufacturing semiconductor devices

Also Published As

Publication number Publication date
WO2021145206A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US7859079B2 (en) Power semiconductor device
CN101452925B (en) Semiconductor device
CN103314437B (en) Power semiconductor modular and power unit device
CN107195623A (en) A kind of two-side radiation high-reliability power module
JP2013219267A (en) Power module
JP7725758B1 (en) Semiconductor device and method for manufacturing the same
CN209896058U (en) Power semiconductor device and package
JP4403665B2 (en) Semiconductor device
CN102683301A (en) Semiconductor device including a base plate
JP2002314038A (en) Power semiconductor module
CN110914975B (en) power semiconductor module
JP3740329B2 (en) Component mounting board
JP7237647B2 (en) Circuit boards and electronic devices
CN114080672A (en) Semiconductor device with a plurality of semiconductor chips
JP2021114537A (en) Semiconductor device
JP7055151B2 (en) Semiconductor module
JP2009164647A (en) Semiconductor device
CN117529808A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN113348554B (en) Power semiconductor devices
JP2023018165A (en) Semiconductor device
JP5075368B2 (en) Power semiconductor module with a bowl-shaped base body
US20250246526A1 (en) Semiconductor module
CN216749898U (en) Packaging structure of power semiconductor
JP7169771B2 (en) Resistor
JP2025071721A (en) Power Conversion Equipment