JP2022540568A - プラズマ処理設備のためのアーク抑制装置 - Google Patents

Abstract

本開示は、半導体処理のためにプラズマを活用するシステムに特に適用可能なプラズマ発生システムに関する。本開示と一致するプラズマ発生システムは、高周波発生器に結合されたアーク抑制装置を含む。アーク装置は、トリガ信号に関わるスイッチを含む。加えて、アーク装置は、スイッチセットにより連結される電力散逸器であって、スイッチセットが連結するときに、蓄積されたエネルギー及び供給されたエネルギーの両方を散逸する、電力散逸器を含む。また、アーク抑制装置は、電力散逸器に結合されたインピーダンス変成器であって、スイッチが電力散逸器と連動して連結されるときに、装置の入力で反射係数を下げるインピーダンス変換を実行する、インピーダンス変成器を含む。プラズマ発生システムは、高周波発生器に結合された整合回路網と、整合回路網に結合されたプラズマチャンバとをさらに含む。【選択図】図１

Description

（関連出願の相互参照）
本出願は、２０１９年６月２８日に出願された米国仮出願第１６／４５６，５９８号の優先権を主張し、その内容は、参照により本明細書に組み込まれる。

プラズマ蒸着プロセスの間に起こるプラズマアーク事象（Plasma arc events）は、半導体ウェハ上での集積回路の製造において歩留まりを下げる欠陥を引き起こすことがある。プラズマアーク事象は、低インピーダンス接続から空気（air）中を通る電気システムにおけるグランド（ground）又は他の相電圧への放電の一種に似た閃光及び熱をしばしばもたらす。さらに、プラズマアーク事象は、相導体間、相導体と中性導体との間、又は相導体と接地点との間の故障事象（fault events）に起因するエネルギーの急速な放出も引き起こすことがある。

本開示のより完全な理解のために、本明細書で説明される様々な特徴に従う例を、添付の図面と併用される以下の詳細な説明を参照してより容易に理解することができ、同様な参照番号は同様な構成要素を指定する。

本開示のシステム及び方法によるアーク抑制装置を含むプラズマ発生システムの図である。

本開示のシステム及び方法によるアーク抑制装置の図である。いくつかの例において、図２のアーク抑制装置を使用して、図１のプラズマ発生システムのアーク抑制装置を実現することができる。

本開示のシステム及び方法によるアーク抑制装置を含む整合回路網の図である。

低い抵抗部分と誘導性リアクタンス部分（inductive reactive part）とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャートである。

低い抵抗部分と容量性リアクタンス部分（capacitive reactive part）とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャートである。

高い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャートである。

高い抵抗部分と容量性リアクタンス部分とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャートである。

高い抵抗を有し、リアクタンスを有しないインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。

低い抵抗を有し、リアクタンスを有しないインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。

低い抵抗と誘電性リアクタンスとを有するインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。

低い抵抗と容量性リアクタンスとを有するインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。

本開示のシステム及び方法によるアーク事象を抑制する方法のフローチャートである。

様々な有利な実施形態の説明は、例示の目的のために示されており、網羅的であること、又は開示された形式における実施形態に限定されることを意図するものではない。多くの変更及び変形は、当業者に明らかになるであろう。さらに、様々な実施形態は、他の実施形態と比較して異なる利点を提供してもよい。実施形態の原理及び実際の適用を最もよく説明するために、かつ予期される特定の用途に適している様々な変更を伴う様々な実施形態の開示を当業者が理解できるようにするために、選択された１つ又は複数の実施形態が選ばれ、説明される。

本開示が詳細に説明される前に、別段の指示がない限り、この開示が、説明されているか否かに関わらず、特定の手順又は条項に限定されないことは理解されるべきである。本明細書で使用される用語は、特定の実施形態のみを説明することを目的としており、本開示の範囲を限定することを意図するものではないことをさらに理解されたい。

プラズマ処理システムは、例えば、高周波（radio-frequency、ＲＦ）電力を使用して、誘導性及び／又は容量性プラズマ結合素子によってＲＦエネルギーがガスに結び付いた（coupled）状態で、プラズマを開始及び維持する。いくつかの実施形態において、ＲＦ電源は、ＲＦ電力をプラズマ結合素子（例えば、コイル又は電極）に供給し、それは、順番に、プロセスチャンバのプラズマ領域内でガスをプラズマに励起する。発生したプラズマは、次に、基板（例えば、半導体ウェハ）を処理するために使用される。

プラズマは、異常グロー状態（abnormal glow regime）として知られるその電流－電圧特性の一部において、しばしば持続する。この状態において、高密度の電子及びイオンが存在し、大きな電界も存在するため、プラズマは、プラズマアーク放電（アーク放電）の影響を受けやすい。アーク放電は、プラズマ内の電流の領域が、通常、かなりの体積にわたって広がり、かつ集中したアーク電流を含む高度に局所化された領域（「アーク放電領域」と呼ばれる）で崩壊する状態である。アーク放電の間、基板又はシステムコンポーネントの表面は、イオン又は電子の注入によって、及び、表面のスパッタリング及び／又は局所的な加熱によって、変化する又は損傷することがあり、それは、電力散逸の高度の集中（high concentration of power dissipation）と、アーク放電領域において電子及びイオンが獲得した高速とに起因して、スポーリング（spalling）を引き起こすことがある。

通常の金属堆積は典型的には１ミクロン未満である。一方、アーク放電は、半導体ウェハ上で局所的に厚い金属堆積を引き起こすことがある。アーク放電が起こったときに、プラズマチャンバ内の電磁場エネルギーは、意図するよりもターゲットの小さな領域に集中することがあり、それは、ターゲットの固体片を除去することがある。除去されたターゲット材料の固体片は、ウェハ上で予期される均一なコーティングの厚さと比較して大きいことがあり、大きな片が半導体ウェハ上に落ちると、その場所で、半導体ウェハ上に形成される集積回路に欠陥を引き起こすことがある。

ＲＦシステムにおいて、インピーダンス整合は、電力伝達を最大にするために重要である。本明細書において、インピーダンスは、所定の周波数でのＡＣ（alternating current）の流れに対する、装置又は回路の全体的な抵抗（total opposition）として定義され、ベクトル平面上に描画的に示すことができる複素量として表される。インピーダンスベクトルは、実数部分（抵抗、Ｒ）及び虚数部分（リアクタンス、Ｘ）により構成され、直交座標形式を使用して表すことができる：Ｚ＝Ｒ＋Ｘｊ。当該技術分野において知られているように、抵抗の効果が周波数に関係なく一定であるときに、リアクタンスは周波数と共に変化する。

電気分野において、インピーダンス整合は、電気負荷の入力インピーダンス、又はそれの対応する信号源の出力インピーダンスが、電力伝達を最大に、又は負荷からの信号反射を最小にするような、位相と振幅とにおける電圧と電流との間の関係の変換の実行である。任意のインピーダンス整合方式における主な役割は、最大電力を負荷に伝達することができるようなソースインピーダンスの複素共役として現れるように、負荷インピーダンスを強制することである。ソース抵抗と負荷抵抗との間の任意のリアクタンスは、負荷抵抗における電流を減少させ、それに伴い、電力は、負荷抵抗において散逸する。散逸をソース抵抗が負荷抵抗に等しいときに起こる最大に復旧するために、伝達ループの正味のリアクタンスは、ゼロに等しい。これは、負荷インピーダンスとソースインピーダンスとが他の複素共役になるときに起こり、それらは、同じ実数部と、反対のタイプのリアクタンス部とを有する。ソースインピーダンスがＺｓ＝Ｒ＋Ｘｊである場合に、複素共役は、Ｚｓ^*＝Ｒ－Ｘｊになるだろう。

本開示は、プラズマアーク事象（例えば、アーク放電）により引き起こされるインピーダンスを変換するために、一対の抵抗性の終端と連動して使用されるインピーダンス変成器（例えば、９０度又は１／４波長インピーダンス変成器）を提供する。インピーダンス変成器は、同軸伝達線路、ブロードサイド結合伝達線路、埋め込み伝達線路、又は導波管を含んでもよい。しかしながら、これらは単なる例であり、本開示はそれに限定されない。

インピーダンス変成器は、適切な電気長と特性インピーダンスとを有する伝達線路の部分（section）を挿入することにより実現することができる。例えば、１／４波長インピーダンス変成器を使用して実インピーダンスを整合することができる。しかしながら、直列リアクタンス成分又はシャントリアクタンス成分を追加することにより、複素負荷インピーダンスを実インピーダンスに変換することもできる。特に、１／４波長変成器は、変換のＱ値（quality factor）と用途（application）とに応じて、特定の動作周波数での整合も、１オクターブ以下の帯域幅にわたって許容可能な整合も提供することができる。

本開示は、半導体ウェハのような基板を処理するためにプラズマを活用するプラズマ発生システムを提供する。特に、本開示は、アーク放電が発生したときに電気信号に反応することができ、その信号を受信したときにプラズマチャンバに供給されるエネルギーをさらに下げることができる新しいアーク抑制装置を提供する。加えて、本明細書に開示されるアーク抑制装置は、電力供給システムにおけるＲＦ発生器により見られるように、反射係数（例えば、ガンマ）を下げることができる。

図１は、本開示のシステム及び方法によるアーク抑制装置１０２を含むプラズマ発生システム１００の図である。示されるように、アーク抑制装置１０２に加えて、プラズマ発生システム１００は、ＲＦ発生器１０１、整合回路網１０３、及びプラズマチャンバ１０４を含み、これらはすべて、一連の伝達線路１０５ａ～１０５ｃにより結合されている。

ＲＦ発生器１０１は、伝達線路１０５ａ～１０５ｃを介してプラズマチャンバ１０４に供給される電力を提供する。ＲＦ発生器１０１は、多くの異なる周波数で作動することができる。例えば、ＲＦ発生器１０１は、本開示の１つ又は複数の例によると、低周波数（例えば、３０ｋＨｚ～３００ｋＨｚ）、中周波数（例えば、３００ｋＨｚ～３ＭＨｚ）、高周波数（例えば、３ＭＨｚ～３０ＭＨｚ）、及び超高周波数（３０ＭＨｚ～３００ＭＨｚ）で作動することができる。

特に、本開示は、プラズマチャンバ１０４内のインピーダンスに劇的な変化を引き起こすことがある予期しない事象（例えば、プラズマアーク放電）の間においても、安定した負荷（例えば、約５０オーム）を有するＲＦ発生器１０１を示す。アーク放電の間、インピーダンスは、プラズマチャンバ１０４内で急速に変化し、それは、負荷線をずらす可能性があり、したがって、ＲＦ発生器１０１の効率性及び安定性は、それによってスプリアス発射等を引き起こす。有利には、アーク抑制装置１０２は、ＲＦ発生器１０１により供給されるエネルギーを、プラズマアークを供給しているプロセスチャンバから逸らすことができ、それにより、アーク事象を抑制する、又は少なくとも軽減することができる。アーク抑制装置１０２には、アーク放電がいつ起こるかを判定し、アーク放電が検出されたときにトリガ信号又は複数のトリガ信号をアーク抑制装置１０２に提供するセンサ（例えば、光学又は電気センサ）１０６が備えられてもよい。

有利には、以下でより詳細に説明するように、アーク抑制装置１０２は、アーク抑制装置１０２がマイクロ秒以下のオーダで反応することができるように迅速に反応することができるスイッチング素子のセットを含んでもよい。スイッチング素子のセットは、ＰＩＮダイオード、ＳｉＣＦＥＴ（silicon carbide field effect transistor）、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）、ＩＧＢＴ（insulated-gate bipolar transistor）、又はＢＪＴ（bipolar junction transistor）を含んでもよい。しかしながら、本開示は、スイッチング素子の前述の例に限定されないことを理解されたい。加えて、いくつかの実施形態は、スイッチング素子２１０、２１１を一緒に連動させる、又は個別に作動させてもよい。

この開示の利点を有する当業者には、プロセス動作の間に、実インピーダンスがプラズマチャンバ１０４内で伝達線路１０５ａ～１０５ｃに正確に沿って実際に測定されないことが理解されるべきである。この開示で説明されるシステムは、負荷インピーダンスに関係なく効果的に作動することができる。

整合回路網１０３は、複数のリアクタンス素子と、複数のリアクタンス素子のための作動装置のそれぞれにそれぞれの制御信号を提供するように構成されたコントローラとを含むことができる。それに提供されたそれぞれの制御信号に応じて、各リアクタンス素子は、その制御信号に従って作動する。整合回路網１０３は、プラズマチャンバ１０４により示されるインピーダンスをとることができ、それを所望のソースインピーダンス（例えば、５０オーム）に変換することができる。しかしながら、プラズマ処理システムにおいて使用される自動インピーダンス整合回路網では、モータにより駆動される調整可能な素子を使用することが一般的である。整合回路網１０３が負荷インピーダンスの急激な変化に反応するために、１００ミリ秒以上掛かることがある。いくつかのケースにおいて、事象が整合回路網の範囲外の負荷インピーダンスをもたらしたときに、整合回路網１０３は、敏感に調整することができない。

図２は、本開示のシステム及び方法によるアーク抑制装置２００の図である。いくつかの例において、伝達線路２０２に沿ってアーク抑制装置２００をＲＦ電力ポート２０１に接続することができる。アーク抑制装置２００は、２つのシャント回路網（例えば、素子）２１３、２１４と、９０度π型回路網インピーダンス変成器２１２とを含む。一実施形態において、各シャント回路網２１３、２１４は、電力散逸器２１６（例えば、抵抗器）と、１つ又は複数の容量性素子２２０と、スイッチング素子２１０、２１１とを含む。９０度π型回路網インピーダンス変成器２１２は、電力散逸器２１６に結合され、スイッチング素子のセットが電力散逸器２１６と連動して連結されるときに、装置２００の入力における反射係数を下げるインピーダンス変換を実行することができる。一実施形態において、反射係数を０～０．５の範囲に下げる（例えば、ＶＳＷＲは、３：１を超えない）。

一実施形態において、シャント回路網２１４は、ノード２０３に存在するインピーダンス（例えば、プラズマチャンバ内のインピーダンス）をとり、それと共にこのインピーダンスを並列に配置する。次に、９０度π型回路網インピーダンス変成器２１２は、結果として生じるインピーダンスを９０度変換する。最後に、シャント回路網２１３は、９０度π型回路網インピーダンス変成器２１２により変換されたインピーダンスをとり、このインピーダンスをそれと並列に配置する。

アーク抑制装置２００は、ターゲットＶＳＷＲ（例えば、３：１）内で、高インピーダンスを低インピーダンスに、又はその逆に、変換することができる。さらに、アーク抑制装置２００は、ターゲットＶＳＷＲ内で、負の位相角を有するインピーダンスを正の位相角を有するインピーダンスに、又はその逆に変換することができる。

アーク抑制装置２００が一対のシャント回路網２１３、２１４に限定されないことは、当業者に理解されるべきである。いくつかの実施形態において、一対のシャント回路網２１３、２１４を直列構成に置き換えてもよい。

電力散逸器２１６は、無誘導性の抵抗素子を含むことができる。スイッチング素子２１０、２１１が連結されるときに、電力散逸器２１６は、システム内で蓄積されたエネルギー及び供給されたエネルギーの両方を散逸する。示される実施形態において、電力散逸器２１６は、１３０オームの値を有する。一方、容量性素子は、約０．０１μＦの値を有する。しかしながら、これらの値は単なる例示であり、本開示を限定するものではない。電力散逸器２１６の値は、散逸させるエネルギーの角度、及びＲＦ発生器により見られる反射係数が最小化される量を判定する。

アーク抑制装置２００は、３つの主な構成要素を含む：連結する（例えば、閉じる）又は開放する（例えば、開く）スイッチング素子（例えば、スイッチング素子２１０、２１１）と、プラズマチャンバ（例えば、図１のプラズマチャンバ１０４）により示されるインピーダンスを反転することができるインピーダンス変成器（例えば、９０度π型回路網インピーダンス変成器２１２）と、蓄積されたエネルギーをプラズマチャンバから逸らして散逸する電力散逸器（例えば、電力散逸器２１６）と。

一実施形態において、スイッチング素子２１０、２１１は、トリガ信号又は複数のトリガ信号に関わる（engage upon）。例えば、トリガ信号は、少なくとも０．５の反射係数の変化の結果であってもよい。しかしながら、本開示はそれに限定されない。加えて、トリガ信号は、ある期間に亘って事前に判定された閾値を超える、電流、電圧、又は反射係数の変化であってもよい。加えて、トリガ信号は、プラズマ発生システム全体に分配された複数の検出信号の合成信号であってもよい。

トリガ信号は、ＲＦ発生器によりアーク抑制装置２００に提供されてもよい。加えて、高周波プラズマチャンバは、アーク事象がいつ起こるかを判定し、アーク事象が検出されたときにトリガ信号をアーク抑制装置２００に提供するセンサを含んでもよい。

スイッチング素子２１０、２１１を、ヒートシンク（図示せず）の傍にアーク抑制装置２００に取り付けることができる。加えて、スイッチング素子２１０、２１１は、マイクロ秒以下のオーダでトリガ信号に反応することができる。加えて、いくつかの実施形態によると、スイッチング素子２１０、２１１が連結するときに、アーク抑制装置２００回路網は、プラズマ負荷インピーダンスに関係なく、プラズマ負荷インピーダンスを、ＲＦ電力ポート２０１のための低い反射係数でいくつかの新しいインピーダンスに変換し、蓄積されたエネルギーをプラズマ処理モジュールから散逸する。或いは、スイッチング素子２１０、２１１を開放するときに、アーク抑制装置２００は、５０オームの入力及び出力インピーダンスを有するフィルタとして現れる。スイッチング素子２１０、２１１を開放するときに、スイッチング素子２１０、２１１は、電流が電力散逸器２１６及び容量性素子２２０に流れることを防ぎ、その結果、シャント回路網２１３／２１４は、開回路として現れる。一実施形態において、各スイッチング素子２１０、２１１は、ＭＦ（medium frequency）ＲＦ電力システムのための浮遊ゲート駆動回路を有するＳｉＣＦＥＴ（silicon carbide field effect transistors）を含む対称型ＦＥＴスイッチである。

他の実施形態において、スイッチング素子２１０、２１１は、高電圧バイポーラバイアス電源を有するＰＩＮダイオードを含む。加えて、スイッチング素子２１０、２１１は、そうすることが本開示の趣旨及び範囲から逸脱しない限り、ＳｉＣＦＥＴｓ、ＭＯＳＦＥＴＳ（metal oxide semiconductor field effect transistors）、ＩＧＢＴ（insulated-gate bipolar transistors）、又はＢＪＴｓ（bipolar junction transistors）を含んでもよい。図に示されるように、スイッチング素子２１０、２１１は、グランド（ground）への終端を分離又は接続することができる。

スイッチング素子２１０、２１１を、伝達線路２０８、２０９を介してスイッチアクチュエータ２０７により連結させることができる。スイッチアクチュエータ２０７を、ＲＦ発電システムの高電圧ＲＦ波形とトリガ信号との間の電気的絶縁及び／又はガルバニック絶縁を提供するデジタルアイソレータ２０６にも結合することができる。デジタルアイソレータ２０６を、図２にさらに示すように、トリガ２０５に結合することができる。

上記のように、アーク抑制装置２００は、１／４波長インピーダンス変換を実行して両方の散逸終端を使用する回路網を含むことができる。回路網は、整合回路網により変換されたプラズマ負荷インピーダンスである整合の入力インピーダンスと第１終端との並列の組み合わせをとり、それを１／４波長回転させ、その結果、ＲＦ発生器は、この新しいインピーダンスと第２終端との並列の組み合わせに等しいインピーダンスを示される。このメカニズムは、ＲＦ発生器から見たガンマの最小化を保証し、かつシステムの特性インピーダンスと、変成器の特性インピーダンス（例えば、典型的には同じインピーダンス）と、終端抵抗との機能である。１／４波長インピーダンス変成器は、いくつかの公知の特性インピーダンスを有する１／４波長（λ）の長さの伝達線路又は導波管として定義することができる。１／４波長インピーダンス変成器は、その入力ノード２０３で、それが終了するデュアルインピーダンス（dual of the impedance）を示すことができる。この実施形態において、それは、集中素子が非常に小さく、高電流及び高電圧の能力で構築することが難しい、いくつかのＶＨＦ及びより高い周波数の用途（application）に適している。

一実施形態において、９０度インピーダンス変成器２１２は、集中素子π型回路網を含む（例えば、９０度π型回路網変成器）。π型回路網は、伝達線路又は導波管と同じインピーダンス変換を実行するが、よりはるかに制限された帯域幅を提供する。一実施形態において、集中素子π型回路網は、直列分岐のインダクタに加えて、シャント回路網分岐のコンデンサで構成される。この実施形態は、波長が非常に長いＭＦ及びＨＦの用途に適している。

一例において、プラズマチャンバ（例えば、図１のプラズマチャンバ１０４）により示されるインピーダンスの大きさは、低インピーダンスになっていてもよく、インピーダンスＺＮは、スイッチ装置を連結させることによりシャント回路網の電力散逸素子（例えば、電力散逸器２１６）と並列に配置されてもよい。そのため、第１電力散逸器は、結果として生じるインピーダンスに大きな影響を与えないだろう（例えば、Ｚ１＝ＺＬ１／／ＺＮ）。結果として生じるインピーダンスＺ１は、９０度π型回路網インピーダンス変成器により高インピーダンス（例えば、ＺＤ）を有するように変換される。変換されたインピーダンスＺＤは、次に、スミスチャートの中心に向かうインピーダンス（例えば、５０オームのソースインピーダンスの近く）に一致するシャント回路網２１４（例えば、ＺＭ＝ＺＬ２／／ＺＤ）と並列に配置される。いくつかの実施形態において、スイッチング素子２１０、２１１の組み合わせは、高出力の用途のために水冷ヒートシンク上にフランジで取り付けることができる。

或いは、プラズマインピーダンスの大きさがプラズマチャンバ（例えば、図１のプラズマチャンバ１０４）内で高くなると、インピーダンスＺＮは、シャント回路網２１３、２１４（例えば、Ｚ２＝ＺＬ１／／ＺＮ）の電力散逸器２１６と並列に配置される。したがって、高インピーダンスが他の高インピーダンスと並列に配置されるため、結果として生じるインピーダンス、Ｚ２、は、中心に一致する。さらに、９０度π型回路網インピーダンス変成器２１２は、インピーダンスを相対的に低いインピーダンス（例えば、ＺＤ）に変換することができる。その後、変換されたインピーダンス、ＺＤ、は、次に、シャント回路網２１３の電力散逸器２１６と並列に配置される（例えば、ＺＭ＝ＺＬ２／／ＺＤ）。シャント回路網２１３は、結果として生じるインピーダンスに低い影響を与えることがある。

図３は、本開示のシステム及び方法によるアーク抑制装置３０５を含む整合回路網３００の図である。整合回路網は、特に高周波用途（application）において、負荷への最大電力伝達を提供するために、及び不整合に起因する反射エネルギーによる電源への損傷を防ぐために、電源のインピーダンス又はアドミタンスを異なるインピーダンス又はアドミタンスを有する負荷に整合するために使用される。プラズマ負荷インピーダンスは、予期しないプラズマアーク事象に加えて、発生器の周波数、供給電力、チャンバ圧力、ガス組成、プラズマ点火のような変数により変化することがある。整合は、整合の内部にある電気素子、典型的には真空可変コンデンサ、を変化させることにより、負荷インピーダンスにおけるこれらの変化を構成して、所望の入力インピーダンスを維持する。

整合回路網３００は、電力を散逸する抵抗素子とは対照的に、電場及び磁場にエネルギーを蓄積する素子を意味するリアクタンス素子を含むことができる。最も一般的なリアクタンス素子は、コンデンサ、インダクタ、及び結合インダクタであるが、分布回路（distributed circuit）のような他のものを使用することもできる。整合回路網は、伝達線路及び変成器を含む素子を含むこともできる。示される実施形態において、整合回路網３００は、単一の容量性素子３０１及び誘導性素子３０２を含む。

最も注目すべきは、整合回路網３００は、アーク抑制装置３０３を含むことである。しかしながら、特筆すべきは、整合回路網３００は、整合回路網３００がアーク抑制装置３０３を含むという点において、図１に示される整合回路網１０３とは異なることである。一方、プラズマ発生システム１００（図１を参照）は、分離されたアーク抑制装置１０２（図１を参照）及び整合回路網１０３（図１を参照）コンポーネントを含む。それに応じて、本明細書に開示されるアーク抑制システムは、いくつかの実施形態において、整合回路網内で実施することができる。

図４は、低い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャート４００である。それに応じて、スミスチャート４００は、ターゲットＶＳＷＲ４０１内にあるインピーダンスに変換することができる、低い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスの領域４０２を表示する。アーク抑制装置が連結されるとき、領域４０２内のインピーダンスは、領域４０３内のインピーダンスに変換され、領域４０３は、図に示されるようにＶＳＷＲ４０１の範囲に入る。

領域４０２、４０３が低い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスの領域４０２として模範的であること、及び変換された領域４０３が図４の例に示されるものよりも大きくても小さくてもよいことは、当業者により理解されるべきである。本明細書において、低い抵抗部分を有するインピーダンスは、５０オームよりも小さい抵抗を有するインピーダンスとして定義されてもよい。一方、高い抵抗部分を有するインピーダンスは、５０オームを超える抵抗を有するインピーダンスとして定義されてもよい。特に、変換された領域４０３は、ターゲットＶＳＷＲ４０１に応じて、スミスチャート４００上でより大きな、又はより小さな領域を有してもよい。さらに、変換された領域４０３内のインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って容量性である。

加えて、図４は、ターゲットＶＳＷＲ４０１の内部及び外部にあるポイント４０４、４０５をそれぞれ示す。それに応じて、本明細書に開示されるアーク抑制装置は、初期インピーダンスがターゲットＶＳＷＲ４０１の内部又は外部にあるかどうかに関係なく、低い抵抗部分と誘導性リアクタンス部分とを有する任意のインピーダンスをターゲットＶＳＷＲ４０１内のインピーダンスに変換することができる。

図５は、低い抵抗部分と容量性リアクタンス部分とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャート５００である。それに応じて、スミスチャート５００は、ターゲットＶＳＷＲ５０１内のインピーダンスに変換することができる低い抵抗部分と容量性リアクタンス部分とを有する領域５０２を表示する。

本明細書に開示されるシステム及び方法は、変換された領域５０３により示されるように、低い抵抗性部と容量性リアクタンス部分とを有するインピーダンスを許容可能なインピーダンスに変換することができる。領域５０２、５０３は、低い抵抗部分と容量性リアクタンス部分とを有するインピーダンスの領域５０２として模範的であり、変換された領域５０３は、図５の例に示されるものよりも大きくても小さくてもよい。そのようなものとして、変換された領域５０３は、ターゲットＶＳＷＲ５０１に応じて、スミスチャート５００上でより大きな、又はより小さな領域を有してもよい。さらに、変換された領域５０３内のインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って誘導性である。

加えて、図５は、ターゲットＶＳＷＲ４０１の内部及び外部にあるポイント５０４、５０５もそれぞれ示す。それに応じて、本明細書に開示されるアーク抑制装置は、初期インピーダンスがターゲットＶＳＷＲ５０１の内部又は外部にあるかどうかに関係なく、低い抵抗部分と容量性リアクタンス部分とを有する任意のインピーダンスをターゲットＶＳＷＲ５０１内のインピーダンスに変換することができる。

図６は、高い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスに対する開示されたシステムの変換特性を表示するスミスチャート６００である。それに応じて、スミスチャート６００は、ターゲットＶＳＷＲ６０１内のインピーダンスに変換することができる、低い抵抗部分と誘導性リアクタンス部分とを有する領域６０２を表示する。特に、高い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスの領域６０２、及び図４に示されるような純粋に誘導性の、低いインピーダンスの領域４０２（図４を参照）は、スミスチャート６００上で集合的に全ての誘導性インピーダンスを構成する。当業者は、標準的なスミスチャートの上半分がスミスチャート上のインピーダンスの誘導領域を表すことを理解することができる。

領域６０２、６０３は、高い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスの領域６０２として模範的であり、変換された領域６０３は、図６の例に示されるものよりも大きくても小さくてもよい。そのようなものとして、変換された領域６０３は、ターゲットＶＳＷＲ６０１に応じて、スミスチャート６００上でより大きな、又はより小さな領域を有してもよい。

本明細書で説明するように、本開示のシステム及び方法は、高い抵抗部分と誘導性リアクタンス部分とを有するインピーダンスをターゲットＶＳＷＲ６０１内の変換された領域６０３に変換することができる。特に、変換された領域６０３内のインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って容量性である。

加えて、図６は、ターゲットＶＳＷＲ６０１の内部及び外部にあるポイント６０４、６０５をそれぞれ示す。それに応じて、本明細書に開示されるアーク抑制装置は、初期インピーダンスがターゲットＶＳＷＲ６０１の内部又は外部にあるかどうかに関係なく、低い抵抗部分と誘導性リアクタンス部分とを有する任意のインピーダンスをターゲットＶＳＷＲ６０１内のインピーダンスに変換することができる。

図７は、高い抵抗部分と容量性リアクタンス部分とに対する開示されたシステムの変換特性を表示するスミスチャート７００である。それに応じて、スミスチャート７００は、ターゲットＶＳＷＲ内のインピーダンスに変換することができる、低い抵抗部分と容量性リアクタンス部分とを有する領域７０２を表示する。特に、高い抵抗部分と容量性リアクタンス部分とを有するインピーダンスの領域７０２、及び図５に示されるような低い抵抗部分と容量性リアクタンス部分とを有するインピーダンスの領域５０２（図５を参照）は、スミスチャート７００上で全ての容量性インピーダンスを全体として構成する。当業者は、標準的なスミスチャートの下半分がその上のインピーダンスの容量領域を表すことを理解することができる。領域７０２、７０３は、高い抵抗部分と容量性リアクタンス部分とを有するインピーダンスの領域７０２として模範的であり、変換された領域７０３は、図７の例に示されるものよりも大きくても小さくてもよい。そのようなものとして、変換された領域７０３は、ターゲットＶＳＷＲ７０１に応じて、スミスチャート７００上でより大きな、又はより小さな領域を有してもよい。

有利には、本開示のシステム及び方法は、高い抵抗部分と容量性リアクタンス部分とを有するインピーダンスをターゲットＶＳＷＲ７０１内にある変換された領域７０３に変換することができる。特に、変換された領域７０３内のインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って誘導性である。

最後に、図７は、ターゲットＶＳＷＲ７０１の内部及び外部にあるポイント７０４、７０５をそれぞれ示す。それに応じて、本明細書に開示されるアーク抑制装置は、初期インピーダンスがターゲットＶＳＷＲ７０１の内部又は外部にあるかどうかに関係なく、高い抵抗部分と容量性リアクタンス部分とを有する任意のインピーダンスをターゲットＶＳＷＲ７０１内のインピーダンスに変換することができる。

図８は、高い抵抗を有し、リアクタンスを有しないインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。それに応じて、スミスチャート８００は、高い抵抗と低いリアクタンスとの複素インピーダンスの例のインピーダンス変換を表示する。図８に示される例において、点８０１は、２５００＋０ｊオームの複素インピーダンス値を表し、これは、以前に開示されたアーク抑制装置によって、点８０５により示されるような約１７．７＋０．１ｊオームのインピーダンス値に変換される。示されるように、曲線８０２、８０３、及び８０４は、第１及び第２シャント回路網の終端からのインピーダンス変換への寄与（例えば、曲線８０２、８０４）、及び９０度π型回路網インピーダンス変成器によるインピーダンス変換への寄与（曲線８０３）を各々示す。

示される実施形態において、第１終端の負荷インピーダンス（曲線８０２に対応）は、約１３０－１ｊオームであり、第２終端の負荷インピーダンス（曲線８０３に対応）も約１３０－１ｊオームである。さらに、示される実施形態において、第１シャント回路網で見られるインピーダンスは、約１２３．６－０．９ｊオーム、９０度π型回路網インピーダンスト変成器で約２０．３＋０．２ｊオーム、第２シャント回路網で約１７．７＋０．１ｊオームである。

特に、変換されたインピーダンスの、結果として生じるＶＳＷＲ（２．８４９）と反射係数（０．４８０＜１８０°）とは、ＶＳＷＲと反射係数との目標範囲内にある（例えば、それぞれ３：１及び０．５）。さらに、点８０１により表されるインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って、点８０５により９０度に変換される。

図９は、低い抵抗を有し、リアクタンスを有しないインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。それに応じて、スミスチャート９００は、本開示のシステム及び方法による、低い抵抗と低いリアクタンスとの複素インピーダンスの例のインピーダンス変換を表示する。図９に示される例において、点９０１は、１＋０ｊオームの複素インピーダンス値を表し、これは、以前に開示されたアーク抑制装置によって、点９０４により示されるように、約１２３．４－１．１ｊオームのインピーダンス値に変換される。示されるように、曲線９０２及び９０３は、第１シャント回路網の終端からの（例えば、曲線９０３）、及び９０度π型回路網インピーダンス変成器による（曲線９０２）インピーダンス変換への寄与を各々示す。特に、示される例において、変換は、図８に示されているインピーダンスの例と比較して、第２シャント回路網に有意に起因しない（曲線８０２を参照）。

示される実施形態において、第１終端の負荷インピーダンス（曲線９０２に対応）は、約１３０－１ｊオームであり、第２終端の負荷インピーダンス（曲線９０３に対応）は、約１３０－１ｊオームである。さらに、示される実施形態において、第１シャント回路網に示すインピーダンスは、約１＋０ｊオーム、９０度π型回路網インピーダンス変成器で約２，４２０－９７．２ｊオーム、第２シャント回路網で約１２３．４－１．２ｊオームである。

特に、変換されたインピーダンスのＶＳＷＲ結果（２．４６８）と反射係数（０．４２５＜－０．５２°）とは、ＶＳＷＲと反射係数との目標範囲内である（例えば、それぞれ３：１及び０．５）。

図１０は、低い抵抗と誘電性リアクタンスとを有するインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。それに応じて、スミスチャート１０００は、低い抵抗と高い正のリアクタンスとの複素インピーダンスの例のインピーダンス変換を表示する。図１０に示される例において、点１００１は、１＋５０ｊオームの複素インピーダンス値を表し、これは、以前に開示されたアーク抑制装置によって、点１００５により示されるように、約２８．５－３３．６ｊオームのインピーダンス値に変換される。示されるように、曲線１００２、１００３、及び１００４は、第１及び第２シャント回路網終端からの（例えば、曲線１００２、１００４）の、及び９０度π型回路網インピーダンス変成器による（曲線１００３）インピーダンス変換への寄与を各々示す。

示される実施形態において、第１終端の負荷インピーダンス（曲線１００２に対応）は、約１３０－１ｊオームであり、第２終端の負荷インピーダンス（曲線１００４に対応）は、約１３０－１ｊオームである。さらに、示される実施形態において、第１シャント回路網に示すインピーダンスは、約１７．５＋４３．１ｊオーム、９０度π型回路網インピーダンス変成器で約２０．２－４９．８ｊオーム、第２シャント回路網で約２８．５－３３．６ｊオームである。

特に、変換されたインピーダンスのＶＳＷＲ結果（２．７４９）と反射係数（０．４８７＜－９９°）とは、ＶＳＷＲと反射係数との目標範囲内である（例えば、それぞれ３：１及び０．５）。さらに、点１００１により表されるインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って、点１００５により表される９０度に変換される。

図１１は、低い抵抗と容量性リアクタンスとを有するインピーダンスの例に対する開示されたシステムのインピーダンス変換の経路を表示するスミスチャートである。それに応じて、スミスチャート１１００は、低い抵抗と高い負のリアクタンスとの複素インピーダンスのインピーダンス変換を表示する。図１１に示される例において、点１１０１は、１－５０ｊオームの複素インピーダンス値を表し、これは、以前に開示されたアーク抑制装置によって点１１０５により示されるように、約２９．０－３３．８ｊオームのインピーダンス値に変換される。示されるように、曲線１１０２、１１０３、及び１１０４は、第１及び第２シャント回路網の終端からの（例えば、曲線１１０２、１１０４）、及び９０度π型回路網インピーダンス変成器による（曲線１１０３）インピーダンス変換への寄与を各々示す。

示される実施形態において、第１終端の負荷インピーダンス（曲線１１０２に対応）は、約１３０－１ｊオームであり、第２終端の負荷インピーダンス（曲線１１０３に対応）は、約１３０－１ｊオームである。さらに、示される実施形態において、第１シャント回路網で見られるインピーダンスは、約１７．３－４２．９ｊオーム、９０度π型回路網インピーダンス変成器で約２０．４－５０．２ｊオーム、第２シャント回路網で約２９．０－３３．８ｊオームである。

変換されたインピーダンスのＶＳＷＲ結果（２．７２２）と反射係数（０．４６９＜９９°）とは、ＶＳＷＲと反射係数との目標範囲内である（例えば、それぞれ３：１及び０．５）。さらに、点１１０１により表されるインピーダンスは、９０度π型回路網インピーダンス変成器を有するアーク抑制装置を用いる実施形態に従って、点１１０５により表される９０度に変換される。特に、アーク抑制装置内の素子に関するインピーダンス変換を表す曲線１１０２、１１０３、及び１１０４は、準対称であるが、図１１に示される例に関するインピーダンス振幅及び位相角への置き換えである。

図１２は、本開示のシステム及び方法によるアーク事象を抑制する方法のフローチャートである。フローチャート１２００は、ブロック１２０１から始まり、それは、アーク抑制装置を使用して、装置によって示される反射係数が０．５以上増加したかどうかを判定することを含む。説明されるように、これは、図２に示されるようなアーク抑制装置により達成することができる。次に、ブロック１２０２は、提供される例のように、プラズマ処理モジュールの状態に関係なく、ＲＦ発生器に示されるインピーダンスが０．５以下の反射係数を生じるように、アーク抑制装置を採用することを含む。

さらに、ブロック１２０３によると、提供された例において、事前に判定された角度を超えるガンマの変化（例えば、短期間に０．５ガンマを超えるずれ）に応じて、プラズマチャンバに供給される電力を少なくとも３ｄＢ下げる。当業者に理解されるように、少なくとも１９３ｄＢの電力削減は、電力削減において約５０％である。それに応じて、５０％の電力削減は、多くの場合、プラズマアーク事象を消滅させるために十分であるかもしれない。終端抵抗の値を調整することにより異なる電力削減量をもたらす結果となる設計変形は、存在する可能性がある。ガンマの急激な変化によってのみトリガされることとは対照的に、電流、電圧、位相角、スペクトル成分、又はこれらの要因の何らかの組み合わせのような、動作パラメータの何らかの変更の結果として、スイッチング素子を連結させる／開放するトリガ信号が規定される可能性もある。

本開示は詳細に説明されてきたが、開示の趣旨及び範囲から逸脱することなく、様々な変更、置換及び変更を行うことができることを理解されたい。本開示の特徴に関する「又は」と「及び」という単語の使用は、文脈に応じて適切であるように、例がリストされた特徴の任意の組み合わせを含むことができることを示す。

本出願の例示的な実施が本明細書で詳細に説明されている。一方、本発明の概念は、他の方法で様々に具体化及び使用されてもよく、添付の特許請求の範囲は、先行技術によって限定される場合を除いて、そのような変形を含むと解釈されることを意図していることが理解される。

本明細書全体を通して「一実施形態」又は「実施形態」への言及は、実施形態に関して説明される特定の特徴、構造、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な位置での「一実施形態において」又は「いくつかの実施形態において」という句の出現は、必ずしもすべてが同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、又は特性は、１つ又は複数の実施形態において任意の適切な方法で組み合わせてもよい。

前述の明細書において、特定の例示的な実施形態を参照して詳細な説明が与えられている。しかしながら、添付の特許請求の範囲に記載されているように、開示のより広い趣旨及び範囲から逸脱することなく、それに様々な変更及び変化を加えることができることは明らかであろう。したがって、明細書及び図面は、限定的な意味ではなく、例示的な意味で見なされるべきである。

Claims (20)

1. トリガ信号に関わるスイッチング素子のセットと、
   前記スイッチング素子のセットにより連結される電力散逸器であって、前記スイッチング素子のセットが連結するときに、蓄積されたエネルギー及び供給されたエネルギーの両方を散逸する、電力散逸器と、
   前記電力散逸器に結合されたインピーダンス変成器であって、前記スイッチング素子のセットが前記電力散逸器と連動して連結されるときに、装置の入力で前記反射係数を下げるインピーダンス変換を実行する、インピーダンス変成器と、
   を具備する装置。
2. 前記スイッチング素子のセットは、ＰＩＮダイオード、ＳｉＣＦＥＴ（silicon carbide field effect transistor）、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）、ＩＧＢＴ（insulated-gate bipolar transistor）、又はＢＪＴ（bipolar junction transistor）の少なくとも一つを含む、請求項１に記載の装置。
3. 前記スイッチング素子のセットの各スイッチは、マイクロ秒オーダで前記トリガ信号に反応する、請求項１に記載の装置。
4. 前記インピーダンス変成器は、集中素子π型回路網を使用する９０度インピーダンス変成器である、請求項１に記載の装置。
5. 前記インピーダンス変成器は、同軸伝達線路、ブロードサイド結合伝達線路、埋め込み伝達線路、又は導波管の少なくとも一つである、請求項１に記載の装置。
6. 前記電力散逸器は、無誘導性の抵抗素子を含む、請求項１に記載の装置。
7. 前記反射係数は、０～０．５の範囲に下げられる、請求項１に記載の装置。
8. 前記スイッチング素子は、連動して連結させる、又は個別に作動させる、請求項１に記載の装置。
9. 前記トリガ信号は、少なくとも０．５の反射係数における変化の結果である、請求項１に記載の装置。
10. 整合回路網装置であって、
    複数のリアクタンス素子と、
    前記複数のリアクタンス素子のための作動装置のそれぞれにそれぞれの制御信号を提供するように構成されたコントローラであって、それに提供された前記それぞれの制御信号に応じて、各リアクタンス素子は、その制御信号に従って作動するような、コントローラと、
    を備える整合回路網装置と、
    アーク抑制装置であって、
    トリガ信号に関わるスイッチング素子のセットと、
    前記スイッチング素子のセットにより連結される電力散逸器であって、前記スイッチング素子のセットが連結するときに、蓄積されたエネルギー及び供給されたエネルギーの両方を散逸する、電力散逸器と、
    前記電力散逸器に結合されたインピーダンス変成器であって、前記スイッチング素子のセットが前記電力散逸器と連動して連結されるときに、装置の入力で前記反射係数を下げるインピーダンス変換を実行する、インピーダンス変成器と、
    を備えるアーク抑制装置と、
    を具備する整合回路網システム。
11. 前記トリガ信号は、ある期間に亘って事前に判定された閾値を超える、電流、電圧、又は反射係数における変化である、請求項１０に記載の整合回路網システム。
12. 前記スイッチング素子のセットは、前記電力散逸器をグランドに接続できる、請求項１０に記載の整合回路網システム。
13. 前記アーク抑制装置の前記働きは、前記プラズマチャンバに供給された電力を少なくとも３ｄＢ下げる、請求項１０に記載の整合回路網システム。
14. 高周波発生器と、
    前記高周波発生器に結合されるアーク抑制装置であって、
    トリガ信号に関わるスイッチング素子のセットと、
    前記スイッチング素子のセットにより連結される電力散逸器であって、前記スイッチング素子のセットが連結するときに、蓄積されたエネルギー及び供給されたエネルギーの両方を散逸する、電力散逸器と、
    前記電力散逸器に結合されたインピーダンス変成器であって、前記スイッチング素子のセットが前記電力散逸器と連動して連結されるときに、装置の入力で前記反射係数を下げるインピーダンス変換を実行する、インピーダンス変成器と、
    を備えるアーク抑制装置と、
    前記高周波発生器に結合された整合回路網と、
    前記整合回路網に結合されたプラズマチャンバと、
    を具備するプラズマ発生システム。
15. 前記トリガ信号は、前記ＲＦ発生器により前記アーク抑制装置に提供される、請求項１４に記載のプラズマ発生システム。
16. 前記高周波プラズマチャンバは、アーク事象がいつ起こるかを判定し、前記アーク事象が検出されたときにトリガ信号を前記アーク抑制装置に提供するセンサを含む、請求項１４に記載のプラズマ発生システム。
17. 前記センサは、光学センサ又は電気センサの少なくとも一つである、請求項１６に記載のプラズマ発生システム。
18. 前記トリガ信号は、前記プラズマ発生システム全体に分配された複数の検出信号の前記合成信号である、請求項１４に記載のプラズマ発生システム。
19. 前記インピーダンス変成器は、前記電力散逸器のセットと連動してインピーダンス変換をさらに実行して、システムの入力で前記反射係数を０.５未満に下げる、請求項１４に記載のプラズマ発生システム。
20. 前記アーク抑制装置に結合されたデジタルアイソレータをさらに具備する、請求項１４に記載のプラズマ発生システム。

Images