JP2022018955A - 高周波モジュール及び通信装置 - Google Patents

Abstract

【課題】実装基板の小型化を図ることが可能な高周波モジュール及び通信装置を提供する。【解決手段】高周波モジュール１は、実装基板１４と、第１パワーアンプ９ａと、第２パワーアンプ９ｂと、回路部品（ＩＣチップ２８）と、外部接続端子２１８、２１９と、を備える。実装基板１４は、互いに対向する第１主面１４１及び第２主面１４２を有する。第１パワーアンプ９ａ及び第２パワーアンプ９ｂは、実装基板１４の第１主面１４１に実装されている。回路部品及び外部接続端子２１８、２１９は、実装基板１４の第２主面１４２に実装されている。外部接続端子２１８、２１９は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂに電源電圧を供給する電源（第１電源、第２電源）に接続される。【選択図】図３

Description

本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、２つのパワーアンプを備える高周波モジュール、及び高周波モジュールを備える通信装置に関する。

特許文献１には、電力増幅回路（パワーアンプ）を備える高周波モジュールが開示されている。

また、特許文献１には、高周波モジュールを備える通信装置が開示されている。

特開２０１８－１３７５２２号公報

高周波モジュールにおいては、上述の電力増幅回路等が実装される実装基板の小型化が求められる場合がある。

本発明の目的は、実装基板の小型化を図ることが可能な高周波モジュール及び通信装置を提供することにある。

本発明の一態様に係る高周波モジュールは、実装基板と、第１パワーアンプと、第２パワーアンプと、回路部品と、外部接続端子と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記第１パワーアンプは、前記実装基板の前記第１主面に実装されている。前記第２パワーアンプは、前記実装基板の前記第１主面に実装されている。前記回路部品は、前記第１パワーアンプ及び前記第２パワーアンプとは異なる部品であり、前記実装基板の前記第２主面に実装されている。前記外部接続端子は、前記実装基板の前記第２主面に配置されている。前記外部接続端子は、前記第１パワーアンプ及び前記第２パワーアンプに電源電圧を供給する電源に接続されている。前記外部接続端子は、前記第１パワーアンプ及び前記第２パワーアンプの両方に接続されている。

本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。

本発明の一態様に係る高周波モジュール及び通信装置は、実装基板の小型化を図ることが可能となる。

図１は、実施形態１に係る高周波モジュールを備える通信装置の回路構成図である。 図２は、同上の高周波モジュールの要部の回路構成図である。 図３Ａは、同上の高周波モジュールに関し、シールド層及び樹脂層を省略した平面図である。図３Ｂは、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された回路部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図４は、同上の高周波モジュールに関し、図３ＡのＡ１－Ａ１線断面図である。 図５は、同上の高周波モジュールに関し、図３ＡのＡ２－Ａ２線断面図である。 図６は、実施形態１の変形例１に係る高周波モジュールの断面図である。 図７は、実施形態２に係る高周波モジュールの要部の回路構成図である。 図８Ａは、同上の高周波モジュールに関し、シールド層及び樹脂層を省略した平面図である。図８Ｂは、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された回路部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。

以下の実施形態１，２等において参照する図３Ａ～図６、図８Ａ及び図８Ｂは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

（実施形態１）
実施形態１に係る高周波モジュール１は、図３Ａ及び図３Ｂに示すように、実装基板１４と、第１パワーアンプ９ａと、第２パワーアンプ９ｂと、回路部品（例えば、ＩＣチップ２８）と、外部接続端子（第１電源端子２１８及び第２電源端子２１９）と、を備える。実装基板１４は、互いに対向する第１主面１４１及び第２主面１４２を有する。第１パワーアンプ９ａは、実装基板１４の第１主面１４１に実装されている。第２パワーアンプ９ｂは、実装基板１４の第１主面１４１に実装されている。回路部品は、実装基板１４の第２主面１４２に実装されている。外部接続端子は、実装基板１４の第２主面１４２に配置されている。外部接続端子は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂに電源電圧を供給する電源（第１電源２１及び第２電源２２）に接続されている。外部接続端子は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂの両方に接続されている。これにより、実施形態１に係る高周波モジュール１は、実装基板１４の小型化を図ることが可能となる。

以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１～図６を参照して説明する。

（１）高周波モジュール及び通信装置
（１．１）高周波モジュール及び通信装置の回路構成
まず、実施形態１に係る高周波モジュール１及び通信装置３００の回路構成について、図１及び図２を参照して説明する。

実施形態１に係る高周波モジュール１は、例えば、マルチモード／マルチバンド対応の通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ ＬＴＥ規格（ＬＴＥ：Long Term Evolution）である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。高周波モジュール１は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。ここで、キャリアアグリゲーション及びデュアルコネクティビティとは、複数の周波数帯域の電波を同時に使用する通信をいう。

実施形態１に係る高周波モジュール１は、４Ｇで規定されている周波数帯域の信号の通信と、４Ｇで規定されている別の周波数帯域の信号の通信とを同時に行う。また、実施形態１に係る高周波モジュール１は、４Ｇで規定されている周波数帯域の信号の通信と、５Ｇで規定されている周波数帯域の信号の通信とを同時に行う。また、実施形態１に係る高周波モジュール１は、５Ｇで規定されている周波数帯域の信号の通信と、５Ｇで規定されている別の周波数帯域の信号の通信とを同時に行う。以下、キャリアアグリゲーション又はデュアルコネクティビティによる通信を同時通信ともいう。

高周波モジュール１は、例えば、信号処理回路３０１から入力された送信信号（高周波信号）を増幅して第１アンテナ３１０及び第２アンテナ３１１に出力できるように構成されている。また、高周波モジュール１は、第１アンテナ３１０及び第２アンテナ３１１から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。高周波モジュール１は、例えば、通信装置３００が備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、第１アンテナ３１０及び第２アンテナ３１１を更に備える。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を高周波モジュール１へ出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。

ベースバンド信号処理回路３０３は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。高周波モジュール１は、第１アンテナ３１０及び第２アンテナ３１１と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

高周波モジュール１は、複数（図示例では２つ）のパワーアンプ９と、ローノイズアンプ１３と、を備える。また、高周波モジュール１は、複数（図示例では３つ）のフィルタ６と、複数（図示例では２つ）のローパスフィルタ３Ａ，３Ｂと、を備える。また、高周波モジュール１は、複数（図示例では２つ）の出力整合回路８と、入力整合回路１２と、複数（図示例では３つ）の整合回路５と、を備える。また、高周波モジュール１は、第１スイッチ４と、第２スイッチ７と、第３スイッチ１１と、複数（図示例では２つ）の第４スイッチ１０と、を備える。また、高周波モジュール１は、コントローラ２０を備える。

また、高周波モジュール１は、複数の外部接続端子２１０を備える。複数の外部接続端子２１０は、複数（図示例では２つ）アンテナ端子２Ａ，２Ｂと、複数（図示例では２つ）の第１信号入力端子２１２，２１４と、複数（図示例では２つ）の第２信号入力端子２１３，２１５と、制御端子２１６と、信号出力端子２１７と、複数のグランド端子２１１（図３Ｂ及び図４参照）と、を含む。また、複数の外部接続端子２１０は、複数の電源端子２１８，２１９を更に含む。複数のグランド端子２１１は、通信装置３００が備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

以下の説明において、複数のローパスフィルタ３Ａ，３Ｂを区別する必要がある場合には、複数のローパスフィルタ３Ａ，３Ｂの各々を、第１ローパスフィルタ３Ａ、第２ローパスフィルタ３Ｂと称す。また、複数の整合回路５を区別する必要がある場合には、複数の整合回路５の各々を、第１整合回路５ａ、第２整合回路５ｂ、第３整合回路５ｃと称す。また、複数のフィルタ６を区別する必要がある場合には、複数のフィルタ６の各々を、第１フィルタ６ａ、第２フィルタ６ｂ、第３フィルタ６ｃと称す。また、複数の出力整合回路８を区別する必要がある場合には、複数の出力整合回路８の各々を、第１出力整合回路８ａ、第２出力整合回路８ｂと称す。また、複数のパワーアンプ９を区別する必要がある場合には、複数のパワーアンプ９の各々を、第１パワーアンプ９ａ、第２パワーアンプ９ｂと称す。また、複数の第４スイッチ１０を区別する必要がある場合には、複数の第４スイッチ１０の各々を、ハイバンド用第４スイッチ１０ａ、ミッドバンド用第４スイッチ１０ｂと称す。

第１パワーアンプ９ａは、第１入力端子及び第１出力端子を有する。第１パワーアンプ９ａは、第１入力端子に入力された第１周波数帯域の送信信号を増幅して第１出力端子から出力する。第１周波数帯域は、例えば、ＴＤＤ（Time Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第１周波数帯域は、ＴＤＤ用の第１通信バンドの送信帯域を含む。第１通信バンドは、第１フィルタ６ａの第１送信フィルタ６１を通る送信信号に対応し、例えば、３ＧＰＰ ＬＴＥ規格のＢａｎｄ４０又はＢａｎｄ４１及び５Ｇ ＮＲのｎ４１である。

第１パワーアンプ９ａの第１入力端子は、ハイバンド用第４スイッチ１０ａを介して２つの第１信号入力端子２１２，２１４に選択的に接続される。第１パワーアンプ９ａの第１入力端子は、２つの第１信号入力端子２１２，２１４のいずれかを介して信号処理回路３０１に接続される。２つの第１信号入力端子２１２，２１４は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。２つの第１信号入力端子２１２，２１４のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１に入力するための端子である。第１パワーアンプ９ａの第１出力端子は、第１出力整合回路８ａを介して第２スイッチ７の第１共通端子７１に接続されている。よって、第１パワーアンプ９ａの第１出力端子は、第２スイッチ７を介して第１フィルタ６ａに接続可能である。

第１パワーアンプ９ａは、図２に示すように、第１増幅部９１ａと、第２増幅部９２ａと、を有する。第１増幅部９１ａは、例えば、ドライバ段の増幅部である。第２増幅部９２ａは、例えば、パワー段の増幅部である。第１増幅部９１ａ及び第２増幅部９２ａの各々は、例えば、トランジスタ（図示せず）を含む。第１増幅部９１ａは、第１電源端子２１８を介して第１電源２１から電源電圧が供給される。また、第２増幅部９２ａは、第２電源端子２１９を介して第２電源２２から電源電圧が供給される。実施形態１に係る高周波モジュール１では、第１電源２１及び第２電源２２は、高周波モジュール１が実装された回路基板に設けられている。ここで、実施形態１に係る高周波モジュール１では、第１電源端子２１８及び第２電源端子２１９の各々が外部接続端子である。なお、第１電源２１と第２電源２２とは、１モジュールであってもよいし、別々のモジュールであってもよい。

第２パワーアンプ９ｂは、第２入力端子及び第２出力端子を有する。第２パワーアンプ９ｂは、第２入力端子に入力された第２周波数帯域の送信信号を増幅して第２出力端子から出力する。第２周波数帯域は、第１周波数帯域よりも低周波側の周波数帯域である。実施形態１に係る高周波モジュール１では、第１周波数帯域がハイバンドの周波数帯域であり、第２周波数帯域がミッドバンドの周波数帯域である。第２周波数帯域は、例えば、ＦＤＤ（Frequency Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第２周波数帯域は、ＦＤＤ用の第２通信バンドの送信帯域とＦＤＤ用の第３通信バンドの送信帯域とを含む。第２通信バンドは、第２フィルタ６ｂの第２送信フィルタ６３を通る送信信号に対応し、例えば、３ＧＰＰ ＬＴＥ規格のＢａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ２、Ｂａｎｄ２５、Ｂａｎｄ４、Ｂａｎｄ６６、Ｂａｎｄ３９、Ｂａｎｄ３４又は５Ｇ ＮＲのｎ１である。第３通信バンドは、第３フィルタ６ｃの第３送信フィルタ６５を通る送信信号に対応し、例えば、３ＧＰＰ ＬＴＥ規格のＢａｎｄ３及び５Ｇ ＮＲのｎ３である。

第２パワーアンプ９ｂの第２入力端子は、ミッドバンド用第４スイッチ１０ｂを介して２つの第２信号入力端子２１３，２１５に選択的に接続される。第２パワーアンプ９ｂの第２入力端子は、２つの第２信号入力端子２１３，２１５のいずれかを介して信号処理回路３０１に接続される。２つの第２信号入力端子２１３，２１５は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。２つの第２信号入力端子２１３，２１５のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１に入力するための端子である。第２パワーアンプ９ｂの第２出力端子は、第２出力整合回路８ｂを介して第２スイッチ７の第２共通端子７５に接続されている。よって、第２パワーアンプ９ｂの第２出力端子は、第２スイッチ７を介して第２フィルタ６ｂ及び第３フィルタ６ｃに接続可能である。

第２パワーアンプ９ｂは、図２に示すように、第１増幅部９１ｂと、第２増幅部９２ｂと、を有する。第１増幅部９１ｂは、例えば、ドライバ段の増幅部である。第２増幅部９２ｂは、例えば、パワー段の増幅部である。第１増幅部９１ｂ及び第２増幅部９２ｂの各々は、例えば、トランジスタ（図示せず）を含む。第１増幅部９１ｂは、第１電源端子２１８を介して第１電源２１から電源電圧が供給される。また、第２増幅部９２ｂは、第２電源端子２１９を介して第２電源２２から電源電圧が供給される。すなわち、実施形態１に係る高周波モジュール１では、外部接続端子としての第１電源端子２１８は、第１電源２１に接続され、かつ第１パワーアンプ９ａ及び第２パワーアンプ９ｂの両方に接続されている。また、実施形態１に係る高周波モジュール１では、外部接続端子としての第２電源端子２１９は、第２電源２２に接続され、かつ第１パワーアンプ９ａ及び第２パワーアンプ９ｂの両方に接続されている。実施形態１に係る高周波モジュール１では、第１電源端子２１８が第１外部接続端子であり、第２電源端子２１９が第２外部接続端子である。

第１ローパスフィルタ３Ａは、第１アンテナ端子２Ａと第１スイッチ４の第１共通端子４１Ａとの間の信号経路に接続されている。第１ローパスフィルタ３Ａは、例えば、複数のインダクタ及びキャパシタを含む。第１ローパスフィルタ３Ａは、複数のインダクタ及びキャパシタを含むＩＰＤ（Integrated Passive Device）であってもよい。

第２ローパスフィルタ３Ｂは、第２アンテナ端子２Ｂと第１スイッチ４の第２共通端子４１Ｂとの間の信号経路に接続されている。第２ローパスフィルタ３Ｂは、例えば、複数のインダクタ及びキャパシタを含む。第２ローパスフィルタ３Ｂは、複数のインダクタ及びキャパシタを含むＩＰＤであってもよい。

ローノイズアンプ１３は、入力端子及び出力端子を有する。ローノイズアンプ１３は、入力端子に入力された第１周波数帯域の受信信号を増幅して出力端子から出力する。ローノイズアンプ１３の入力端子は、入力整合回路１２を介して第３スイッチ１１の共通端子１１１に接続されている。ローノイズアンプ１３の出力端子は、信号出力端子２１７に接続されている。ローノイズアンプ１３の出力端子は、例えば、信号出力端子２１７を介して信号処理回路３０１に接続される。信号出力端子２１７は、ローノイズアンプ１３からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

複数のフィルタ６（第１フィルタ６ａ、第２フィルタ６ｂ、第３フィルタ６ｃ）の各々は、例えば、デュプレクサである。第１フィルタ６ａは、第１送信フィルタ６１と、第１受信フィルタ６２と、を含む。第２フィルタ６ｂは、第２送信フィルタ６３と、第２受信フィルタ６４と、を含む。第３フィルタ６ｃは、第３送信フィルタ６５と、第３受信フィルタ６６と、を含む。

第１送信フィルタ６１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第２送信フィルタ６３は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第３送信フィルタ６５は、例えば、第３通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。

第１受信フィルタ６２は、例えば、第１通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第２受信フィルタ６４は、例えば、第２通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第３受信フィルタ６６は、例えば、第３通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。

第１送信フィルタ６１の入力端子は、第２スイッチ７の第１選択端子７２に接続されている。第１送信フィルタ６１の出力端子は、第１整合回路５ａを介して第１スイッチ４の第１選択端子４２に接続されている。第２送信フィルタ６３の入力端子は、第２スイッチ７の第２選択端子７６に接続されている。第２送信フィルタ６３の出力端子は、第２整合回路５ｂを介して第１スイッチ４の第２選択端子４３に接続されている。第３送信フィルタ６５の入力端子は、第２スイッチ７の第２選択端子７７に接続されている。第３送信フィルタ６５の出力端子は、第３整合回路５ｃを介して第１スイッチ４の第２選択端子４４に接続されている。

第１受信フィルタ６２の入力端子は、第１整合回路５ａを介して第１スイッチ４の第１選択端子４２に接続されている。第１受信フィルタ６２の出力端子は、第３スイッチ１１の選択端子１１２に接続されている。第２受信フィルタ６４の入力端子は、第２整合回路５ｂを介して第１スイッチ４の第２選択端子４３に接続されている。第２受信フィルタ６４の出力端子は、第３スイッチ１１の選択端子１１３に接続されている。第３受信フィルタ６６の入力端子は、第３整合回路５ｃを介して第１スイッチ４の第２選択端子４４に接続されている。第３受信フィルタ６６の出力端子は、第３スイッチ１１の選択端子１１４に接続されている。

第１スイッチ４は、第１共通端子４１Ａと、第２共通端子４１Ｂと、第１共通端子４１Ａに接続可能な第１選択端子４２と、第２共通端子４１Ｂに接続可能な複数（図示例では２つ）の第２選択端子４３，４４と、を有する。第１共通端子４１Ａは、第１ローパスフィルタ３Ａを介して第１アンテナ端子２Ａに接続されている。第１アンテナ端子２Ａには、第１アンテナ３１０が接続される。第１選択端子４２は、第１整合回路５ａに接続されている。第２共通端子４１Ｂは、第２ローパスフィルタ３Ｂを介して第２アンテナ端子２Ｂに接続されている。第２アンテナ端子２Ｂには、第２アンテナ３１１が接続される。複数の第２選択端子４３，４４のうち第２選択端子４３は、第２整合回路５ｂに接続されている。複数の第２選択端子４３，４４のうち第２選択端子４４は、第３整合回路５ｃに接続されている。第１スイッチ４は、例えば、第２共通端子４１Ｂに複数の第２選択端子４３，４４のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。

第１スイッチ４は、例えば、スイッチＩＣ（Integrated Circuit）である。第１スイッチ４は、例えば、信号処理回路３０１によって制御される。この場合、第１スイッチ４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、第１共通端子４１Ａと第１選択端子４２との接続状態、及び第２共通端子４１Ｂと複数の第２選択端子４３，４４との接続状態を切り替える。第１スイッチ４は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。

第２スイッチ７は、第１共通端子７１と、第２共通端子７５と、第１共通端子７１に接続可能な第１選択端子７２と、第２共通端子７５に接続可能な複数（図示例では２つ）の第２選択端子７６，７７と、を有する。第１共通端子７１は、第１出力整合回路８ａを介して第１パワーアンプ９ａの出力端子に接続されている。第１選択端子７２は、第１送信フィルタ６１の入力端子に接続されている。第２共通端子７５は、第２出力整合回路８ｂを介して第２パワーアンプ９ｂの出力端子に接続されている。複数の第２選択端子７６，７７のうち第２選択端子７６は、第２送信フィルタ６３の入力端子に接続されている。複数の第２選択端子７６，７７のうち第２選択端子７７は、第３送信フィルタ６５の入力端子に接続されている。第２スイッチ７は、例えば、第２共通端子７５に複数の第２選択端子７６，７７のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第２スイッチ７は、例えば、一対一及び一対多の接続が可能なスイッチである。

第２スイッチ７は、例えば、スイッチＩＣである。第２スイッチ７は、例えば、信号処理回路３０１によって制御される。この場合、第２スイッチ７は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、第１共通端子７１と第１選択端子７２との接続状態、及び第２共通端子７５と複数の第２選択端子７６，７７との接続状態を切り替える。第２スイッチ７は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。

第３スイッチ１１は、共通端子１１１と、複数（図示例では３つ）の選択端子１１２，１１３，１１４と、を有する。共通端子１１１は、入力整合回路１２を介してローノイズアンプ１３の入力端子に接続されている。複数の選択端子１１２，１１３，１１４のうち選択端子１１２は、第１受信フィルタ６２の出力端子に接続されている。複数の選択端子１１２，１１３，１１４のうち選択端子１１３は、第２受信フィルタ６４の出力端子に接続されている。複数の選択端子１１２，１１３，１１４のうち選択端子１１４は、第３受信フィルタ６６の出力端子に接続されている。第３スイッチ１１は、例えば、共通端子１１１に、複数の選択端子１１２，１１３，１１４のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第３スイッチ１１は、例えば、一対一及び一対多の接続が可能なスイッチである。

第３スイッチ１１は、例えば、スイッチＩＣである。第３スイッチ１１は、例えば、信号処理回路３０１によって制御される。この場合、第３スイッチ１１は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子１１１と複数の選択端子１１２，１１３，１１４との接続状態を切り替える。第３スイッチ１１は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。

ハイバンド用第４スイッチ１０ａは、共通端子１０１と、複数（図示例では２つ）の選択端子１０２，１０３と、を有する。共通端子１０１は、第１パワーアンプ９ａの入力端子に接続されている。２つの選択端子１０２，１０３は、２つの第１信号入力端子２１２，２１４に一対一で接続されている。

ハイバンド用第４スイッチ１０ａは、例えば、スイッチＩＣである。ハイバンド用第４スイッチ１０ａは、例えば、コントローラ２０によって制御される。この場合、ハイバンド用第４スイッチ１０ａは、コントローラ２０によって制御されて、共通端子１０１と複数の選択端子１０２，１０３との接続状態を切り替える。ハイバンド用第４スイッチ１０ａは、信号処理回路３０１によって制御されてもよい。この場合、ハイバンド用第４スイッチ１０ａは、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子１０１と複数の選択端子１０２，１０３との接続状態を切り替える。

ミッドバンド用第４スイッチ１０ｂは、共通端子１０５と、複数（図示例では２つ）の選択端子１０６，１０７と、を有する。共通端子１０５は、第２パワーアンプ９ｂの入力端子に接続されている。２つの選択端子１０６，１０７は、２つの第２信号入力端子２１３，２１５に一対一で接続されている。

ミッドバンド用第４スイッチ１０ｂは、例えば、スイッチＩＣである。ミッドバンド用第４スイッチ１０ｂは、例えば、コントローラ２０によって制御される。この場合、ミッドバンド用第４スイッチ１０ｂは、コントローラ２０によって制御されて、共通端子１０５と複数の選択端子１０６，１０７との接続状態を切り替える。ミッドバンド用第４スイッチ１０ｂは、信号処理回路３０１によって制御されてもよい。この場合、ミッドバンド用第４スイッチ１０ｂは、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子１０５と複数の選択端子１０６，１０７との接続状態を切り替える。

第１出力整合回路８ａは、第１パワーアンプ９ａの出力端子と第２スイッチ７の第１共通端子７１との間の信号経路に設けられている。第１出力整合回路８ａは、第１パワーアンプ９ａと第１送信フィルタ６１とのインピーダンス整合をとるための回路である。第１出力整合回路８ａは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよいし、トランスを含んで構成されてもよい。

第２出力整合回路８ｂは、第２パワーアンプ９ｂの出力端子と第２スイッチ７の第２共通端子７５との間の信号経路に設けられている。第２出力整合回路８ｂは、第２パワーアンプ９ｂと第２送信フィルタ６３及び第３送信フィルタ６５とのインピーダンス整合をとるための回路である。第２出力整合回路８ｂは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよいし、トランスを含んで構成されてもよい。

入力整合回路１２は、ローノイズアンプ１３の入力端子と第３スイッチ１１の共通端子１１１との間の信号経路に設けられている。入力整合回路１２は、ローノイズアンプ１３と第１受信フィルタ６２、第２受信フィルタ６４及び第３受信フィルタ６６とのインピーダンス整合をとるための回路である。入力整合回路１２は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

第１整合回路５ａは、第１送信フィルタ６１の出力端子及び第１受信フィルタ６２の入力端子の接続点と第１スイッチ４の第１選択端子４２との間の信号経路に設けられている。第１整合回路５ａは、第１フィルタ６ａと第１スイッチ４とのインピーダンス整合をとるための回路である。第１整合回路５ａは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

第２整合回路５ｂは、第２送信フィルタ６３の出力端子及び第２受信フィルタ６４の入力端子の接続点と第１スイッチ４の第２選択端子４３との間の信号経路に設けられている。第２整合回路５ｂは、第２フィルタ６ｂと第１スイッチ４とのインピーダンス整合をとるための回路である。第２整合回路５ｂは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

第３整合回路５ｃは、第３送信フィルタ６５の出力端子及び第３受信フィルタ６６の入力端子の接続点と第１スイッチ４の第２選択端子４４との間の信号経路に設けられている。第３整合回路５ｃは、第３フィルタ６ｃと第１スイッチ４とのインピーダンス整合をとるための回路である。第３整合回路５ｃは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

コントローラ２０は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂと接続されている。また、コントローラ２０は、複数（例えば、４つ）の制御端子２１６を介して信号処理回路３０１に接続されている。図１では、４つの制御端子２１６のうち１つのみ図示してある。複数の制御端子２１６は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ２０に入力するための端子である。コントローラ２０は、複数の制御端子２１６から取得した制御信号に基づいて第１パワーアンプ９ａ及び第２パワーアンプ９ｂを制御する。複数の制御端子２１６は、例えば、ＭＩＰＩ（Mobile Industry Processor Interface）規格に対応している。コントローラ２０は、制御信号が入力される入力部として、複数の制御端子２１６に接続されている複数の端子を有する。複数の端子は、例えば、ＭＩＰＩ規格に対応している。コントローラ２０は、ＲＦ信号処理回路３０２からの制御信号に従って第１パワーアンプ９ａ及び第２パワーアンプ９ｂを制御する。

コントローラ２０は、ＲＦ信号処理回路３０２からの制御信号を複数の端子で受けて、この制御信号に伴い、例えば、第１パワーアンプ９ａの有する第１増幅部９１ａ及び第２増幅部９２ａ（図２参照）に第１バイアス（第１バイアス電流又は第１バイアス電圧）を供給し、第２パワーアンプ９ｂの有する第１増幅部９１ｂ及び第２増幅部９２ｂ（図２参照）に第２バイアス（第２バイアス電流又は第２バイアス電圧）を供給する。実施形態１に係る高周波モジュール１では、コントローラ２０は、第１パワーアンプ９ａと第２パワーアンプ９ｂとの一方のみを動作させる。言い換えると、コントローラ２０は、第１パワーアンプ９ａから送信信号を出力させる第１期間と、第２パワーアンプ９ｂから送信信号を出力させる第２期間と、を異ならせる。コントローラ２０は、第１期間では第１パワーアンプ９ａに第１バイアスを供給し、第２期間では第２パワーアンプ９ｂに第２バイアスを供給する。制御信号は、ＭＩＰＩ規格に対応した制御信号に限らず、ＧＰＩＯ（General Purpose Input/Output）に対応した制御信号であってもよい。また、コントローラ２０は、第１スイッチ４と、第２スイッチ７、第３スイッチ１１及び複数の第４スイッチ１０にも接続されており、上述の制御信号に基づいて第１スイッチ４と、第２スイッチ７、第３スイッチ１１及び複数の第４スイッチ１０も制御する。

（１．２）高周波モジュールの構造
次に、実施形態１に係る高周波モジュール１の構造について、図３Ａ～図５を参照して説明する。なお、図５では、実装基板１４内に設けられた配線の図示を省略している。

実施形態１に係る高周波モジュール１は、図３Ａ～図５に示すように、実装基板１４と、複数の回路部品と、複数の外部接続端子２１０と、を備える。また、実施形態１に係る高周波モジュール１は、第１樹脂層２０１と、第２樹脂層２０２と、シールド層２０３と、を更に備える。

複数の回路部品は、上述の複数のパワーアンプ９、複数のローパスフィルタ３Ａ，３Ｂ、ローノイズアンプ１３、複数のフィルタ６、複数の出力整合回路８、入力整合回路１２及び複数の整合回路５を含む。また、複数の回路部品は、上述の第１スイッチ４、第２スイッチ７、第３スイッチ１１及び複数の第４スイッチ１０を更に含む。

実装基板１４は、実装基板１４の厚さ方向Ｄ１において互いに対向する第１主面１４１及び第２主面１４２を有する。実装基板１４は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板１４の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板１４の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１では、複数のグランド端子２１１（図３Ｂ及び図４参照）とグランド層とが、実装基板１４の有するビア導体等を介して電気的に接続されている。実装基板１４は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板１４は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、又は樹脂多層基板であってもよい。

また、実装基板１４は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層と、を含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでいてもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板１４の第１主面１４１であり、第２面が実装基板１４の第２主面１４２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。

実装基板１４の第１主面１４１及び第２主面１４２は、実装基板１４の厚さ方向Ｄ１において離れており、実装基板１４の厚さ方向Ｄ１に交差する。実装基板１４における第１主面１４１は、例えば、実装基板１４の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板１４における第２主面１４２は、例えば、実装基板１４の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板１４の第１主面１４１及び第２主面１４２は、微細な凹凸、凹部又は凸部が形成されていてもよい。例えば、実装基板１４の第１主面１４１に凹部が形成されている場合、凹部の内面は、第１主面１４１に含まれる。実装基板１４の厚さ方向Ｄ１からの平面視で、実装基板１４は、長方形状であるが、これに限らず、例えば、正方形状であってもよい。

実施形態１に係る高周波モジュール１では、複数の回路部品は、実装基板１４の第１主面１４１又は第２主面１４２に実装されている。本開示において「回路部品が実装基板１４の第１主面１４１又は第２主面１４２に実装されている」とは、回路部品が実装基板１４の第１主面１４１又は第２主面１４２に配置されていること（機械的に接続されていること）と、回路部品が実装基板１４（の適宜の導体部）と電気的に接続されていることと、を含む。したがって、高周波モジュール１では、複数の回路部品は、実装基板１４の第１主面１４１又は第２主面１４２に配置されている。なお、高周波モジュール１は、実装基板１４に実装される複数の回路部品だけに限らず、実装基板１４内に設けられる回路素子を含んでいてもよい。

実施形態１に係る高周波モジュール１では、複数のパワーアンプ９及び複数の出力整合回路８は、実装基板１４の第１主面１４１に実装されている。また、実施形態１に係る高周波モジュール１では、複数のローパスフィルタ３Ａ，３Ｂ、複数の整合回路５、複数のフィルタ６及び入力整合回路１２は、実装基板１４の第１主面１４１に実装されている。

また、実施形態１に係る高周波モジュール１では、第２スイッチ７、複数の第４スイッチ１０及びコントローラ２０を含む１チップのＩＣチップ２７は、実装基板１４の第２主面１４２に実装されている。また、実施形態１に係る高周波モジュール１では、第１スイッチ４、第３スイッチ１１及びローノイズアンプ１３を含む１チップのＩＣチップ２８は、実装基板１４の第２主面１４２に実装されている。

第１パワーアンプ９ａは、第１増幅部９１ａ及び第２増幅部９２ａを有する回路部を含むＩＣチップである。第１パワーアンプ９ａは、実装基板１４の第１主面１４１にフリップチップ実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、第１パワーアンプ９ａの外周形状は、四角形状である。第１増幅部９１ａ及び第２増幅部９２ａの各々を構成するトランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。この場合、第１パワーアンプ９ａを構成するＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。第１増幅部９１ａ及び第２増幅部９２ａの各々を構成するトランジスタは、ＨＢＴ等のバイポーラトランジスタに限らず、例えば、ＦＥＴ（Field Effect Transistor）であってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。第１パワーアンプ９ａを構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。

第２パワーアンプ９ｂは、第１増幅部９１ｂ及び第２増幅部９２ｂを有する回路部を含むＩＣチップである。第２パワーアンプ９ｂは、実装基板１４の第１主面１４１にフリップチップ実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、第２パワーアンプ９ｂの外周形状は、四角形状である。第１増幅部９１ｂ及び第２増幅部９２ｂの各々を構成するトランジスタは、例えば、ＨＢＴである。この場合、第２パワーアンプ９ｂを構成するＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。第１増幅部９１ｂ及び第２増幅部９２ｂの各々を構成するトランジスタは、ＨＢＴ等のバイポーラトランジスタに限らず、例えば、ＦＥＴであってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴである。第２パワーアンプ９ｂを構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。

ここで、実施形態１に係る高周波モジュール１では、図３Ａ、図４及び図５に示すように、第１パワーアンプ９ａと第２パワーアンプ９ｂとが１つのパッケージ１６に収納されている。言い換えると、実施形態１に係る高周波モジュール１は、第１パワーアンプ９ａと第２パワーアンプ９ｂとを収納しているパッケージ１６を更に備える。実施形態１に係る高周波モジュール１では、パッケージ１６が実装基板１４の第１主面１４１に実装されることにより、第１パワーアンプ９ａ及び第２パワーアンプ９ｂが実装基板１４の第１主面１４１に実装される。これにより、実施形態１に係る高周波モジュール１は、第１パワーアンプ９ａと第２パワーアンプ９ｂとを別々にワイヤボンディングにて実装基板１４に接続する場合に比べて、実装基板１４の厚さ方向Ｄ１からの平面視における第１主面１４１の面積を小さくすることが可能となる。ここにおいて、パッケージ１６における実装基板１４側とは反対側の部分は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂの放熱性を考慮して、放熱性の高い材料で形成されていることが好ましい。

第１フィルタ６ａの第１送信フィルタ６１及び第１受信フィルタ６２の各々は、例えば、ラダー型フィルタである。また、第２フィルタ６ｂの第２送信フィルタ６３及び第２受信フィルタ６４の各々は、例えば、ラダー型フィルタである。また、第３フィルタ６ｃの第３送信フィルタ６５及び第３受信フィルタ６６の各々は、例えば、ラダー型フィルタである。第１送信フィルタ６１及び第１受信フィルタ６２の各々は、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。また、第２送信フィルタ６３及び第２受信フィルタ６４の各々は、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。また、第３送信フィルタ６５及び第３受信フィルタ６６の各々は、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。

第１送信フィルタ６１及び第１受信フィルタ６２の各々は、例えば、弾性波フィルタである。また、第２送信フィルタ６３及び第２受信フィルタ６４の各々は、例えば、弾性波フィルタである。また、第３送信フィルタ６５及び第３受信フィルタ６６の各々は、例えば、弾性波フィルタである。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。

表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。

表面弾性波フィルタは、例えば、圧電性基板と、圧電性基板上に形成されており、複数の直列腕共振子に一対一に対応する複数のＩＤＴ（Interdigital Transducer）電極と、圧電性基板上に形成されており、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。圧電性基板は、例えば、圧電基板である。圧電基板は、例えば、リチウムニオベイト基板、リチウムタンタレート基板又は水晶基板である。圧電性基板は、圧電基板に限らず、例えば、シリコン基板と、シリコン基板上の高音速膜と、高音速膜上の低音速膜と、低音速膜上の圧電体層と、を含む積層型基板であってもよい。積層型基板では、圧電体層の材料は、例えば、リチウムニオベイト又はリチウムタンタレートである。低音速膜は、圧電体層を伝搬するバルク波の音速よりも、低音速膜を伝搬するバルク波の音速が低速となる膜である。低音速膜の材料は、例えば、酸化ケイ素である。高音速膜は、圧電体層を伝搬する弾性波の音速よりも、高音速膜を伝搬するバルク波の音速が高速となる膜である。高音速膜の材料は、例えば、窒化ケイ素である。

実装基板１４の厚さ方向Ｄ１からの平面視で、第１フィルタ６ａ、第２フィルタ６ｂ及び第３フィルタ６ｃの各々の外周形状は、四角形状である。第１フィルタ６ａ、第２フィルタ６ｂ及び第３フィルタ６ｃは、実装基板１４の第１主面１４１に実装されている。

第１出力整合回路８ａの回路部品（インダクタ）は、例えば、チップインダクタである。第１出力整合回路８ａの回路部品は、例えば、実装基板１４の第１主面１４１に実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、第１出力整合回路８ａの回路部品の外周形状は、四角形状である。第１出力整合回路８ａは、実装基板１４内に設けられる内層インダクタを含んでいてもよい。

第２出力整合回路８ｂの回路部品（インダクタ）は、例えば、チップインダクタである。第２出力整合回路８ｂの回路部品は、例えば、実装基板１４の第１主面１４１に実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、第２出力整合回路８ｂの回路部品の外周形状は、四角形状である。第２出力整合回路８ｂは、実装基板１４内に設けられる内層インダクタを含んでいてもよい。

第１整合回路５ａ、第２整合回路５ｂ及び第３整合回路５ｃの各々の回路部品（インダクタ）は、例えば、チップインダクタである。第１整合回路５ａ、第２整合回路５ｂ及び第３整合回路５ｃの各々の回路部品は、例えば、実装基板１４の第１主面１４１に実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、第１整合回路５ａ、第２整合回路５ｂ及び第３整合回路５ｃの各々の回路部品の外周形状は、四角形状である。第１整合回路５ａ、第２整合回路５ｂ及び第３整合回路５ｃの各々は、実装基板１４内に設けられる内層インダクタを含んでいてもよい。

第１ローパスフィルタ３Ａのカットオフ周波数は、第１周波数帯域の上限よりも高周波である。第２ローパスフィルタ３Ｂのカットオフ周波数は、第２周波数帯域の上限よりも高周波である。第１ローパスフィルタ３Ａ及び第２ローパスフィルタ３Ｂは、実装基板１４の第１主面１４１に実装されている。

実施形態１に係る高周波モジュール１では、第２スイッチ７とコントローラ２０と複数の第４スイッチ１０とを含むＩＣチップ２７は、実装基板１４の第２主面１４２に実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、ＩＣチップ２７の外周形状は、四角形状である。ＩＣチップ２７は、Ｓｉ系ＩＣチップであるが、これに限らない。

また、実施形態１に係る高周波モジュール１では、ローノイズアンプ１３と第１スイッチ４と第３スイッチ１１とを含むＩＣチップ２８は、実装基板１４の第２主面１４２に実装されている。実装基板１４の厚さ方向Ｄ１からの平面視で、ＩＣチップ２８の外周形状は、四角形状である。ローノイズアンプ１３の有する増幅用のトランジスタは、電界効果トランジスタであるが、これに限らず、例えば、バイポーラトランジスタであってもよい。ＩＣチップ２８は、Ｓｉ系ＩＣチップであるが、これに限らない。

複数の外部接続端子２１０は、実装基板１４の第２主面１４２に配置されている。「外部接続端子２１０が実装基板１４の第２主面１４２に配置されている」とは、外部接続端子２１０が実装基板１４の第２主面１４２に機械的に接続されていることと、外部接続端子２１０が実装基板１４（の適宜の導体部）と電気的に接続されていることと、を含む。複数の外部接続端子２１０の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子２１０の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子２１０は、実装基板１４の導体部に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。

複数の外部接続端子２１０は、上述の第１アンテナ端子２Ａ、第２アンテナ端子２Ｂ、２つの第１信号入力端子２１２，２１４、２つの第２信号入力端子２１３，２１５、４つの制御端子２１６及び信号出力端子２１７以外に複数のグランド端子２１１を含む。複数のグランド端子２１１は、上述したように、実装基板１４のグランド層と電気的に接続されている。グランド層は、高周波モジュール１の回路グランドである。複数の回路部品は、グランド層と電気的に接続されている回路部品を含む。また、複数の外部接続端子２１０は、第１電源端子２１８及び第２電源端子２１９を更に含む。

第１樹脂層２０１は、実装基板１４の第１主面１４１側において、実装基板１４の第１主面１４１に実装されている複数の回路部品の各々を覆っている。第１樹脂層２０１は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層２０１は、樹脂の他にフィラーを含んでいてもよい。

第２樹脂層２０２は、実装基板１４の第２主面１４２側において、実装基板１４の第２主面１４２に実装されている複数の回路部品の各々、及び複数の外部接続端子２１０の各々の外周面を覆っている。第２樹脂層２０２は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層２０２は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層２０２の材料は、第１樹脂層２０１の材料と同じ材料であってもよいし、異なる材料であってもよい。

第２樹脂層２０２は、実装基板１４の第２主面１４２に実装されている複数の回路部品の各々における実装基板１４側とは反対側の主面を露出させるように形成されていてもよい。

シールド層２０３は、導電性を有する。シールド層２０３は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。シールド層２０３は、第１樹脂層２０１における実装基板１４側とは反対側の主面と、第１樹脂層２０１の外周面と、実装基板１４の外周面と、第２樹脂層２０２の外周面と、を覆っている。シールド層２０３は、実装基板１４の有するグランド層と接触している。これにより、シールド層２０３の電位をグランド層の電位と同じにすることができる。

（１．３）高周波モジュールのレイアウト
高周波モジュール１では、図３Ａに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で第１パワーアンプ９ａと第２パワーアンプ９ｂとが隣接している。本開示において「第１パワーアンプ９ａと第２パワーアンプ９ｂとが隣接している」とは、実装基板１４の厚さ方向Ｄ１からの平面視で第１パワーアンプ９ａと第２パワーアンプ９ｂとの間に他の回路部品がなく、第１パワーアンプ９ａと第２パワーアンプ９ｂとが隣り合っていることを意味する。

また、高周波モジュール１では、図３Ａに示すように、第１出力整合回路８ａが、第１パワーアンプ９ａから見て第２パワーアンプ９ｂとは反対側に位置している。また、高周波モジュール１では、第２出力整合回路８ｂが、第２パワーアンプ９ｂから見て第１パワーアンプ９ａとは反対側に位置している。高周波モジュール１では、第１パワーアンプ９ａと第２パワーアンプ９ｂとが並ぶ方向（以下、第２方向Ｄ２という）において、第１出力整合回路８ａ、第１パワーアンプ９ａ、第２パワーアンプ９ｂ及び第２出力整合回路８ｂが、第１出力整合回路８ａ、第１パワーアンプ９ａ、第２パワーアンプ９ｂ、第２出力整合回路８ｂの順に並んでいる。

高周波モジュール１では、図４に示すように、実装基板１４の厚さ方向Ｄ１からの平面視で、ハイバンド用第４スイッチ１０ａが第１パワーアンプ９ａと重なっている。図４では、実装基板１４の厚さ方向Ｄ１からの平面視で、ハイバンド用第４スイッチ１０ａの全部が第１パワーアンプ９ａの一部と重なっているが、これに限らず、ハイバンド用第４スイッチ１０ａの一部が第１パワーアンプ９ａの一部と重なっていてもよい。また、ハイバンド用第４スイッチ１０ａの全部が第１パワーアンプ９ａの全部と重なっていてもよいし、ハイバンド用第４スイッチ１０ａの一部が第１パワーアンプ９ａの全部と重なっていてもよい。

また、高周波モジュール１では、図４に示すように、実装基板１４の厚さ方向Ｄ１からの平面視で、ミッドバンド用第４スイッチ１０ｂが第２パワーアンプ９ｂと重なっている。図４では、実装基板１４の厚さ方向Ｄ１からの平面視で、ミッドバンド用第４スイッチ１０ｂの一部が第２パワーアンプ９ｂの一部と重なっているが、これに限らず、ミッドバンド用第４スイッチ１０ｂの全部が第２パワーアンプ９ｂの一部と重なっていてもよい。また、ミッドバンド用第４スイッチ１０ｂの全部が第２パワーアンプ９ｂの全部と重なっていてもよいし、ミッドバンド用第４スイッチ１０ｂの一部が第２パワーアンプ９ｂの全部と重なっていてもよい。

また、高周波モジュール１では、図３Ａ及び図３Ｂに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で、第１パワーアンプ９ａ及び第２パワーアンプ９ｂがローノイズアンプ１３と重ならない。

また、高周波モジュール１では、第１パワーアンプ９ａの第１増幅部９１ａ及び第２パワーアンプ９ｂの第１増幅部９１ｂに電源電圧を供給する第１電源２１に接続されている第１電源端子２１８、及び第１パワーアンプ９ａの第２増幅部９２ａ及び第２パワーアンプ９ｂの第２増幅部９２ｂに電源電圧を供給する第２電源２２に接続されている第２電源端子２１９は、図３Ａ及び図３Ｂに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で第２方向Ｄ２に沿って並んでいる。また、高周波モジュール１では、第１電源端子２１８及び第２電源端子２１９は、実装基板１４の厚さ方向Ｄ１と第２方向Ｄ２との両方に交差する第３方向Ｄ３からの平面視で、第１パワーアンプ９ａにおける第２パワーアンプ９ｂ側とは反対側の外周面９１と、第２パワーアンプ９ｂにおける第１パワーアンプ９ａ側とは反対側の外周面９２との間に配置されている。また、高周波モジュール１では、第１電源端子２１８及び第２電源端子２１９は、図３Ａ及び図３Ｂに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で、ＩＣチップ２８よりも第１パワーアンプ９ａ及び第２パワーアンプ９ｂに近い。言い換えると、高周波モジュール１では、第１電源端子２１８及び第２電源端子２１９から第１パワーアンプ９ａ及び第２パワーアンプ９ｂまでの距離は、第１電源端子２１８及び第２電源端子２１９からＩＣチップ２８までの距離よりも短い。また、高周波モジュール１では、第１電源端子２１８及び第２電源端子２１９は、図３Ａに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で、第１パワーアンプ９ａ及び第２パワーアンプ９ｂと重ならない。

ここで、高周波モジュール１の回路構成は、送信信号を送信する送信回路と、受信信号を受信回路と、を有している。高周波モジュール１では、複数の回路部品のうち送信回路のみに含まれる回路部品と、それ以外の回路部品（受信回路のみに含まれる回路部品、送信回路と受信回路とで共用される回路部品）とが実装基板１４の厚さ方向Ｄ１において重ならない。複数の回路部品のうち送信回路のみに含まれる回路部品の群は、第１パワーアンプ９ａ、第２パワーアンプ９ｂ、第１出力整合回路８ａ、第２出力整合回路８ｂ、第２スイッチ７、複数の第４スイッチ１０及びコントローラ２０を含む。複数の回路部品のうち受信回路のみに含まれる回路部品の群は、第３スイッチ１１、入力整合回路１２及びローノイズアンプ１３を含む。送信回路と受信回路とで共用される回路部品の群は、複数のフィルタ６、複数の整合回路５、第１スイッチ４、複数のローパスフィルタ３Ａ，３Ｂを含む。

高周波モジュール１は、実装基板１４の厚さ方向Ｄ１からの平面視で、複数の回路部品のうち送信回路のみに含まれる回路部品の群が配置されている第１領域と、受信回路のみに含まれる回路部品の群及び送信回路と受信回路とで共用される回路部品の群が配置されている第２領域とが分かれている。

（２）効果
（２．１）高周波モジュール
実施形態１に係る高周波モジュール１は、実装基板１４と、第１パワーアンプ９ａと、第２パワーアンプ９ｂと、回路部品（例えば、ＩＣチップ２８）と、外部接続端子（第１電源端子２１８及び第２電源端子２１９）と、を備える。実装基板１４は、互いに対向する第１主面１４１及び第２主面１４２を有する。第１パワーアンプ９ａは、実装基板１４の第１主面１４１に実装されている。第２パワーアンプ９ｂは、実装基板１４の第１主面１４１に実装されている。回路部品は、実装基板１４の第２主面１４２に実装されている。外部接続端子は、実装基板１４の第２主面１４２に配置されている。外部接続端子は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂに電源電圧を供給する電源（第１電源２１及び第２電源２２）に接続されている。外部接続端子は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂの両方に接続されている。

実施形態１に係る高周波モジュール１は、上述したように、外部接続端子が第１パワーアンプ９ａ及び第２パワーアンプ９ｂの両方に接続されている。そのため、第１パワーアンプ９ａ及び第２パワーアンプ９ｂの各々に対して外部接続端子が設けられている場合に比べて、実装基板１４の厚さ方向Ｄ１からの平面視における実装基板１４の第１主面１４１の面積を小さくすることが可能となる。これにより、実施形態１に係る高周波モジュール１は、実装基板１４の小型化を図ることが可能となり、結果として、高周波モジュール１の小型化を図ることも可能となる。

また、実施形態１に係る高周波モジュール１では、外部接続端子は、実装基板１４の厚さ方向Ｄ１からの平面視で、ＩＣチップ２８よりも第１パワーアンプ９ａ及び第２パワーアンプ９ｂに近い。これにより、外部接続端子から第１パワーアンプ９ａ及び第２パワーアンプ９ｂへの配線長を短くすることが可能となる。

また、実施形態１に係る高周波モジュール１では、外部接続端子は、第３方向Ｄ３からの平面視で、第１パワーアンプ９ａにおける第２パワーアンプ９ｂ側とは反対側の外周面９１と、第２パワーアンプ９ｂにおける第１パワーアンプ９ａ側とは反対側の外周面９２との間に配置されている。これにより、実施形態１に係る高周波モジュール１は、外部接続端子から第１パワーアンプ９ａ及び第２パワーアンプ９ｂへの配線長を短くすることが可能となり、その結果、発振を抑制することが可能となるとともに、ノイズの回り込みを低減することが可能となる。

また、実施形態１に係る高周波モジュール１では、外部接続端子は、実装基板１４の厚さ方向Ｄ１からの平面視で、第１パワーアンプ９ａ及び第２パワーアンプ９ｂと重ならない。これにより、実施形態１に係る高周波モジュール１は、第１パワーアンプ９ａ及び第２パワーアンプ９ｂの直下にサーマルビア（放熱ビア）を配置することが可能となり、その結果、放熱性を向上させることが可能となる。

実施形態１に係る高周波モジュール１では、第１パワーアンプ９ａと第２パワーアンプ９ｂとがパッケージ１６に収納されているが、第１パワーアンプ９ａと第２パワーアンプ９ｂとが別々に設けられていてもよい。

実施形態１では、高周波モジュール１は、２つのアンテナ３１０，３１１を用いた同時通信を行うように構成されているが、この構成に限定されない。高周波モジュール１は、１つのアンテナを用いた同時通信を行うように構成されていてもよい。

（２．２）通信装置
実施形態１に係る通信装置３００は、上述した高周波モジュール１と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１に接続されている。

実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、実装基板の小型化を図ることが可能となる。

信号処理回路３０１を構成する複数の回路部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

（３）変形例
（３．１）変形例１
実施形態１の変形例１に係る高周波モジュール１ａについて、図６を参照して説明する。変形例１に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１ａの回路構成については、図１を参照して説明した実施形態１に係る高周波モジュール１の回路構成と同様である。

変形例１に係る高周波モジュール１ａは、複数の外部接続端子２１０がボールバンプである点で、実施形態１に係る高周波モジュール１と相違する。また、変形例１に係る高周波モジュール１ａは、実施形態１に係る高周波モジュール１の第２樹脂層２０２を備えていない点で、実施形態１に係る高周波モジュール１と相違する。変形例１に係る高周波モジュール１ａは、実装基板１４の第２主面１４２に実装されている回路部品（ＩＣチップ２７及びＩＣチップ２８）と実装基板１４の第２主面１４２との間の隙間に設けられたアンダーフィル部を備えていてもよい。

複数の外部接続端子２１０の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

複数の外部接続端子２１０は、ボールバンプにより構成された外部接続端子２１０と、柱状電極により構成された外部接続端子２１０と、が混在してもよい。

（実施形態２）
実施形態２に係る高周波モジュール１ｂについて、図７、図８Ａ及び図８Ｂを参照して説明する。実施形態２に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

実施形態２に係る高周波モジュール１ｂは、複数（図示例では２つ）の容量素子１５を更に備えている点で、実施形態１に係る高周波モジュール１と相違する。複数の容量素子１５のうち一方の容量素子１５は、第１電源端子２１８と第１増幅部９１ａ，９１ｂとを結ぶ経路Ｒ１とグランドとの間に接続されている。また、複数の容量素子１５のうち他方の容量素子１５は、第２電源端子２１９と第２増幅部９２ａ，９２ｂとを結ぶ経路Ｒ２とグランドとの間に接続されている。言い換えると、実施形態２に係る高周波モジュール１ｂは、外部接続端子（第１電源端子２１８及び第２電源端子２１９）と第１パワーアンプ９ａ及び第２パワーアンプ９ｂとを結ぶ経路Ｒ１，Ｒ２とグランドとの間に接続されている容量素子１５を更に備える。複数の容量素子１５の各々は、例えば、キャパシタである。複数の容量素子１５の各々は、経路Ｒ１，Ｒ２に生じる高周波ノイズをグランドへバイパスするバイパスコンデンサとして機能する。

ここで、実施形態２に係る高周波モジュール１ｂでは、第１電源端子２１８及び第２電源端子２１９は、図８Ａ及び図８Ｂに示すように、実装基板１４の厚さ方向Ｄ１からの平面視で容量素子１５と重なっている。これにより、実施形態２に係る高周波モジュール１ｂは、第１電源端子２１８及び第２電源端子２１９と容量素子１５との間の配線長を短くすることが可能となる。図８Ａ及び図８Ｂでは、第１電源端子２１８及び第２電源端子２１９の全部が容量素子１５の一部と重なっているが、例えば、第１電源端子２１８及び第２電源端子２１９の一部が容量素子１５の一部と重なっていてもよい。

（態様）
本明細書には、以下の態様が開示されている。

第１の態様に係る高周波モジュール（１；１ａ；１ｂ）は、実装基板（１４）と、第１パワーアンプ（９ａ）と、第２パワーアンプ（９ｂ）と、回路部品（例えば、ＩＣチップ２８）と、外部接続端子（２１８，２１９）と、を備える。実装基板（１４）は、互いに対向する第１主面（１４１）及び第２主面（１４２）を有する。第１パワーアンプ（９ａ）は、実装基板（１４）の第１主面（１４１）に実装されている。第２パワーアンプ（９ｂ）は、実装基板（１４）の第１主面（１４１）に実装されている。回路部品は、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）とは異なる部品であり、実装基板（１４）の第２主面（１４２）に実装されている。外部接続端子（２１８，２１９）は、実装基板（１４）の第２主面（１４２）に配置されている。外部接続端子（２１８，２１９）は、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）に電源電圧を供給する電源（２１，２２）に接続される。外部接続端子（２１８，２１９）は、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の両方に接続されている。

この態様によれば、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の各々に対して外部接続端子を設ける場合に比べて、実装基板（１４）の厚さ方向（Ｄ１）からの平面視における実装基板（１４）の表面積を小さくすることが可能となる。すなわち、この態様によれば、実装基板（１４）の小型化を図ることが可能となる。

第２の態様に係る高周波モジュール（１；１ａ；１ｂ）は、第１の態様において、アンテナ端子（２Ａ，２Ｂ）を更に備える。回路部品は、アンテナ端子（２Ａ，２Ｂ）に接続されているスイッチ（４）とローノイズアンプ（１３）とを含むＩＣチップ（２８）である。外部接続端子（２１８，２１９）は、実装基板（１４）の厚さ方向（Ｄ１）からの平面視で、ＩＣチップ（２８）よりも第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）に近い。

この態様によれば、外部接続端子（２１８，２１９）から第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）への配線長を短くすることが可能となる。

第３の態様に係る高周波モジュール（１；１ａ；１ｂ）では、第１又は第２の態様において、外部接続端子（２１８，２１９）は、実装基板（１４）の厚さ方向（Ｄ１）、及び第１パワーアンプ（９ａ）と第２パワーアンプ（９ｂ）とが並ぶ方向（第２方向Ｄ２）の両方に交差する方向（第３方向Ｄ３）からの平面視で、第１パワーアンプ（９ａ）における第２パワーアンプ（９ｂ）側とは反対側の外周面（９１）と第２パワーアンプ（９ｂ）における第１パワーアンプ（９ａ）側とは反対側の外周面（９２）との間に配置されている。

この態様によれば、外部接続端子（２１８，２１９）から第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）への配線長を短くすることが可能となり、その結果、発振を抑制することが可能となるとともに、ノイズの回り込みを低減することが可能となる。

第４の態様に係る高周波モジュール（１ｂ）は、第１～第３の態様のいずれか１つにおいて、容量素子（１５）を更に備える。容量素子（１５）は、外部接続端子（２１８，２１９）と第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）とを結ぶ経路（Ｒ１，Ｒ２）とグランドとの間に接続されている。

この態様によれば、回路の簡素化を図ることが可能となる。

第５の態様に係る高周波モジュール（１ｂ）では、第４の態様において、外部接続端子（２１８，２１９）は、実装基板（１４）の厚さ方向（Ｄ１）からの平面視で、容量素子（１５）と重なっている。

この態様によれば、外部接続端子（２１８，２１９）と容量素子（１５）との間の配線長を短くすることが可能となる。

第６の態様に係る高周波モジュール（１；１ａ；１ｂ）では、第１～第５の態様のいずれか１つにおいて、外部接続端子（２１８，２１９）は、実装基板（１４）の厚さ方向（Ｄ１）からの平面視で、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）と重ならない。

この態様によれば、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の直下にサーマルビア（放熱ビア）を配置することが可能となり、その結果、放熱性を向上させることが可能となる。

第７の態様に係る高周波モジュール（１；１ａ；１ｂ）は、第１～第６の態様のいずれか１つにおいて、外部接続端子としての第１外部接続端子（２１８）とは異なる第２外部接続端子（２１９）を更に備える。第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の各々は、多段接続されている第１増幅部（９１ａ，９１ｂ）及び第２増幅部（９２ａ，９２ｂ）を有する。第１外部接続端子（２１８）は、第１パワーアンプ（９ａ）の第１増幅部（９１ａ）と第２パワーアンプ（９ｂ）の第１増幅部（９１ｂ）とに接続されている。第２外部接続端子（２１９）は、第１パワーアンプ（９ａ）の第２増幅部（９２ａ）と第２パワーアンプ（９ｂ）の第２増幅部（９２ｂ）とに接続されている。

この態様によれば、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の各々に対して外部接続端子を設ける場合に比べて、実装基板（１４）の厚さ方向（Ｄ１）からの平面視で、実装基板（１４）の小型化を図ることが可能となる。

第８の態様に係る高周波モジュール（１；１ａ；１ｂ）では、第１～第７の態様のいずれか１つにおいて、第１パワーアンプ（９ａ）と第２パワーアンプ（９ｂ）とが１つのパッケージ（１６）に収納されている。

この態様によれば、第１パワーアンプ（９ａ）と第２パワーアンプ（９ｂ）とを別々にワイヤボンディングにて実装基板（１４）に接続する場合に比べて、実装基板（１４）の厚さ方向（Ｄ１）からの平面視における実装基板（１４）の表面積を小さくすることが可能となる。

第９の態様に係る高周波モジュール（１；１ａ；１ｂ）では、第１～第８の態様のいずれか１つにおいて、第１パワーアンプ（９ａ）は、第１周波数帯域の送信信号を増幅して出力する。第２パワーアンプ（９ｂ）は、第１周波数帯域よりも低周波側の第２周波数帯域の送信信号を増幅して出力する。

この態様によれば、第１周波数帯域の送信信号の送信電力を、第２周波数帯域の送信信号の送信電力よりも大きくすることが可能となる。

第１０の態様に係る高周波モジュール（１；１ａ；１ｂ）では、第９の態様において、第１周波数帯域は、ＴＤＤ用の通信バンドの送信帯域を含む。第２周波数帯域は、ＦＤＤ用の通信バンドの送信帯域を含む。

この態様によれば、ＴＤＤ用の送信信号の送信電力をＦＤＤ用の送信信号の送信電力よりも大きくすることが可能となる。

第１１の態様に係る高周波モジュール（１；１ａ；１ｂ）は、第１～第１０の態様のいずれか１つにおいて、コントローラ（２０）を更に備える。コントローラ（２０）は、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）を制御する。コントローラ（２０）は、第１パワーアンプ（９ａ）から送信信号を出力させる期間と、第２パワーアンプ（９ｂ）から送信信号を出力させる期間と、を異ならせている。

この態様によれば、１つの電源（２１，２２）にて第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の両方を制御することが可能となる。

第１２の態様に係る通信装置（３００）は、第１～第１１の態様のいずれか１つの高周波モジュール（１；１ａ；１ｂ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１；１ａ；１ｂ）に接続されている。

この態様によれば、第１パワーアンプ（９ａ）及び第２パワーアンプ（９ｂ）の各々に対して外部接続端子を設ける場合に比べて、実装基板（１４）の厚さ方向（Ｄ１）からの平面視における実装基板（１４）の表面積を小さくすることが可能となる。すなわち、この態様によれば、実装基板（１４）の小型化を図ることが可能となる。

１，１ａ，１ｂ 高周波モジュール
２Ａ 第１アンテナ端子（アンテナ端子）
２Ｂ 第２アンテナ端子（アンテナ端子）
３Ａ 第１ローパスフィルタ
３Ｂ 第２ローパスフィルタ
４ 第１スイッチ
５ 整合回路
５ａ 第１整合回路
５ｂ 第２整合回路
５ｃ 第３整合回路
６ フィルタ
６ａ 第１フィルタ
６ｂ 第２フィルタ
６ｃ 第３フィルタ
７ 第２スイッチ
８ 出力整合回路
８ａ 第１出力整合回路
８ｂ 第２出力整合回路
９ パワーアンプ
９ａ 第１パワーアンプ
９ｂ 第２パワーアンプ
１０ 第４スイッチ
１０ａ ハイバンド用第４スイッチ
１０ｂ ミッドバンド用第４スイッチ
１１ 第３スイッチ
１２ 入力整合回路
１３ ローノイズアンプ
１４ 実装基板
１５ 容量素子
１６ パッケージ
２０ コントローラ
２１ 第１電源（電源）
２２ 第２電源（電源）
２７ ＩＣチップ
２８ ＩＣチップ
４１Ａ 第１共通端子
４１Ｂ 第２共通端子
４２ 第１選択端子
４３，４４ 第２選択端子
６１ 第１送信フィルタ
６２ 第１受信フィルタ
６３ 第２送信フィルタ
６４ 第２受信フィルタ
６５ 第３送信フィルタ
６６ 第３受信フィルタ
７１ 第１共通端子
７２ 第１選択端子
７５ 第２共通端子
７６，７７ 第２選択端子
９１ａ，９１ｂ 第１増幅部
９２ａ，９２ｂ 第２増幅部
１０１ 共通端子
１０２，１０３ 選択端子
１０５ 共通端子
１０６，１０７ 選択端子
１１１ 共通端子
１１２，１１３，１１４ 選択端子
１４１ 第１主面
１４２ 第２主面
２０１ 第１樹脂層
２０２ 第２樹脂層
２０３ シールド層
２１０ 外部接続端子
２１１ グランド端子
２１２，２１４ 第１信号入力端子
２１３，２１５ 第２信号入力端子
２１６ 制御端子
２１７ 信号出力端子
２１８ 第１電源端子（第１外部接続端子）
２１９ 第２電源端子（第２外部接続端子）
３００ 通信装置
３０１ 信号処理回路
３０２ ＲＦ信号処理回路
３０３ ベースバンド信号処理回路
３１０ 第１アンテナ
３１１ 第２アンテナ
Ｄ１ 厚さ方向
Ｄ２ 第２方向
Ｄ３ 第３方向
Ｒ１ 経路
Ｒ２ 経路

Claims (12)

1. 互いに対向する第１主面及び第２主面を有する実装基板と、
   前記実装基板の前記第１主面に実装されている第１パワーアンプと、
   前記実装基板の前記第１主面に実装されている第２パワーアンプと、
   前記第１パワーアンプ及び前記第２パワーアンプとは異なる部品であり、前記実装基板の前記第２主面に実装されている回路部品と、
   前記実装基板の前記第２主面に配置されており、前記第１パワーアンプ及び前記第２パワーアンプに電源電圧を供給する電源に接続され、かつ前記第１パワーアンプ及び前記第２パワーアンプの両方に接続されている外部接続端子と、を備える、
   高周波モジュール。
2. アンテナ端子を更に備え、
   前記回路部品は、前記アンテナ端子に接続されているスイッチとローノイズアンプとを含むＩＣチップであり、
   前記外部接続端子は、前記実装基板の厚さ方向からの平面視で、前記ＩＣチップよりも前記第１パワーアンプ及び前記第２パワーアンプに近い、
   請求項１に記載の高周波モジュール。
3. 前記外部接続端子は、前記実装基板の厚さ方向、及び前記第１パワーアンプと前記第２パワーアンプとが並ぶ方向の両方に交差する方向からの平面視で、前記第１パワーアンプにおける前記第２パワーアンプ側とは反対側の外周面と前記第２パワーアンプにおける前記第１パワーアンプ側とは反対側の外周面との間に配置されている、
   請求項１又は２に記載の高周波モジュール。
4. 前記外部接続端子と前記第１パワーアンプ及び前記第２パワーアンプとを結ぶ経路とグランドとの間に接続されている容量素子を更に備える、
   請求項１～３のいずれか１項に記載の高周波モジュール。
5. 前記外部接続端子は、前記実装基板の厚さ方向からの平面視で、前記容量素子と重なっている、
   請求項４に記載の高周波モジュール。
6. 前記外部接続端子は、前記実装基板の厚さ方向からの平面視で、前記第１パワーアンプ及び前記第２パワーアンプと重ならない、
   請求項１～５のいずれか１項に記載の高周波モジュール。
7. 前記外部接続端子としての第１外部接続端子とは異なる第２外部接続端子を更に備え、
   前記第１パワーアンプ及び前記第２パワーアンプの各々は、多段接続されている第１増幅部及び第２増幅部を有し、
   前記第１外部接続端子は、前記第１パワーアンプの前記第１増幅部と前記第２パワーアンプの前記第１増幅部とに接続されており、
   前記第２外部接続端子は、前記第１パワーアンプの前記第２増幅部と前記第２パワーアンプの前記第２増幅部とに接続されている、
   請求項１～６のいずれか１項に記載の高周波モジュール。
8. 前記第１パワーアンプと前記第２パワーアンプとが１つのパッケージに収納されている、
   請求項１～７のいずれか１項に記載の高周波モジュール。
9. 前記第１パワーアンプは、第１周波数帯域の送信信号を増幅して出力し、
   前記第２パワーアンプは、前記第１周波数帯域よりも低周波側の第２周波数帯域の送信信号を増幅して出力する、
   請求項１～８のいずれか１項に記載の高周波モジュール。
10. 前記第１周波数帯域は、ＴＤＤ用の通信バンドの送信帯域を含み、
    前記第２周波数帯域は、ＦＤＤ用の通信バンドの送信帯域を含む、
    請求項９に記載の高周波モジュール。
11. 前記第１パワーアンプ及び前記第２パワーアンプを制御するコントローラを更に備え、
    前記コントローラは、前記第１パワーアンプから送信信号を出力させる期間と、前記第２パワーアンプから送信信号を出力させる期間と、を異ならせている、
    請求項１～１０のいずれか１項に記載の高周波モジュール。
12. 請求項１～１１のいずれか１項に記載の高周波モジュールと、
    前記高周波モジュールに接続されている信号処理回路と、を備える、
    通信装置。

Images