JP2022015110A - How to manufacture a printed circuit board and how to use a printed circuit board - Google Patents
How to manufacture a printed circuit board and how to use a printed circuit board Download PDFInfo
- Publication number
- JP2022015110A JP2022015110A JP2020117749A JP2020117749A JP2022015110A JP 2022015110 A JP2022015110 A JP 2022015110A JP 2020117749 A JP2020117749 A JP 2020117749A JP 2020117749 A JP2020117749 A JP 2020117749A JP 2022015110 A JP2022015110 A JP 2022015110A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit board
- printed circuit
- solder resist
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
本発明は、プリント回路板(Printed Circuit Board。実装が完了した基板)の製造方法及びプリント回路板の使用方法に関する。 The present invention relates to a method for manufacturing a printed circuit board (Printed Circuit Board, a substrate on which mounting is completed) and a method for using the printed circuit board.
プリント回路板に形成された配線パターンが腐食や電食によって劣化することで、そのプリント回路板を適用した電気機器・電子機器の故障を招く。このような故障を予防するために、配線パターンの劣化を検出する方法が提案されている。 The wiring pattern formed on the printed circuit board deteriorates due to corrosion or electrolytic corrosion, which causes a failure of the electric device / electronic device to which the printed circuit board is applied. In order to prevent such a failure, a method for detecting deterioration of the wiring pattern has been proposed.
特許文献1には、「プリント基板を備えた制御盤において、前記プリント基板に設けられ前記プリント基板の他の配線よりも狭い幅の配線と、前記狭い幅の配線に抵抗を介して一定電流を流す電源と、前記狭い幅の配線の電圧をある周期で検知し、所定の条件が成立した場合に異常信号を発報するための処理を行い、前記プリント基板の正規の機能を損なう前に前記狭い幅の配線の異常を検知する手段と、を備え、前記幅の狭い配線は、前記制御盤におけるファンの近く、または開口部の近く、あるいは高温部の近くに設けられることを特徴とする制御盤」が記載されている。 Patent Document 1 states, "In a control board provided with a printed circuit board, a constant current is applied to a wiring having a width narrower than other wiring of the printed circuit board and a wiring having the narrow width through a resistor. The power supply to be passed and the voltage of the narrow width wiring are detected at a certain cycle, and processing is performed to issue an abnormal signal when a predetermined condition is satisfied. A control comprising means for detecting an abnormality in the narrow-width wiring, wherein the narrow-width wiring is provided near a fan in the control panel, near an opening, or near a high-temperature portion. "Board" is described.
しかしながら、本来の目的のために機能する導体部の幅に対して劣化検出用の導体部の幅を狭くするため、製造難易度が上がり、また、歩留りが低下し、結果として製造コストの上昇は避けられない。このため、製造コストの上昇を抑えることが望まれている。 However, since the width of the conductor portion for deterioration detection is narrowed with respect to the width of the conductor portion that functions for the original purpose, the manufacturing difficulty increases, the yield decreases, and as a result, the manufacturing cost increases. Inevitable. Therefore, it is desired to suppress an increase in manufacturing cost.
本開示の一態様は、絶縁基板に形成された第1配線パターンを気中に露出させ、第2配線パターンをソルダレジストで覆うソルダレジスト工程と、前記第1配線パターンに表面処理を施す工程と、前記ソルダレジストのうち前記第2配線パターンを覆っている部分の少なくとも一部を除去することで、前記第2配線パターンを気中に露出させて、前記第1配線パターンと比較して前記第2配線パターンの劣化を促進させるソルダレジスト除去工程と、を含むプリント回路板の製造方法である。 One aspect of the present disclosure is a solder resist step of exposing the first wiring pattern formed on the insulating substrate to the air and covering the second wiring pattern with a solder resist, and a step of applying a surface treatment to the first wiring pattern. By removing at least a part of the solder resist that covers the second wiring pattern, the second wiring pattern is exposed in the air, and the second wiring pattern is compared with the first wiring pattern. 2 It is a method for manufacturing a printed circuit board including a solder resist removing step for accelerating deterioration of a wiring pattern.
本開示の一態様は、絶縁基板に形成され且つ表面処理が施された第1配線パターンと複数の第2配線パターンを覆うソルダレジストのうち一つの前記第2配線パターンを覆っている部分の少なくとも一部を除去することで、一つの前記第2配線パターンを気中に露出させて、前記第1配線パターンと比較して一つの前記第2配線パターンの劣化を促進させたプリント回路板として使用可能にする製造工程と、使用後の前記プリント回路板における前記ソルダレジストのうち、前記ソルダレジストで覆われている別の一つの前記第2配線パターンを覆う部分の少なくとも一部を除去することで、別の一つの前記第2配線パターンを気中に露出させて、前記第1配線パターンと比較して別の一つの前記第2配線パターンの劣化を促進させたプリント回路板として再使用可能にするメンテナンス工程と、を含むプリント回路板の使用方法である。 One aspect of the present disclosure is at least one of the solder resists covering the first wiring pattern and the plurality of second wiring patterns formed on the insulating substrate and surface-treated, which covers the second wiring pattern. By removing a part of the second wiring pattern, the second wiring pattern is exposed in the air, and the second wiring pattern is used as a printed circuit board in which deterioration of the second wiring pattern is promoted as compared with the first wiring pattern. By removing at least a part of the solder resist in the printed circuit board after use that covers the second wiring pattern of another one that is covered with the solder resist. , Another one of the second wiring patterns is exposed in the air and can be reused as a printed circuit board in which deterioration of the other one of the second wiring patterns is promoted as compared with the first wiring pattern. Maintenance steps to be performed and how to use the printed circuit board including.
本開示の一態様によれば、製造コストの上昇を抑えることができる。 According to one aspect of the present disclosure, an increase in manufacturing cost can be suppressed.
以下、図面を参照して実施形態に係るプリント回路板の製造方法及びプリント回路板の使用方法について説明する。 Hereinafter, a method of manufacturing the printed circuit board and a method of using the printed circuit board according to the embodiment will be described with reference to the drawings.
[第1実施形態]
まず、図1~図5を用いて、第1実施形態に係るプリント回路板1の製造方法について説明する。図1は、プリント回路板1の製造方法を説明するフローチャートである。図2は、ソルダレジスト工程S11におけるプリント回路板1の概略図である。図3は、図1に示す基板表面処理工程S12におけるプリント回路板の概略図である。図4は、ソルダレジスト除去工程S13におけるプリント回路板1の概略図である。図5は、ソルダレジスト除去工程S13における別のプリント回路板1の概略図である。
[First Embodiment]
First, a method of manufacturing the printed circuit board 1 according to the first embodiment will be described with reference to FIGS. 1 to 5. FIG. 1 is a flowchart illustrating a method of manufacturing the printed circuit board 1. FIG. 2 is a schematic view of the printed circuit board 1 in the solder resist step S11. FIG. 3 is a schematic view of the printed circuit board in the substrate surface treatment step S12 shown in FIG. FIG. 4 is a schematic view of the printed circuit board 1 in the solder resist removing step S13. FIG. 5 is a schematic view of another printed circuit board 1 in the solder resist removing step S13.
図1に示すように、プリント回路板1(図2~図4参照)の製造方法は、ソルダレジスト工程S11と、基板表面処理工程S12と、ソルダレジスト除去工程S13と、を含む。図1に示す製造方法によって製造されたプリント回路板1は、図2~図4に示すように、絶縁基板10に第1配線パターン11及び第2配線パターン12が形成されたものであり、工作機械やロボットコントローラ等に適用される。
As shown in FIG. 1, the method for manufacturing a printed circuit board 1 (see FIGS. 2 to 4) includes a solder resist step S11, a substrate surface treatment step S12, and a solder resist removal step S13. As shown in FIGS. 2 to 4, the printed circuit board 1 manufactured by the manufacturing method shown in FIG. 1 has a
図1に示すソルダレジスト工程S11は、図2に示すように、絶縁基板10に形成された第1配線パターン11の一部及びを気中に露出させ、第1配線パターン11の他部及び第2配線パターン12をソルダレジスト13で覆う工程である。図2以降の図面(図6を除く)では、ソルダレジスト13が覆っている領域に、左下がり斜めハッチングを付してある。
In the solder resist step S11 shown in FIG. 1, as shown in FIG. 2, a part and a part of the
第1配線パターン11は、例えば銅で形成される。第1配線パターン11は、通常、プリント回路板1の本来の機能を達成するためのパターンである。第1配線パターン11は、合格とされる最大厚みから最小厚みまでの範囲に収まる第1厚み、及び合格とされる最大幅から最小幅までの範囲に収まる第1幅を有する1又は複数の導体部11Aから構成される。導体部11A同士の間隔は、合格とされる最大間隔から最小間隔までの範囲に収まる第1間隔である。ソルダレジスト13が覆っていない第1露出領域15は、導体部11Aごとに設けられている。
The
第2配線パターン12は、例えば銅で形成される。第2配線パターン12は、劣化検出用パターンであり、プリント回路板1の本来の機能とは直接的に関係の無いパターンである。第2配線パターン12は、所定の最大厚みから所定の最小厚みまでの範囲に収まる第2厚み、及び所定の最大幅から所定の最小幅までの範囲に収まる第2幅を有する1又は複数の導体部12Aから構成される。導体部12A同士の間隔は、所定の最大間隔から所定の最小間隔までの範囲に収まる第2間隔である。
The
導体部12Aが有する第2厚みは、導体部11Aが有する第1厚みと同一であることが好ましい。導体部12Aが有する第2幅は、導体部11Aが有する第1幅と同一であることが好ましい。導体部12A同士の第2間隔は、導体部11A同士の第1間隔と同一であることが好ましい。導体部11Aと導体部12Aとで、厚み、幅、間隔のいずれか一つ以上が同一であると、製造が容易となり、製造コストが低くなる。なお、導体部11Aと導体部12Aとで、厚み、幅、間隔のいずれか一つ以上が異なっていてもよい。
The second thickness of the
図1に示す基板表面処理工程S12は、図3に示すように、気中に露出されている(第1露出領域15内の)第1配線パターン11に対して、表面処理を施す工程である。第1配線パターン11における前記表面処理が施された領域16に、右下がり斜めハッチングを付してある。第2配線パターン12はソルダレジスト13に覆われているため、第2配線パターン12には表面処理は施されない。
As shown in FIG. 3, the substrate surface treatment step S12 shown in FIG. 1 is a step of applying a surface treatment to the first wiring pattern 11 (in the first exposed region 15) exposed in the air. .. The surface-treated
図1に示すソルダレジスト除去工程S13は、図4に示すように、第1配線パターン11及び第2配線パターン12を覆っているソルダレジスト13のうち第2配線パターン12を覆っている部分の少なくとも一部を除去することで、第2配線パターン12を気中(外部)に露出(露呈)させて、第1配線パターン11と比較して第2配線パターン12の劣化を促進させる工程である。ソルダレジスト13は、レーザの照射、又はガラスファイバー研磨などによって、除去される。ソルダレジスト13が除去された領域は、第2露出領域14となる。
As shown in FIG. 4, the solder resist removing step S13 shown in FIG. 1 is at least a portion of the solder resist 13 covering the
なお、図5に示すように、第2露出領域14は、複数の帯状領域14Aの集合体から形成されていてもよい。
As shown in FIG. 5, the second
以上のソルダレジスト工程S11、基板表面処理工程S12及びソルダレジスト除去工程S13を経ることで、プリント回路板1が完成する。 The printed circuit board 1 is completed by going through the solder resist step S11, the substrate surface treatment step S12, and the solder resist removing step S13.
このように、プリント回路板1の製造方法は、絶縁基板10に形成された第1配線パターン11を気中に露出させ、第2配線パターン12をソルダレジスト13で覆うソルダレジスト工程S11と、第1配線パターン11に表面処理を施す基板表面処理工程S12と、ソルダレジスト13のうち第2配線パターン12を覆っている部分の少なくとも一部を除去することで、第2配線パターン12を気中に露出させて、第1配線パターン11と比較して第2配線パターン12の劣化を促進させるソルダレジスト除去工程S13と、を含む。
As described above, the method for manufacturing the printed circuit board 1 includes a solder resist step S11 in which the
このようなプリント回路板1の製造方法によれば、製造されたプリント回路板1における第2配線パターン12を劣化検出用パターンとして用いることで、配線構造をシンプルにでき、製造コストの上昇を抑えることができる。なお、第1配線パターン11と比べて、第2配線パターン12の幅や厚み等を変えることは、必須ではない。
According to such a manufacturing method of the printed circuit board 1, by using the
プリント回路板1の製造ロッドを刻印するためにレーザが汎用的に使われているので、レーザの照射によってソルダレジスト13を除去する場合、その導入障壁が低い。また、レーザは、ソルダレジスト13や絶縁基板10といった樹脂に対するエネルギーの吸収力が高く、銅などの金属にほとんど吸収されない。そのため、第2配線パターン12が銅などの金属で形成されている場合に、レーザの照射によってソルダレジスト13を除去するならば、効果的に第2配線パターン12を露出させることができる。
Since a laser is commonly used to engrave the manufacturing rod of the printed circuit board 1, the introduction barrier is low when the solder resist 13 is removed by irradiation with the laser. Further, the laser has a high energy absorption capacity for a resin such as a solder resist 13 or an insulating
図5に示すように、第2露出領域14が複数の帯状領域14Aの集合体から形成されている場合、表面張力により、第2配線パターン12を腐食させる切削液が帯状領域14Aにおいて保持されやすく、第2配線パターン12の断線寿命を安定させることができる。
As shown in FIG. 5, when the second
[第2実施形態]
次に、図6~図8を用いて、第2実施形態に係るプリント回路板2の使用方法について説明する。第1実施形態に係るプリント回路板1に関する説明は、第2実施形態に係るプリント回路板2の説明に、適宜、適用又は援用される。第1実施形態に係るプリント回路板1における符号の十の位及び百の位の「1」は、第2実施形態に係るプリント回路板2において「2」に置き換わっている。図6は、プリント回路板2の使用方法を説明するフローチャートである。図7は、製造工程S21におけるプリント回路板2の概略図である。図8は、メンテナンス工程S22におけるプリント回路板2の概略図である。
[Second Embodiment]
Next, a method of using the printed
図6に示すように、プリント回路板2(図7及び図8参照)の使用方法は、製造工程S21と、メンテナンス工程S22と、を含む。図6に示す使用方法によって製造又はメンテナンスされたプリント回路板2は、図7及び図8に示すように、絶縁基板20に第1配線パターン21及び複数の第2配線パターン22が形成されたものであり、工作機械やロボットコントローラ等に適用される。
As shown in FIG. 6, the method of using the printed circuit board 2 (see FIGS. 7 and 8) includes a manufacturing process S21 and a maintenance process S22. The printed
図6に示す製造工程S21は、図7に示すように、絶縁基板20に形成され且つ表面処理が施された第1配線パターン21と複数の第2配線パターン22を覆うソルダレジスト23のうち一つの第2配線パターン22(第2配線パターン221とも呼ぶ)を覆っている部分の少なくとも一部を除去することで、一つの第2配線パターン22(221)を気中に露出させて、第1配線パターン21と比較して一つの第2配線パターン22(221)の劣化を促進させたプリント回路板2として使用可能にする工程である。
As shown in FIG. 7, the manufacturing process S21 shown in FIG. 6 is one of the
第1配線パターン21は、例えば銅で形成される。この第1配線パターン21は、合格とされる最大厚みから最小厚みまでの範囲に収まる第1厚み、及び合格とされる最大幅から最小幅までの範囲に収まる第1幅を有する1又は複数の導体部21Aから構成される。導体部21A同士の間隔は、合格とされる最大間隔から最小間隔までの範囲に収まる第1間隔である。第1露出領域25内の第1配線パターン21の領域26には、表面処理が施されている。
The
複数の第2配線パターン22は、それぞれ、例えば銅で形成される。これら複数の第2配線パターン22は、それぞれ、所定の最大厚みから所定の最小厚みまでの範囲に収まる第2厚み、及び所定の最大幅から所定の最小幅までの範囲に収まる第2幅を有する1又は複数の導体部22Aから構成される。導体部22A同士の間隔は、所定の最大間隔から所定の最小間隔までの範囲に収まる第2間隔である。
Each of the plurality of
導体部22Aが有する第2厚みは、導体部21Aが有する第1厚みと同一であることが好ましい。導体部22Aが有する第2幅は、導体部21Aが有する第1幅と同一であることが好ましい。導体部22A同士の第2間隔は、導体部21A同士の第1間隔と同一であることが好ましい。
The second thickness of the
ソルダレジスト23は、レーザの照射、又はガラスファイバー研磨などによって、除去される。ソルダレジスト23が除去された領域は、第2露出領域24(第2露出領域241とも呼ぶ)となる。第1実施形態と同様、第2露出領域は、複数の帯状領域の集合体から形成されていてもよい。 The solder resist 23 is removed by laser irradiation, glass fiber polishing, or the like. The region from which the solder resist 23 has been removed becomes a second exposed region 24 (also referred to as a second exposed region 241). Similar to the first embodiment, the second exposed region may be formed from an aggregate of a plurality of strip-shaped regions.
以上の製造工程S21を経ることで、プリント回路板2が完成する。完成したプリント回路板2は、出荷され、使用される。使用されたプリント回路板2は、回収され、メンテナンス工程S22を経る。
By going through the above manufacturing process S21, the printed
図6に示すメンテナンス工程S22は、図8に示すように、使用後のプリント回路板2におけるソルダレジスト23のうち、ソルダレジスト23で覆われている別の一つの第2配線パターン22(第2配線パターン222とも呼ぶ)を覆う部分の少なくとも一部を除去することで、第2露出領域24(第2露出領域242とも呼ぶ)を形成し、別の一つの第2配線パターン22(222)を気中に露出させて、第1配線パターン21と比較して別の一つの第2配線パターン22(222)の劣化を促進させたプリント回路板2として再使用可能にする工程である。つまり、別の第2配線パターン22は、複数組あってもよい。
As shown in FIG. 8, the maintenance step S22 shown in FIG. 6 is another second wiring pattern 22 (second) of the solder resist 23 in the printed
以上のメンテナンス工程S22を経ることで、プリント回路板2のメンテナンスが完了する。メンテナンスが完了したプリント回路板2は、再び出荷され、再び使用される。メンテナンス工程S22は、ソルダレジスト23で覆われている第2配線パターン22が残っている限り、繰り返すことができる。
By going through the above maintenance step S22, the maintenance of the printed
このように、プリント回路板2の使用方法は、絶縁基板20に形成され且つ表面処理がされた第1配線パターン21と複数の第2配線パターン22を覆うソルダレジスト23のうち一つの第2配線パターン22(221)を覆っている部分の少なくとも一部を除去することで、一つの第2配線パターン22(221)を気中に露出させて、第1配線パターン21と比較して一つの第2配線パターン22(221)の劣化を促進させたプリント回路板2として使用可能にする製造工程S21と、使用後のプリント回路板2におけるソルダレジスト23のうち、ソルダレジスト23で覆われている別の一つの第2配線パターン22(222)を覆う部分の少なくとも一部を除去することで、別の一つの第2配線パターン22(222)を気中に露出させて、第1配線パターン21と比較して別の一つの第2配線パターン22(222)の劣化を促進させたプリント回路板2として再使用可能にするメンテナンス工程S22と、を含む。
As described above, the method of using the printed
このようなプリント回路板2の使用方法によれば、製造されたプリント回路板2において、気中に露出させた第2配線パターン22(221)を劣化検出用パターンとして用いることで、配線構造がシンプルとなり、製造コストの上昇を抑えることができる。また、メンテナンスされたプリント回路板2において、新たに気中に露出させた第2配線パターン22(222)を劣化検出用パターンとして用いることで、配線構造をシンプルにでき、製造コストの上昇を抑えることができる。なお、第1実施形態と同様の効果についての説明は省略する。
According to such a method of using the printed
本発明は、上記各実施形態に限定されるものではなく、種々の変更及び変形が可能である。 The present invention is not limited to each of the above embodiments, and various modifications and modifications can be made.
1,2 プリント回路板
10,20 絶縁基板
11,21 第1配線パターン
11A,21A 導体部
12,22 第2配線パターン
12A,22A 導体部
13,23 ソルダレジスト
S11 ソルダレジスト工程
S12 基板表面処理工程
S13 ソルダレジスト除去工程
S21 製造工程
S22 メンテナンス工程
1, 20 Printed
Claims (2)
前記第1配線パターンに表面処理を施す工程と、
前記ソルダレジストのうち前記第2配線パターンを覆っている部分の少なくとも一部を除去することで、前記第2配線パターンを気中に露出させて、前記第1配線パターンと比較して前記第2配線パターンの劣化を促進させるソルダレジスト除去工程と、を含む
プリント回路板の製造方法。 A solder resist process in which the first wiring pattern formed on the insulating substrate is exposed in the air and the second wiring pattern is covered with a solder resist.
The process of applying surface treatment to the first wiring pattern and
By removing at least a part of the solder resist that covers the second wiring pattern, the second wiring pattern is exposed in the air, and the second wiring pattern is compared with the first wiring pattern. A method for manufacturing a printed circuit board, including a solder resist removing step that accelerates deterioration of a wiring pattern.
使用後の前記プリント回路板における前記ソルダレジストのうち、前記ソルダレジストで覆われている別の一つの前記第2配線パターンを覆う部分の少なくとも一部を除去することで、別の一つの前記第2配線パターンを気中に露出させて、前記第1配線パターンと比較して別の一つの前記第2配線パターンの劣化を促進させたプリント回路板として再使用可能にするメンテナンス工程と、を含む
プリント回路板の使用方法。 By removing at least a part of one of the solder resists covering the first wiring pattern and the plurality of second wiring patterns formed on the insulating substrate and surface-treated, which covers the second wiring pattern. A manufacturing process in which one of the second wiring patterns is exposed in the air so that the second wiring pattern can be used as a printed circuit board in which deterioration of the second wiring pattern is promoted as compared with the first wiring pattern.
By removing at least a part of the solder resist in the printed circuit board after use that covers the second wiring pattern of another one covered with the solder resist, another one of the first. 2 Includes a maintenance step of exposing the wiring pattern to the air so that it can be reused as a printed circuit board that has accelerated deterioration of another one of the second wiring patterns as compared with the first wiring pattern. How to use the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020117749A JP2022015110A (en) | 2020-07-08 | 2020-07-08 | How to manufacture a printed circuit board and how to use a printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020117749A JP2022015110A (en) | 2020-07-08 | 2020-07-08 | How to manufacture a printed circuit board and how to use a printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022015110A true JP2022015110A (en) | 2022-01-21 |
Family
ID=80120772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020117749A Pending JP2022015110A (en) | 2020-07-08 | 2020-07-08 | How to manufacture a printed circuit board and how to use a printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022015110A (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1062476A (en) * | 1996-08-13 | 1998-03-06 | Fuji Electric Co Ltd | Printed board deterioration detection device for electronic equipment |
| JP2004179456A (en) * | 2002-11-28 | 2004-06-24 | Mitsubishi Electric Corp | Printed wiring board |
| JP2007335434A (en) * | 2006-06-12 | 2007-12-27 | Nec Corp | Flexible wiring board, method for repairing disconnection thereof and circuit board |
| JP2011253849A (en) * | 2010-05-31 | 2011-12-15 | Fujitsu Component Ltd | Printed wiring board |
| JP2013123026A (en) * | 2011-12-09 | 2013-06-20 | Samsung Electro-Mechanics Co Ltd | Inspection mark and printed-circuit support having the same |
| JP2015145864A (en) * | 2014-02-04 | 2015-08-13 | ファナック株式会社 | Electronic apparatus having deterioration detection function of printed board |
| JP2016072386A (en) * | 2014-09-29 | 2016-05-09 | ファナック株式会社 | Printed board with wiring pattern for deterioration detection and manufacturing method thereof |
| JP2017187347A (en) * | 2016-04-04 | 2017-10-12 | ファナック株式会社 | Printed circuit board deterioration detection device |
| JP2018041837A (en) * | 2016-09-07 | 2018-03-15 | ファナック株式会社 | Printed board |
| JP2019153696A (en) * | 2018-03-02 | 2019-09-12 | ファナック株式会社 | Circuit board and manufacturing method of the same |
-
2020
- 2020-07-08 JP JP2020117749A patent/JP2022015110A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1062476A (en) * | 1996-08-13 | 1998-03-06 | Fuji Electric Co Ltd | Printed board deterioration detection device for electronic equipment |
| JP2004179456A (en) * | 2002-11-28 | 2004-06-24 | Mitsubishi Electric Corp | Printed wiring board |
| JP2007335434A (en) * | 2006-06-12 | 2007-12-27 | Nec Corp | Flexible wiring board, method for repairing disconnection thereof and circuit board |
| JP2011253849A (en) * | 2010-05-31 | 2011-12-15 | Fujitsu Component Ltd | Printed wiring board |
| JP2013123026A (en) * | 2011-12-09 | 2013-06-20 | Samsung Electro-Mechanics Co Ltd | Inspection mark and printed-circuit support having the same |
| JP2015145864A (en) * | 2014-02-04 | 2015-08-13 | ファナック株式会社 | Electronic apparatus having deterioration detection function of printed board |
| JP2016072386A (en) * | 2014-09-29 | 2016-05-09 | ファナック株式会社 | Printed board with wiring pattern for deterioration detection and manufacturing method thereof |
| JP2017187347A (en) * | 2016-04-04 | 2017-10-12 | ファナック株式会社 | Printed circuit board deterioration detection device |
| JP2018041837A (en) * | 2016-09-07 | 2018-03-15 | ファナック株式会社 | Printed board |
| JP2019153696A (en) * | 2018-03-02 | 2019-09-12 | ファナック株式会社 | Circuit board and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI458411B (en) | Method for manufacturing printed circuit board | |
| US10184975B2 (en) | Printed board with wiring pattern for detecting deterioration, and manufacturing method of the same | |
| WO2012148332A1 (en) | Manufacturing method for printed circuit boards | |
| JP2002094204A (en) | High frequency module and manufacturing method thereof | |
| JP2022015110A (en) | How to manufacture a printed circuit board and how to use a printed circuit board | |
| CN103281869B (en) | The manufacture method of wiring board | |
| JP2006344961A (en) | Method of forming conductive pattern on substrate | |
| KR20130099909A (en) | Transferring method of flexible pcb using conveyor system | |
| KR20080061816A (en) | Printed circuit board and manufacturing method thereof | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| US20120204420A1 (en) | Method for manufacturing wiring board | |
| KR101088731B1 (en) | Printed Circuit Board Manufacturing Method | |
| JP2002261425A (en) | Method of manufacturing circuit board | |
| JPH098444A (en) | Electronic circuit device | |
| KR101257638B1 (en) | Manufacturing method for a flexible printed circuit board | |
| JP4961749B2 (en) | Manufacturing method of semiconductor mounting substrate | |
| CN117377223A (en) | A multi-layer circuit board production process with high qualification rate and its circuit board | |
| JP3961997B2 (en) | High frequency printed circuit board | |
| KR20150028234A (en) | Side Terminal Fabricating Structure of Sub Print Circuit Board for Test and Fabricating Method for the Same | |
| KR100276275B1 (en) | Printed Circuit Board Processing Method | |
| JP2015062178A (en) | Manufacturing of electrical components with the aid of electron beams | |
| JP2007141975A (en) | Printed circuit board and method of manufacturing same | |
| JP2686632B2 (en) | Punching method for printed wiring board | |
| JPH04261084A (en) | Printed substrate and cutting-off method thereof | |
| JP2008034568A (en) | Printed-wiring board, and its munufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20241119 |