JP2022014750A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】スループットの低下を抑制しつつ、半導体パッケージの厚みのばらつきまたは半導体パッケージの反りを抑制することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置１は、第１面Ｆ１０ａと第１面とは反対側の第２面Ｆ１０ｂを有し、第１面上に半導体素子を設けた半導体チップ１０を備える。柱状電極６０は、第１面の上方に設けられ、半導体素子のいずれかに電気的に接続されている。第１部材８０は、第１面の上方において、柱状電極の周辺に設けられている。絶縁材９０は、柱状電極および第１部材を被覆する。第１部材は、柱状電極および絶縁材よりも硬い。第１部材および柱状電極は、絶縁材の表面から露出されている。【選択図】図１

Description

本実施形態は、半導体装置およびその製造方法に関する。

複数の半導体チップおよびコントローラチップを１つの半導体パッケージ（ＣＳＰ（Chip Scale Package））として樹脂封止する技術が開発されている。

しかし、樹脂を研磨して半導体パッケージの厚みを調節する際に、半導体パッケージの厚みがばらつくという問題があった。半導体パッケージが薄くなりすぎると、半導体パッケージが反ってしまう。また、樹脂の厚みを測定しながら樹脂を研磨することは、スループットを低下させてしまう。

特許第３４２８５９７号公報 特開２０１１－２４３７２４号公報 特開２０１２－０１５４４６号公報 特開２０１２－０５９７３０号公報

スループットの低下を抑制しつつ、半導体パッケージの厚みのばらつきまたは半導体パッケージの反りを抑制することができる半導体装置およびその製造方法を提供する。

本実施形態による半導体装置は、第１面と該第１面とは反対側の第２面とを有し、第１面上に半導体素子を設けた半導体チップを備える。柱状電極は、第１面の上方に設けられ、半導体素子のいずれかに電気的に接続されている。第１部材は、第１面の上方において、柱状電極の周辺に設けられている。絶縁材は、柱状電極および第１部材を被覆する。第１部材は、柱状電極および絶縁材よりも硬い。第１部材および柱状電極は、絶縁材の表面から露出されている。

第１実施形態による半導体装置の構成の一例を示す断面図。 第１実施形態による半導体装置の製造方法の一例を示す断面図。 図２に続く半導体装置の製造方法の一例を示す断面図。 図３に続く半導体装置の製造方法の一例を示す断面図。 図４に続く半導体装置の製造方法の一例を示す断面図。 図５に続く半導体装置の製造方法の一例を示す断面図。 図６に続く半導体装置の製造方法の一例を示す断面図。 図７に続く半導体装置の製造方法の一例を示す断面図。 図８に続く半導体装置の製造方法の一例を示す断面図。 図９に続く半導体装置の製造方法の一例を示す断面図。 図１０に続く半導体装置の製造方法の一例を示す断面図。 図１１に続く半導体装置の製造方法の一例を示す断面図。 第２実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第２実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第３実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第３実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第４実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第４実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第５実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第５実施形態による半導体装置の製造方法および構成の一例を示す断面図。 第６実施形態による半導体装置の構成の一例を示す断面図。 第７実施形態による半導体装置の製造方法の一例を示す断面図。 図２２に続く半導体装置の製造方法の一例を示す断面図。 第７実施形態による半導体装置の構成例を示す断面図。 第８実施形態による半導体装置の構成の一例を示す断面図。 第９実施形態による半導体装置の構成の一例を示す断面図。 第１０実施形態による半導体装置の構成の一例を示す断面図。 第１１実施形態による半導体装置の構成の一例を示す断面図。 第１１実施形態による半導体装置の製造方法の一例を示す断面図 図２９に続く半導体装置の製造方法の一例を示す断面図。 図３１に続く半導体装置の製造方法の一例を示す断面図。 第１１実施形態による半導体装置を配線基板上に実装した状態を示す断面図。 第１２実施形態による半導体装置の構成の一例を示す断面図。 第１３実施形態による半導体装置の構成の一例を示す断面図。 変形例１による樹脂封止工程の様子を示す図。 変形例２による樹脂封止工程の様子を示す図。 第１４実施形態による半導体装置の構成例を示す断面図。 第１４実施形態による半導体装置の製造方法の一例を示す断面図。 図３８に続く半導体装置の製造方法の一例を示す断面図。 図３９に続く半導体装置の製造方法の一例を示す断面図。 第１５実施形態による半導体装置の構成例を示す断面図。 第１６実施形態による半導体装置の構成例を示す断面図。 第１７実施形態による半導体装置の構成例を示す断面図。 第１７実施形態による半導体装置の構成例を示す平面図。 第１８実施形態による半導体装置の構成例を示す断面図。 第１９実施形態による半導体装置の構成例を示す断面図。 第２０実施形態による半導体装置の構成例を示す断面図。 第２１実施形態による半導体装置の構成例を示す断面図。 第２２実施形態による半導体装置の構成例を示す断面図。 第２２実施形態による半導体装置の構成例を示す断面図。 第２２実施形態による半導体装置の構成例を示す断面図。 第２２実施形態による半導体装置の構成例を示す断面図。 第２３実施形態による半導体装置の構成例を示す断面図。 第２４実施形態による半導体装置の構成例を示す断面図。 第２５実施形態による半導体装置の構成例を示す断面図。 第２６実施形態による半導体装置の構成例を示す断面図。 第２７実施形態による半導体装置の構成例を示す断面図。 第２８実施形態による半導体装置の構成例を示す断面図。 第２９実施形態による半導体装置の構成例を示す断面図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、上下方向は、半導体素子や半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、半導体チップ１０と、第１絶縁膜２０と、電極パッド３０と、第２絶縁膜４０と、バリアメタル５０と、柱状電極６０と、樹脂層７０と、第１部材としてのダミー部材８０と、絶縁材としての第３絶縁膜９０と、金属バンプ１００とを備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ、ＬＳＩ（Large Scale Integration）等の半導体パッケージでもよい。

半導体チップ１０は、第１面Ｆ１０ａと、第１面とは反対側の第２面Ｆ１０ｂとを有する。トランジスタやキャパシタ等の半導体素子（図示せず）は、半導体チップ１０の第１面Ｆ１０ａ上に形成されている。半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。

第１絶縁膜２０は、半導体チップ１０の第１面Ｆ１０ａ上に設けられており、上記半導体素子を被覆し保護している。第１絶縁膜２０には、例えば、シリコン酸化膜、シリコン窒化膜等の無機系絶縁材料が用いられる。

電極パッド３０は、半導体チップ１０の第１面Ｆ１０ａ上に設けられており、半導体素子のいずれかに電気的に接続されている。電極パッド３０には、例えば、Ａｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、Ｗ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。第１絶縁膜２０は、電極パッド３０の一部を露出するように部分的に除去されている。

第２絶縁膜４０は、第１絶縁膜２０上に設けられ、第１絶縁膜２０と第３絶縁膜９０との間に介在している。第２絶縁膜４０には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。

金属膜としてのバリアメタル５０は、柱状電極６０と電極パッド３０または第２絶縁膜４０との間に設けられている。バリアメタル５０は、柱状電極６０を形成する際のめっき電極として用いられる。バリアメタル５０には、例えば、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、Ｗ等の単体もしくはそれらのうち２種以上の複合膜、または、それらのうち２種以上の合金が用いられる。

柱状電極６０は、半導体チップ１０の第１面Ｆ１０ａの上方のバリアメタル５０上に設けられている。柱状電極６０は、バリアメタル５０から第１面Ｆ１０ａに対して略垂直方向へ延伸している。柱状電極６０の下端は、バリアメタル５０および電極パッド３０を介して半導体チップ１０のいずれかの半導体素子に電気的に接続される。また、柱状電極６０の上端は、金属バンプ１００に接続されている。柱状電極６０には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金などの導電性金属が用いられている。

柱状電極６０は、めっき法やワイヤー法などにより形成されるため、柱状電極６０の形成工程において露出されたバリアメタル５０の上方に形成される。なおワイヤ法の場合は、電ワイヤ３０上に直接形成してもよい。

樹脂層７０は、ダミー部材８０と第２絶縁膜４０との間に設けられており、ダミー部材８０を第１面Ｆ１０ａ上において第２絶縁膜４０に接着する。樹脂層７０には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料を含むＤＡＦ(Die Attach Film)またはＤＡＰ(Die Attach Paste)が用いられる。

第１部材としてのダミー部材８０は、第１面Ｆ１０ａの上方において、柱状電極６０の周辺に設けられている。ダミー部材８０および柱状電極６０は、第１面Ｆ１０ａからほぼ同じ高さレベルに形成されており、ダミー部材８０および柱状電極６０の上面は、第３絶縁膜９０の表面から略面一で露出されている。ダミー部材８０は、第３絶縁膜９０の研磨工程における研磨ストッパとして機能するために、柱状電極６０および第３絶縁膜９０の両方よりも硬い材料で構成されている。第３絶縁膜９０には、例えば、第３絶縁膜９０はエポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。ダミー部材８０には、例えば、シリコン、ガラス、アルミナ、ＳｉＣ、ＡｌＮ、セラミックス、金属などが用いられる。

第３絶縁膜９０は、第１面Ｆ１０ａの上方において、柱状電極６０およびダミー部材８０の周囲を被覆し埋め込んでいる。第３絶縁膜９０の表面は、柱状電極６０およびダミー部材８０の表面と略面一となっており、柱状電極６０およびダミー部材８０の表面を露出している。

金属バンプ１００は、柱状電極６０上に設けられている。金属バンプ１００には、例えば、はんだ等の導電性金属が用いられる。

以上のように、本実施形態による半導体装置１は、ダミー部材８０が柱状電極６０の周囲に設けられており、柱状電極６０とともに第３絶縁膜９０内に埋め込まれている。ダミー部材８０は、柱状電極６０および第３絶縁膜９０よりも硬い材料で構成されており、第３絶縁膜９０の研磨工程におけるストッパとして機能する。これにより、ダミー部材８０が第３絶縁膜９０から露出したときに、研磨処理を止めることができる。その結果、第３絶縁膜９０の厚みがばらつかず、半導体装置１のパッケージの厚みが安定する。

また、ダミー部材８０の厚みによって、第３絶縁膜９０の厚みを制御することができる。従って、研磨の途中において、第３絶縁膜９０の厚みを測定する必要がなく、スループットを向上させることができる。

また、ダミー部材８０は、柱状電極６０および第３絶縁膜９０よりも硬い材料で構成されているので、半導体装置１が補強され、反り難くなる。これにより、半導体装置１の信頼性の向上に繋がる。また半導体装置内でのダミー部材８０の体積を変えることにより、反りを調整することも可能となり、さらに信頼性を向上させることが可能となる。

次に、本実施形態による半導体装置１の製造方法を説明する。

図２～図１２は、第１実施形態による半導体装置１の製造方法の一例を示す断面図である。尚、図においては、半導体チップを表示しているが、この半導体チップは、ダイシング前のウェハ状態の一部分である。

まず、半導体ウェハＷの第１面Ｆ１０ａ上に半導体素子（図示せず）を形成する。半導体ウェハＷは、例えば、シリコン基板等の半導体基板でよい。次に、第１面Ｆ１０ａ上には、半導体素子と電気的に接続される電極パッド３０が形成される。電極パッド３０には、例えば、Ａｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、Ｗ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等が用いられる。次に、半導体素子を被覆するように、第１絶縁膜２０が第１面Ｆ１０ａ上に形成される。第１絶縁膜２０は、リソグラフィ技術およびエッチング技術によって電極パッド３０の一部を露出するように加工される。第１絶縁膜２０には、例えば、シリコン酸化膜、シリコン窒化膜等の無機系絶縁材料が用いられる。次に、第１絶縁膜２０上に第２絶縁膜４０が形成される。第２絶縁膜４０も電極パッド３０の一部を露出させるように加工される。第２絶縁膜４０には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。これにより、図２に示す構造が得られる。

次に、図３に示すように、スパッタ法、蒸着法または無電解めっき法を用いて、電極パッド３０および第２絶縁膜４０上にバリアメタル５０を形成する。バリアメタル５０には、例えば、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、Ｗ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金が用いられる。例えば、バリアメタル５０は、スパッタ法を用いて形成された、０．１μｍの厚みのＴｉ膜と０．３μｍの厚みのＣｕ膜との積層膜を用いる。

次に、図４に示すように、バリアメタル５０上にフォトレジストＰＲを塗布する。リソグラフィ技術を用いて、フォトレジストＰＲを柱状電極６０のパターンに加工する。例えば、フォトレジストＰＲの厚みは、約４０μｍであり、約１００μｍ四方の開口を電極パッド３０上に形成する。隣接する開口間のピッチは、約３００μｍである。開口の底部の残渣を除去するために、Ｏ_２アッシャー処理を行ってもよい。これにより、柱状電極６０の形成位置にあるバリアメタル５０が確実に露出される。

次に、露出されたバリアメタル５０上に、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金を電気めっき法等で堆積する。これにより、図５に示すように、柱状電極６０の形成領域に金属が選択的にめっきされ、柱状電極６０が形成される。例えば、柱状電極６０は、Ｃｕを約３５μｍの厚みでめっきすることによって形成される。

次に、図６に示すように、フォトレジストＰＲを剥離する。剥離後に、残渣を除去するためにＯ_２アッシャー処理を行ってもよい。

次に、図７に示すように、柱状電極６０をマスクとして用いて、バリアメタル５０をエッチングする。例えば、バリアメタル５０がＣｕである場合、クエン酸および過酸化水素の混合溶液でウェットエッチングすればよい。バリアメタル５０がＴｉである場合、フッ酸または過酸化水素水等でエッチングすればよい。

次に、図８に示すように、第１面Ｆ１０ａ上にチップ状のダミー部材８０を、樹脂層７０を介して貼付する。樹脂層７０には、例えば、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂を含むＤＡＦ(Die Attach Film)またはＤＡＰ(Die Attach Paste)の単体、これらのうち２種以上の混合材料、これらのうち２種以上の積層材料が用いられる。ダミー部材８０は、柱状電極６０および図９に示す第３絶縁膜９０よりも硬い材料である。ダミー部材８０には、例えば、シリコン、ガラス、アルミナ、ＳｉＣ、ＡｌＮ、セラミックス、金属等の単体、これらのうち２種以上の混合材料、あるいは、これらのうち２種以上の積層材料が用いられる。ダミー部材８０のビッカース硬さは０．８５ＧＰａ以上３０ＧＰａ以下が望ましい。０．８５ＧＰａよりも小さいと第３絶縁膜、柱状電極のビッカース硬さに近くなり、研磨を止めることが難しくなる。逆に、３０ＧＰａを超えると高価で特殊な材料となり、使いにくい。より望ましくはビッカース硬さを５ＧＰａ以上２５ＧＰａ以下がよい。ダミー部材８０は、予め所定の高さになるように設計されている。ダミー部材８０の上面は、柱状電極６０の上面よりも低い位置に位置付けられる。これにより、第３絶縁膜９０の研磨時に、ダミー部材８０は、柱状電極６０が露出した後に、研磨をストップさせることができる。例えば、柱状電極６０の厚みが約３５μｍとすると、樹脂層７０の厚みを約５μｍとし、ダミー部材８０の厚みを約２５μｍとして、全体の厚みを約３０μｍにする。なおダミー部材８０として金属を用いる場合は、めっき法で形成してもよい。例えば柱状電極６０を形成後、めっき法を用いてダミー部材８０として、柱状電極６０とは別の金属を形成してもよい。この場合は、ダミー部材８０を貼り付ける樹脂層７０は使わなくてもよい。

次に、図９に示すように、第１面Ｆ１０ａ上に、モールド法等を用いて第３絶縁膜９０を形成する。第３絶縁膜９０の形成方法は、液状樹脂を塗布する方法でもよく、あるいは、シート状フィルムを用いたシートモールド法であってもよい。第３絶縁膜９０はエポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。エポキシ樹脂の例としては特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。また第３絶縁膜９０の中にシリカなどのフィラーが含まれていてもよい。第３絶縁膜９０は、柱状電極６０およびダミー部材８０を埋め込むように形成される。第３絶縁膜９０は、オーブンなどによる加熱や、ＵＶ硬化タイプの樹脂の場合、紫外線等でキュアすることによって硬化される。

次に、図１０に示すように、機械的研磨法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて、第３絶縁膜９０および柱状電極６０を研磨して、ダミー部材８０を露出させる。ダミー部材８０は、硬化後の第３絶縁膜９０および柱状電極６０よりも硬い材料で構成されているので、ダミー部材８０が露出されたときに、第３絶縁膜９０および柱状電極６０の研磨を停止させることができる。例えば、ダミー部材８０およびその下の樹脂層７０の厚みが約３０μｍである場合、第３絶縁膜９０の厚みも、約３０μｍに揃えることができる。ダミー部材８０の上面は、柱状電極６０の上面よりも低いので、ダミー部材８０は、柱状電極６０が露出した後に研磨をストップさせることができる。

次に、図１１に示すように、柱状電極６０上にフラックスを塗布し、金属バンプ１００を形成する。金属バンプ１００には、Ｓｎを主成分とするはんだ等の金属が用いられる。例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎの単体、それらの内の２種以上の複合膜、または合金を使用する。次に、金属バンプ１００をリフローすることにより、金属バンプ１００を柱状電極６０に接続する。

次に、ブレードダイシング法またはレーザダイシング法等を用いて、半導体ウェハＷをダイシングして、半導体チップ１０に個片化する。これにより、図１１に示す半導体装置１が完成する。その後、図１２に示すように、配線基板２００上に半導体装置１を搭載し、金属バンプ１００を配線基板２００の電極パッドに接続する。配線基板２００上には、他の半導体装置が搭載され、モジュール化されてもよい。また、半導体ウェハＷの状態で、配線基板２００上に搭載され、その後、配線基板２００とともに半導体ウェハＷをダイシングしてもよい。金属バンプ１００は配線基板２００上に形成してもよい。その場合は柱状電極６０の露出面と配線基板２００に形成した金属バンプ１００を接続する。

以上のように、本実施形態によれば、ダミー部材８０が柱状電極６０とともに第１面Ｆ１０ａ上に設けられている。ダミー部材８０は、柱状電極６０および第３絶縁膜９０よりも硬い材料で構成されており、第３絶縁膜９０の研磨工程におけるストッパとして機能する。これにより、第３絶縁膜９０の厚みがばらつかず、半導体装置１のパッケージの厚みが安定する。

また、ダミー部材８０の厚みによって、第３絶縁膜９０の厚みを制御することができる。従って、研磨の途中において、第３絶縁膜９０の厚みを測定する必要がなく、スループットを向上させることができる。

また、ダミー部材８０は、柱状電極６０および第３絶縁膜９０よりも硬い材料で構成されているので、半導体装置１が補強され、反り難くなる。これにより、半導体装置１の信頼性の向上に繋がる。

例えば、本実施形態による半導体装置１に対して温度サイクル試験（Thermal Cycle Test）を行って、その信頼性を調べた。温度サイクル試験は、－５５℃（３０ｍｉｎ）、２５℃（５ｍｉｎ）、１２５℃（３０ｍｉｎ）を１サイクルとして行った。その結果、３０００サイクル後でも、半導体装置１に問題はなかった。

（第２実施形態）
図１３および図１４は、第２実施形態による半導体装置１の製造方法および構成の一例を示す断面図である。図１３は、半導体装置１の製造途中の構成を示し、第１実施形態の図９に対応した状態を示している。図１４は、完成後の半導体装置１の構成を示している。

第２実施形態において、ダミー部材８０は、第１面Ｆ１０ａの上方から見た面積が互いに異なる複数の第２部材としての部材８０ａ～８０ｃに分割されており、部材８０ａ～８０ｃを積層して構成された積層体となっている。部材８０ａ～８０ｃの面積を相違させることによって、ダミー部材８０の研磨面積が変化する。ダミー部材８０の研磨面積の変化に基づき、研磨抵抗が変化するので、研磨装置（図示せず）は、研磨している部材８０ａ～８０ｃを特定することができる。研磨装置は、ダミー部材８０の研磨面積（あるいは、研磨抵抗が）が所定値になったときに研磨処理を停止する。ダミー部材８０の研磨面積（あるいは、研磨抵抗が）に対応する部材８０ａ～８０ｃおよび樹脂層７０ａ～７０ｃの厚みを予め設定しておけば、研磨におけるダミー部材８０の残膜厚（第３絶縁膜９０の残膜厚）を制御することができる。

第２実施形態の製造方法をより詳細に説明する。

図２～図７に示す工程を経た後、部材８０ａは、樹脂層７０ａによって第２絶縁膜４０上に接着され、部材８０ｂは、樹脂層７０ｂによって部材８０ａ上に接着され、部材８０ｃは、樹脂層７０ｃによって部材８０ｂ上に接着される。例えば、部材８０ａ～８０ｃの厚みをそれぞれ約１０μｍとし、樹脂層７０ａ～７０ｃの厚みをそれぞれ約５μｍと設定する。この場合、ダミー部材８０の高さは、約４５μｍになる。また、第１面Ｆ１０ａの上方から見たときに、部材８０ａ～８０ｃの中で部材８０ａの面積が最大であり、部材８０ｂ、８０ｃの順番に小さくなっている。これにより、図１３に示すように、部材８０ａ～８０ｃの側面が階段状に段差を有するように構成される。部材８０ａ～８０ｃの材料は、第１実施形態のダミー部材８０の材料と同じでよい。また、樹脂層７０ａ～７０ｃの材料は、第１実施形態の樹脂層７０の材料と同じでよい。

次に、図９を参照して説明したように、第３絶縁膜９０が部材８０ａ～８０ｃおよび柱状電極６０を埋め込むように形成される。これにより、図１３に示す構造が得られる。

次に、第３絶縁膜９０および柱状電極６０を研磨して、ダミー部材８０を露出させる。このとき、ダミー部材８０は、部材８０ｃから順に研磨されることになる。従って、ダミー部材８０の研磨面積は、当初、小さいが、次第に大きくなっていく。ダミー部材８０の研磨面積が変化することによって、研磨抵抗が変化するので、研磨装置は、部材８０ａ～８０ｃのいずれが露出されたかを検出することができる。これにより、第３絶縁膜９０の厚みを制御することができる。例えば、部材８０ｂが露出した時点で研磨を停止する場合、部材８０ｃおよび樹脂層７０ｃが研磨された後、部材８０ｂが露出された時点で研磨装置は研磨を停止する。これにより、図１４に示すように、第３絶縁膜９０の厚みは、部材８０ａ、８０ｂおよび樹脂層７０ａ、７０ｂの合計の厚み（上記例の場合、例えば、３０μｍ）にほぼ等しくなるように制御され得る。

次に、柱状電極６０上にフラックスを塗布し、金属バンプ１００を形成する。次に半導体ウェハＷをダイシングして、半導体チップ１０に個片化する。これにより、図１４に示す半導体装置１が完成する。

研磨は、部材８０ａが露出された時点で、停止してもよい。また、ダミー部材８０は、２層の部材の積層体であってもよく、あるいは、４層以上の部材の積層体であってもよい。各部材８０ａ～８０ｃの厚みは、予め判明している限りにおいて、互いに異なっていてもよい。

第２実施形態によれば、ダミー部材８０が、平面視において、互いに面積の異なる複数の部材８０ａ～８０ｃの積層体となっている。また、部材８０ａ～８０ｃおよび樹脂層７０ａ～７０ｃの厚みは予め設定されている。これにより、第３絶縁膜９０の膜厚の制御が容易になる。第２実施形態のその他の構成は、第１実施形態と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果も得ることができる。

（第３実施形態）
図１５および図１６は、第３実施形態による半導体装置１の製造方法および構成の一例を示す断面図である。図１５は、半導体装置１の製造途中の構成を示し、第１実施形態の図９に対応した状態を示している。図１６は、完成後の半導体装置１の構成を示している。

第３実施形態において、ダミー部材８０は、その側面Ｆ８０ｃに階段状の段差ＳＴを有する。ダミー部材８０の側面Ｆ８０ｃの段差ＳＴによって、第１面Ｆ１０ａから見たときの各段差ＳＴにおける面積が相違し、それにより、ダミー部材８０の研磨面積が変化する。研磨装置は、ダミー部材８０の研磨面積の変化に基づき研磨抵抗が変化するので、研磨しているダミー部材８０の段差ＳＴの高さを特定することができる。ダミー部材８０の各段差ＳＴの厚み（高さ）を予め設定しておけば、研磨におけるダミー部材８０の残膜厚（第３絶縁膜９０の残膜厚）を制御することができる。

第３実施形態の製造方法をより詳細に説明する。

図２～図７に示す工程を経た後、ダミー部材８０は、樹脂層７０ａによって第２絶縁膜４０上に接着される。ダミー部材８０は、上面Ｆ８０ａと、裏面Ｆ８０ｂと、側面Ｆ８０ｃと有する。ダミー部材８０の側面Ｆ８０ｃに、段差ＳＴが形成されている。段差ＳＴは、リソグラフィ技術およびエッチング技術を用いて形成してもよい。あるいは、段差ＳＴは、
加工技術、ダイシングブレードを用いて形成してもよい。段差ＳＴは、ダミー部材８０を第２絶縁膜４０上に貼付した後に形成してもよく、その前に形成してもよい。例えば、各段差ＳＴの厚みをそれぞれ約１０μｍとし、段差ＳＴの段数を５つとする。この場合、ダミー部材８０の段差ＳＴの最下段から最上段までの高さＨｓｔは、約４０μｍになる。また、第１面Ｆ１０ａの上方から見たときに、ダミー部材８０の研磨面積は、ダミー部材８０の最上段において最小であり、下段へ行くほど大きくなっている。ダミー部材８０の材料は、第１実施形態のダミー部材８０の材料と同じでよい。

次に、図９を参照して説明したように、第３絶縁膜９０がダミー部材８０および柱状電極６０を埋め込むように形成される。これにより、図１５に示す構造が得られる。

次に、第３絶縁膜９０および柱状電極６０を研磨して、ダミー部材８０を露出させる。このとき、ダミー部材８０は、上段から下段へ順に研磨されることになる。従って、ダミー部材８０の研磨面積は、当初、小さいが、次第に大きくなっていく。ダミー部材８０の研磨面積が変化することによって、研磨抵抗が変化するので、研磨装置は、どの高さの段差部分が露出されたかを検出することができる。これにより、第３絶縁膜９０の厚みを制御することができる。例えば、ダミー部材８０の最上段から４段目の上面が露出した時点で研磨を停止する場合、ダミー部材８０の最上段から３段目が研磨された後、４段目の上面が露出された時点で研磨装置は研磨を停止する。これにより、図１６に示すように、第３絶縁膜９０の厚みは、４段目以下のダミー部材８０および樹脂層７０の合計の厚みにほぼ等しくなるように制御され得る。このとき、例えば、Ｈｓｔは、１０μｍとなる。

次に、柱状電極６０上にフラックスを塗布し、金属バンプ１００を形成する。次に半導体ウェハＷをダイシングして、半導体チップ１０に個片化する。これにより、図１６に示す半導体装置１が完成する。

研磨を停止させる段差は、特に限定しない。研磨は、ダミー部材８０の最上段から３段目が露出された時点で、停止してもよい。段差ＳＴの段数も、特に限定しない。また、各段差ＳＴの高さは、予め判明している限りにおいて、互いに異なっていてもよい。

このように、第３実施形態によれば、ダミー部材８０は、第３絶縁膜９０から露出された第３面（研磨面）Ｆ８０ａ＿１と、半導体チップの第１面Ｆ１０ａに対応する第４面Ｆ８０ｂと、第３面Ｆ８０ａ＿１と第４面Ｆ８０ｂとの間にある側面Ｆ８０ｃとを備え、側面Ｆ８０ｃは、階段状に段差ＳＴを有する。そして、段差ＳＴの高さ（厚み）は予め設定されている。これにより、第３絶縁膜９０の膜厚の制御が容易になる。第３実施形態のその他の構成は、第１実施形態と同様でよい。従って、第３実施形態は、第１実施形態と同様の効果も得ることができる。

（第４実施形態）
図１７および図１８は、第４実施形態による半導体装置１の製造方法および構成の一例を示す断面図である。図１７は、半導体装置１の製造途中の構成を示し、第１実施形態の図９に対応した状態を示している。図１８は、完成後の半導体装置１の構成を示している。

第４実施形態において、ダミー部材８０は、その上面Ｆ８０ａの中心部に凹部を有し、その凹部の両側に階段状の段差ＳＴを有する。段差ＳＴによって、第１面Ｆ１０ａの上方から見たときの各段差ＳＴにおけるダミー部材８０の面積が相違し、それにより、ダミー部材８０の研磨面積が変化する。研磨装置は、ダミー部材８０の研磨面積の変化に基づき研磨抵抗が変化するので、研磨しているダミー部材８０の段差ＳＴの高さを特定することができる。ダミー部材８０の各段差ＳＴの厚み（高さ）を予め設定しておけば、第３実施形態と同様に、研磨におけるダミー部材８０の残膜厚（第３絶縁膜９０の残膜厚）を制御することができる。

第４実施形態によれば、段差ＳＴは、上面Ｆ８０ａの中心部に凹部の両側に設けられている。段差ＳＴの段数、高さ、形成方法を含む第４実施形態のその他の構成および製造方法は、第３実施形態と同様でよい。従って、第４実施形態は、第３実施形態と同様の効果を得ることができる。

（第５実施形態）
図１９および図２０は、第５実施形態による半導体装置１の製造方法および構成の一例を示す断面図である。図１９は、半導体装置１の製造途中の構成を示し、第１実施形態の図９に対応した状態を示している。図２０は、完成後の半導体装置１の構成を示している。

第５実施形態において、ダミー部材８０は、その側面Ｆ８０ｃに傾斜を有する。側面Ｆ８０ｃは、第１面Ｆ１０ａに対して垂直方向から傾斜している。ダミー部材８０の側面Ｆ８０ｃの傾斜によって、第１面Ｆ１０ａの上方から見たときの面積がダミー部材８０の研磨面の高さ位置によって相違し、それにより、ダミー部材８０の研磨面積が変化する。研磨装置は、ダミー部材８０の研磨面積の変化に基づき研磨抵抗が変化するので、研磨しているダミー部材８０の研磨面の高さを特定することができる。ダミー部材８０の上面Ｆ８０ａの面積および側面Ｆ８０ｃの傾斜を予め設定しておけば、研磨におけるダミー部材８０の残膜厚（第３絶縁膜９０の残膜厚）を制御することができる。

第５実施形態では、ダミー部材８０の側面Ｆ８０ｃが連続した傾斜面となっているので、第３絶縁膜９０の厚みをより細かく制御することができる。第５実施形態のその他の構成および製造方法は、第３または第４実施形態と同様でよい。従って、第５実施形態は、第３または第４実施形態と同様の効果を得ることができる。

尚、ダミー部材８０は、例えば、三角錐、四角錘、多角錘、円錐等のいずれかの上部を平坦にした形状でよい。ダミー部材８０は、例えば、半導体ウェハをその表面に対して傾斜方向からダイシングすることによって形成することができる。

（第６実施形態）
図２１は、第６実施形態による半導体装置１の構成の一例を示す断面図である。第６実施形態では、再配線層（ＲＤＬ（Redistribution Layer)）１２０が第３絶縁膜９０上に設けられている。再配線層１２０は、第３絶縁膜９０、柱状電極６０およびダミー部材８０上に設けられており、配線層１２１と絶縁層１２２とを積層した多層配線構造を有する。配線層１２１には、例えば、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、Ｗ、Ａｌ、Ａｇ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金が用いられる。絶縁層１２２には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系等の樹脂、それらのうち２種以上の複合膜、または、それらのうち２種以上の化合物が用いられる。柱状電極６０は、配線層１２１の一部に電気的に接続されている。金属バンプ１００は、配線層１２１の電極パッド上に設けられており、配線層１２１の一部に電気的に接続されている。これにより、電極バンプ１００は、再配線層１２０を介して柱状電極６０および半導体素子のいずれかに電気的に接続されている。再配線層１２０を用いることにより、柱状電極６０の配置の自由度を高めることができる。さらに、図１２に示す構造と同様に、第６実施形態による半導体装置１は、配線基板２００上に搭載されてもよい。

第６実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第６実施形態は、第１実施形態と同様の効果を得ることができる。また、第６実施形態は、第２～第５実施形態のいずれかと組み合わせてもよい。

（第７実施形態）
図２２～図２４は、第７実施形態による半導体装置１の製造方法および構成の一例を示す断面図である。図２２および図２３は、半導体装置１の製造途中の構成を示す。図２４は、完成後の半導体装置１の構成を示している。

第６実施形態では、再配線層１２０は、柱状電極６０およびダミー部材８０上に設けられている。これに対し、第７実施形態では、再配線層１２０が、柱状電極６０およびダミー部材８０の下に設けられている。

第７実施形態の製造方法をより詳細に説明する。

図２～図７に示す工程を経た後、絶縁膜８５で電極５５および第２絶縁膜４０を被覆する。尚、第７実施形態において、バリアメタル５０および柱状電極６０は、再配線層１２０上に形成されるので、図７のバリアメタル５０および柱状電極６０は、ここではそれぞれバリアメタル４５および電極５５と呼ぶ。また、この段階では、ダミー部材８０は形成されない。絶縁膜８５は、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する第３絶縁膜９０。また、バリアメタル４５および電極５５の材料は、それぞれバリアメタル５０および柱状電極６０の材料と同じでよい。

絶縁膜８５で電極５５および第２絶縁膜４０を被覆した後、露光・現像などのリソグラフィにより、電極５５を露出させる。これにより、図２２の構造が得られる。

次に、図２３に示すように、電極５５および絶縁膜８５上に、再配線層１２０を形成する。

その後、第１実施形態で説明したように、バリアメタル５０、柱状電極６０を配線層１２１上に形成し、絶縁層１２２上にダミー部材８０を樹脂層７０で接着する。柱状電極６０およびダミー部材８０を第３絶縁膜９０で埋め込み、第３絶縁膜９０をダミー部材８０が露出されるまで研磨する。金属バンプ１００が柱状電極６０上に形成される。これにより、図２４に示す半導体装置１が完成する。

このように、再配線層１２０は、柱状電極６０およびダミー部材８０の下に設けられていてもよい。金属バンプ１００および柱状電極６０は、再配線層１２０を介して半導体チップ１０の半導体素子のいずれかと電気的に接続される。この場合、柱状電極６０、ダミー部材８０および金属バンプ１００のレイアウト配置の自由度が高くなる。

第７実施形態のその他の構成および製造方法は、第６実施形態の対応する構成および製造方法と同様でよい。これにより、第７実施形態は、第６実施形態の効果も得ることができる。また、第７実施形態は、第２～第５実施形態のいずれかと組み合わせてもよい。

（第８実施形態）
図２５は、第８実施形態による半導体装置１の構成の一例を示す断面図である。第８実施形態では、柱状電極６０が、金属ワイヤを用いてワイヤボンディング法で形成されている点で第１実施形態と異なる。以下、柱状電極６０を金属ワイヤ６０とも呼ぶ。柱状電極６０を金属ワイヤで構成する場合、金属ワイヤ６０は、ワイヤボンディング法で電極パッド３０上にボンディングされる。この場合、金属ワイヤ６０の径（幅）Φ３は、第１絶縁膜２０、４０から露出されている電極パッド３０の開口径Φ１よりも小さい。また、第３絶縁膜９０から露出されている金属ワイヤ６０の面積は、半導体チップ１０に対する金属ワイヤ６０のコンタクト面積（ボンディング面積）よりも小さい。さらに、金属ワイヤ６０は、ワイヤボンディング法で形成可能であるので、めっき法により形成される電極に比べて製造コストにおいて低廉である。柱状電極６０に金属ワイヤを用いた場合、このような特徴が得られる。金属ワイヤ６０の材料には、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。例えばＣｕにＰｄが被覆した材料でもよい。第３絶縁膜９０の形成の際に金属ワイヤ６０を倒壊させないように、金属ワイヤ６０には、比較的硬いＣｕ、ＣｕＰｄ合金、ＣｕにＰｄが被覆した材料を用いることが好ましい。

第８実施形態の製造方法を説明する。

図２に示す工程を経た後、ワイヤボンダを用いて、電極パッド３０に金属ワイヤ６０の一端をボンディングする。次に、金属ワイヤ６０は、第１面Ｆ１０ａの上方へ略垂直方向へ引き出され切断される。これにより、金属ワイヤ６０は、第１面Ｆ１０ａに対して略垂直方向に直立する柱状電極として形成される。その後、第１実施形態と同様に、ダミー部材８０、第３絶縁膜９０および金属バンプ１００を形成する。金属ワイヤ６０の露出後に、露出面よりも大きい電極パッドを形成したのちに、金属バンプ１００を形成してもよい。これにより、図２５に示す半導体装置１が完成する。

第８実施形態では、柱状電極６０は、金属ワイヤを用いてワイヤボンディング法で形成されるので、めっき法よりも低廉かつ簡単に形成することができる。第８実施形態のその他の構成および製造方法は、第１実施形態の対応する構成および製造方法と同様でよい。従って、第８実施形態は、第１実施形態と同様の効果も得ることができる。第８実施形態は、第１～第７実施形態のいずれかと組み合わせてもよい。

（第９実施形態）
図２６は、第９実施形態による半導体装置１の構成の一例を示す断面図である。第９実施形態では、柱状電極６０が、めっき法による柱状電極６０ａおよびワイヤボンディング法による柱状電極（金属ワイヤ）６０ｂの両方を含む点で第１実施形態と異なる。即ち、柱状電極６０には、めっき法による柱状電極６０ａと、ワイヤボンディング法による柱状電極６０ｂとが混在する。

第３絶縁膜９０から露出された柱状電極６０ａの面積は、半導体チップ１０に対する柱状電極６０ａのコンタクト面積よりも大きくてもよい。一方、第３絶縁膜９０から露出された柱状電極６０ｂの面積は、半導体チップ１０に対する柱状電極６０ｂのコンタクト面積よりも小さくてもよい。

即ち、めっき法による柱状電極６０aの径Φ２は、第１絶縁膜２０、４０から露出されている電極パッド３０の開口径Φ１よりも大きくてもよい。ボンディング法による金属ワイヤ６０ｂの径Φ３は、第１絶縁膜２０、４０から露出されている電極パッド３０の開口径Φ１よりも小さくてもよい。

第９実施形態のその他の構成および製造方法は、第１実施形態の対応する構成および製造方法と同様でよい。従って、第９実施形態は、第１実施形態と同様の効果も得ることができる。第９実施形態は、第１～第７実施形態のいずれかと組み合わせてもよい。

（第１０実施形態）
図２７は、第１０実施形態による半導体装置１の構成の一例を示す断面図である。第１０実施形態では、ダミー部材８０が導電体であり、ダミー部材８０の下に電極パッド３０およびバリアメタル５０が設けられている。ダミー部材８０は、バリアメタル５０に接触しており、バリアメタル５０を介して電極パッド３０および半導体チップ１０の半導体素子のいずれかに電気的に接続されている。

第１０実施形態では、ダミー部材８０は、研磨ストッパとしての機能および電極としての機能を兼ね備える。ダミー部材８０は、電源電極として電力を半導体チップ１０に供給してもよい。例えば、ダミー部材８０をはんだや導電ペーストなどを用いて接続してもよい。あるいは、ダミー部材８０は、グランド電極として半導体チップ１０に接地電圧を供給してもよい。さらに、ダミー部材８０は、半導体チップ１０の熱を吸収し放出する放熱板としての機能も有してもよい。

第１０実施形態のその他の構成および製造方法は、第１実施形態の対応する構成および製造方法と同様でよい。従って、第１０実施形態は、第１実施形態と同様の効果も得ることができる。第１０実施形態は、第１～第９実施形態のいずれかと組み合わせてもよい。

以降、半導体チップ１０の積層体のパッケージの実施形態について説明する。

（第１１実施形態）
図２８は、第１１実施形態による半導体装置１の構成の一例を示す断面図である。第１１実施形態では、複数の半導体チップ１０が積層されており、それぞれの半導体チップ１０から柱状電極６０が半導体チップ１０の表面に対して略垂直方向に延伸している。半導体チップ１０の積層体上にダミー部材８０が配置され、ダミー部材８０の上面は、最上段の半導体チップ１０の表面よりも高い位置にある。よって、最上段の半導体チップ１０の表面は、第３絶縁膜９０から露出されず、第３絶縁膜９０で被覆されている。

複数の半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。複数の半導体チップ１０は、同一構成を有する半導体チップでもよく、それぞれ異なる構成を有する半導体チップでもよい。例えば、複数の半導体チップ１０のうち、最上段の半導体チップ１０は、メモリチップを制御するコントローラチップであり、その他の半導体チップ１０は、メモリチップでよい。半導体チップ１０は、接着層１２によって互いに接着されている。半導体チップ１０において、表面Ｆ１０ａが半導体素子を形成した素子形成面となっている。表面Ｆ１０ａの反対側の裏面Ｆ１０ｂが接着層１２で他の半導体チップ１０に接着されている。

接着層１２は、複数の半導体チップ１０を積層するために、半導体チップ１０間に設けられている。接着層１２には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料を含むＤＡＦ(Die Attach Film)またはＤＡＰ(Die Attach Paste)が用いられる。

柱状電極６０は、半導体チップ１０の表面Ｆ１０ａに対して略垂直方向に延伸しており、各半導体チップ１０に接続されている。柱状電極６０の一端は、半導体チップ１０の電極パッドＰ１０に接続されており、その他端は金属バンプ１００に接続されている。例えば、半導体チップ１０は、階段状にずれて積層されており、柱状電極６０は、複数の半導体チップ１０の端部の段差部分に設けられた電極パッドＰ１０のそれぞれから延伸している。これにより、各半導体チップ１０は、柱状電極６０を介して金属バンプ１００に接続され、他の半導体チップ１０を介することなく、再配線層や外部装置と信号を直接やり取りすることができる。その結果、半導体チップ１０とコントローラ等との間の通信データ量や通信速度を増大させることができる。柱状電極６０は、例えば、ボンディングワイヤに用いられる金属ワイヤでもよく、めっき法で形成された柱状電極でもよい。例えば、後述のように、最上段の半導体チップ１０の柱状電極６０は、めっき法による柱状電極であり、それより下の半導体チップ１０の柱状電極６０は、ボンディングワイヤに用いられる金属ワイヤで構成されてもよい。柱状電極６０には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。

ダミー部材８０は、複数の半導体チップ１０の積層体上に樹脂層７０によって貼付されており、最上段の半導体チップ１０の隣に配置されている。ダミー部材８０の上面は、最上段の半導体チップ１０の表面よりも高い位置にあり、第３絶縁膜９０の研磨ストッパとして機能する。

第３絶縁膜９０は、半導体チップ１０および柱状電極６０を被覆し保護している。第３絶縁膜９０は、最上段の半導体チップ１０の表面を露出せずに被覆している。

金属バンプ１００は、柱状電極６０上に設けられており、他のデバイスとの電気的な接続を得るために設けられている。金属バンプ１００には、例えば、Ｓｎを主成分とするはんだ等の低抵抗金属が用いられている。金属ワイヤ６０の露出後に、露出面よりも大きい電極パッドを形成したのちに、金属バンプ１００を形成してもよい。

次に、第１１実施形態による半導体装置１の製造方法を説明する。

図２９～図３１は、第１１実施形態による半導体装置１の製造方法の一例を示す断面図である。

まず、図２９に示すように、支持基板５上に複数の半導体チップ１０を積層する。このとき、半導体チップ１０は、接着層１２で他の半導体チップ１０上に接着される。

次に、半導体チップ１０の積層体の上に、ダミー部材８０を樹脂層７０で接着する。このとき、ダミー部材８０の上面は、最上層の半導体チップ１０の上面よりも高く位置づけられる。

次に、図３０に示すように、半導体チップ１０の電極パッドＰ１０上にワイヤボンディング法で金属ワイヤをボンディングし、第１面Ｆ１０ａに対して略垂直方向に引き出して柱状電極６０を形成する。なお、いくつかの金属ワイヤによる柱状電極６０の材料を変えて、ダミー部材８０の代わりに使用してもよい。

次に、図３１に示すように、第３絶縁膜９０で半導体チップ１０の積層体、ダミー部材８０および柱状電極６０を被覆する。例えば、第３絶縁膜９０は、モールド樹脂であり、半導体チップ１０の積層体、ダミー部材８０および柱状電極６０をこの樹脂で封止する。次に、第３絶縁膜９０を硬化させる。

次に、機械的研磨法、ＣＭＰ法等を用いて、ダミー部材８０が露出されるまで第３絶縁膜９０を研磨する。次に、支持基板５を除去した後、柱状電極６０上に金属バンプ１００を形成する。金属バンプ１００は、例えば、ボール搭載、めっき法、印刷法を用いればよい。これにより、図２８に示す半導体装置１が完成する。また金属バンプ１００を形成後に支持基板５を除去してもよい。

尚、柱状電極６０は、後述のように、めっき法で形成してもよい。この場合、第３絶縁膜９０の形成後、リソグラフィ技術およびエッチング技術を用いて、第３絶縁膜９０に電極パッド３０に達する穴を形成する。さらに、その穴にめっき法で金属を埋め込む。このように、柱状電極６０を形成してもよい。また半導体チップ１０に柱状電極６０をあらかじめ、めっき法などで形成してから、半導体チップ１０を搭載してもよい。また、支持基板５は、半導体装置１から除去してもよいが、半導体装置１に放熱板として残してもよい。

また、半導体装置１は、配線基板２００に搭載されてもよい。図３２は、第１１実施形態による半導体装置１を配線基板２００上に実装した状態を示す断面図である。半導体装置１は、金属バンプ１００を配線基板２００に向けて実装され、金属バンプ１００を介して配線基板２００の配線の一部と電気的に接続される。これにより、半導体装置１は、他の半導体装置とともにモジュール化され得る。金属バンプ１００は配線基板２００上に形成してもよい。その場合は柱状電極６０の露出面と配線基板２００に形成した金属バンプ１００を接続する。

（第１２実施形態）
図３３は、第１２実施形態による半導体装置１の構成の一例を示す断面図である。第１２実施形態では、ダミー部材８０が導電体であり、ダミー部材８０上に金属バンプ１００が設けられている。ダミー部材８０は、金属バンプ１００を介して配線基板２００の配線の一部に電気的に接続されている。ダミー部材８０は、研磨ストッパとしての機能および電極としての機能を兼ね備える。ダミー部材８０は、電源電極として電力を半導体チップ１０に供給してもよい。あるいは、ダミー部材８０は、グランド電極として半導体チップ１０に接地電圧を供給してもよい。さらに、ダミー部材８０は、半導体チップ１０の熱を吸収し放出する放熱板としての機能も有する。

さらに、半導体チップ１０の積層体のうち最下段の半導体チップ１０（図３３では最上に示されている半導体チップ１０）の裏面Ｆ１０ｂに支持基板５が残置されている。支持基板５は、最下段の半導体チップ１０の裏面Ｆ１０ｂに接触しており、放熱板として機能する。また、支持基板５は、グランド電極として半導体チップ１０に接地電圧を供給してもよい。支持基板５には、例えば、金属等の導電体または熱伝導性の材料を含むリードフレームでもよい。

第１２実施形態のその他の構成および製造方法は、第１１実施形態の対応する構成および製造方法と同様でよい。従って、第１２実施形態は、第１１実施形態と同様の効果も得ることができる。

（第１３実施形態）
図３４は、第１３実施形態による半導体装置１の構成の一例を示す断面図である。第１３実施形態では、ダミー部材８１がさらに設けられている点で第１１実施形態と異なる。ダミー部材８１は、半導体チップ１０の積層方向に第３絶縁膜９０を貫通して設けられており、半導体チップ１０の積層体に隣接して設けられている。ダミー部材８１は、ダミー部材８０と同じ材料で構成されており、第３絶縁膜９０および柱状電極６０よりも硬い。ダミー部材８１を追加することによって、半導体装置１のパッケージの反りをさらに抑制することができる。

ダミー部材８１は、第３絶縁膜９０を形成する前の図２９または図３０の工程において、支持基板５上に直立させるようにダミー部材８１を配置する。ダミー部材８０、８１の高さはほぼ等しいことが好ましい。その後、第１１実施形態で説明したように、第３絶縁膜９０で半導体チップ１０を埋込み、第３絶縁膜９０を研磨する。このとき、ダミー部材８０、８１が研磨ストッパとなる。第１３実施形態のその他の構成および製造方法は、第１１実施形態の対応する構成および製造方法と同じでよい。第１３実施形態は、第１～第１２実施形態のいずれかと組み合わせてもよい。

（変形例１）
溶融した樹脂を金型に流し込んで第３絶縁膜９０を形成する場合、樹脂は、図３１の矢印Ａ１で示す方向から流し込むことが好ましい。矢印Ａ１の方向は、半導体チップ１０の積層体から見て柱状電極６０が存在する方向であり、樹脂の流れが半導体チップ１０の積層体によって緩和され、柱状電極６０に直接影響することを抑制する。これにより、樹脂の流動によって、柱状電極６０が倒壊したり、屈曲することを抑制できる。

図３５は、変形例１による樹脂封止工程の様子を示す図である。溶融された樹脂が挿入口４１０から矢印Ａ１方向へ導入され、金型４００、４０１内に封入される。このとき、封止される半導体チップ１０の積層体は、柱状電極６０を保護するように柱状電極６０よりも上流側に位置し、柱状電極６０が倒壊または屈曲することを抑制する。

（変形例２）
図３６は、変形例２による樹脂封止工程の様子を示す図である。溶融した樹脂を金型４００、４０１に流し込んで第３絶縁膜９０を形成する場合、金型４００、４０１の内面に離型フィルム４２０が設けられている。離型フィルム４２０は、樹脂封止された半導体チップ１０を金型から取り外しやすくするために設けられ、樹脂等で構成されている。

変形例２では、圧縮成形法による樹脂封止による例を示している。金型４００、４０１内に離型フィルム４２０を配置し、その中に樹脂を塗布する。その後、柱状電極６０の形成された半導体チップ１０を反転して樹脂内に入れて、圧縮成形をする。柱状電極６０は、金型４００、４０１内の離型フィルム４２０に物理的に突き刺さっている。柱状電極６０は、離型フィルム４２０に押し込まれていてもよく、あるいは、貫通していてもよい。これにより、樹脂封止工程において、柱状電極６０の両端が固定され、柱状電極６０が、樹脂の流動によって倒壊したり、屈曲することを抑制できる。

離型フィルム４２０の引張強度は、例えば、１ＭＰａ～１００ＭＰａであることが好ましい。離型フィルム４２０の引張強度が１ＭＰａよりも低いと、離型フィルム４２０は柱状電極６０を固定することが困難となる。離型フィルム４２０の引張強度が１００ＭＰａよりも高いと、柱状電極６０を離型フィルム４２０に突き刺すことが困難となる。従って、離型フィルム４２０の引張強度が、１ＭＰａ～１００ＭＰａであることによって、樹脂封止工程において、離型フィルム４２０が柱状電極６０の倒壊や屈曲を抑制することができる。

（第１４実施形態）
図３７は、第１４実施形態による半導体装置１の構成例を示す断面図である。第１４実施形態では、柱状電極６０が、ボンディングワイヤによる柱状電極６０ａと、めっき法で形成された柱状電極６０ｂとの両方を含む。例えば、最上段の半導体チップ１０ｂ上には、めっき法で柱状電極６０ｂを形成する。それ以外の半導体チップ１０ａ上には、ワイヤボンディング法で柱状電極６０ａを形成する。半導体チップ１０ａは、例えば、メモリチップであり、半導体チップ１０ｂは、例えば、コントローラチップである。

図３８～図４０は、第１４実施形態による半導体装置１の製造方法の一例を示す断面図である。柱状電極６０ａは、図２９～図３１を参照して説明したように形成される。これにより、図３８に示す構造が得られる。その後、図３９に示すように、レーザ加工技術等を用いて、第３絶縁膜９０の柱状電極６０ｂの形成位置を削る。これにより、第３絶縁膜９０に穴Ｈ６０ｂが形成される。穴Ｈ６０ｂは、第３絶縁膜９０の上面から半導体チップ１０ｂの電極パッドＰ１０まで形成される。

次に、バリアメタルを半導体チップ１０ｂの電極パッドＰ１０上に形成した後、図４０に示すように、めっき法を用いて、柱状電極６０ｂの金属材料を穴Ｈ６０ｂに埋め込む。これにより、柱状電極６０ｂが形成される。また半導体チップ１０に柱状電極６０をあらかじめ、めっき法などで形成してから、半導体チップ１０を搭載してもよい。

その後、機械的研磨法、ＣＭＰ法を用いて、ダミー部材８０が露出されるまで、第３絶縁膜９０および柱状電極６０ａ、６０ｂを研磨する。さらに、金属バンプ１００を柱状電極６０ａ、６０ｂ上に形成することによって、図３７に示す半導体装置１が完成する。

（第１５実施形態）
図４１は、第１５実施形態による半導体装置１の構成例を示す断面図である。変形例３では、柱状電極６０ａ、６０ｂが第３絶縁膜９０の表面から金属バンプ１００へ突出している。柱状電極６０ａ、６０ｂが金属バンプ１００へ突き刺さることによって、半導体装置１を配線基板２００へフリップチップ接続したときに、半導体装置１が配線基板２００に対して安定して接続され、不良の抑制につながる。

柱状電極６０ａ、６０ｂの突出形状は、第３絶縁膜９０を研磨後、さらに第３絶縁膜９０のみをプラズマ等でエッチングすることにより形成することができる。ダミー部材８０も突出する形状となる。

第１５実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。第１５実施形態は、第１２～第１３実施形態のいずれかと組み合わせてもよい。

（第１６実施形態）
図４２は、第１６実施形態による半導体装置１の構成例を示す断面図である。第１６実施形態による半導体装置１は、ダミー柱状電極６０ｃ、６０ｄをさらに備えている。ダミー柱状電極６０ｃは、一端が支持基板５にボンディングされており、他端が第３絶縁膜９０の表面まで設けられている。ダミー柱状電極６０ｄは、一端が半導体チップ１０のいずれかにボンディングされており、他端が第３絶縁膜９０の表面まで設けられている。ダミー柱状電極６０ｃ、６０ｄの他端には、金属バンプ１００が設けられており、配線基板２００に接続されている。ダミー柱状電極６０ｃ、６０ｄは、柱状電極６０が半導体装置１の一方側に偏在している場合に、その他方側に設けられる。これにより、半導体装置１と配線基板２００との間の金属バンプ１００の配置位置が比較的均一化され、温度サイクル試験における応力が緩和される。その結果、信頼性の向上につながる。尚、ダミー柱状電極６０ｃ、６０ｄは、半導体チップ１０および配線基板２００に電気的に接続されていても、あるいは、接続されていなくてよい。

ダミー柱状電極６０ｃ、６０ｄのレイアウト配置、数は、半導体装置１と配線基板２００との間の金属バンプ１００の配置位置が比較的均一化されるように設定される。また、ダミー柱状電極６０ｃ、６０ｄの径、材質は、柱状電極６０ａ、６０ｂのそれと同じでもよいし、相違させてもよい。例えばダミー柱状電極６０ｃ、６０ｄの材料を柱状電極６０ａ、６０ｂの材料と変えて、ダミー部材８０の役割をさせてもよい。第１６実施形態のその他の構成は、第１５実施形態の対応する構成と同様でよい。第１６実施形態も、第１２～第１３実施形態のいずれかと組み合わせてもよい。

（第１７実施形態）
図４３は、第１７実施形態による半導体装置１の構成例を示す断面図である。図４４は、第１７実施形態による半導体装置１の構成例を示す平面図である。第１７実施形態によれば、複数のダミー柱状電極６０ｃが半導体装置１の両側あるいはコーナー部に設けられている。ダミー柱状電極６０ｃの構成は、第１６実施形態のそれと同様でよい。これにより、第１６実施形態と同様に、半導体装置１と配線基板２００との間の金属バンプ１００の配置位置が比較的均一化され、温度サイクル試験における応力が緩和される。その結果、信頼性の向上につながる。また、ダミー柱状電極６０ｃは、半導体装置１を配線基板２００へフリップチップ接続するときに、アライメントマークになり得る。

ダミー柱状電極６０ｃのレイアウト配置、数は、これに限定されず、半導体装置１と配線基板２００との間の金属バンプ１００の配置位置が比較的均一化されるように設定されればよい。また、複数のダミー柱状電極６０ｃの径、材質は、互いに同じでもよいし、相違させてもよい。第１７実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。第１７実施形態も、第１２～第１３実施形態のいずれかと組み合わせてもよい。

（第１８実施形態）
図４５は、第１８実施形態による半導体装置１の構成例を示す断面図である。第１８実施形態によれば、第３絶縁膜９０の表面に凹部１３０が設けられており、凹部１３０内に金属バンプ１００が設けられている。金属バンプ１００が凹部１３０内に形成されることによって、金属バンプ１００がリフロー等によって溶融しても、凹部１３０内に金属バンプ１００を滞留させることができる。よって、金属バンプ１００は、柱状電極６０と配線基板２００との間を確実に接続することができる。第１８実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。また、凹部１３０は、図３１の工程を経た後、第３絶縁膜９０を研磨し、リソグラフィ技術およびエッチング技術あるいはレーザ加工技術を用いて、柱状電極６０の周囲の第３絶縁膜９０を除去すればよい。第１８実施形態は、第１２～第１７実施形態のいずれかと組み合わせてもよい。

（第１９実施形態）
図４６は、第１９実施形態による半導体装置１の構成例を示す断面図である。第１９実施形態によれば、柱状電極６０は、第３絶縁膜９０内において、第１面Ｆ１０ａに対して垂直方向から傾斜して設けられている。柱状電極６０は、半導体チップ１０に対する接続部から第３絶縁膜９０の表面に近づくに従って、半導体装置１の中心部から外側に向かって広がっており、柱状電極６０間の間隔も広がっている。これにより、配線基板２００における配線間隔を広げ、配線基板２００の配線の設計の自由度が高くなる。第１９実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。第１９実施形態は、第１２～第１８実施形態のいずれかと組み合わせてもよい。

（第２０実施形態）
図４７は、第２０実施形態による半導体装置１の構成例を示す断面図である。第２０実施形態によれば、柱状電極６０は、第３絶縁膜９０内において、第１面Ｆ１０ａに対して垂直方向から傾斜して設けられている点で第１９実施形態と同様である。しかし、第２０実施形態では、柱状電極６０は、半導体チップ１０に対する接続部から第３絶縁膜９０の表面に近づくに従って、半導体装置１の中心部から内側に向かって狭まっており、柱状電極６０間の間隔も狭くなっている。これにより、例えば、コントローラとしての半導体チップ１０ｂとメモリチップとしての他の半導体チップ１０ａとの間の配線距離が短くなり、半導体装置１の電気的特性が改善される。第２０実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。第２０実施形態は、第１２～第１８実施形態のいずれかと組み合わせてもよい。

（第２１実施形態）
図４８は、第２１実施形態による半導体装置１の構成例を示す断面図である。第２１実施形態によれば、柱状電極６０は、第３絶縁膜９０内において、第１面Ｆ１０ａに対して垂直方向から傾斜しており、かつ、屈曲して設けられている点で第１９実施形態と異なる。柱状電極６０の屈曲は、第３絶縁膜９０の導入時に柱状電極６０が影響を受けないように、柱状電極６０を補強可能か形状に屈曲することが好ましい。例えば、柱状電極６０は、図３１のＡ１方向と略平行方向に折り返してＺ型に成形してもよい。これにより、柱状電極６０は、ばね状になり、第３絶縁膜９０の流れに対して機械的な耐性を得ることができる。第２１実施形態のその他の構成は、第１９実施形態の対応する構成と同様でよい。第２１実施形態は、第１２～第１８実施形態のいずれかと組み合わせてもよい。

（第２２実施形態）
図４９～図５２は、第２２実施形態による半導体装置１の構成例を示す断面図である。図４９および図５０の第２２実施形態によれば、半導体装置１は、配線基板２００上において、アンダーフィル５１０および絶縁材５００で被覆されている。アンダーフィル５１０は、半導体装置１と配線基板２００との間に充填されており、金属バンプ１００の周囲を被覆し保護している。これにより、半導体装置１と配線基板２００との接続部の信頼性が向上する。アンダーフィル５１０には、例えば、樹脂が用いられる。絶縁材５００は、半導体装置１およびアンダーフィル５１０の全体を被覆するように設けられている。絶縁材５００は、半導体装置１およびアンダーフィル５１０を保護している。絶縁材５００には、例えば、第３絶縁膜９０と同様に樹脂が用いられる。これにより、半導体装置１の信頼性がさらに向上する。第２２実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。

また、絶縁材５００は、図４９のように、支持基板５の上まで設けられ、支持基板５を被覆してもよいが、図５０のように、支持基板５の上面を露出するように設けられてもよい。この場合、支持基板５の放熱性を向上させることができる。

絶縁材５００およびアンダーフィル５１０は、いずれか一方だけ設けられてもよい。例えば、図５１および図５２のように、アンダーフィル５１０を省略して、絶縁材５００が半導体装置１を被覆してもよい。この場合、アンダーフィルに代わって絶縁材５００が半導体装置１と配線基板２００との間に埋め込まれ、金属バンプ１００を被覆し保護する。第２２実施形態は、上記実施形態のいずれかと組み合わせてもよい。

図２８から図５２では柱状電極６０としてワイヤを用いた例を示した。もちろん通常のワイヤボンディング法を用いた製品のように、チップ間を直接接続するワイヤと、ワイヤを使用した柱状電極６０が混在していてもよい。またチップ間を直接接続するワイヤと、ワイヤを用いた柱状電極６０、めっき法などを適用した柱状電極６０が混在してもよい。

（第２３実施形態）
図５３は、第２３実施形態における半導体装置１の構成例を示す断面図である。第２３実施形態は、複数のダミー部材８０が一つの半導体チップ１０内に配置されている点で第１実施形態と異なる。第２３実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。複数のダミー部材８０が配置されることにより、複数のダミー部材８０は、よりストッパとしての役目を果たすことができるとともに、半導体装置１の反りの調整をすることもできる。その結果、信頼性を向上させることができる。

（第２４実施形態）
図５４は、第２４実施形態における半導体装置１の構成例を示す断面図である。第２４実施形態は、再配線層１２０内に配置されたダミー部材８０をさらに備える点で第６実施形態と異なる。第２４実施形態のその他の構成は、第６実施形態の対応する構成と同様でよい。ダミー部材８０のほかに、ダミー部材８０を再配線層１２０内に配置することにより、半導体装置１の反りの調整をすることができる。その結果、信頼性を向上させることができる。複数のダミー部材８０を、再配線層１２０内の複数の配線層間配置してもよい。これにより、さらに、半導体装置１の反りの調整をすることができる。

（第２５実施形態）
図５５は、第２５実施形態における半導体装置１の構成例を示す断面図である。第２５実施形態は、半導体装置１の柱状電極６０上に再配線層１２０を備えている点で第１１実施形態と異なる。再配線層１２０は、第３絶縁膜９０を研磨した後に、第３絶縁膜９０および柱状電極６０上に形成される。金属バンプ１００は、再配線層１２０上に形成される。再配線層１２０が設けられることにより、柱状電極６０間のピッチが狭い場合であっても、金属バンプ１００間のピッチを広げることが可能となる。さらに、再配線層１２０は、半導体チップ１０間を再配線層１２０内の配線を介して電気的に接続することが可能となる。再配線層１２０内にダミー部材８０を形成してもよい。また、複数の再配線層１２０を設け、複数の再配線層１２０内にダミー部材８０を形成してもよい。

（第２６実施形態）
図５６は、第２６実施形態における半導体装置１の構成例を示す断面図である。本実施形態は、半導体装置１を、いわゆるファンアウトウエハレベルＣＳＰ（Chip Size Package）に応用した例である。ファンアウトウエハレベルＣＳＰのプロセスには大きく分けて、ＲＤＬ ＬａｓｔとＲＤＬ Ｆｉｒｓｔとがある。ＲＤＬ Ｌａｓｔは、半導体チップを第４絶縁膜（絶縁材）１５０で覆った後に、再配線層１２０を形成する方式であり、ＲＤＬ Ｆｉｒｓｔは、半導体チップを第４絶縁膜１５０で覆う状態の前に再配線層１２０を形成する方式である。第４絶縁膜１５０は、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。エポキシ樹脂の例としては特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。また第３絶縁膜９０の中にシリカなどのフィラーが含まれていてもよい。

図５６には、ＲＤＬ Ｌａｓｔにおいて、再配線層１２０にダミー部材８０を形成した例を示す。ＲＤＬ Ｌａｓｔ方式では、支持基板上に剥離層を形成した上に半導体チップ１０を搭載し、第４絶縁膜１５０で半導体チップ１０を覆う。その後支持基板を剥離し、再配線層１２０を半導体チップ１０の素子面に形成する。柱状電極６０を形成後、第３絶縁膜９０を形成し、第３絶縁膜９０を機械的研磨法、ＣＭＰなどで平坦化する。この場合、柱状電極６０を露出するまで第３絶縁膜９０を研磨するが、このとき、ダミー部材８０がストッパとして機能する。半導体チップ１０の周りに第４絶縁膜１５０があり、半導体チップ１０の素子面には再配線層１２０が形成される。再配線層１２０は、半導体チップ１０の第１面Ｆ１０ａと、該第１面Ｆ１０ａと面一の第４絶縁膜１５０上に設けられている。再配線層１２０内にダミー部材８０が形成され、再配線層１２０上に金属バンプ１００が形成されている。金属バンプ１００は、配線基板２００に電気的に接続されている。ファンアウトウエハレベルＣＳＰの第３絶縁膜を含む再配線層１２０内にダミー部材８０が設けられていることにより、半導体装置１の反りの矯正を行うことができ、信頼性を向上させることができる。

（第２７実施形態）
図５７は、第２７実施形態における半導体装置１の構成例を示す断面図である。図５６の形態において、第３絶縁膜９０内に複数のダミー部材８０が設けられている。第２７実施形態の他の構成は、第２６実施形態の対応する構成と同様でよい。ダミー部材８０を増やすことにより、半導体装置１の反りを調整することができ、さらに信頼性を向上させることができる。また複数の再配線層１２０内にダミー部材８０を形成してもよい。第２７実施形態は、他の実施形態と組み合わせてもよい。

（第２８実施形態）
図５８は、第２８実施形態における半導体装置１の構成例を示す断面図である。本実施形態は、半導体装置１を、いわゆるファンアウトウエハレベルＣＳＰに応用した例である。図５６には、ＲＤＬ Ｆｉｒｓｔにおいて、第３絶縁膜９０にダミー部材８０を形成した例を示す。ＲＤＬ Ｆｉｒｓｔ方式では、支持基板上に剥離層を形成し、柱状電極６０を形成する。ダミー部材８０を剥離層上に搭載後、柱状電極６０、ダミー部材８０を覆うように第３絶縁膜９０を形成し、機械的研磨法、ＣＭＰなどで平坦化する。この場合、柱状電極６０を露出するまで第３絶縁層９０を研磨するが、このとき、ダミー部材８０がストッパとして機能する。ダミー部材８０上にさらに再配線層１２０があり、半導体チップ１０の周りに第４絶縁膜１５０がある。半導体チップ１０は、金属バンプ１００Ａを有し、再配線層１２０にフリップチップ実装されている。第３絶縁膜９０にはダミー部材８０が形成され、金属バンプ１００Ｂが形成されている。金属バンプ１００Ｂは、配線基板２００に電気的に接続されている。ファンアウトウエハレベルＣＳＰの第３絶縁膜９０を含む再配線層１２０内にダミー部材８０が設けられていることにより、半導体装置１の反りの矯正を行うことができ、信頼性を向上させることができる。なお支持基板から再配線層を剥離後、第３絶縁膜９０を研磨して、柱状電極６０を露出させる。ダミー部材８０は上下両方から研磨されるため、両方からの研磨のストッパとしての役目をする。

（第２９実施形態）
図５９は、第２９実施形態における半導体装置１の構成例を示す断面図である。第２９実施形態は、半導体チップ１０と再配線層１２０との間にアンダーフィル５１０を備えている点で第２８実施形態と異なる。アンダーフィル５１０は、半導体チップ１０と再配線層１２０との間の金属バンプ１００Ａの周囲を被覆し保護している。これにより、半導体チップ１０と再配線層１２０との接続部の信頼性が向上する。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 半導体装置、１０ 半導体チップ、２０ 第１絶縁膜、３０ 電極パッド、４０ 第２絶縁膜、５０ バリアメタル、６０ 柱状電極、７０ 樹脂層、８０ ダミー部材（第１部材）、９０ 第３絶縁膜（絶縁材）、１００ 金属バンプ、１５０ 第４絶縁膜

Claims (12)

1. 第１面と該第１面とは反対側の第２面とを有し、前記第１面上に半導体素子を設けた半導体チップと、
   前記第１面の上方に設けられ、前記半導体素子のいずれかに電気的に接続された柱状電極と、
   前記第１面の上方において、前記柱状電極の周辺に設けられた第１部材と、
   前記柱状電極および前記第１部材を被覆する絶縁材と、を備え、
   前記第１部材は、前記柱状電極および前記絶縁材よりも硬く、
   前記第１部材および前記柱状電極は、前記絶縁材の表面から露出されている、半導体装置。
2. 前記第１部材は、前記絶縁材から露出された第３面と、前記半導体チップの第１面に対応する第４面と、前記第３面と前記第４面との間にある側面とを備え、
   前記側面は、前記第１面に対して垂直方向から傾斜し、あるいは、段差を有する、請求項１に記載の半導体装置。
3. 前記第１部材は、前記第１面から見た面積が互いに異なる複数の第２部材を積層して構成された積層体である、請求項１または請求項２に記載の半導体装置。
4. 前記半導体チップの電極パットと前記柱状電極との間に設けられた金属膜をさらに備え、
   前記絶縁材から露出されている前記柱状電極の面積は、前記半導体チップの電極パッドに対する前記柱状電極のコンタクト面積よりも大きい、請求項１から請求項３のいずれか一項に記載の半導体装置。
5. 前記絶縁材から露出されている前記柱状電極の面積は、前記半導体チップに対する前記柱状電極のコンタクト面積よりも小さい、請求項１から請求項３のいずれか一項に記載の半導体装置。
6. 前記柱状電極は、前記絶縁材から露出された面積が前記半導体チップに対する前記柱状電極のコンタクト面積よりも大きい第１柱状電極と、前記前記絶縁材から露出された面積が、前記半導体チップに対する前記柱状電極のコンタクト面積よりも小さい第２柱状電極とを含む、請求項１から請求項３のいずれか一項に記載の半導体装置。
7. 前記絶縁材は、積層された複数の前記半導体チップを埋め込み、
   前記第１部材は、前記半導体チップのいずれかの上に配置されている、請求項１から請求項６のいずれか一項に記載の半導体装置。
8. 前記複数の半導体チップは、複数のメモリチップおよび該メモリチップのコントローラチップであり、
   前記第１部材および前記コントローラチップは、前記複数のメモリチップの積層体上に設けられている、請求項７に記載の半導体装置。
9. 前記半導体チップの前記第１面上に設けられた配線層をさらに備え、
   前記柱状電極および前記第１部材は、前記配線層内に設けられている、請求項１から請求項８のいずれか一項に記載の半導体装置。
10. 前記半導体チップを覆う第４絶縁膜と、
    前記半導体チップの第１面と、該第１面と面一の前記第４絶縁膜の面上に設けられた配線層をさらに備え、
    前記柱状電極および前記第１部材は、前記配線層内に設けられている、請求項１から請求項９のいずれか一項に記載の半導体装置。
11. 第１面と該第１面とは反対側の第２面とを有し該第１面上に半導体素子を有する半導体チップの該第１面の上方に柱状電極を形成し、
    前記半導体チップの前記第１面の上方に、上面が前記柱状電極よりも低い位置にある第１部材を設け、
    前記第１面上において、前記柱状電極および前記第１部材を埋め込む絶縁材を形成し、
    前記柱状電極および前記絶縁材よりも硬い前記第１部材が露出されるまで、前記絶縁材および前記柱状電極を研磨することを具備する、半導体装置の製造方法。
12. 前記第１部材は、前記絶縁材から露出された第３面と、前記半導体チップの第１面に対応する第４面と、前記第３面と前記第４面との間にある側面とを備え、
    前記側面は、前記第１面に対して垂直方向から傾斜し、あるいは、段差を有し、
    前記第１部材の研磨面積の変化に基づき、前記絶縁材および前記柱状電極の研磨を停止する、請求項１１に記載の方法。

Images