JP2022099038A

JP2022099038A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2022099038A
Application number: JP2020212780A
Authority: JP
Inventors: 光彬及川; Mitsuaki Oikawa; 文生王; Fumio O; 聡一郎小澤; Soichiro Ozawa
Original assignee: Fujitsu Semiconductor Memory Solution Ltd
Current assignee: Ramxeed Ltd
Priority date: 2020-12-22
Filing date: 2020-12-22
Publication date: 2022-07-04
Anticipated expiration: 2040-12-22
Also published as: JP7560010B2

Abstract

【課題】強誘電体キャパシタにおける記憶データの多値化を比較的容易に実現する。【解決手段】半導体装置は、強誘電体膜、強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを含む。半導体装置は、強誘電体キャパシタの表面を覆い、強誘電体膜の分極特性を変化させる物質の強誘電体膜内への侵入を抑制するための保護膜を含む。保護膜は、上記物質の強誘電体膜内への侵入を抑制する性能が異なる複数の部分を有する。【選択図】図１

Description

開示の技術は、半導体装置及び半導体装置の製造方法に関する。

強誘電体キャパシタを備えた半導体装置に関する技術として以下の技術が知られている。例えば、基板上に絶縁体層、下部電極層、強誘電体層および上部電極層を順次に積層したゲートを具える強誘電体メモリ装置において、基板上に複数のゲート領域の各々における下部電極層の厚さをそれぞれ違えた段構造にしたものが知られている。これにより、強誘電体層の厚さをゲート領域ごとに異ならせることができる。

また、第１の強誘電体領域と、第２の強誘電体領域と、これらの強誘電体領域の間に設けられた境界部材を含むメモリセルが知られている。境界部材は、金属、半導体、又は、絶縁体で構成される。

特開平１１－２２０１０５号公報特開２０１９－１６９５７４号公報

FRAM（Ferroelectric Random Access Memory／登録商標）は、強誘電体キャパシタの分極を利用してデータを記録するものであり、不揮発性メモリの中でも低消費電力であり、且つ高速な読み出し及び書き込みができるという特長を持つ。

FRAMの従来の高集積化は、FRAMを構成する各層の薄膜化及びセルサイズの微細化によって行われてきた。しかしながら、データの記録に必要十分な分極特性を確保するためには、薄膜化及び微細化には物理的な限界がある。高集積化を実現するための他の方法としては、１つのメモリセルにおいて２値よりも多い多値を記憶できるようにする方法が考えられる。メモリセルにおける記憶データの多値化により、薄膜化及び微細化の要求水準を下げつつ高集積化を図ることが可能である。２値以上の多値を記憶する強誘電体メモリセルの構造については、従来いくつか提案されているが、製造が必ずしも容易ではない。

開示の技術は、強誘電体キャパシタにおける記憶データの多値化を比較的容易に実現することを目的とする。

開示の技術に係る半導体装置は、強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを含む。半導体装置は、前記強誘電体キャパシタの表面を覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜を含む。前記保護膜は、前記物質の前記強誘電体膜内への侵入を抑制する性能が異なる複数の部分を有する。

開示の技術によれば、強誘電体キャパシタにおける記憶データの多値化を比較的容易に実現することを目的とする。

開示の技術の実施形態に係る半導体装置の構成の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の分極特性の一例を示す図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る保護膜の構成の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。開示の技術の実施形態に係る保護膜の構成の一例を示す断面図である。

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。

図１は、開示の技術の第１の実施形態に係る半導体装置１の構成の一例を示す断面図である。半導体装置１は、強誘電体キャパシタ１０とトランジスタ２０とを含んで構成されるメモリセルを備えている。強誘電体キャパシタ１０は、強誘電体キャパシタ１０を構成する各層が半導体基板２上に積層されたスタック構造を有する。半導体基板２の表面には、ＳｉＯ_２等の絶縁体によって構成される層間絶縁膜４０ａ、４０ｂ、４０ｃが積層されており、強誘電体キャパシタ１０は、層間絶縁膜４０ｂの表面に形成され且つ層間絶縁膜４０ｃ内に埋設されている。

強誘電体キャパシタ１０は、バリア膜１２、第１の電極１３、強誘電体膜１５及び第２の電極１４がこの順で形成された積層体を含んで構成されている。バリア膜１２は、強誘電体膜１５を形成する際に生じる酸素の内向拡散を抑制する機能を有する。バリア膜１２は、例えば、厚さ１０～２０ｎｍ程度のＴｉＡｌＮを含んで構成される。

第１の電極１３は、強誘電体キャパシタ１０の下部電極として機能し、バリア膜１２を覆っている。第１の電極１３は、例えば、厚さ１００～１５０ｎｍ程度のＩｒを含んで構成される。

強誘電体膜１５は、第１の電極１３を覆っている。強誘電体膜１５は、例えば、厚さ７５ｎｍ～１４０ｎｍ程度の多結晶のＰＺＴ（チタン酸ジルコン酸鉛）を含んで構成される。強誘電体膜１５は、分極特性が互いに異なる第１の部分１５Ａ及び第２の部分１５Ｂを含んでいる。第１の部分１５Ａ及び第２の部分１５Ｂの詳細については後述する。

第２の電極１４は、強誘電体キャパシタ１０の上部電極として機能し、強誘電体膜１５を覆っている。第２の電極１４は、例えば、厚さ１８０～２５０ｎｍ程度のＩｒを含んで構成される。

半導体装置１は、強誘電体キャパシタ１０の表面を覆う保護膜１７を有する。すなわち、保護膜１７は、バリア膜１２、第１の電極１３、強誘電体膜１５及び第２の電極１４を含む積層体の上面及び側面を覆っている。

ここで、強誘電体膜１５を構成するＰＺＴ等の強誘電体は、酸化物であるため還元雰囲気に晒されると容易に還元し、分極特性が劣化する。強誘電体キャパシタ１０を含む半導体装置１の製造工程において、強誘電体膜１５の還元は、強誘電体膜１５内に水素が浸入することによって生じ得る。水素は、例えば、強誘電体キャパシタ１０を覆う層間絶縁膜４０ｃの成膜過程で生成され、層間絶縁膜４０ｃの成膜中及び成膜後に強誘電体膜１５内に侵入し、強誘電体膜１５を構成する酸化物を還元する。

保護膜１７は、強誘電体膜１５の分極特性を変化させる物質、すなわち水素の内向拡散及び外向拡散を抑制する機能を有する。保護膜１７が、強誘電体キャパシタ１０の表面を覆うことで、強誘電体膜１５内への水素の侵入が抑制され、強誘電体膜１５の分極特性の劣化が抑制される。保護膜１７は、例えば、厚さ４０～５０ｎｍ程度のＡｌ_２Ｏ_３（酸化アルミニウム）等の絶縁体を含んで構成される。

保護膜１７は、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる第１の部分１７Ａ及び第２の部分１７Ｂを有する。本実施形態において、第１の部分１７Ａ及び第２の部分１７Ｂは、膜質が互いに異なる。より具体的には、第２の部分１７Ｂの膜密度は、第１の部分１７Ａよりも低い。従って、第２の部分１７Ｂは、強誘電体膜１５内への水素の侵入を抑制する性能が第１の部分１７Ａよりも低い。

強誘電体膜１５の第１の部分１５Ａは、保護膜１７の第１の部分１７Ａに対応して形成される。すなわち、強誘電体膜１５の第１の部分１５Ａは、水素の侵入を抑制する性能が相対的に高い保護膜１７の第１の部分１７Ａによって覆われた部分であり、分極特性の劣化の程度が相対的に小さい部分である。

強誘電体膜１５の第２の部分１５Ｂは、保護膜１７の第２の部分１７Ｂに対応して形成される。すなわち、強誘電体膜１５の第２の部分１５Ｂは、水素の侵入を抑制する性能が相対的に低い保護膜１７の第２の部分１７Ｂによって覆われた部分であり、分極特性の劣化の程度が相対的に大きい部分である。強誘電体膜１５の第２の部分１５Ｂにおける水素含有量は、第１の部分１５Ａよりも多い。

トランジスタ２０は、ｎ型またはｐ型の拡散層２１ａ、２１ｂと、拡散層２１ａ、２１ｂの間に設けられたゲート２３を有する。半導体装置１は、プラグ３１を介してトランジスタ２０の拡散層２１ａに接続されたビットラインとして機能する配線３２と、プラグ３３を介して強誘電体キャパシタ１０の第２の電極１４に接続されたプレートラインとして機能する配線３４とを有する。トランジスタ２０の拡散層２１ｂは、プラグ３５及びバリア膜１２を介して強誘電体キャパシタ１０の第１の電極１３に接続されている。

図２は、半導体装置１の分極特性の一例を示す図であり、強誘電体キャパシタ１０に印加される電界の強度と分極電荷量との関係を示すヒステリシス曲線である。図２において、横軸は強誘電体キャパシタ１０に印加される電界の強度、縦軸が強誘電体キャパシタの分極電荷量を示している。ヒステリシス曲線ＨＣ１は、強誘電体膜１５の第１の部分１５Ａに対応し、ヒステリシス曲線ＨＣ２は、強誘電体膜１５の第２の部分１５Ｂに対応する。

上記したように、強誘電体膜１５の第２の部分１５Ｂの分極特性の劣化の程度は、第１の部分１５Ａよりも大きいため、第２の部分１５Ａにおける分極電荷量は、第１の部分１５Ａよりも小さくなっている。強誘電体キャパシタ１０に印加するプラス方向の電界の強度Ｅｃを、Ｅｃ１＜Ｅｃ＜Ｅｃ２とすることで、第２の部分１５Ｂにおいて分極が生じ、その後電界強度をゼロにしても、この状態が維持される。この状態がデータ“０”に対応する。

強誘電体キャパシタ１０に印加するプラス方向の電界の強度ＥｃをＥｃ＞Ｅｃ２とすることで、第１の部分１５Ａにおいても分極が生じ、その後電界強度をゼロにしても、この状態が維持される。この状態がデータ“１”に対応する。

その後、強誘電体キャパシタ１０に印加するマイナス方向の電界の強度Ｅｃ（絶対値）を、Ｅｃ３＜Ｅｃ＜Ｅｃ４とすることで、第２の部分１５Ｂにおいて分極反転が生じ、その後電界強度をゼロにしても、この状態が維持される。この状態がデータ“２”に対応する。

強誘電体キャパシタ１０に印加するマイナス方向の電界の強度Ｅｃ（絶対値）をＥｃ＞Ｅｃ４とすることで、第１の部分１５Ａにおいても分極反転が生じ、その後電界強度をゼロにしても、この状態が維持される。この状態がデータ“３”に対応する。

このように、半導体装置１は、水素の強誘電体膜１５内への侵入を抑制する性能が異なる第１の部分１７Ａ及び第２の部分１７Ｂを有する保護膜１７によって覆われた強誘電体膜１５を含む強誘電体キャパシタ１０を有する。これにより、強誘電体膜１５には、分極特性が互いに異なる第１の部分１５Ａ及び第２の部分１５Ｂが形成される。強誘電体膜１５が、分極特性が互いに異なる第１の部分１５Ａ及び第２の部分１５Ｂを有することで、１つの強誘電体キャパシタ１０に４値を記憶することが可能である。

以下に半導体装置１の製造方法について説明する。図３Ａ～図３Ｇは半導体装置１の製造方法の一例を示す断面図である。

初めに、半導体基板２にゲート２３を形成し、その後公知のイオン注入法を用いて、ｎ型またはｐ型の拡散層２１ａ、２１ｂを形成することでトランジスタ２０を形成する（図３Ａ）。

次にＣＶＤにより半導体基板２の表面にＳｉＯ_２等の絶縁体からなる層間絶縁膜４０ａを形成する（図３Ｂ）。続いて、半導体基板２の表面に形成された拡散層２１ａに達するコンタクトホールを層間絶縁膜４０ａに形成し、このコンタクトホールをＷ等の導電体で埋めることによりプラグ３１を形成する（図３Ｂ）。次に、層間絶縁膜４０ａの表面に、プラグ３１に接続されたＡｌ等の導電膜を形成する。次に、この導電膜をパターニングすることにより、層間絶縁膜４０ａの表面に、プラグ３１を介して拡散層２１ａに接続されたビットラインとして機能する配線３２を形成する（図３Ｂ）。

次にＣＶＤにより半導体基板２の表面にＳｉＯ_２等の絶縁体からなる層間絶縁膜４０ｂを形成する（図３Ｂ）。続いて、半導体基板２の表面に形成された拡散層２１ｂに達するコンタクトホールを層間絶縁膜４０ａ、４０ｂに形成し、このコンタクトホールをＷ等の導電体で埋めることによりプラグ３５を形成する（図３Ｂ）。

次に、ＤＣスパッタリングにより、層間絶縁膜４０ｂの表面を覆う厚さ１０～２０ｎｍ程度のバリア膜１２を形成する（図３Ｃ）。ターゲットとして例えばＴｉＡｌＮを用いることができる。基板温度は、例えば３００～４００℃程度が好ましく、導入ガスとして窒素とアルゴンの混合ガスを用いることが可能である。バリア膜１２は、プラグ３５を介して拡散層２１ｂに接続される。

次に、ＤＣスパッタリングにより、バリア膜１２の表面を覆う厚さ１００～１５０ｎｍ程度の第１の電極１３を形成する（図３Ｃ）。ターゲットとして例えばＩｒを用いることができる。基板温度は、例えば５００℃程度が好ましく、導入ガスとして例えばアルゴンガスを用いることが可能である。

次に、ＭＯＣＶＤにより、第１の電極１３を覆う厚さ７５～１４０ｎｍ程度のＰＺＴを含んで構成される強誘電体膜１５を形成する（図３Ｃ）。基板温度は、例えば５５０～８００℃程度が好ましい。材料ガスとして、例えばPb(thd)₂、Zr(OiPr)₂(thd)₂及びTi(OiPr)₂(thd)₂を用いることが可能である。導入ガスとして、例えば酸素を用いることが可能である。圧力は、例えば１５０～２７０Ｐａ程度が好ましい。

次に、ＤＣスパッタリングにより、強誘電体膜１５を覆う厚さ１８０～２５０ｎｍ程度の第２の電極１４を形成する（図３Ｃ）。ターゲットとして例えばＩｒを用いることができる。基板温度は、例えば室温（２５℃）～５００℃程度が好ましく、導入ガスとして例えばアルゴンガスを用いることが可能である。バリア膜１２、第１の電極１３、強誘電体膜１５、第２の電極１４により強誘電体キャパシタ１０が構成される。層間絶縁膜４０ｂ上に形成されたバリア膜１２、第１の電極１３、強誘電体膜１５及び第２の電極１４を含む積層体の不要部分は、エッチングにより除去される。

次に、ＣＶＤ法により、強誘電体キャパシタ１０の表面を覆う厚さ４０～５０ｎｍ程度のＡｌ_２Ｏ_３等の絶縁体からなる保護膜１７を形成する（図３Ｄ）。次に、保護膜１７の一部を覆い、他の一部を露出させるレジスト５０を形成する。次に、レジスト５０を介して保護膜１７にイオン照射を行う（図３Ｅ）。イオン照射に用いられる元素として、Ａｒ（アルゴン）、Ｘｅ（キセノン）、Ｎ（窒素）等が挙げられる。イオン照射における照射エネルギーは、例えば１８０ｋｅＶであり、ドーズ量は、例えば５．０×１０^１５である。

保護膜１７のレジスト５０から露出した部分にイオンが照射されることにより、当該部分に物理的なダメージが加わる。これにより、保護膜１７のレジスト５０から露出した部分において、膜密度が低下して、強誘電体膜１５内への水素の侵入を抑制する性能が低下する。すなわち、保護膜１７のイオン照射が行われた部分は、強誘電体膜１５内への水素の侵入を抑制する性能が相対的に低い第２の部分１７Ａとなる。一方、保護膜１７のレジスト５０によって覆われた部分にはイオン照射が行われないので、成膜時の膜密度が維持され、強誘電体膜１５内への水素の侵入を抑制する性能は維持される。すなわち、保護膜１７のレジスト５０によって覆われた部分は、強誘電体膜１５内への水素の侵入を抑制する性能が相対的に高い第１の部分１７Ａとなる。

次に、レジスト５０を除去した後、ＣＶＤにより層間絶縁膜４０ｂの表面にＳｉＯ_２等の絶縁体からなる層間絶縁膜４０ｃを形成する。強誘電体キャパシタ１０及び保護膜１７は、層間絶縁膜４０ｃ内に埋設される（図３Ｆ）。層間絶縁膜４０ｃの成膜過程において水素が生成される。保護膜１７は、膜密度が相対的に低い第２の部分１７Ｂにおいて、膜密度が相対的に高い第１の部分１７Ａよりも多くの水素を透過させる。これにより、強誘電体膜１５の保護膜１７の第２の部分１７Ｂによって覆われた部分において還元が生じやすくなり、当該部分において分極特性が顕著に劣化する。すなわち、強誘電体膜１５の、保護膜１７の第２の部分１７Ｂによって覆われた部分が、分極特性の劣化の程度が相対的に大きい第２の部分１５Ｂとなる。一方、強誘電体膜１５の、保護膜１７の第１の部分１７Ａによって覆われた部分においては、強誘電体膜１５内への水素の侵入が抑制され、第２の部分１５Ａと比較して還元が生じにくい。すなわち、強誘電体膜１５の、保護膜１７の第１の部分１７Ａによって覆われた部分が、分極特性の劣化の程度が相対的に小さい第１の部分１５Ａとなる。

層間絶縁膜４０ｃの成膜後、強誘電体キャパシタ１０に達するコンタクトホールを層間絶縁膜４０ｃに形成し、このコンタクトホールをタングステン等の導電体で埋めることによりプラグ３３を形成する（図３Ｇ）。次に、層間絶縁膜４０ｃの表面に、プラグ３３に接続されたＡｌ等の導電膜を形成する。次に、この導電膜をパターニングすることにより、層間絶縁膜４０ｃの表面に、プラグ３５を介して強誘電体キャパシタ１０に接続されたプレートラインとして機能する配線３４を形成する（図３Ｇ）。

以上のように、開示の技術の実施形態に係る半導体装置１は、強誘電体キャパシタ１０の表面を覆い、強誘電体膜１５の分極特性を変化させる物質（すなわち水素）の強誘電体膜１５内への侵入を抑制するための保護膜１７を有する。保護膜１７は、水素の強誘電体膜１５内への侵入を抑制する性能が異なる第１の部分１７Ａ及び第２の部分１７Ｂを有する。これにより、強誘電体膜１５の、保護膜１７の第１の部分１７Ａによって覆われた領域に分極特性の劣化の程度が相対的に小さい第１の部分１５Ａが形成される。また、強誘電体膜１５の、保護膜１７の第２の部分１７Ｂによって覆われた領域に分極特性の劣化の程度が相対的に大きい第２の部分１５Ｂが形成される。強誘電体膜１５が、分極特性が互いに異なる第１の部分１５Ａ及び第２の部分１５Ｂを有することで、１つの強誘電体キャパシタ１０に４値を記憶することが可能である。

このように、半導体装置１は、保護膜１７が、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる複数の部分を備えることで、強誘電体キャパシタ１０における記憶データの多値化を実現したものである。保護膜１７において、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる複数の部分を形成する工程は、上記したように、保護膜１７への部分的なイオン照射によって実現することが可能である。すなわち、開示の技術の第１の実施形態に係る半導体装置１及びその製造方法によれば、強誘電体キャパシタ１０における記憶データの多値化を比較的容易に実現することが可能となる。

なお、本実施形態においては、保護膜１７が、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる２つの部分を備える場合を例示したが、この態様に限定されない。保護膜１７は、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる３つ以上の部分を備えていてもよい。これにより、強誘電体膜１５が、分極特性が互いに異なる３つ以上の部分を備えることができるので、１つの強誘電体キャパシタ１０に記憶することができるデータのビット数を更に増加させることができる。

［第２の実施形態］
開示の技術の第２の実施形態に係る半導体装置は、保護膜１７の構成が第１の実施形態に係る半導体装置１と異なる。以下の説明においては、第１の実施形態と異なる点について説明する。図４は、開示の技術の第２の実施形態に係る保護膜１７の構成の一例を示す断面図である。

第２の実施形態に係る保護膜１７は、上記した第１の実施形態に係る保護膜１７と同様、水素の強誘電体膜１５内への侵入を抑制する性能が互いに異なる第１の部分１７Ａ及び第２の部分１７Ｂを有する。第２の実施形態に係る保護膜１７は、膜厚が相対的に厚い第１の部分１７Ａと膜厚が相対的に薄い第２の部分１７Ｂを有する。膜厚が相対的に薄い第２の部分１７Ｂは、強誘電体膜１５内への水素の侵入を抑制する性能が第１の部分１７Ａよりも低い。

以下において、第２の実施形態に係る半導体装置の製造方法について説明する。図５は、第２の実施形態に係る保護膜１７に、強誘電体膜１５内への水素の侵入を抑制する性能が互いに異なる第１の部分１７Ａ及び第２の部分１７Ｂを形成する工程の一例を示す断面図である。Ａｌ_２Ｏ_３等の絶縁体からなる保護膜１７の成膜後、保護膜１７の一部を覆い、他の一部を露出させるレジスト５０を形成する。次に、レジスト５０を介して保護膜１７をエッチングする。エッチングは、例えば、ＩＣＰ（Inductively Coupled Plasma）エッチング装置を用いて行うことが可能である。エッチングガスとして、Ｃｌ_２及びＡｒの混合ガスを用いることが可能である。

保護膜１７のレジスト５０から露出した部分が、エッチングガスに晒されることにより、当該部分の膜厚が薄くなり、当該部分において強誘電体膜１５内への水素の侵入を抑制する性能が低下する。すなわち、保護膜１７のエッチングされた部分は、強誘電体膜１５内への水素の侵入を抑制する性能が相対的に低い第２の部分１７Ｂとなる。

一方、保護膜１７のレジスト５０によって覆われた部分には、エッチングガスに晒されないので、成膜時の膜厚が維持され、強誘電体膜１５内への水素の侵入を抑制する性能が維持される。すなわち、保護膜１７のレジスト５０によって覆われた部分は、強誘電体膜１５内への水素の侵入を抑制する性能が相対的に高い第１の部分１７Ａとなる。

保護膜１７の部分的なエッチングの完了後、レジスト５０は除去される。その後、ＣＶＤにより層間絶縁膜４０ｃを形成する。強誘電体キャパシタ１０及び保護膜１７は、層間絶縁膜４０ｃ内に埋設される（図６）。層間絶縁膜４０ｃの成膜過程において、水素が生成される。保護膜１７は、膜厚が相対的に薄い第２の部分１７Ｂにおいて、膜厚が相対的に厚い第１の部分１７Ａよりも多くの水素を透過させる。これにより、強誘電体膜１５の、保護膜１７の第２の部分１７Ｂによって覆われた部分において還元が生じやすくなり、当該部分において分極特性が顕著に劣化する。すなわち、強誘電体膜１５の、保護膜１７の第２の部分１７Ｂによって覆われた部分が、分極特性の劣化の程度が相対的に大きい第２の部分１５Ｂとなる。一方、強誘電体膜１５の、保護膜１７の第１の部分１７Ａによって覆われた部分においては、強誘電体膜１５内への水素の侵入が抑制され、第２の部分１５Ｂと比較して還元が生じにくい。すなわち、強誘電体膜１５の、保護膜１７の第１の部分１７Ａによって覆われた部分が、分極特性の劣化の程度が相対的に小さい第１の部分１５Ａとなる。

開示の技術の第２の実施形態に係る半導体装置は、第１の実施形態と同様、保護膜１７が、水素の強誘電体膜１５内への侵入を抑制する性能が異なる複数の部分を備えることで、強誘電体キャパシタ１０における記憶データの多値化を実現したものである。保護膜１７において、水素の強誘電体膜１５内への侵入を抑制する性能が異なる複数の部分を形成する工程は、上記したように、保護膜１７の部分的なエッチングによって実現することが可能である。すなわち、開示の技術の第２の実施形態に係る半導体装置及びその製造方法によれば、第１の実施形態と同様、強誘電体キャパシタ１０における記憶データの多値化を比較的容易に実現することが可能となる。

［第３の実施形態］
開示の技術の第３の実施形態に係る半導体装置は、保護膜１７の構成が、第１及び第２の実施形態に係る半導体装置と異なる。以下の説明においては、第１及び第２の実施形態と異なる点について説明する。図７は、開示の技術の第３の実施形態に係る保護膜１７の構成の一例を示す断面図である。

第３の実施形態に係る保護膜１７は、強誘電体キャパシタ１０の表面を部分的に覆っている。すなわち、強誘電体キャパシタ１０は、保護膜１７によって覆われた部分と、保護膜１７によって覆われない部分を有する。

強誘電体膜１５の第１の部分１５Ａは、保護膜１７によって覆われた部分であり、保護膜１７による保護機能が作用する部分である。従って、強誘電体膜１５の第１の部分１５Ａにおいては、分極特性の劣化の程度が相対的に小さくなる。

強誘電体膜１５の第２の部分１５Ｂは、保護膜１７によって覆われない部分であり、保護膜１７による保護機能が作用しない部分である。従って、強誘電体膜１５の第の部分１５Ｂにおいては、分極特性の劣化の程度が相対的に大きくなる。強誘電体膜１５の第２の部分１５Ｂにおける水素含有量は、第１の部分１５Ａよりも多い。

第３の実施形態に係る半導体装置は、例えば、図５に示す保護膜１７のエッチング工程において、保護膜１７のレジスト５０から露出した部分を完全に除去することにより製造することが可能である。

開示の技術の第３の実施形態に係る半導体装置は、保護膜１７が強誘電体膜１５を部分的に覆うことで、強誘電体キャパシタ１０における記憶データの多値化を実現したものである。強誘電体膜１５を部分的に覆う保護膜１７は、上記したように、保護膜１７の部分的なエッチングによって実現することが可能である。すなわち、開示の技術の第３の実施形態に係る半導体装置及びその製造方法によれば、第１の実施形態と同様、強誘電体キャパシタ１０における記憶データの多値化を比較的容易に実現することが可能となる。

以上の第１乃至第３の実施形態に関し、更に以下の付記を開示する。

（付記１）
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタと、
前記強誘電体キャパシタの表面を覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜と、
を含み、
前記保護膜は、前記物質の前記強誘電体膜内への侵入を抑制する性能が異なる複数の部分を有する
半導体装置。

（付記２）
前記保護膜は、膜質が互いに異なる複数の部分を有する
付記１に記載の半導体装置。

（付記３）
前記保護膜は、膜密度が互いに異なる複数の部分を有する
付記１又は付記２に記載の半導体装置。

（付記４）
前記保護膜は、膜厚が互いに異なる複数の部分を有する
付記１に記載の半導体装置。

（付記５）
前記強誘電体膜は、前記保護膜の前記複数の部分にそれぞれ対応して設けられた、分極特性が互いに異なる複数の部分を有する
付記１から付記４のいずれか１項に記載の半導体装置。

（付記６）
前記強誘電体膜の複数の部分は水素含有量が互いに異なる
付記５に記載の半導体装置。

（付記７）
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタと、
前記強誘電体キャパシタの表面を部分的に覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜と、
を含む半導体装置。

（付記８）
前記強誘電体膜がチタン酸ジルコン酸鉛を含み、
前記物質が水素を含み、
前記保護膜が酸化アルミニウムを含む
付記１から付記７のいずれか１つに記載の半導体装置。

（付記９）
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを形成する第１の工程と、
前記強誘電体キャパシタの表面を覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜を形成する第２の工程と、
前記保護膜において、前記物質の前記強誘電体膜内への侵入を抑制する性能が異なる複数の部分を形成する第３の工程と、
を含む半導体装置の製造方法。

（付記１０）
前記第３の工程は、前記保護膜の一部分にイオン照射を行って当該一部分の膜質を変化させる処理を含む
付記９に記載の製造方法。

（付記１１）
前記第３の工程は、前記保護膜の一部分をエッチングして当該一部分の膜厚を他の部分よりも薄くする処理を含む
付記９に記載の製造方法。

（付記１２）
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを形成する第１の工程と、
前記強誘電体キャパシタの表面を部分的に覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜を形成する第２の工程と、
を含む半導体装置の製造方法。

１半導体装置
１０強誘電体キャパシタ
１３第１の電極
１４第２の電極
１５強誘電体膜
１５Ａ第１の部分
１５Ｂ第２の部分
１７保護膜
１７Ａ第１の部分
１７Ｂ第２の部分

Claims

強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタと、
前記強誘電体キャパシタの表面を覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜と、
を含み、
前記保護膜は、前記物質の前記強誘電体膜内への侵入を抑制する性能が異なる複数の部分を有する
半導体装置。
前記保護膜は、膜質が互いに異なる複数の部分を有する
請求項１に記載の半導体装置。
前記保護膜は、膜密度が互いに異なる複数の部分を有する
請求項１又は請求項２に記載の半導体装置。
前記保護膜は、膜厚が互いに異なる複数の部分を有する
請求項１に記載の半導体装置。
前記強誘電体膜は、前記保護膜の前記複数の部分にそれぞれ対応して設けられた、分極特性が互いに異なる複数の部分を有する
請求項１から請求項４のいずれか１項に記載の半導体装置。
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタと、
前記強誘電体キャパシタの表面を部分的に覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜と、
を含む
半導体装置。
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを形成する第１の工程と、
前記強誘電体キャパシタの表面を覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜を形成する第２の工程と、
前記保護膜において、前記物質の前記強誘電体膜内への侵入を抑制する性能が異なる複数の部分を形成する第３の工程と、
を含む半導体装置の製造方法。
前記第３の工程は、前記保護膜の一部分にイオン照射を行って当該一部分の膜質を変化させる処理を含む
請求項７に記載の製造方法。
前記第３の工程は、前記保護膜の一部分をエッチングして当該一部分の膜厚を他の部分よりも薄くする処理を含む
請求項７に記載の製造方法。
強誘電体膜、前記強誘電体膜を挟む第１の電極及び第２の電極を含む強誘電体キャパシタを形成する第１の工程と、
前記強誘電体キャパシタの表面を部分的に覆い、前記強誘電体膜の分極特性を変化させる物質の前記強誘電体膜内への侵入を抑制するための保護膜を形成する第２の工程と、
を含む半導体装置の製造方法。