[go: up one dir, main page]

JP2022067623A - Photoelectric conversion element, control method of photoelectric conversion element, and information processing device. - Google Patents

Photoelectric conversion element, control method of photoelectric conversion element, and information processing device. Download PDF

Info

Publication number
JP2022067623A
JP2022067623A JP2021123980A JP2021123980A JP2022067623A JP 2022067623 A JP2022067623 A JP 2022067623A JP 2021123980 A JP2021123980 A JP 2021123980A JP 2021123980 A JP2021123980 A JP 2021123980A JP 2022067623 A JP2022067623 A JP 2022067623A
Authority
JP
Japan
Prior art keywords
time
photoelectric conversion
conversion element
threshold value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021123980A
Other languages
Japanese (ja)
Inventor
愛彦 沼田
Aihiko Numata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP21202335.2A priority Critical patent/EP3989535B1/en
Priority to US17/501,808 priority patent/US11815394B2/en
Publication of JP2022067623A publication Critical patent/JP2022067623A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Figure 2022067623000001

【課題】 フォトンカウント型センサを用いてアドレスイベント信号を検出する光電変換素子を提供する。
【解決手段】 上記課題を解決する本発明にかかる光電変換素子は、光子の入射に応じて信号を出力する変換手段を備えた画素であって、前記画素から出力された前記信号を計測する第1の計測手段と、前記第1の計測手段によって計測された前記信号が第1の閾値を満たすまでに要した時間を計測する第2の計測手段と、過去の前記第2の計測手段の計測結果を第1の時間として記憶する第1の記憶手段と、前記第1の記憶手段によって記憶された前記第1の時間と、前記第2の計測手段によって計測された第2の時間と、を比較する比較手段と、を有することを特徴とする。
【選択図】 図5

Figure 2022067623000001

PROBLEM TO BE SOLVED: To provide a photoelectric conversion element for detecting an address event signal by using a photon count type sensor.
A photoelectric conversion element according to the present invention that solves the above problems is a pixel provided with a conversion means that outputs a signal in response to an incident of a photon, and measures the signal output from the pixel. 1 measuring means, a second measuring means for measuring the time required for the signal measured by the first measuring means to satisfy the first threshold value, and past measurement of the second measuring means. The first storage means for storing the result as the first time, the first time stored by the first storage means, and the second time measured by the second measuring means. It is characterized by having a comparison means for comparison.
[Selection diagram] Fig. 5

Description

本発明は、光電変換素子に関するものである。 The present invention relates to a photoelectric conversion element.

アバランシェフォトダイオード(以下、APD)に到来する光子の数をデジタル的に計数し、その計数値を光電変換されたデジタル信号として画素から出力する光電変換素子(以下、フォトンカウント型センサ)が知られている(特許文献1参照)。 A photoelectric conversion element (hereinafter, photon count type sensor) is known, which digitally counts the number of photons arriving at an avalanche photodiode (hereinafter, APD) and outputs the counted value as a photoelectrically converted digital signal from a pixel. (See Patent Document 1).

米国特許9210350号明細書U.S. Pat. No. 9,210,350

本発明が解決しようとする課題は、フォトンカウント型センサを用いてアドレスイベント信号を検出することである。 An object to be solved by the present invention is to detect an address event signal using a photon count type sensor.

上記課題を解決する本発明にかかる光電変換素子は、光子の入射に応じて信号を出力する変換手段を備えた画素であって、前記画素から出力された前記信号を計測する第1の計測手段と、前記第1の計測手段によって計測された前記信号が第1の閾値を満たすまでに要した時間を計測する第2の計測手段と、過去の前記第2の計測手段の計測結果を第1の時間として記憶する第1の記憶手段と、前記第1の記憶手段によって記憶された前記第1の時間と、前記第2の計測手段によって計測された第2の時間と、を比較する比較手段と、を有することを特徴とする。 The photoelectric conversion element according to the present invention, which solves the above-mentioned problems, is a pixel provided with a conversion means for outputting a signal in response to an incident of photons, and is a first measuring means for measuring the signal output from the pixel. A second measuring means for measuring the time required for the signal measured by the first measuring means to satisfy the first threshold value, and a first measurement result of the second measuring means in the past. A comparison means for comparing the first storage means stored as the time, the first time stored by the first storage means, and the second time measured by the second measuring means. And, characterized by having.

フォトンカウント型センサを用いてアドレスイベント信号を検出することができる。 The address event signal can be detected using a photon count type sensor.

光電変換素子を含む情報処理装置の機能構成例を示すブロック図Block diagram showing a functional configuration example of an information processing device including a photoelectric conversion element 実施形態1の光電変換素子の積層構造の一例を示す図The figure which shows an example of the laminated structure of the photoelectric conversion element of Embodiment 1. 実施形態1の素子中のセンサチップの一例を示す図The figure which shows an example of the sensor chip in the element of Embodiment 1. 実施形態1の素子中の回路チップの一例を示す図The figure which shows an example of the circuit chip in the element of Embodiment 1. 実施形態1の画素の一例を示す図The figure which shows an example of the pixel of Embodiment 1. 実施形態1の素子の駆動方法を説明するタイミングチャートTiming chart for explaining the driving method of the element of the first embodiment 実施形態2の画素の一例を示す図The figure which shows an example of the pixel of Embodiment 2. 情報処理装置が実行する処理を説明するフローチャートFlow chart explaining the processing executed by the information processing device 情報処理装置のハードウェア構成の一例を示したブロック図A block diagram showing an example of the hardware configuration of an information processing device

以下、図を用いて、本発明の実施形態における光電変換素子について説明する。その際、全ての図において同一の機能を有するものは同一の数字を付け、その繰り返しの説明は省略する。 Hereinafter, the photoelectric conversion element according to the embodiment of the present invention will be described with reference to the drawings. At that time, those having the same function in all the figures are given the same number, and the explanation of the repetition is omitted.

<実施形態1>
<情報処理装置>
図1は、本実施形態に係る光電変換素子を備える情報処理装置1000の機能構成例である。情報処理装置1000は、受光レンズ10001、光電変換素子100、制御部1002、記憶部1003、画像処理部1004、表示部1005、解析処理部1006、取得部1007、を有する。情報処理装置1000は、具体的には撮像装置や計測装置である。受光レンズ1001は、入射光を受光し、光電変換素子100に結像する。光電変換素子100は、受光した入射光に応じた信号を出力する。詳細は後述する。制御部1002は、受光レンズ1001のフォーカスの駆動や絞りの駆動、光電変換素子100の駆動等の制御を行う。記憶部1003は、例えば、光電変換素子100によって出力された信号や、画像処理部1004によって処理された画像データを記憶する。また、情報処理装置に係る各種設定を記憶する。光電変換素子100によって出力された信号に基づいて画像データを処理する。画像処理部1004は、画像の各画素に信号や計測された時間に応じた画素値を決定し、画像データを生成する。なお、光電変換素子100からのアドレスイベント信号を、画像処理部1004によって画像データに変換して使用する情報処理装置の例を示したが、情報処理装置1000は必ずしも画像データを生成しなくてもよい。表示部1005は、画像処理部1004によって生成された画像や各種情報を表示する。なお、記憶部1003や表示部1005といった機能は情報処理装置の外部にあってもよい。また、図示しない他の機能構成の例として、ユーザが撮像等の各種指示を入力するための操作部や、画像表示以外の出力として例えば動画の音声を出力する音声出力部等があってもよい。解析処理部1006は、光電変換素子によって出力されたアドレスイベント信号に基づいて所定の解析処理を実行する。具体的には、被写体検知や、動体検知等である。詳細な処理は後述する。取得部1007は、光電変換素子100からのアドレスイベント信号を取得する。
<Embodiment 1>
<Information processing equipment>
FIG. 1 is an example of a functional configuration of an information processing apparatus 1000 including a photoelectric conversion element according to the present embodiment. The information processing device 1000 includes a light receiving lens 10001, a photoelectric conversion element 100, a control unit 1002, a storage unit 1003, an image processing unit 1004, a display unit 1005, an analysis processing unit 1006, and an acquisition unit 1007. The information processing device 1000 is specifically an image pickup device or a measurement device. The light receiving lens 1001 receives the incident light and forms an image on the photoelectric conversion element 100. The photoelectric conversion element 100 outputs a signal corresponding to the received incident light. Details will be described later. The control unit 1002 controls the focus of the light receiving lens 1001, the aperture, the photoelectric conversion element 100, and the like. The storage unit 1003 stores, for example, a signal output by the photoelectric conversion element 100 and image data processed by the image processing unit 1004. It also stores various settings related to the information processing device. Image data is processed based on the signal output by the photoelectric conversion element 100. The image processing unit 1004 determines a pixel value according to a signal and a measured time for each pixel of the image, and generates image data. Although an example of an information processing device used by converting an address event signal from the photoelectric conversion element 100 into image data by the image processing unit 1004 is shown, the information processing device 1000 does not necessarily have to generate image data. good. The display unit 1005 displays an image and various information generated by the image processing unit 1004. Functions such as the storage unit 1003 and the display unit 1005 may be outside the information processing device. Further, as an example of other functional configurations (not shown), there may be an operation unit for the user to input various instructions such as imaging, an audio output unit for outputting the sound of a moving image as an output other than the image display, and the like. .. The analysis processing unit 1006 executes a predetermined analysis processing based on the address event signal output by the photoelectric conversion element. Specifically, it is subject detection, motion detection, and the like. Detailed processing will be described later. The acquisition unit 1007 acquires the address event signal from the photoelectric conversion element 100.

図2は、本実施形態に係る光電変換素子の構成例を示す図である。光電変換素子100は、センサチップ11と、回路チップ21の2枚のチップが積層され、且つ電気的に接続されることにより構成される。センサチップ11は、画素領域12を含む。回路チップ21は、画素領域12で検出された信号を処理する画素回路領域22と、画素回路領域22から信号を読み出すための読出し回路領域23を含む。 FIG. 2 is a diagram showing a configuration example of a photoelectric conversion element according to the present embodiment. The photoelectric conversion element 100 is configured by stacking two chips of a sensor chip 11 and a circuit chip 21 and electrically connecting them. The sensor chip 11 includes a pixel area 12. The circuit chip 21 includes a pixel circuit area 22 for processing a signal detected in the pixel area 12, and a read circuit area 23 for reading a signal from the pixel circuit area 22.

<画素基板>
図3は、センサチップ11の構成例を示す図である。センサチップ11の画素領域12は、二次元状に複数配置された画素101を含む。画素101は、アバランシェフォトダイオード(APD)を含む光電変換部102を備える。図3には、第0行から第5行までの6行と、第0列から第5列までの6列に配された36個の画素101を、行番号及び列番号を示す符号とともに示している。例えば、第1行、第4列に配された単位画素11には、「P14」の符号を付している。なお、画素領域12を成す画素アレイの行数及び列数は、特に限定されるものではない。
<Pixel board>
FIG. 3 is a diagram showing a configuration example of the sensor chip 11. The pixel region 12 of the sensor chip 11 includes a plurality of pixels 101 arranged two-dimensionally. Pixel 101 includes a photoelectric conversion unit 102 including an avalanche photodiode (APD). FIG. 3 shows 6 rows from the 0th row to the 5th row and 36 pixels 101 arranged in the 6 columns from the 0th column to the 5th column together with a row number and a code indicating the column number. ing. For example, the unit pixels 11 arranged in the first row and the fourth column are designated by the reference numeral "P14". The number of rows and columns of the pixel array forming the pixel region 12 is not particularly limited.

<回路基板>
図4は、回路チップ21の構成例を示す図である。回路チップ21は、画素回路領域22と読出し回路領域23とを含む。画素回路領域22は、センサチップ11の各々の画素103に対応して、二次元状に複数配置された信号処理部103を含む。図4には、第0行から第5行までの6行と、第0列から第5列までの6列に配された36個の信号処理部103を、行番号及び列番号を示す符号とともに示している。例えば、第1行、第4列に配された信号処理部103には、「S14」の符号を付している。なお、画素回路領域22を成す信号処理部アレイの行数及び列数は、特に限定されるものではない。読出し回路領域23は、垂直調停回路110と、列回路112と、水平読み出し回路111と、信号出力回路117とを含む。
<Circuit board>
FIG. 4 is a diagram showing a configuration example of the circuit chip 21. The circuit chip 21 includes a pixel circuit area 22 and a read circuit area 23. The pixel circuit area 22 includes a plurality of signal processing units 103 arranged two-dimensionally corresponding to each pixel 103 of the sensor chip 11. In FIG. 4, 6 rows from the 0th row to the 5th row and 36 signal processing units 103 arranged in the 6 columns from the 0th column to the 5th column are represented by row numbers and reference numerals indicating column numbers. Is shown with. For example, the signal processing unit 103 arranged in the first row and the fourth column is designated by the reference numeral "S14". The number of rows and columns of the signal processing unit array forming the pixel circuit area 22 is not particularly limited. The read circuit area 23 includes a vertical arbiter circuit 110, a column circuit 112, a horizontal read circuit 111, and a signal output circuit 117.

<垂直調停回路>
画素回路領域22の信号処理部アレイの各行には、第1の方向(図4において横方向)に延在して、リクエスト信号出力線114VREQおよび、応答入力線115VACTが配されている。リクエスト信号出力線114VREQおよび、応答入力線115VACTは、第1の方向に並ぶ信号処理部103にそれぞれ接続され、信号線を成している。リクエスト信号出力線114VREQおよび、応答入力線115VACTの延在する第1の方向は、行方向或いは水平方向と表記することがある。なお、図4には、制御線VREQ、VACTを、行番号を示す符号とともに表している。例えば、第1行のリクエスト信号線には、「VREQ[1]」の符号を付している。
<Vertical arbiter circuit>
Each line of the signal processing unit array of the pixel circuit area 22 extends in the first direction (horizontal direction in FIG. 4), and a request signal output line 114VEQU and a response input line 115VACT are arranged. The request signal output line 114VEQU and the response input line 115VACT are connected to the signal processing units 103 arranged in the first direction, respectively, to form a signal line. The extending first direction of the request signal output line 114VEQU and the response input line 115VACT may be expressed as a row direction or a horizontal direction. Note that FIG. 4 shows the control lines VRQ and VACT together with the reference numerals indicating the line numbers. For example, the request signal line on the first line is designated by the reference numeral "VRQ [1]".

各行の制御線VREQおよび、VACTは、垂直調停回路110に接続されている。垂直調停回路110は、信号処理部103を駆動するための制御信号を、リクエスト信号出力線114VREQおよび、応答入力線115VACTを介して信号処理部103に供給する。 The control lines VRQ and VACT of each line are connected to the vertical arbiter circuit 110. The vertical arbiter circuit 110 supplies a control signal for driving the signal processing unit 103 to the signal processing unit 103 via the request signal output line 114VEQU and the response input line 115VACT.

信号処理部103は、アドレスイベントデータの出力を要求するリクエスト信号を、リクエスト信号出力線114VREQを介して、垂直調停回路110に出力する。垂直調停回路110では、各々の画素の信号処理部103からのリクエストを調停し、アドレスイベントデータの出力の許可または不許可を表す応答を、応答入力線115VACTを介して、信号処理部103に返す。 The signal processing unit 103 outputs a request signal requesting the output of the address event data to the vertical arbiter circuit 110 via the request signal output line 114VEQU. The vertical arbitration circuit 110 arbitrates the request from the signal processing unit 103 of each pixel, and returns a response indicating permission or disapproval of output of the address event data to the signal processing unit 103 via the response input line 115VACT. ..

<信号出力>
画素回路領域22の信号処理部アレイの各列には、第1の方向と交差する第2の方向(図4において縦方向)に延在して、信号線116が配されている。信号線116は、第2の方向に並ぶ信号処理部103にそれぞれ接続され、共通の信号線を成している。信号線116の延在する第2の方向は、列方向或いは垂直方向と表記することがある。なお、図4には、信号線116を、列番号を示す符号とともに表している。例えば、第4列の信号線116には、「POUT4」の符号を付している。
<Signal output>
A signal line 116 is arranged in each row of the signal processing unit array of the pixel circuit region 22 so as to extend in a second direction (longitudinal direction in FIG. 4) intersecting with the first direction. The signal lines 116 are connected to the signal processing units 103 arranged in the second direction, respectively, and form a common signal line. The extending second direction of the signal line 116 may be referred to as a column direction or a vertical direction. Note that FIG. 4 shows the signal line 116 together with a reference numeral indicating a column number. For example, the signal line 116 in the fourth column is designated by the reference numeral "POUT4".

各々の信号処理部103は、垂直調停回路110からの出力の許可応答を受けて、信号処理部103からのアドレスイベントデータを、信号線116を介して、列回路112に出力する。列回路112は、画素回路部領域22の信号処理部アレイの各列に対応してそれぞれ設けられており、対応する列の信号線116に接続されている。列回路112は、対応する列の信号線116を介して信号処理部103から読み出された信号を保持するラッチ機能を備える。 Each signal processing unit 103 receives the permission response of the output from the vertical arbiter circuit 110, and outputs the address event data from the signal processing unit 103 to the column circuit 112 via the signal line 116. The column circuit 112 is provided corresponding to each column of the signal processing unit array of the pixel circuit unit region 22, and is connected to the signal line 116 of the corresponding column. The column circuit 112 includes a latch function for holding a signal read from the signal processing unit 103 via the signal line 116 of the corresponding column.

<水平読み出し>
水平読み出し回路111は、列回路112から信号を読み出すための制御信号を列回路112に供給し、各列の列回路112から、アドレスイベントデータを受け取る。信号出力回路117は、各々の画素で計測したアドレスイベントデータを出力信号SOUTとして出力する。アドレスイベントデータとは、イベントとしての単位時間当たりの光子の入射数の変化が発生した単位画素の座標情報、および単位時間当たりの光子の入射数の変化が発生した時間情報が含まれる。その他、単位時間当たりの光子の入射数の変化の極性(正負)を含ませることができる。アドレスイベントデータの計数方法については後述する。アドレスイベントデータを用いることで、ロボットや車の制御などの高速な処理が要求されるユースケースにおいて、従来の同期型の光電変換素子では対応できなかった、高速な処理への対応が可能となる。(SPADの微小な輝度変化のメリットは後述)
<画素部>
図5は、図3の画素101及び図4の信号処理部103の等価回路及びブロック図の一例である。
<Horizontal reading>
The horizontal read circuit 111 supplies a control signal for reading a signal from the column circuit 112 to the column circuit 112, and receives address event data from the column circuit 112 in each column. The signal output circuit 117 outputs the address event data measured by each pixel as an output signal SOUT. The address event data includes coordinate information of a unit pixel in which a change in the number of incident photons per unit time as an event occurs, and time information in which a change in the number of incident photons per unit time occurs. In addition, the polarity (positive or negative) of the change in the number of incident photons per unit time can be included. The counting method of address event data will be described later. By using address event data, it is possible to handle high-speed processing that was not possible with conventional synchronous photoelectric conversion elements in use cases that require high-speed processing such as robot and vehicle control. .. (The merit of minute change in brightness of SPAD will be described later)
<Pixel part>
FIG. 5 is an example of an equivalent circuit and a block diagram of the pixel 101 of FIG. 3 and the signal processing unit 103 of FIG.

センサチップ11における画素101は、光電変換部であるAPD201を含む。APD201に光が入射されると、光電変換により入射光に応じた電荷対が生成される。APD201のアノードには、電圧VL(第1電圧)が供給される。また、APD201のカソードには、アノードに供給される電圧VLよりも高い電圧VH(第2電圧)が供給される。アノードとカソードには、APD201がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。 The pixel 101 in the sensor chip 11 includes an APD 201 which is a photoelectric conversion unit. When light is incident on the APD201, charge pairs corresponding to the incident light are generated by photoelectric conversion. A voltage VL (first voltage) is supplied to the anode of the APD201. Further, a voltage VH (second voltage) higher than the voltage VL supplied to the anode is supplied to the cathode of the APD201. A reverse bias voltage is supplied to the anode and cathode so that the APD201 operates in an avalanche multiplication operation. By supplying such a voltage, the electric charge generated by the incident light causes an avalanche multiplication, and an avalanche current is generated.

センサチップ21における信号処理部103は、クエンチ素子202、波形整形部210、第1のカウンタ回路211、第2のカウンタ回路212、第1の判定回路213、メモリ214、比較器215、第2の判定回路216、応答回路217、選択回路218を含む。 The signal processing unit 103 in the sensor chip 21 includes a quench element 202, a waveform shaping unit 210, a first counter circuit 211, a second counter circuit 212, a first determination circuit 213, a memory 214, a comparator 215, and a second counter. The determination circuit 216, the response circuit 217, and the selection circuit 218 are included.

クエンチ素子202は、電圧VHを供給する電源とAPD201に接続される。クエンチ素子202は、APD201で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。クエンチ素子202は、アバランシェ増倍による信号増倍時に負荷回路(クエンチ回路)として機能し、APD201に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ(クエンチ動作)。 The quench element 202 is connected to the power supply that supplies the voltage VH and the APD 201. The quench element 202 has a function of replacing the change in the avalanche current generated in the APD 201 with a voltage signal. The quench element 202 functions as a load circuit (quenching circuit) when the signal is multiplied by the avalanche multiplication, suppresses the voltage supplied to the APD 201, and has a function of suppressing the avalanche multiplication (quenching operation).

波形整形部210は、光子検出時に得られるAPD201のカソードの電位変化を整形して、パルス信号を出力する。波形整形部210は、例えば、インバータ回路やバッファ回路が用いられる。 The waveform shaping unit 210 shapes the potential change of the cathode of the APD 201 obtained at the time of photon detection, and outputs a pulse signal. For the waveform shaping unit 210, for example, an inverter circuit or a buffer circuit is used.

<画素カウンタ部>
第1のカウンタ回路211は、波形整形部210から出力されたパルス信号(画素からの出力信号)をカウントする。即ち、第1のカウンタ回路211は、各々のAPDに入射した光子の数を計数するカウンタ回路である。また、第1のカウンタ回路211は、第1の判定回路213からのリセット信号を受けて、カウンタ値をリセットする。
<Pixel counter unit>
The first counter circuit 211 counts the pulse signal (output signal from the pixel) output from the waveform shaping unit 210. That is, the first counter circuit 211 is a counter circuit that counts the number of photons incident on each APD. Further, the first counter circuit 211 receives the reset signal from the first determination circuit 213 and resets the counter value.

一方、第2のカウンタ回路212は、センサ外部から供給されるクロック(あるいはそのクロックを用いてセンサ内で生成されるクロック)を用いて、第1のカウンタ回路211で光子をカウントした時間をカウントする。即ち、第2のカウンタ回路212は、時間-デジタル変換回路Time to Digital Converter:以下、TDC)である。なお、第2のカウンタ回路212の出力は、時間(秒)として出力してもよいし、クロック数を出力してもよい。 On the other hand, the second counter circuit 212 counts the time for counting photons in the first counter circuit 211 using a clock supplied from the outside of the sensor (or a clock generated in the sensor using the clock). do. That is, the second counter circuit 212 is a time-digital conversion circuit Time to Digital Converter (hereinafter, TDC). The output of the second counter circuit 212 may be output as time (seconds) or the number of clocks.

第1の判定回路213は、第1のカウンタ回路211で計数した光子の数が、第1の閾値に達した場合に、第1のカウンタ回路211のカウント値をリセットする。また、後述する比較器215での比較が終了した後、第2のカウンタ回路212でのカウンタ値(第2の時間計数値)をメモリ214に上書きし、第2のカウンタ回路212のカウント値もリセットする。即ち、第1の判定回路は、APDに入射した光子の数が第1の閾値に達するたびに、光子の数をカウントする第1のカウンタ回路と、光子が入射した時間をカウントする第2のカウンタ回路をリセットする役割を有している。 The first determination circuit 213 resets the count value of the first counter circuit 211 when the number of photons counted by the first counter circuit 211 reaches the first threshold value. Further, after the comparison by the comparator 215, which will be described later, is completed, the counter value (second time count value) in the second counter circuit 212 is overwritten on the memory 214, and the count value of the second counter circuit 212 is also obtained. Reset. That is, the first determination circuit includes a first counter circuit that counts the number of photons each time the number of photons incident on the APD reaches the first threshold value, and a second counter circuit that counts the time that the photons are incident. It has the role of resetting the counter circuit.

メモリ214には、過去の第2のカウンタ回路212のカウンタ値(第1の時間計数値)が記憶されており、第2のカウンタ回路212のカウント値のリセット毎に、メモリ214のカウンタ値が上書きされる。比較器215では、現在の第2のカウンタ回路212のカウンタ値(第2の時間計数値)と、過去の第2のカウンタ回路212のカウンタ値(第1の時間計数値)の差分のカウント値219を求める。すなわち、比較器215は、第1のカウント回路において計測された光子の数がN回目に閾値を超えるのに要した第1の時間と、同様に光子の数がN+1回目に閾値を超えるのに要した第2の時間との比較結果に応じて所定の信号(例えば差分のカウント値)を出力する。なお、比較器215は、第1のカウンタ回路のカウンタ値と第2のカウンタ回路のカウンタ値との比を用いて輝度の変化を検出してもよい。 The counter value (first time count value) of the second counter circuit 212 in the past is stored in the memory 214, and the counter value of the memory 214 is stored every time the count value of the second counter circuit 212 is reset. It will be overwritten. In the comparator 215, the count value of the difference between the counter value (second time count value) of the current second counter circuit 212 and the counter value (first time count value) of the second counter circuit 212 in the past. Ask for 219. That is, in the comparator 215, the number of photons exceeds the threshold value at the N + 1th time as well as the first time required for the number of photons measured in the first counting circuit to exceed the threshold value at the Nth time. A predetermined signal (for example, a difference count value) is output according to the comparison result with the required second time. The comparator 215 may detect a change in luminance by using the ratio of the counter value of the first counter circuit to the counter value of the second counter circuit.

<周辺回路との連携>
第2の判定回路216では、差分のカウント値219が第2の閾値以上の場合に、リクエスト信号出力線118VREQを介して、垂直調停回路110にリクエスト信号を送る。そして、応答回路217は、垂直調停回路110から、応答入力線119VACTを介し、アドレスイベントデータの出力の許可または不許可を表す応答を受ける。一方、差分のカウント値219が第2の閾値未満の場合には、リクエスト信号を送付しない。
<Cooperation with peripheral circuits>
In the second determination circuit 216, when the difference count value 219 is equal to or greater than the second threshold value, the request signal is sent to the vertical arbiter circuit 110 via the request signal output line 118VEQU. Then, the response circuit 217 receives a response from the vertical arbiter circuit 110 via the response input line 119VACT, indicating permission or disapproval of the output of the address event data. On the other hand, when the difference count value 219 is less than the second threshold value, the request signal is not sent.

応答回路217が出力の許可を表す応答を受けると、選択回路218は、制御信号VSELにより、メモリ214と信号線113との接続を切り替える。これにより、第1のメモリ314に保持されている第2のカウンタ回路212のカウンタ値(第2の時間計数値)が、列回路112に出力される。 When the response circuit 217 receives a response indicating that the output is permitted, the selection circuit 218 switches the connection between the memory 214 and the signal line 113 by the control signal VSEL. As a result, the counter value (second time count value) of the second counter circuit 212 held in the first memory 314 is output to the column circuit 112.

<まとめ>
比較器215によって算出された差分のカウンタ値219は、第2のカウンタ値がリセットされた時間の間隔である。前述したように、APDに入射した光子の数が第1の閾値に達した時に、第2のカウンタ値がリセットされるため、差分のカウンタ値は、入射した光子の数が第1の閾値に達した時間の間隔である。即ち、差分のカウンタ値218は、光子の入射頻度の逆数に相当する。従って、光電変換素子100は、「光子の入射頻度の変化」、すなわち輝度の変化を計測する機能を有している。
<Summary>
The difference counter value 219 calculated by the comparator 215 is the time interval at which the second counter value is reset. As described above, when the number of photons incident on the APD reaches the first threshold value, the second counter value is reset. Therefore, the difference counter value is such that the number of incident photons reaches the first threshold value. The time interval reached. That is, the difference counter value 218 corresponds to the reciprocal of the incident frequency of photons. Therefore, the photoelectric conversion element 100 has a function of measuring "change in incident frequency of photons", that is, change in luminance.

そして、第2の判定回路216を用いて、入射した光子の数が第1の閾値に達した時間の間隔の差異が、第2の閾値以上の場合のみ、アドレスイベントデータを出力している。即ち、入射頻度の差異が大きい場合には入射頻度を出力し、差異が小さい場合には入射頻度を出力しない、光電変換素子となっている。以上のような構成とすることで、画素アドレスごとに、輝度の変化をアドレスイベントとしてリアルタイムに検出する非同期型の光電変換素子が実現できる。このように、DVSをフォトンカウント型で実現することで、光子1個レベルの変化のアドレスイベントを検出することや、アドレスイベントの検出条件をより細かく設定することが可能になる。 Then, using the second determination circuit 216, the address event data is output only when the difference in the time interval at which the number of incident photons reaches the first threshold value is equal to or greater than the second threshold value. That is, it is a photoelectric conversion element that outputs the incident frequency when the difference in incident frequency is large and does not output the incident frequency when the difference is small. With the above configuration, it is possible to realize an asynchronous photoelectric conversion element that detects a change in luminance as an address event in real time for each pixel address. In this way, by realizing DVS in a photon count type, it becomes possible to detect an address event of a change at the level of one photon and to set the detection condition of the address event in more detail.

<タイミングチャート>
図6は、光電変換素子100を用いてアドレスイベントを検出するための駆動方法を説明するタイミングチャートである。図6は、第1の閾値、第2の閾値とも4カウントである場合を示した。250はクロック、251は第1のカウンタ回路によって光子が検出されたタイミング、211は第1のカウンタ回路のカウント値、214はメモリに保存されている第2のカウンタ回路のカウンタ値を示している。
<Timing chart>
FIG. 6 is a timing chart illustrating a driving method for detecting an address event using the photoelectric conversion element 100. FIG. 6 shows a case where both the first threshold value and the second threshold value have 4 counts. 250 is a clock, 251 is the timing when a photon is detected by the first counter circuit, 211 is the count value of the first counter circuit, and 214 is the counter value of the second counter circuit stored in the memory. ..

第1の時間T0において、第1のカウンタ回路211での光子のカウントを開始する。この際、メモリ214にはその前のタイミングで第2のカウンタ回路で計数された第1の時間カウント値が記憶されている。(図6では、初期の時間カウント値として第1の時間T0=10が記憶されているとする)
第1のカウンタ回路211で光子のカウントを開始した後、第2の時間T1で、第1のカウンタ回路211のカウント値が第1の閾値=4に達する。第2の時間T1は第2のカウンタ回路212でカウントされており、図6では、第2のカウンタ回路でカウントした時間カウント値がT1=8の場合を示している。第1の判定回路213は、第1のカウンタ回路211のカウント値が第1の閾値=4に達したことを判定し、第1のカウンタ回路211をリセットする。
At the first time T0, the photon counting in the first counter circuit 211 is started. At this time, the memory 214 stores the first time count value counted by the second counter circuit at the timing before that. (In FIG. 6, it is assumed that the first time T0 = 10 is stored as the initial time count value).
After starting the counting of photons in the first counter circuit 211, the count value of the first counter circuit 211 reaches the first threshold value = 4 at the second time T1. The second time T1 is counted by the second counter circuit 212, and FIG. 6 shows a case where the time count value counted by the second counter circuit is T1 = 8. The first determination circuit 213 determines that the count value of the first counter circuit 211 has reached the first threshold value = 4, and resets the first counter circuit 211.

それと同時に、比較器215は、T1とT0の差分のカウンタ値ΔT1=2を求める。第2の判定回路216は、ΔT1=2カウントと、第2の閾値=4カウントを比較する。時刻T1においては、ΔT1は第2の閾値未満であるため、T1は出力されない。比較器215による判定が完了したら、第2のカウンタ回路212でカウントした時間カウント値T1を、メモリ214に書き込み、第2のカウンタ回路212のカウント値をリセットする。 At the same time, the comparator 215 obtains the counter value ΔT1 = 2 of the difference between T1 and T0. The second determination circuit 216 compares ΔT1 = 2 counts with the second threshold value = 4 counts. At time T1, since ΔT1 is less than the second threshold value, T1 is not output. When the determination by the comparator 215 is completed, the time count value T1 counted by the second counter circuit 212 is written to the memory 214, and the count value of the second counter circuit 212 is reset.

続いて、時刻T1から光子のカウントを再開する。光子のカウントを開始した後、再び時刻T2で、第1のカウンタ回路211のカウント値が第1の閾値=4に達する。図5では時間カウント値T2=16の場合を示した。時刻T1の場合と同様に、第1の判定回路213は、第1のカウンタ回路211のリセットを行い、比較器215によってT2とT1の差分のカウンタ値ΔT2=6カウントを求める。時刻T2においては、ΔT2は第2の閾値以上であるため、T2を出力するためのリクエスト信号を、垂直調停回路110に送信する。そして、垂直調停回路110からの応答信号を受けて、第2のカウンタ回路212の時間カウント値T2を、列回路112に出力する。 Then, the photon counting is restarted from the time T1. After starting the photon counting, the count value of the first counter circuit 211 reaches the first threshold value = 4 again at time T2. FIG. 5 shows the case where the time count value T2 = 16. As in the case of time T1, the first determination circuit 213 resets the first counter circuit 211, and the comparator 215 obtains the counter value ΔT2 = 6 count of the difference between T2 and T1. Since ΔT2 is equal to or higher than the second threshold value at time T2, the request signal for outputting T2 is transmitted to the vertical arbiter circuit 110. Then, in response to the response signal from the vertical arbiter circuit 110, the time count value T2 of the second counter circuit 212 is output to the column circuit 112.

<フォトンカウント型のメリット>
従来の光電変換素子では、輝度の変化をフォトダイオードに入射する光量の変化を、アナログ信号のまま検出しているため、光子1個レベルの輝度の変化を計測することは困難である。一方、本実施形態の光電変換素子は、光子の数をカウントする第1のカウント回路211と、時間をカウントする第2のカウンタ回路212を用いて、輝度の変化を計測している。そのため、光子1個レベルの輝度変化を検出することが可能になる。具体的には、第1の閾値を1に設定することで、光子1個レベルの輝度変化を検出することができる。光子1個レベルの輝度変化を検出することで、夜間などの暗視状態においても、アドレスイベント信号を取得することができる。
<Advantages of photon count type>
In the conventional photoelectric conversion element, since the change in the brightness is detected as the analog signal as the change in the amount of light incident on the photodiode, it is difficult to measure the change in the brightness at the level of one photon. On the other hand, the photoelectric conversion element of the present embodiment measures the change in luminance by using the first counting circuit 211 for counting the number of photons and the second counter circuit 212 for counting the time. Therefore, it is possible to detect a change in brightness at the level of one photon. Specifically, by setting the first threshold value to 1, it is possible to detect a change in brightness at the level of one photon. By detecting the change in brightness at the level of one photon, the address event signal can be acquired even in a night-vision state such as at night.

更に、本実施形態の光電変換素子では、比較器215と第2の判定回路216を用いて、輝度の変化の有無を判定している。アドレスイベントの検出条件は第2の閾値によって、デジタル信号で設定できるため、本実施形態の光電変換素子は、アドレスイベントの検出条件を細かく設定することが可能になる。アドレスイベントの検出条件を細かく設定することで、シーンに応じて、フォトンショットノイズによる輝度変化を除去し、必要なアドレスイベント情報のみを取得することができる。具体的には、大きい輝度変化のみをとらえたい場合には、閾値を大きく設定し、小さい輝度変化もとらえたい場合には、閾値を小さく設定すればよい。 Further, in the photoelectric conversion element of the present embodiment, the presence or absence of a change in luminance is determined by using the comparator 215 and the second determination circuit 216. Since the address event detection condition can be set by a digital signal by the second threshold value, the photoelectric conversion element of the present embodiment can set the address event detection condition in detail. By setting the address event detection conditions in detail, it is possible to remove the brightness change due to photon shot noise and acquire only the necessary address event information according to the scene. Specifically, if it is desired to capture only a large luminance change, a large threshold value may be set, and if it is desired to capture a small luminance change, the threshold value may be set small.

<バリエーション1:フォトンカウント>
図5では、フォトンカウントを実現する光電変換部としてAPDを用いた場合を示したが、別の方式の光電変換部を用いてもよい。例えば、参考文献1に開示されている、QIS(Quanta Image Sensor)のように、読み出しノイズを0.5電子以下程度に抑えた光電変換部を用いて、フォトンカウントを実現してもよい。但し、図5のようにAPDを用いたほうが、読み出しノイズが少ない。(参考文献1:Jiaju Ma,et.al,”Photon-number-resolving megapixel image sensor at room temperature without avalanche gain”,Optica,2017)
<バリエーション2:第1の閾値>
第1の閾値は、第1のカウンタ回路の飽和ビット数に等しい値にするのが好ましい。具体的には、第1のカウンタ回路の最上位ビットが1になったときに、第1のカウント値と第2のカウント値をリセットするように構成すればよい。
<Variation 1: Photon count>
Although FIG. 5 shows a case where the APD is used as the photoelectric conversion unit that realizes the photon count, another photoelectric conversion unit may be used. For example, a photoelectric conversion unit that suppresses read noise to about 0.5 electron or less, such as QIS (Quanta Image Sensor) disclosed in Reference 1, may be used to realize photon counting. However, reading noise is less when APD is used as shown in FIG. (Reference 1: Jiaju Ma, et. Al, "Photon-number-resolving megapixel image sensor at room temperature temperature without avalanche gain", Optica, 2017)
<Variation 2: First threshold>
The first threshold value is preferably set to a value equal to the number of saturated bits of the first counter circuit. Specifically, it may be configured to reset the first count value and the second count value when the most significant bit of the first counter circuit becomes 1.

第1の閾値が小さいほど、差分のカウンタ値219の変化の有無を判定する頻度が高くなり、輝度の変化を瞬間的にとらえられるため、好ましい。一方、第1の閾値が大きいほど、多くの光子数で光子の入射頻度を推定することになるため、推定精度が上がり、輝度の変化を正確に計測できるため、好ましい。従って、第1の閾値を、ユースケースや被写体等によって適切に変更可能なように構成していると、更に好ましい。 The smaller the first threshold value, the higher the frequency of determining whether or not there is a change in the difference counter value 219, and the change in luminance can be captured instantaneously, which is preferable. On the other hand, the larger the first threshold value, the more the incident frequency of photons is estimated with a large number of photons, so that the estimation accuracy is improved and the change in luminance can be accurately measured, which is preferable. Therefore, it is more preferable that the first threshold value is configured so that it can be appropriately changed depending on the use case, the subject, and the like.

DVSは大きく分けて二つのメリットがある。一つは、車載などの高速な現象をとらえられることであり、もう一つは、駐車場などの定点監視のように、輝度の変化がない場合の出力を出さないことでデータ量を削減できることである。前者のように、高速な現象をとらえたい場合には、第1の閾値を小さく設定し、輝度の変化を瞬間的にとらえられるようにしたほうが好ましい。一方、後者のように、輝度の変化がない場合の出力を抑えたい場合には、第1の閾値を大きく設定し、輝度の変化を正確に計測することで、輝度変化がないときの出力を確実に抑えるほうが好ましい。 DVS has two main merits. One is to capture high-speed phenomena such as in-vehicle, and the other is to reduce the amount of data by not outputting output when there is no change in brightness, such as fixed-point monitoring in parking lots. Is. When it is desired to capture a high-speed phenomenon as in the former case, it is preferable to set the first threshold value small so that the change in brightness can be captured instantaneously. On the other hand, as in the latter case, when it is desired to suppress the output when there is no change in brightness, the first threshold value is set large and the change in brightness is accurately measured to obtain the output when there is no change in brightness. It is preferable to suppress it surely.

<バリエーション:第2の閾値>
差分のカウンタ値219を出力するかどうかを判定する第2の閾値は、固定の値であってもよいし、時間的に変更可能であってもよい。差分のカウンタ値218は、光子の入射頻度の逆数に相当するため、差分のカウンタ値219によって、第2の閾値を変更したほうが好ましい。具体的には、第1のカウント値及び第2のカウント値がリセットされるたびに、第2の閾値が差分のカウンタ値219に反比例するように、変更するほうが好ましい。このような構成とするとこで、輝度の変化ΔLの、元々の輝度Lに対する割合(ΔL/L)が一定となるように、第2の閾値を決定することができる。また、第2の閾値を、画素毎に変更可能なように構成しておくと、更に好ましい。画素によって光子の入射頻度は異なるため、ΔL/Lを一定にするためには、第2の閾値を、画素毎に変更できるようにしておく必要がある。
<Variation: Second threshold>
The second threshold value for determining whether to output the difference counter value 219 may be a fixed value or may be temporally changeable. Since the difference counter value 218 corresponds to the reciprocal of the incident frequency of photons, it is preferable to change the second threshold value according to the difference counter value 219. Specifically, it is preferable to change the second threshold value to be inversely proportional to the difference counter value 219 each time the first count value and the second count value are reset. With such a configuration, the second threshold value can be determined so that the ratio (ΔL / L) of the change ΔL of the luminance to the original luminance L is constant. Further, it is more preferable to configure the second threshold value so that it can be changed for each pixel. Since the incident frequency of photons differs depending on the pixel, it is necessary to be able to change the second threshold value for each pixel in order to keep ΔL / L constant.

第2の閾値は、差分のカウンタ値が増加した場合と、差分のカウンタ値が減少した場合で、別々の閾値を持つように構成されていてもよい。別々の閾値を持つことで、輝度の増加のみを選択的に検出したり、輝度の減少のみ選択的に検出したりすることができる。 The second threshold value may be configured to have different threshold values when the difference counter value increases and when the difference counter value decreases. By having different threshold values, it is possible to selectively detect only the increase in luminance or selectively detect only the decrease in luminance.

<バリエーション:フォトンカウントがない場合は画素値を出力>
光子の入射頻度が極端に小さい場合には、第1のカウンタ回路のカウント値が第1の閾値に達するまでの時間が長くなってしまい、アドレスイベントの検出頻度が下がってしまう恐れがある。そこで、第2のカウンタ回路のカウント値が第3の閾値に経過しても、第1のカウンタ回路のカウント値が第1の閾値に達しない場合、その時点での第1のカウンタ回路のカウント値を出力する構成とする方が好ましい。具体的には、第2のカウンタ回路のカウント値が第3の閾値に達した時に、第1のカウンタ回路のカウント値が第1の閾値以上であるか第1の閾値未満であるかを判定する、第3の判定回路を設ける。更に、第3の判定回路をリクエスト信号線、応答入力線、選択回路、列回路に接続する。このような構成とすることで、光子の入射頻度が小さい場合にも、アドレスイベントの有無を検出することができる。
<Variation: Pixel value is output when there is no photon count>
When the incident frequency of photons is extremely low, the time until the count value of the first counter circuit reaches the first threshold value becomes long, and the detection frequency of address events may decrease. Therefore, if the count value of the first counter circuit does not reach the first threshold value even if the count value of the second counter circuit reaches the third threshold value, the count of the first counter circuit at that time is counted. It is preferable to have a configuration that outputs a value. Specifically, when the count value of the second counter circuit reaches the third threshold value, it is determined whether the count value of the first counter circuit is equal to or more than the first threshold value or less than the first threshold value. A third determination circuit is provided. Further, the third determination circuit is connected to the request signal line, the response input line, the selection circuit, and the column circuit. With such a configuration, it is possible to detect the presence or absence of an address event even when the incident frequency of photons is low.

<バリエーション:周辺回路>
図4では、各々の画素のアドレスイベントを、垂直調停回路と水平読み出し回路を用いて読み出す場合を示したが、それ以外の構成としてもよい。具体的には、センサチップ11、回路チップ21に、更にメモリチップ31を追加した3層構成とし、各々の画素で計測した時間カウント値を画素毎にメモリチップに転送し、メモリチップ内のメモリにいったん保持した後、メモリチップから順次出力してもよい。
<Variation: Peripheral circuit>
FIG. 4 shows a case where the address event of each pixel is read by using the vertical arbiter circuit and the horizontal read circuit, but other configurations may be used. Specifically, it has a three-layer configuration in which a memory chip 31 is further added to the sensor chip 11 and the circuit chip 21, and the time count value measured by each pixel is transferred to the memory chip for each pixel to store the memory in the memory chip. After holding it once, it may be output sequentially from the memory chip.

<バリエーション:アドレスイベント信号を用いた解析処理>
上記に説明した光電変換素子によって出力されたアドレスイベント信号に基づいて各種解析処理を実行する情報処理装置について説明する。図9は、情報処理装置のハードウェア構成例を示したブロック図である。CPU1100は、メモリ1200に格納されたOSやその他プログラムを読みだして実行し、接続された各構成を制御して、各種処理の演算や論理判断などを行う。CPU1100が実行する処理には、実施形態の情報処理が含まれる。メモリ1200は、ハードディスクドライブや外部記憶装置などであり、実施形態の情報処理にかかるプログラムや各種データを記憶する。図8は、本実施形態で説明した光電変換素子によって出力されたアドレスイベント信号を取得して、各種解析処理を実行する情報処理装置によって実行される処理を説明したフローチャートである。図8のフローチャートに示した処理は、コンピュータである図9のCPU1100によりメモリ1200に格納されているコンピュータプログラムに従って実行される。以下の説明では、各工程(ステップ)について先頭にSを付けて表記することで、工程(ステップ)の表記を省略する。S801では、取得部1007が、光電変換素子100によって検出されたアドレスイベント信号を取得する。S802では、解析処理部1006が、取得されたアドレスイベント信号に基づいて所定の解析処理を実行する。解析処理は、例えば、動体検知や振動検出等の各種解析処理である。S830では、解析処理部1006が、アドレスイベント信号の解析結果を出力する。例えば、動体検知であれば、動体が検出された時間や場所を表示できるような画像データを生成して、表示部に出力する。
<Variation: Analysis processing using address event signal>
An information processing apparatus that executes various analysis processes based on the address event signal output by the photoelectric conversion element described above will be described. FIG. 9 is a block diagram showing a hardware configuration example of the information processing device. The CPU 1100 reads and executes an OS and other programs stored in the memory 1200, controls each connected configuration, and performs calculations and logical determinations for various processes. The process executed by the CPU 1100 includes information processing of the embodiment. The memory 1200 is a hard disk drive, an external storage device, or the like, and stores programs and various data related to information processing of the embodiment. FIG. 8 is a flowchart illustrating a process executed by an information processing apparatus that acquires an address event signal output by the photoelectric conversion element described in the present embodiment and executes various analysis processes. The process shown in the flowchart of FIG. 8 is executed by the CPU 1100 of FIG. 9, which is a computer, according to a computer program stored in the memory 1200. In the following description, the notation of the process (step) is omitted by adding S at the beginning of each process (step). In S801, the acquisition unit 1007 acquires the address event signal detected by the photoelectric conversion element 100. In S802, the analysis processing unit 1006 executes a predetermined analysis processing based on the acquired address event signal. The analysis process is, for example, various analysis processes such as motion detection and vibration detection. In S830, the analysis processing unit 1006 outputs the analysis result of the address event signal. For example, in the case of motion detection, image data that can display the time and place where the motion is detected is generated and output to the display unit.

また、アドレスイベント信号を入力として、制御信号を出力するような学習済みニューラルネットワークを備え、アドレスイベント信号から後処理に利用するデータを学習するような構成にしてもよい。例えば、アドレスイベント信号を、そのまま機械学習用の認識信号として使用し、被写体検出や被写体の分類等の解析処理を行ってもよい。また、アドレスイベント信号から被写体の動きベクトルを算出した結果を制御部1002に出力し、被写体の防振、追尾、動きの予測、動きの解析などに使用してもよい。更に、アドレスイベントの時間的な変化から、点滅する光源の周波数を解析することで、位置推定に使用してもよいし、振動物体の故障解析に用いてもよい。 Further, a trained neural network that takes an address event signal as an input and outputs a control signal may be provided, and data to be used for post-processing may be learned from the address event signal. For example, the address event signal may be used as it is as a recognition signal for machine learning, and analysis processing such as subject detection and subject classification may be performed. Further, the result of calculating the motion vector of the subject from the address event signal may be output to the control unit 1002 and used for vibration isolation, tracking, motion prediction, motion analysis and the like of the subject. Further, it may be used for position estimation or failure analysis of a vibrating object by analyzing the frequency of the blinking light source from the temporal change of the address event.

<バリエーション:輝度出力>
以上では、第2の判定回路216を用いて、入射した光子の数が第1の閾値に達した時間の間隔の差異が、第2の閾値以上の場合に、第2のカウンタ値を出力していた。但し、第2のカウント値のほかに、被写体の明るさ情報も出力したほうが更に好ましい。
<Variation: Luminance output>
In the above, the second determination circuit 216 is used to output the second counter value when the difference in the time interval at which the number of incident photons reaches the first threshold value is equal to or greater than the second threshold value. Was there. However, it is more preferable to output the brightness information of the subject in addition to the second count value.

具体的には、入射した光子の数が第1の閾値に達した時間の間隔の差異が、第2の閾値以上であった場合に、一度第2のカウンタをリセットする。その後、再度、入射した光子の数が第1の閾値に達した時間の間隔の差異が、第2の閾値以上になるまでの第2のカウント値を記憶する第1のメモリ部220および、第1のカウンタをリセットした回数を記憶する第2のメモリ部221を有していればよい。 Specifically, when the difference in the time interval at which the number of incident photons reaches the first threshold value is equal to or greater than the second threshold value, the second counter is reset once. After that, once again, the first memory unit 220 for storing the second count value until the difference in the time interval at which the number of incident photons reaches the first threshold value becomes equal to or higher than the second threshold value, and the second. It suffices to have a second memory unit 221 for storing the number of times the counter of 1 is reset.

例えば、第1のカウンタをリセットした回数がC、第2のカウント値がT、第1の閾値がNの場合、被写体の輝度Lは以下のように表現できる。
L=K(C×N/T)
但し、Kは任意の係数である。
For example, when the number of times the first counter is reset is C, the second count value is T, and the first threshold value is N, the luminance L of the subject can be expressed as follows.
L = K (C × N / T)
However, K is an arbitrary coefficient.

このようにすることで、光強度の変化をトリガとして画素値を取得することができる。その結果、例えば手振れの影響を低減した画像や、被写体が動き出した瞬間の画像を取得することが可能となる。 By doing so, the pixel value can be acquired by using the change in light intensity as a trigger. As a result, for example, it is possible to acquire an image in which the influence of camera shake is reduced or an image at the moment when the subject starts to move.

<実施形態2>
実施形態2の光電変換素子300は、実施形態1に示す光電変換素子100に対し、信号処理部の構成のみが異なる。図7は、光電変換素子300の画素及び信号処理部301の等価回路及びブロック図の一例である。画素部の構成は、図5に示す光電変換素子100と同じであるため、説明を省略する。
<Embodiment 2>
The photoelectric conversion element 300 of the second embodiment differs from the photoelectric conversion element 100 shown in the first embodiment only in the configuration of the signal processing unit. FIG. 7 is an example of an equivalent circuit and a block diagram of the pixels of the photoelectric conversion element 300 and the signal processing unit 301. Since the configuration of the pixel portion is the same as that of the photoelectric conversion element 100 shown in FIG. 5, the description thereof will be omitted.

信号処理部301は、図5に示す信号処理部103と同様に、クエンチ素子302、波形整形部310、第1のカウンタ回路311、第2のカウンタ回路312、第1の判定回路313、第2の判定回路316、応答回路317、選択回路318を含む。また、第1のメモリ314、第1の比較器315に加えて、第2のメモリ324、第2の比較器325を有している。このような構成とすることで、明るさの「変化の度合い」をアドレスイベントとして検出することができる。「明るさの変化」は輝度の1次微分であるため、「明るさの変化の度合い」は輝度の2次微分に相当する。輝度の2次微分をアドレスイベントとすることで、例えば一様に明るさが変化する物体の異常を検知するなど、異常現象のみを検出することができる。 Similar to the signal processing unit 103 shown in FIG. 5, the signal processing unit 301 includes a quench element 302, a waveform shaping unit 310, a first counter circuit 311 and a second counter circuit 312, a first determination circuit 313, and a second. The determination circuit 316, the response circuit 317, and the selection circuit 318 are included. Further, in addition to the first memory 314 and the first comparator 315, the second memory 324 and the second comparator 325 are included. With such a configuration, the "degree of change" in brightness can be detected as an address event. Since the "change in brightness" is the first derivative of the luminance, the "degree of change in the brightness" corresponds to the second derivative of the luminance. By using the second derivative of the brightness as an address event, it is possible to detect only an abnormal phenomenon, for example, detecting an abnormality of an object whose brightness changes uniformly.

クエンチ素子302、波形整形部310、第1のカウンタ回路311、第2のカウンタ回路312の役割と構成は図5と同様であるため省略する。 Since the roles and configurations of the quench element 302, the waveform shaping unit 310, the first counter circuit 311 and the second counter circuit 312 are the same as those in FIG. 5, they are omitted.

第1の判定回路313は、第1のカウンタ回路311で計数した光子の数が、第1の閾値に達した場合に、第1のカウンタ回路311のカウント値をリセットする。また、後述する第1の比較器315での比較が終了した後、第2のカウンタ回路312でのカウンタ値(第2の時間計数値)を第1のメモリ314に上書きし、第2のカウンタ回路312のカウント値もリセットする。 The first determination circuit 313 resets the count value of the first counter circuit 311 when the number of photons counted by the first counter circuit 311 reaches the first threshold value. Further, after the comparison by the first comparator 315, which will be described later, is completed, the counter value (second time count value) in the second counter circuit 312 is overwritten on the first memory 314 to overwrite the second counter. The count value of the circuit 312 is also reset.

第1のメモリ314には、過去の第2のカウンタ回路312のカウンタ値(第1の時間計数値)が保存されており、第2のカウンタ回路312のカウント値のリセット毎に、第1のメモリ314のカウンタ値が上書きされる。第1の比較器315では、現在の第2のカウンタ回路312のカウンタ値(第2の時間計数値)と、過去の第2のカウンタ回路312のカウンタ値(第1の時間計数値)の差分のカウント値319を求める。 The counter value (first time count value) of the second counter circuit 312 in the past is stored in the first memory 314, and the first counter value is reset every time the count value of the second counter circuit 312 is reset. The counter value of the memory 314 is overwritten. In the first comparator 315, the difference between the counter value (second time count value) of the current second counter circuit 312 and the counter value (first time count value) of the second counter circuit 312 in the past. The count value of 319 is obtained.

第2のメモリには、過去の差分のカウント値329(第1の差分計数値)が保存されており、第2のカウンタ回路312のカウント値のリセット毎に、第2のメモリ324のカウンタ値が上書きされる。第2の比較器325では、現在の差分のカウンタ値(第2の差分計数値)と、過去の差分のカウンタ値(第1の差分計数値)の差分のカウント値339を求める。 The past difference count value 329 (first difference count value) is stored in the second memory, and each time the count value of the second counter circuit 312 is reset, the counter value of the second memory 324 is stored. Is overwritten. In the second comparator 325, the count value 339 of the difference between the counter value of the current difference (second difference count value) and the counter value of the past difference (first difference count value) is obtained.

第2の判定回路316では、差分のカウント値339が第4の閾値以上の場合に、リクエスト信号出力線を介して、垂直調停回路にリクエスト信号を送る。そして、応答回路317は、垂直調停回路から、応答入力線を介し、アドレスイベントデータの出力の許可または不許可を表す応答を受ける。 In the second determination circuit 316, when the difference count value 339 is equal to or greater than the fourth threshold value, the request signal is sent to the vertical arbiter circuit via the request signal output line. Then, the response circuit 317 receives a response indicating permission or disapproval of output of the address event data from the vertical arbiter circuit via the response input line.

応答回路317が出力の許可を表す応答を受けると、選択回路318は、第2のメモリ324と信号線との接続を切り替える。これにより、第2のメモリ324に保持されている差分のカウント値339が、列回路に出力される。 When the response circuit 317 receives a response indicating that the output is permitted, the selection circuit 318 switches the connection between the second memory 324 and the signal line. As a result, the difference count value 339 held in the second memory 324 is output to the column circuit.

<まとめ>
差分のカウンタ値339は、第2のカウンタ値がリセットされた時間の間隔の差分である。従って、差分のカウンタ値339は、光子の入射頻度の変化の度合いに相当する。従って、本発明の光電変換素子100は、輝度の2次微分を計測している。以上のような構成とすることで、画素アドレスごとに、輝度の2次微分をアドレスイベントとしてリアルタイムに検出する非同期型の光電変換素子が実現できる。
<Summary>
The difference counter value 339 is the difference between the time intervals at which the second counter value is reset. Therefore, the difference counter value 339 corresponds to the degree of change in the incident frequency of photons. Therefore, the photoelectric conversion element 100 of the present invention measures the second derivative of the luminance. With the above configuration, it is possible to realize an asynchronous photoelectric conversion element that detects the second derivative of the luminance as an address event in real time for each pixel address.

(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
(Other embodiments)
The present invention supplies a program that realizes one or more functions of the above-described embodiment to a system or device via a network or storage medium, and one or more processors in the computer of the system or device reads and executes the program. It can also be realized by the processing to be performed. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

11 センサチップ
21 回路チップ
101 画素
103 信号処理部
201 アバランシェフォトダイオード
202 クエンチ素子
210 波形整形部
211 第1のカウンタ回路
212 第2のカウンタ回路
213 第1の判定回路
214 メモリ
215 比較器
216 第2の判定回路
217 応答回路
218 選択回路
11 Sensor chip 21 Circuit chip 101 pixel 103 Signal processing unit 201 Avalanche photodiode 202 Quench element 210 Waveform shaping unit 211 First counter circuit 212 Second counter circuit 213 First judgment circuit 214 Memory 215 Comparer 216 Second Judgment circuit 217 Response circuit 218 Selection circuit

Claims (22)

光子の入射に応じて信号を出力する画素を備えた光電変換素子であって、
前記画素から出力された前記信号を計測する第1の計測手段と、
前記第1の計測手段によって計測された前記信号が第1の閾値に至るまでに要した時間を計測する第2の計測手段と、
第1の時点における前記第2の計測手段の計測結果を第1の時間として記憶する第1の記憶手段と、
前記第1の記憶手段によって記憶された前記第1の時間と、前記第1の時点よりも後の第2の時点において前記第2の計測手段によって計測された第2の時間と、を比較する比較手段と、
前記比較手段による比較結果に応じた信号を出力する出力手段と、を有することを特徴とする光電変換素子。
It is a photoelectric conversion element equipped with a pixel that outputs a signal according to the incident of a photon.
A first measuring means for measuring the signal output from the pixel, and
A second measuring means for measuring the time required for the signal measured by the first measuring means to reach the first threshold value, and a second measuring means.
A first storage means for storing the measurement result of the second measurement means at the first time point as a first time, and a first storage means.
The first time stored by the first storage means is compared with the second time measured by the second measuring means at a second time point after the first time point. As a means of comparison,
A photoelectric conversion element comprising: an output means for outputting a signal corresponding to a comparison result by the comparison means.
前記出力手段は、前記第1の時間と前記第2の時間との差が第2の閾値より大きい場合に前記信号を出力することを特徴とする請求項1に記載の光電変換素子。 The photoelectric conversion element according to claim 1, wherein the output means outputs the signal when the difference between the first time and the second time is larger than the second threshold value. 前記出力手段は、前記第2の時間と前記第1の時間の差が前記第2の閾値以上の場合には前記第2の時間を出力し、前記第2の閾値未満の場合には前記第2の時間を出力しないことを特徴とする、請求項2に記載の光電変換素子。 The output means outputs the second time when the difference between the second time and the first time is equal to or greater than the second threshold value, and outputs the second time when the difference is less than the second threshold value. The photoelectric conversion element according to claim 2, wherein the time of 2 is not output. 前記第2の閾値が変更可能なように構成されていることを特徴とする、請求項3に記載の光電変換素子。 The photoelectric conversion element according to claim 3, wherein the second threshold value is configured to be changeable. 前記第2の閾値が画素毎に変更可能なように構成されていることを特徴とする、請求項3または4に記載の光電変換素子。 The photoelectric conversion element according to claim 3 or 4, wherein the second threshold value is configured to be changeable for each pixel. 前記第2の閾値が、前記第2の時間が前記第1の時間よりも大きい場合と、前記第2の時間が前記第1の時間よりも小さい場合とで、異なることを特徴とする請求項3から5のいずれか1項に記載の光電変換素子。 The claim is characterized in that the second threshold value is different depending on whether the second time is larger than the first time or the second time is smaller than the first time. The photoelectric conversion element according to any one of 3 to 5. 前記第1の計測手段は、前記画素から出力された光子の数を計測することを特徴とする請求項1乃至6のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to any one of claims 1 to 6, wherein the first measuring means measures the number of photons output from the pixel. アバランシェフォトダイオードで構成された変換手段を更に有することを特徴とする請求項1から7のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to any one of claims 1 to 7, further comprising a conversion means composed of an avalanche photodiode. 前記第1の閾値が、前記第1の計測手段の飽和ビット数に等しいことを特徴とする、請求項1から8のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to any one of claims 1 to 8, wherein the first threshold value is equal to the number of saturated bits of the first measuring means. 前記第1の閾値が、変更可能なように構成されていることを特徴とする、請求項1から9のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to any one of claims 1 to 9, wherein the first threshold value is configured to be changeable. 前記第2の計測手段は、前記第1の時間が予め設定された第3の閾値に達した場合は前記第2の計測手段による計測をリセットすることを特徴とする請求項1から10のいずれか1項に記載の光電変換素子。 Any of claims 1 to 10, wherein the second measuring means resets the measurement by the second measuring means when the first time reaches a preset third threshold value. The photoelectric conversion element according to claim 1. 前記比較手段は、前記第2の計測手段による計測結果が前記第3の閾値に達した場合は、前記第1の計測手段の計測結果を出力することを特徴とする、請求項11に記載の光電変換素子。 The eleventh aspect of the present invention, wherein the comparison means outputs the measurement result of the first measurement means when the measurement result of the second measurement means reaches the third threshold value. Photoelectric conversion element. 前記比較手段による比較結果に基づいて、前記第2の時間と前記第1の時間との差を記憶する第2の記憶手段を、更に有することを特徴とする、請求項1から12のいずれか1項に記載の光電変換素子。 One of claims 1 to 12, further comprising a second storage means for storing the difference between the second time and the first time based on the comparison result by the comparison means. The photoelectric conversion element according to item 1. 前記比較手段は、さらに、前記第2の記憶手段によって記憶された時間の差と、前記第2の計測手段による計測結果と前記第1の記憶手段によって記憶された時間との差と、を比較することを特徴とする請求項13に記載の光電変換素子。 The comparison means further compares the difference in time stored by the second storage means with the difference between the measurement result by the second measuring means and the time stored by the first storage means. 13. The photoelectric conversion element according to claim 13. 前記第1の計測手段による前記信号の計測結果が前記第1の閾値を越えた場合に前記第1の計測手段による計測をリセットする判定手段を更に有することを特徴とする請求項1から14のいずれか1項に記載の光電変換素子。 17. The photoelectric conversion element according to any one item. 前記判定手段は、前記第1の計測手段の計測結果が前記第1の閾値を満たした場合に、前記第2の計測手段による前記第1の時間の計測結果を前記第1の記憶手段に出力し、さらに前記第2の計測手段の計測結果を前記第1の時間をリセットすることを特徴とする請求項15に記載の光電変換素子。 When the measurement result of the first measuring means satisfies the first threshold value, the determination means outputs the measurement result of the first time by the second measuring means to the first storage means. The photoelectric conversion element according to claim 15, further comprising resetting the measurement result of the second measuring means to the first time. 前記判定手段は、前記第1の計測手段による計測をリセットした回数に基づいて、被写体の輝度を出力することを特徴とする請求項15または16に記載の光電変換素子。 The photoelectric conversion element according to claim 15, wherein the determination means outputs the luminance of the subject based on the number of times the measurement by the first measurement means is reset. 前記第2の計測手段は、クロック数を計測することによって、前記第1の計測手段によって計測された前記信号が前記第1の閾値に至るまでに要した時間を計測することを特徴とする請求項1に記載の情報処理装置。 The second measuring means is characterized in that by measuring the number of clocks, the time required for the signal measured by the first measuring means to reach the first threshold value is measured. Item 1. The information processing apparatus according to item 1. 請求項1から17のいずれか1項に記載の光電変換素子を備えた情報処理装置であって、
前記光電変換素子によって出力された前記信号を取得する取得手段と、
前記取得された信号に基づいて所定の解析処理を行う解析手段と、を有することを特徴とする情報処理装置。
An information processing apparatus including the photoelectric conversion element according to any one of claims 1 to 17.
An acquisition means for acquiring the signal output by the photoelectric conversion element, and
An information processing apparatus comprising: an analysis means for performing a predetermined analysis process based on the acquired signal.
光子の入射に応じて信号を出力する画素を備えた光電変換素子の制御方法であって、
前記画素から出力された前記信号を計測する第1の計測工程と、
前記第1の計測工程によって計測された前記信号が第1の閾値に至るまでに要した時間を計測する第2の計測工程と、
第1の時点における前記第2の計測工程の計測結果を第1の時間として記憶する第1の記憶工程と、
前記第1の記憶工程によって記憶された前記第1の時間と、前記第1の時点よりも後の第2の時点において前記第2の計測工程によって計測された第2の時間と、を比較する比較工程と、
前記比較工程における比較結果に応じた信号を出力する出力工程と、を有することを特徴とする制御方法。
It is a control method of a photoelectric conversion element having a pixel that outputs a signal according to the incident of a photon.
The first measurement step of measuring the signal output from the pixel, and
A second measurement step of measuring the time required for the signal measured by the first measurement step to reach the first threshold value, and a second measurement step.
A first storage step of storing the measurement result of the second measurement step at the first time point as a first time, and a first storage step.
The first time stored by the first storage step is compared with the second time measured by the second measurement step at a second time point after the first time point. Comparison process and
A control method comprising: an output step of outputting a signal corresponding to a comparison result in the comparison step.
請求項20に記載の制御方法をコンピュータに実行させるためのプログラム。 A program for causing a computer to execute the control method according to claim 20. 請求項20に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。 A computer-readable storage medium that stores a program for causing a computer to execute the control method according to claim 20.
JP2021123980A 2020-10-20 2021-07-29 Photoelectric conversion element, control method of photoelectric conversion element, and information processing device. Pending JP2022067623A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21202335.2A EP3989535B1 (en) 2020-10-20 2021-10-13 Photoelectric conversion device, method of controlling photoelectric conversion device, and information processing apparatus
US17/501,808 US11815394B2 (en) 2020-10-20 2021-10-14 Photoelectric conversion device, method of controlling photoelectric conversion device, and information processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020175733 2020-10-20
JP2020175733 2020-10-20

Publications (1)

Publication Number Publication Date
JP2022067623A true JP2022067623A (en) 2022-05-06

Family

ID=81390556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021123980A Pending JP2022067623A (en) 2020-10-20 2021-07-29 Photoelectric conversion element, control method of photoelectric conversion element, and information processing device.

Country Status (1)

Country Link
JP (1) JP2022067623A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025004841A1 (en) * 2023-06-30 2025-01-02 キヤノン株式会社 Photoelectric conversion device and photoelectric conversion system having said photoelectric conversion device
WO2025115996A1 (en) * 2023-11-29 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 Light detection device and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003125292A (en) * 2001-07-11 2003-04-25 Texas Instruments Inc High dynamic range CMOS imager
JP2016533140A (en) * 2013-09-16 2016-10-20 クロノカム Dynamic, single photodiode pixel circuit and method of operation thereof
JP2018501675A (en) * 2014-09-30 2018-01-18 クアルコム,インコーポレイテッド Feature calculation in sensor element array
JP2018196015A (en) * 2017-05-18 2018-12-06 キヤノン株式会社 Solid-state imaging device, imaging apparatus, and imaging method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003125292A (en) * 2001-07-11 2003-04-25 Texas Instruments Inc High dynamic range CMOS imager
JP2016533140A (en) * 2013-09-16 2016-10-20 クロノカム Dynamic, single photodiode pixel circuit and method of operation thereof
JP2018501675A (en) * 2014-09-30 2018-01-18 クアルコム,インコーポレイテッド Feature calculation in sensor element array
JP2018196015A (en) * 2017-05-18 2018-12-06 キヤノン株式会社 Solid-state imaging device, imaging apparatus, and imaging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025004841A1 (en) * 2023-06-30 2025-01-02 キヤノン株式会社 Photoelectric conversion device and photoelectric conversion system having said photoelectric conversion device
WO2025115996A1 (en) * 2023-11-29 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 Light detection device and electronic apparatus

Similar Documents

Publication Publication Date Title
US11815394B2 (en) Photoelectric conversion device, method of controlling photoelectric conversion device, and information processing apparatus
US11832002B2 (en) Information processing apparatus, information processing method, and storage medium for displaying a measurement result in accordance with a direction of luminance changes
US20090147116A1 (en) Image-capturing apparatus, camera, vehicle, and image-capturing method
WO2011119306A1 (en) Cmos readout architecture and method for photon-counting arrays
US11172151B2 (en) Image capture apparatus and method for controlling the same
JP2022067623A (en) Photoelectric conversion element, control method of photoelectric conversion element, and information processing device.
US11838671B2 (en) Photoelectric conversion apparatus for detecting luminance change, control method of photoelectric conversion apparatus, program storage medium, and image capturing apparatus
US11843890B2 (en) Photoelectric conversion device, image pickup apparatus, control method, and storage medium
JP2019110409A (en) Solid state imaging device, imaging apparatus, and imaging method
JP2016058877A (en) Imaging apparatus and control method thereof
CN104023186A (en) Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system
US20240430595A1 (en) Photoelectric conversion device, image processing device, movable apparatus, processing method, and storage medium for generating a mapping parameter
JP2019103121A (en) Imaging device, imaging apparatus, and imaging method
JP2019114956A (en) Image processing system, imaging system, mobile
WO2021014867A1 (en) Imaging device and control method for same
US11917290B2 (en) Photoelectric conversion device, image pickup apparatus, control method, and storage medium
JP2024119024A (en) Imaging device, imaging system and equipment
JP6992753B2 (en) Image control device and image control method, and image sensor
US12155958B2 (en) Photoelectric conversion device having signal in response to incidence of photon, imaging device, control method, and storage medium
JP7743465B2 (en) Photoelectric conversion device, mobile object, photoelectric conversion method, and computer program
US12267603B2 (en) Photoelectric conversion device, imaging device, control method, and storage medium
EP4531416A1 (en) Photoelectric conversion device, processing method, and storage medium for generating a differential image, and movable apparatus including the photoelectric conversion device
US20240284060A1 (en) Image capturing apparatus, image capturing system, and equipment
JP2014207641A (en) High-speed imaging device having trigger signal generation function
US20250008238A1 (en) Photoelectric conversion device, movable apparatus, photoelectric conversion method, and storage medium

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250911