[go: up one dir, main page]

JP2021027114A - Semiconductor element and method for manufacturing the same - Google Patents

Semiconductor element and method for manufacturing the same Download PDF

Info

Publication number
JP2021027114A
JP2021027114A JP2019142767A JP2019142767A JP2021027114A JP 2021027114 A JP2021027114 A JP 2021027114A JP 2019142767 A JP2019142767 A JP 2019142767A JP 2019142767 A JP2019142767 A JP 2019142767A JP 2021027114 A JP2021027114 A JP 2021027114A
Authority
JP
Japan
Prior art keywords
ohmic electrode
semiconductor
laser
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142767A
Other languages
Japanese (ja)
Other versions
JP7179696B2 (en
Inventor
嘉代 近藤
Kayo Kondo
嘉代 近藤
臼井 正則
Masanori Usui
正則 臼井
智幸 庄司
Tomoyuki Shoji
智幸 庄司
正昭 土森
Masaaki Tsuchimori
正昭 土森
康司 木本
Yasushi Kimoto
康司 木本
謙太郎 奥村
Kentaro Okumura
謙太郎 奥村
榊原 純
Jun Sakakibara
純 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2019142767A priority Critical patent/JP7179696B2/en
Publication of JP2021027114A publication Critical patent/JP2021027114A/en
Application granted granted Critical
Publication of JP7179696B2 publication Critical patent/JP7179696B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗の低減を図れる半導体素子を提供する。【解決手段】本発明の半導体素子(1)は、オーミック電極(12)を有する半導体(10)からなる。半導体は炭化ケイ素からなる。オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含む。オーミック電極中において、モリブデンカーバイドは一様に分布している。本発明に係るオーミック電極は、コンタクト抵抗が1×10-4Ω・cm2以下となり得る。このようなオーミック電極は、例えば、Mo層とNi層を積層した金属層へ、1パルスあたりの有効照射エリアが2500μm2以上で、有効照射エリアのエネルギー密度が2.35J/cm2以上のパルスレーザーを照射することにより得られる。【選択図】図4BPROBLEM TO BE SOLVED: To provide a semiconductor element capable of reducing contact resistance. A semiconductor device (1) of the present invention comprises a semiconductor (10) having an ohmic electrode (12). The semiconductor is made of silicon carbide. Ohmic electrodes include molybdenum carbide, molybdenum silicide and nickel silicide. Molybdenum carbide is uniformly distributed in the ohmic electrode. The ohmic electrode according to the present invention may have a contact resistance of 1 × 10-4 Ω · cm2 or less. Such an ohmic electrode can be used, for example, by applying a pulse laser having an effective irradiation area of 2500 μm2 or more and an energy density of 2.35 J / cm2 or more in the effective irradiation area to a metal layer in which a Mo layer and a Ni layer are laminated. Obtained by irradiation. [Selection diagram] FIG. 4B

Description

本発明は半導体素子等に関する。 The present invention relates to semiconductor devices and the like.

スイッチング素子等に用いられる半導体材料は、従来のシリコン(Si)に替えて、禁制帯幅(バンドギャップ)が広いシリコンカーバイド(SiC)が用いられるようになってきた。 As the semiconductor material used for switching elements and the like, silicon carbide (SiC) having a wide forbidden band width (bandgap) has come to be used instead of conventional silicon (Si).

SiCからなる半導体素子の損失を抑制する一環として、オーミック電極のコンタクト抵抗の低減が要請されている。オーミック電極は、通常、半導体に設けた金属層を熱処理(アニール)して形成される。半導体がSiなら、低抵抗な金属シリサイドだけが形成される。しかし、半導体がSiCになると、金属シリサイドの生成と併せて、高抵抗なグラファイト(C)が析出し得る。このようなグラファイトの析出を抑制した低抵抗なオーミック電極に関する提案がなされており、例えば、下記の特許文献に関連した記載がある。 As a part of suppressing the loss of the semiconductor element made of SiC, it is required to reduce the contact resistance of the ohmic electrode. The ohmic electrode is usually formed by heat-treating (annealing) a metal layer provided on a semiconductor. If the semiconductor is Si, only low resistance metal silicide is formed. However, when the semiconductor becomes SiC, high-resistance graphite (C) can be deposited together with the formation of metal silicide. Proposals have been made for such low-resistance ohmic electrodes that suppress the precipitation of graphite, and for example, there are descriptions related to the following patent documents.

特開2017−199807号公報JP-A-2017-199807 特開2017−130550号公報Japanese Unexamined Patent Publication No. 2017-13050

特許文献1では、SiC基板の裏面に積層したMo層とNi層へレーザー照射して、オーミック電極を形成している。このオーミック電極では、SiCとの界面近傍に生成されるブロック状のMoカーバイドにより、高抵抗なグラファイトの拡散や析出が抑制される。 In Patent Document 1, an ohmic electrode is formed by irradiating a Mo layer and a Ni layer laminated on the back surface of a SiC substrate with a laser. In this ohmic electrode, the diffusion and precipitation of high-resistance graphite are suppressed by the block-shaped Mo-carbide generated near the interface with SiC.

もっとも、Moカーバイド自体は共有結合性であり、低抵抗ではない。このため、特許文献1では、そのブロック状のMoカーバイドを低抵抗な金属結合性のNiシリサイドで囲んで電流パスを確保し、オーミック電極の低抵抗化を図っている。但し、コンタクト抵抗のさらなる低減を図る場合、ブロック状のMoカーバイドの存在は好ましくない。 However, Mo-carbide itself is covalent and not low resistance. Therefore, in Patent Document 1, the block-shaped Mo-carbide is surrounded by a low-resistance metal-bonding Ni ceiling to secure a current path, and the resistance of the ohmic electrode is reduced. However, when further reducing the contact resistance, the presence of the block-shaped Mo carbide is not preferable.

特許文献2では、NbとNiの合金層(混在層)をレーザーアニールして、非晶質構造のオーミック電極を形成している。これにより、積層した金属層をアニールしたときにできる結晶質な金属カーバイドの析出等を回避している。その結果、レーザーの照射エネルギー総量を2.25J/cmとしたときに、コンタクト抵抗が2.4×10-4Ωcmとなる旨が特許文献2に記載されている([0036]、図5)。 In Patent Document 2, an alloy layer (mixed layer) of Nb and Ni is laser-annealed to form an ohmic electrode having an amorphous structure. As a result, precipitation of crystalline metal carbide formed when the laminated metal layer is annealed is avoided. As a result, it is described in Patent Document 2 that the contact resistance is 2.4 × 10 -4 Ωcm 2 when the total amount of laser irradiation energy is 2.25 J / cm 2 ([0036], FIG. 5).

ちなみに、比較例として、Mo(厚さ50nm)とNi(厚さ50nm)を順に積層した金属膜をレーザーアニールしたとき、レーザーの照射エネルギー総量が2.25J/cmのときにコンタクト抵抗が8.0×10-4Ωcmとなる旨の記載も特許文献2にある([0045]、図5)。但し、特許文献2には詳しい記載がなく、そのオーミック電極の具体的な構造は不明である。敢えていうなら、そのコンタクト抵抗は大きい(略10-3Ωcmに近い)ことから、MoカーバイドがSiCとの界面近傍に多く生成されていると考えられる。 By the way, as a comparative example, when a metal film in which Mo (thickness 50 nm) and Ni (thickness 50 nm) are laminated in order is laser-annealed, the contact resistance is 8 when the total amount of laser irradiation energy is 2.25 J / cm 2. There is also a description in Patent Document 2 that the amount is 0.0 × 10 -4 Ωcm 2 ([0045], FIG. 5). However, there is no detailed description in Patent Document 2, and the specific structure of the ohmic electrode is unknown. If you dare to say it, since its contact resistance is large ( close to about 10-3 Ωcm 2 ), it is considered that a large amount of Mo carbide is generated near the interface with SiC.

本発明はこのような事情に鑑みて為されたものであり、従来のオーミック電極とは異なる新たな構造のオーミック電極等を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide an ohmic electrode having a new structure different from that of a conventional ohmic electrode.

本発明者はこの課題を解決すべく鋭意研究した結果、モリブデンカーバイドが均一的に分布したオーミック電極の形成に成功した。この成果を発展させることにより、以降に述べる本発明を完成するに至った。 As a result of diligent research to solve this problem, the present inventor has succeeded in forming an ohmic electrode in which molybdenum carbide is uniformly distributed. By developing this result, the present invention described below has been completed.

《半導体素子》
(1)本発明は、オーミック電極を有する半導体からなる半導体素子であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体素子である。
<< Semiconductor element >>
(1) The present invention is a semiconductor element made of a semiconductor having an ohmic electrode, the semiconductor made of silicon carbide, the ohmic electrode containing molybdenum carbide, molybdenum silicide and nickel silicide, and the molybdenum carbide is said to be the molybdenum carbide. It is a semiconductor element that is uniformly distributed in the ohmic electrode.

(2)本発明の半導体素子では、モリブデンカーバイド(「Moカーバイド」ともいう。)がオーミック電極中において、ブロック状ではなく、一様に分布している。これにより、オーミック電極内を略一様に分布した電流パスの形成が可能となり、オーミック電極のコンタクト抵抗の低減が図られる。 (2) In the semiconductor device of the present invention, molybdenum carbide (also referred to as "Mo carbide") is uniformly distributed in the ohmic electrode, not in a block shape. As a result, it is possible to form a current path that is substantially uniformly distributed in the ohmic electrode, and the contact resistance of the ohmic electrode can be reduced.

ちなみに、本発明のオーミック電極には、従来のオーミック電極にはなかったモリブデンシリサイド(「Moシリサイド」ともいう。)が含まれている。Moシリサイドは、ニッケルシリサイド(「Niシリサイド」ともいう。)と同様に、Moカーバイドよりも低抵抗である。このため、Moシリサイドは、Niシリサイドと同様に、コンタクト抵抗の低減に寄与する。こうして本発明のオーミック電極は、部位によらず、例えば、1×10-4Ω・cm以下という低いコンタクト抵抗を安定的に実現し得る。 By the way, the ohmic electrode of the present invention contains molybdenum silicide (also referred to as "MoSiO") which is not found in the conventional ohmic electrode. Mo ceiling, like nickel silicide (also referred to as "NiSiO"), has a lower resistance than Mo carbide. Therefore, Mo ceiling contributes to the reduction of contact resistance in the same manner as Ni ceiling. In this way, the ohmic electrode of the present invention can stably realize a low contact resistance of , for example, 1 × 10 -4 Ω · cm 2 or less regardless of the site.

《半導体素子の製造方法》
(1)本発明は、上述したような半導体素子の製造方法としても把握される。例えば、本発明は、半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、該金属層へパルスレーザーを照射して該金属層を熱処理するアニール工程と、を備える半導体素子の製造方法であって、該パルスレーザーは、1パルスあたりの有効照射エリアが2500μm以上であると共に、該有効照射エリアのエネルギー密度が2.35J/cm以上である半導体素子の製造方法でもよい。
<< Manufacturing method of semiconductor elements >>
(1) The present invention is also understood as a method for manufacturing a semiconductor element as described above. For example, the present invention comprises a metal layer forming step of forming a metal layer in which a Mo layer and a Ni layer are laminated on at least one surface of a semiconductor, and irradiating the metal layer with a pulse laser to heat the metal layer. A method for manufacturing a semiconductor device including an annealing step. The pulse laser has an effective irradiation area of 2500 μm 2 or more per pulse and an energy density of 2.35 J / cm 2 or more in the effective irradiation area. It may be the manufacturing method of the semiconductor element which is.

(2)本発明の製造方法では、先ず、金属層のレーザーアニールによりオーミック電極を形成しており、その形成時に半導体素子の素子部(デバイス構造)が受けるダメージは少ない。 (2) In the manufacturing method of the present invention, first, an ohmic electrode is formed by laser annealing of a metal layer, and the element portion (device structure) of the semiconductor element is less damaged during the formation.

ところで、オーミック電極の構造(組織)は、レーザーの照射条件により大きく異なる。例えば、エネルギー密度は同じでも、レーザのビームプロフィルが異なれば、加熱と冷却(熱伝導による放熱)のバランスが変化し、照射エリアの温度分布に影響する。 By the way, the structure (structure) of the ohmic electrode differs greatly depending on the laser irradiation conditions. For example, even if the energy density is the same, if the beam profile of the laser is different, the balance between heating and cooling (heat dissipation by heat conduction) changes, which affects the temperature distribution of the irradiation area.

本発明の製造方法のように、高エネルギー密度のパルスレーザーで、広い照射エリアを加熱すると、狭い照射エリアを加熱するときよりも、照射エリアは高温状態に保持され易くなる。この理由は次のように考えられる。局所(例えば中心部)を瞬間的に加熱しても、二次元的な熱伝導による急速な冷却により、照射エリアの温度はあまり上昇しない。一方、照射エリアを広く加熱すると、熱伝導が一次元的となり、放熱(冷却)が緩慢となって、照射エリアは高温状態になり易い。 When a wide irradiation area is heated by a pulsed laser having a high energy density as in the production method of the present invention, the irradiation area is more likely to be maintained in a high temperature state than when a narrow irradiation area is heated. The reason for this can be considered as follows. Even if the local area (for example, the central part) is heated instantaneously, the temperature of the irradiation area does not rise so much due to the rapid cooling by the two-dimensional heat conduction. On the other hand, when the irradiation area is heated widely, heat conduction becomes one-dimensional, heat dissipation (cooling) becomes slow, and the irradiation area tends to be in a high temperature state.

レーザー照射により金属層が高温に加熱されると、SiCから生じるC等は界面近傍に留まらず広く拡散するようになる。その結果、Moカーバイドが全体的に一様に分散したオーミック電極が形成されるようになったと考えられる。また、金属層が高温状態になった結果、従来のレーザーアニールでは生成されなかったMoシリサイドも新たに生成されるようになったと考えられる。 When the metal layer is heated to a high temperature by laser irradiation, C and the like generated from SiC do not stay near the interface but diffuse widely. As a result, it is considered that an ohmic electrode in which Mo carbide is uniformly dispersed is formed. Further, it is considered that as a result of the high temperature of the metal layer, Mo ceiling, which was not generated by the conventional laser annealing, is newly generated.

こうして本発明の製造方法によれば、高抵抗なMoカーバイドが半導体(SiC)との界面近傍に凝集することがなく、低抵抗なMoシリサイドも生成されるようになり、コンタクト抵抗が低いオーミック電極が安定して形成されるようになったと考えられる。 Thus, according to the manufacturing method of the present invention, the high-resistance Mo carbide does not aggregate in the vicinity of the interface with the semiconductor (SiC), the low-resistance Mo silicide is also produced, and the ohmic electrode has a low contact resistance. Is considered to have come to be formed stably.

《半導体装置》
本発明は、上述した半導体素子を用いた半導体装置としても把握される。例えば、本発明は、オーミック電極を有する半導体からなる半導体素子と、該半導体素子に接合される金属体と、該オーミック電極と該金属体とを接合する接合部と、を備える半導体装置であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置でもよい。
《Semiconductor device》
The present invention is also understood as a semiconductor device using the above-mentioned semiconductor element. For example, the present invention is a semiconductor device including a semiconductor element made of a semiconductor having an ohmic electrode, a metal body bonded to the semiconductor element, and a bonding portion for joining the ohmic electrode and the metal body. The semiconductor is made of silicon carbide, the ohmic electrode contains molybdenum carbide, molybdenum silicide and nickel silicide, and the molybdenum carbide may be a semiconductor device uniformly distributed in the ohmic electrode.

《その他》
(1)本明細書でいうMoカーバイドが「一様」に分布しているか否かは、例えば、元素マップ像から確認される。敢えていうなら、「一様」とは、最大長が15nm超さらには10nm超となるMoカーバイド粒子(ナノサイズの塊)が存在しない状態といえる。元素マップ像は、例えば、走査型透過電子顕微鏡(STEM)を用いた電子エネルギー損失分光分析(EELS)やエネルギー分散型X線分析(EDX)により生成される。
《Others》
(1) Whether or not the Mo-carbide referred to in the present specification is "uniformly" distributed is confirmed, for example, from an element map image. If you dare to say, "uniform" means that there are no Mo-carbide particles (nano-sized lumps) having a maximum length of more than 15 nm and even more than 10 nm. The element map image is generated by, for example, electron energy loss spectroscopy (EELS) or energy dispersive X-ray analysis (EDX) using a scanning transmission electron microscope (STEM).

(2)特に断らない限り本明細書でいう「x〜y」は下限値xおよび上限値yを含む。本明細書に記載した種々の数値または数値範囲に含まれる任意の数値を新たな下限値または上限値として「a〜b」のような範囲を新設し得る。特に断らない限り、本明細書でいう「x〜ynm」はxnm〜ynmを意味する。他の単位系(μm、Ωcm等)についても同様である。 (2) Unless otherwise specified, "x to y" in the present specification includes a lower limit value x and an upper limit value y. A range such as "ab" may be newly established with any numerical value included in the various numerical values or numerical ranges described in the present specification as a new lower limit value or upper limit value. Unless otherwise specified, "x to ynm" as used herein means xnm to ynm. The same applies to other unit systems (μm, Ωcm 2, etc.).

半導体素子の製造過程を例示する説明図である。It is explanatory drawing which illustrates the manufacturing process of a semiconductor element. 照射したレーザーのビームプロフィルである。The beam profile of the irradiated laser. 半導体素子の一例を示す模式断面図である。It is a schematic cross-sectional view which shows an example of a semiconductor element. 試料1のオーミック電極に関するXRDプロフィルである。It is an XRD profile about the ohmic electrode of sample 1. 試料C1のオーミック電極に関するXRDプロフィルである。An XRD profile relating to the ohmic electrode of sample C1. 試料1のオーミック電極に係るSTEM像と元素マップ像である。It is a STEM image and an element map image concerning the ohmic electrode of a sample 1. 試料1のオーミック電極に係る拡大したSTEM像である。It is a magnified STEM image which concerns on the ohmic electrode of sample 1. 試料C1のオーミック電極に係るSTEM像と元素マップ像である。It is a STEM image and an element map image concerning the ohmic electrode of the sample C1. 試料C1のオーミック電極に係る拡大したSTEM像である。9 is an enlarged STEM image of the ohmic electrode of sample C1. 試料1に係るオーミック電極のAESプロフィルである。It is an AES profile of the ohmic electrode which concerns on a sample 1. 試料C1に係るオーミック電極のAESプロフィルである。It is an AES profile of the ohmic electrode which concerns on a sample C1. 試料1に係るオーミック電極の3DAP像と元素マップ像である。It is a 3DAP image and an element map image of the ohmic electrode which concerns on a sample 1.

本発明の構成要素に、本明細書中から任意に選択した一以上の構成要素を付加し得る。本明細書で説明する内容は、本発明の半導体素子の他、その製造方法等にも該当し得る。「方法」に関する構成要素は「物」に関する構成要素ともなり得る。 One or more components arbitrarily selected from the present specification may be added to the components of the present invention. The contents described in the present specification may be applicable not only to the semiconductor device of the present invention but also to a manufacturing method thereof and the like. A component related to "method" can also be a component related to "thing".

《オーミック電極》
オーミック電極は、Moカーバイド、MoシリサイドおよびNiシリサイドを含む。Moカーバイドのみならず、MoシリサイドやNiシリサイドも、オーミック電極中で一様に分布しているとよい。さらにいうと、それら化合物が長周期的な結晶構造を形成せずに分布しており、非晶質状であるとよい。これらのことは、X線回折プロファイル(パターン)に現れるピークが、シャープではなく、ブロード状であることから確認される。
《Ohmic electrode》
Ohmic electrodes include Mo-carbide, Mo silicide and Ni silicide. It is preferable that not only Mo carbide but also Mo ceiling and Ni silicide are uniformly distributed in the ohmic electrode. Furthermore, it is preferable that these compounds are distributed without forming a long-period crystal structure and are amorphous. These things are confirmed by the fact that the peaks appearing in the X-ray diffraction profile (pattern) are broad rather than sharp.

各化合物の割合を規定することは困難であるが、オーミック電極中に含まれるNiとMoは、同程度か、NiがMoよりも多いとよい。Niに対するMoの原子数比(Mo/Ni)は、例えば、0.6〜1さらには0.7〜0.9であるとよい。 Although it is difficult to specify the ratio of each compound, it is preferable that Ni and Mo contained in the ohmic electrode are about the same or have more Ni than Mo. The atomic number ratio of Mo to Ni (Mo / Ni) is, for example, preferably 0.6 to 1 or even 0.7 to 0.9.

オーミック電極の厚さは、例えば、30〜300nmさらには50〜150nmである。その厚さは、例えば、電子顕微鏡による観察像の最短距離(界面間距離の最小値)とするとよい(他の厚さも同様)。厚さが過大になると、コンタクト抵抗の増加を招く。厚さが過小では、オーミック電極の密着性が低下し得る。 The thickness of the ohmic electrode is, for example, 30 to 300 nm and further 50 to 150 nm. The thickness may be, for example, the shortest distance (minimum value of the interinterface distance) of the image observed by an electron microscope (the same applies to other thicknesses). Excessive thickness leads to increased contact resistance. If the thickness is too small, the adhesion of the ohmic electrode may decrease.

《オーミック電極の形成》
上述したオーミック電極は、一例として、次のようなレーザーアニールにより形成される。すなわち、半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、その金属層へパルスレーザーを照射して金属層を熱処理するアニール工程とにより形成される。
<< Formation of ohmic electrode >>
As an example, the above-mentioned ohmic electrode is formed by the following laser annealing. That is, it is formed by a metal layer forming step of forming a metal layer in which a Mo layer and a Ni layer are laminated on at least one surface of a semiconductor, and an annealing step of irradiating the metal layer with a pulse laser to heat-treat the metal layer. Will be done.

(1)金属層形成工程
Mo層やNi層は、スパッタリング等の蒸着により形成される。各層の厚さは、例えば、20〜200nmさらには40〜160nmである。Mo層とNi層は同じ厚さでもよいが、Mo層をNi層よりも10〜30nm程度薄くしてもよい。
(1) Metal layer forming step The Mo layer and Ni layer are formed by vapor deposition such as sputtering. The thickness of each layer is, for example, 20 to 200 nm and further 40 to 160 nm. The Mo layer and the Ni layer may have the same thickness, but the Mo layer may be thinner than the Ni layer by about 10 to 30 nm.

Mo層は、熱処理時にSiCから放出されるCをトラップしてMoカーバイドを形成する。これにより、オーミック電極中におけるC(グラファイト等)の析出が抑制され、Cによるコンタクト抵抗の増加と、半導体(SiC)に対するオーミック電極の密着性が確保される。またMo層は、高温域において、SiCから放出されるSiと反応して、低抵抗なMoシリサイドを生成する。 The Mo layer traps C released from SiC during heat treatment to form Mo carbide. As a result, precipitation of C (graphite or the like) in the ohmic electrode is suppressed, an increase in contact resistance due to C and adhesion of the ohmic electrode to the semiconductor (SiC) are ensured. Further, the Mo layer reacts with Si emitted from SiC in a high temperature region to generate low resistance Mo ceiling.

Ni層は、Mo層の酸化を抑制する。またNi層は、レーザーの吸収性がよく、照射されたレーザーを効率的に熱エネルギーへ変換する。そしてNi層は、アニール工程時、SiCから放出されるSiと反応して、低抵抗なNiシリサイドを生成する。 The Ni layer suppresses the oxidation of the Mo layer. In addition, the Ni layer has good laser absorption and efficiently converts the irradiated laser into heat energy. Then, the Ni layer reacts with Si emitted from SiC during the annealing step to generate low-resistance Ni silicide.

(2)アニール工程
レーザー(光源)には、固体レーザー(半導体レーザ励起固体レーザー、ランプ励起固体レーザー等)、エキシマレーザー等を用いることができる。固体レーザーにはYAGレーザー、YVOレーザー等がある。エキシマ(励起二量体)には、F(波長157nm)、ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)、XeF(波長351nm)等がある。
(2) Annealing Step As the laser (light source), a solid-state laser (semiconductor laser-excited solid-state laser, lamp-excited solid-state laser, etc.), an excimer laser, or the like can be used. The solid-state laser may YAG laser, YVO 4 laser, or the like. Excimers (excited dimers) include F 2 (wavelength 157 nm), ArF (wavelength 193 nm), KrF (wavelength 248 nm), XeCl (wavelength 308 nm), XeF (wavelength 351 nm) and the like.

レーザーには、例えば、パルス幅が10〜100nsecさらには30〜70nsecのパルスレーザーを用いるとよい。パルス幅の調整により、照射エリアを効率的に加熱できる。 As the laser, for example, a pulse laser having a pulse width of 10 to 100 nsec and further 30 to 70 nsec may be used. By adjusting the pulse width, the irradiation area can be heated efficiently.

レーザー照射は、例えば、1パルスあたりの有効照射エリアを2500μm以上さらには3000μm以上とするとよい。また、その有効照射エリアのエネルギー密度(出力密度)を2.3〜3J/cmさらには2.4〜2.7J/cmとするとよい。有効照射エリアやエネルギー密度が過小では、金属層の加熱が不十分となり、SiCの界面付近に、高抵抗なMoカーバイドが集中的に生成されるようになる。エネルギー密度が過大になると、アブレーションを生じるようになり、コンタクト抵抗の増大やSiC等の損傷を招く。なお、有効照射エリアは大きくてもよいが、装置的な制約から、敢えていうと、5000μm以下さらには4000μm以下とするとよい。 Laser irradiation, for example, may an effective irradiation area per pulse 2500 [mu] m 2 or more further to 3000 .mu.m 2 or more. Further, the energy density (output density) of the effective irradiation area may be 2.3 to 3 J / cm 2 and further 2.4 to 2.7 J / cm 2. If the effective irradiation area or energy density is too small, the metal layer will not be sufficiently heated, and high-resistance Mo carbide will be intensively generated near the SiC interface. If the energy density becomes excessive, ablation will occur, leading to an increase in contact resistance and damage to SiC and the like. It is also effective irradiated area is large, but may from device constraints, say dare and 5000 .mu.m 2 or less further to 4000 .mu.m 2 or less.

本明細書でいう有効照射エリアは、レーザーのビームプロフィルがガウシアン形状なら、レーザー強度のピーク値の1/e(13.5%)に相当する領域の面積となる。レーザーのビームプロフィルがトップハット形状なら、レーザー強度のピーク値の50%に相当する領域の面積となる。 The effective irradiation area referred to in the present specification is the area of the region corresponding to 1 / e 2 (13.5%) of the peak value of the laser intensity when the beam profile of the laser has a Gaussian shape. If the beam profile of the laser has a top hat shape, the area of the region corresponds to 50% of the peak value of the laser intensity.

また、本明細書でいうエネルギー密度は、その有効照射エリアで、1パスル分のエネルギー(積分値)を除して定まる。1パスル分のエネルギーは、レーザーの出力(W)をレーザー周波数(Hz)で除して求まる。 Further, the energy density referred to in the present specification is determined by dividing the energy (integral value) for one passle in the effective irradiation area. The energy for one passle is obtained by dividing the laser output (W) by the laser frequency (Hz).

パルスレーザーの照射域を重畳させる割合は、その発振周波数、走査速度、照射域の大きさ(またはパルスレーザーの焦点位置)等により調整される。パルスレーザーの特性にも依るが、は、例えば20〜95%さらには33〜75%とするとよい。 The ratio of superimposing the irradiation area of the pulse laser is adjusted by the oscillation frequency, scanning speed, size of the irradiation area (or the focal position of the pulse laser), and the like. Although it depends on the characteristics of the pulsed laser, it may be, for example, 20 to 95% or even 33 to 75%.

パルスレーザーの発振周波数(20kHz)は、例えば、10kHz〜100kHzとするとよい。発振周波数が過小では走査速度の低下を招く。発振周波数が過大ではエネルギー密度が低下し得る。 The oscillation frequency (20 kHz) of the pulse laser may be, for example, 10 kHz to 100 kHz. If the oscillation frequency is too low, the scanning speed will decrease. If the oscillation frequency is excessive, the energy density may decrease.

レーザーの焦点位置により照射範囲が変化する。その焦点位置は、金属層の最表面からずれたところにあってもよいが、最表面近傍にあるほど、安定したエネルギー密度で各領域をアニールできる。レーザー照射は、金属層(Mo層またはNi層)の表面上で不要な化合物が生成することを回避するため、真空雰囲気または不活性ガス雰囲気でなされるとよい。 The irradiation range changes depending on the focal position of the laser. The focal position may be deviated from the outermost surface of the metal layer, but the closer to the outermost surface, the more stable the energy density can be annealed in each region. The laser irradiation is preferably performed in a vacuum atmosphere or an inert gas atmosphere in order to avoid the formation of unnecessary compounds on the surface of the metal layer (Mo layer or Ni layer).

《半導体素子》
半導体素子は、SiCからなるトランジスタやダイオードであり、特に、大電流の制御を行うパワーデバイスである。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
<< Semiconductor element >>
Semiconductor elements are transistors and diodes made of SiC, and in particular, power devices that control large currents. Examples of the power transistor include MOSFET (metal oxide semiconductor field effect transistor), IGBT (insulated gate bipolar transistor) and the like. Examples of the power diode include SBD (Schottky barrier diode), FRD (fast recovery diode) and the like.

オーミック電極は、例えば、素子部(デバイス構造)の反対面側に形成された裏面電極となる。裏面電極は、例えば、パワーダイオードならカソード電極、パワートランジスタならゲート電極と反対面側にあるドレイン電極やコレクタ電極等である。 The ohmic electrode is, for example, a back surface electrode formed on the opposite surface side of the element portion (device structure). The back surface electrode is, for example, a cathode electrode for a power diode, a drain electrode or a collector electrode on the opposite surface side of the gate electrode for a power transistor, or the like.

《半導体素子》
(1)パワーMOSFETやパワーダイオード等の半導体素子の製造工程の一例を図1Aに示した。先ず、不純物がドーピングされたn型SiCウエハ(単に「SiC基板」という。)を用意する。研磨されたSiC基板の片面(表面)に、イオン注入等により素子部(デバイス構造)を形成する(デバイス形成工程)。その反対面(裏面)側を所望の厚さに研削・研磨する(基板薄板化工程)。
<< Semiconductor element >>
(1) An example of a manufacturing process of a semiconductor element such as a power MOSFET or a power diode is shown in FIG. 1A. First, an n-type SiC wafer (simply referred to as a “SiC substrate”) doped with impurities is prepared. An element portion (device structure) is formed on one side (surface) of the polished SiC substrate by ion implantation or the like (device forming step). The opposite surface (back surface) side is ground and polished to a desired thickness (substrate thinning step).

研磨された裏面に、MoおよびNiを順にスパッタリングにより蒸着させる(金属層形成工程)。なお、スパッタリングは真空雰囲気中でなされる(他のスパッタリングも同様)。SiC基板の裏面に積層されたMo層とNi層へ、パルスレーザーを照射して、レーザーアニールを行う(アニール工程)。これによりSiC基板の裏面にオーミック電極(層)が形成される。金属層形成工程とアニール工程を併せて裏面電極形成工程という。その後、素子部およびオーミック電極が形成されたSiC基板を、ブレードダイシング等(図略)により分割すると、チップ(半導体素子)が得られる。 Mo and Ni are sequentially vapor-deposited on the polished back surface by sputtering (metal layer forming step). Sputtering is performed in a vacuum atmosphere (the same applies to other sputterings). The Mo layer and Ni layer laminated on the back surface of the SiC substrate are irradiated with a pulse laser to perform laser annealing (annealing step). As a result, an ohmic electrode (layer) is formed on the back surface of the SiC substrate. The metal layer forming step and the annealing step are collectively called a back electrode forming step. After that, the SiC substrate on which the element portion and the ohmic electrode are formed is divided by blade dicing or the like (not shown) to obtain a chip (semiconductor element).

(2)本実施例では、上述した製造工程を踏まえて、パワーダイオードを想定した評価用チップ1を製作した(図2参照)。評価用チップ1は、図2に示すように、SiC基板10(□4mm×t0.28mm)の一面(裏面)に形成されたオーミック電極12(裏面電極)を有する。 (2) In this embodiment, an evaluation chip 1 assuming a power diode was manufactured based on the above-mentioned manufacturing process (see FIG. 2). As shown in FIG. 2, the evaluation chip 1 has an ohmic electrode 12 (back surface electrode) formed on one surface (back surface) of the SiC substrate 10 (□ 4 mm × t0.28 mm).

オーミック電極12は、積層したMo層(厚さ70nm)とNi層(厚さ100nm)へ、レーザー照射(レーザーアニール)して形成した。レーザー照射は、図1Bに示す2種類のビームプロフィルにより行った(試料1、試料C1)。 The ohmic electrode 12 was formed by irradiating (laser annealing) the laminated Mo layer (thickness 70 nm) and Ni layer (thickness 100 nm) with a laser. Laser irradiation was performed using the two types of beam profiles shown in FIG. 1B (Sample 1, Sample C1).

先ず、ビームプロフィルがトップハット形状(有効照射エリアの中央部が平坦状)であるパルスレーザーを照射した。このとき、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、1パルスあたりの有効照射エリア:7800μm、その有効照射エリアのエネルギー密度:2.0〜3.0J/cmとした。こうして得られた各評価用チップ1をまとめて試料1という。なお、有効照射エリアおよびエネルギー密度は、既述した方法により求めた。 First, a pulsed laser having a top hat shape (the central part of the effective irradiation area is flat) was irradiated with the beam profile. At this time, the type of laser: YVO 4 , pulse width: <60 nsec, oscillation frequency: 20 kHz, effective irradiation area per pulse: 7800 μm 2 , energy density of the effective irradiation area: 2.0 to 3.0 J / cm 2 And said. The evaluation chips 1 thus obtained are collectively referred to as sample 1. The effective irradiation area and energy density were determined by the methods described above.

次に、従来(特開2017−199807号公報参照)と同様に、ビームプロフィルがガウシアン形状(尖塔状な形状)であるパルスレーザーを照射して、レーザーアニールを行った。このときのレーザー照射条件は、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、有効照射エリア:31400μm、エネルギー密度:1.0〜2.0J/cmとした。こうして得られた評価用チップ1を試料C1という。 Next, laser annealing was performed by irradiating a pulse laser having a Gaussian-shaped (spier-shaped) beam profile as in the prior art (see JP-A-2017-199807). The laser irradiation conditions at this time were: laser type: YVO 4 , pulse width: <60 nsec, oscillation frequency: 20 kHz, effective irradiation area: 31400 μm 2 , energy density: 1.0 to 2.0 J / cm 2 . The evaluation chip 1 thus obtained is referred to as sample C1.

《コンタクト抵抗》
(1)測定
各試料のオーミック電極12のコンタクト抵抗を、TLM(Transmission Line Model)法により測定した。その一例を示すと、次の通りである。
《Contact resistance》
(1) Measurement The contact resistance of the ohmic electrode 12 of each sample was measured by the TLM (Transmission Line Model) method. An example of this is as follows.

試料1の場合、オーミック電極の形成時のエネルギー密度を2.6J/cmとしたとき、そのコンタクト抵抗は2×10-5Ω・cmであった。試料C1の場合、エネルギー密度を1.8J/cmとしたとき、コンタクト抵抗は2×10-4Ω・cmであった。 In the case of sample 1, when the energy density at the time of forming the ohmic electrode was 2.6 J / cm 2 , the contact resistance was 2 × 10 -5 Ω · cm 2 . In the case of sample C1, when the energy density was 1.8 J / cm 2 , the contact resistance was 2 × 10 -4 Ω · cm 2 .

(2)評価
このように、試料1のオーミック電極では、エネルギー密度が2.3J/cmを超えると、コンタクト抵抗が安定して1×10-4Ω・cm以下となった。一方、試料C1のオーミック電極は、コンタクト抵抗が1×10-4Ω・cm超となった。
(2) Evaluation As described above, in the ohmic electrode of sample 1, when the energy density exceeded 2.3 J / cm 2 , the contact resistance became stable and became 1 × 10 -4 Ω · cm 2 or less. On the other hand, the ohmic electrode of sample C1 had a contact resistance of more than 1 × 10 -4 Ω · cm 2 .

《分析》
オーミック電極の相違(レーザーアニール条件の相違)が、コンタクト抵抗に大きく影響する要因を明らかにするため、試料1と試料C1の各オーミック電極について、以下に示す種々の分析(測定・観察)を行った。
"analysis"
In order to clarify the factors that the difference in ohmic electrodes (difference in laser annealing conditions) greatly affects the contact resistance, various analyzes (measurements / observations) shown below are performed on each ohmic electrode of sample 1 and sample C1. It was.

(1)XRD
各試料のオーミック電極を、X線回折装置(株式会社リガク社製/使用X線:Cu―Kα線)で分析して得られたXRDプロフィルを図3Aと図3B(両図を併せて単に「図3」という。)にまとめて示した。
(1) XRD
The XRD profile obtained by analyzing the ohmic electrode of each sample with an X-ray diffractometer (manufactured by Rigaku Co., Ltd./X-ray used: Cu-Kα ray) is shown in FIGS. 3A and 3B (both figures are simply "combined". It is referred to as "Fig. 3").

試料1では、MoやNiを示すピークは観察されず、MoC(Moカーバイドの一例)、NiSi(Niシリサイドの一例)に加えて、MoSi(Moシリサイドの一例)を示すピークだけが観察された。また、いずれのピークもブロード的であった。一方、試料C1では、Moシリサイド(例えばMoSi)を示すピークが観察されず、Ni単体やMo単体を示すピークが観察された。また、MoCを示すシャープなピークも観察された。 In Sample 1, no peaks showing Mo or Ni were observed, and only peaks showing MoSi 2 (an example of Mo ceiling) were observed in addition to MoC (an example of Mo carbide) and Ni 2 Si (an example of Ni silicide). Was done. In addition, all peaks were broad. On the other hand, in sample C1, no peak indicating Mo ceiling (for example, MoSi 2 ) was observed, and a peak indicating Ni alone or Mo alone was observed. A sharp peak indicating MoC was also observed.

これらのXRDプロフィルから、試料1に係るオーミック電極と従来の試料C1に係るオーミック電極は、組織構造や生成物が大きく異なることが明らかとなった。 From these XRD profiles, it was clarified that the ohmic electrode according to the sample 1 and the ohmic electrode according to the conventional sample C1 have significantly different tissue structures and products.

(2)STEM−EDX
各試料のオーミック電極付近の断面を、電界放出形透過電子顕微鏡(日本電子株式会社製 JEM−2100F)と、それに付属しているエネルギー分散型X線分析装置とで、観察および分析した。試料1(エネルギー密度:2.6J/cm)に係るSTEM像(明視野像)と元素マップ像を図4Aに、拡大したSTEM像を図4Bにそれぞれ示した。また、試料C1に係るSTEM像(明視野像)と元素マップ像を図5Aに、拡大したSTEM像を図5Bにそれぞれ示した。
(2) STEM-EDX
The cross section of each sample near the ohmic electrode was observed and analyzed with a field emission transmission electron microscope (JEM-2100F manufactured by JEOL Ltd.) and an energy dispersive X-ray analyzer attached thereto. The STEM image (bright field image) and element map image of Sample 1 (energy density: 2.6 J / cm 2 ) are shown in FIG. 4A, and the enlarged STEM image is shown in FIG. 4B. Further, the STEM image (bright field image) and the element map image of the sample C1 are shown in FIG. 5A, and the enlarged STEM image is shown in FIG. 5B.

図4Aと図4B(両図を併せて単に「図4」という。)から明らかなように、試料1に係るオーミック電極では、Mo、Ni、CおよびSiが一様に分布しており、ブロック状の化合物等は観られなかった。SiCの接合界面近傍に観察されたMoC層は、均一的で、厚さが5nm未満で非常に薄かった。 As is clear from FIGS. 4A and 4B (both figures are simply referred to as "FIG. 4"), Mo, Ni, C and Si are uniformly distributed in the ohmic electrode according to Sample 1, and the block. No compound or the like was found. The MoC layer observed near the junction interface of SiC was uniform and very thin with a thickness of less than 5 nm.

一方、図5Aと図5B(両図を併せて単に「図5」という。)から明らかなように、試料C1に係るオーミック電極では、SiCの接合界面近傍に、一辺が16〜24nm程度であるブロック状のMoカーバイドが観察された。 On the other hand, as is clear from FIGS. 5A and 5B (both figures are simply referred to as "FIG. 5"), the ohmic electrode according to sample C1 has a side of about 16 to 24 nm in the vicinity of the junction interface of SiC. Block-shaped Mo carbide was observed.

(3)AES
試料1(エネルギー密度:2.5J/cm)と試料C1に係るオーミック電極を、その表面側からオージェ電子分光分析(AES)した結果を、それぞれ図6Aと図6B(両図を併せて単に「図6」という。)に示した。
(3) AES
The results of Auger electron spectroscopy (AES) of the sample 1 (energy density: 2.5 J / cm 2 ) and the ohmic electrode related to the sample C1 from the surface side thereof are shown in FIGS. 6A and 6B (both figures are simply combined). It is referred to as "FIG. 6").

図6Aからわかるように、試料1に係るオーミック電極は、Mo、Ni、CおよびSiが一様に分布した構造をしていることが明らかとなった。この傾向は、SiCの接合界面近傍でも同様であった。 As can be seen from FIG. 6A, it was clarified that the ohmic electrode according to Sample 1 has a structure in which Mo, Ni, C and Si are uniformly distributed. This tendency was similar near the junction interface of SiC.

一方、図6Bからわかるように、試料C1に係るオーミック電極は、SiCの接合界面近傍において、MoおよびCが急増しており、MoCが多く存在していることが確認された。この結果は、図5に示したように、MoCがブロック状に存在していることとも整合する。 On the other hand, as can be seen from FIG. 6B, in the ohmic electrode related to sample C1, Mo and C increased rapidly in the vicinity of the junction interface of SiC, and it was confirmed that a large amount of MoC was present. This result is also consistent with the presence of MoC in blocks, as shown in FIG.

(4)3DAP
アトムプローブ電界イオン顕微鏡(AMETEK社製 LEAP4000XSi)を用いて、試料1(エネルギー密度:2.7J/cm)に係るオーミック電極を分析した3DAP像と元素マップ像を図7に示した。なお、元素マップ像は、SiCの接合界面から厚さ5nmの領域を対象としている。
(4) 3DAP
FIG. 7 shows a 3DAP image and an element map image obtained by analyzing the ohmic electrode of sample 1 (energy density: 2.7 J / cm 2 ) using an atom probe field ion microscope (LEAP4000XSi manufactured by AMETEK). The element map image is intended for a region having a thickness of 5 nm from the junction interface of SiC.

図7からも明らかなように、試料1に係るオーミック電極は、SiCの接合界面付近でも、Mo、Ni、CおよびSiが一様に分布してなることがわかった。MoカーバイドのX―Y平面上(Z方向は厚さ方向)におけるサイズを敢えていうと、大きく見積もっても、縦方向で5nm以下、横方向で15nm以下であるといえる。従って、試料1に係るオーミック電極中におけるMoカーバイドは、高々15nm以下(未満)に過ぎないことが明らかとなった。ちなみに、試料C1に係るオーミック電極の場合、Moカーバイドのサイズは、縦方向で約25nm程度、横方向で16〜30nmであった。 As is clear from FIG. 7, it was found that in the ohmic electrode of Sample 1, Mo, Ni, C and Si were uniformly distributed even in the vicinity of the SiC junction interface. If the size of the Mo carbide on the XY plane (the Z direction is the thickness direction) is dared to be estimated, it can be said that it is 5 nm or less in the vertical direction and 15 nm or less in the horizontal direction. Therefore, it was clarified that the Mo carbide in the ohmic electrode according to Sample 1 was at most 15 nm or less (less than). By the way, in the case of the ohmic electrode according to the sample C1, the size of the Mo carbide was about 25 nm in the vertical direction and 16 to 30 nm in the horizontal direction.

1 チップ(半導体素子)
10 SiC基板
12 オーミック電極
1 chip (semiconductor element)
10 SiC substrate 12 ohmic electrode

Claims (8)

オーミック電極を有する半導体からなる半導体素子であって、
該半導体は炭化ケイ素からなり、
該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、
該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体素子。
A semiconductor device made of a semiconductor having an ohmic electrode.
The semiconductor is made of silicon carbide
The ohmic electrode comprises molybdenum carbide, molybdenum silicide and nickel silicide.
The molybdenum carbide is a semiconductor element uniformly distributed in the ohmic electrode.
前記オーミック電極のコンタクト抵抗は、1×10-4Ω・cm以下である請求項1に記載の半導体素子。 The semiconductor element according to claim 1, wherein the contact resistance of the ohmic electrode is 1 × 10 -4 Ω · cm 2 or less. 前記オーミック電極は、原子数比でNiをMoよりも多く含む請求項1または2に記載の半導体素子。 The semiconductor element according to claim 1 or 2, wherein the ohmic electrode contains more Ni than Mo in terms of atomic number ratio. 前記オーミック電極は、厚さが30〜300nmである請求項1〜3のいずれかに記載の半導体素子。 The semiconductor element according to any one of claims 1 to 3, wherein the ohmic electrode has a thickness of 30 to 300 nm. 半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、
該金属層へパルスレーザーを照射して該金属層を熱処理するアニール工程と、
を備える半導体素子の製造方法であって、
該パルスレーザーは、1パルスあたりの有効照射エリアが2500μm以上であると共に、該有効照射エリアのエネルギー密度が2.35J/cm以上である半導体素子の製造方法。
A metal layer forming step of forming a metal layer in which a Mo layer and a Ni layer are laminated on at least one surface of a semiconductor.
An annealing step of irradiating the metal layer with a pulse laser to heat-treat the metal layer, and
It is a manufacturing method of a semiconductor element provided with
The pulse laser is a method for manufacturing a semiconductor element having an effective irradiation area of 2500 μm 2 or more per pulse and an energy density of 2.35 J / cm 2 or more in the effective irradiation area.
前記パルスレーザーは、前記有効照射エリアの中央部が平坦状のビームプロフィルを有する請求項5に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to claim 5, wherein the pulsed laser has a beam profile having a flat central portion of the effective irradiation area. 前記パルスレーザーは、パルス幅が10〜100nsecであると共に発振周波数が10kHz〜100kHzである請求項5または6に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to claim 5 or 6, wherein the pulse laser has a pulse width of 10 to 100 nsec and an oscillation frequency of 10 kHz to 100 kHz. 前記金属層は、原子数比でNiをMoよりも多く含む請求項5〜7のいずれかに記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 5 to 7, wherein the metal layer contains more Ni than Mo in terms of atomic number ratio.
JP2019142767A 2019-08-02 2019-08-02 Semiconductor device and manufacturing method thereof Active JP7179696B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019142767A JP7179696B2 (en) 2019-08-02 2019-08-02 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142767A JP7179696B2 (en) 2019-08-02 2019-08-02 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2021027114A true JP2021027114A (en) 2021-02-22
JP7179696B2 JP7179696B2 (en) 2022-11-29

Family

ID=74664054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142767A Active JP7179696B2 (en) 2019-08-02 2019-08-02 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7179696B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410908A (en) * 2021-05-28 2022-11-29 上海微电子装备(集团)股份有限公司 Method for preparing SiC ohmic contact by laser annealing
IT202100017060A1 (en) * 2021-06-29 2022-12-29 St Microelectronics Srl MANUFACTURING PROCEDURE OF A VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE AND VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046448A (en) * 2014-08-26 2016-04-04 住友重機械工業株式会社 Semiconductor element manufacturing method
JP2017063145A (en) * 2015-09-25 2017-03-30 三菱電機株式会社 Silicon carbide semiconductor device and manufacturing method thereof
JP2017199807A (en) * 2016-04-27 2017-11-02 株式会社デンソー Silicon carbide semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046448A (en) * 2014-08-26 2016-04-04 住友重機械工業株式会社 Semiconductor element manufacturing method
JP2017063145A (en) * 2015-09-25 2017-03-30 三菱電機株式会社 Silicon carbide semiconductor device and manufacturing method thereof
JP2017199807A (en) * 2016-04-27 2017-11-02 株式会社デンソー Silicon carbide semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410908A (en) * 2021-05-28 2022-11-29 上海微电子装备(集团)股份有限公司 Method for preparing SiC ohmic contact by laser annealing
IT202100017060A1 (en) * 2021-06-29 2022-12-29 St Microelectronics Srl MANUFACTURING PROCEDURE OF A VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE AND VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE
EP4113581A1 (en) * 2021-06-29 2023-01-04 STMicroelectronics S.r.l. Process for manufacturing a vertical conduction silicon carbide electronic device and vertical conduction silicon carbide electronic device

Also Published As

Publication number Publication date
JP7179696B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
JP6540585B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
CN104718604B (en) The manufacture method of semiconductor device
JP7721291B2 (en) Ohmic contact formation in SiC-based electronic devices and electronic devices
US9659775B2 (en) Method for doping impurities, method for manufacturing semiconductor device
JP6827681B2 (en) Laser annealing method and laser annealing equipment
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP7163587B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing semiconductor device
JP6647621B2 (en) Impurity introduction device, impurity introduction method, and semiconductor element manufacturing method
JP7024433B2 (en) Impurity introduction device, impurity introduction method and silicon carbide semiconductor device manufacturing method
JP5886005B2 (en) Manufacturing method of semiconductor device
JP2011124455A (en) Method of manufacturing semiconductor substrate, and laser annealing apparatus
JP7179696B2 (en) Semiconductor device and manufacturing method thereof
JP3523156B2 (en) Semiconductor device and manufacturing method thereof
JP6425457B2 (en) Semiconductor device manufacturing method
JP7101147B2 (en) Semiconductor equipment
JP5734435B2 (en) Manufacturing method of semiconductor device
JP6272255B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2025082029A (en) Semiconductor device and method for manufacturing the same
CN119742229A (en) Forming Schottky contact in electronic device and electronic device having the same
JP2019145784A (en) Silicon carbide semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R150 Certificate of patent or registration of utility model

Ref document number: 7179696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250