JP2021019090A - Non-volatile memory element and manufacturing method of the same - Google Patents
Non-volatile memory element and manufacturing method of the same Download PDFInfo
- Publication number
- JP2021019090A JP2021019090A JP2019133861A JP2019133861A JP2021019090A JP 2021019090 A JP2021019090 A JP 2021019090A JP 2019133861 A JP2019133861 A JP 2019133861A JP 2019133861 A JP2019133861 A JP 2019133861A JP 2021019090 A JP2021019090 A JP 2021019090A
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- resistance
- memory
- volatile memory
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】熱的に安定であり、電気抵抗スイッチングの際に融解を必要とせず、かつ、フォーミングプロセスや制限電流の設定を必要としない不揮発性メモリ素子を提供する。【解決手段】不揮発性メモリ素子は、NaCl型の結晶構造を有するCr窒化膜で構成され、電気パルスの印加により電気抵抗が互いに異なる複数の状態に変化し得るメモリ層(4)と、メモリ層に通電するための第1および第2の電極(2,5)とを備える。【選択図】図5PROBLEM TO BE SOLVED: To provide a non-volatile memory element which is thermally stable, does not require melting at the time of electrical resistance switching, and does not require a forming process or setting of a current limit. A non-volatile memory element is composed of a Cr nitride film having a NaCl-type crystal structure, and has a memory layer (4) and a memory layer whose electrical resistance can be changed to a plurality of states different from each other by applying an electric pulse. It is provided with first and second electrodes (2, 5) for energizing. [Selection diagram] Fig. 5
Description
本発明は、不揮発性メモリ素子およびその製造方法に関する。 The present invention relates to a non-volatile memory device and a method for manufacturing the same.
近年、IoT社会、ICT社会の発展に伴い、世界中のインターネット上のデータトラフィック量は急激に増加しており、それらのデータを保管する不揮発性メモリの革新が強く望まれている。それ故、現在主流となっているフラッシュメモリの性能を凌駕する次世代の不揮発性メモリの研究開発が世界中で行われている。次世代の不揮発性メモリとして、強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)、磁気抵抗メモリ(MRAM:Magnetoresistive Random Access Memory)、相変化型メモリ(PCRAM:Phase Change Random Access Memory)、抵抗変化型メモリ(ReRAM:Resistive Random Access Memory)などが挙げられる。このうち、PCRAMとReRAMは、ある特定の材料(情報記録層)を電極で挟み込み、電気パルスの付与により生じる電気抵抗変化を利用して情報を記録する。PCRAMやReRAMは、その単純なメモリ素子構造のため、製造コストが低く、また、高集積化(即ち、大容量化)が可能であるなど工業的メリットを多く有しており、世界中でそれらの研究開発が盛んになっている。 In recent years, with the development of the IoT society and the ICT society, the amount of data traffic on the Internet around the world has increased rapidly, and the innovation of non-volatile memory for storing such data is strongly desired. Therefore, research and development of next-generation non-volatile memory that surpasses the performance of flash memory, which is currently the mainstream, is being carried out all over the world. Next-generation non-volatile memory includes ferroelectric memory (FeRAM: Ferroelectric Random Access Memory), magnetic resistance memory (MRAM: Magnetoresistive Random Access Memory), phase change memory (PCRAM: Phase Change Random Access Memory), and resistance change memory. Memory (ReRAM: Resistive Random Access Memory) and the like can be mentioned. Of these, PCRAM and ReRAM record information by sandwiching a specific material (information recording layer) between electrodes and utilizing the change in electrical resistance caused by the application of electrical pulses. Due to its simple memory element structure, PCRAM and ReRAM have many industrial merits such as low manufacturing cost and high integration (that is, large capacity), and they are used all over the world. Research and development is flourishing.
PCRAMの情報記録(メモリ)層には相変化材料と呼ばれる材料が用いられており、PCRAMは、相変化材料の結晶相とアモルファス相の間の相変化に伴う電気抵抗変化を利用して、情報を記録する。相変化材料の結晶相とアモルファス相の間の相変化には、電気パルスによるジュール加熱を利用する。例えば、結晶相に電気パルスを付与し、融点Tm以上にジュール加熱して材料を融解し、その後急冷することでアモルファス相とする一方、アモルファス相に電気パルスを付与し、結晶化温度Tc以上かつ融点Tm未満にジュール加熱して結晶相とする。一般的に、結晶相は低電気抵抗を示し、アモルファス相は高電気抵抗を示すので、これらの層にビットを割り当てることで、情報を記録することができる。 A material called a phase change material is used for the information recording (memory) layer of the PCRAM, and the PCRAM utilizes the change in electrical resistance accompanying the phase change between the crystalline phase and the amorphous phase of the phase change material to provide information. To record. For the phase change between the crystalline phase and the amorphous phase of the phase change material, Joule heating by an electric pulse is used. For example, an electric pulse is applied to the crystal phase, Joule heating is performed to a melting point of Tm or higher to melt the material, and then quenching is performed to obtain an amorphous phase. On the other hand, an electric pulse is applied to the amorphous phase to obtain a crystallization temperature of Tc or higher. Joule heating is performed to a melting point of less than Tm to obtain a crystalline phase. In general, the crystalline phase exhibits low electrical resistance and the amorphous phase exhibits high electrical resistance, so information can be recorded by assigning bits to these layers.
現在、PCRAMの相変化材料には、DVD−RAMに用いられているGe−Sb−Te系カルコゲナイド化合物(GST)が用いられている(例えば非特許文献1、2参照)。
Currently, a Ge-Sb-Te-based chalcogenide compound (GST) used in DVD-RAM is used as a phase change material for PCRAM (see, for example,
一方、ReRAMは、材料を融解する必要がないメモリである。ReRAMのメモリ層には、一般的に、遷移金属酸化物やペロブスカイト型酸化物が用いられている。その抵抗変化メカニズムについては種々の機構が提唱されているが、基本的には、電圧印加あるいは電流を流すことで生じる電極界面付近の金属酸化物中の酸素あるいは金属原子の欠損の増減によって引き起こされると言われている(例えば非特許文献3参照)。 On the other hand, ReRAM is a memory that does not need to melt the material. A transition metal oxide or a perovskite-type oxide is generally used for the memory layer of the ReRAM. Various mechanisms have been proposed for the resistance change mechanism, but basically it is caused by an increase or decrease in the loss of oxygen or metal atoms in the metal oxide near the electrode interface caused by applying a voltage or passing an electric current. It is said (see, for example, Non-Patent Document 3).
例えば、Cu酸化物をPtとWで挟んだPt/Cu酸化物/W素子やTi酸化物をPtで挟み込んだPt/Ti酸化物/Pt素子において、高電気抵抗と低電気抵抗の間の電気抵抗スイッチング特性が得られており、特に、Ti酸化物では、安定な繰り返し特性が得られている(例えば非特許文献4参照)。 For example, in a Pt / Cu oxide / W element in which a Cu oxide is sandwiched between Pt and W and a Pt / Ti oxide / Pt element in which a Ti oxide is sandwiched between Pt, electricity between high electric resistance and low electric resistance Resistance switching characteristics have been obtained, and in particular, Ti oxide has stable repetitive characteristics (see, for example, Non-Patent Document 4).
一般的に、それらの酸化物をメモリ素子として使用する場合、メモリ素子作製後、先ず、高電圧印加により電気伝導パスを形成する工程(フォーミングプロセス)が不可欠である。ただし、特許文献1には、金属/金属酸化物(抵抗変化層)/金属の3層からなる抵抗変化型メモリ素子の製造方法であって、金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されるものが記載されている。
In general, when these oxides are used as a memory element, a step (forming process) of forming an electric conduction path by applying a high voltage is indispensable after manufacturing the memory element. However,
特許文献2には、電気抵抗値が異なる2以上の状態が存在し、かつ、所定の電圧または電流の印加により、2以上の状態から選ばれる1つの状態から他の状態へと変化する抵抗変化層を備え、抵抗変化層が、窒化物を形成しうる第1および第2の元素と、窒素とを含むものが記載されている。
In
PCRAMは、GSTに含まれるカルコゲン元素であるTeが活性であるため化合物を作り易く、ジュール加熱によりメモリ層と電極層との間で化学反応が生じるため材料組成偏析により書換え動作耐久性が制限されるという課題を有している。更に、GSTを代表とする相変化材料は、高電気抵抗化、即ち、アモルファス化するために材料を融解する必要があるため、動作時の消費電力が高いという課題も有している。 Since Te, which is a chalcogen element contained in GST, is active in PCRAM, it is easy to form a compound, and a chemical reaction occurs between the memory layer and the electrode layer due to Joule heating, so that the rewriting operation durability is limited by segregation of material composition. Has the problem of Further, the phase change material represented by GST has a problem that the power consumption during operation is high because the material needs to be melted in order to increase the electric resistance, that is, to make it amorphous.
ReRAMの場合、高電圧印加による電気伝導パスの形成工程には、他の半導体素子を破壊してしまう実用上の懸念がある。更に、一般的に、ReRAMに用いられる情報記録層には、高電気抵抗状態から低電気抵抗状態へ動作させる時の急激な抵抗変化による過大電流により情報記録層が破壊してしまわないように、制限電流(コンプライアンス)を設定しなければならないという実用的な問題もある。 In the case of ReRAM, there is a practical concern that other semiconductor elements will be destroyed in the process of forming an electric conduction path by applying a high voltage. Further, in general, the information recording layer used for ReRAM is prevented from being destroyed by an excessive current due to a sudden resistance change when operating from a high electric resistance state to a low electric resistance state. There is also a practical problem that the current limit (compliance) must be set.
以上のように、電気抵抗変化型メモリ素子を利用したPCRAMおよびReRAM共に幾つかの課題を残しており、これら課題を解決するメモリ素子の創成が期待されている。 As described above, both PCRAM and ReRAM using the electric resistance change type memory element have some problems, and it is expected to create a memory element that solves these problems.
本発明は、上述した従来型の不揮発性メモリ素子の問題点を改善する目的でなされたものであり、実用性に優れた不揮発性メモリ素子を提供することを課題とする。即ち、本発明は、熱的に安定であり、電気抵抗スイッチングの際に融解を必要とせず、かつ、フォーミングプロセスや制限電流の設定を必要としない不揮発性メモリ素子を提供することを課題とする。 The present invention has been made for the purpose of improving the above-mentioned problems of the conventional non-volatile memory element, and an object of the present invention is to provide a non-volatile memory element having excellent practicality. That is, it is an object of the present invention to provide a non-volatile memory element that is thermally stable, does not require melting during electrical resistance switching, and does not require a forming process or setting of a current limit. ..
NaCl型の結晶構造を有するCr窒化膜で構成され、電気パルスの印加により電気抵抗が互いに異なる複数の状態に変化し得るメモリ層と、メモリ層に通電するための第1および第2の電極とを備える不揮発性メモリ素子が提供される。 A memory layer composed of a Cr nitride film having a NaCl-type crystal structure and whose electrical resistance can change to a plurality of states different from each other by applying an electric pulse, and first and second electrodes for energizing the memory layer. A non-volatile memory element comprising the above is provided.
Cr窒化膜におけるCr原子と窒素原子の組成比は1:1であることが好ましい。複数の状態のうちで電気抵抗が相対的に高い状態におけるメモリ層の電気抵抗値は、複数の状態のうちで電気抵抗が相対的に低い状態におけるメモリ層の電気抵抗値の2倍以上であることが好ましい。Cr窒化膜におけるCr原子の一部は、Al、Si、Sc、Ti、V、Mn、Fe、Co、Ni、Cu、Zn、Y、Zr、Nb、Mo、Hf、TaおよびWから選ばれる少なくとも1つの元素で置換されていてもよい。 The composition ratio of Cr atoms and nitrogen atoms in the Cr nitride film is preferably 1: 1. The electric resistance value of the memory layer in the state where the electric resistance is relatively high among the plurality of states is more than twice the electric resistance value of the memory layer in the state where the electric resistance is relatively low among the plurality of states. Is preferable. A part of Cr atoms in the Cr nitride film is selected from at least Al, Si, Sc, Ti, V, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Hf, Ta and W. It may be substituted with one element.
2sccm以上かつ6sccm以下の流量の窒素ガスを導入し、Crターゲットを用いて反応性スパッタリングを行うことで、NaCl型の結晶構造を有し電気パルスの印加により電気抵抗が互いに異なる複数の状態に変化し得るCr窒化膜のメモリ層を基板上に形成する工程と、メモリ層に通電するための第1および第2の電極を形成する工程とを含む不揮発性メモリ素子の製造方法が提供される。 By introducing nitrogen gas with a flow rate of 2 sccm or more and 6 sccm or less and performing reactive sputtering using a Cr target, it has a NaCl-type crystal structure and changes to multiple states with different electrical resistances by applying electric pulses. Provided is a method for manufacturing a non-volatile memory element, which includes a step of forming a possible Cr nitrided memory layer on a substrate and a step of forming first and second electrodes for energizing the memory layer.
本発明のメモリ素子は、熱的に安定であるため電極界面での化学反応を起こし難く、また、融解を必要としないため低いエネルギーで動作し、かつ、フォーミングプロセスや制限電流の設定などの付加的なプロセスを必要としないので、実用性が高い。 Since the memory element of the present invention is thermally stable, it is unlikely to cause a chemical reaction at the electrode interface, and since it does not require melting, it operates with low energy, and the forming process and current limit setting are added. It is highly practical because it does not require a special process.
本発明者らは、従来のカルコゲナイドや酸化物以外のメモリ層材料の検討を進めた結果、熱的にも十分に安定なCr(クロム)窒化膜を電極で挟み込んでメモリ素子を形成した場合、融解を必要とせず、かつ、フォーミングプロセスや制限電流の設定無しに、電気パルスの印加により低電気抵抗状態と高電気抵抗状態の間の可逆的な電気抵抗スイッチング特性が得られ、その抵抗比は一桁以上に達することを見出した。このことは、このメモリ素子がデータ読み取りに対して十分な信頼性を有し得ることを示している。以下では、低電気抵抗状態、高電気抵抗状態のことを、それぞれ単に「低抵抗状態」、「高抵抗状態」という。 As a result of studying conventional memory layer materials other than chalcogenides and oxides, the present inventors have formed a memory element by sandwiching a thermally stable Cr (chromium) nitride film between electrodes. Reversible electrical resistance switching characteristics between low electrical resistance states and high electrical resistance states can be obtained by applying electrical pulses without the need for melting and without forming processes or current limiting settings, and the resistance ratio is We have found that it reaches more than a single digit. This indicates that this memory element can have sufficient reliability for reading data. In the following, the low electric resistance state and the high electric resistance state are simply referred to as "low resistance state" and "high resistance state", respectively.
図1は、種々の実施例および比較例のCr窒化膜の物理特性と結晶構造を示す表である。R1は成膜ままの薄膜サンプルの室温での電気抵抗の測定値を、R2は500℃まで加熱したのち室温まで冷却した薄膜サンプルの室温での電気抵抗の測定値を、それぞれ示している。図1では、更に、それらの電気抵抗比R2/R1と、成膜ままの状態および500℃に加熱後室温まで冷却した状態での結晶構造を示している。 FIG. 1 is a table showing the physical characteristics and crystal structure of Cr nitride films of various examples and comparative examples. R 1 shows the measured value of the electric resistance of the thin film sample as it is formed at room temperature, and R 2 shows the measured value of the electric resistance of the thin film sample heated to 500 ° C. and then cooled to room temperature. .. In Figure 1, further shows with their electrical resistance ratio R 2 / R 1, the crystal structure in a state of being cooled to the heating room temperature after the state and 500 ° C. remain deposited.
本発明のメモリ層材料は、Cr窒化膜であり、図1に示すように、成膜ままの電気抵抗が500℃程度まで加熱したのち室温まで冷却した後の電気抵抗よりも低い材料である。このため、このCr窒化膜に通電するための第1および第2の電極を配置してメモリ素子とすることで、大きな電気抵抗変化が得られる。メモリ素子として使用するにはメモリ層の電気抵抗が2倍以上変化することが好ましいため、図1では、高抵抗状態の電気抵抗が低抵抗状態の電気抵抗よりも2倍以上高くなる材料を、本発明のメモリ層材料とした。図1の実施例1〜5では、成膜ままの状態が低抵抗状態に、加熱後の状態が高抵抗状態にそれぞれ相当する。本発明のメモリ層材料では、500℃に加熱する処理は、電気パルスの印加によりジュール加熱してCr窒化膜を低抵抗状態から高抵抗状態に変化させることと等価である。 The memory layer material of the present invention is a Cr nitride film, and as shown in FIG. 1, the electric resistance of the film as it is is lower than the electric resistance after heating to about 500 ° C. and then cooling to room temperature. Therefore, by arranging the first and second electrodes for energizing the Cr nitride film to form a memory element, a large change in electrical resistance can be obtained. Since it is preferable that the electric resistance of the memory layer changes more than twice for use as a memory element, in FIG. 1, a material in which the electric resistance in the high resistance state is more than twice as high as the electric resistance in the low resistance state is used. It was used as the memory layer material of the present invention. In Examples 1 to 5 of FIG. 1, the state in which the film is formed corresponds to the low resistance state, and the state after heating corresponds to the high resistance state. In the memory layer material of the present invention, the process of heating to 500 ° C. is equivalent to changing the Cr nitride film from a low resistance state to a high resistance state by Joule heating by applying an electric pulse.
図2は、Cr窒化膜の結晶構造の模式図である。本発明のCr窒化膜は、図2に示すように、NaCl型の結晶構造(NaCl構造)を有する。NaCl構造とは、NaClの結晶におけるNa原子をCr原子に、Cl原子をN原子にそれぞれ置き換えたものである。即ち、本発明のCr窒化膜は、Cr−Nの化学式で表され、かつNaCl構造を有する膜であり、クロムと窒素の組成比は1:1である。図2は模式図であるため、図示した各原子の径および原子同士の間隔の大きさは必ずしも正確ではない。 FIG. 2 is a schematic view of the crystal structure of the Cr nitride film. As shown in FIG. 2, the Cr nitride film of the present invention has a NaCl-type crystal structure (NaCl structure). The NaCl structure is a structure in which a Na atom in a NaCl crystal is replaced with a Cr atom and a Cl atom is replaced with an N atom. That is, the Cr nitride film of the present invention is a film represented by the chemical formula of Cr—N and having a NaCl structure, and the composition ratio of chromium and nitrogen is 1: 1. Since FIG. 2 is a schematic diagram, the diameter of each atom and the size of the distance between the atoms shown in the figure are not always accurate.
更に、本発明のCr窒化膜の結晶構造は、電気抵抗変化の前後でほとんど変化せず、通常のX線回折実験で同定できる程度のマクロな範囲では、高抵抗状態でも低抵抗状態でも、即ち、成膜ままでも熱処理後でも、基本的にはNaCl構造である。しかし、電気抵抗が変化するので、極めて局所的に(例えば、原子数個のレベルで)見れば、厳密には、高抵抗状態と低抵抗状態で結晶構造は異なっていると考えられる。したがって、本発明のCr窒化膜は、電気パルスが印加されていない低抵抗状態でNaCl構造を有し、電気パルスが印加されて高抵抗状態に変化してもNaCl構造を有するが、その時の結晶構造は低抵抗状態の時と比べて局所的に変化している。 Furthermore, the crystal structure of the Cr nitride film of the present invention hardly changes before and after the change in electrical resistance, and within a macro range that can be identified by a normal X-ray diffraction experiment, it is in a high resistance state or a low resistance state, that is, The structure is basically NaCl, whether it is formed or after heat treatment. However, since the electrical resistance changes, it is considered that the crystal structure is different between the high resistance state and the low resistance state when viewed extremely locally (for example, at the level of several atoms). Therefore, the Cr nitride film of the present invention has a NaCl structure in a low resistance state to which an electric pulse is not applied, and has a NaCl structure even when an electric pulse is applied to change to a high resistance state, but the crystal at that time. The structure has changed locally compared to the low resistance state.
Cr窒化膜におけるクロムと窒素の組成比は、厳密に1:1でなくてもよく、上記の意味でのマクロな範囲でNaCl構造を持てば、多少1:1からずれていてもよい。また、Cr窒化膜は、Crの一部が他の元素Xで置換され、(Cr,X)Nで表されるものであってもよく、この場合、(Cr+X):Nの組成比が1:1に近ければよい。他の元素Xの例としては、Al(アルミニウム)、Si(ケイ素)、Sc(スカンジウム)、Ti(チタン)、V(バナジウム)、Mn(マンガン)、Fe(鉄)、Co(コバルト)、Ni(ニッケル)、Cu(銅)、Zn(亜鉛)、Y(イットリウム)、Zr(ジルコニウム)、Nb(ニオブ)、Mo(モリブデン)、Hf(ハフニウム)、Ta(タンタル)、W(タングステン)などが挙げられる。他の元素Xは、これらの群から選ばれる1つまたは複数の元素であればよく、安定な窒化物を形成するものであることが好ましい。 The composition ratio of chromium and nitrogen in the Cr nitride film does not have to be exactly 1: 1 and may deviate slightly from 1: 1 as long as it has a NaCl structure in the macro range in the above sense. Further, the Cr nitride film may be one in which a part of Cr is replaced with another element X and is represented by (Cr, X) N. In this case, the composition ratio of (Cr + X): N is 1. It should be close to 1. Examples of other element X include Al (aluminum), Si (silicon), Sc (scandium), Ti (tungsten), V (vanadium), Mn (manganese), Fe (iron), Co (cobalt), Ni. (Nickel), Cu (copper), Zn (zinc), Y (yttrium), Zr (zirconium), Nb (niobium), Mo (molybdenum), Hf (hafnium), Ta (tantal), W (tungsten), etc. Can be mentioned. The other element X may be one or more elements selected from these groups, and preferably forms a stable nitride.
本発明のメモリ層材料の製造方法としては、物理蒸着法(スパッタリングなど)や化学蒸着法(化学気相法CVDなど)が挙げられる。スパッタリングの場合は、Crターゲットか、または予め成分調整したCrNターゲットを用いて成膜する。Crターゲットを用いる場合は、N2(窒素)ガス流量を調節しながら反応性物理蒸着を行い目的のCr窒化膜を成膜することができる。成膜時における基板温度は必要に応じて室温から500℃まで変えることができる。 Examples of the method for producing the memory layer material of the present invention include a physical vapor deposition method (such as sputtering) and a chemical vapor deposition method (such as chemical vapor deposition). In the case of sputtering, the film is formed using a Cr target or a CrN target whose components have been adjusted in advance. When a Cr target is used, the desired Cr nitride film can be formed by performing reactive physical vapor deposition while adjusting the N 2 (nitrogen) gas flow rate. The substrate temperature at the time of film formation can be changed from room temperature to 500 ° C. as needed.
図1に示した実施例1〜5、比較例1、2の薄膜は、ターゲットには純元素Crを用い、RFスパッタリング装置を使用して、スパッタリングガスであるアルゴンガスと共に、窒素ガスを用いた反応性スパッタリング成膜により、基板上に形成した。膜厚は100nmとし、窒素ガス流量を変化させることで窒素濃度を制御した。この中には、成膜原料中に不可避的に含まれる不純物も含まれている。通常、このような不可避的不純物は数ppmから数十ppmのオーダーであり、従って成膜後の電気抵抗値などの物理特性に対して大きな影響を与えるものではない。尚、実施例および比較例のCr窒化膜は、ULVAC社製スパッタ蒸着装置(MUE−201C−HC1)により作製し、ベース圧力が2×10−5Pa以下になるまで真空排気した後、アルゴンガス流量を15sccmに固定し、窒素ガス流量を0.5〜6sccmまで変化させて形成した。この時の成膜時圧力は、0.35〜0.45Paの範囲であった。また、成膜時のCrターゲットの出力は50Wに固定した。 In the thin films of Examples 1 to 5 and Comparative Examples 1 and 2 shown in FIG. 1, pure element Cr was used as a target, and an RF sputtering apparatus was used to use nitrogen gas together with argon gas as a sputtering gas. It was formed on the substrate by reactive sputtering film formation. The film thickness was 100 nm, and the nitrogen concentration was controlled by changing the nitrogen gas flow rate. This also contains impurities that are inevitably contained in the film-forming raw material. Usually, such unavoidable impurities are on the order of several ppm to several tens of ppm, and therefore do not have a great influence on physical characteristics such as electric resistance value after film formation. The Cr nitride films of Examples and Comparative Examples were prepared by a sputtering vapor deposition apparatus (MUE-201C-HC1) manufactured by ULVAC, vacuum exhausted until the base pressure became 2 × 10 -5 Pa or less, and then argon gas. The flow rate was fixed at 15 sccm, and the nitrogen gas flow rate was changed from 0.5 to 6 sccm. The film forming pressure at this time was in the range of 0.35 to 0.45 Pa. Further, the output of the Cr target at the time of film formation was fixed at 50 W.
図1の電気抵抗値は、成膜まま、および500℃まで加熱したのち室温まで冷却した後のCr窒化膜上に、二本のW電極針を単純に上から押し当てる、一般的な二端子法により測定した。尚、二端子測定は室温にて行った。サンプル形状は15mm長、5mm幅とし、二端子間の距離は10mmとした。図1に示した各Cr窒化膜の結晶構造は、Cu Kαを用いたX線回折により評価した。 The electrical resistance value in FIG. 1 is a general two-terminal system in which two W electrode needles are simply pressed from above on a Cr nitride film as it is formed or heated to 500 ° C. and then cooled to room temperature. Measured by method. The two-terminal measurement was performed at room temperature. The sample shape was 15 mm long and 5 mm wide, and the distance between the two terminals was 10 mm. The crystal structure of each Cr nitride film shown in FIG. 1 was evaluated by X-ray diffraction using Cu Kα.
図1に示すように、実施例1〜5における窒素ガスが2〜6sccmの範囲で成膜されたCr窒化膜では、いずれも、成膜ままの電気抵抗に対し、500℃まで加熱したのち室温まで冷却した後の電気抵抗は、2倍以上上昇する。一方、比較例1、2における窒素ガスが1.0sccm以下で成膜されたCr窒化膜では、0.5〜0.9程度の小さな電気抵抗比しか得られなかった。 As shown in FIG. 1, in each of the Cr nitride films in which nitrogen gas was formed in the range of 2 to 6 sccm in Examples 1 to 5, they were heated to 500 ° C. and then at room temperature with respect to the electrical resistance as they were formed. The electrical resistance after cooling to is more than doubled. On the other hand, in the Cr nitride film formed with nitrogen gas of 1.0 sccm or less in Comparative Examples 1 and 2, only a small electric resistance ratio of about 0.5 to 0.9 was obtained.
窒素ガスの流量が6sccmを超えても、スパッタ蒸着装置内でプラズマが発生し、スパッタリングを実行可能な範囲内であれば、実施例1〜5と同様に、電気抵抗比R2/R1は2倍以上になると考えられる。クロム原子と結合できる窒素原子の個数には限りがあり、窒素ガスを多く供給しても余分なものは排気されてしまうため、材料的には、成膜時の窒素ガスの流量の上限はない。ただし、窒素ガスが多すぎると、スパッタリングの際のプラズマが発生せず、成膜できなくなるので、プラズマが発生する範囲の上限が窒素ガスの流量の上限になる。成膜条件は成膜(蒸着)装置の能力や装置内のチャンバーの大きさなどによって変わり得るが、成膜圧力が0.01Pa以下ではプラズマが発生しにくくなり、成膜圧力が10Pa以上になると、プラズマが発生したとしても成膜レートが極めて遅くなり成膜が困難になると考えられる。このため、窒素ガスの流量は、成膜圧力が0.01〜10Paの間になるように設定される。 Even if the flow rate of nitrogen gas exceeds 6 sccm, plasma is generated in the sputtering vapor deposition apparatus, and as long as the sputtering can be performed, the electric resistance ratio R 2 / R 1 is the same as in Examples 1 to 5. It is expected to more than double. The number of nitrogen atoms that can be bonded to chromium atoms is limited, and even if a large amount of nitrogen gas is supplied, the excess is exhausted, so there is no upper limit to the flow rate of nitrogen gas during film formation. .. However, if the amount of nitrogen gas is too large, plasma during sputtering is not generated and film formation cannot be performed. Therefore, the upper limit of the range in which plasma is generated becomes the upper limit of the flow rate of nitrogen gas. The film forming conditions may change depending on the capacity of the film forming (depositing) device and the size of the chamber in the device, but when the film forming pressure is 0.01 Pa or less, plasma is less likely to be generated, and when the film forming pressure is 10 Pa or more. Even if plasma is generated, it is considered that the film formation rate becomes extremely slow and film formation becomes difficult. Therefore, the flow rate of the nitrogen gas is set so that the film forming pressure is between 0.01 and 10 Pa.
図3は、実施例4について、成膜ままおよび500℃まで加熱したのち室温まで冷却した薄膜のX線回折パターンを示す図である。成膜まま、500℃加熱後共にほぼ同様のX線回折パターンを示し、NaCl構造を呈していることが分かる。図1に示した各Cr窒化膜についてX線回折により結晶構造を調べたところ、実施例1〜5ではいずれもNaCl構造を呈していることが分かった。このことから、加熱後の電気抵抗変化は、結晶構造内における極僅かな局所構造の変化によりもたらされていることが示唆される。 FIG. 3 is a diagram showing an X-ray diffraction pattern of a thin film of Example 4 as it is formed and heated to 500 ° C. and then cooled to room temperature. It can be seen that the film shows almost the same X-ray diffraction pattern after heating at 500 ° C. as it is, and exhibits a NaCl structure. When the crystal structure of each Cr nitride film shown in FIG. 1 was examined by X-ray diffraction, it was found that all of Examples 1 to 5 exhibited a NaCl structure. This suggests that the change in electrical resistance after heating is caused by a slight change in the local structure in the crystal structure.
図4は、比較例1について、成膜ままおよび500℃まで加熱したのち室温まで冷却した薄膜のX線回折パターンを示す図である。比較例1のCr窒化膜は、成膜ままでは反射ピークが観察されずアモルファス構造を呈している一方で、加熱後にはNaCl構造、六方構造および体心立方(bcc)構造が混在した構造を呈していた。NaCl構造はCrN相、六方構造はCr2N相、体心立方構造はCr相である。 FIG. 4 is a diagram showing an X-ray diffraction pattern of a thin film of Comparative Example 1 as it was formed and heated to 500 ° C. and then cooled to room temperature. The Cr nitride film of Comparative Example 1 has an amorphous structure in which no reflection peak is observed as it is formed, but after heating, it exhibits a structure in which a NaCl structure, a hexagonal structure and a body-centered cubic (bcc) structure are mixed. Was there. NaCl structure CrN phase, hexagonal structure Cr 2 N phase, body-centered cubic structure is Cr phase.
このように、NaCl構造以外の構造を持つ相が出現する場合は、電気抵抗比が小さく、メモリ素子とした時に、一桁以上の大きな抵抗変化を示す電気抵抗スイッチング特性が得られない。このため、Cr窒化膜の結晶構造はNaCl構造である必要がある。 As described above, when a phase having a structure other than the NaCl structure appears, the electric resistance ratio is small, and when the memory element is used, the electric resistance switching characteristic showing a large resistance change of one digit or more cannot be obtained. Therefore, the crystal structure of the Cr nitride film needs to be a NaCl structure.
続いて、本発明のCr窒化膜を用いたメモリ素子の特性について説明する。本発明のメモリ素子は、Cr窒化膜のメモリ層を電極層で挟み込むか、またはメモリ層の両端に電極を形成したものであり、通常、それらは絶縁層上あるいは絶縁層中に形成される。電極の材料としては導電性材料であれば何でもよく、例えば、W、TiN、TiW、Al、Ni、Pt、Cuなどが挙げられる。電極は、メモリ層に通電できるものであればよく、メモリ層を挟む層状のものに限らず、メモリ層の上方または側方に配置されたものでもよい。 Subsequently, the characteristics of the memory device using the Cr nitride film of the present invention will be described. In the memory element of the present invention, a memory layer of a Cr nitride film is sandwiched between electrode layers, or electrodes are formed at both ends of the memory layer, and they are usually formed on or in an insulating layer. The electrode material may be any conductive material, and examples thereof include W, TiN, TiW, Al, Ni, Pt, and Cu. The electrode may be any electrode that can energize the memory layer, and is not limited to a layered electrode that sandwiches the memory layer, and may be arranged above or to the side of the memory layer.
通常、PCRAMやReRAMといった抵抗変化型メモリでは、電極層を通して電気パルスを印加して電気抵抗を変化させる。また、その時に得られる電気抵抗比が大きければ大きいほど、データの読み取り精度は向上する。特に、メモリの高集積化に伴い、メモリセル構造の微細化が重要になっているが、微細化に伴ってメモリ素子の全電気抵抗は、メモリ層自体の電気抵抗値ではなく、電極層/メモリ層間のコンタクト抵抗値によって支配されるようになる。 Usually, in a resistance change type memory such as PCRAM or ReRAM, an electric pulse is applied through an electrode layer to change the electric resistance. Further, the larger the electric resistance ratio obtained at that time, the better the data reading accuracy. In particular, with the increasing integration of memory, the miniaturization of the memory cell structure has become important. However, with the miniaturization, the total electric resistance of the memory element is not the electric resistance value of the memory layer itself, but the electrode layer /. It will be dominated by the contact resistance value between the memory layers.
図5(a)および図5(b)は、メモリ素子の例を示す模式的な断面図および上面図である。実施例4のCr窒化膜を用いて図5に示すメモリ素子を作製し、電気パルスを印加した時の電気抵抗スイッチング動作を調査した。図5における符号1はSiO2/Si基板、2は基板1上に形成された下部電極層、3は電極層2上に形成された絶縁(SiO2)層、4は実施例4のCr窒化膜で形成されたメモリ層、5はメモリ層4上に形成された上部電極層、6は測定プローブを示している。電極層2、5は、本実験ではWで形成した。電極層2の膜厚は50nm、絶縁層3の膜厚は100nmである。電極層2とメモリ層4の接触面積を小さくしてジュール加熱に必要な電力を下げるために、電極層2および絶縁層3にフォーカスイオンビームを用いて直径d=150nmの孔を形成した。その後、フォトリソグラフィー法およびスパッタリングによりCr窒化膜を成膜して膜厚150nmのメモリ層4を形成し、その上に電極層5(膜厚:200nm)を積層した。
5 (a) and 5 (b) are a schematic cross-sectional view and a top view showing an example of a memory element. The memory element shown in FIG. 5 was manufactured using the Cr nitride film of Example 4, and the electric resistance switching operation when an electric pulse was applied was investigated. In FIG. 5,
図6は、図5のメモリ素子に100nsの電気パルスを印加した時の電気抵抗変化を示すグラフである。尚、電気パルスの印加後の電気抵抗は、0.1Vで読み取った。初期状態は、Cr窒化膜を成膜したままの状態、即ち、低抵抗状態であり、その抵抗値は5.6×103Ωであった。そこに、パルス幅が100nsで1.1Vの電圧を印加した所、1.2×105Ωへと電気抵抗が急激に増加した。その後、電圧を増加させると最大で、5.2×106Ωまで電気抵抗が上昇した。一方、2.4Vの電気パルスを印加した所、電気抵抗が9.2×103Ωまで急激に低下することが分かった。この値は初期状態と同程度の値である。このように、電気パルスの印加により、可逆的かつ大きな電気抵抗変化が得られる。この大きな電気抵抗は、メモリ層の局所構造変化に起因した電気抵抗変化と、それに伴うメモリ層/電極層間の接触抵抗変化に起因している。 FIG. 6 is a graph showing a change in electrical resistance when an electric pulse of 100 ns is applied to the memory element of FIG. The electric resistance after the application of the electric pulse was read at 0.1 V. The initial state was a state in which the Cr nitride film was formed, that is, a low resistance state, and the resistance value was 5.6 × 10 3 Ω. There, where the pulse width is applied a voltage of 1.1V at 100 ns, the electric resistance increased rapidly to 1.2 × 10 5 Ω. Thereafter, the maximum increasing the voltage, the electric resistance was increased to 5.2 × 10 6 Ω. On the other hand, when an electric pulse of 2.4 V was applied, it was found that the electric resistance sharply decreased to 9.2 × 10 3 Ω. This value is about the same as the initial state. In this way, by applying the electric pulse, a reversible and large change in electric resistance can be obtained. This large electrical resistance is due to the change in electrical resistance due to the change in the local structure of the memory layer and the accompanying change in contact resistance between the memory layer / electrode layer.
図7は、図5のメモリ素子に20nsの電気パルスを印加した時の電気抵抗変化を示すグラフである。尚、電気パルスの印加後の電気抵抗は、0.1Vで読み取った。初期状態は、成膜ままのCr窒化膜(低抵抗状態)にパルス幅が100nsで1.5Vの電圧を印加して得られた高抵抗状態であり、その高抵抗状態の抵抗値は3.9×106Ωであった。そこに、パルス幅が20nsで3.9Vの電圧を印加した所、3.6×103Ωへと電気抵抗が急激に低下した。その後、5.3Vの電気パルスを印加することで、電気抵抗は8.0×106Ωまで急激に増加し、ほぼ初期状態の電気抵抗と同程度の値に戻った。 FIG. 7 is a graph showing a change in electrical resistance when an electric pulse of 20 ns is applied to the memory element of FIG. The electric resistance after the application of the electric pulse was read at 0.1 V. The initial state is a high resistance state obtained by applying a voltage of 1.5 V with a pulse width of 100 ns to the Cr nitride film (low resistance state) as it is formed, and the resistance value of the high resistance state is 3. It was 9 × 10 6 Ω. When a voltage of 3.9 V was applied to the pulse width of 20 ns, the electrical resistance dropped sharply to 3.6 × 10 3 Ω. Thereafter, by applying the electric pulse of 5.3V, the electric resistance increases rapidly to 8.0 × 10 6 Ω, returned to the electric resistance and comparable values of approximately the initial state.
以上のように、本発明のメモリ素子では、PCRAMのようにメモリ層の材料を融解する必要がなく、また、ReRAMで一般的に必要とされているフォーミングプロセス無しに電気パルス印加により情報の書き込み・消去が可能であることが確認された。 As described above, in the memory element of the present invention, unlike PCRAM, it is not necessary to melt the material of the memory layer, and information is written by applying an electric pulse without the forming process generally required for ReRAM. -It was confirmed that erasure is possible.
例えば、100nsの電気パルスを印加する図6の例では、メモリ層は、低抵抗状態のときに1.1V以上かつ2.4V未満の電圧(セット電圧)が印加されると高抵抗状態に変化し、高抵抗状態のときに2.4V以上の電圧(リセット電圧)が印加されると低抵抗状態に変化し、これらの状態は印加をやめても持続する。このため、メモリ素子に情報を書き込んだりそれを消去したりするには、1.1〜2.4Vまたは2.4V以上の電圧を印加して、メモリ層の抵抗状態を変化させればよい。メモリ素子に記録された情報を読み取るには、0.1V以上かつ1.1V未満の電圧を印加して、メモリ層の抵抗値の高低を検出すればよい。以上の電圧値の範囲は一例であり、メモリ層と電極との接触面積や、メモリ層の厚さ、組成などに応じて変化する。 For example, in the example of FIG. 6 in which an electric pulse of 100 ns is applied, the memory layer changes to a high resistance state when a voltage (set voltage) of 1.1 V or more and less than 2.4 V is applied in the low resistance state. However, when a voltage of 2.4 V or higher (reset voltage) is applied in the high resistance state, the resistance changes to the low resistance state, and these states continue even if the application is stopped. Therefore, in order to write information to the memory element or erase it, a voltage of 1.1 to 2.4 V or 2.4 V or more may be applied to change the resistance state of the memory layer. In order to read the information recorded in the memory element, a voltage of 0.1 V or more and less than 1.1 V may be applied to detect the high or low resistance value of the memory layer. The above voltage value range is an example, and changes depending on the contact area between the memory layer and the electrode, the thickness of the memory layer, the composition, and the like.
電圧を大きくしたときに、図6の場合には抵抗状態が低、高、低の順に変化し、図7の場合には抵抗状態が高、低、高の順に変化するのは、両者の初期状態が互いに逆だからである。図6と図7に示すように、抵抗状態が変化する電圧範囲は印加する電圧のパルス幅(周波数)によっても変化するので、情報の記録や読み取りのためには、使用するメモリ素子と電気パルスに応じて電圧範囲を適宜調整すればよい。 When the voltage is increased, the resistance state changes in the order of low, high, and low in the case of FIG. 6, and the resistance state changes in the order of high, low, and high in the case of FIG. This is because the states are opposite to each other. As shown in FIGS. 6 and 7, the voltage range in which the resistance state changes also changes depending on the pulse width (frequency) of the applied voltage. Therefore, the memory element and the electric pulse used for recording and reading information are used. The voltage range may be adjusted as appropriate according to the above.
図8は、図5のメモリ素子に対して電流を掃引した時の電流電圧曲線のグラフである。500μsのパルス電流を0から45μAまで掃引し、その後、再び0Aまで電流を取り去ることで、高抵抗状態から低抵抗状態への電気抵抗スイッチング挙動を確認した。電流を掃引すると、閾値電圧2.5Vに達した時に、高抵抗状態から低抵抗状態へとスイッチングすることが分かる。このように、ReRAMにおいて一般的に必要とされている制限電流の設定なしに、高抵抗状態から低抵抗状態への変化が可能であることが分かる。 FIG. 8 is a graph of a current-voltage curve when a current is swept from the memory element of FIG. By sweeping a pulse current of 500 μs from 0 to 45 μA and then removing the current to 0 A again, the electrical resistance switching behavior from the high resistance state to the low resistance state was confirmed. When the current is swept, it can be seen that when the threshold voltage reaches 2.5 V, the high resistance state is switched to the low resistance state. As described above, it can be seen that the change from the high resistance state to the low resistance state is possible without setting the current limit generally required in the ReRAM.
本発明のCr窒化膜では、500℃程度まで加熱したのち室温まで冷却した後の電気抵抗が該加熱・冷却前の元の電気抵抗よりも高くなり、その電気抵抗変化はNaCl型の結晶状態で生じる。更に、該Cr窒化膜に通電するための電極層を接合することで、電気パルスの印加により、一桁以上の大きな電気抵抗スイッチング特性が得られる。また、本発明のメモリ素子は、熱的安定性が高く、材料の融解が不要であり、可逆的かつ大きな電気抵抗比が得られ、更に、フォーミングプロセスや制限電流の設定といった付加的なプロセスを必要としないという利点を持つ。 In the Cr nitride film of the present invention, the electrical resistance after heating to about 500 ° C. and then cooling to room temperature becomes higher than the original electrical resistance before heating and cooling, and the change in electrical resistance is in the NaCl type crystal state. Occurs. Further, by joining an electrode layer for energizing the Cr nitride film, a large electric resistance switching characteristic of one digit or more can be obtained by applying an electric pulse. Further, the memory element of the present invention has high thermal stability, does not require melting of the material, can obtain a reversible and large electric resistance ratio, and further performs additional processes such as forming process and setting of current limit. It has the advantage of not needing it.
本発明は、上記の実施例によってなんら限定されず、本発明の技術思想の範囲における他の例、態様などを当然含むことに留意されたい。 It should be noted that the present invention is not limited to the above examples, and naturally includes other examples, embodiments, etc. within the scope of the technical idea of the present invention.
本発明のメモリ素子は、優れた長期繰り返し耐久性や低消費電力を有する不揮発性半導体メモリに利用することができる。 The memory element of the present invention can be used for a non-volatile semiconductor memory having excellent long-term repeatability and low power consumption.
1 SiO2/Si基板
2 下部電極層
3 絶縁層
4 メモリ層
5 上部電極層
1 SiO 2 /
Claims (5)
前記メモリ層に通電するための第1および第2の電極と、
を備えることを特徴とする不揮発性メモリ素子。 A memory layer composed of a Cr nitride film having a NaCl-type crystal structure and whose electrical resistance can change to a plurality of states different from each other by applying an electric pulse.
The first and second electrodes for energizing the memory layer,
A non-volatile memory element comprising.
前記メモリ層に通電するための第1および第2の電極を形成する工程と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 By introducing nitrogen gas with a flow rate of 2 sccm or more and 6 sccm or less and performing reactive sputtering using a Cr target, it has a NaCl-type crystal structure and changes to multiple states with different electrical resistances by applying electric pulses. The process of forming a possible Cr nitrided memory layer on the substrate,
A step of forming the first and second electrodes for energizing the memory layer, and
A method for manufacturing a non-volatile memory element, which comprises.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133861A JP7462281B2 (en) | 2019-07-19 | 2019-07-19 | Non-volatile memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133861A JP7462281B2 (en) | 2019-07-19 | 2019-07-19 | Non-volatile memory device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021019090A true JP2021019090A (en) | 2021-02-15 |
| JP7462281B2 JP7462281B2 (en) | 2024-04-05 |
Family
ID=74563740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019133861A Active JP7462281B2 (en) | 2019-07-19 | 2019-07-19 | Non-volatile memory device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7462281B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288008A (en) * | 2006-04-19 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Resistance change element and resistance change type memory using the same |
| US20080185687A1 (en) * | 2007-02-07 | 2008-08-07 | Industry-University Cooperation Foundation Hanyang University | Memory device and method for fabricating the same |
-
2019
- 2019-07-19 JP JP2019133861A patent/JP7462281B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288008A (en) * | 2006-04-19 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Resistance change element and resistance change type memory using the same |
| US20080185687A1 (en) * | 2007-02-07 | 2008-08-07 | Industry-University Cooperation Foundation Hanyang University | Memory device and method for fabricating the same |
Non-Patent Citations (2)
| Title |
|---|
| 中西亮太他: ""NaCl型窒化物の表面エネルギーに関する第一原理計算"", 表面技術, vol. 61, no. 7, JPN6023016784, 2010, pages 69 - 74, ISSN: 0005174173 * |
| 鈴木常生: ""窒化クロム薄膜の配位原子置換による電子状態変化と結晶構造転移"", 高温学会誌, vol. 第33巻, 第2号, JPN6023016783, 2007, pages 60 - 69, ISSN: 0005174174 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7462281B2 (en) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5403565B2 (en) | Phase change material and phase change type memory device | |
| KR101058856B1 (en) | Memory element and memory device using same | |
| JP4613478B2 (en) | Semiconductor memory element and semiconductor memory device using the same | |
| US7491573B1 (en) | Phase change materials for applications that require fast switching and high endurance | |
| CN101241756B (en) | Memory cells with different read and program paths | |
| JP2006165553A (en) | Phase change memory device including phase change material layer including phase change nanoparticles and method of manufacturing the same | |
| CN111320145A (en) | A phase change material, a phase change memory unit and a method for making the same | |
| CN110635033A (en) | A kind of B-Sb-Te phase change material, phase change memory unit and preparation method thereof | |
| KR20080080273A (en) | Chalcogenide devices and materials with reduced low maenyum or tellurium content | |
| JP4465969B2 (en) | Semiconductor memory element and semiconductor memory device using the same | |
| KR100651656B1 (en) | Phase Change Memory Cells with Transparent Conductive Oxide Electrode Contact Materials | |
| US8049202B2 (en) | Phase change memory device having phase change material layer containing phase change nano particles | |
| CN100477318C (en) | Silicon-containing series chalcogenide phase-change thin film materials for phase-change memory | |
| JP6598166B2 (en) | Phase change material and phase change type memory device | |
| JP7462281B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| CN111244271A (en) | Phase change material, phase change memory unit and preparation method thereof | |
| CN102610745B (en) | Si-Sb-Te based sulfur group compound phase-change material for phase change memory | |
| JP7097599B2 (en) | Phase change material and phase change type memory element using phase change material | |
| CN102403459B (en) | Silicon-doped bismuth telluride-based memory material for phase-change memory and preparation method of silicon-doped bismuth telluride-based memory material | |
| JP7687722B2 (en) | Phase change material and phase change memory element | |
| TWI825579B (en) | semiconductor memory device | |
| Yeo et al. | Investigation on ultra-high density and high speed non-volatile Phase Change Random Access Memory (PCRAM) by material engineering | |
| CN100511749C (en) | Phase change film material of silicon-adulterated sulfur series for phase change memory | |
| CN112786781B (en) | Superhard Re element composite Re-Sb-Te phase change material and application thereof | |
| Chen et al. | 180nm Sn-doped Ge/sub 2/Sb/sub 2/Te/sub 5/chalcogenide phase-change memory device for low power, high speed embedded memory for SoC applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7462281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |