JP2021078166A - 半導体装置の駆動装置および駆動方法、並びに電力変換装置 - Google Patents

Abstract

【課題】本発明は、動作条件に応じて、dv/dtを抑制しながらも、スイッチング損失を抑制できる、半導体装置の駆動装置および駆動方法、並びに電力変換装置を提供する。【解決手段】半導体装置の駆動装置（１０４）が、電力変換装置におけるアームを構成する半導体装置（１０１，１０２）を駆動するものであって、半導体装置の制御端子（Ｇ）に制御電流を出力する出力部（３）を備え、出力部は、半導体装置の動作状態（Ｔ，Ｉ，Ｖ）に応じて、アームにおける還流ダイオード（１０２）の逆回復時の電圧変化率の大きさが所定の一定値になるように、制御電流の大きさを制御する。【選択図】図２

Description

本発明は、電力変換装置に用いられる半導体装置を駆動する駆動装置および駆動方法、並びにこれらが適用される電力変換装置に関する。

三相交流インバータなどの電力変換装置の主回路においては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子とダイオード（還流ダイオード）とが逆並列に接続されるアームが、２個直列に接続される。

半導体スイッチング素子のオン・オフ駆動に伴って、各アームの電圧は急峻に変化するが、許容される電圧変化率（dv/dt）は、電力変換装置によって電力が供給される負荷（モータなど）の絶縁性の確保や放射ノイズの抑制など、システム側の要求で設定される。

直列接続される２個のアーム、すなわち高電位側の上アームおよび低電位側の下アームの内、一方のアームのダイオードには、リカバリ時に、逆バイアス電圧が印加される。この逆バイアス電圧は、他方のアームにおいてターンオンする半導体スイッチング素子の電圧の減少に応じて増大する。ここで、半導体スイッチング素子の電圧変化率（dv/dt）は、ゲート駆動条件（ゲート抵抗、ゲート電圧など）に応じて変化する。したがって、一方のアームにおけるダイオードに印加される逆バイアス電圧のdv/dtは、他方のアームにおける半導体スイッチング素子のゲート駆動条件に応じて設定できる。

半導体スイッチング素子およびダイオードのdv/dtは、半導体スイッチング素子の動作状態によっても変化する。例えば、ＩＧＢＴのターンオン時における対アームのダイオードのリカバリdv/dtは、半導体スイッチング素子に流れる電流が小さくなるとともに、また、半導体スイッチング素子の温度が低くなるとともに、増大する。したがって、ゲート駆動条件が標準値であっても、半導体スイッチング素子の動作状態によってはdv/dtが抑制されない。

これに対し、半導体スイッチング素子の動作状態に応じてゲート駆動条件を制御する技術として、特許文献１に記載の従来技術が知られている。この従来技術においては、電流指令値に基づいて半導体スイッチング素子の通電電流Ｉｃを推定するとともに、低電流領域での動作と推定されるときには低速スイッチングによりターンオンし、高電流領域での動作と推定されるときには高速スイッチングによりターンオンするように、駆動速度を制御する。

特開２００９−２７８８１号公報

上記従来技術においては、駆動速度の制御において、半導体スイッチング素子およびダイオードのdv/dtと、半導体スイッチング素子のターンオン時に発生するスイッチング損失とのトレードオフ関係については、十分な考慮がなされていない。このため、動作条件によっては、dv/dtを抑制できても、スイッチング損失を抑制することが難しい。

そこで、本発明は、動作条件に応じて、dv/dtを抑制しながらも、スイッチング損失を抑制できる、半導体装置の駆動装置および駆動方法、並びに電力変換装置を提供する。

上記課題を解決するために、本発明による半導体装置の駆動装置は、電力変換装置におけるアームを構成する半導体装置を駆動するものであって、半導体装置の制御端子に制御電流を出力する出力部を備え、出力部は、半導体装置の動作状態に応じて、アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、制御電流の大きさを制御する。

また、上記課題を解決するために、本発明による半導体装置の駆動方法は、電力変換装置におけるアームを構成する半導体装置を駆動する方法であって、半導体装置の動作状態に応じて、アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、半導体装置の制御端子への制御電流の大きさを制御する。

上記課題を解決するために、本発明による電力変換装置は、上下一対のアームを備えるものであって、上下一対のアームの内、上アームを構成する第１半導体装置を駆動する第１駆動装置と、上下一対のアームの内、下アームを構成する第２半導体装置を駆動する第２駆動装置と、を備え、第１駆動装置は、第１半導体装置の第１制御端子に第１制御電流を出力する第１出力部を備え、第１出力部は、第１半導体装置の動作状態に応じて、下アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、第１制御電流の大きさを制御し、第２駆動装置は、第２半導体装置の第２制御端子に第２制御電流を出力する第２出力部を備え、第２出力部は、第２半導体装置の動作状態に応じて、上アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、第２制御電流の大きさを制御する。

本発明によれば、半導体装置の動作状態が変化しても還流ダイオードの電圧変化率を一定値に制御されるので、低ノイズかつ低損失に半導体装置を駆動できる。

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

実施例１である三相インバータシステムの概略的な構成を示す回路図である。 実施例１におけるゲート駆動装置の構成を示す機能ブロック図である。 最適ゲート電流のデータセットの取得方法を示すフロー図である。 最適ゲート電流のデータセットの取得装置の構成図である。 ＩＧＢＴのターンオン損失と、還流ダイオードの逆回復時の電圧変化率とのトレードオフ関係の一例を示すグラフである。 実施例１においてＩＧＢＴへゲート電流を出力するアナログ出力部の構成を示す回路図である。 実施例２である三相インバータシステムにおけるゲート駆動装置が備えているアナログ出力部の構成を示す回路図である。 実施例３である三相インバータシステムの概略的な構成を示す回路図である。

以下、本発明の実施形態について、下記の実施例１〜３により、図面を用いながら説明する。各図において、参照番号が同一のものは、同一の構成要件あるいは類似の機能を備えた構成要件を示している。

図１は、本発明の実施例１である三相インバータシステムの概略的な構成を示す回路図である。

本三相インバータシステムでは、ＩＧＢＴ１０１とフィルタコンデンサ１０３により、パワーユニット１００が構成される。ＵＶＷ相それぞれにおいて、２個のＩＧＢＴ１０１が直列接続されており、各ＩＧＢＴ１０１には、通流方向が互いに逆方向となるように還流ダイオード１０２が並列接続されている。すなわち、各相において、上下一対のアームが直列接続され、これらアームの直列接続回路が、フィルタコンデンサ１０３に並列接続される。また、各ＩＧＢＴ１０１のゲートには、指令論理部１０５からの指令信号に従い、ＩＧＢＴ１０１を駆動するゲート駆動装置１０４が接続される。

ＵＶＷ相それぞれの上アームのＩＧＢＴ１０１と下アームのＩＧＢＴ１０１との直列接続点は、パワーユニット１００の出力として、負荷であるモータ１０６に接続される。フィルタコンデンサ１０３の高電位側は、直流電源電位１０７に接続される。フィルタコンデンサ１０３の低電位側は、グランド電位１０８に接続される。また、直列接続される上下一対のアームは、直流電源電位１０７とグランド電位１０８との間に接続される。

三相インバータシステムは、パワーユニット１００内のＵＶＷ相のＩＧＢＴ１０１をオン・オフスイッチングすることにより、図示されない直流電源からパワーユニット１００の直流側（フィルタコンデンサ１０３側）に入力される直流電力を三相交流電力に変換して、この三相交流電力をモータ１０６に出力する。

ＩＧＢＴ１０１やフィルタコンデンサ１０３とともにパワーユニット１００内に配置されているゲート駆動装置１０４は、指令論理部１０５からの指令信号に従い、ＩＧＢＴ１０１を駆動する。指令論理部１０５は、演算装置、メモリおよび入出力部を備え、所定のプログラムを実行することにより、ＩＧＢＴ１０１を駆動するための指令信号を作成して、この指令信号をゲート駆動装置１０４へ出力する。

なお、ゲート駆動装置１０４によって駆動される半導体スイッチング素子は、ＩＧＢＴに限らず、ＭＯＳＦＥＴなどの電圧駆動型半導体スイッチング素子であればよい。また、半導体スイッチング素子を構成する半導体は、シリコン（Ｓｉ）でもよいし、ワイドギャップ半導体（炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）など）でもよい。

図２は、実施例１におけるゲート駆動装置の構成を示す機能ブロック図である。図２においては、図１に示す三相インバータシステムにおけるＵ相の下アームのみ図示しているが、Ｕ相の上アーム、Ｖ相およびＷ相の上下アームの各ゲート駆動装置も同様の構成を有する。したがって、以下においてはＵ相の下アームのゲート駆動装置の構成および動作について説明するが、他のゲート駆動装置の構成および動作も同様である。

ゲート駆動装置１０４は、ＩＧＢＴ１０１のゲート端子Ｇおよびセンスエミッタ端子（補助エミッタ端子）ＳＳと接続される。また、ゲート駆動装置１０４は、上位の指令論理部１０５に接続される。

図２に示すように、ゲート駆動装置１０４は、センシング部１、デジタル制御部２、アナログ出力部３から構成される。デジタル制御部２は、学習部２ａおよび演算部２ｂを備える。

指令論理部１０５から駆動指令信号がゲート駆動装置１０４に入力される。ゲート駆動装置１０４は、駆動指令信号が入力されている間、ＩＧＢＴ１０１のゲート・エミッタ間（Ｇ−ＳＳ間）にＩＧＢＴ１０１のゲート閾値電圧を超える電圧（たとえば＋１５Ｖ）を印加し、ＩＧＢＴ１０１をオンさせてＩＧＢＴ１０１に電流を流す（ターンオン）。また、ゲート駆動装置１０４は、指令論理部１０５から駆動指令信号が入力されていない間は、ＩＧＢＴ１０１のゲート・エミッタ間（Ｇ−ＳＳ間）にゲート閾値電圧を下回る電圧（たとえば、−１０Ｖ）を印加し、ＩＧＢＴ１０１をオフさせてＩＧＢＴ１０１の電流を遮断する（ターンオフ）。

また、ゲート駆動装置１０４は、ＩＧＢＴ１０１の動作状態、すなわち、ＩＧＢＴ１０１に流れる電流Ｉ、ＩＧＢＴ１０１に印加される電圧Ｖ（図２では、フィルタコンデンサ１０３（図１）の両端電圧）、ＩＧＢＴ１０１の温度Ｔを、それぞれ、電流センサ２０１、電圧センサ２０２、温度センサ２０３によってセンシングする。これらセンシング情報（Ｉ，Ｖ，Ｔ）はセンシング部１に入力される。センシング部１は、アナログ信号入力部４を介してセンシング情報を受け取り、デジタル信号に変換し、変換されたセンシング情報を演算部２ｂに送る。

本実施例１におけるゲート駆動装置１０４は、Ｉ，Ｖ，Ｔの内、いずれか一つの情報、もしくは複数の情報を入力し、後述するように、入力される情報に応じて、還流ダイオードのdv/dtの大きさを一定値に制御するようなゲート電流を出力する。

電流センサ２０１としては、電流プローブ（ＣＴ（current transformer）、ロゴスキーコイルなど）やシャント抵抗が適用される。なお、モータ１０６を流れる負荷電流の計測値から、ＩＧＢＴ１０１に流れる電流の推定値を算出してもよい。

電圧センサ２０２は、フィルタコンデンサ１０３の両端電圧を検出するほか、ＩＧＢＴ１０１のコレクタ・エミッタ間電圧を直接検出してもよい。

温度センサ２０３としては、たとえば、サーミスタなどが適用される。なお、ＩＧＢＴ１０１のオン電圧など、温度に応じて変化する半導体素子の電気的特性パラメータＴＳＥＰ（Temperature Sensitive Electrical Parameters）の計測値から、ＩＧＢＴ１０１の温度の推定値を算出してもよい。

学習部２ａは、データ入力部５を介して学習データセット６を取得し、学習結果（たとえば、線形モデル）を演算部２ｂに送る。

演算部２ｂは、センシング情報（Ｉ，Ｖ，Ｔ）と学習結果とに基づいて、還流ダイオードのdv/dtの大きさを一定値に制御するようなゲート電流（Ｉ_ｇ）、すなわち最適ゲート電流を演算し、演算値に応じたゲート電流出力指令をアナログ出力部３に送る。

アナログ出力部３は、演算部２ｂからのゲート電流出力指令に基づいて、最適ゲート電流Ｉ_ｇをＩＧＢＴ１０１のゲート端子Ｇへ出力し、ＩＧＢＴ１０１を駆動（ターンオンまたはターンオフ）する。

以下、ゲート駆動装置１０４の動作について説明する。

以下では、動作条件（電圧Ｖ、電流Ｉ、温度Ｔ）が変化しても、還流ダイオードの逆回復時の電圧変化率（ｄｖ／ｄｔ）の大きさが所定の固定値になるように、ゲート駆動装置１０４が、現時点でのＩＧＢＴ１０１の動作状態に基づいて最適ゲート電流を演算し出力するために適用される、最適ゲート電流（Ｉ_ｇ）のデータセットを取得する手段と、データセットからＩ_ｇ演算に用いる線形モデルを学習する手段について説明する。なお、最適ゲート電流のデータセットの取得および取得したデータセットに基づく線形モデルの学習は、個々のＩＧＢＴ１０１ごとに実行される。以下では、Ｕ相下アームのＩＧＢＴの場合について説明するが、Ｕ相上アームのＩＧＢＴ、Ｖ相およびＷ相の上下アームのＩＧＢＴについても同様である。

まず、最適ゲート電流（Ｉ_ｇ）のデータセットを取得する手段について説明する。

図３は、最適ゲート電流のデータセットの取得方法を示すフロー図である。また、図４は、最適ゲート電流のデータセットの取得装置の構成図である。なお、図３の各ステップについて、図４の装置構成を参照しながら説明する。

まず、ステップＳ１０１（図３）において、ＩＧＢＴ１０１ａ（図４）の動作条件（電圧Ｖ、電流Ｉ、温度Ｔ）を固定する。ここでは、Ｖ，Ｉ，Ｔを、それぞれ、Ｖ１，Ｉ１，Ｔ１に固定するとする。

この場合、電圧Ｖ１は、電源電位１０７とグランド電位１０８との間の電圧値がＶ１になるように、図示されない外部電源により設定される。また、温度Ｔ１は、図４に示すように、三相インバータシステム（主回路およびゲート駆動装置）全体を、温度Ｔ１に設定した恒温槽１０９の内部に入れることにより設定される。また、電流Ｉ１は、ＩＧＢＴ１０１ａをオンさせて電流を流す時間、すなわち、ゲート駆動装置１０４ａへの駆動指令信号の入力時間に比例して増大するため、ＩＧＢＴ１０１ａを流れる電流がＩ１になるように入力時間を制御することにより、設定される。

次に、ステップＳ１０２（図３）において、ゲート駆動装置１０４ａ（図４）がＩＧＢＴ１０１ａに出力するゲート電流値（Ｉ_ｇ ^＊１）を指定する。なお、本実施例１では、データ入力部５を介して、外部装置からの設定信号により、ゲート駆動装置１０４ａに対して、ＩＧＢＴ１０１ａに出力するゲート電流値としてＩ_ｇ ^＊１が設定される。最適ゲート電流のデータセットの取得時には、ゲート駆動装置１０４ａは、設定されたゲート電流値（Ｉ_ｇ ^＊１）に従うゲート電流をＩＧＢＴ１０１ａのゲート端子へと出力する。

なお、ゲート電流値Ｉ_ｇ ^＊１は、デジタル制御部２（図２）へのプログラムデータとして、外部からソフトウェア的に書き換え可能にしておいても良い。このようなソフトウェア的な書き換え手段として、デジタル制御部２としてＦＰＧＡ（Field Programmable Gate Array）を適用し、ゲート電流値Ｉ_ｇ ^＊１を指定したプログラムを、データ入力部５を介してコンパイルしてもよい。これにより、ＩＧＢＴ１０１ａに出力するゲート電流値（Ｉ_ｇ ^＊１）を設定する際に、ゲート駆動装置１０４の出力ゲート抵抗の変更のようなハードウェア的な変更が削減されるので、データセットを効率よく取得することができる。

次に、ステップ１０３（図３）において、ゲート駆動装置１０４ａによってＩＧＢＴ１０１ａがゲート電流値Ｉ_ｇ ^＊１で駆動され、このときのＩＧＢＴ１０１ａのスイッチング（ターンオン）損失（Ｅ）と、対アームの還流ダイオード１０２ｂの逆回復時の電圧変化率（dv/dt）が取得される。なお、このとき、他のＩＧＢＴも同様に駆動されて、三相インバータシステムが動作する。

本ステップ１０３（図３）においては、図４に示すように、ＩＧＢＴ１０１ａのコレクタ・エミッタ間電圧（Ｖ）および対アームの還流ダイオード１０２ｂのカソード・アノード間電圧（ｖ）が、たとえば、高電圧プローブで検出され、電圧検出値が演算機能を有する計測装置１１０（たとえばデジタルオシロスコープ）に入力される。また、ＩＧＢＴ１０１ａを流れる電流（Ｉ）が、たとえば、電流プローブやカレントトランス等で検出され、電流検出値が計測装置１１０に入力される。計測装置１１０は、ＩＧＢＴ１０１ａのターンオン時のコレクタ・エミッタ間電圧（Ｖ）の波形および電流（Ｉ）の波形から、電力値（Ｖ，Ｉの積算値）を時間積分することによって、ＩＧＢＴ１０１ａのターンオン損失（Ｅ）を演算して、演算値（Ｅ１）を、処理装置１１１に出力する。また、計測装置１１０は、還流ダイオード１０２ｂのカソード・アノード間電圧（ｖ）の波形から電圧変化率（dv/dt）を演算して、演算値（（dv/dt）１）を処理装置１１１に出力する。これにより、ＩＧＢＴ１０１ａの一動作条件（電圧Ｖ１、電流Ｉ１、温度Ｔ１）において、ＩＧＢＴ１０１ａのゲート電流値Ｉ_ｇ ^＊１に対する、ＩＧＢＴ１０１ａのターンオン損失値（Ｅ１）および還流ダイオード１０２ｂの電圧変化率値（（dv/dt）１）が取得される。

なお、処理装置１１１は、コンピュータ（例えば、パーソナルコンピュータ）であり、表示装置を備えている。

ここで、ＩＧＢＴ１０１ａのターンオン損失（Ｅ）および電圧変化率（dV/dt）の間にはトレードオフ関係があるので、ＩＧＢＴ１０１ａのターンオンに伴って逆回復する還流ダイオード１０２ｂの電圧変化率（dv/dt）とＩＧＢＴ１０１ａのターンオン損失（Ｅ）との間にもトレードオフ関係がある。

図５は、ＩＧＢＴ１０１ａのスイッチング損失（ターンオン損失）Ｅと、還流ダイオード１０２ｂの逆回復時の電圧変化率dv/dtとのトレードオフ関係の一例を示すグラフである。なお、Ｖ，Ｉ，Ｔは固定され（Ｖ＝Ｖ１，Ｉ＝Ｉ１，Ｔ＝Ｔ１）、ゲート電流Ｉ_ｇをパラメータとしている。

処理装置１１１は、計測装置１１０から取得されるターンオン損失Ｅの演算値および電圧変化率の演算値に基づいて、図５に示すようなグラフを、処理装置１１１が備える表示装置に表示する。このグラフが示すように、Ｅとdv/dtとは、トレードオフの関係を示す。なお、Ｖ，Ｉ，Ｔが、それぞれＶ１，Ｉ１，Ｔ１に固定され、Ｉｇ＝Ｉ_ｇ ^＊１としてステップＳ１０３（図３）が実行された時点では、処理装置１１１の表示装置において、図５におけるＩ_ｇ ^＊１に対応するプロットのみが表示されている。

次に、ステップＳ１０４において、処理装置１１１は、ステップＳ１０３において取得されたdv/dtの演算値（（dv/dt）１）が制御目標値（dv/dt_target）と一致しているか否かを判定する。一致していれば（Yes）、次に、ステップＳ１０５が実行され、一致していなければ（No）、ステップＳ１０２に戻り、別のゲート電流値（Ｉ_ｇ ^＊２）を設定して、再度、ステップＳ１０２〜Ｓ１０４が実行される。

制御目標値（dv/dt_target）は、三相インバータシステムによって電力が供給されるモータ１０６の絶縁性の確保や放射ノイズの抑制など、モータ駆動システム側の要求に応じて設定される。

ステップＳ１０５においては、ステップＳ１０４で、Ｉ_ｇ ^＊１に対する（dv/dt）１がdv/dt_targetに一致していると判定された場合、Ｉ_ｇ ^＊１が動作条件（Ｖ１，Ｉ１，Ｔ１）に対する最適ゲート電流（Ｉ_ｇ１）に設定される（Ｉ_ｇ１＝Ｉ_ｇ ^＊１）。また、ステップＳ１０４で、（dv/dt）１がdv/dt_targetに一致していないと判定され、Ｉ_ｇ＝Ｉ_ｇ ^＊２として、再度、ステップＳ１０２〜Ｓ１０４が実行された結果、Ｉ_ｇ ^＊２に対する（dv/dt）２がdv/dt_targetに一致していると判定された場合、処理装置１１１は、Ｉ_ｇ ^＊２が動作条件（Ｖ１，Ｉ１，温度Ｔ１）に対する最適ゲート電流（Ｉ_ｇ１）に設定する（Ｉ_ｇ１＝Ｉ_ｇ ^＊２）。

なお、前述の図５は、Ｉ_ｇ ^＊２に対して、dv/dtが制御目標値に一致することを示している。

ステップＳ１０５において、動作条件（電圧Ｖ１、電流Ｉ１、温度Ｔ１）に対して、最適ゲート電流が設定されると、次に、別の動作条件（電圧Ｖ２、電流Ｉ２、温度Ｔ２）に固定してステップＳ１０１〜Ｓ１０５を繰り返し、動作条件（電圧Ｖ２、電流Ｉ２、温度Ｔ２）に対する最適ゲート電流Ｉｇ２が設定される。

このように、学習に用いるデータサンプル数（ｎ）だけ動作条件を変えながらステップＳ１０１〜Ｓ１０５が繰り返し実行される。これにより、ステップＳ１０６において、動作条件（電圧Ｖｋ、電流Ｉｋ、温度Ｔｋ）に対応する最適ゲート電流（Ｉ_ｇｋ）がｎ個取得される（ｋ＝１，２，…，ｎ）。たとえば、電圧、電流、温度に対してそれぞれ３条件ずつ動作条件を変化させながらデータセットを取得する場合、データサンプル数２７個のデータセットが取得される。

ここで、前述のデータセットは、式（１）に示す入力Ｘと式（２）に示す出力ｙとで表される。

式（１）が示すように、入力Ｘは、動作条件であり、第１列を定数１、第２列を電圧Ｖｋ、第３列を電流Ｉｋ、第４列を温度Ｔｋとし、データサンプル数ｎだけ縦に並べたｎ×４の行列によって表される。

また、式（２）が示すように、出力ｙは、各動作条件のもとでの、還流ダイオードの電圧変化率（dv/dt）が制御目標値（dv/dt_target）に一致するような最適ゲート電流（Ｉ_ｇｋ）であり、データサンプル数ｎだけ縦に並べたｎ×１の行列（列ベクトル）によって表される。

次に、データセットからＩ_ｇ演算に用いる線形モデルを学習する手段について説明する。本手段は、図３におけるステップＳ１０７に対応する。

上述のデータセットｙ，Ｘの組［ｙ Ｘ］を学習データセット６（図４）とし、この学習データセット６がデータ入力部５から、デジタル制御部２における学習部２ａ（図２）に入力される。なお、学習データセット６は、学習部２ａへのプログラムデータとして、外部からソフトウェア的に学習部２ａへ入力されてもよい。この場合、たとえば、学習部２ａとしてＦＰＧＡを適用し、学習データセット［ｙ Ｘ］を格納したプログラムがデータ入力部５からコンパイルされる。

学習部２ａは、学習データセット［ｙ Ｘ］を入力し、式（３）に示す線形モデルを出力する学習を行う。式（３）における「θ」は、式（４）に示すパラメータθ０〜θ３からなる４×１の行列（列ベクトル）で表される。

すなわち、本実施例１において、学習部２ａは、データセット［ｙ Ｘ］に最も適合する線形モデルの係数パラメータθを求める重回帰分析を実行する。たとえば、学習部２ａは、重回帰分析により、式（５）に示すような、ゲート電流Ｉ_ｇをＩＧＢＴの動作状態を表す電圧Ｖ、電流Ｉおよび温度Ｔの３つの特徴量の線形和で表す線形モデルを学習する。

なお、線形モデルにおいては、Ｖ，ＩおよびＴの内の任意の一つのみ、もしくは任意の二つのみを特徴量としてもよい。また、特徴量のべき乗項（例えば、Ｉ^２）を含んでもよい。

学習部２ａは、ステップＳ１０７で学習した線形モデル（式（５））を演算部２ｂ（図２）に送る。センシング部１（図２）は、三相インバータシステムの動作時に、ＩＧＢＴ１０１の動作状態（電圧Ｖ、電流Ｉ、温度Ｔ）を取得し、演算部２ｂに送る。演算部２ｂは、取得した動作状態（電圧Ｖ、電流Ｉ、温度Ｔ）と線形モデル（式（５））とを用いて、ゲート電流（Ｉ_ｇ）を演算し、Ｉ_ｇの演算値に応じたゲート電流出力指令をアナログ出力部３（図２）に送る。アナログ出力部３は、演算部２ｂからのゲート電流出力指令に基づいて、ゲート電流をＩＧＢＴ１０１のゲート端子へと出力し、ＩＧＢＴ１０１を駆動する（図３のステップＳ１０８）。

これにより、ゲート駆動装置１０４（図２）は、ＩＧＢＴ１０１の動作状態（Ｖ，Ｉ，Ｔ）が変化しても、対アームの還流ダイオードの逆回復時のdv/dtを制御目標値（dv/dt_target）に抑制しつつ、ターンオン損失の発生を抑制するような最適ゲート電流でＩＧＢＴ１０１を駆動することができる。

図６は、本実施例１においてＩＧＢＴ１０１へゲート電流を出力するアナログ出力部３（図２）の構成を示す回路図である。

図６に示すように、アナログ出力部３は、信号分配器７、オンゲート回路の出力段を構成する複数個（ｎ個）のｐチャネルＭＯＳＦＥＴ（以下、「ＰＭＯＳ」と記す）およびＰＭＯＳと同じ個数（ｎ個）のゲート抵抗（以下、「オンゲート抵抗」と記す）、並びに、オフゲート回路の出力段を構成する複数個（ｎ個）のｎチャネルＭＯＳＦＥＴ（以下、「ＮＭＯＳ」と記す）およびＮＭＯＳと同じ個数（ｎ個）のゲート抵抗（以下、「オフゲート抵抗」と記す）を有する。

ＰＭＯＳ Ｐ１，Ｐ２，…，Ｐｎのソース端子は、ゲート駆動装置１０４用の正側電源電位８に接続される。ＰＭＯＳ Ｐ１，Ｐ２，…，Ｐｎのドレイン端子は、それぞれオンゲート抵抗 Ｒ１，Ｒ２，…，Ｒｎの一端に接続される。オンゲート抵抗 Ｒ１，Ｒ２，…，Ｒｎの他端は、ＩＧＢＴ１０１のゲートＧに接続される。

また、ＮＭＯＳ Ｎ１，Ｎ２，…，Ｎｎのソース端子は、ゲート駆動装置１０４用の負側電源電位９に接続される。ＮＭＯＳ Ｎ１，Ｎ２，…，Ｎｎのドレイン端子は、それぞれオフゲート抵抗 ｒ１，ｒ２，…，ｒｎの一端に接続される。オフゲート抵抗 ｒ１，ｒ２，…，ｒｎの他端は、ＩＧＢＴ１０１のゲートＧに接続される。

信号分配器７の入力部は、演算部２ｂに接続されている。信号分配器７の２ｎ個の出力部は、ｎ個のＰＭＯＳおよびｎ個のＮＭＯＳのゲート（２ｎ個）に接続されている。

演算部２ｂは、ゲート電流Ｉ_ｇの演算値に応じたゲート電流出力指令（Ｓｉｇ＿ｐおよびＳｉｇ＿ｎ）を信号分配器７に送る。信号分配器７は、ゲート電流出力指令（Ｓｉｇ＿ｐおよびＳｉｇ＿ｎ）をＰＭＯＳおよびＮＭＯＳに分配する。

Ｓｉｇ＿ｐおよびＳｉｇ＿ｎの各々は、ｎビットのデジタル信号（１または０）であり、信号「１」は出力段のＭＯＳＦＥＴをオンすることを表し、信号「０」は出力段のＭＯＳＦＥＴをオフすることを表す。Ｓｉｇ＿ｐは、ＩＧＢＴ１０１のターンオン時において、ＰＭＯＳ Ｐ１，Ｐ２，…，Ｐｎの内、オンするＰＭＯＳを指定する。すなわち、Ｓｉｇ＿ｐのｋビット目の信号がＰＭＯＳ Ｐｋ（ｋ＝１，２，…，ｎ）のオン・オフを指定する。また、Ｓｉｇ＿ｎは、ＩＧＢＴ１０１のターンオフ時において、ＮＭＯＳ Ｎ１，Ｎ２，…，Ｎｎの内、オンするＮＭＯＳを指定する。すなわち、Ｓｉｇ＿ｎのｋビット目の信号がＮＭＯＳ Ｎｋ（ｋ＝１，２，…，ｎ）のオン・オフを指定する。

信号分配器７は、Ｓｉｇ＿ｐのｋビット目の信号をＰＭＯＳ Ｐｋに分配する。これにより、Ｓｉｇ＿ｐによりオンすると指定されたＰＭＯＳがオンゲート抵抗を介して並列接続される。換言すれば、オンすると指定されたＰＭＯＳに直列に接続されるオンゲート抵抗が、ＰＭＯＳを介して並列接続される。並列接続されるＰＭＯＳおよびオンゲート抵抗に応じてオンゲート電流の大きさが設定される。

また、信号分配器７は、Ｓｉｇ＿ｎのｋビット目の信号をＮＭＯＳ Ｎｋに分配する。これにより、Ｓｉｇ＿ｎによりオンすると指定されたＮＭＯＳがオフゲート抵抗を介して並列接続される。換言すれば、オンすると指定されたＮＭＯＳに直列に接続されるオフゲート抵抗が、ＮＭＯＳを介して並列接続される。並列接続されるＮＭＯＳおよびオフゲート抵抗に応じてオフゲート電流の大きさが設定される。

たとえば、出力段のＰＭＯＳが４個（ｎ＝４）のとき、Ｓｉｇ＿ｐは４ビットのデジタル信号である。このような４ビットのＳｉｇ＿ｐが「０００１」の場合、Ｐ１のみオンされる。したがって、ＰＭＯＳおよびオンゲート抵抗の並列数はいわば「１」であり、アナログ出力部３が出力するオンゲート電流の大きさは最小値となる。また、４ビットのＳｉｇ＿ｐが「１１１１」の場合、Ｐ１〜Ｐ４のすべてがオンされる。したがって、ＰＭＯＳおよびオンゲート抵抗の並列数は「４」であり、オンゲート電流の大きさは最大値となる。また、４ビットのＳｉｇ＿ｐが「００１１」の場合、Ｐ１およびＰ２はオンされ、Ｐ３およびＰ４はオフされる。したがって、ＰＭＯＳおよびオンゲート抵抗の並列数は「２」であり、オンゲート電流の大きさは中間値となる。

このように、ゲート電流出力指令（Ｓｉｇ＿ｐまたはＳｉｇ＿ｎ）の値に応じて出力段のＭＯＳＦＥＴおよびゲート抵抗の並列数を変更することにより、アナログ出力部３から出力されるゲート電流の大きさを制御できる。したがって、アナログ出力部３は、ＩＧＢＴ１０１の動作状態に応じて、ＩＧＢＴ１０１の対アームの還流ダイオードの逆回復時のdv/dtを制御目標値（dv/dt_target）に抑制しつつ、ターンオン損失の発生を抑制するような最適ゲート電流をＩＧＢＴ１０１のゲートＧへ出力することができる。

なお、本実施例１は、上アームのＩＧＢＴがターンオンし、下アームの還流ダイオードが逆回復する場合にも、同様に適用される（他の実施例も同様）。

上述のように、本実施例１によれば、ＩＧＢＴの動作条件（電圧Ｖ、電流Ｉ、温度Ｔ）が変化しても、ダイオードの逆回復時の電圧変化率（dv/dt）を一定の制御目標値に一致するようにゲート電流を制御することにより、ダイオードの電圧変化率（dv/dt）およびスイッチング損失（ターンオン損失）を、バランス良く抑制することができる。例えば、dv/dtの過度な抑制により、スイッチング損失（ターンオン損失）の増大を招いたり、スイッチング損失（ターンオン損失）低減を優先するあまり、dv/dtが十分抑制されなかったりするような不都合が生じない。

また、本実施例１の駆動装置によれば、ゲート駆動装置が、アームを構成するＩＧＢＴを低損失かつ低ノイズで駆動することができる。したがって、アーム、すなわちＩＧＢＴと還流ダイオードの並列接続回路を含むパワーモジュールなどの半導体装置を低損失かつ低ノイズで駆動することができる。さらに、アームを複数備える三相インバータなどの電力変換装置を低損失化かつ低ノイズ化することができる。

図７は、本発明の実施例２である三相インバータシステムにおけるゲート駆動装置が備えているアナログ出力部の構成を示す回路図である。なお、アナログ出力部以外の構成は、実施例１と同様である。以下、実施例１（図６）と異なる点について説明する。

図７に示すように、本実施例２におけるアナログ出力部３は、信号分配器７、オンゲート回路の出力段を構成するｐチャネルＭＯＳＦＥＴ（以下、「ＰＭＯＳ」と記す） Ｐ１およびＰＭＯＳ Ｐ１に直列接続されるオンゲート抵抗Ｒ１、オンゲート回路側の電圧制御回路１０ａ、オフゲート回路の出力段を構成するｎチャネルＭＯＳＦＥＴ（以下、「ＮＭＯＳ」と記す） Ｎ１およびＮＭＯＳ Ｎ１に直列接続されるオフゲート抵抗ｒ１、並びに、オフゲート回路側の電圧制御回路１０ｂを有する。

ＰＭＯＳ Ｐ１のソース端子は、ゲート駆動装置１０４の正側電源電位８に接続される。ＰＭＯＳ Ｐ１のドレイン端子は、オンゲート抵抗の一端に接続される。オンゲート抵抗 Ｒ１の他端は、ＩＧＢＴ１０１のゲートＧに接続される。

また、ＮＭＯＳ Ｎ１のソース端子は、ゲート駆動装置１０４の負側電源電位９に接続される。ＮＭＯＳ Ｎ１のドレイン端子は、オフゲート抵抗 ｒ１の一端に接続される。オフゲート抵抗 ｒ１の他端は、ＩＧＢＴ１０１のゲートＧに接続される。

信号分配器７の入力部は、演算部２ｂに接続されている。信号分配器７の４個の出力部は、電圧制御回路１０ａ、電圧制御回路１０ｂ、ＰＭＯＳ Ｐ１のゲートおよびＮＭＯＳ Ｎ１のゲートに接続されている。

電圧制御回路１０ａは、信号分配器７の出力部と正側電源電位８との間に接続され、正側電源電位８の大きさを制御する。

電圧制御回路１０ｂは、信号分配器７の出力部と負側電源電位９との間に接続され、負側電源電位９の大きさを制御する。

演算部２ｂは、ゲート電流Ｉ_ｇの演算値に応じたゲート電流出力指令（Ｓｉｇ＿ｐおよびＳｉｇ＿ｎ）を信号分配器７に送る。信号分配器７は、ゲート電流出力指令Ｓｉｇ＿ｐおよびＳｉｇ＿ｎをそれぞれ電圧制御回路１０ａおよび電圧制御回路１０ｂに分配するとともに、ゲート電流出力指令（Ｓｉｇ＿ｐ，Ｓｉｇ＿ｎ）に含まれるＰＭＯＳ Ｐ１およびＮＭＯＳ Ｎ１のオン・オフ制御情報をＰＭＯＳ Ｐ１およびＮＭＯＳ Ｎ１に分配する。電圧制御回路１０ａは、信号分配器７からのゲート電流出力指令Ｓｉｇ＿ｐに応じて、正側電源電位８の大きさを制御する。また、電圧制御回路１０ｂは、信号分配器７からのゲート電流出力指令Ｓｉｇ＿ｎに応じて、負側電源電位９の大きさを制御する。

本実施例２では、以下に説明するように、実施例１とは異なり、出力段のＰＭＯＳ Ｐ１およびＮＭＯＳ Ｎ１に印加される電圧の大きさを変更することにより、アナログ出力部３からＩＧＢＴ１０１のゲートＧに出力されるゲート電流が制御される。

演算部２ｂは、ゲート電流出力指令（Ｓｉｇ＿ｐおよびＳｉｇ＿ｎ）を信号分配器７に送る。Ｓｉｇ＿ｐおよびＳｉｇ＿ｎの各々は、ｎビットのデジタル信号（１または０）であり、ゲート電流出力指令の値の大小がゲート駆動装置１０４の電源電圧の大小に対応する。

たとえば、４ビットのゲート電流出力指令を適用する場合、電圧制御回路１０ａは、ＩＧＢＴ１０１のターンオン時において、Ｓｉｇ＿ｐ＝００００からＳｉｇ＿ｐ＝１１１１までの１６段階で正側電源電位８の大きさを制御する。Ｓｉｇ＿ｐ＝００００の場合、正側電源電位８の大きさが最小（零）となるため、アナログ出力部３からＩＧＢＴ１０１のゲート端子Ｇに出力されるオンゲート電流の大きさが最小（零）となる。また、Ｓｉｇ＿ｐ＝１１１１の場合、正側電源電位８の大きさが最大となるため、出力されるオンゲート電流の大きさが最大となる。また、Ｓｉｇ＿ｐ＝００００およびＳｉｇ＿ｐ≠００００の場合、信号分配器７は、ＰＭＯＳ Ｐ１に、それぞれオフ制御情報（オフゲート信号）およびオン制御情報（オンゲート信号）を分配する。なお、Ｓｉｇ＿ｐ≠００００の場合、Ｓｉｇ＿ｎ＝００００に設定され、ＮＭＯＳ＿Ｎ１には、オフ制御情報（オフゲート信号）が分配される。

ターンオフ時においても同様に、電圧制御回路１０ｂは、ゲート電流出力指令（Ｓｉｇ＿ｎ）の値に応じて負側電源電位９の大きさを調整することで、ＩＧＢＴ１０１のゲート端子Ｇに出力されるオフゲート電流の大きさが制御される。これにより、ＩＧＢＴ１０１のターンオフ時において、ＩＧＢＴ１０１および還流ダイオード１０２における電圧変化率を制御することができる。

本実施例２によれば、ゲート駆動装置の出力段のスイッチング素子であるＰＭＯＳおよびＮＭＯＳの個数を低減できるので、ゲート駆動装置の回路の簡素化できたり、ゲート駆動装置を小型化できたりする。

図８は、本発明の実施例３である三相インバータシステムの概略的な構成を示す回路図である。以下、主に、実施例１および実施例２と異なる点について説明する。

本実施例３では、実施例１（図２）においてはゲート駆動装置１０４が備えているセンシング部１とデジタル制御部２（学習部２ａおよび演算部２ｂ）が、指令論理部１０５に含まれている。

図８に示すように、センシング部１には、インバータシステム内の全相全アーム（Ｕ相上アーム、Ｕ相下アーム、Ｖ相上アーム、Ｖ相下アーム、Ｗ相上アーム、Ｗ相下アーム）のセンシング情報（電圧Ｖ、電流Ｉ、温度Ｔ）を格納するメモリ領域（Ｕ high，Ｕ low，Ｖ high，Ｖ low，Ｗ high，Ｗ low）が設けられている。アナログ信号入力部４を介してセンシング部１に入力された全相全アーム分のセンシング情報（電圧Ｖ、電流Ｉ、温度Ｔ）は、デジタル信号に変換後、それぞれ対応する格納領域に格納されるとともに、対応するメモリ領域を持つ演算部２ｂに送られる。

本実施例３では、実施例１と同様に、データセットｙ，Ｘ（式（１），式（２）参照）の組［ｙ Ｘ］を学習データセット６とし、全相全アーム分の学習データセット６が、データ入力部５から学習部２ａに入力される。入力された学習データセット６は、それぞれ対応する相およびアームのメモリ領域（Ｕ high，Ｕ low，Ｖ high，Ｖ low，Ｗ high，Ｗ low）に格納される。

なお、学習データセット６は、学習部２ａへのプログラムデータとして、外部からソフトウェア的に学習部２ａへ入力されてもよい。この場合、たとえば、学習部２ａとしてＦＰＧＡを適用し、学習データセット［ｙ Ｘ］を格納したプログラムがデータ入力部５からコンパイルされる。

指令論理部１０５に含まれる学習部２ａは、入力された学習データセット６に基づいて、実施例１と同様に、各相各アームのＩＧＢＴ１０１および還流ダイオード１０２について前述の式（５）に示す線形モデルを学習する。学習部２ａは、学習によって得られた線形モデルを演算部２ｂにおける対応する相およびアームのメモリ領域（Ｕ high，Ｕ low，Ｖ high，Ｖ low，Ｗ high，Ｗ low）に格納する。

演算部２ｂは、センシング部１から取得されるセンシング情報すなわちＩＧＢＴ１０１の動作状態（電圧Ｖ、電流Ｉ、温度Ｔ）と、線形モデル（式（５））とを用いて、ゲート電流（Ｉ_ｇ）を演算し、Ｉ_ｇの演算値に応じたゲート電流出力指令を、対応する相およびアームにおけるゲート駆動装置１０４のアナログ出力部３（図２）に送る。なお、図８では、Ｕ相上アームとＵ相下アームについてのみ図示しているが、その他のアームも同様である。

アナログ出力部３は、演算部２ｂからのゲート電流出力指令に基づいて、ゲート電流をＩＧＢＴ１０１のゲート端子Ｇへと出力し、ＩＧＢＴ１０１を駆動する。

本実施例３によれば、センシング情報や学習データセットの入力を指令論理部１０５に集約しているため、ゲート駆動装置の入力インターフェース数が低減できたり、ゲート駆動装置を小型化できたりする。また、各相各アームの半導体装置（ＩＧＢＴ１０１および還流ダイオード１０２）のセンシング情報を指令論理部において一括管理し、相対比較することが可能になるため、指令論理部１０５によって三相インバータシステム全体の状態を監視することができる。

なお、本発明は前述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施形態の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。

例えば、上述の各実施例は、三相インバータシステムに限らず、上下一対のアームを備える電力変換装置に適用できる。

また、上下一対のアームは、アーム単体もしくは複数のアームがケース内に格納され、電極端子がケース外に引き出されるパワー半導体モジュール（１ ｉｎ １，２ ｉｎ １など）によって構成されてもよい。なお、パワー半導体モジュールには、アームのほか、ゲート駆動装置が格納されてもよい。

また、アームを構成する半導体スイッチング素子は、ＩＧＢＴに限らずパワーＭＯＳＦＥＴでもよい。この場合、還流ダイオードとして、パワーＭＯＳＦＥＴの寄生ダイオード（ボディダイオード）を用いてもよい。また、還流ダイオードとしては、ｐｎ接合ダイオード、ショットキーバリアダイオード、ｐｎ接合とショットキー接合を併用するダイオードなど、各種のダイオードを用いることができる。

１ センシング部
２ デジタル制御部
２ａ 学習部
２ｂ 演算部
３ アナログ出力部
４ アナログ信号入力部
５ データ入力部
６ 学習データセット
７ 信号分配器
１０ａ，１０ｂ 電圧制御回路
１００ パワーユニット
１０１，１０１ａ，１０１ｂ ＩＧＢＴ
１０２，１０２ａ，１０２ｂ 還流ダイオード
１０３ フィルタコンデンサ
１０４，１０４ａ，１０４ｂ ゲート駆動装置
１０５ 指令論理部
１０６ モータ
１０９ 恒温槽
１１０ 計測装置
１１１ 処理装置

Claims (10)

1. 電力変換装置におけるアームを構成する半導体装置を駆動する半導体装置の駆動装置において、
   前記半導体装置の制御端子に制御電流を出力する出力部を備え、
   前記出力部は、前記半導体装置の動作状態に応じて、前記アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、前記制御電流の大きさを制御することを特徴とする半導体装置の駆動装置。
2. 請求項１に記載の半導体装置の駆動装置において、
   前記動作状態に応じて、前記アームにおける前記還流ダイオードの逆回復時の前記電圧変化率の大きさが前記一定値になるように、制御電流指令を作成する演算部を備え、
   前記出力部は、前記制御電流指令に応じて、前記制御電流を出力することを特徴とする半導体装置の駆動装置。
3. 請求項２に記載の半導体装置の駆動装置において、
   前記演算部は、前記電圧変化率を前記一定値にするような前記制御電流と、前記動作状態との関係を表す線形モデルに基づいて、前記制御電流指令を作成することを特徴とする半導体装置の駆動装置。
4. 請求項３に記載の半導体装置の駆動装置において、
   前記線形モデルを学習する学習部を備え、
   前記演算部は、前記学習部が学習する前記線形モデルに基づいて前記制御電流指令を作成することを特徴とする半導体装置の駆動装置。
5. 請求項１に記載の半導体装置の駆動装置において、
   前記動作状態を検出するセンシング部を備え、
   前記出力部は、前記センシング部によって検出される前記動作状態に応じて、前記電圧変化率の大きさが前記一定値になるように、前記制御電流を出力することを特徴とする半導体装置の駆動装置。
6. 請求項５に記載の半導体装置の駆動装置において、
   前記動作状態は、前記半導体装置における電圧、電流および温度の内の単数もしくは複数であり、
   前記センシング部は、
   前記電圧を検出するために、前記半導体装置の印加電圧、または前記電力変換装置の電源電圧を検出し、
   前記電流を検出するために、前記半導体装置に流れる電流、もしくは負荷電流を検出し、
   前記温度を検出するために、前記半導体装置の温度、もしくは前記半導体装置の温度依存性電気的特性パラメータＴＳＥＰを検出することを特徴とする半導体装置の駆動装置。
7. 請求項１に記載の半導体装置の駆動装置において、
   前記出力部は、前記制御端子と制御電源電位との間に接続される複数のスイッチング素子を備え、前記複数のスイッチング素子の内、オンするスイッチング素子を変更することにより前記制御電流を制御することを特徴とする半導体装置の駆動装置。
8. 請求項１に記載の半導体装置の駆動装置において、
   前記出力部は、制御電源電位の大きさを変更することにより前記制御電流を制御することを特徴とする半導体装置の駆動装置。
9. 電力変換装置におけるアームを構成する半導体装置を駆動する半導体装置の駆動方法において、
   前記半導体装置の動作状態に応じて、前記アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、前記半導体装置の制御端子への制御電流の大きさを制御することを特徴とする半導体装置の駆動方法。
10. 上下一対のアームを備える電力変換装置において、
    前記上下一対のアームの内、上アームを構成する第１半導体装置を駆動する第１駆動装置と、
    前記上下一対のアームの内、下アームを構成する第２半導体装置を駆動する第２駆動装置と、
    を備え、
    前記第１駆動装置は、前記第１半導体装置の第１制御端子に第１制御電流を出力する第１出力部を備え、前記第１出力部は、前記第１半導体装置の動作状態に応じて、前記下アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、前記第１制御電流の大きさを制御し、
    前記第２駆動装置は、前記第２半導体装置の第２制御端子に第２制御電流を出力する第２出力部を備え、前記第２出力部は、前記第２半導体装置の動作状態に応じて、前記上アームにおける還流ダイオードの逆回復時の電圧変化率の大きさが所定の一定値になるように、前記第２制御電流の大きさを制御することを特徴とする電力変換装置。

Images