JP2021069068A - 半導体装置 - Google Patents

Abstract

【課題】本発明は半導体装置に関し、広帯域で高効率動作が可能な半導体装置を得ることを目的とする。【解決手段】本発明に係る半導体装置は、信号を入力または出力する複数の第１パッドと、該複数の第１パッドの間に設けられ該複数の第１パッドと電気的に接続された第１高調波用パッドと、を有するトランジスタチップと、該信号を基本波に整合させる第１基本波整合回路と、第１方向にそれぞれ延び、該複数の第１パッドと該第１基本波整合回路とをそれぞれ接続する複数の第１ボンディングワイヤと、該信号に含まれる高調波を抑制する第１高調波整合回路と、該第１方向と非平行な第２方向に延び、該第１高調波用パッドと該第１高調波整合回路とを接続する第１高調波用ボンディングワイヤと、を備える。【選択図】図２

Description

本発明は、半導体装置に関する。

特許文献１には、高周波半導体増幅器が開示されている。この高周波半導体増幅器は、半導体増幅素子と、入力回路と、出力回路とを有する。出力回路は、第１の伝送線路と、第２の伝送線路と、伝送線路を含むショートスタブと、ボンディングワイヤと、を有する。第１の伝送線路は、第２の伝送線路と出力端子との間に設けられる。ショートスタブは、半導体増幅素子の出力電極に接続される。第１の伝送線路は、第１の特性インピーダンスと、中心周波数において９０度である第１の電気長を有する。第２の伝送線路は、第１の特性インピーダンスよりも低い第２の特性インピーダンスと、中心周波数において９０度である第２の電気長を有する。ショートスタブは、中心周波数の２倍波に対して１８０度となる電気長を有する。出力回路は、半導体増幅素子の容量性出力インピーダンスと外部負荷とを整合する。

特開２０１５−１４９６２６号公報

特許文献１では、半導体増幅素子と第２の伝送線路を繋ぐボンディングワイヤと、半導体増幅素子とショートスタブを繋ぐボンディングワイヤは互いに平行である。この構成の場合、平行に張ったワイヤ間において相互インダクタンスによる干渉が生じる可能性がある。このため、ドレイン端から負荷側を見た場合の２倍波のインピーダンスの周波数依存性が大きくなるおそれがある。従って、広帯域での高効率動作ができない可能性がある。

本発明は、上述の課題を解決するためになされたもので、広帯域で高効率動作が可能な半導体装置を得ることを目的とする。

本発明に係る半導体装置は、信号を入力または出力する複数の第１パッドと、該複数の第１パッドの間に設けられ該複数の第１パッドと電気的に接続された第１高調波用パッドと、を有するトランジスタチップと、該信号を基本波に整合させる第１基本波整合回路と、第１方向にそれぞれ延び、該複数の第１パッドと該第１基本波整合回路とをそれぞれ接続する複数の第１ボンディングワイヤと、該信号に含まれる高調波を抑制する第１高調波整合回路と、該第１方向と非平行な第２方向に延び、該第１高調波用パッドと該第１高調波整合回路とを接続する第１高調波用ボンディングワイヤと、を備える。

本発明に係る半導体装置では、第１ボンディングワイヤと第１高調波用ボンディングワイヤが非平行である。従って、ワイヤ間の相互インダクタンスによる干渉を抑制でき、広帯域で高効率動作が可能になる。

実施の形態１に係る半導体装置の等価回路図である。 実施の形態１に係るトランジスタチップの出力側の構成を説明する図である。 比較例に係るトランジスタチップの出力側の構成を説明する図である。 実施の形態２に係る半導体装置の等価回路図である。 実施の形態２に係るトランジスタチップの入力側の構成を説明する図である。 実施の形態３に係る半導体装置の等価回路図である。 実施の形態３に係るトランジスタチップの入力側および出力側の構成を説明する図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置１００の等価回路図である。半導体装置１００はパッケージを備える。パッケージは、内部に２つの増幅器２０、５０を有する。半導体装置１００は、ドハティ増幅器等の高周波半導体装置である。パッケージに含まれる増幅器は１つ以上であれば良い。また、半導体装置１００はドハティ増幅器に限らない。

増幅器２０は、入力基本波整合回路２１、トランジスタチップ３０、出力基本波整合回路２２および出力高調波整合回路４０を備える。トランジスタチップ３０には複数のトランジスタ３１が形成される。トランジスタ３１は例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。図１では、便宜上トランジスタ３１が１つのみ示されている。トランジスタチップ３０はドハティ増幅器のうちキャリア増幅器とピーク増幅器の一方である。

トランジスタチップ３０はドレインパッド３３を有する。ドレインパッド３３と出力基本波整合回路２２の入力端は、複数のボンディングワイヤ８１で接続される。図１では便宜上、ボンディングワイヤ８１が１本のみ示されている。また、トランジスタチップ３０は第１高調波用パッド３５を有する。第１高調波用パッド３５と出力高調波整合回路４０の入力端は高調波用ボンディングワイヤ８２で接続される。出力高調波整合回路４０の出力端は接地用パタンと電気的に接続される。また、トランジスタチップ３０は、ゲートパッド３２を有する。ゲートパッド３２と入力基本波整合回路２１の出力端は、複数のボンディングワイヤ８３で接続される。図１では便宜上、ボンディングワイヤ８３が１本のみ示されている。

増幅器５０は、入力基本波整合回路５１、トランジスタチップ６０、出力基本波整合回路５２および出力高調波整合回路７０を備える。トランジスタチップ６０には複数のトランジスタ６１が形成される。トランジスタ６１は例えばＦＥＴである。図１では、便宜上トランジスタ６１が１つのみ示されている。トランジスタチップ６０はドハティ増幅器のうちキャリア増幅器とピーク増幅器の他方である。

トランジスタチップ６０はドレインパッド６３を有する。ドレインパッド６３と出力基本波整合回路５２の入力端は、複数のボンディングワイヤ９１で接続される。図１では便宜上、ボンディングワイヤ９１が１本のみ示されている。また、トランジスタチップ６０は第１高調波用パッド６５を有する。第１高調波用パッド６５と出力高調波整合回路７０の入力端は高調波用ボンディングワイヤ９２で接続される。出力高調波整合回路４０の出力端は接地用パタンと電気的に接続される。また、トランジスタチップ６０は、ゲートパッド６２を有する。ゲートパッド６２と入力基本波整合回路５１の出力端は、複数のボンディングワイヤ９３で接続される。図１では便宜上、ボンディングワイヤ９３が１本のみ示されている。

トランジスタチップ３０、６０の各々は、基板を備える。基板は、例えばＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板である。基板の上面側には半導体層が設けられる。半導体層は、例えばＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）を主材料とする。半導体層はエピタキシャル成長により形成される。基板には、例えばＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が形成されている。これにより、高周波特性に優れた半導体装置１００を得ることができる。トランジスタチップ３０、６０の各々は、このような半導体基板を小片化することによって得られる。

トランジスタチップ３０、６０の各々は、ゲート電極、ソース電極およびドレイン電極を有する。トランジスタチップ３０において、ゲート電極およびドレイン電極は、それぞれゲートパッド３２およびドレインパッド３３に電気的に接続される。トランジスタチップ６０において、ゲート電極およびドレイン電極は、それぞれゲートパッド６２およびドレインパッド６３に電気的に接続される。

トランジスタチップ３０、６０の各々において、基板の裏面にはメタライズが形成される。ソース電極は基板を貫通するスルーホールにより基板の裏面に施されたメタライズと導通している。メタライズを介してソース電極は接地用パタンと電気的に接続される。

トランジスタチップ３０、６０の各々は、接合材によりパッケージに固定される。接合材ははんだ、または導電性接着剤等である。トランジスタチップ３０、６０の各々は、接合材を介してパッケージと電気的に接続されている。

パッケージは多層基板を有する。多層基板は例えばガラスエポキシ基板である。ガラスエポキシ基板の表層には、高周波用パタンが形成される。多層基板は、最下層に接地用電極または二次実装の為の電極を有する。多層基板の表層に設けられた高周波用パタンは、ワイヤボンド用のパッドを含む。また、多層基板の表層には、ＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）部品を実装するためのランドが設けられている。ＳＭＤ部品は例えば整合回路を構成する。増幅器２０において、整合回路には入力基本波整合回路２１、出力基本波整合回路２２および出力高調波整合回路４０が含まれる。増幅器５０において、整合回路には入力基本波整合回路５１、出力基本波整合回路５２および出力高調波整合回路７０が含まれる。

多層基板の表層または表層から連なる複数の層は、一部が取り除かれている。これにより、多層基板には表層側に窪みが形成される。窪みには、トランジスタチップ３０またはトランジスタチップ６０が実装される。窪みの底には、接地用パタンが形成される。接地用パタンは、べたで形成されても良い。接地用パタンは、多層基板を貫通するスルーホールによって接地されている。

パッケージの材質は、ガラスエポキシ材に限らない。パッケージは例えば電気的に低損失の材料から形成されても良い。また、多層基板は、表層と最下層との間に中間層を有しても良い。

入力基本波整合回路２１、５１、出力基本波整合回路２２、５２、出力高調波整合回路４０、７０の各々は多層基板のうち表層のみを用いて形成されても良い。また、入力基本波整合回路２１、５１、出力基本波整合回路２２、５２、出力高調波整合回路４０、７０の各々は、多層基板のうち表層および中間層を用いて形成されても良い。

入力端子１０には、入力電力分配回路１１を介して入力基本波整合回路２１の入力端と入力基本波整合回路５１の入力端が接続される。また、出力端子１３には、出力電力合成回路１２を介して、出力基本波整合回路２２の出力端と出力基本波整合回路５２の出力端が接続される。

ドレインパッド３３と出力電力合成回路１２の間と、ドレインパッド６３と出力電力合成回路１２の間の一方には、基本波に対して１／４波長の電気長を有する伝送線路が設けられる。また、ゲートパッド３２と入力電力分配回路１１との間と、ゲートパッド６２と入力電力分配回路１１との間の一方には、出力側の電気長の差を打ち消すように、基本波に対して１／４波長の電気長を有する伝送線路が設けられる。

図２は、実施の形態１に係るトランジスタチップ３０、６０の出力側の構成を説明する図である。トランジスタチップ３０は基板３４を有する。基板３４の上面には、ゲートパッド３２ａ、３２ｂ、ドレインパッド３３ａ、３３ｂおよび第１高調波用パッド３５が設けられる。

ゲートパッド３２ａおよびドレインパッド３３ａは、トランジスタチップ３０に形成された複数のトランジスタ３１のうち１つのトランジスタ３１のゲート電極およびドレイン電極とそれぞれ電気的に接続される。ゲートパッド３２ｂおよびドレインパッド３３ｂは、トランジスタチップ３０に形成された複数のトランジスタ３１のうち他のトランジスタ３１のゲート電極およびドレイン電極とそれぞれ電気的に接続される。

複数のボンディングワイヤ８１は、ボンディングワイヤ８１ａとボンディングワイヤ８１ｂを含む。複数のボンディングワイヤ８１ａ、８１ｂは、複数のドレインパッド３３ａ、３３ｂと出力基本波整合回路２２とをそれぞれ接続する。複数のボンディングワイヤ８１ａ、８１ｂは第１方向にそれぞれ延びる。ここで、第１方向は、トランジスタチップ３０に対して出力基本波整合回路２２が設けられた方向である。また、第１方向は、ゲートからドレインに向かう方向または基本波の導波方向であっても良い。

トランジスタチップ３０では、２個のトランジスタ３１が並列に接続されている。トランジスタチップ３０に形成されるトランジスタ３１は３個以上であっても良い。

複数のドレインパッド３３ａ、３３ｂの間には、第１高調波用パッド３５が設けられる。第１高調波用パッド３５は、トランジスタチップ３０のうち複数のドレインパッド３３ａ、３３ｂが並ぶ方向の中央部に設けられる。第１高調波用パッド３５は、複数のドレインパッド３３ａ、３３ｂと電気的に接続される。第１高調波用パッド３５は、ドレインパッド３３ａ、３３ｂと接していても良い。

高調波用ボンディングワイヤ８２は、第１高調波用パッド３５と出力高調波整合回路４０とを接続する。高調波用ボンディングワイヤ８２は第２方向に延びる。第２方向は、トランジスタチップ３０に対して出力高調波整合回路４０が設けられた方向である。本実施の形態では、第１方向と第２方向は直交する。

トランジスタチップ６０は基板６４を有する。基板６４の上面には、ゲートパッド６２ａ、６２ｂ、ドレインパッド６３ａ、６３ｂおよび第１高調波用パッド６５が設けられる。ゲートパッド６２ａおよびドレインパッド６３ａは、トランジスタチップ６０に形成された複数のトランジスタ６１のうち１つのトランジスタ６１のゲート電極およびドレイン電極とそれぞれ電気的に接続される。ゲートパッド６２ｂおよびドレインパッド６３ｂは、トランジスタチップ６０に形成された複数のトランジスタ６１のうち他のトランジスタ６１のゲート電極およびドレイン電極とそれぞれ電気的に接続される。

複数のボンディングワイヤ９１は、ボンディングワイヤ９１ａとボンディングワイヤ９１ｂを含む。複数のボンディングワイヤ９１ａ、９１ｂは、複数のドレインパッド６３ａ、６３ｂと出力基本波整合回路５２とをそれぞれ接続する。複数のボンディングワイヤ９１ａ、９１ｂは第１方向にそれぞれ延びる。

トランジスタチップ６０では、２個のトランジスタ６１が並列に接続されている。トランジスタチップ６０に形成されるトランジスタ６１は３個以上であっても良い。

複数のドレインパッド６３ａ、６３ｂの間には、第１高調波用パッド６５が設けられる。第１高調波用パッド６５は、トランジスタチップ６０のうち複数のドレインパッド６３ａ、６３ｂが並ぶ方向の中央部に設けられる。第１高調波用パッド６５は、複数のドレインパッド６３ａ、６３ｂと電気的に接続される。第１高調波用パッド６５は、ドレインパッド６３ａ、６３ｂと接していても良い。高調波用ボンディングワイヤ９２は、第１高調波用パッド６５と出力高調波整合回路７０とを接続する。高調波用ボンディングワイヤ９２は第３方向に延びる。第３方向は、トランジスタチップ６０に対して出力高調波整合回路７０が設けられた方向である。本実施の形態では、第１方向と第３方向は直交する。

次に、半導体装置１００の動作を説明する。入力端子１０には入力側に設けられた回路から入力信号が入力される。入力信号は入力電力分配回路１１で分配され、入力基本波整合回路２１、５１に入力される。入力基本波整合回路２１、５１は、それぞれ入力信号を基本波に整合させる。入力基本波整合回路２１、５１の各々は、基本波の周波数において、入力端子１０の入力側に接続された回路と、トランジスタチップ３０、６０とのインピーダンスを整合させる。

入力基本波整合回路２１から出力された信号は、ゲートパッド３２ａ、３２ｂからトランジスタチップ３０に入力される。ゲートパッド３２ａ、３２ｂの各々は、信号を入力するパッドである。トランジスタチップ３０は、各トランジスタ３１において信号を増幅する。増幅された信号は、出力信号として複数のドレインパッド３３ａ、３３ｂから出力される。ドレインパッド３３ａ、３３ｂの各々は、信号を出力するパッドである。ドレインパッド３３ａ、３３ｂからの出力信号は、出力基本波整合回路２２に入力される。

同様に、入力基本波整合回路５１から出力された信号は、ゲートパッド６２ａ、６２ｂからトランジスタチップ６０に入力される。トランジスタチップ６０は、各トランジスタ６１において信号を増幅する。増幅された信号は、出力信号として複数のドレインパッド６３ａ、６３ｂから出力される。ドレインパッド６３ａ、６３ｂからの出力信号は、出力基本波整合回路５２に入力される。

出力基本波整合回路２２、５２は、出力信号を基本波に整合させる。出力基本波整合回路２２、５２の各々は、基本波の周波数において、出力端子１３の出力側に接続された回路と、トランジスタチップ３０、６０とのインピーダンスを整合させる。出力基本波整合回路２２、５２からの出力信号は、出力電力合成回路１２で合成され、出力端子１３から出力される。出力端子１３には例えば負荷が接続される。

出力高調波整合回路４０は、ドレインパッド３３ａ、３３ｂからの出力信号に含まれる高調波を抑制する。出力高調波整合回路４０は、例えばドレインから負荷側を見た場合の２倍波のインピーダンスを短絡させる。出力高調波整合回路４０は、例えば高調波用ボンディングワイヤ８２のインダクタンスＬとＳＭＤキャパシタの容量Ｃから構成されるＬＣトラップ回路を有しても良い。これにより、高効率動作が可能になる。

同様に、出力高調波整合回路７０は、ドレインパッド６３ａ、６３ｂからの出力信号に含まれる高調波を抑制する。出力高調波整合回路７０は、例えばドレインから負荷側を見た場合の２倍波のインピーダンスを短絡させる。出力高調波整合回路４０、７０によって高調波が出力側に伝搬することを抑制できる。

通信容量の大容量化に伴い、広帯域で低歪みな特性を有し、小型かつ低消費電力の電力増幅器（ＰＡ、Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）の実現が求められる傾向にある。このような電力増幅器は、例えば携帯基地局用に用いられる。電力増幅器として、上記要件を満たすことが可能なドハティ増幅器が使用されることがある。また、５Ｇの時代には、従来と比べて１００倍以上の大容量化が必要となることが考えられる。このとき、小型化した多数の増幅器を並べてアレイアンテナとして動作させることが必要とされる場合がある。

本実施の形態では、トランジスタチップ３０、６０がＧａＮから形成される。このため、ＳｉまたはＧａＡｓなどの化合物半導体から形成される場合と比較して、トランジスタチップ３０、６０を小型化でき、高電圧または大電流での動作が可能になる。

また、本実施の形態ではトランジスタチップ３０、６０を多層のガラスエポキシ基板に実装して、ワイヤボンドする。ガラスエポキシ基板には、整合のための多数のインダクタ、コンデンサ等のチップ部品がはんだで実装される。また、ガラスエポキシ基板はプラスチックモールドされても良い。パッケージをモールドする場合、半導体装置１００はモールドによる特性変化も考慮して設計される。このような構成は、一般に出力が数ワット程度の携帯端末など、小出力の電力増幅器に適用されることが多い。この構成によれば、半導体装置１００を小型化できる。

また、増幅器の高効率動作のために、高調波処理が行われることがある。高調波処理は、例えばドレイン端から負荷側を見た場合の２倍波のインピーダンスを短絡する処理または開放する処理である。

一般に、複数セルから構成されるトランジスタチップでは、各フィンガーのばらつきによる特性低下の回避またはレイアウトの制限のために、複数のワイヤを互いに平行に張ることがある。この場合、基本波用ワイヤと２倍波用ワイヤ間の相互インダクタンスによる干渉が生じる場合がある。このとき、ドレイン端から負荷側を見た場合の２倍波のインピーダンスの周波数依存性が大きくなるおそれがある。従って、広帯域で高効率動作が実現できないおそれがある。

これに対し、本実施の形態ではボンディングワイヤ８１ａ、８１ｂと高調波用ボンディングワイヤ８２は平面視で交差する方向に延びる。同様に、ボンディングワイヤ９１ａ、９１ｂと高調波用ボンディングワイヤ９２は平面視で交差する方向に延びる。従って、ボンディングワイヤ８１ａ、８１ｂと高調波用ボンディングワイヤ８２の間およびボンディングワイヤ９１ａ、９１ｂと高調波用ボンディングワイヤ９２の間における相互インダクタンスによる干渉を抑制できる。

従って、本実施の形態では基本波と高調波の電磁結合を抑制した高調波処理回路が実現できる。これにより、高調波のインピーダンスの周波数依存性を抑制でき、広帯域で高効率動作ができる。また、ワイヤ間の干渉が抑制されるため、設計を容易にできる。本実施の形態は、広帯域での高効率動作を目的とするドハティ増幅器において特に有効である。

本実施の形態では、第１方向と第２方向および第１方向と第３方向は直交する。これにより、相互インダクタンスによる干渉の抑制の効果を効果的に得ることができる。これに限らず、ボンディングワイヤ８１ａ、８１ｂが延びる方向と高調波用ボンディングワイヤ８２が延びる方向は非平行であれば良い。また、ボンディングワイヤ９１ａ、９１ｂが延びる方向と高調波用ボンディングワイヤ９２が延びる方向は非平行であれば良い。

図３は、比較例に係るトランジスタチップ１３０、１６０の出力側の構成を説明する図である。比較例に係る半導体装置１０１はトランジスタチップ１３０、１６０を備える。トランジスタチップ１３０は、ドレインパッド１３３ａ、１３３ｂを有し、第１高調波用パッド３５を有しない点がトランジスタチップ３０と異なる。トランジスタチップ１６０は、ドレインパッド１６３ａ、１６３ｂを有し、第１高調波用パッド６５を有しない点がトランジスタチップ６０と異なる。

トランジスタチップ１３０において、ドレインパッド１３３ａはボンディングワイヤ８１ａによって、出力基本波整合回路２２と接続される。また、ドレインパッド１３３ａはボンディングワイヤ１８２ａによって、出力高調波整合回路１４０ａと接続される。ドレインパッド１３３ｂはボンディングワイヤ８１ｂによって、出力基本波整合回路２２と接続される。また、ドレインパッド１３３ｂはボンディングワイヤ１８２ｂによって、出力高調波整合回路１４０ｂと接続される。

同様に、トランジスタチップ１６０において、ドレインパッド１６３ａはボンディングワイヤ９１ａによって、出力基本波整合回路５２と接続される。また、ドレインパッド１６３ａはボンディングワイヤ１９２ａによって、出力高調波整合回路１７０ａと接続される。ドレインパッド１６３ｂはボンディングワイヤ９１ｂによって、出力基本波整合回路５２と接続される。また、ドレインパッド１６３ｂはボンディングワイヤ１９２ｂによって、出力高調波整合回路１７０ｂと接続される。出力高調波整合回路１４０ａ、１４０ｂ、１７０ａ、１７０ｂは出力信号に含まれる高調波を抑制する回路である。

比較例に係る半導体装置１０１では、１つのドレインパッドに基本波用のボンディングワイヤと高調波用のボンディングワイヤが接続される。このため、基本波用のボンディングワイヤと高調波用のボンディングワイヤの干渉が大きくなるおそれがある。また、ドレインパッド毎に出力高調波整合回路が設けられる。これにより、半導体装置１０１が大型化するおそれがある。また、１つのトランジスタチップに３個以上のドレインパッドが設けられる場合、ワイヤ同士が交差する可能性がある。この場合、ワイヤボンディングが困難となる可能性がある。

これに対し本実施の形態では、ドレインパッド３３ａ、３３ｂと別個に第１高調波用パッド３５が設けられる。また、ドレインパッド６３ａ、６３ｂと別個に第１高調波用パッド６５が設けられる。これにより、基本波用のボンディングワイヤと高調波用のボンディングワイヤとの間における干渉をさらに抑制できる。

また、本実施の形態では第１高調波用パッド３５、６５がゲート−ドレイン方向に長く形成される。第１高調波用パッド３５は、複数のドレインパッド３３ａ、３３ｂに対して複数のボンディングワイヤ８１ａ、８１ｂが引き出される側と反対側に突出する。同様に、第１高調波用パッド６５は、複数のドレインパッド６３ａ、６３ｂに対して複数のボンディングワイヤ９１ａ、９１ｂが引き出される側と反対側に突出する。

高調波用ボンディングワイヤ８２は、第１高調波用パッド３５のうち複数のドレインパッド３３ａ、３３ｂから突出した部分に接続される。また、高調波用ボンディングワイヤ９２は、第１高調波用パッド６５のうち複数のドレインパッド６３ａ、６３ｂから突出した部分に接続される。このような構成によれば、基本波用のボンディングワイヤと、高調波用のボンディングワイヤの距離を確保できる。従って、さらに干渉を抑制できる。

また、このような構成によれば、ボンディングワイヤ８１ａ、８１ｂと高調波用ボンディングワイヤ８２とが交差することを防止できる。同様に、ボンディングワイヤ９１ａ、９１ｂと高調波用ボンディングワイヤ９２とが交差することを防止できる。従って、容易にワイヤボンディングを実施できる。

また、本実施の形態では、第１高調波用パッド３５、６５は、トランジスタチップ３０、６０にそれぞれ１つのみ設けられる。このため、半導体装置１００を小型化できる。

また、第１高調波用パッド３５、６５は、それぞれトランジスタチップ３０、６０の中央部に配置される。これにより、トランジスタチップ３０、６０の各々において、複数のドレインパッドに対して第１高調波用パッドが１つのみ設けられる場合にも、第１高調波用パッドと各ＦＥＴのドレイン電極までの距離の差を小さくできる。このため、各ＦＥＴから見た２倍波のインピーダンスの差を小さくできる。従って、複数のセルの基本波と２倍波の負荷インピーダンスのばらつきを低減し、複数のセルを均一に動作させることできる。これにより、半導体装置１００の出力電力、利得および効率を向上させることができる。

各トランジスタチップ３０、６０において、１つのトランジスタチップにドレインパッドが３つ以上設けられる場合、第１高調波用パッドは複数のドレインパッドのうち隣接する２つの間に設けられる。この場合も、第１高調波用パッドがドレインパッドの間に設けられることで、各トランジスタから見た２倍波のインピーダンスの差を小さくできる。

また、本実施の形態のトランジスタチップ３０は、一対の第１辺と、第１辺の両側に設けられた一対の第２辺とを有する。第１辺の一方は、出力基本波整合回路２２と対向する。第２辺の一方は、出力高調波整合回路４０と対向する。第２辺の他方は、トランジスタチップ６０と対向する。複数のドレインパッド３３ａ、３３ｂは第１辺の一方に沿って並ぶ。このような構成によれば、ボンディングワイヤ８１ａ、８１ｂと、高調波用ボンディングワイヤ８２を容易に非平行に配線できる。

本実施の形態の変形例として、出力高調波整合回路４０、７０は２倍波に限らず高調波を抑制する回路であれば良い。また、本実施の形態では１つのトランジスタチップに出力基本波整合回路と入力基本波整合回路とが１つずつ設けられる。これに限らず、１つのトランジスタチップに複数の出力基本波整合回路または複数の入力基本波整合回路が設けられても良い。

これらの変形は、以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
図４は、実施の形態２に係る半導体装置２００の等価回路図である。半導体装置２００はパッケージを備える。パッケージは、内部に２つの増幅器２２０、２５０を有する。

増幅器２２０は、入力基本波整合回路２１、トランジスタチップ２３０、出力基本波整合回路２２および入力高調波整合回路２４１を備える。トランジスタチップ２３０には複数のトランジスタ２３１が形成される。増幅器２２０は、整合回路として出力高調波整合回路４０に代えて入力高調波整合回路２４１を有する点が実施の形態１と異なる。

トランジスタチップ２３０はドレインパッド２３３を有する。ドレインパッド２３３と出力基本波整合回路２２の入力端は、複数のボンディングワイヤ８１で接続される。また、トランジスタチップ２３０は、ゲートパッド２３２を有する。ゲートパッド２３２と入力基本波整合回路２１の出力端は、複数のボンディングワイヤ８３で接続される。また、トランジスタチップ２３０は第２高調波用パッド２３６を有する。第２高調波用パッド２３６と入力高調波整合回路２４１の入力端は高調波用ボンディングワイヤ２８４で接続される。入力高調波整合回路２４１の出力端は接地用パタンと電気的に接続される。

増幅器２５０は、入力基本波整合回路５１、トランジスタチップ２６０、出力基本波整合回路５２および入力高調波整合回路２７１を備える。トランジスタチップ２６０には複数のトランジスタ２６１が形成される。増幅器２５０は、整合回路として、出力高調波整合回路７０に代えて入力高調波整合回路２７１を有する点が実施の形態１と異なる。

トランジスタチップ２６０はドレインパッド２６３を有する。ドレインパッド２６３と出力基本波整合回路５２の入力端は、複数のボンディングワイヤ９１で接続される。また、トランジスタチップ２６０は、ゲートパッド２６２を有する。ゲートパッド２６２と入力基本波整合回路５１の出力端は、複数のボンディングワイヤ９３で接続される。また、トランジスタチップ２６０は第２高調波用パッド２６６を有する。第２高調波用パッド２６６と入力高調波整合回路２７１の入力端は高調波用ボンディングワイヤ２９４で接続される。入力高調波整合回路２７１の出力端は接地用パタンと電気的に接続される。

図５は、実施の形態２に係るトランジスタチップ２３０、２６０の入力側の構成を説明する図である。トランジスタチップ２３０は基板２３４を有する。基板２３４の上面には、ゲートパッド２３２ａ、２３２ｂ、ドレインパッド２３３ａ、２３３ｂおよび第２高調波用パッド２３６が設けられる。

複数のボンディングワイヤ８３は、ボンディングワイヤ８３ａとボンディングワイヤ８３ｂを含む。複数のボンディングワイヤ８３ａ、８３ｂは、複数のゲートパッド２３２ａ、２３２ｂと入力基本波整合回路２１とをそれぞれ接続する。複数のボンディングワイヤ８３ａ、８３ｂは第４方向にそれぞれ延びる。ここで、第４方向は、トランジスタチップ２３０に対して入力基本波整合回路２１が設けられた方向である。また、第４方向は、ドレインからゲートに向かう方向であっても良い。

複数のゲートパッド２３２ａ、２３２ｂの間には、第２高調波用パッド２３６が設けられる。第２高調波用パッド２３６は、トランジスタチップ２３０のうち複数のゲートパッド２３２ａ、２３２ｂが並ぶ方向の中央部に設けられる。第２高調波用パッド２３６は、複数のゲートパッド２３２ａ、２３２ｂと電気的に接続される。第２高調波用パッド２３６は、ゲートパッド２３２ａ、２３２ｂと接していても良い。

高調波用ボンディングワイヤ２８４は、第２高調波用パッド２３６と入力高調波整合回路２４１とを接続する。高調波用ボンディングワイヤ２８４は第２方向に延びる。第２方向は、トランジスタチップ２３０に対して入力高調波整合回路２４１が設けられた方向である。本実施の形態では、第２方向と第４方向は直交する。

トランジスタチップ２６０は基板２６４を有する。基板２６４の上面には、ゲートパッド２６２ａ、２６２ｂ、ドレインパッド２６３ａ、２６３ｂおよび第２高調波用パッド２６６が設けられる。

複数のボンディングワイヤ９３は、ボンディングワイヤ９３ａとボンディングワイヤ９３ｂを含む。複数のボンディングワイヤ９３ａ、９３ｂは、複数のゲートパッド２６２ａ、２６２ｂと入力基本波整合回路５１とをそれぞれ接続する。複数のボンディングワイヤ９３ａ、９３ｂは第４方向にそれぞれ延びる。ここで、第４方向は、トランジスタチップ２６０に対して入力基本波整合回路５１が設けられた方向である。

複数のゲートパッド２６２ａ、２６２ｂの間には、第２高調波用パッド２６６が設けられる。第２高調波用パッド２６６は、トランジスタチップ２６０のうち複数のゲートパッド２６２ａ、２６２ｂが並ぶ方向の中央部に設けられる。第２高調波用パッド２６６は、複数のゲートパッド２６２ａ、２６２ｂと電気的に接続される。第２高調波用パッド２６６は、ゲートパッド２６２ａ、２６２ｂと接していても良い。

高調波用ボンディングワイヤ２９４は、第２高調波用パッド２６６と入力高調波整合回路２７１とを接続する。高調波用ボンディングワイヤ２９４は第３方向に延びる。第３方向は、トランジスタチップ２６０に対して入力高調波整合回路２７１が設けられた方向である。

入力高調波整合回路２４１は、ゲートパッド２３２ａ、２３２ｂへの入力信号に含まれる高調波を抑制する。入力高調波整合回路２４１は、例えば２倍波のインピーダンスを短絡させる。同様に、入力高調波整合回路２７１は、ゲートパッド２６２ａ、２６２ｂからの入力信号に含まれる高調波を抑制する。入力高調波整合回路２７１は、例えば２倍波のインピーダンスを短絡させる。入力高調波整合回路２４１、２７１によって高調波が出力側に伝搬することを抑制できる。

本実施の形態では、ボンディングワイヤ８３ａ、８３ｂと高調波用ボンディングワイヤ２８４は平面視で交差する方向に延びる。同様に、ボンディングワイヤ９３ａ、９３ｂと高調波用ボンディングワイヤ２９４は平面視で交差する方向に延びる。従って、ボンディングワイヤ８３ａ、８３ｂと高調波用ボンディングワイヤ２８４の間およびボンディングワイヤ９３ａ、９３ｂと高調波用ボンディングワイヤ２９４の間における相互インダクタンスによる干渉を抑制できる。従って、高調波のインピーダンスの周波数依存性を抑制でき、広帯域で高効率動作ができる。

本実施の形態では、第４方向と第２方向および第４方向と第３方向は直交する。これにより、相互インダクタンスによる干渉の抑制の効果を効果的に得ることができる。これに限らず、ボンディングワイヤ８３ａ、８３ｂが延びる方向と高調波用ボンディングワイヤ２８４が延びる方向は非平行であれば良い。また、ボンディングワイヤ９３ａ、９３ｂが延びる方向と高調波用ボンディングワイヤ２９４が延びる方向は非平行であれば良い。

本実施の形態では、ゲートパッド２３２ａ、２３２ｂと別個に第２高調波用パッド２３６が設けられる。また、ゲートパッド２６２ａ、２６２ｂと別個に第２高調波用パッド２６６が設けられる。これにより、基本波用のボンディングワイヤと、高調波用のボンディングワイヤとの間における干渉をさらに抑制できる。

また、本実施の形態では第２高調波用パッド２３６、２６６がドレイン−ゲート方向に長く形成される。第２高調波用パッド２３６は、複数のゲートパッド２３２ａ、２３２ｂに対して複数のボンディングワイヤ８３ａ、８３ｂが引き出される側と反対側に突出する。同様に、第２高調波用パッド２６６は、複数のゲートパッド２６２ａ、２６２ｂに対して複数のボンディングワイヤ９３ａ、９３ｂが引き出される側と反対側に突出する。

高調波用ボンディングワイヤ２８４は、第２高調波用パッド２３６のうち複数のゲートパッド２３２ａ、２３２ｂから突出した部分に接続される。同様に、高調波用ボンディングワイヤ２９４は、第２高調波用パッド２６６のうち複数のゲートパッド２６２ａ、２６２ｂから突出した部分に接続される。このような構成によれば、基本波用のボンディングワイヤと、高調波用のボンディングワイヤの距離を確保でき、さらに干渉を抑制できる。また、基本波用のボンディングワイヤと、高調波用のボンディングワイヤとが交差することを防止できる。従って、容易にワイヤボンディングを実施できる。

また、本実施の形態では、第２高調波用パッド２３６、２６６は、トランジスタチップ２３０、２６０にそれぞれ１つのみ設けられる。このため、半導体装置２００を小型化できる。

また、第２高調波用パッド２３６、２６６は、それぞれトランジスタチップ２３０、２６０の中央部に配置される。これにより、トランジスタチップ２３０、２６０の各々において、複数のドレインパッドに対して第２高調波用パッドが１つのみ設けられる場合にも、第２高調波用パッドと各ＦＥＴのドレイン電極までの距離の差を小さくできる。このため、各ＦＥＴから見た２倍波のインピーダンスの差を小さくできる。従って、複数のセルの基本波と２倍波の負荷インピーダンスのばらつきを低減し、複数のセルを均一に動作させることできる。これにより、半導体装置２００の出力電力、利得および効率を向上させることができる。

また、本実施の形態のトランジスタチップ２３０の一対の第１辺のうち他方は、入力基本波整合回路２１と対向する。トランジスタチップ２３０の一対の第２辺の一方は、入力高調波整合回路２４１と対向する。複数のゲートパッド２３２ａ、２３２ｂは第１辺の他方に沿って並ぶ。このような構成によれば、ボンディングワイヤ８３ａ、８３ｂと、高調波用ボンディングワイヤ２８４を容易に非平行に配線できる。

実施の形態３．
図６は、実施の形態３に係る半導体装置３００の等価回路図である。半導体装置３００はパッケージを備える。パッケージは、内部に２つの増幅器３２０、３５０を有する。

増幅器３２０は、入力基本波整合回路２１、トランジスタチップ３３０、出力基本波整合回路２２、入力高調波整合回路２４１および出力高調波整合回路４０を備える。トランジスタチップ３３０には複数のトランジスタ３３１が形成される。増幅器３２０は、整合回路として、出力高調波整合回路４０と入力高調波整合回路２４１の両方を有する点が実施の形態１、２と異なる。

トランジスタチップ３３０はドレインパッド３３３を有する。ドレインパッド３３３と出力基本波整合回路２２の入力端は、複数のボンディングワイヤ８１で接続される。また、トランジスタチップ３３０は第１高調波用パッド３３５を有する。第１高調波用パッド３３５と出力高調波整合回路４０の入力端は高調波用ボンディングワイヤ８２で接続される。出力高調波整合回路４０の出力端は接地用パタンと電気的に接続される。

また、トランジスタチップ３３０は、ゲートパッド３３２を有する。ゲートパッド２３２と入力基本波整合回路２１の出力端は、複数のボンディングワイヤ８３で接続される。また、トランジスタチップ３３０は第２高調波用パッド３３６を有する。第２高調波用パッド３３６と入力高調波整合回路２４１の入力端は高調波用ボンディングワイヤ２８４で接続される。入力高調波整合回路２４１の出力端は接地用パタンと電気的に接続される。

増幅器３５０は、入力基本波整合回路５１、トランジスタチップ３６０、出力基本波整合回路５２、入力高調波整合回路２７１および出力高調波整合回路７０を備える。トランジスタチップ３６０には複数のトランジスタ３６１が形成される。増幅器３５０は、整合回路として、出力高調波整合回路７０と入力高調波整合回路２７１の両方を有する点が実施の形態１、２と異なる。

トランジスタチップ３６０はドレインパッド３６３を有する。ドレインパッド３６３と出力基本波整合回路５２の入力端は、複数のボンディングワイヤ９１で接続される。また、トランジスタチップ３６０は第１高調波用パッド３６５を有する。第１高調波用パッド３６５と出力高調波整合回路７０の入力端は高調波用ボンディングワイヤ９２で接続される。出力高調波整合回路７０の出力端は接地用パタンと電気的に接続される。

また、トランジスタチップ３３０は、ゲートパッド３６２を有する。ゲートパッド３６２と入力基本波整合回路５１の出力端は、複数のボンディングワイヤ９３で接続される。また、トランジスタチップ３６０は第２高調波用パッド３６６を有する。第２高調波用パッド３６６と入力高調波整合回路２７１の入力端は高調波用ボンディングワイヤ２９４で接続される。入力高調波整合回路２７１の出力端は接地用パタンと電気的に接続される。

図７は、実施の形態３に係るトランジスタチップ３３０、３６０の入力側および出力側の構成を説明する図である。トランジスタチップ３３０は基板３３４を有する。基板３３４の上面には、ゲートパッド３３２ａ、３３２ｂ、ドレインパッド３３３ａ、３３３ｂ、第１高調波用パッド３３５および第２高調波用パッド３３６が設けられる。

複数のボンディングワイヤ８１ａ、８１ｂは、複数のドレインパッド３３３ａ、３３３ｂと出力基本波整合回路２２とをそれぞれ接続する。複数のボンディングワイヤ８３ａ、８３ｂは、複数のゲートパッド３３２ａ、３３２ｂと入力基本波整合回路２１とをそれぞれ接続する。

複数のドレインパッド３３３ａ、３３３ｂの間には、第１高調波用パッド３３５が設けられる。複数のゲートパッド３３２ａ、３３２ｂの間には、第２高調波用パッド３３６が設けられる。高調波用ボンディングワイヤ８２は、第１高調波用パッド３３５と出力高調波整合回路４０とを接続する。高調波用ボンディングワイヤ８２は第３方向に延びる。高調波用ボンディングワイヤ２８４は、第２高調波用パッド３３６と入力高調波整合回路２４１とを接続する。高調波用ボンディングワイヤ２８４は第２方向に延びる。

トランジスタチップ３６０は基板３６４を有する。基板３６４の上面には、ゲートパッド３６２ａ、３６２ｂ、ドレインパッド３６３ａ、３６３ｂ、第１高調波用パッド３６５および第２高調波用パッド３６６が設けられる。

複数のボンディングワイヤ９１ａ、９１ｂは、複数のドレインパッド３６３ａ、３６３ｂと出力基本波整合回路５２とをそれぞれ接続する。複数のボンディングワイヤ９３ａ、９３ｂは、複数のゲートパッド３６２ａ、３６２ｂと入力基本波整合回路５１とをそれぞれ接続する。

複数のドレインパッド３６３ａ、３６３ｂの間には、第１高調波用パッド３６５が設けられる。複数のゲートパッド３６２ａ、３６２ｂの間には、第２高調波用パッド２６６が設けられる。高調波用ボンディングワイヤ９２は、第１高調波用パッド３６５と出力高調波整合回路７０とを接続する。高調波用ボンディングワイヤ９２は第２方向に延びる。高調波用ボンディングワイヤ２９４は、第２高調波用パッド３６６と入力高調波整合回路２７１とを接続する。高調波用ボンディングワイヤ２９４は第３方向に延びる。

本実施の形態では、トランジスタチップの入力側と出力側の両方で、基本波用のボンディングワイヤと、高調波用のボンディングワイヤとの間における干渉をさらに抑制できる。従って、高調波のインピーダンスの周波数依存性をさらに抑制でき、広帯域で高効率動作ができる。

本実施の形態では、高調波用ボンディングワイヤ８２と高調波用ボンディングワイヤ２８４は、トランジスタチップ３３０から互いに反対方向に延びる。同様に、高調波用ボンディングワイヤ９２と高調波用ボンディングワイヤ２９４は、トランジスタチップ３６０から互いに反対方向に延びる。これにより、高調波用ボンディングワイヤ同士の干渉を抑制できる。

高調波用ボンディングワイヤ８２、２８４、９２、２９４の配置はこれに限らない。高調波用ボンディングワイヤ８２、２８４はトランジスタチップ３３０の同じ辺から引き出されても良い。同様に、高調波用ボンディングワイヤ９２、２９４はトランジスタチップ３６０の同じ辺から引き出されても良い。また、高調波用ボンディングワイヤ８２、２８４は互いに非平行に延びるものとしても良い。同様に、高調波用ボンディングワイヤ９２、２９４は互いに非平行に延びるものとしても良い。

また、ボンディングワイヤ８１ａ、８１ｂとボンディングワイヤ８３ａ、８３ｂはトランジスタチップ３３０から互いに反対方向に延びる。ボンディングワイヤ８１ａ、８１ｂとボンディングワイヤ８３ａ、８３ｂが延びる方向はこれに限らない。同様に、ボンディングワイヤ９１ａ、９１ｂとボンディングワイヤ９３ａ、９３ｂが延びる方向は図７に示されるものに限らない。また、トランジスタチップ３３０とトランジスタチップ３６０でパッドまたはボンディングワイヤの配置が異なっても良い。

なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。

１０ 入力端子、１１ 入力電力分配回路、１２ 出力電力合成回路、１３ 出力端子、２０ 増幅器、２１ 入力基本波整合回路、２２ 出力基本波整合回路、３０ トランジスタチップ、３１ トランジスタ、３２、３２ａ、３２ｂ ゲートパッド、３３、３３ａ、３３ｂ ドレインパッド、３４ 基板、３５ 第１高調波用パッド、４０ 出力高調波整合回路、５０ 増幅器、５１ 入力基本波整合回路、５２ 出力基本波整合回路、６０ トランジスタチップ、６１ トランジスタ、６２、６２ａ、６２ｂ ゲートパッド、６３、６３ａ、６３ｂ ドレインパッド、６４ 基板、６５ 第１高調波用パッド、７０ 出力高調波整合回路、８１、８１ａ、８１ｂ ボンディングワイヤ、８２ 高調波用ボンディングワイヤ、８３、８３ａ、８３ｂ ボンディングワイヤ、９１、９１ａ、９１ｂ ボンディングワイヤ、９２ 高調波用ボンディングワイヤ、９３、９３ａ、９３ｂ ボンディングワイヤ、１００、１０１ 半導体装置、１３０ トランジスタチップ、１３３ａ、１３３ｂ ドレインパッド、１４０ａ、１４０ｂ 出力高調波整合回路、１６０ トランジスタチップ、１６３ａ、１６３ｂ ドレインパッド、１７０ａ、１７０ｂ 出力高調波整合回路、１８２ａ、１８２ｂ、１９２ａ、１９２ｂ ボンディングワイヤ、２００ 半導体装置、２２０ 増幅器、２３０ トランジスタチップ、２３１ トランジスタ、２３２、２３２ａ、２３２ｂ ゲートパッド、２３３、２３３ａ、２３３ｂ ドレインパッド、２３４ 基板、２３６ 第２高調波用パッド、２４１ 入力高調波整合回路、２５０ 増幅器、２６０ トランジスタチップ、２６１ トランジスタ、２６２、２６２ａ、２６２ｂ ゲートパッド、２６３、２６３ａ、２６３ｂ ドレインパッド、２６４ 基板、２６６ 第２高調波用パッド、２７１ 入力高調波整合回路、２８４、２９４ 高調波用ボンディングワイヤ、３００ 半導体装置、３２０ 増幅器、３３０ トランジスタチップ、３３１ トランジスタ、３３２、３３２ａ、３３２ｂ ゲートパッド、３３３、３３３ａ、３３３ｂ ドレインパッド、３３４ 基板、３３５ 第１高調波用パッド、３３６ 第２高調波用パッド、３５０ 増幅器、３６０ トランジスタチップ、３６１ トランジスタ、３６２、３６２ａ、３６２ｂ ゲートパッド、３６３、３６３ａ、３６３ｂ ドレインパッド、３６４ 基板、３６５ 第１高調波用パッド、３６６ 第２高調波用パッド

Claims (9)

1. 信号を入力または出力する複数の第１パッドと、前記複数の第１パッドの間に設けられ前記複数の第１パッドと電気的に接続された第１高調波用パッドと、を有するトランジスタチップと、
   前記信号を基本波に整合させる第１基本波整合回路と、
   第１方向にそれぞれ延び、前記複数の第１パッドと前記第１基本波整合回路とをそれぞれ接続する複数の第１ボンディングワイヤと、
   前記信号に含まれる高調波を抑制する第１高調波整合回路と、
   前記第１方向と非平行な第２方向に延び、前記第１高調波用パッドと前記第１高調波整合回路とを接続する第１高調波用ボンディングワイヤと、
   を備えることを特徴とする半導体装置。
2. 前記第１方向と前記第２方向は直交することを特徴とする請求項１に記載の半導体装置。
3. 前記第１高調波用パッドは、前記トランジスタチップのうち前記複数の第１パッドが並ぶ方向の中央部に設けられることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１高調波用パッドは、前記複数の第１パッドに対して前記複数の第１ボンディングワイヤが引き出される側と反対側に突出し、
   前記第１高調波用ボンディングワイヤは、前記第１高調波用パッドのうち前記複数の第１パッドから突出した部分に接続されることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
5. 前記第１高調波用パッドは、前記トランジスタチップに１つのみ設けられることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
6. 前記トランジスタチップは、第１辺と、前記第１辺の両側に設けられた第２辺と、を有し、
   前記複数の第１パッドは前記第１辺に沿って並び、
   前記第１基本波整合回路は前記第１辺と対向し、
   前記第１高調波整合回路は前記第２辺の一方と対向することを特徴とする請求項１から５の何れか１項に記載の半導体装置。
7. 前記トランジスタチップからの出力信号を基本波に整合させる第２基本波整合回路と、
   複数の第２ボンディングワイヤと、
   前記出力信号に含まれる高調波を抑制する第２高調波整合回路と、
   第２高調波用ボンディングワイヤと、
   を備え、
   前記複数の第１パッドには前記信号が入力され、
   前記トランジスタチップは、複数の第２パッドと、前記複数の第２パッドの間に設けられ前記複数の第２パッドと電気的に接続された第２高調波用パッドと、を有し、前記信号を増幅して前記出力信号を前記複数の第２パッドから出力し、
   前記複数の第２ボンディングワイヤは、第３方向にそれぞれ延び、前記複数の第２パッドと前記第２基本波整合回路とをそれぞれ接続し、
   前記第２高調波用ボンディングワイヤは、前記第３方向と非平行な第４方向に延び、前記第２高調波用パッドと前記第２高調波整合回路とを接続することを特徴とする請求項１から６の何れか１項に記載の半導体装置。
8. 前記第１高調波用ボンディングワイヤと、前記第２高調波用ボンディングワイヤは、互いに反対方向に延びることを特徴とする請求項７に記載の半導体装置。
9. 前記トランジスタチップは、ドハティ増幅器のうちキャリア増幅器とピーク増幅器の一方であることを特徴とする請求項１から８の何れか１項に記載の半導体装置。

Images