[go: up one dir, main page]

JP2021040048A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2021040048A
JP2021040048A JP2019160598A JP2019160598A JP2021040048A JP 2021040048 A JP2021040048 A JP 2021040048A JP 2019160598 A JP2019160598 A JP 2019160598A JP 2019160598 A JP2019160598 A JP 2019160598A JP 2021040048 A JP2021040048 A JP 2021040048A
Authority
JP
Japan
Prior art keywords
unit
photoelectric conversion
charge
semiconductor substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019160598A
Other languages
English (en)
Inventor
勇佑 松村
Yusuke Matsumura
勇佑 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019160598A priority Critical patent/JP2021040048A/ja
Priority to PCT/JP2020/017535 priority patent/WO2021044667A1/en
Priority to US17/636,427 priority patent/US12211866B2/en
Priority to CN202080041495.6A priority patent/CN113906566A/zh
Priority to KR1020227005442A priority patent/KR20220054796A/ko
Priority to EP20726573.7A priority patent/EP4026167A1/en
Priority to TW109115566A priority patent/TW202111940A/zh
Publication of JP2021040048A publication Critical patent/JP2021040048A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】アナログメモリへの遮光性を維持しつつ、フォトダイオードからアナログメモリへの電荷転送の効率を向上させる撮像装置を提供する。【解決手段】本開示の一実施形態に係る撮像装置は、半導体基板に設けられる光電変換部と、前記半導体基板の厚み方向に前記光電変換部と積層して設けられ、前記光電変換部にて光電変換された電荷を保持する電荷保持部と、前記光電変換部、及び前記電荷保持部の間に設けられ、前記半導体基板の面内方向に延伸する水平遮光膜と、前記水平遮光膜に設けられた同一の開口をそれぞれ通り、前記半導体基板の厚み方向に前記光電変換部まで延伸する複数の縦型ゲート電極とを備える。【選択図】図３

Description

本開示は、撮像装置に関する。
近年、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサでは、画素ごとにアナログメモリを設けることで、画素間における電荷蓄積の同時性を実現すること（すなわち、グローバルシャッタ方式を実現すること）が検討されている。
具体的には、画素アレイ全体で、フォトダイオードからアナログメモリへの電荷転送を同時に行い、転送された電荷をアナログメモリから順次走査して読み出すことで、画素アレイ全体で電荷蓄積のタイミングを一致させることが可能になる（例えば、特許文献１）。
特開２０１３−９８４４６号公報
このようなＣＭＯＳイメージセンサでは、光電変換によって新たな電荷がアナログメモリで発生することを防止するために、アナログメモリを十分に遮光することが求められる。
また、ＣＭＯＳイメージセンサでは、フォトダイオードの面積を維持するために、フォトダイオード、及びアナログメモリを半導体基板の厚み方向に積層して設けることが検討されている。
よって、アナログメモリへの遮光性を維持しつつ、フォトダイオードからアナログメモリへの電荷転送の効率を向上させる技術が望まれている。
本開示の一実施形態に係る撮像装置は、半導体基板に設けられる光電変換部と、前記半導体基板の厚み方向に前記光電変換部と積層して設けられ、前記光電変換部にて光電変換された電荷を保持する電荷保持部と、前記光電変換部、及び前記電荷保持部の間に設けられ、前記半導体基板の面内方向に延伸する水平遮光膜と、前記水平遮光膜に設けられた同一の開口をそれぞれ通り、前記半導体基板の厚み方向に前記光電変換部まで延伸する複数の縦型ゲート電極とを備えるものである。
本開示の一実施形態に係る撮像装置では、光電変換部と、光電変換された電荷を保持する電荷保持部とが水平遮光膜を挟んで半導体基板の厚み方向に積層して設けられ、半導体基板の厚み方向に光電変換部まで延伸する複数の縦型ゲート電極が水平遮光膜に設けられた同一の開口を通って設けられる。これにより、例えば、本開示の一実施形態に係る撮像装置は、半導体基板の厚み方向に光電変換部まで延伸する複数の縦型ゲート電極を別々の開口を通して形成した場合と比較して、複数の縦型ゲート電極、及び開口が占有する面積を縮小することができる。
本開示の第１の実施形態に係る撮像装置１の全体構成を示す概略図である。 同実施形態に係るセンサ画素が備える画素回路の等価回路図である。 同実施形態に係るセンサ画素２が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。 図３の切断線Ａ−ＡＡでセンサ画素２を切断した断面を示す縦断面図である。 本開示の第２の実施形態に係るセンサ画素が備える画素回路の等価回路図である。 同実施形態に係るセンサ画素２Ａが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。 図６の切断線Ｂ−ＢＢでセンサ画素２Ａを切断した断面を示す縦断面図である。 本開示の第３の実施形態に係るセンサ画素が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の一例を示す平面図である。 本開示の第３の実施形態に係るセンサ画素が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の他の例を示す平面図である。 本開示の第４の実施形態に係るセンサ画素２Ｂが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の一例を示す平面図である。 本開示の第５の実施形態に係るセンサ画素２Ｃが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。 同実施形態に係るセンサ画素２Ｃを半導体基板２００の厚み方向に切断した断面を示す縦断面図である。 本開示の一実施形態に係る撮像装置１を備えた撮像システム９００の概略構成の一例を示すブロック図である。 撮像システム９００における撮像動作のフローチャートの一例を表す。 撮像システム９００の使用例を説明する説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。以下で説明する実施形態は本開示の一具体例であって、本開示にかかる技術が以下の態様に限定されるものではない。また、本開示の各図に示す各構成要素の配置、寸法、及び寸法比等についても、各図に示すものに限定されるものではない。
なお、説明は以下の順序で行う。
１．第１の実施形態
１．１．撮像装置の全体構成
１．２．回路構成
１．３．画素構成
２．第２の実施形態
２．１．回路構成
２．２．画素構成
３．第３の実施形態
４．第４の実施形態
５．第５の実施形態
６．適用例
＜１．第１の実施形態＞
（１．１．撮像装置の全体構成）
まず、図１を参照して、本開示の第１の実施形態に係る撮像装置の全体構成について説明する。図１は、本実施形態に係る撮像装置１の全体構成を示す概略図である。
図１に示すように、撮像装置１は、画素アレイ部３と、垂直駆動部４と、ランプ波モジュール６と、クロックモジュール７と、カラム処理部８と、水平駆動部９と、システム制御部１０と、信号処理部５とを備える。
撮像装置１は、例えば、シリコン基板などの半導体基板の上に形成されたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の撮像装置である。
より具体的には、撮像装置１は、グローバルシャッタ方式を実現する裏面照射型のイメージセンサである。グローバルシャッタ方式とは、一般的には、全画素が同時に露光を開始し、全画素が同時に露光を終了するような露光方式を表す。ここで、全画素とは、ダミー画素等を除外した、撮像画像に現れる画素全てを表してもよい。ただし、露光の時間差、又は画像の歪みが十分に小さい場合には、全画素同時露光ではなく、複数行（例えば、数十行）単位での同時露光を順次行う露光方式もグローバルシャッタ方式に含めてもよい。また、所定領域の画素の各々に対して同時露光を行う露光方式もグローバルシャッタ方式に含めてもよい。
画素アレイ部３は、シリコン基板などの半導体基板の上に、複数のセンサ画素（図示せず）を行列状（マトリクス状）に配列することで構成される。画素アレイ部３では、行方向に配列されたセンサ画素ごとに、行方向に延伸する画素駆動線が配線され、列方向に配列されたセンサ画素ごとに、列方向に延伸する垂直信号線が配線される。
複数のセンサ画素の各々は、例えば、入射した光を電荷に変換するフォトダイオード等の光電変換部と、光電変換部にて光電変換された電荷を一時保持する電荷保持部と、電荷保持部から読み出した電荷を画素信号に変換する画素回路とを含んで構成される。電荷保持部は、半導体基板に設けられた導電型の領域であり、半導体基板の厚み方向に光電変換部と積層されて設けられる。
これによれば、複数のセンサ画素の各々では、光電変換部にて生成された電荷を電荷保持部にて一時保持することができるため、露光の開始及び終了のタイミングと、生成された電荷の読み出しのタイミングとを分離して制御することができる。したがって、撮像装置１では、全画素同時の露光によって生成された電荷を各センサ画素の電荷保持部にて一時保持した上で画素信号に変換することで、各センサ画素から画素信号を順次読み出すことができる。したがって、撮像装置１は、センサ画素の各々に電荷保持部を設けることで、グローバルシャッタ方式を実現することができる。
垂直駆動部４は、例えば、シフトレジスタ、及びアドレスデコーダなどにて構成される。垂直駆動部４は、複数の画素駆動線を介して各センサ画素に制御信号を供給することで、画素アレイ部３の各センサ画素を全画素同時に、又は行単位で駆動させる。
ランプ波モジュール６は、画素信号のＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換に用いられるランプ波信号を生成し、カラム処理部８に供給する。
カラム処理部８は、例えば、シフトレジスタ、及びアドレスデコーダなどにて構成される。カラム処理部８は、センサ画素の各々から列ごとに出力された画素信号に対して、ノイズ除去処理、相関二重サンプリング処理、及びＡ／Ｄ変換処理等を行うことで、画素信号をデジタル信号に変換する。カラム処理部８にてデジタル信号に変換された画素信号は、信号処理部５に出力される。
クロックモジュール７は、マスタクロックに基づいて、撮像装置１の各部の駆動を制御するクロック信号を生成する。
水平駆動部９は、例えば、シフトレジスタ、及びアドレスデコーダなどにて構成される。水平駆動部９は、センサ画素列に対応するカラム処理部８の単位回路の各々を順次選択することで、カラム処理部８の単位回路の各々から画素信号を信号処理部５に順次出力させる。
システム制御部１０は、撮像装置１の各部の駆動を制御する。具体的には、システム制御部１０は、各種のタイミング信号を生成するタイミングジェネレータを含み、生成したタイミング信号に基づいて、垂直駆動部４、ランプ波モジュール６、クロックモジュール７、カラム処理部８、及び水平駆動部９等の駆動を制御する。
信号処理部５は、カラム処理部８から出力された画素信号を演算処理等することで、撮像画像を表す画像信号を生成し、生成した画像信号を撮像装置１の外部に出力する。なお、信号処理部５は、必要に応じて、図示しないデータ格納部にデータを一時的に格納しながら上記の演算処理を行ってもよい。
垂直駆動部４、ランプ波モジュール６、クロックモジュール７、カラム処理部８、水平駆動部９、システム制御部１０、及び信号処理部５などの画素アレイ部３の周辺回路は、例えば、画素アレイ部３が形成される半導体基板に形成されてもよい。または、画素アレイ部３の周辺回路は、画素アレイ部３が形成される半導体基板にさらに積層される半導体層に形成されてもよく、画素アレイ部３が形成される半導体基板と貼り合わせられる他の半導体基板に形成されてもよい。さらには、上述した画素アレイ部３の周辺回路は、画素アレイ部３が形成される半導体基板と、該半導体基板に積層される半導体層又は半導体基板とに避けて形成されてもよい。
（１．２．回路構成）
続いて、図２を参照して、本実施形態に係るセンサ画素の回路構成について説明する。図２は、本実施形態に係るセンサ画素が備える画素回路の等価回路図である。
図２に示すように、センサ画素が備える画素回路は、例えば、光電変換部（ＰＤ）１０１と、第１転送トランジスタ（ＴＲＺ）１１１と、バッファ部（Ｂｕｆｆｅｒ）１０３と、排出トランジスタ（ＯＦＧ）１１３と、第２転送トランジスタ（ＴＲＸ）１１５と、電荷保持部（ＭＥＭ）１０５と、第３転送トランジスタ（ＴＲＧ）１１７と、浮遊拡散部（ＦＤ）１０７と、リセットトランジスタ（ＲＳＴ）１１９と、増幅トランジスタ（ＡＭＰ）１２１と、選択トランジスタ（ＳＥＬ）１２３とを含むように構成される。
光電変換部１０１は、例えば、ＰＮ接合を含むフォトダイオードである。光電変換部１０１は、被写体からの光を光電変換することで、受光量に応じた電荷を生成する。
第１転送トランジスタ１１１は、例えば、光電変換部１０１と、バッファ部１０３との間に設けられたＮ型のＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。第１転送トランジスタ１１１は、ゲート電極に印加される駆動信号に応じて、光電変換部１０１に蓄積されている電荷をバッファ部１０３に転送する。具体的には、第１転送トランジスタ１１１がオン状態（導通状態）となることで、光電変換部１０１からバッファ部１０３に電荷が転送される。
バッファ部１０３は、光電変換部１０１に蓄積された電荷を電荷保持部１０５に転送する際の中間地点として機能する。バッファ部１０３は、例えば、光電変換部１０１から転送された電荷を電荷保持部１０５に転送するまでの間、一時保持してもよい。または、バッファ部１０３は、光電変換部１０１から転送された電荷を電荷保持部１０５に転送する転送経路として機能してもよい。
排出トランジスタ１１３は、例えば、ドレインが電源ＶＤＤに電気的に接続され、ソースがバッファ部１０３に電気的に接続されたＮ型のＭＯＳ−ＦＥＴである。排出トランジスタ１１３は、ゲート電極に印加される駆動信号に応じて、少なくともバッファ部１０３の電気的な状態を初期化（リセット）する。
具体的には、排出トランジスタ１１３は、オン状態（導通状態）となることで、バッファ部１０３に蓄積された電荷を電源ＶＤＤに排出し、バッファ部１０３の電位を電源ＶＤＤの電位にリセットしてもよい。また、排出トランジスタ１１３は、第１転送トランジスタ１１１と同時にオン状態（導通状態）となることで、バッファ部１０３、及び電荷保持部１０５に蓄積された電荷を電源ＶＤＤに排出し、バッファ部１０３、及び電荷保持部１０５の電位を電源ＶＤＤの電位にリセットしてもよい。
また、排出トランジスタ１１３は、第１転送トランジスタ１１１と電源ＶＤＤとの間にオーバーフローパスを形成することで、光電変換部１０１から溢れた電荷を電源ＶＤＤに排出することも可能である。
第２転送トランジスタ１１５は、例えば、バッファ部１０３と、電荷保持部１０５との間に設けられたＮ型のＭＯＳ−ＦＥＴである。第２転送トランジスタ１１５は、ゲート電極に印加される駆動信号に応じて、バッファ部１０３の電荷を電荷保持部１０５に転送する。具体的には、第２転送トランジスタ１１５がオン状態（導通状態）となることで、バッファ部１０３から電荷保持部１０５に電荷が転送される。
例えば、第２転送トランジスタ１１５は、オン状態（導通状態）となることで、バッファ部１０３に一時保持された電荷を電荷保持部１０５に転送してもよい。または、第２転送トランジスタ１１５は、第１転送トランジスタ１１１と同時にオン状態（導通状態）となることで、バッファ部１０３を介して、光電変換部１０１に蓄積された電荷を電荷保持部１０５に転送してもよい。
電荷保持部１０５は、グローバルシャッタ方式を実現するために、光電変換部１０１に蓄積された電荷を一時的に保持する領域である。電荷保持部１０５に保持される電荷は、全画素同時露光によって生成された電荷であり、センサ画素ごとの画素信号の順次読み出しが行われるまで電荷保持部１０５にて一時的に保持される。
第３転送トランジスタ１１７は、例えば、電荷保持部１０５と、浮遊拡散部１０７との間に設けられたＮ型のＭＯＳ−ＦＥＴである。第３転送トランジスタ１１７は、ゲート電極に印加される駆動信号に応じて、電荷保持部１０５にて保持されている電荷を浮遊拡散部１０７に転送する。具体的には、第３転送トランジスタ１１７がオン状態（導通状態）となることで、電荷保持部１０５から浮遊拡散部１０７に電荷が転送される。
浮遊拡散部１０７は、電荷保持部１０５から第３転送トランジスタ１１７を介して転送された電荷を電気信号（例えば、電圧信号）に変換するために用いられる。浮遊拡散部１０７は、増幅トランジスタ１２１を介して垂直信号線ＶＳＬと電気的に接続されており、蓄積された電荷量に応じて増幅トランジスタ１２１のゲート電極への印加電圧を変化させることができる。これにより、浮遊拡散部１０７は、蓄積された電荷量に応じて、増幅トランジスタ１２１を含むソースフォロア回路の出力を制御することができる。
増幅トランジスタ１２１では、ゲート電極が浮遊拡散部１０７に電気的に接続され、ドレインが電源ＶＤＤに電気的に接続され、ソースが選択トランジスタ１２３を介して垂直信号線ＶＳＬに電気的に接続されたＮ型のＭＯＳ−ＦＥＴである。増幅トランジスタ１２１は、ソースフォロア回路を構成することによって、浮遊拡散部１０７にて蓄積された電荷量を電圧信号として読み出すことができる。
選択トランジスタ１２３は、増幅トランジスタ１２１のソースと、垂直信号線ＶＳＬとの間に設けられたＮ型のＭＯＳ−ＦＥＴである。選択トランジスタ１２３のゲート電極には選択信号が供給され、選択トランジスタ１２３がオン状態（導通状態）となることで、画素は選択状態となる。選択状態となった画素では、増幅トランジスタ１２１から、浮遊拡散部１０７に蓄積された電荷量に応じた電圧信号（すなわち、画素信号）が垂直信号線ＶＳＬを介してカラム処理部８に読み出される。
リセットトランジスタ１１９は、ドレインが電源ＶＤＤに電気的に接続され、ソースが浮遊拡散部１０７に電気的に接続されたＮ型のＭＯＳ−ＦＥＴである。リセットトランジスタ１１９は、ゲート電極に印加される駆動信号に応じて、電荷保持部１０５から浮遊拡散部１０７までの電気的な状態を初期化（リセット）する。具体的には、リセットトランジスタ１１９、及び第３転送トランジスタ１１７がオン状態（導通状態）となった場合、電荷保持部１０５、及び浮遊拡散部１０７に蓄積された電荷は、電源ＶＤＤに排出され、電荷保持部１０５、及び浮遊拡散部１０７の電位は、電源ＶＤＤの電位にリセットされる。
なお、第１転送トランジスタ１１１、第２転送トランジスタ１１５、第３転送トランジスタ１１７、排出トランジスタ１１３、リセットトランジスタ１１９、及び選択トランジスタ１２３への駆動信号は、画素行ごとに配線された複数の画素駆動線（図示せず）を介して垂直駆動部４から供給される。
本実施形態に係る撮像装置１では、上述した画素回路をセンサ画素の各々が備えることにより、グローバルシャッタ方式を実現することができる。ただし、図２にて示した画素回路は、あくまで一例であって、本実施形態に係る撮像装置１のセンサ画素の各々が備える画素回路は、図２にて示した画素回路に限定されない。例えば、バッファ部１０３、及び第２転送トランジスタ１１５は、省略されてもよい。
（１．３．画素構成）
次に、図３及び図４を参照して、本実施形態に係るセンサ画素の平面構成、及び断面構成について具体的に説明する。図３は、センサ画素２が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。図４は、図３の切断線Ａ−ＡＡでセンサ画素２を切断した断面を示す縦断面図である。
以下では、図４に正対して上方向を上側又は表面側と称し、図４に正対して下方向を下側又は裏面側と称する。そのため、図３は、半導体基板２００を表面側から平面視した平面図となる。
図３及び図４に示すように、センサ画素２では、シリコン基板等の半導体基板２００の内部に、光電変換部１０１が設けられ、半導体基板２００の表面側に、導電型不純物が導入された活性化領域１４７が設けられる。半導体基板２００の活性化領域１４７には、それぞれ第１転送トランジスタ１１１、バッファ部１０３、排出トランジスタ１１３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、浮遊拡散部１０７、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９が設けられる。
半導体基板２００の裏面側には、図示しないが、例えば、平坦化膜、カラーフィルタ、及びマイクロレンズがさらに設けられる。半導体基板２００の表面側には、上述した各トランジスタを埋め込むように、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、又は酸窒化シリコン（ＳｉＯＮ）などからなる層間絶縁膜２５０がさらに設けられる。
光電変換部１０１は、シリコン基板等の半導体基板２００の内部に設けられたＮ型領域２１１、及びＰ型領域２１２にて構成される。半導体基板２００の裏面側から入射した光は、Ｎ型領域２１１、及びＰ型領域２１２のＰＮ接合にて電荷に変換される。光電変換部１０１にて生成された電荷は、Ｎ型領域２１１に蓄積される。
また、光電変換部１０１の上面、及び側面は、入射光が意図しない領域に入り込むことを防止するために、水平遮光膜２２３、及び垂直遮光膜２２１にて囲まれる。
垂直遮光膜２２１は、光電変換部１０１の側面の一部又は全部を囲むように、半導体基板２００の厚み方向に延伸した壁状形状にて設けられる。垂直遮光膜２２１は、光電変換部１０１への斜方からの光の入射を防止することで、センサ画素２の間で混色等のノイズが発生することを防止することができる。
例えば、垂直遮光膜２２１は、画素アレイ部３の行方向に隣接するセンサ画素列同士の間に、複数のセンサ画素に亘って列方向に延伸して設けられてもよく、画素アレイ部３の列方向に隣接するセンサ画素行同士の間に、複数のセンサ画素に亘って行方向に延伸して設けられてもよい。または、垂直遮光膜２２１は、センサ画素２の各々を互いに離隔するように、センサ画素２の全周に亘って設けられてもよい。
水平遮光膜２２３は、光電変換部１０１と、第１転送トランジスタ１１１、バッファ部１０３、排出トランジスタ１１３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、浮遊拡散部１０７、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９とを離隔するように、半導体基板２００の面内方向に延伸する平板形状にて設けられる。
具体的には、水平遮光膜２２３は、光電変換部１０１の上面に、開口部１３５を除いて、センサ画素２の全面に亘って設けられる。水平遮光膜２２３は、光電変換部１０１に入射した光がさらに半導体基板２００の奥側に存在する電荷保持部１０５等に入射することを防止することができる。
具体的には、光電変換部１０１に積層された電荷保持部１０５では、半導体基板２００に設けられた他の領域との界面でＰＮ接合が形成されることがある。そのため、半導体基板２００の裏面側から入射した光が電荷保持部１０５に到達した場合、電荷保持部１０５にて電荷を生成し、画素信号に対するノイズとなる可能性がある。水平遮光膜２２３は、光電変換部１０１を透過した光を遮蔽することで、画素信号のノイズとなる電荷が電荷保持部１０５にて発生することを防止することができる。
垂直遮光膜２２１、及び水平遮光膜２２３は、例えば、遮光性を有する金属、合金、金属窒化物、又はシリサイドを含む材料にて構成され得る。例えば、垂直遮光膜２２１、及び水平遮光膜２２３は、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、イリジウム（Ｉｒ）、白金イリジウム（ＰｔＩｒ）、窒化チタン（ＴｉＮ）、又はタングステンシリサイド（ＷＳ）などにて構成されてもよい。ただし、垂直遮光膜２２１、及び水平遮光膜２２３は、遮光性を有していれば、上述した以外の材料にて構成されてもよい。
なお、垂直遮光膜２２１、及び水平遮光膜２２３の周囲には、Ｐ＋型領域２２２が設けられる。Ｐ＋型領域２２２は、Ｐ型領域２１２よりもＰ型不純物の濃度が高い領域であり、垂直遮光膜２２１、及び水平遮光膜２２３を覆うように設けられる。Ｐ＋型領域２２２は、垂直遮光膜２２１、及び水平遮光膜２２３と、半導体基板２００との界面に生じる欠陥に起因して暗電流が発生することを防止することができる。
また、水平遮光膜２２３には、半導体基板２００の厚み方向に延伸する縦型ゲート電極１３１をＮ型領域２１１に挿入するために、開口部１３５が設けられる。
縦型ゲート電極１３１は、第１転送トランジスタ１１１のゲート電極であり、光電変換部１０１のＮ型領域２１１に蓄積された電荷をバッファ部１０３に転送するために設けられる。具体的には、第１転送トランジスタ１１１は、開口部１３５を通って半導体基板２００の厚み方向に延伸する縦型ゲート電極１３１の一端の近傍のＮ型領域２１１をソースとし、縦型ゲート電極１３１の半導体基板２００の表面側の他端の近傍のバッファ部１０３をドレインとする縦型トランジスタとして設けられる。第１転送トランジスタ１１１では、ソースのＮ型領域２１１からドレインのバッファ部１０３まで半導体基板２００の厚み方向にチャネルが形成される。これにより、第１転送トランジスタ１１１は、半導体基板２００の内部に設けられた光電変換部１０１から、半導体基板２００の表面側に存在するバッファ部１０３に電荷を取り出すことができる。
開口部１３５の両側には、開口部１３５を挟むようにストッパ層１３３が設けられる。ストッパ層１３３は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、又は酸窒化シリコン（ＳｉＯＮ）などで形成することができる。ストッパ層１３３を形成することによって、撮像装置１では、開口部１３５をより容易に形成することができるようになる。
例えば、水平遮光膜２２３、及び垂直遮光膜２２１は、以下の方法で形成することができる。まず、垂直遮光膜２２１を形成するための開口を半導体基板２００の厚み方向に形成する。続いて、半導体基板２００の厚み方向に形成した開口から半導体基板２００の面内方向に、水平遮光膜２２３を形成するための開口を異方性エッチングによって形成する。その後、遮光性を有する材料にて半導体基板２００の厚み方向、及び面内方向の各々に形成された開口を埋め込むことで、水平遮光膜２２３、及び垂直遮光膜２２１を形成することができる。
このとき、ストッパ層１３３は、半導体基板２００の面内方向に行われる異方性エッチングの停止層として機能する。したがって、垂直遮光膜２２１と平行に形成されたストッパ層１３３で挟まれた領域の半導体基板２００は、半導体基板２００の面内方向に行われる異方性エッチングにてエッチングされずに残存する。このため、撮像装置１は、垂直遮光膜２２１と平行に形成されたストッパ層１３３の間の領域に、水平遮光膜２２３の開口部１３５を形成することができる。
本実施形態に係る撮像装置１では、開口部１３５に複数の縦型ゲート電極１３１を設けることによって、電荷保持部１０５への遮光性を維持しつつ、光電変換部１０１から電荷保持部１０５への電荷転送の効率を向上させることができる。
例えば、別の開口部１３５に縦型ゲート電極１３１をそれぞれ形成した場合、開口部１３５の間には、開口部１３５を互いに離隔する水平遮光膜２２３が形成されることになる。一方、同じ開口部１３５に複数の縦型ゲート電極１３１を形成した場合、開口部１３５を互いに離隔する水平遮光膜２２３を省略することで、複数の縦型ゲート電極１３１を互いにより接近させることができる。これによれば、本実施形態に係る撮像装置１では、複数の縦型ゲート電極１３１全体での電荷の転送効率をより高めることができる。したがって、本実施形態に係る撮像装置１では、開口部１３５の面積を拡大せずとも光電変換部１０１から電荷保持部１０５への電荷転送の効率を向上させることができる。
また、本実施形態に係る撮像装置１によれば、開口部１３５を互いに離隔する水平遮光膜２２３を省略することができるため、センサ画素２の面積効率を向上させることができる。さらに、本実施形態に係る撮像装置１によれば、開口部１３５を互いに離隔する水平遮光膜２２３を形成する製造プロセスを省略することができるため、撮像装置１の製造プロセスを効率化することができる。
なお、図３及び４では、１つの開口部１３５に２つの縦型ゲート電極１３１が設けられている例を示したが、本実施形態は、かかる例示に限定されない。例えば、開口部１３５に設けられる縦型ゲート電極１３１の数及び形状は、特に限定されない。また、少なくとも１つの開口部１３５に複数の縦型ゲート電極１３１が設けられていれば、センサ画素２には、複数の開口部１３５が設けられていてもよい。
バッファ部１０３は、第１転送トランジスタ１１１の縦型ゲート電極１３１の近傍に設けられたＮ型領域である。バッファ部１０３には、光電変換部１０１のＮ型領域２１１から第１転送トランジスタ１１１のチャネルを介して電荷が転送される。
第２転送トランジスタ１１５は、プレーナ型の電界効果トランジスタとして設けられる。第２転送トランジスタ１１５のゲート電極は、電荷保持部１０５に対応する領域の半導体基板２００上にゲート絶縁膜２５１を介して設けられる。第２転送トランジスタ１１５は、バッファ部１０３から電荷保持部１０５に電荷を転送する。
電荷保持部１０５は、光電変換部１０１と積層して半導体基板２００に設けられたＮ型領域である。電荷保持部１０５は、バッファ部１０３と同様に、光電変換部１０１のＮ型領域２１１よりもＮ型不純物の濃度が高い領域として設けられる。電荷保持部１０５には、第２転送トランジスタ１１５によってバッファ部１０３から電荷が転送される。
また、電荷保持部１０５の半導体基板２００の表面側には、Ｐ＋型領域２１８がさらに設けられる。Ｐ＋型領域２１８は、Ｐ型領域２１２よりもＰ型不純物の濃度が高い領域である。Ｐ＋型領域２１８は、半導体基板２００と、半導体基板２００に積層されるゲート絶縁膜２５１との界面で発生する欠陥により、暗電流が発生することを防止することができる。すなわち、Ｐ＋型領域２１８は、Ｐ＋型領域２２２と同様に、異種の材料の界面に生じる欠陥によって暗電流が発生することを防止することができる。
第３転送トランジスタ１１７は、縦型の電界効果トランジスタとして設けられる。第３転送トランジスタ１１７のゲート電極は、半導体基板２００の厚み方向に延伸して電荷保持部１０５に挿入されるように設けられる。第３転送トランジスタ１１７は、電荷保持部１０５に一時保持された電荷を浮遊拡散部１０７に転送するために設けられる。
第３転送トランジスタ１１７は、半導体基板２００の厚み方向に延伸するゲート電極の一端の周囲の電荷保持部１０５がソースとなり、半導体基板２００の表面側のゲート電極の他端の周囲の活性化領域１４７がドレインとなる縦型トランジスタとして設けられる。第３転送トランジスタ１１７では、ソースの電荷保持部１０５からドレインの活性化領域１４７まで半導体基板２００の厚み方向にチャネルが形成される。これにより、第３転送トランジスタ１１７は、半導体基板２００の表面に露出していない電荷保持部１０５に一時保持された電荷を浮遊拡散部１０７に転送することができる。
第１転送トランジスタ１１１、バッファ部１０３、第２転送トランジスタ１１５、電荷保持部１０５、及び第３転送トランジスタ１１７は、活性化領域１４７に沿って半導体基板２００の面内の一方向に順次配列されて設けられてもよい。
浮遊拡散部１０７は、電荷保持部１０５の近傍の活性化領域１４７から低抵抗領域２１９、コンタクト１４１、及び図示しない上層配線を介して増幅トランジスタ１２１のゲート電極に接続するまでの等電位の領域に設けられる。低抵抗領域２１９は、コンタクト１４１と半導体基板２００との接触抵抗を低減させる領域であり、例えば、シリサイド、又は高濃度のＮ＋型領域として設けられる。コンタクト１４１は、活性化領域１４７と図示しない上層配線とを電気的に接続する貫通配線であり、金属、合金、又は金属窒化物などで形成することができる。
増幅トランジスタ１２１は、半導体基板２００の表面側にプレーナ型の電界効果トランジスタとして設けられる。増幅トランジスタ１２１のゲート電極には、図示しない上層配線を介して浮遊拡散部１０７が電気的に接続される。また、増幅トランジスタ１２１のドレインは、コンタクト１４３、及び図示しない上層配線を介して電源ＶＤＤに電気的に接続される。さらに、増幅トランジスタ１２１のソースは、活性化領域１４７を介して選択トランジスタ１２３のドレインと電気的に接続される。
選択トランジスタ１２３は、半導体基板２００の表面側にプレーナ型の電界効果トランジスタとして設けられる。選択トランジスタ１２３のドレインは、活性化領域１４７を介して増幅トランジスタ１２１のソースと電気的に接続される。また、選択トランジスタ１２３のソースは、コンタクト１４５、及び図示しない上層配線を介して垂直信号線ＶＳＬと電気的に接続される。
リセットトランジスタ１１９は、半導体基板２００の表面側にプレーナ型の電界効果トランジスタとして設けられる。リセットトランジスタ１１９のドレインは、コンタクト１４３、及び図示しない上層配線を介して電源ＶＤＤに電気的に接続される。さらに、リセットトランジスタ１１９のソースは、活性化領域１４７を介して浮遊拡散部１０７と電気的に接続される。
排出トランジスタ１１３は、半導体基板２００の表面側にプレーナ型の電界効果トランジスタとして設けられる。排出トランジスタ１１３のドレインは、コンタクト１３９、及び図示しない上層配線を介して電源ＶＤＤに電気的に接続される。さらに、排出トランジスタ１１３のソースは、活性化領域１４７を介してバッファ部１０３と電気的に接続される。
このような構成のセンサ画素２によれば、水平遮光膜２２３に設けられた開口部１３５に複数の縦型ゲート電極１３１を形成することで、光電変換部１０１から電荷保持部１０５への転送特性を開口部１３５の大きさに対して効率的に高めることができる。また、センサ画素２では、縦型ゲート電極１３１を複数形成することによる開口部１３５の面積増加を抑制することができるため、センサ画素２のレイアウト自由度を向上させることができる。さらに、センサ画素２では、開口部１３５を有する水平遮光膜２２３をより単純な構造で形成することができるため、水平遮光膜２２３の形成プロセスの難度を低下させることができる。
＜２．第２の実施形態＞
（２．１．回路構成）
続いて、図５を参照して、本開示の第２の実施形態に係るセンサ画素の回路構成について説明する。図５は、本実施形態に係るセンサ画素が備える画素回路の等価回路図である。
図５に示すように、センサ画素が備える画素回路は、例えば、光電変換部（ＰＤ）１０１と、第１転送トランジスタ（ＴＲＺ）１１１と、バッファ部（Ｂｕｆｆｅｒ）１０３と、排出トランジスタ（ＯＦＧ）１１３と、第２転送トランジスタ（ＴＲＸ）１１５と、電荷保持部（ＭＥＭ）１０５と、第３転送トランジスタ（ＴＲＧ）１１７と、浮遊拡散部（ＦＤ）１０７と、リセットトランジスタ（ＲＳＴ）１１９と、増幅トランジスタ（ＡＭＰ）１２１と、選択トランジスタ（ＳＥＬ）１２３とを含むように構成される。
第２の実施形態に係るセンサ画素は、第１の実施形態に係るセンサ画素と比較して、排出トランジスタ１１３がバッファ部１０３ではなく光電変換部１０１に電気的に接続されている点が異なる。排出トランジスタ１１３以外の他の構成については、第２の実施形態と第１の実施形態とで実質的に同じであるのでここでの説明は省略する。
第２の実施形態では、排出トランジスタ１１３は、例えば、ドレインが電源ＶＤＤに電気的に接続され、ソースが光電変換部１０１に電気的に接続されたＮ型のＭＯＳ−ＦＥＴである。排出トランジスタ１１３は、半導体基板２００の内部の光電変換部１０１にゲート電極が挿入された縦型トランジスタとして構成され、ゲート電極に印加される駆動信号に応じて、光電変換部１０１の電気的な状態を初期化（リセット）する。具体的には、排出トランジスタ１１３がオン状態（導通状態）となった場合、光電変換部１０１に蓄積された電荷は、電源ＶＤＤに排出され、光電変換部１０１の電位は、電源ＶＤＤの電位にリセットされる。これによれば、排出トランジスタ１１３は、第１転送トランジスタ１１１を介さずに直接、光電変換部１０１から電荷を電源ＶＤＤに排出することができる。
本実施形態では、水平遮光膜２２３に設けた開口部１３５に形成される複数の縦型ゲート電極１３１は、異なる縦型トランジスタのゲート電極であってもよい。これによれば、第１転送トランジスタ１１１の縦型ゲート電極、及び排出トランジスタ１１３の縦型ゲート電極を同じ開口部１３５に形成することが可能になる。したがって、本実施形態に係る撮像装置では、開口部１３５の拡大を抑制しつつ、排出トランジスタ１１３による光電変換部１０１からの電荷排出能力を高めることができる。
（２．２．画素構成）
次に、図６及び図７を参照して、本実施形態に係るセンサ画素の平面構成、及び断面構成について具体的に説明する。図６は、センサ画素２Ａが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。図７は、図６の切断線Ｂ−ＢＢでセンサ画素２Ａを切断した断面を示す縦断面図である。
図６及び図７に示すように、センサ画素２Ａでは、半導体基板２００の内部に、光電変換部１０１が設けられ、半導体基板２００の表面側に、導電型不純物が導入された活性化領域１４７が設けられる。半導体基板２００の活性化領域１４７には、それぞれ第１転送トランジスタ１１１、バッファ部１０３、排出トランジスタ１１３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、浮遊拡散部１０７、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９が設けられる。
第２の実施形態に係るセンサ画素２Ａは、第１の実施形態に係るセンサ画素２に対して、排出トランジスタ１１３の構成、及び形成位置が異なる。具体的には、センサ画素２Ａは、センサ画素２に対して、排出トランジスタ１１３が光電変換部１０１と電気的に接続する縦型トランジスタとして設けられる点が異なる。
縦型ゲート電極１３１Ｚは、第１転送トランジスタ１１１のゲート電極であり、光電変換部１０１のＮ型領域２１１に蓄積された電荷をバッファ部１０３に転送するために設けられる。具体的には、縦型ゲート電極１３１Ｚは、開口部１３５を通って半導体基板２００の厚み方向に延伸し、光電変換部１０１のＮ型領域２１１に挿入するように設けられる。
一方、縦型ゲート電極１３１ＯＦは、排出トランジスタ１１３のゲート電極であり、光電変換部１０１のＮ型領域２１１に蓄積された電荷を電源ＶＤＤに排出するために設けられる。具体的には、縦型ゲート電極１３１ＯＦは、開口部１３５を通って半導体基板２００の厚み方向に延伸し、光電変換部１０１のＮ型領域２１１に挿入するように設けられる。
排出トランジスタ１１３は、ドレインが電源ＶＤＤに電気的に接続され、ソースが光電変換部１０１に電気的に接続された縦型トランジスタとして設けられる。具体的には、排出トランジスタ１１３は、開口部１３５を通って半導体基板２００の厚み方向に延伸する縦型ゲート電極１３１ＯＦの一端の近傍のＮ型領域２１１をソースとし、縦型ゲート電極１３１ＯＦの半導体基板２００の表面側の他端の近傍の低抵抗領域２１９をドレインとする縦型トランジスタとして設けられる。なお、低抵抗領域２１９は、シリサイド、又は高濃度のＮ＋型領域であり、コンタクト１３９、及び図示しない上層配線を介して電源ＶＤＤと電気的に接続される。これにより、排出トランジスタ１１３では、ソースのＮ型領域２１１からドレインの低抵抗領域２１９まで半導体基板２００の厚み方向にチャネルが形成される。
本実施形態にて示すように、開口部１３５に設けられる複数の縦型ゲート電極１３１Ｚ、１３１ＯＦは、それぞれ異なる縦型トランジスタ（すなわち、第１転送トランジスタ１１１、及び排出トランジスタ１１３）のゲート電極であってもよい。これによれば、本実施形態に係る撮像装置では、縦型ゲート電極１３１Ｚ、１３１ＯＦを同一の開口部１３５に形成することによって、開口部１３５の拡大を抑制しつつ、光電変換部１０１からの電荷の転送特性を向上させることが可能である。
＜３．第３の実施形態＞
次に、図８Ａ及び図８Ｂを参照して、本開示の第３の実施形態に係るセンサ画素について説明する。図８Ａは、本実施形態に係るセンサ画素が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の一例を示す平面図である。図８Ｂは、本実施形態に係るセンサ画素が設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の他の例を示す平面図である。
第３の実施形態に係るセンサ画素は、第１の実施形態に係るセンサ画素と比較して、隣接するセンサ画素の縦型ゲート電極が開口部１３５にさらに形成される点が異なる。
図８Ａに示すように、例えば、水平遮光膜２２３は、２つのセンサ画素２−１、２−２に亘って連続して設けられてもよい。このとき、水平遮光膜２２３の開口部１３５は、２つのセンサ画素２−１、２−２に亘って連続して設けられ、２つのセンサ画素２−１、２−２の各々の第１転送トランジスタ１１１の縦型ゲート電極１３１は、該開口部１３５を通るように設けられてもよい。
また、図８Ｂに示すように、例えば、水平遮光膜２２３は、４つのセンサ画素２−１、２−２、２−３、２−４に亘って連続して設けられてもよい。このとき、水平遮光膜２２３の開口部１３５は、４つのセンサ画素２−１、２−２、２−３、２−４に亘って連続して設けられ、２つのセンサ画素２−１、２−２、２−３、２−４の各々の第１転送トランジスタ１１１の縦型ゲート電極１３１は、該開口部１３５を通るように設けられてもよい。
本実施形態にて示すように、開口部１３５に設けられる複数の縦型ゲート電極１３１は、異なるセンサ画素の縦型トランジスタのゲート電極であってもよい。これによれば、本実施形態に係る撮像装置では、異なるセンサ画素の縦型ゲート電極１３１を同一の開口部１３５に形成することによって、開口部１３５の拡大を抑制しつつ、光電変換部１０１からの電荷の転送特性を向上させることが可能である。
＜４．第４の実施形態＞
続いて、図９を参照して、本開示の第４の実施形態に係る撮センサ画素について説明する。図９は、本実施形態に係るセンサ画素２Ｂが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置の一例を示す平面図である。
第４の実施形態に係るセンサ画素２Ｂは、第１の実施形態に係るセンサ画素２と比較して、光電変換部１０１から増幅トランジスタ１２１のゲート電極までの電荷の転送経路が複数設けられる点が異なる。
図９に示すように、例えば、光電変換部１０１には、第１転送トランジスタ（ＴＲＺ１）１１１Ａの縦型ゲート電極１３１Ａが挿入される。光電変換部１０１に蓄積された電荷は、例えば、第１転送トランジスタ（ＴＲＺ１）１１１Ａによって第１バッファ部（図示せず）に転送される。第１バッファ部に転送された電荷は、第２転送トランジスタ（ＴＲＸ１）１１５Ａによって、第１バッファ部から第１電荷保持部（図示せず）に転送されたのち、第１電荷保持部にて一時保持される。第１電荷保持部にて一時保持された電荷は、第３転送トランジスタ（ＴＲＧ１）１１７Ａを介して第１浮遊拡散部（図示せず）に転送される。第１浮遊拡散部は、コンタクト１４１Ａ、及び図示しない上層配線を介して増幅トランジスタ１２１のゲート電極と電気的に接続されており、第１浮遊拡散部に蓄積された電荷量に応じて、増幅トランジスタ１２１の出力を制御することができる。
また、光電変換部１０１には、第１転送トランジスタ（ＴＲＺ２）１１１Ｂの縦型ゲート電極１３１Ｂが挿入される。光電変換部１０１に蓄積された電荷は、例えば、第１転送トランジスタ（ＴＲＺ２）１１１Ｂによって第２バッファ部（図示せず）に転送される。第２バッファ部に転送された電荷は、第２転送トランジスタ（ＴＲＸ２）１１５Ｂによって、第２バッファ部から第２電荷保持部（図示せず）に転送されたのち、第２電荷保持部にて一時保持される。第２電荷保持部にて一時保持された電荷は、第３転送トランジスタ（ＴＲＧ２）１１７Ｂを介して第２浮遊拡散部（図示せず）に転送される。第２浮遊拡散部は、コンタクト１４１Ｂ、及び図示しない上層配線を介して増幅トランジスタ１２１のゲート電極と電気的に接続されており、第２浮遊拡散部に蓄積された電荷量に応じて、増幅トランジスタ１２１の出力を制御することができる。
さらに、光電変換部１０１には、排出トランジスタ１１３の縦型ゲート電極１３２が挿入される。すなわち、排出トランジスタ１１３は、光電変換部１０１から直接電荷を排出する縦型トランジスタとして設けられる。排出トランジスタ１１３の縦型ゲート電極１３２は、第１転送トランジスタ１１１Ａ、１１１Ｂの縦型ゲート電極１３１Ａ、１３１Ｂが設けられた開口部１３５に設けられてもよい。この構成によれば、排出トランジスタ１１３は、開口部１３５の拡大を抑制することで、面積効率をより向上させることができる。
第４の実施形態に係るセンサ画素２Ｂでは、第１転送トランジスタ１１１、バッファ部１０３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、及び浮遊拡散部１０７が複数設けられ、光電変換部１０１から増幅トランジスタ１２１のゲート電極までの電荷の転送経路が複数設けられる。
このような構成によれば、光電変換部１０１に蓄積された電荷を複数の電荷保持部１０５のいずれに転送するのかを時間ごとに選択することが可能となる。このようなセンサ画素２Ｂは、例えば、ＴｏＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）センサとして用いることが可能である。
光電変換部１０１から増幅トランジスタ１２１のゲート電極までの電荷の転送経路は、遅延時間等を同一にするために対称に設けられてもよい。例えば、光電変換部１０１から増幅トランジスタ１２１のゲート電極までの電荷の転送経路が２つである場合、それぞれの転送経路を形成する第１転送トランジスタ１１１、バッファ部１０３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、及び浮遊拡散部１０７は、互いに線対称となるように配置されてもよい。
本実施形態にて示すように、水平遮光膜２２３の開口部１３５には、異なる転送経路を構成する第１転送トランジスタ１１１Ａ、１１１Ｂの縦型ゲート電極１３１Ａ、１３１Ｂが設けられてもよい。これによれば、本実施形態に係る撮像装置では、異なる転送経路を構成する縦型ゲート電極１３１Ａ、１３１Ｂを同一の開口部１３５に形成することによって、開口部１３５の拡大を抑制しつつ、ＴｏＦセンサに適したセンサ画素２Ｂを構成することが可能である。
＜５．第５の実施形態＞
次に、図１０及び図１１を参照して、本開示の第５の実施形態に係るセンサ画素の平面構成、及び断面構成について説明する。図１０は、センサ画素２Ｃが設けられた半導体基板２００の一主面を平面視した場合の各構成の配置を示す平面図である。図１１は、センサ画素２Ｃを半導体基板２００の厚み方向に切断した断面を示す縦断面図である。
図１０及び図１１に示すように、センサ画素２Ｃでは、半導体基板２００の内部に、光電変換部１０１が設けられ、半導体基板２００の表面側に、導電型不純物が導入された活性化領域１４７が設けられる。半導体基板２００の活性化領域１４７には、それぞれ第１転送トランジスタ１１１、バッファ部１０３、排出トランジスタ１１３、第２転送トランジスタ１１５、電荷保持部１０５、第３転送トランジスタ１１７、及び浮遊拡散部１０７が設けられる。さらに、半導体基板２００の表面側には、層間絶縁膜２５０が積層され、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９を含む回路基板３０が層間絶縁膜２５０に貼り合わせられる。
第５の実施形態に係るセンサ画素２Ｃは、第１の実施形態に係るセンサ画素２と比較して、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９が半導体基板２００と貼り合わせられる回路基板３０に設けられる点が異なる。
具体的には、回路基板３０は、シリコン基板等の基板３１０に配線層３５０を積層することで構成される。基板３１０には、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９が設けられ、配線層３５０には、増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９の各種電極を互いに電気的に接続する配線３２０が設けられる。配線層３５０は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、又は酸窒化シリコン（ＳｉＯＮ）からなる絶縁層の内部に各種金属又は合金からなる配線３２０を三次元的に配置することで構成される。
また、回路基板３０は、配線層３５０と層間絶縁膜２５０とが対向するように半導体基板２００と貼り合わせられる。配線層３５０に含まれる配線３２０と、層間絶縁膜２５０に含まれる配線とは、例えば、配線層３５０と層間絶縁膜２５０との貼り合わせ面に露出する電極を互いに接合した電極接合構造３２１によって電気的に接続される。
本実施形態にて示すように、センサ画素２Ｃの画素回路のうち、浮遊拡散部１０７より後段の回路は、半導体基板２００以外の基板に設けられてもよい。具体的には、第３転送トランジスタ１１７以降の信号処理に係る増幅トランジスタ１２１、選択トランジスタ１２３、及びリセットトランジスタ１１９は、半導体基板２００に貼り合わせられる回路基板３０に設けられてもよい。
これによれば、センサ画素２Ｃは、バッファ部１０３、及び電荷保持部１０５の半導体基板２００における占有面積を増加させることができるため、バッファ部１０３、及び電荷保持部１０５に蓄積可能な電荷量を増加させることができる。したがって、第５の実施形態によれば、センサ画素２Ｃにおける飽和電子を増加させることができる。
＜６．適用例＞
以下では、図１２〜図１８を参照して、本開示の一実施形態に係る撮像装置の適用例について説明する。
（撮像システムへの適用）
まず、図１２及び図１３を参照して、本開示の一実施形態に係る撮像装置の撮像システムへの適用例について説明する。図１２は、本開示の一実施形態に係る撮像装置１を備えた撮像システム９００の概略構成の一例を示すブロック図である。図１３は、撮像システム９００における撮像動作のフローチャートの一例を表す。
図１２に示すように、撮像システム９００は、例えば、デジタルスチルカメラ若しくはビデオカメラ等の撮像装置、又はスマートフォン若しくはタブレット型端末等の携帯端末装置などの電子機器である。
撮像システム９００は、例えば、レンズ群９４１と、シャッタ９４２と、本開示の各実施形態に係る撮像装置１と、ＤＳＰ回路９４３と、フレームメモリ９４４と、表示部９４５と、記憶部９４６と、操作部９４７と、電源部９４８とを備える。撮像システム９００において、撮像装置１、ＤＳＰ回路９４３、フレームメモリ９４４、表示部９４５、記憶部９４６、操作部９４７、及び電源部９４８は、バスライン９４９を介して相互に接続されている。
撮像装置１は、レンズ群９４１、及びシャッタ９４２を通過した入射光に応じた画像データを出力する。ＤＳＰ回路９４３は、撮像装置１から出力される信号（すなわち、画像データ）を処理する信号処理回路である。フレームメモリ９４４は、ＤＳＰ回路９４３により処理された画像データをフレーム単位で一時的に保持する。表示部９４５は、例えば、液晶パネル、又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置であり、撮像装置１で撮像された動画又は静止画を表示する。記憶部９４６は、半導体メモリやハードディスク等の記録媒体を含み、撮像装置１で撮像された動画又は静止画の画像データを記録する。操作部９４７は、ユーザによる操作に基づいて、撮像システム９００が有する各種の機能についての操作指令を出力する。電源部９４８は、撮像装置１、ＤＳＰ回路９４３、フレームメモリ９４４、表示部９４５、記憶部９４６、及び操作部９４７の動作電力を供給する各種電源である。
次に、撮像システム９００における撮像手順について説明する。
図１３に示すように、ユーザは、操作部９４７を操作することにより撮像開始を指示する（Ｓ１０１）。これにより、操作部９４７は、撮像指令を撮像装置１に送信する（Ｓ１０２）。撮像装置１は、撮像指令を受けると、所定の撮像方式での撮像を実行する（Ｓ１０３）。
撮像装置１は、撮像された画像データをＤＳＰ回路９４３に出力する。ここで、画像データとは、センサ画素２の各々の電荷保持部１０５にて一時保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路９４３は、撮像装置１から出力された画像データに所定の信号処理（例えば、ノイズ低減処理など）を行う（Ｓ１０４）。ＤＳＰ回路９４３は、所定の信号処理がなされた画像データをフレームメモリ９４４に保持させる。その後、フレームメモリ９４４は、画像データを記憶部９４６に記憶させる（Ｓ１０５）。このようにして、撮像システム９００における撮像が行われる。
本適用例では、本開示の一実施形態に係る撮像装置１は、撮像システム９００に適用される。本開示に係る技術によれば、電荷保持部１０５に対する遮光性を維持しつつ、光電変換部１０１から電荷保持部１０５への電荷転送の効率を向上させることができる。したがって、本開示に係る技術によれば、グローバルシャッタ方式を実現する撮像システム９００において、より高画質の画像を撮像可能とすることができる。
（撮像システムの使用例）
次に、図１４を参照して、撮像システム９００の使用例について説明する。図１４は、撮像システム９００の使用例を説明する説明図である。
図１４に示すように、本開示の一実施形態に係る撮像装置１を搭載する撮像システム９００は、可視光、赤外光、紫外光、又はＸ線などの光をセンシングする様々な状況において使用され得る。
例えば、撮像システム９００は、鑑賞に供される画像を撮影するデジタルカメラ、又はカメラ機能付きの携帯機器などの装置に使用することができる。
例えば、撮像システム９００は、自動停止等の安全運転、若しくは運転者の状態認識などのために自動車の前方、後方、周囲、若しくは車内を撮影する車載用センサ、走行車両若しくは道路を監視する監視カメラ、又は車両間の距離を測定する測距センサなどの装置に使用することができる。
例えば、撮像システム９００は、ユーザのジェスチャを撮影し、撮影されたジェスチャに従って、テレビ、冷蔵庫、又はエアーコンディショナ等の機器操作を行う装置に使用することができる。
例えば、撮像システム９００は、医療、又はヘルスケアの分野において、内視鏡、又は赤外光の受光による血管撮影を行う装置に使用することができる。
例えば、撮像システム９００は、防犯用途の監視カメラ、又は人物認証用途のカメラなどのセキュリティ装置に使用することができる。
例えば、撮像システム９００は、美容の分野において、肌を撮影する肌測定器、又は頭皮を撮影するマイクロスコープなどに使用することができる。
例えば、撮像システム９００は、スポーツ用途向けのアクションカメラ、又はウェアラブルカメラなどに使用することができる。
例えば、撮像システム９００は、農業、畜産の分野において、畑、作物、又は家畜の状態を監視するためのカメラなどに使用することができる。
（移動体制御システムへの適用）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１６は、撮像部１２０３１の設置位置の例を示す図である。
図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。本開示に係る技術によれば、より高画質の撮影画像を得ることができるため、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
（内視鏡手術システムへの適用）
図１７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１８は、図１７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。本開示に係る技術によれば、撮像部１１４０２が撮像する画像の画質をより向上させることができるため、内視鏡手術システムを使用するユーザの視認性、及び操作性を向上させることができる。
以上、第１〜第５の実施形態を挙げて、本開示にかかる技術を説明した。ただし、本開示にかかる技術は、上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上記の第１〜第５の実施形態は、互いに組み合わせることも可能である。
さらに、各実施形態で説明した構成および動作の全てが本開示の構成および動作として必須であるとは限らない。たとえば、各実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素は、任意の構成要素として理解されるべきである。
本明細書および添付の特許請求の範囲全体で使用される用語は、「限定的でない」用語と解釈されるべきである。例えば、「含む」又は「含まれる」という用語は、「含まれるものとして記載されたものに限定されない」と解釈されるべきである。「有する」という用語は、「有するものとして記載されたものに限定されない」と解釈されるべきである。
本明細書で使用した用語には、単に説明の便宜のために用いたものであって、構成および動作を限定したものではないものが含まれる。たとえば、「右」、「左」、「上」、「下」といった用語は、参照している図面上での方向を示しているにすぎない。また、「内側」、「外側」という用語は、それぞれ、注目要素の中心に向かう方向、注目要素の中心から離れる方向を示す。これらに類似する用語や同様の趣旨の用語についても同様である。
なお、本開示にかかる技術は、以下のような構成を取ることも可能である。以下の構成を備える本開示にかかる技術によれば、光電変換部と、電荷保持部との間に設けられた水平遮光膜の同一の開口に複数の縦型ゲート電極を設けることによって、縦型ゲート電極を増やすことによる開口面積の増加を抑制することができる。よって、本開示にかかる技術は、アナログメモリである電荷保持部への遮光性を維持しつつ、光電変換部から電荷保持部への電荷転送の効率を向上させることが可能となる。本開示にかかる技術が奏する効果は、ここに記載された効果に必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
（１）
半導体基板に設けられる光電変換部と、
前記半導体基板の厚み方向に前記光電変換部と積層して設けられ、前記光電変換部にて光電変換された電荷を保持する電荷保持部と、
前記光電変換部、及び前記電荷保持部の間に設けられ、前記半導体基板の面内方向に延伸する水平遮光膜と、
前記水平遮光膜に設けられた同一の開口をそれぞれ通り、前記半導体基板の厚み方向に前記光電変換部まで延伸する複数の縦型ゲート電極と
を備えた、撮像装置。
（２）
前記電荷を一時保持するバッファ部をさらに備え、
前記電荷保持部は、前記バッファ部を介して、前記光電変換部から前記電荷を転送される、上記（１）に記載の撮像装置。
（３）
前記バッファ部に一時保持された前記電荷を電源に排出する排出トランジスタをさらに備える、上記（２）に記載の撮像装置。
（４）
前記電荷を電気信号へと変換する増幅トランジスタのゲート電極と電気的に接続される浮遊拡散部をさらに備え、
前記浮遊拡散部は、前記電荷保持部から前記電荷を転送される、上記（１）〜（３）のいずれか一項に記載の撮像装置。
（５）
前記増幅トランジスタは、前記半導体基板と貼り合わせられた基板に設けられる、上記（４）に記載の撮像装置。
（６）
前記複数の縦型ゲート電極、及び前記電荷保持部の配列方向と前記半導体基板の面内で直交する方向において、前記水平遮光膜に設けられた開口は、ストッパ層にて挟持される、上記（１）〜（５）のいずれか一項に記載の撮像装置。
（７）
前記複数の縦型ゲート電極は、前記光電変換部から前記電荷保持部に対して前記電荷を取り出す転送トランジスタのゲート電極を含む、上記（１）〜（６）のいずれか一項に記載の撮像装置。
（８）
前記光電変換部に蓄積された前記電荷を電源に排出する排出トランジスタをさらに備え、
前記複数の縦型ゲート電極は、前記排出トランジスタのゲート電極と、前記光電変換部から前記電荷保持部に対して前記電荷を取り出す転送トランジスタのゲート電極とを含む、上記（１）〜（６）のいずれか一項に記載の撮像装置。
（９）
前記複数の縦型ゲート電極は、互いに隣接する複数の画素が備える前記光電変換部の各々から前記電荷をそれぞれ取り出す複数の転送トランジスタのゲート電極を含む、上記（１）〜（６）のいずれか一項に記載の撮像装置。
（１０）
前記電荷保持部は、複数設けられ、
前記複数の縦型ゲート電極は、前記光電変換部から前記複数の電荷保持部の各々に対して前記電荷をそれぞれ取り出す複数の転送トランジスタのゲート電極を含む、上記（１）〜（６）のいずれか一項に記載の撮像装置。
（１１）
前記複数の転送トランジスタのゲート電極の各々の配列方向と前記半導体基板の面内で直交する直線に対して、前記複数の電荷保持部は線対称に配置される、上記（１０）に記載の撮像装置。
（１２）
前記電荷を電気信号へと変換する１つの増幅トランジスタのゲート電極と電気的にそれぞれ接続される複数の浮遊拡散部をさらに備え、
前記複数の浮遊拡散部の各々は、対応する前記複数の電荷保持部の各々から前記電荷を転送される、上記（１１）に記載の撮像装置。
１…撮像装置、２，２Ａ，２Ｂ，２Ｃ…センサ画素、３…画素アレイ部、４…垂直駆動部、５…信号処理部、６…ランプ波モジュール、７…クロックモジュール、８…カラム処理部、９…水平駆動部、１０…システム制御部、１０１…光電変換部、１０３…バッファ部、１０５…電荷保持部、１０７…浮遊拡散部、１１１、１１１Ａ，１１１Ｂ…第１転送トランジスタ、１１３…排出トランジスタ、１１５，１１５Ａ，１１５Ｂ…第２転送トランジスタ、１１７，１１７Ａ，１１７Ｂ…第３転送トランジスタ、１１９…リセットトランジスタ、１２１…増幅トランジスタ、１２３…選択トランジスタ、１３１，１３１ＯＦ，１３１Ｚ，１３１Ａ，１３１Ｂ，１３２…縦型ゲート電極、１３３…ストッパ層、１３５…開口部、１４７…活性化領域、２００…半導体基板、２１１…Ｎ型領域、２１２…Ｐ型領域、２１８，２２２…Ｐ＋型領域、２１９…低抵抗領域、２２１…垂直遮光膜、２２３…水平遮光膜、２５０…層間絶縁膜、２５１…ゲート絶縁膜

Claims (12)

  1. 半導体基板に設けられる光電変換部と、
    前記半導体基板の厚み方向に前記光電変換部と積層して設けられ、前記光電変換部にて光電変換された電荷を保持する電荷保持部と、
    前記光電変換部、及び前記電荷保持部の間に設けられ、前記半導体基板の面内方向に延伸する水平遮光膜と、
    前記水平遮光膜に設けられた同一の開口をそれぞれ通り、前記半導体基板の厚み方向に前記光電変換部まで延伸する複数の縦型ゲート電極と
    を備えた、撮像装置。
  2. 前記電荷を一時保持するバッファ部をさらに備え、
    前記電荷保持部は、前記バッファ部を介して、前記光電変換部から前記電荷を転送される、請求項１に記載の撮像装置。
  3. 前記バッファ部に一時保持された前記電荷を電源に排出する排出トランジスタをさらに備える、請求項２に記載の撮像装置。
  4. 前記電荷を電気信号へと変換する増幅トランジスタのゲート電極と電気的に接続される浮遊拡散部をさらに備え、
    前記浮遊拡散部は、前記電荷保持部から前記電荷を転送される、請求項１に記載の撮像装置。
  5. 前記増幅トランジスタは、前記半導体基板と貼り合わせられた基板に設けられる、請求項４に記載の撮像装置。
  6. 前記複数の縦型ゲート電極、及び前記電荷保持部の配列方向と前記半導体基板の面内で直交する方向において、前記水平遮光膜に設けられた開口は、ストッパ層にて挟持される、請求項１に記載の撮像装置。
  7. 前記複数の縦型ゲート電極は、前記光電変換部から前記電荷保持部に対して前記電荷を取り出す転送トランジスタのゲート電極を含む、請求項１に記載の撮像装置。
  8. 前記光電変換部に蓄積された前記電荷を電源に排出する排出トランジスタをさらに備え、
    前記複数の縦型ゲート電極は、前記排出トランジスタのゲート電極と、前記光電変換部から前記電荷保持部に対して前記電荷を取り出す転送トランジスタのゲート電極とを含む、請求項１に記載の撮像装置。
  9. 前記複数の縦型ゲート電極は、互いに隣接する複数の画素が備える前記光電変換部の各々から前記電荷をそれぞれ取り出す複数の転送トランジスタのゲート電極を含む、請求項１に記載の撮像装置。
  10. 前記電荷保持部は、複数設けられ、
    前記複数の縦型ゲート電極は、前記光電変換部から前記複数の電荷保持部の各々に対して前記電荷をそれぞれ取り出す複数の転送トランジスタのゲート電極を含む、請求項１に記載の撮像装置。
  11. 前記複数の転送トランジスタのゲート電極の各々の配列方向と前記半導体基板の面内で直交する直線に対して、前記複数の電荷保持部は線対称に配置される、請求項１０に記載の撮像装置。
  12. 前記電荷を電気信号へと変換する１つの増幅トランジスタのゲート電極と電気的にそれぞれ接続される複数の浮遊拡散部をさらに備え、
    前記複数の浮遊拡散部の各々は、対応する前記複数の電荷保持部の各々から前記電荷を転送される、請求項１０に記載の撮像装置。
JP2019160598A 2019-09-03 2019-09-03 撮像装置 Pending JP2021040048A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019160598A JP2021040048A (ja) 2019-09-03 2019-09-03 撮像装置
PCT/JP2020/017535 WO2021044667A1 (en) 2019-09-03 2020-04-23 Imaging device
US17/636,427 US12211866B2 (en) 2019-09-03 2020-04-23 Imaging device
CN202080041495.6A CN113906566A (zh) 2019-09-03 2020-04-23 摄像装置
KR1020227005442A KR20220054796A (ko) 2019-09-03 2020-04-23 촬상 장치
EP20726573.7A EP4026167A1 (en) 2019-09-03 2020-04-23 Imaging device
TW109115566A TW202111940A (zh) 2019-09-03 2020-05-11 成像裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019160598A JP2021040048A (ja) 2019-09-03 2019-09-03 撮像装置

Publications (1)

Publication Number Publication Date
JP2021040048A true JP2021040048A (ja) 2021-03-11

Family

ID=70740733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019160598A Pending JP2021040048A (ja) 2019-09-03 2019-09-03 撮像装置

Country Status (7)

Country Link
US (1) US12211866B2 (ja)
EP (1) EP4026167A1 (ja)
JP (1) JP2021040048A (ja)
KR (1) KR20220054796A (ja)
CN (1) CN113906566A (ja)
TW (1) TW202111940A (ja)
WO (1) WO2021044667A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209427A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置
EP4358143A4 (en) * 2021-06-15 2024-09-04 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONIC DEVICE
WO2025158884A1 (ja) * 2024-01-22 2025-07-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095468A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ
US20170373106A1 (en) * 2013-03-06 2017-12-28 Apple Inc. Methods for Transferring Charge in an Image Sensor
JP2018147975A (ja) * 2017-03-03 2018-09-20 ソニー株式会社 撮像素子
JP2018148039A (ja) * 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
WO2019131965A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
TWI467751B (zh) 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP5573978B2 (ja) * 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法
JP6215246B2 (ja) 2014-05-16 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170373106A1 (en) * 2013-03-06 2017-12-28 Apple Inc. Methods for Transferring Charge in an Image Sensor
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ
JP2015095468A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2018147975A (ja) * 2017-03-03 2018-09-20 ソニー株式会社 撮像素子
JP2018148039A (ja) * 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
WO2019131965A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209427A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
EP4358143A4 (en) * 2021-06-15 2024-09-04 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONIC DEVICE
US12538044B2 (en) 2021-06-15 2026-01-27 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus with multiple charge storage regions
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置
WO2025158884A1 (ja) * 2024-01-22 2025-07-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
EP4026167A1 (en) 2022-07-13
TW202111940A (zh) 2021-03-16
CN113906566A (zh) 2022-01-07
US20220278153A1 (en) 2022-09-01
US12211866B2 (en) 2025-01-28
WO2021044667A1 (en) 2021-03-11
KR20220054796A (ko) 2022-05-03

Similar Documents

Publication Publication Date Title
KR102805549B1 (ko) 촬상 소자 및 반도체 소자
JP7270616B2 (ja) 固体撮像素子および固体撮像装置
JPWO2019102887A1 (ja) 固体撮像素子および電子機器
CN110431668B (zh) 固态摄像装置和电子设备
WO2021106732A1 (ja) 撮像装置および電子機器
JP7558164B2 (ja) 固体撮像素子、固体撮像素子の製造方法
JP7054639B2 (ja) 受光素子および電子機器
WO2020026856A1 (ja) 撮像装置および電子機器
US12211866B2 (en) Imaging device
WO2022009627A1 (ja) 固体撮像装置および電子機器
US20240038807A1 (en) Solid-state imaging device
TW202139447A (zh) 攝像裝置
US12324257B2 (en) Imaging device and electronic device
CN116686077A (zh) 光电转换元件及电子设备
WO2019176303A1 (ja) 撮像装置駆動回路および撮像装置
US20230005993A1 (en) Solid-state imaging element
US20220311943A1 (en) Imaging element and imaging apparatus
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
JP2019134229A (ja) 撮像素子および撮像装置
KR102916770B1 (ko) 촬상 장치 및 전자 기기
EP4564433A1 (en) Solid-state imaging device and method for manufacturing same
TW202433734A (zh) 半導體裝置及電子機器
CN120266602A (zh) 固态成像装置
CN119498036A (zh) 成像元件和电子装置
JP2022016469A (ja) 固体撮像装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240729

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20241101