JP2020188167A - 半導体装置 - Google Patents

Abstract

【課題】 三以上の導電板が積層された半導体装置において、それらの導電板に生じる不均一な熱膨張を抑制する。
【解決手段】 半導体装置は、積層配置された上側導電板、中間導電板及び下側導電板と、上側導電板と中間導電板との間に位置しており、上側導電板と中間導電板とのそれぞれに電気的に接続された第１半導体素子と、中間導電板と下側導電板との間に位置しており、中間導電板と下側導電板とのそれぞれに電気的に接続された第２半導体素子とを備える。そして、中間導電板の面内方向における線膨張係数は、上側導電板の面内方向における線膨張係数及び下側導電板の面内方向における線膨張係数よりも小さい。
【選択図】図３

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１に、半導体装置が開示されている。この半導体装置は、積層配置された上側導電板、中間導電板及び下側導電板と、上側導電板と中間導電板との間に位置する第１半導体素子と、中間導電板と下側導電板との間に位置する第２半導体素子とを備える。

特開２０１６−３６０４７号公報

上記した半導体装置では、第１半導体素子及び第２半導体素子のそれぞれが、通電によって発熱する。第１半導体素子及び第２半導体素子が発熱すると、それらに隣接する三つの導電板の温度も上昇して、各々の導電板には熱膨張が生じる。特に、第１半導体素子と第２半導体素子との間に位置する中間導電板は、上側導電板及び下側導電板よりも高温となりやすく、比較的に大きく熱膨張する傾向がある。このような不均一な熱膨張は、半導体装置内に生じる歪を局所的に増大させることがあり、例えば半導体装置の耐久性を低下させるおそれがある。

本明細書は、三以上の導電板が積層された半導体装置において、それらの導電板に生じる不均一な熱膨張を抑制し得る技術を提供する。

本明細書が開示する半導体装置は、積層配置された上側導電板、中間導電板及び下側導電板と、上側導電板と中間導電板との間に位置しており、上側導電板と中間導電板とのそれぞれに電気的に接続された第１半導体素子と、中間導電板と下側導電板との間に位置しており、中間導電板と下側導電板とのそれぞれに電気的に接続された第２半導体素子とを備える。そして、中間導電板の面内方向における線膨張係数は、上側導電板の面内方向における線膨張係数及び下側導電板の面内方向における線膨張係数よりも小さい。

上記した半導体装置では、中間導電板の線膨張係数が、上側導電板の線膨張係数及び下側導電板の線膨張係数よりも小さい。従って、中間導電板の温度が、上側導電板の温度及び下側導電板の温度よりも高温となったときでも、三つの導電板に不均一な熱膨張が生じることを抑制することができる。

ここで、上側導電板の面内方向における線膨張係数とは、上側導電板に対して平行な方向（即ち、上側導電板の法線に対して垂直な方向）における上側導電板の線膨張係数を意味する。中間導電板の面内方向における線膨張係数及び下側導電板の面内方向における線膨張係数についても同様である。上側導電板、中間導電板及び下側導電板の各面内方向は互いに平行であり、それらの三つの導電板は、それらの面内方向に対して垂直は方向に積層配置されている。

実施例１の半導体装置１０の外観を示す。 図１中のＩＩ−ＩＩ線における断面図を示す。 図１中のＩＩＩ−ＩＩＩ線における断面図を示す。 実施例１の半導体装置１０の回路構造を示す。 一変形例の半導体装置１０’の構成を模式的に示す断面図であって、図２に示す断面図に対応する。 一変形例の半導体装置１０’’の構成を模式的に示す断面図であって、図２に示す断面図に対応する。 実施例２の半導体装置１０Ａの構成を模式的に示す断面図であって、図２に示す断面図に対応する。 実施例２の半導体装置１０Ａの構成を模式的に示す断面図であって、図３に示す断面図に対応する。 実施例２の半導体装置１０Ａの回路構造を示す。

本技術の一実施形態において、中間導電板は、絶縁体基板と、絶縁体基板の上面に設けられているとともに、第１半導体素子と電気的に接続された第１金属層と、絶縁体基板の下面に設けられているとともに、第２半導体素子と電気的に接続された第２金属層とを有してもよい。そして。絶縁体基板を構成する絶縁体の線膨張係数が、第１金属層を構成する金属の線膨張係数及び第２金属層を構成する金属の線膨張係数よりも小さくてもよい。このような構成によると、第１金属層及び第２金属層によって中間導電板の導電性を確保しつつ、絶縁体基板によって中間導電板の全体としての線膨張係数を小さくすることができる。

上記した実施形態において、絶縁体基板はセラミック基板であってもよい。この場合、特に限定されないが、中間導電板は、ＤＢＣ（Direct Bonded Cupper）基板、ＤＢＡ（Direct Bonded Aluminum）、ＡＭＣ（Active Metal Brazed Cupper）基板であってもよい。

上記した実施形態において、上側導電板及び下側導電板は、金属板であってもよい。金属板は優れた熱伝導性を有するので、上側導電板及び下側導電板を介した半導体素子の放熱性（即ち、冷却性）を高めることができる。

本技術の一実施形態において、第１半導体素子と第２半導体素子の各々は、第１主電極と、第１主電極よりも面積の大きい第２主電極とを有してもよい。この場合、各々の半導体素子は、第１主電極よりも第２主電極を介して、より多く熱を外部へ放出する。そのことから、第１半導体素子と第２半導体素子との一方又は両方は、第１主電極において中間導電板と電気的に接続されているとともに、第２主電極において上側導電板又は下側導電板と電気的に接続されているとよい。中間導電板は、第１半導体素子と第２半導体素子との両者から熱を受け取るので、その温度が上昇し易い。しかしながら、放熱量の少ない第１主電極が中間導電板に接続されていると、中間導電板の温度上昇を抑制することができる。

上記した実施形態において、第１半導体素子と第２半導体素子の各々は、第１主電極と同じ側に設けられた信号電極をさらに有してもよい。この場合、中間導電板の第１金属層は、第１半導体素子の第１主電極と電気的に接続された第１主回路部と、第１主回路部から分離されているとともに、第１半導体素子の信号電極と電気的に接続された第１信号回路部とを有してもよい。同様に、中間導電板の第２金属層は、第２半導体素子の第１主電極と電気的に接続された第２主回路部と、第２主回路部から分離されているとともに、前記第２半導体素子の前記信号電極と電気的に接続された第２信号回路部とを有してもよい。このような構成によると、半導体装置の構造を複雑にするとなく、各々の半導体素子の信号電極に接続する回路を構成することができる。

本技術の一実施形態において、中間導電板の面積は、上側導電板の面積及び下側導電板の面積よりも小さくてもよい。即ち、上側導電板の面積及び下側導電板の面積は、中間導電板の面積より大きくてもよい。このような構成によると、各々の半導体素子の熱が、面積の大きな上側導電板及び下側導電板を介して、半導体装置の外部へ効率よく放出される。ここで、中間導電板の面積とは、中間導電板を垂直な方向から見たときの面積を意味する。他の導電板の面積についても同様である。

あるいは、中間導電板の面積は、上側導電板の面積及び下側導電板の面積より大きくてもよい。このような構成によると、中間導電板の熱容量が大きくなるので、中間導電板の温度上昇を抑制することができる。

本技術の一実施形態において、半導体素子は、第１半導体素子及び第２半導体素子を封止するとともに、上側導電板、中間導電板及び下側導電板を一体に保持する封止体をさらに備えてもよい。この場合、特に限定されないが、上側導電板及び下側導電板は、封止体の表面に露出しているとよい。このような構成によると、各々の半導体素子の熱が、上側導電板及び下側導電板を介して、半導体装置の外部へ効率よく放出される。

（実施例１） 図１−図４を参照して、実施例１の半導体装置１０を説明する。本実施例の半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の一部を構成することができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。

半導体装置１０は、複数の半導体素子１２、１４と、複数の導電板１６、１８、２０と、封止体３０とを備える。封止体３０は、複数の半導体素子１２、１４を封止するとともに、複数の導電板１６、１８、２０を一体に保持している。封止体３０は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体３０は、例えばエポキシ樹脂といった、封止用の樹脂材料で構成されている。封止体３０は、概して板形状を有しており、上面３０ａ、下面３０ｂ、第１端面３０ｃ、第２端面３０ｄ、第１側面３０ｅ及び第２側面３０ｆを有する。

複数の半導体素子１２、１４は、第１半導体素子１２と、第２半導体素子１４とを含む。第１半導体素子１２と第２半導体素子１４は、パワー半導体素子であって、互いに同一の構造を有する。各々の半導体素子１２、１４は、半導体基板１２ａ、１４ａ、第１主電極１２ｂ、１４ｂ、第２主電極１２ｃ、１４ｃ及び複数の信号電極１２ｄ、１４ｄを備える。半導体基板１２ａ、１４ａは、特に限定されないが、シリコン基板、炭化シリコン基板又は窒化物半導体基板であってもよい。

第１主電極１２ｂ、１４ｂは、半導体基板１２ａ、１４ａの表面に位置しており、第２主電極１２ｃ、１４ｃは、半導体基板１２ａ、１４ａの裏面に位置している。なお、第１半導体素子１２は反転されて配置されており、図２、図３において、半導体基板１２ａの表面は下方を向いている。第１主電極１２ｂ、１４ｂと第２主電極１２ｃ、１４ｃは、半導体基板１２ａ、１４ａを介して互いに電気的に接続される。特に限定されないが、各々の半導体素子１２、１４は、スイッチング素子であり、第１主電極１２ｂ、１４ｂと第２主電極１２ｃ、１４ｃとの間を、選択的に導通及び遮断することができる。複数の信号電極１２ｄ、１４ｄは、第１主電極１２ｂ、１４ｂと同じく、半導体基板１２ａ、１４ａの表面に位置している。なお、各々の信号電極１２ｄ、１４ｄは、第１主電極１２ｂ、１４ｂ及び第２主電極１２ｃ、１４ｃよりも十分に小さい。但し、半導体基板１２ａ、１４ａの表面には、第１主電極１２ｂ、１４ｂと複数の信号電極１２ｄ、１４ｄの両者が位置するので、第１主電極１２ｂ、１４ｂの面積は、第２主電極１２ｃ、１４ｃの面積よりも小さい。第１主電極１２ｂ、１４ｂ、第２主電極１２ｃ、１４ｃ及び信号電極１２ｄ、４２ｄは、アルミニウム、ニッケル又は金といった、一又は複数種類の金属を用いて構成されることができる。

一例ではあるが、図４に示すように、本実施例における各々の半導体素子１２、１４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとが一体化されたＲＣ（Reverse Conducting）−ＩＧＢＴである。第１主電極１２ｂ、１４ｂは、ＩＧＢＴのエミッタ及びダイオードのアノードに接続されており、第２主電極１２ｃ、１４ｃは、ＩＧＢＴのコレクタ及びダイオードのカソードに接続されている。そして、複数の信号電極１２ｄ、１４ｄの一つは、ＩＧＢＴのゲートに接続されている。なお、他の実施形態として、第１半導体素子１２及び／又は第２半導体素子１４は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。この場合、第１主電極１２ｂ、１４ｂは、ＭＯＳＦＥＴのソースに接続され、第２主電極１２ｃ、１４ｃは、ＭＯＳＦＥＴのドレインに接続される。そして、複数の信号電極１２ｄ、１４ｄの一つは、ＭＯＳＦＥＴのゲートに接続される。

複数の導電板１６、１８、２０は、上側導電板１６、中間導電板２０及び下側導電板１８を含む。各々の導電板１６、２０、１８は、少なくとも部分的に導電性を有する板状の部材である。三つの導電板１６、２０、１８は積層配置されており、それらの間に複数の半導体素子１２、１４が配置されている。即ち、第１半導体素子１２は、上側導電板１６と中間導電板２０との間に位置しており、上側導電板１６と中間導電板２０とのそれぞれに電気的に接続されている。第２半導体素子１４は、中間導電板２０と下側導電板１８との間に位置しており、中間導電板２０と下側導電板１８とのそれぞれに電気的に接続されている。なお、上側導電板１６と中間導電板２０との間には、二以上の第１半導体素子１２が設けられてもよい。この場合、二以上の第１半導体素子１２は、同じ種類（即ち、同じ構造）の半導体素子であってもよいし、互いに異なる種類（即ち、異なる構造）の半導体素子であってもよい。同様に、中間導電板２０と下側導電板１８との間には、二以上の同じ種類又は異なる種類の第２半導体素子１４が設けられてもよい。

上側導電板１６と下側導電板１８は金属板であり、例えば銅といった金属で構成されている。上側導電板１６は、接合層５２を介して、第１半導体素子１２の第２主電極１２ｃに接合されている。接合層５２は、例えばはんだ層であって、上側導電板１６と第１半導体素子１２との間を電気的に、かつ熱的に接続する。上側導電板１６は、封止体３０の上面３０ａに露出している。従って、上側導電板１６は、第１半導体素子１２に接続された電気回路の一部を構成するだけでなく、第１半導体素子１２の熱を外部へ放出する放熱板としても機能する。下側導電板１８は、接合層６２を介して、第２半導体素子１４の第２主電極１４ｃに接合されている。この接合層６２も、例えばはんだ層であって、下側導電板１８と第２半導体素子１４との間を電気的に、かつ熱的に接続する。下側導電板１８は、封止体３０の下面３０ｂに露出している。従って、下側導電板１８は、第２半導体素子１４に接続された電気回路の一部を構成するだけでなく、第２半導体素子１４の熱を外部へ放出する放熱板としても機能する。

中間導電板２０は、絶縁体基板２２と、第１金属層２４と、第２金属層２６とを含む積層構造を有する。絶縁体基板２２は、絶縁体で構成された基板であり、例えばセラミック基板であってもよい。第１金属層２４は、例えば銅といった金属で構成されており、絶縁体基板２２の上面に設けられている。第２金属層２６も、例えば銅といった金属で構成されており、絶縁体基板２２の下面に設けられている。第１金属層２４は、第１半導体素子１２と電気的に接続されており、第２金属層２６は、第２半導体素子１４と電気的に接続されている。中間導電板２０は、特に限定されないが、ＤＢＣ（Direct Bonded Cupper）基板、ＤＢＡ（Direct Bonded Aluminum）、ＡＭＣ（Active Metal Brazed Cupper）基板であってもよい。

中間導電板２０の第１金属層２４は、第１主回路部２４ａと、複数の第１信号回路部２４ｂとを有する。第１主回路部２４ａと複数の第１信号回路部２４ｂは、互いに分離されており、互いに電気的に絶縁されている。第１主回路部２４ａは、接合層５０を介して、第１半導体素子１２の第１主電極１２ｂに接合されている。接合層５０は、例えばはんだ層であって、第１主回路部２４ａと第１半導体素子１２の第１主電極１２ｂとの間を電気的に、かつ熱的に接続している。複数の第１信号回路部２４ｂは、接合層５４を介して、第１半導体素子１２の複数の信号電極１２ｄにそれぞれ接合されている。これらの接合層５４も、例えばはんだ層であって、複数の第１信号回路部２４ｂと第１半導体素子１２の複数の信号電極１２ｄとの間を電気的に、かつ熱的に接続している。

同様に、中間導電板２０の第２金属層２６は、第２主回路部２６ａと、複数の第２信号回路部２６ｂとを有する。第２主回路部２６ａと複数の第２信号回路部２６ｂは、互いに分離されており、互いに電気的に絶縁されている。を有する第２主回路部２６ａは、接合層６０を介して、第２半導体素子１４の第１主電極１４ｂに接合されている。接合層６０は、例えばはんだ層であって、第２主回路部２６ａと第２半導体素子１４の第１主電極１４ｂとの間を電気的に、かつ熱的に接続している。複数の第２信号回路部２６ｂは、接合層６４を介して、第１半導体素子１２の複数の信号電極１２ｄにそれぞれ接合されている。これらの接合層６４も、例えばはんだ層であって、複数の第２信号回路部２６ｂと第２半導体素子１４の複数の信号電極１４ｄとの間を電気的に、かつ熱的に接続している。

半導体装置１０は、複数の電力端子３２、３４、３６、３８と、複数の信号端子４０、４２とを備える。これらの端子３２、３４、３６、３８、４０、４２は、特に限定されないが、銅といった金属で構成されている。複数の電力端子３２、３４、３６、３８は、封止体３０の第２端面３０ｄから突出している。複数の信号端子４０、４２は、封止体３０の第１端面３０ｃから突出している。但し、これらの端子３２、３４、３６、３８、４０、４２の位置や形状といった具体的な構造は、特に限定されない。

複数の電力端子３２、３４、３６、３８には、第１電力端子３２、第２電力端子３４、第３電力端子３６及び第４電力端子３８が含まれる。第１電力端子３２は、封止体３０の内部において、上側導電板１６と電気的に接続されている。これにより、第１半導体素子１２の第２主電極１２ｃは、上側導電板１６を介して第１電力端子３２と電気的に接続されている。特に限定されないが、第１電力端子３２は、上側導電板１６と一体に形成されてもよい。第２電力端子３４は、封止体３０の内部において、中間導電板２０の第１金属層２４の第１主回路部２４ａと電気的に接続されている。これにより、第１半導体素子１２の第１主電極１２ｂは、中間導電板２０の第１主回路部２４ａを介して、第２電力端子３４と電気的に接続されている。特に限定されないが、第２電力端子３４は、例えばはんだ層といった接合層５６を介して、第１主回路部２４ａに接合されてもよい。

第３電力端子３６は、封止体３０の内部において、中間導電板２０の第２金属層２６の第２主回路部２６ａと電気的に接続されている。これにより、第２半導体素子１４の第１主電極１４ｂは、中間導電板２０の第２主回路部２６ａを介して、第３電力端子３６と電気的に接続されている。特に限定されないが、第３電力端子３６は、例えばはんだ層といった接合層６６を介して、第２主回路部２６ａに接合されてもよい。第４電力端子３８は、封止体３０の内部において、下側導電板１８と電気的に接続されている。これにより、第２半導体素子１４の第２主電極１４ｃは、下側導電板１８を介して第４電力端子３８と電気的に接続されている。特に限定されないが、第４電力端子３８は、下側導電板１８と一体に形成されてもよい。

複数の信号端子４０、４２には、複数の第１信号端子４０と複数の第２信号端子４２が含まれる。複数の第１信号端子４０は、封止体３０の内部において、中間導電板２０の第１金属層２４の複数の第１信号回路部２４ｂとそれぞれ電気的に接続されている。これにより、第１半導体素子１２の各々の信号電極１２ｄは、第１信号回路部２４ｂを介して、対応する一つの第１信号端子４０と電気的に接続されている。特に限定されないが、複数の第１信号端子４０は、例えばはんだ層といった接合層５８を介して、複数の第１信号回路部２４ｂとそれぞれ接合されてもよい。同様に、複数の第２信号端子４２は、封止体３０の内部において、中間導電板２０の第２金属層２６の複数の第２信号回路部２６ｂとそれぞれ電気的に接続されている。これにより、第２半導体素子１４の各々の信号電極１４ｄは、第２信号回路部２６ｂを介して、対応する一つの第２信号端子４２と電気的に接続されている。特に限定されないが、複数の第２信号端子４２についても、例えばはんだ層といった接合層６８を介して、複数の第２信号回路部２６ｂとそれぞれ接合されてもよい。

以上の構成により、本実施例の半導体装置１０は、コンバータやインバータといった電力変換回路に組み込まれ、電流を導通及び遮断するスイッチング回路を構成することができる。このとき、第２電力端子３４と第４電力端子３８とを互いに接続すると、第１半導体素子１２と第２半導体素子１４とを直列に接続することができる。あるいは、第１電力端子３２と第４電力端子３８とを互いに接続するとともに、第２電力端子３４と第３電力端子３６とを互いに接続すると、第１半導体素子１２と第２半導体素子１４とを並列に接続することができる。

第１半導体素子１２及び第２半導体素子１４に電流が流れると、第１半導体素子１２及び第２半導体素子１４がそれぞれ発熱する。第１半導体素子１２及び第２半導体素子１４が発熱すると、それらに隣接する三つの導電板１６、１８、２０の温度も上昇して、各々の導電板１６、１８、２０には熱膨張が生じる。特に、第１半導体素子１２と第２半導体素子１４との間に位置する中間導電板２０は、上側導電板１６及び下側導電板１８よりも高温となりやすい。

そのことから、本実施例の半導体装置１０では、上側導電板１６及び下側導電板１８が金属板であるのに対して、中間導電板２０は絶縁体基板２２を含む積層構造を有している。絶縁体基板２２は例えばセラミック基板であり、絶縁体基板２２を構成する材料は、第１金属層２４を構成する材料や第２金属層２６を構成する材料よりも線膨張係数が小さい。これにより、中間導電板２０の面内方向における線膨張係数は、上側導電板１６の面内方向における線膨張係数及び下側導電板１８の面内方向における線膨張係数よりも小さくなっている。従って、中間導電板２０の温度が、上側導電板１６の温度及び下側導電板１８の温度よりも高温となったときでも、三つの導電板１６、１８、２０に不均一な熱膨張が生じることが抑制される。

ここで、中間導電板２０は、絶縁体基板２２を含む積層構造に限定されず、その構造や材料は適宜変更することができる。上側導電板１６及び下側導電板１８もまた、金属板に限定されず、その構造や材料は適宜変更することができる。中間導電板２０の面内方向における線膨張係数が、上側導電板１６の面内方向における線膨張係数及び下側導電板１８の面内方向における線膨張係数よりも小さくなる限りにおいて、三つの導電板１６、１８、２０の構造や材料は、様々に変更することができる。

本実施例の半導体装置１０では、中間導電板２０の面積が、上側導電板１６の面積及び下側導電板１８の面積よりも小さい。言い換えると、上側導電板１６の面積及び下側導電板１８の面積は、中間導電板２０の面積より大きい。前述したように、上側導電板１６及び下側導電板１８は、封止体３０の上面３０ａ又は下面３０ｂに露出しており、放熱板として機能する。そのことから、上側導電板１６の面積及び下側導電板１８の面積が大きいと、各々の半導体素子１２、１４の熱が、上側導電板１６及び下側導電板１８を介して半導体装置１０の外部へ効率よく放出される。しかしながら、図５に示すように、一変形例の半導体装置１０’では、中間導電板２０の面積が、上側導電板１６の面積及び下側導電板１８の面積よりも大きくてもよい。このような構成によると、中間導電板２０の熱容量が大きくなるので、中間導電板２０の温度上昇を抑制することができる。

本実施例の半導体装置１０では、第１半導体素子１２と第２半導体素子１４との両方が、第１主電極１２ｂ、１４ｂにおいて、中間導電板２０と電気的に接続されており、第２主電極１２ｃ、１４ｃにおいて、上側導電板１６又は下側導電板１８と電気的に接続されている。前述したように、第２主電極１２ｃ、１４ｃの面積は、第１主電極１２ｂ、１４ｂの面積よりも大きい。従って、各々の半導体素子１２、１４は、第１主電極１２ｂ、１４ｂよりも第２主電極１２ｃ、１４ｃを介して、より多く熱を外部へ放出する。そして、中間導電板２０は、第１半導体素子１２と第２半導体素子１４との両者から熱を受け取るので、その温度が上昇し易い。そのことから、第１半導体素子１２と第２半導体素子１４との両方が、放熱量の少ない第１主電極１２ｂ、１４ｂにおいて中間導電板２０に接続されていると、中間導電板２０の温度上昇を抑制することができる。なお、図６に示す一変形例の半導体装置１０’’のように、第２半導体素子１４（又は第１半導体素子１２）のみが、第１主電極１２ｂ、１４ｂにおいて中間導電板２０に接続されていてもよい。

（実施例２） 図７−図９を参照して、実施例２の半導体装置１０Ａを説明する。本実施例の半導体装置１０Ａは、二つの継手部材７０をさらに備えており、この点において実施例１の半導体装置１０と相違する。また、本実施例の半導体装置１０Ａは、第２電力端子３４を有しておらず、この点においても実施例１の半導体装置１０と相違する。本実施例の半導体装置１０Ａの他の構成については、実施例１の半導体装置１０と共通又は対応している。従って、図７−図９では、実施例１の半導体装置１０と共通又は対応する構成に同一の符号が付されており、ここでは重複する説明を省略する。

各々の継手部材７０は、封止体３０の内部に位置しており、金属といった導電体で構成されている。継手部材７０の一端は、中間導電板２０の第１金属層２４の第１主回路部２４ａに接続されている。継手部材７０の他端は、下側導電板１８に接続されている。これにより、中間導電板２０の第１主回路部２４ａが、各々の継手部材７０を介して、下側導電板１８に電気的に接続されている。このような構成によると、図９に示すように、第１半導体素子１２と第２半導体素子１４を、封止体３０の内部で直列に接続することができる。従って、第２電力端子３４が省略されている。なお、第２電力端子３４に代えて、第４電力端子３８を省略してもよい。

本実施例の半導体装置１０Ａは、二つの継手部材７０を備えるが、継手部材７０の数は二つに限定されない。半導体装置１０Ａは、単一の、又は三つ以上の継手部材７０を備えてもよい。また、継手部材７０による接続箇所を変更することによって、第１半導体素子１２と第２半導体素子１４を、封止体３０の内部で並列に接続してもよい。

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：第１半導体素子
１４：第２半導体素子
１６：上側導電板
１８：下側導電板
２０；中間導電板
２２：中間導電板の絶縁体基板
２４：中間導電板の第１金属層
２４ａ：第１金属層の第１主回路部
２４ｂ：第１金属層の第１信号回路部
２６：中間導電板の第２金属層
２６ａ：第１金属層の第１主回路部
２６ｂ：第１金属層の第１信号回路部
３０：封止体
３２、３４、３６、３８：電力端子
４０、４２：信号端子
７０：継手部材

Claims (10)

1. 積層配置された上側導電板、中間導電板及び下側導電板と、
   前記上側導電板と前記中間導電板との間に位置しており、前記上側導電板と前記中間導電板とのそれぞれに電気的に接続された第１半導体素子と、
   前記中間導電板と前記下側導電板との間に位置しており、前記中間導電板と前記下側導電板とのそれぞれに電気的に接続された第２半導体素子と、
   を備え、
   前記中間導電板の面内方向における線膨張係数は、前記上側導電板の面内方向における線膨張係数及び前記下側導電板の面内方向における線膨張係数よりも小さい、
   半導体装置。
2. 前記中間導電板は、絶縁体基板と、前記絶縁体基板の上面に設けられているとともに前記第１半導体素子と電気的に接続された第１金属層と、前記絶縁体基板の下面に設けられているとともに前記第２半導体素子と電気的に接続された第２金属層とを有し、
   前記絶縁体基板を構成する絶縁体の線膨張係数は、前記第１金属層を構成する金属の線膨張係数及び前記第２金属層を構成する金属の線膨張係数よりも小さい、請求項１に記載の半導体装置。
3. 前記絶縁体基板は、セラミック基板である、請求項２に記載の半導体装置。
4. 前記上側導電板及び前記下側導電板は、金属板である、請求項２又は３に記載の半導体装置。
5. 前記第１半導体素子と前記第２半導体素子の各々は、第１主電極と、前記第１主電極よりも面積の大きい第２主電極とを有し、
   前記第１半導体素子と前記第２半導体素子の少なくとも一方は、前記第１主電極において前記中間導電板と電気的に接続されているとともに、前記第２主電極において前記上側導電板又は前記下側導電板と電気的に接続されている、請求項２から４のいずれか一項に記載の半導体装置。
6. 前記第１半導体素子と前記第２半導体素子の両方は、前記第１主電極において前記中間導電板と電気的に接続されているとともに、前記第２主電極において前記上側導電板又は前記下側導電板と電気的に接続されている、請求項５に記載の半導体装置。
7. 前記第１半導体素子と前記第２半導体素子の各々は、前記第１主電極と同じ側に設けられた信号電極をさらに有し、
   前記中間導電板の前記第１金属層は、前記第１半導体素子の前記第１主電極と電気的に接続された第１主回路部と、前記第１主回路部から分離されているとともに、前記第１半導体素子の前記信号電極と電気的に接続された第１信号回路部とを有し、
   前記中間導電板の前記第２金属層は、前記第２半導体素子の前記第１主電極と電気的に接続された第２主回路部と、前記第２主回路部から分離されているとともに、前記第２半導体素子の前記信号電極と電気的に接続された第２信号回路部とを有する、
   請求項６に記載の半導体装置。
8. 前記中間導電板の面積は、前記上側導電板の面積及び前記下側導電板の面積よりも小さい、請求項１から７のいずれか一項に記載の半導体装置。
9. 前記中間導電板の面積は、前記上側導電板の面積及び前記下側導電板の面積よりも小さい、請求項１から７のいずれか一項に記載の半導体装置。
10. 前記第１半導体素子及び前記第２半導体素子を封止するとともに、前記上側導電板、前記中間導電板及び前記下側導電板を一体に保持する封止体をさらに備える、請求項１から９のいずれか一項に記載の半導体装置。

Images