JP2020188154A - Method for manufacturing resin composition, resin-coated substrate and element chip - Google Patents
Method for manufacturing resin composition, resin-coated substrate and element chip Download PDFInfo
- Publication number
- JP2020188154A JP2020188154A JP2019092339A JP2019092339A JP2020188154A JP 2020188154 A JP2020188154 A JP 2020188154A JP 2019092339 A JP2019092339 A JP 2019092339A JP 2019092339 A JP2019092339 A JP 2019092339A JP 2020188154 A JP2020188154 A JP 2020188154A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- filler
- protective film
- resin
- element chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】レーザスクライブ工程およびプラズマによるダイシング工程により製造される素子チップの生産性を高める。
【解決手段】第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、前記基板の前記第1の面を被覆する保護膜を形成する保護膜形成工程と、前記保護膜の一部を、レーザ光を照射することにより除去して、前記基板の一部を露出させる開口を形成する開口形成工程と、前記開口から露出する前記基板をプラズマによりエッチングして、前記基板を個片化する個片化工程と、前記個片化工程の後、前記保護膜を前記基板から除去する保護膜除去工程と、を備え、前記保護膜は、樹脂とフィラーとを含み、前記フィラーの平均粒径は10nm以上、1μm以下であり、前記フィラーは、近赤外線の吸収性能を有し、前記レーザ光は、近赤外領域の波長を含む、素子チップの製造方法。
【選択図】図3PROBLEM TO BE SOLVED: To increase the productivity of an element chip manufactured by a laser scribe step and a plasma dicing step.
SOLUTION: A preparatory step of preparing a substrate having a first surface and a second surface opposite to the first surface, and protection for forming a protective film covering the first surface of the substrate. A film forming step, an opening forming step of removing a part of the protective film by irradiating a laser beam to form an opening for exposing a part of the substrate, and a plasma of the substrate exposed from the opening. A protective film removing step of removing the protective film from the substrate after the individualizing step is provided. The protective film is made of a resin. The element chip contains the filler and the filler, and the average particle size of the filler is 10 nm or more and 1 μm or less, the filler has a near-infrared absorbing performance, and the laser beam includes a wavelength in the near-infrared region. Manufacturing method.
[Selection diagram] Fig. 3
Description
本発明は、樹脂組成物、樹脂被覆基板および素子チップの製造方法に関する。 The present invention relates to a method for producing a resin composition, a resin-coated substrate, and an element chip.
基板をダイシングする方法として、基板にプラズマエッチングを施して個々のチップに分割するプラズマダイシングが注目されている。プラズマダイシングにおいて、通常、基板の素子領域は保護膜によって保護されており、素子領域を画定する分割領域のみがプラズマによりエッチングされる。プラズマエッチングの後、保護膜は除去される。 As a method for dicing a substrate, plasma dicing in which the substrate is subjected to plasma etching and divided into individual chips has attracted attention. In plasma dicing, the element region of the substrate is usually protected by a protective film, and only the divided region defining the element region is etched by plasma. After plasma etching, the protective film is removed.
特許文献1は、水溶性の樹脂を用いて保護膜を形成することを教示している。これにより、マスクの除去を水洗で行うことができる。
分割領域における保護膜をレーザ光照射により除去(レーザスクライビング)する場合、一般的に、紫外線域(波長200〜400nm)の波長を有するレーザ光が用いられる。樹脂を含む保護膜は、紫外線域の波長を吸収できるためである。しかし、紫外線域のレーザ光を用いるこの方法は、生産性が低下し易く、コストが大きくなり易い。
When the protective film in the divided region is removed by laser light irradiation (laser scribing), a laser light having a wavelength in the ultraviolet region (
本発明の一局面は、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、前記基板の前記第1の面を被覆する保護膜を形成する保護膜形成工程と、前記保護膜の一部を、レーザ光を照射することにより除去して、前記基板の一部を露出させる開口を形成する開口形成工程と、前記開口から露出する前記基板をプラズマによりエッチングして、前記基板を個片化する個片化工程と、前記個片化工程の後、前記保護膜を前記基板から除去する保護膜除去工程と、を備え、前記保護膜は、樹脂とフィラーとを含み、前記フィラーの平均粒径は10nm以上、1μm以下であり、前記フィラーは、近赤外線の吸収性能を有し、前記レーザ光は、近赤外領域の波長を含む、素子チップの製造方法に関する。 One aspect of the present invention is a preparatory step of preparing a substrate having a first surface and a second surface opposite to the first surface, and a protective film covering the first surface of the substrate. A protective film forming step of forming, an opening forming step of removing a part of the protective film by irradiating a laser beam to form an opening for exposing a part of the substrate, and the above-mentioned exposed from the opening. The protective film includes a step of individualizing the substrate by etching the substrate with a laser and a step of removing the protective film from the substrate after the individualization step. Contains a resin and a filler, the average particle size of the filler is 10 nm or more and 1 μm or less, the filler has a near-infrared absorbing performance, and the laser beam includes a wavelength in the near-infrared region. , The method of manufacturing an element chip.
本発明の他の局面は、半導体を含む基板と、前記基板を覆う保護膜と、を備え、前記保護膜は、樹脂とフィラーとを含み、前記フィラーの平均粒径は10nm以上、1μm以下であり、前記フィラーは、近赤外線の吸収性能を有する、樹脂被覆基板に関する。 Another aspect of the present invention includes a substrate containing a semiconductor and a protective film covering the substrate, the protective film containing a resin and a filler, and the average particle size of the filler is 10 nm or more and 1 μm or less. Yes, the filler relates to a resin-coated substrate having near-infrared absorption performance.
本発明のさらに他の局面は、半導体を含む基板を被覆する保護膜を形成するための樹脂組成物であって、樹脂とフィラーとを含み、前記フィラーの平均粒径は10nm以上、1μm以下であり、前記フィラーは、近赤外線の吸収性能を有する、樹脂組成物に関する。 Yet another aspect of the present invention is a resin composition for forming a protective film for coating a substrate containing a semiconductor, which contains a resin and a filler, and the average particle size of the filler is 10 nm or more and 1 μm or less. Yes, the filler relates to a resin composition having near-infrared absorbing performance.
本発明によれば、所望の素子チップが生産性よく得られる。 According to the present invention, a desired device chip can be obtained with high productivity.
紫外線域のレーザ光は、通常、YAGレーザ(Nd:YAGレーザ)やファイバレーザ等を利用して発振された近赤外領域の波長を有するレーザ光の波長を、波長変換素子により変換することで得られる。しかし、近赤外領域の波長を紫外線域の波長に効率よく変換することは難しく、加えて、消耗品である波長変換素子の交換にコストがかかる。 The laser light in the ultraviolet region is usually obtained by converting the wavelength of the laser light having a wavelength in the near infrared region oscillated by using a YAG laser (Nd: YAG laser), a fiber laser, or the like by a wavelength conversion element. can get. However, it is difficult to efficiently convert a wavelength in the near-infrared region to a wavelength in the ultraviolet region, and in addition, replacement of a consumable wavelength conversion element is costly.
本実施形態は、樹脂とともに、平均粒径が10nm以上、1μm以下であり、近赤外線の吸収性能を有するフィラー(以下、NIR吸収性フィラーと称する。)を含む樹脂組成物により、保護膜を形成する。これにより、レーザスクライビングに近赤外領域の波長(具体的には、1064nm、1030nm)を有するレーザ光を利用することができる。そのため、紫外線域への波長変換が省略されて、生産性が向上するとともに、コストカットが期待できる。 In this embodiment, a protective film is formed by a resin composition containing a filler having an average particle size of 10 nm or more and 1 μm or less and having near-infrared absorbing performance (hereinafter referred to as NIR-absorbing filler) together with a resin. To do. As a result, laser light having a wavelength in the near infrared region (specifically, 1064 nm, 1030 nm) can be used for laser scribing. Therefore, wavelength conversion to the ultraviolet region is omitted, productivity is improved, and cost reduction can be expected.
さらに、このように粒径の小さなNIR吸収性フィラーは、樹脂中での分散性能が格段に高い。そのため、保護膜が高い割合でNIR吸収性フィラーを含む場合であっても、樹脂を溶解させる溶剤を用いて洗浄することにより、NIR吸収性フィラーは溶解した樹脂とともに容易に流されて、基板に残存することが抑制される。本実施形態は、上記樹脂組成物と、当該樹脂組成物による保護膜が形成された基板と、当該基板から素子チップを製造する方法と、を包含する。 Further, the NIR-absorbing filler having such a small particle size has a remarkably high dispersion performance in the resin. Therefore, even when the protective film contains a high proportion of the NIR-absorbing filler, by cleaning with a solvent that dissolves the resin, the NIR-absorbing filler is easily washed away together with the dissolved resin and is transferred to the substrate. Remaining is suppressed. The present embodiment includes the above resin composition, a substrate on which a protective film formed by the resin composition is formed, and a method of manufacturing an element chip from the substrate.
[樹脂組成物]
本実施形態に係る樹脂組成物は、樹脂とNIR吸収性フィラーとを含む。
[Resin composition]
The resin composition according to the present embodiment contains a resin and an NIR-absorbing filler.
(樹脂)
樹脂は特に限定されないが、水または水を含む洗浄液により容易に除去できる点で、水溶性樹脂が好ましい。水溶性樹脂のなかでも、低粘度であり、高い耐熱性を有する点で、ポリスチレンスルホン酸、水溶性ポリエステル、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、2−アクリルアミド−2−メチルプロパンスルホン酸をモノマーとする重合体あるいは共重合体、オキサゾール系ポリマー(例えば、2−エチル−4,5−ジヒドロキシ−オキサゾールをモノマーとする重合体あるいは共重合体)等が好ましく挙げられる。これらは1種を単独で、あるいは2種以上を組み合わせて用いられる。
(resin)
The resin is not particularly limited, but a water-soluble resin is preferable because it can be easily removed with water or a cleaning liquid containing water. Among the water-soluble resins, polystyrene sulfonic acid, water-soluble polyester, polyacrylic acid, polymethacrylic acid, polyacrylamide, and 2-acrylamide-2-methylpropanesulfonic acid are selected because they have low viscosity and high heat resistance. Preferable examples include a polymer or copolymer using a monomer, an oxazole-based polymer (for example, a polymer or a copolymer using 2-ethyl-4,5-dihydroxy-oxazole as a monomer) and the like. These may be used alone or in combination of two or more.
(NIR吸収性フィラー)
NIR吸収性フィラーは、近赤外線(750nm以上、3000nm以下の波長)、特に、800nm以上、1300nm以下の波長を吸収する性能を有している。これにより、レーザスクライビングに近赤外領域の波長を有するレーザ光を利用することができる。
(NIR absorbent filler)
The NIR absorbent filler has a performance of absorbing near infrared rays (wavelengths of 750 nm or more and 3000 nm or less), particularly 800 nm or more and 1300 nm or less. As a result, laser light having a wavelength in the near infrared region can be used for laser scribing.
NIR吸収性フィラーは、有機フィラーであってもよく、無機フィラーであってもよい。なかでも、近赤外線の吸収性に優れる点で、無機フィラーが好ましい。無機系のNIR吸収性フィラーとしては、例えば、金属酸化物(酸化アルミニウム、酸化チタン、酸化カルシウム、酸化マグネシウム等)、金属炭酸塩(炭酸カルシウム、炭酸マグネシウム等)、金属水酸化物(水酸化アルミニウム、水酸化マグネシウム等)、金属ケイ酸塩(ケイ酸カルシウム、ケイ酸マグネシウム等)、窒化アルミニウム、酸化ケイ素、炭化ケイ素、タルク、炭素材料(黒鉛、カーボンブラック、カーボンナノチューブ、カーボンナノファイバー)等が挙げられる。これらは1種を単独で、あるいは2種以上を組み合わせて用いられる。なかでも、近赤外域の波長を有するレーザ光の吸収率が特に高い点で、炭素材料、金属炭酸塩、金属水酸化物および金属ケイ酸塩よりなる群から選択される少なくとも1種が好ましく、炭素材料が特に好ましい。炭素材料は、特に800nm以上、1300nm以下の波長を吸収する能力に優れる。 The NIR-absorbing filler may be an organic filler or an inorganic filler. Of these, an inorganic filler is preferable because it has excellent absorption of near infrared rays. Examples of the inorganic NIR-absorbing filler include metal oxides (aluminum oxide, titanium oxide, calcium oxide, magnesium oxide, etc.), metal carbonates (calcium carbonate, magnesium carbonate, etc.), and metal hydroxides (aluminum hydroxide). , Magnesium hydroxide, etc.), metal silicates (calcium silicate, magnesium silicate, etc.), aluminum nitride, silicon oxide, silicon carbide, talc, carbon materials (graphite, carbon black, carbon nanotubes, carbon nanofibers), etc. Can be mentioned. These may be used alone or in combination of two or more. Among them, at least one selected from the group consisting of carbon materials, metal carbonates, metal hydroxides and metal silicates is preferable because the absorption rate of laser light having a wavelength in the near infrared region is particularly high. Carbon materials are particularly preferred. The carbon material is particularly excellent in the ability to absorb wavelengths of 800 nm or more and 1300 nm or less.
NIR吸収性フィラーの平均粒径は、10nm以上、1μm以下である。平均粒径がこの範囲であると、重力の影響を受け難くなって、NIR吸収性フィラーが樹脂組成物中で沈殿することが抑制される。そのため、保護膜中での分散性に優れる。上記平均粒径は、50nm以上、800nm以下であってよい。 The average particle size of the NIR-absorbing filler is 10 nm or more and 1 μm or less. When the average particle size is in this range, it becomes less susceptible to the influence of gravity and the NIR-absorbing filler is suppressed from precipitating in the resin composition. Therefore, it is excellent in dispersibility in the protective film. The average particle size may be 50 nm or more and 800 nm or less.
平均粒径は、体積基準の粒度分布における累積体積50%における粒径(D50。以下同じ。)である。平均粒径は、乾燥後の樹脂組成物を含む層(保護膜)の厚み方向の断面から求めてもよい。例えば、上記層の厚み方向の断面を、走査型電子顕微鏡(SEM)または透過型電子顕微鏡(TEM)を用いて倍率100倍以上で撮影した画像を、樹脂およびNIR吸収性フィラーにわけて二値化する。そして、観察視野内から任意の複数個(例えば、10個)のNIR吸収性フィラーを選択して粒子径を算出し、平均化することにより求めることができる。NIR吸収性フィラーの断面の面積と同じ面積を有する円の直径を、そのNIR吸収性フィラーの粒子径とすればよい。 The average particle size is the particle size (D50; the same applies hereinafter) at a cumulative volume of 50% in the volume-based particle size distribution. The average particle size may be determined from the cross section in the thickness direction of the layer (protective film) containing the resin composition after drying. For example, an image obtained by taking a cross section of the layer in the thickness direction using a scanning electron microscope (SEM) or a transmission electron microscope (TEM) at a magnification of 100 times or more is divided into a resin and an NIR-absorbing filler and binary. To become. Then, it can be obtained by selecting an arbitrary plurality (for example, 10) of NIR-absorbing fillers from the observation field of view, calculating the particle size, and averaging them. The diameter of a circle having the same area as the cross-sectional area of the NIR-absorbing filler may be the particle diameter of the NIR-absorbing filler.
樹脂組成物の不揮発成分に占めるNIR吸収性フィラーの質量割合は特に限定されない。NIR吸収性フィラーの上記質量割合は、0.1%以上、40%以下であってよく、0.1%以上、10%以下であってよく、0.1%以上、5%以下であってよい。NIR吸収性フィラーの質量割合がこの範囲であると、レーザ光がさらに吸収され易くなる一方、レーザ光の過剰な吸収は抑制されて、レーザ加工の品質が安定する。 The mass ratio of the NIR-absorbing filler to the non-volatile components of the resin composition is not particularly limited. The mass ratio of the NIR-absorbing filler may be 0.1% or more and 40% or less, 0.1% or more and 10% or less, and 0.1% or more and 5% or less. Good. When the mass ratio of the NIR-absorbing filler is in this range, the laser light is more easily absorbed, while the excessive absorption of the laser light is suppressed, and the quality of laser processing is stabilized.
後述するように、レーザスクライビングに超短パルスレーザ光を用いる場合、NIR吸収性フィラーの質量割合は、上記の1/10程度であってよい。具体的には、超短パルスレーザ光を用いる場合、NIR吸収性フィラーの質量割合は0.1%以上、1%以下であってよく、0.1%以上、0.5%以下であってよい。 As will be described later, when ultrashort pulse laser light is used for laser scribing, the mass ratio of the NIR absorbing filler may be about 1/10 of the above. Specifically, when ultrashort pulse laser light is used, the mass ratio of the NIR absorbing filler may be 0.1% or more and 1% or less, and 0.1% or more and 0.5% or less. Good.
NIR吸収性フィラーの質量割合は、樹脂組成物中の不揮発成分(例えば、樹脂、NIR吸収性フィラー、および後述する溶媒を除くその他の成分)の合計質量に占めるNIR吸収性フィラーの質量の割合であり、保護膜に占めるNIR吸収性フィラーの質量割合と同義である。 The mass ratio of the NIR-absorbing filler is the ratio of the mass of the NIR-absorbing filler to the total mass of the non-volatile components (for example, the resin, the NIR-absorbing filler, and other components excluding the solvent described later) in the resin composition. Yes, it is synonymous with the mass ratio of the NIR-absorbing filler in the protective film.
NIR吸収性フィラーは、親水化処理されていてもよい。樹脂が水溶性樹脂である場合、水溶性樹脂中におけるNIR吸収性フィラーの分散性がさらに高まり易くなるためである。 The NIR-absorbing filler may be hydrophilized. This is because when the resin is a water-soluble resin, the dispersibility of the NIR-absorbing filler in the water-soluble resin is likely to be further enhanced.
親水化処理は特に限定されず、例えば、NIR吸収性フィラーの表面に親水性基(ヒドロキシ基、カルボキシ基、スルホン酸基、カルボニル基、スルホフルオライド基等)を導入する方法であってよく、NIR吸収性フィラーを界面活性剤で処理する方法であってよく、NIR吸収性フィラーに親水性ポリマーを吸着させる方法であってよい。炭素材料の親水化処理には、例えば、表面に親水性基を導入する方法が用いられる。 The hydrophilization treatment is not particularly limited, and for example, a method of introducing a hydrophilic group (hydroxy group, carboxy group, sulfonic acid group, carbonyl group, sulfofluoride group, etc.) on the surface of the NIR absorbing filler may be used. It may be a method of treating the NIR-absorbing filler with a surfactant, or a method of adsorbing a hydrophilic polymer on the NIR-absorbing filler. For the hydrophilic treatment of the carbon material, for example, a method of introducing a hydrophilic group into the surface is used.
親水性基を導入する方法は特に限定されず、例えば、プラズマ処理、コロナ放電、スルホン化処理、フッ素ガス処理等が挙げられる。界面活性剤は特に限定されず、アニオン系界面活性剤(例えば、高級脂肪酸のアルカリ金属塩、アルキルスルホン酸塩、スルホコハク酸エステル塩等)であってよく、ノニオン系界面活性剤(例えば、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェノールエーテル等)であってよく、カチオン系界面活性剤(例えば、脂肪族アミン塩、脂肪族4級アンモニウム塩等)であってよく、両性系界面活性剤(例えば、アミノカルボン酸塩、カルボキシベタイン型、スルホベタイン型等)であってよい。親水性ポリマーも特に限定されず、水溶性樹脂として挙げられた樹脂の他、カルボキシメチルセルロース、ポリビニルアルコール等であってよい。 The method for introducing the hydrophilic group is not particularly limited, and examples thereof include plasma treatment, corona discharge, sulfonate treatment, and fluorine gas treatment. The surfactant is not particularly limited, and may be an anionic surfactant (for example, an alkali metal salt of a higher fatty acid, an alkyl sulfonate, a sulfosuccinate ester salt, etc.), and a nonionic surfactant (for example, polyoxy). It may be an ethylene alkyl ether, a polyoxyethylene alkyl phenol ether, etc.), a cationic surfactant (for example, an aliphatic amine salt, an aliphatic quaternary ammonium salt, etc.), and an amphoteric surfactant (for example, an amphoteric surfactant). Aminocarboxylate, carboxybetaine type, sulfobetaine type, etc.) may be used. The hydrophilic polymer is not particularly limited, and may be carboxymethyl cellulose, polyvinyl alcohol, or the like, in addition to the resins listed as water-soluble resins.
樹脂組成物は、溶媒を含んでもよい。溶媒は、樹脂を溶解させることができる限り特に限定されず、樹脂に応じて選択される。樹脂が水溶性である場合、溶媒としては、例えば、水、水溶性の有機溶媒(メタノール、エタノール、アセトン、エチルメチルケトン、アセトニトリル、ジメチルアセトアミド等)が挙げられる。これらは1種を単独で、あるいは2種以上を組み合わせて用いられる。 The resin composition may contain a solvent. The solvent is not particularly limited as long as the resin can be dissolved, and is selected depending on the resin. When the resin is water-soluble, examples of the solvent include water and water-soluble organic solvents (methanol, ethanol, acetone, ethylmethyl ketone, acetonitrile, dimethylacetamide, etc.). These may be used alone or in combination of two or more.
[樹脂被覆基板]
本実施形態に係る樹脂被覆基板は、半導体を含む基板と、基板を覆う保護膜と、を備える。
[Resin coated substrate]
The resin-coated substrate according to the present embodiment includes a substrate containing a semiconductor and a protective film covering the substrate.
(保護膜)
保護膜は、樹脂とNIR吸収性フィラーとを含む。NIR吸収性フィラーの平均粒径は10nm以上、1μm以下である。保護膜は、基板の素子領域をプラズマから保護するために設けられる。
(Protective film)
The protective film contains a resin and a NIR-absorbing filler. The average particle size of the NIR-absorbing filler is 10 nm or more and 1 μm or less. The protective film is provided to protect the element region of the substrate from plasma.
保護膜は、上記樹脂組成物を、例えばシート状に成型した後、このシートを第1の面に貼り付けるか、あるいは、上記樹脂組成物を、スピンコートやスプレー塗布等の方法を用いて、第1の面に塗布することにより形成される。粘度を調整するために、上記樹脂組成物には溶媒が添加されてもよい。 The protective film can be obtained by molding the resin composition into a sheet, for example, and then attaching the sheet to the first surface, or by applying the resin composition to the first surface by a method such as spin coating or spray coating. It is formed by applying it to the first surface. A solvent may be added to the resin composition in order to adjust the viscosity.
保護膜の厚みは特に限定されない。保護膜は、個片化工程において完全には除去されないことが好ましい。保護膜の厚みは、例えば、個片化工程において保護膜がエッチングされる量(厚み)を算出し、このエッチング量以上になるように設定される。 The thickness of the protective film is not particularly limited. It is preferable that the protective film is not completely removed in the individualization step. The thickness of the protective film is set so as to be equal to or greater than this etching amount, for example, by calculating the amount (thickness) of etching of the protective film in the individualization step.
基板の他方の面(第2の面)に、後述するダイアタッチフィルム(DAF)等の樹脂層が配置されている場合、個片化工程では、基板に加えてこの樹脂層をプラズマエッチングする必要がある。半導体をエッチングする条件で発生させたプラズマ(第1のプラズマP1)による保護膜と半導体層とのエッチング速度の比(保護膜/半導体層)は、通常、1/100程度である。一方、樹脂をエッチングする条件で発生させたプラズマ(第2のプラズマP2)による保護膜のエッチング速度と樹脂層のエッチング速度とは同程度である。つまり、樹脂層をエッチングする間に、同程度の量の保護膜もエッチングされる。そのため、保護膜の厚みは、保護膜とエッチングの対象物とのエッチング速度の比を考慮して設定される必要がある。さらに、後述する配線層をプラズマエッチングする場合には、配線層をエッチングする条件で発生させたプラズマ(第3のプラズマP3)による保護膜と配線層とのエッチング速度の比(保護膜/配線層)も考慮しなければならない。 When a resin layer such as a die attach film (DAF) described later is arranged on the other surface (second surface) of the substrate, it is necessary to plasma etch this resin layer in addition to the substrate in the individualization step. There is. The ratio of the etching rate (protective film / semiconductor layer) between the protective film and the semiconductor layer by the plasma (first plasma P1) generated under the condition of etching the semiconductor is usually about 1/100. On the other hand, the etching rate of the protective film by the plasma (second plasma P2) generated under the condition of etching the resin is about the same as the etching rate of the resin layer. That is, while the resin layer is etched, the same amount of protective film is also etched. Therefore, the thickness of the protective film needs to be set in consideration of the ratio of the etching rate between the protective film and the object to be etched. Further, when the wiring layer to be described later is plasma-etched, the ratio of the etching rate between the protective film and the wiring layer by the plasma (third plasma P3) generated under the condition of etching the wiring layer (protective film / wiring layer). ) Must also be considered.
第1のプラズマP1による保護膜と半導体層とのエッチング速度の比(保護膜/半導体層)を選択比A、第2のプラズマP2による保護膜と樹脂層とのエッチング速度の比(保護膜/樹脂層)を選択比B、配線層をエッチングする条件で発生させた第3のプラズマP3による保護膜と配線層とのエッチング速度の比(保護膜/配線層)を選択比Cとした場合、保護膜の厚みTは、
T=(半導体層の厚み×α/選択比A)+(樹脂層の厚み×β/選択比B)+(配線層の厚み×γ/選択比C)+D
の計算式から算出できる。A、Bおよび/またはCが大きくなると、保護膜の厚みTを薄くすることができる。
Select the ratio of the etching rate of the protective film by the first plasma P1 to the semiconductor layer (protective film / semiconductor layer) A, the ratio of the etching rate of the protective film by the second plasma P2 to the resin layer (protective film / When the selection ratio B is the resin layer) and the selection ratio C is the ratio of the etching rates between the protective film and the wiring layer generated by the third plasma P3 generated under the condition of etching the wiring layer (protection film / wiring layer). The thickness T of the protective film is
T = (semiconductor layer thickness x α / selectivity A) + (resin layer thickness x β / selectivity B) + (wiring layer thickness x γ / selectivity C) + D
It can be calculated from the formula of. As A, B and / or C increase, the thickness T of the protective film can be reduced.
ここで、Dは、配線層における段差や保護膜のカバレッジおよび均一性を考慮して、プラズマエッチング後に素子領域上に残存させる保護膜の厚みである、Dは、例えば、1μm以上、5μm以下程度に設定される。α、β、γは、各層の厚みやエッチング特性の均一性を考慮してオーバーエッチング加工するためのマージン値である。α、β、γは、例えば、それぞれ1.1以上、1.2以下程度に設定される。 Here, D is the thickness of the protective film left on the element region after plasma etching in consideration of the step in the wiring layer and the coverage and uniformity of the protective film. D is, for example, about 1 μm or more and 5 μm or less. Is set to. α, β, and γ are margin values for over-etching in consideration of the thickness of each layer and the uniformity of etching characteristics. α, β, and γ are set to, for example, 1.1 or more and 1.2 or less, respectively.
(基板)
基板は、第1の面および第2の面を備えるとともに、複数の素子領域と素子領域を画定する分割領域とを備える。素子領域は、例えば、半導体層と配線層とを備える。分割領域は、例えば、半導体層と、絶縁膜と、TEG(Test Element Group)等の金属材料とを備える。分割領域における基板をエッチングすることにより、素子チップが得られる。
(substrate)
The substrate includes a first surface and a second surface, and also includes a plurality of element regions and a divided region that defines the element regions. The element region includes, for example, a semiconductor layer and a wiring layer. The divided region includes, for example, a semiconductor layer, an insulating film, and a metal material such as TEG (Test Element Group). A device chip is obtained by etching the substrate in the divided region.
基板の大きさは特に限定されず、例えば、最大径50mm〜300mm程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット(オリフラ)、ノッチ等の切欠きが設けられていてもよい。 The size of the substrate is not particularly limited, and is, for example, a maximum diameter of about 50 mm to 300 mm. The shape of the substrate is also not particularly limited, and is, for example, circular or square. Further, the substrate may be provided with notches such as an orientation flat (orifura) and a notch.
半導体層は、例えば、シリコン(Si)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)、炭化ケイ素(SiC)等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、20μm〜1000μmであり、100μm〜300μmであってもよい。 The semiconductor layer includes, for example, silicon (Si), gallium arsenide (GaAs), gallium nitride (GaN), silicon carbide (SiC) and the like. The thickness of the semiconductor layer in the element chip is not particularly limited, and may be, for example, 20 μm to 1000 μm, or 100 μm to 300 μm.
配線層は、例えば、半導体回路、電子部品素子、MEMS等を構成しており、絶縁膜、金属材料、樹脂層(例えば、ポリイミド)、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体(多層配線層あるいは再配線層)として含まれてもよい。 The wiring layer constitutes, for example, a semiconductor circuit, an electronic component element, a MEMS, or the like, and may include an insulating film, a metal material, a resin layer (for example, polyimide), a resist layer, an electrode pad, bumps, and the like. The insulating film may be included as a laminate (multilayer wiring layer or rewiring layer) with a metal material for wiring.
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。 The shape of the divided region is not limited to a straight line, and may be set according to the shape of a desired element chip, and may be zigzag or wavy. Examples of the shape of the element chip include a rectangle and a hexagon.
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、10μm以上、300μm以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。 The width of the divided region is not particularly limited, and may be appropriately set according to the size of the substrate and the element chip. The width of the divided region is, for example, 10 μm or more and 300 μm or less. The widths of the plurality of divided regions may be the same or different. A plurality of divided regions are usually arranged on the substrate. The pitch between adjacent divided regions is not particularly limited, and may be appropriately set according to the size of the substrate and the element chip.
図1は、基板を模式的に示す断面図である。
基板10は、第1の面10Xおよび第2の面10Yを備えるとともに、複数の素子領域101と素子領域101を画定する分割領域102とを備える。素子領域101は、半導体層11と、半導体層11の第1の面10X側に積層される配線層12と、を備える。分割領域102は、半導体層11と、絶縁膜14とを備える。
FIG. 1 is a cross-sectional view schematically showing a substrate.
The
図2は、保護膜を備える基板(樹脂被覆基板)を模式的に示す断面図である。
基板10の第1の面10Xには、保護膜40が形成されている。
FIG. 2 is a cross-sectional view schematically showing a substrate (resin-coated substrate) provided with a protective film.
A
(樹脂層)
本実施形態に係る基板の第2の面側には、樹脂層が配置されてもよい。
1枚の基板から、例えばフラッシュメモリ等の多段積層される複数の素子チップを作製する際、基板をDAF(ダイボンディングフィルムと称される場合もある。)に貼り付けた状態で、ダイシングが行われる場合がある。本実施形態において、基板の第2の面には、樹脂層としてDAFが配置されてもよい。
(Resin layer)
A resin layer may be arranged on the second surface side of the substrate according to the present embodiment.
When manufacturing a plurality of element chips to be stacked in multiple stages such as a flash memory from one substrate, dicing is performed with the substrate attached to DAF (sometimes called a die bonding film). It may be said. In the present embodiment, DAF may be arranged as a resin layer on the second surface of the substrate.
DAFは、例えば、樹脂と無機フィラーとを含む樹脂組成物により形成される。
樹脂としては、例えば、フェノール/ホルムアルデヒドノボラック樹脂、クレゾール/ホルムアルデヒドノボラック樹脂、キシレノール/ホルムアルデヒドノボラック樹脂、レゾルシノール/ホルムアルデヒドノボラック樹脂、フェノール−ナフトール/ホルムアルデヒドノボラック樹脂等の感光性を有するフェノール樹脂が挙げられる。無機フィラーは、例えば、上記で挙げられたNIR吸収性フィラーと同様であってよい。
The DAF is formed of, for example, a resin composition containing a resin and an inorganic filler.
Examples of the resin include photosensitive phenolic resins such as phenol / formaldehyde novolak resin, cresol / formaldehyde novolak resin, xylenol / formaldehyde novolak resin, resorcinol / formaldehyde novolak resin, and phenol-naphthol / formaldehyde novolak resin. The inorganic filler may be, for example, similar to the NIR-absorbing fillers listed above.
DAFの厚みは特に限定されない。DAFの厚みは、取り扱い性等の観点から、10μm〜100μmであってもよく、20μm〜50μmであってもよい。DAFは、例えば、基板よりも大きく、フレームの開口よりも小さい。 The thickness of the DAF is not particularly limited. The thickness of the DAF may be 10 μm to 100 μm or 20 μm to 50 μm from the viewpoint of handleability and the like. The DAF is, for example, larger than the substrate and smaller than the opening of the frame.
本実施形態において、基板の第2の面には、樹脂層として接着層が配置されてもよい。接着層は、上記の基板(第1の基板)と、その他の基板(第2の基板)とを接着する。第2の基板は、例えば、第1の基板を支持する。第2の基板の材質は特に限定されない。第2の基板としては、例えば、ガラス基板、樹脂基板、ガラスエポキシ基板、セラミック基板およびシリコン基板等が挙げられる。第2の基板の厚みは特に限定されない。第2の基板の厚みは、例えば、50μm以上、2mm以下であってよく、100μm以上、500μm以下であってよい。 In the present embodiment, an adhesive layer may be arranged as a resin layer on the second surface of the substrate. The adhesive layer adheres the above-mentioned substrate (first substrate) to another substrate (second substrate). The second substrate supports, for example, the first substrate. The material of the second substrate is not particularly limited. Examples of the second substrate include a glass substrate, a resin substrate, a glass epoxy substrate, a ceramic substrate, a silicon substrate, and the like. The thickness of the second substrate is not particularly limited. The thickness of the second substrate may be, for example, 50 μm or more and 2 mm or less, and may be 100 μm or more and 500 μm or less.
接着層の材料は特に限定されず、各基板の材料に応じて適宜選択すればよい。接着層の材料としては、例えば、未硬化あるいは半硬化のUV硬化性樹脂、未硬化あるいは半硬化の熱硬化性樹脂、感圧接着剤、熱可塑性樹脂等が挙げられる。UV硬化性樹脂としては、例えば、アクリル樹脂等が挙げられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、ポリイミド、ポリアミドイミド等が挙げられる。熱可塑性樹脂としては、例えば、ポリエステル、ポリスチレン、ポリテトラフルオロエチレン等が挙げられる。感圧接着剤としては、例えば、シリコーン樹脂等が挙げられる。接着層の厚みは特に限定されない。接着層の厚みは、例えば、5μm以上、100μm以下であってよく、5μm以上、15μm以下であってよい。 The material of the adhesive layer is not particularly limited, and may be appropriately selected depending on the material of each substrate. Examples of the material of the adhesive layer include uncured or semi-cured UV curable resin, uncured or semi-cured thermosetting resin, pressure sensitive adhesive, thermoplastic resin and the like. Examples of the UV curable resin include acrylic resin and the like. Examples of the thermosetting resin include epoxy resin, polyimide, polyamide-imide and the like. Examples of the thermoplastic resin include polyester, polystyrene, polytetrafluoroethylene and the like. Examples of the pressure-sensitive adhesive include silicone resins and the like. The thickness of the adhesive layer is not particularly limited. The thickness of the adhesive layer may be, for example, 5 μm or more and 100 μm or less, and may be 5 μm or more and 15 μm or less.
[素子チップの製造方法]
本実施形態に係る製造方法は、第1の面および第2の面を有する基板を準備する準備工程(S1)と、基板の第1の面を被覆する保護膜を形成する保護膜形成工程(S2)と、保護膜の一部を、レーザ光を照射することにより除去して、基板の一部を露出させる開口を形成する開口形成工程(S3)と、開口から露出する基板をプラズマによりエッチングして、基板を個片化する個片化工程と、個片化工程の後、保護膜を基板から除去する保護膜除去工程(S5)と、を備える。個片化工程は、基板をエッチングする基板エッチング工程(S41)と、樹脂層をプラズマによりエッチングする樹脂エッチング工程(S42)と、を備える。
図3は、本実施形態に係る製造方法を示すフローチャートである。
[Manufacturing method of element chip]
The manufacturing method according to the present embodiment includes a preparatory step (S1) for preparing a substrate having a first surface and a second surface, and a protective film forming step (S1) for forming a protective film covering the first surface of the substrate. S2), an opening forming step (S3) of removing a part of the protective film by irradiating a laser beam to form an opening for exposing a part of the substrate, and etching the substrate exposed from the opening with plasma. Then, a step of individualizing the substrate and a step of removing the protective film (S5) for removing the protective film from the substrate after the individualizing step are provided. The individualization step includes a substrate etching step (S41) for etching the substrate and a resin etching step (S42) for etching the resin layer with plasma.
FIG. 3 is a flowchart showing a manufacturing method according to the present embodiment.
(1)準備工程
まず、ダイシングの対象となる上記基板を準備する。ハンドリング性の観点から、準備された基板は、搬送キャリアに保持されて、次の工程に供されてもよい。
(1) Preparation step First, the above-mentioned substrate to be diced is prepared. From the viewpoint of handleability, the prepared substrate may be held by the transport carrier and used in the next step.
(搬送キャリア)
搬送キャリアは、フレームとフレームに固定された保持シートとを備える。
(Transport carrier)
The transport carrier includes a frame and a holding sheet fixed to the frame.
フレームは、基板の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。 The frame is a frame having an opening having an area equal to or larger than the entire substrate, and has a predetermined width and a substantially constant thin thickness. The frame has enough rigidity to carry the holding sheet and the substrate while holding them. The shape of the opening of the frame is not particularly limited, but may be a polygon such as a circle, a rectangle, or a hexagon. Examples of the material of the frame include metals such as aluminum and stainless steel, and resins.
保持シートの材質は特に限定されない。なかでも、基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。 The material of the holding sheet is not particularly limited. Among them, the holding sheet preferably includes an adhesive layer and a flexible non-adhesive layer from the viewpoint that the substrate is easily attached.
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分(例えば、エチレン−プロピレンゴム(EPM)、エチレン−プロピレン−ジエンゴム(EPDM)等)、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、50μm以上、300μm以下であり、好ましくは50μm以上、150μm以下である。 The material of the non-adhesive layer is not particularly limited, and examples thereof include polyolefins such as polyethylene and polypropylene, and thermoplastic resins such as polyester such as polyvinyl chloride and polyethylene terephthalate. The resin film has a rubber component for adding elasticity (for example, ethylene-propylene rubber (EPM), ethylene-propylene-diene rubber (EPDM), etc.), a plasticizer, a softener, an antioxidant, a conductive material, etc. Various additives may be blended. In addition, the thermoplastic resin may have a functional group such as an acrylic group that exhibits a photopolymerization reaction. The thickness of the non-adhesive layer is not particularly limited, and is, for example, 50 μm or more and 300 μm or less, preferably 50 μm or more and 150 μm or less.
粘着層を備える面(粘着面)の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、基板の一方の主面(第2の面)が貼着されることにより、基板は保持シートに保持される。基板は、ダイアタッチフィルム(DAF)を介して、保持シートに保持されてもよい。 The outer peripheral edge of the surface provided with the adhesive layer (adhesive surface) is attached to one surface of the frame and covers the opening of the frame. The substrate is held by the holding sheet by attaching one main surface (second surface) of the substrate to the portion of the adhesive surface exposed from the opening of the frame. The substrate may be held on the holding sheet via a die attach film (DAF).
粘着層は、紫外線(UV)の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、UV照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、UV硬化型アクリル粘着剤を5μm以上、100μm以下(好ましくは5μm以上、15μm以下)の厚みに塗布することにより得られる。 The adhesive layer is preferably composed of an adhesive component whose adhesive strength is reduced by irradiation with ultraviolet rays (UV). As a result, when the element chip is picked up after plasma dicing, the element chip is easily peeled off from the adhesive layer by UV irradiation, which facilitates picking up. For example, the adhesive layer can be obtained by applying a UV-curable acrylic pressure-sensitive adhesive to one side of the non-adhesive layer to a thickness of 5 μm or more and 100 μm or less (preferably 5 μm or more and 15 μm or less).
図4Aは、搬送キャリアに保持された基板を模式的に示す上面図である。図4Bは、図4Aに示すA−A線での断面図である。 FIG. 4A is a top view schematically showing a substrate held by a transport carrier. FIG. 4B is a cross-sectional view taken along the line AA shown in FIG. 4A.
搬送キャリア20は、フレーム21とフレーム21に固定された保持シート22とを備える。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。粘着面22Xの外周縁は、フレーム21の一方の面に貼着し、粘着面22Xのフレーム21の開口から露出した部分に、基板10の一方の主面が貼着される。図4Aおよび図4Bにおいて、基板10はDAF30を介して、保持シート22に貼着されている。プラズマ処理の際、保持シート22は、プラズマ処理装置内に設置されるステージと、粘着面22Xとは反対の非粘着面22Yとが接するように、ステージに載置される。
The
図5は、本実施形態に係る準備工程により準備された基板を模式的に示す断面図である。基板の第2の面10Y側には、DAF30が配置されている。基板10は、DAF30を介してフレームに固定された保持シート22に貼着されている。
FIG. 5 is a cross-sectional view schematically showing a substrate prepared by the preparation step according to the present embodiment. The DAF30 is arranged on the
(2)保護膜形成工程
基板の第1の面に保護膜を形成し、樹脂被覆基板を得る。
(2) Protective film forming step A protective film is formed on the first surface of the substrate to obtain a resin-coated substrate.
保護膜は、上記樹脂組成物を、例えばシート状に成型した後、このシートを第1の面に貼り付けるか、あるいは、上記樹脂組成物を、スピンコート、スプレー塗布あるいは印刷等の方法を用いて第1の面に塗布することにより形成される。樹脂組成物を塗布した後、乾燥処理を行ってもよい。スピンコートやスプレー塗布に用いられる樹脂組成物の粘度は、一般に小さい。そのため、無機フィラーは保護膜中で沈殿し易い。本実施形態のNIR吸収性フィラーは粒径が小さいため、このような塗布法を用いる場合にも、沈殿は抑制される。 As the protective film, the resin composition is molded into a sheet, for example, and then the sheet is attached to the first surface, or the resin composition is applied by spin coating, spray coating, printing, or the like. It is formed by applying it to the first surface. After applying the resin composition, a drying treatment may be performed. The viscosity of the resin composition used for spin coating or spray coating is generally small. Therefore, the inorganic filler tends to precipitate in the protective film. Since the NIR-absorbing filler of the present embodiment has a small particle size, precipitation is suppressed even when such a coating method is used.
図6は、本実施形態に係る保護膜形成工程後の基板を模式的に示す断面図である。基板10の第1の面10Xに、保護膜40が形成されている。
FIG. 6 is a cross-sectional view schematically showing the substrate after the protective film forming step according to the present embodiment. A
(3)開口形成工程
保護膜の一部を除去して、基板の一部を露出させる開口を形成する。
開口は、分割領域における保護膜、さらには配線層をレーザスクライビングすることにより形成される。分割領域における配線層の除去は、後述する基板エッチング工程において行ってもよい。この場合、配線層を除去するためのプラズマを発生させる条件と、基板をエッチングするためのプラズマを発生させる条件とは異なり得る。
(3) Aperture forming step A part of the protective film is removed to form an opening that exposes a part of the substrate.
The openings are formed by laser scribing the protective film in the split region, as well as the wiring layer. The removal of the wiring layer in the divided region may be performed in the substrate etching step described later. In this case, the condition for generating plasma for removing the wiring layer and the condition for generating plasma for etching the substrate may be different.
レーザスクライビングに使用されるレーザ光の波長は、近赤外領域である750nm以上、3000nm以下である。特に、800nm以上、1300nm以下の波長、具体的には、1064nmまたは1030nmの波長を有するレーザ光であってよい。これにより、生産性の向上およびコストカットが期待できる。 The wavelength of the laser beam used for laser scribing is 750 nm or more and 3000 nm or less in the near infrared region. In particular, it may be a laser beam having a wavelength of 800 nm or more and 1300 nm or less, specifically, a wavelength of 1064 nm or 1030 nm. This can be expected to improve productivity and cut costs.
レーザ光の周波数は特に限定されないが、例えば、1〜200kHzであり、高周波になるほど高速加工が可能となる。レーザ光のレーザ発振機構は特に限定されず、レーザ発振の媒体として半導体を用いる半導体レーザ、媒体として炭酸ガス(CO2)等の気体を用いる気体レーザ、YAG等を用いる固体レーザ、および、ファイバレーザ等が挙げられる。レーザ発振器も特に限定されないが、基板に与える熱影響が小さい点で、パルスレーザ光を発振するパルスレーザ発振器であってよい。 The frequency of the laser beam is not particularly limited, but is, for example, 1 to 200 kHz, and the higher the frequency, the higher the speed processing becomes possible. The laser oscillation mechanism of the laser light is not particularly limited, and a semiconductor laser that uses a semiconductor as a medium for laser oscillation, a gas laser that uses a gas such as carbon dioxide (CO 2 ) as a medium, a solid-state laser that uses YAG, and a fiber laser. And so on. The laser oscillator is also not particularly limited, but may be a pulse laser oscillator that oscillates a pulsed laser beam in that the thermal effect on the substrate is small.
レーザ光のパルス幅は特に限定されないが、熱影響がより小さくなる点で、500ナノ秒以下であることが好ましく、200ナノ秒以下であることがより好ましい。特に、数フェムト秒(1×10−15秒)から数ピコ秒(1×10−12秒)のパルス幅を有する超短パルスレーザ光を用いることが好ましい。保護膜に超短パルスレーザ光を照射すると、多光子吸収過程が支配的になる。よって、NIR吸収性フィラーの体積割合を小さくすることができて、NIR吸収性フィラーは、洗浄によってさらに除去され易くなる。 The pulse width of the laser beam is not particularly limited, but is preferably 500 nanoseconds or less, and more preferably 200 nanoseconds or less, in that the thermal effect is smaller. In particular, it is preferable to use an ultrashort pulse laser beam having a pulse width of several femtoseconds (1 × 10-15 seconds) to several picoseconds (1 × 10-12 seconds). When the protective film is irradiated with ultrashort pulse laser light, the multiphoton absorption process becomes dominant. Therefore, the volume ratio of the NIR-absorbing filler can be reduced, and the NIR-absorbing filler can be more easily removed by washing.
近赤外領域の波長を有する超短パルスレーザ光を用いる場合、加工開始のトリガーとなる極めて短い間のみ熱吸収が発生し、その後、多光子吸収過程に移行する。NIR吸収性フィラーは、この加工開始直後に発生する熱吸収過程をサポートする役割も果たす。よって、レーザ光照射による熱影響は小さくなり易い。なお、一般にレーザスクライビングは、対象物が有する電子の熱振動を利用しており、熱吸収過程に深く関連している。そのため、熱影響は避けられない。 When an ultrashort pulse laser beam having a wavelength in the near infrared region is used, heat absorption occurs only for an extremely short period of time that triggers the start of processing, and then the process shifts to the multiphoton absorption process. The NIR-absorbing filler also plays a role in supporting the heat absorption process that occurs immediately after the start of this processing. Therefore, the thermal effect of laser light irradiation tends to be small. In general, laser scribing utilizes the thermal vibration of electrons possessed by an object and is deeply related to the heat absorption process. Therefore, the heat effect is unavoidable.
図7は、本実施形態に係る開口形成工程後の基板を模式的に示す断面図である。分割領域102における保護膜40および配線層12が除去されて、開口から半導体層11が露出している。
FIG. 7 is a cross-sectional view schematically showing the substrate after the opening forming step according to the present embodiment. The
(4)個片化工程
開口から露出する基板をプラズマによりエッチングして、基板を個片化する。本実施形態では、基板をエッチングする工程(基板エッチング工程)の後、DAFがプラズマによりエッチングされる(樹脂エッチング工程)。
(4) Individualization step The substrate exposed from the opening is etched by plasma to individualize the substrate. In the present embodiment, the DAF is etched by plasma (resin etching step) after the step of etching the substrate (board etching step).
個片化工程で使用されるプラズマ処理装置の一実施形態を具体的に説明する。図8は、プラズマ処理装置の構造を概略的に示す断面図である。図8では、基板およびDAFが搬送キャリアに保持されている。プラズマ処理装置の構造は、これに限定されるものではない。 An embodiment of the plasma processing apparatus used in the individualization step will be specifically described. FIG. 8 is a cross-sectional view schematically showing the structure of the plasma processing apparatus. In FIG. 8, the substrate and DAF are held by the transport carrier. The structure of the plasma processing apparatus is not limited to this.
(プラズマ処理装置)
プラズマ処理装置100は、ステージ111を備えている。搬送キャリア20は、保持シート22の基板10を保持している面が上方を向くように、ステージ111に搭載される。ステージ111は、搬送キャリア20の全体を載置できる程度の大きさを備える。ステージ111の上方には、基板10の少なくとも一部を露出させるための窓部124Wを有するカバー124が配置されている。カバー124には、フレーム21がステージ111に載置されている状態のとき、フレーム21を押圧するための押さえ部材107が配置されている。押さえ部材107は、フレーム21と点接触できる部材(例えば、コイルバネや弾力性を有する樹脂)であることが好ましい。これにより、フレーム21およびカバー124の熱が互いに影響し合うことを抑制しながら、フレーム21の歪みを矯正することができる。
(Plasma processing equipment)
The
ステージ111およびカバー124は、真空チャンバ103内に配置されている。真空チャンバ103は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材108により閉鎖されている。真空チャンバ103を構成する材料としては、アルミニウム、ステンレス鋼(SUS)、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材108を構成する材料としては、酸化イットリウム(Y2O3)、窒化アルミニウム(AlN)、アルミナ(Al2O3)、石英(SiO2)等の誘電体材料が例示できる。誘電体部材108の上方には、上部電極としての第1の電極109が配置されている。第1の電極109は、第1の高周波電源110Aと電気的に接続されている。ステージ111は、真空チャンバ103内の底部側に配置される。
The
真空チャンバ103には、ガス導入口103aが接続されている。ガス導入口103aには、プラズマ発生用ガス(プロセスガス)の供給源であるプロセスガス源112およびアッシングガス源113が、それぞれ配管によって接続されている。また、真空チャンバ103には、排気口103bが設けられており、排気口103bには、真空チャンバ103内のガスを排気して減圧するための真空ポンプを含む減圧機構114が接続されている。真空チャンバ103内にプロセスガスが供給された状態で、第1の電極109に第1の高周波電源110Aから高周波電力が供給されることにより、真空チャンバ103内にプラズマが発生する。
A
ステージ111は、それぞれ略円形の電極層115と、金属層116と、電極層115および金属層116を支持する基台117と、電極層115、金属層116および基台117を取り囲む外周部118とを備える。外周部118は導電性および耐エッチング性を有する金属により構成されており、電極層115、金属層116および基台117をプラズマから保護する。外周部118の上面には、円環状の外周リング129が配置されている。外周リング129は、外周部118の上面をプラズマから保護する役割をもつ。電極層115および外周リング129は、例えば、上記の誘電体材料により構成される。
The
電極層115の内部には、静電吸着(Electrostatic Chuck)用電極(以下、ESC電極119と称す。)と、第2の高周波電源110Bに電気的に接続された第2の電極120とが配置されている。ESC電極119には、直流電源126が電気的に接続されている。静電吸着機構は、ESC電極119および直流電源126により構成されている。静電吸着機構によって、保持シート22はステージ111に押し付けられて固定される。以下、保持シート22をステージ111に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート22のステージ111への固定は、図示しないクランプによって行われてもよい。
Inside the
金属層116は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層116内には、冷媒流路127が形成されている。冷媒流路127は、ステージ111を冷却する。ステージ111が冷却されることにより、ステージ111に搭載された保持シート22が冷却されるとともに、ステージ111にその一部が接触しているカバー124も冷却される。これにより、基板10や保持シート22が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路127内の冷媒は、冷媒循環装置125により循環される。
The
ステージ111の外周付近には、ステージ111を貫通する複数の支持部122が配置されている。支持部122は、搬送キャリア20のフレーム21を支持する。支持部122は、第1の昇降機構123Aにより昇降駆動される。搬送キャリア20が真空チャンバ103内に搬送されると、所定の位置まで上昇した支持部122に受け渡される。支持部122の上端面がステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111の所定の位置に載置される。
A plurality of
カバー124の端部には、複数の昇降ロッド121が連結しており、カバー124を昇降可能にしている。昇降ロッド121は、第2の昇降機構123Bにより昇降駆動される。第2の昇降機構123Bによるカバー124の昇降の動作は、第1の昇降機構123Aとは独立して行うことができる。
A plurality of elevating
制御装置128は、第1の高周波電源110A、第2の高周波電源110B、プロセスガス源112、アッシングガス源113、減圧機構114、冷媒循環装置125、第1の昇降機構123A、第2の昇降機構123Bおよび静電吸着機構を含むプラズマ処理装置100を構成する要素の動作を制御する。図9は、本実施形態で使用されるプラズマ処理装置のブロック図である。
The
基板10のエッチングは、基板10が保持された搬送キャリア20を真空チャンバ内に搬入し、基板10がステージ111に載置された状態で行われる。
基板10の搬入の際、真空チャンバ103内では、昇降ロッド121の駆動により、カバー124が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア20が搬入される。複数の支持部122は、上昇した状態で待機している。搬送キャリア20がステージ111上方の所定の位置に到達すると、支持部122に搬送キャリア20が受け渡される。搬送キャリア20は、保持シート22の粘着面22Xが上方を向くように、支持部122の上端面に受け渡される。
The etching of the
When the
搬送キャリア20が支持部122に受け渡されると、真空チャンバ103は密閉状態に置かれる。次に、支持部122が降下を開始する。支持部122の上端面が、ステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111に載置される。続いて、昇降ロッド121が駆動する。昇降ロッド121は、カバー124を所定の位置にまで降下させる。このとき、カバー124に配置された押さえ部材107がフレーム21に点接触できるように、カバー124とステージ111との距離は調節されている。これにより、フレーム21が押さえ部材107によって押圧されるとともに、フレーム21がカバー124によって覆われ、基板10は窓部124Wから露出する。
When the
カバー124は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部124Wの直径はフレーム21の内径よりも小さく、その外径はフレーム21の外径よりも大きい。したがって、搬送キャリア20をステージの所定の位置に搭載し、カバー124を降下させると、カバー124は、フレーム21を覆うことができる。窓部124Wからは、基板10の少なくとも一部が露出する。
The
カバー124は、例えば、セラミックス(例えば、アルミナ、窒化アルミニウムなど)や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材107は、上記の誘電体や金属の他、樹脂材料で構成され得る。
The
搬送キャリア20が支持部122に受け渡された後、直流電源126からESC電極119に電圧を印加する。これにより、保持シート22がステージ111に接触すると同時にステージ111に静電吸着される。なお、ESC電極119への電圧の印加は、保持シート22がステージ111に載置された後(接触した後)に、開始されてもよい。
After the
エッチングが終了すると、真空チャンバ103内のガスが排出され、ゲートバルブが開く。複数の素子チップを保持する搬送キャリア20は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置100から搬出される。搬送キャリア20が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア20の搬出プロセスは、上記のような搬送キャリア20をステージ111に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー124を所定の位置にまで上昇させた後、ESC電極119への印加電圧をゼロにして、搬送キャリア20のステージ111への吸着を解除し、支持部122を上昇させる。支持部122が所定の位置まで上昇した後、搬送キャリア20は搬出される。
When the etching is completed, the gas in the
(4−1)基板エッチング工程
半導体層をエッチングするプラズマ(第1のプラズマP1)の発生条件は、半導体層の材質などに応じて設定される。
半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向に垂直にエッチングされる。半導体層がSiを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Siエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。
(4-1) Substrate Etching Step The conditions for generating plasma (first plasma P1) for etching the semiconductor layer are set according to the material of the semiconductor layer and the like.
The semiconductor layer is plasma etched, for example, by a Bosch process. In the Bosch process, the semiconductor layer is etched perpendicular to the depth direction. When the semiconductor layer contains Si, the Bosch process digs the semiconductor layer in the depth direction by sequentially repeating the deposition step, the deposition film etching step, and the Si etching step.
堆積ステップは、例えば、プロセスガスとしてC4F8を150sccm〜250sccmで供給しながら、真空チャンバ内の圧力を15Pa〜25Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W〜2500Wとして、第2の高周波電源から第2の電極への投入電力を0W〜50Wとして、2秒間〜15秒間、処理する条件で行われる。 In the deposition step, for example, while supplying C 4 F 8 as a process gas at 150 sccm to 250 sccm, the pressure in the vacuum chamber is adjusted to 15 Pa to 25 Pa, and the power input from the first high frequency power source to the first electrode is applied. The processing is performed under the condition that the input power from the second high frequency power source to the second electrode is 0 W to 50 W and the processing is performed for 2 seconds to 15 seconds.
堆積膜エッチングステップは、例えば、プロセスガスとしてSF6を200sccm〜400sccmで供給しながら、真空チャンバ内の圧力を5Pa〜15Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W〜2500Wとして、第2の高周波電源から第2の電極への投入電力を300W〜1000Wとして、2秒間〜10秒間、処理する条件で行われる。 In the deposition film etching step, for example, while supplying SF 6 as a process gas at 200 sccm to 400 sccm, the pressure in the vacuum chamber is adjusted to 5 Pa to 15 Pa, and the power input from the first high frequency power source to the first electrode is applied. The processing is performed under the condition that the input power from the second high frequency power source to the second electrode is 300 W to 1000 W and the processing is performed for 2 seconds to 10 seconds.
Siエッチングステップは、例えば、プロセスガスとしてSF6を200sccm〜400sccmで供給しながら、真空チャンバ内の圧力を5Pa〜15Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W〜2500Wとして、第2の高周波電源から第2の電極への投入電力を50W〜500Wとして、10秒間〜20秒間、処理する条件で行われる。 In the Si etching step, for example, while supplying SF 6 as a process gas at 200 sccm to 400 sccm, the pressure in the vacuum chamber is adjusted to 5 Pa to 15 Pa, and the power input from the first high frequency power source to the first electrode is 1500 W. It is carried out under the condition that the input power from the second high frequency power source to the second electrode is 50 W to 500 W and the processing is performed for 10 seconds to 20 seconds.
上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Siエッチングステップを繰り返すことにより、Siを含む半導体層は、10μm/分〜20μm/分の速度で深さ方向に垂直にエッチングされ得る。 By repeating the deposition step, the deposition film etching step, and the Si etching step under the above conditions, the semiconductor layer containing Si is etched perpendicularly to the depth direction at a rate of 10 μm / min to 20 μm / min. obtain.
なお、金属材料を含む配線層は、以下のような条件で発生させたプラズマ(第3のプラズマP3)によりエッチングされ得る。例えば、プロセスガスとしてCF4とArの混合ガス(CF4:Ar=1:4)を150sccm〜250sccmで供給しながら、真空チャンバ内の圧力を0.2Pa〜1.5Paに調整する。第1の高周波電源から第1の電極に1500W〜2500W、周波数13.56MHzの高周波電力を供給するとともに、第2の高周波電源から第2の電極に500W〜1800W、周波数100kHz以上(例えば、400kHz〜500kHz、あるいは、13.56MHz)の高周波電力を投入する。 The wiring layer containing the metal material can be etched by the plasma (third plasma P3) generated under the following conditions. For example, the pressure in the vacuum chamber is adjusted to 0.2 Pa to 1.5 Pa while supplying a mixed gas of CF 4 and Ar (CF 4 : Ar = 1: 4) as a process gas at 150 sccm to 250 sccm. A high frequency power of 1500 W to 2500 W and a frequency of 13.56 MHz is supplied from the first high frequency power supply to the first electrode, and 500 W to 1800 W and a frequency of 100 kHz or more (for example, 400 kHz to 400 kHz) are supplied from the second high frequency power supply to the second electrode. High frequency power of 500 kHz or 13.56 MHz) is input.
図10は、本実施形態に係る基板エッチング工程後の基板を模式的に示す断面図である。分割領域102における半導体層11が除去されて、開口からDAF30が露出している。
FIG. 10 is a cross-sectional view schematically showing the substrate after the substrate etching step according to the present embodiment. The
(4−2)樹脂エッチング工程
次に、開口から露出するDAFをエッチングし、DAFを素子チップに対応するように分断する。これにより、複数の素子チップが、素子チップ毎に分断されたDAFを介して保持シートに保持された状態で得られる。
(4-2) Resin Etching Step Next, the DAF exposed from the opening is etched, and the DAF is divided so as to correspond to the element chip. As a result, a plurality of element chips can be obtained in a state of being held by the holding sheet via the DAF divided for each element chip.
基板エッチング工程および樹脂エッチング工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両方のエッチング工程は連続して行われてもよい。 The plasma processing apparatus used in the substrate etching step and the resin etching step may be the same or different. If the same plasma processing apparatus is used, both etching steps may be performed consecutively.
DAFをエッチングするプラズマ(第2のプラズマP2)の発生条件は、エッチングされるDAFの材質に応じて設定される。
DAFが、樹脂と無機フィラーとを含む樹脂組成物により形成される場合、第2のプラズマP2は、酸素およびフッ素を含むプロセスガスを用いて発生させることが好ましい。酸素を含むガスから発生する酸素ラジカルは、樹脂等の有機材料との反応性が高い。フッ素を含むガスから発生するフッ素ラジカルは、無機フィラーとの反応性が高い。そのため、酸素およびフッ素を含むプロセスガスを用いると、無機フィラーを含むDAFを効率的にエッチングすることができるとともに、無機フィラーの飛散が抑制され易くなる。酸素およびフッ素を含むプロセスガスとしては、例えば、酸素ガス(O2)と、フッ素含有ガス(SF6、CF4)との混合ガスが挙げられる。上記混合ガスにおけるフッ素含有ガスの流量比は、例えば5%以上である。
The conditions for generating the plasma for etching the DAF (second plasma P2) are set according to the material of the DAF to be etched.
When the DAF is formed of a resin composition containing a resin and an inorganic filler, the second plasma P2 is preferably generated using a process gas containing oxygen and fluorine. Oxygen radicals generated from gas containing oxygen are highly reactive with organic materials such as resins. Fluorine radicals generated from a gas containing fluorine are highly reactive with inorganic fillers. Therefore, when a process gas containing oxygen and fluorine is used, the DAF containing the inorganic filler can be efficiently etched, and the scattering of the inorganic filler is easily suppressed. Examples of the process gas containing oxygen and fluorine include a mixed gas of oxygen gas (O 2 ) and fluorine-containing gas (SF 6 , CF 4 ). The flow rate ratio of the fluorine-containing gas in the mixed gas is, for example, 5% or more.
第2のプラズマP2のその他の発生条件として、例えば、真空チャンバ内の圧力を5Pa〜10Paにすることが好ましい。さらに、第2の電極に500W〜1000Wの高周波電力を投入して、ステージに高いバイアス電圧をかけることが好ましい。これにより、エッチングのイオン性が高まって、無機フィラーの飛散がさらに抑制され易くなる。ただし、バイアス電圧が高くなると、ステージ上のDAFの温度が高くなり易い。そこで、ステージを例えば15℃以下に冷却して、DAFのエッチング中のDAFの温度を、50℃以下に維持することが好ましい。 As another condition for generating the second plasma P2, for example, it is preferable that the pressure in the vacuum chamber is 5 Pa to 10 Pa. Further, it is preferable to apply a high frequency power of 500 W to 1000 W to the second electrode to apply a high bias voltage to the stage. As a result, the ionicity of the etching is increased, and the scattering of the inorganic filler is more likely to be suppressed. However, as the bias voltage increases, the temperature of the DAF on the stage tends to increase. Therefore, it is preferable to cool the stage to, for example, 15 ° C. or lower to maintain the temperature of the DAF during etching of the DAF to 50 ° C. or lower.
DAFのエッチングは、具体的には以下の条件で行われ得る。酸素ガス(流量350sccm)とSF6(流量50sccm)との混合ガスを、プロセスガスとして真空チャンバ内に供給しながら、真空チャンバ内の圧力を5Pa〜10Paに維持する。第1の電極に3000W〜5000Wの高周波電力を投入するとともに、ステージに500W〜1000Wの高周波電力を投入する。これにより、1.5μm/分〜4μm/分程度のエッチング速度で、DAFがエッチングされる。 Specifically, the etching of DAF can be performed under the following conditions. While supplying a mixed gas of oxygen gas (flow rate 350 sccm) and SF 6 (flow rate 50 sccm) into the vacuum chamber as a process gas, the pressure in the vacuum chamber is maintained at 5 Pa to 10 Pa. A high frequency power of 3000 W to 5000 W is applied to the first electrode, and a high frequency power of 500 W to 1000 W is applied to the stage. As a result, the DAF is etched at an etching rate of about 1.5 μm / min to 4 μm / min.
図11は、本実施形態に係る樹脂エッチング工程後の基板(素子チップ)を模式的に示す断面図である。分割領域102におけるDAF30が除去されて、複数の素子チップ200が形成されている。
FIG. 11 is a cross-sectional view schematically showing a substrate (element chip) after the resin etching step according to the present embodiment. The
(5)保護膜除去工程
個片化工程の後、保護膜を基板から除去する。本実施形態において、保護膜は、樹脂を溶解させる溶剤を含む洗浄液を接触させて、保護膜の少なくとも一部を溶解させることにより除去することができる。保護膜中のNIR吸収性フィラーは、平均粒径が小さく、かつ、保護膜中に均一に分散しているため、溶解した樹脂とともに容易に押し流されて基板上から除去される。
(5) Protective film removing step After the individualizing step, the protective film is removed from the substrate. In the present embodiment, the protective film can be removed by contacting a cleaning liquid containing a solvent that dissolves the resin to dissolve at least a part of the protective film. Since the NIR-absorbing filler in the protective film has a small average particle size and is uniformly dispersed in the protective film, it is easily washed away together with the dissolved resin and removed from the substrate.
洗浄液に含まれる溶剤は、保護膜を形成する樹脂に応じて適宜選択すればよい。上記の水溶性樹脂を溶解させる溶剤としては、例えば、プロピレングリコールモノメチルエーテルアセテート(PGMEA)、メチルエチルケトン(MEK)イソプロピルアルコール(IPA)、エタノール、アセトン、水等が挙げられる。洗浄液は、これら1種を単独で、あるいは2種以上を含む。なかでも、保持シートを溶解させ難い点で、洗浄液は、PGMEAを含むことが望ましい。 The solvent contained in the cleaning liquid may be appropriately selected depending on the resin forming the protective film. Examples of the solvent for dissolving the water-soluble resin include propylene glycol monomethyl ether acetate (PGMEA), methyl ethyl ketone (MEK) isopropyl alcohol (IPA), ethanol, acetone, and water. The cleaning liquid contains one of these types alone or two or more types. In particular, it is desirable that the cleaning liquid contains PGMEA because it is difficult to dissolve the holding sheet.
洗浄液を個片化された基板(すなわち素子チップ)に接触させる方法は特に限定されない。例えば、洗浄液を、素子チップの第1の面側から滴下すればよい。 The method of bringing the cleaning liquid into contact with the individualized substrate (that is, the element chip) is not particularly limited. For example, the cleaning liquid may be dropped from the first surface side of the element chip.
図12は、本実施形態に係る保護膜除去工程後の素子チップを模式的に示す断面図である。保護膜40に含まれるNIR吸収性フィラーは、樹脂とともに除去されている。
FIG. 12 is a cross-sectional view schematically showing the element chip after the protective film removing step according to the present embodiment. The NIR-absorbing filler contained in the
(6)ピックアップ工程
素子チップを、分断されたDAFとともに保持シートから取り外す。
素子チップは、例えば、保持シートの非粘着面側から保持シートおよびDAFとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
(6) Pickup process The element chip is removed from the holding sheet together with the divided DAF.
The element chip is pushed up from the non-adhesive surface side of the holding sheet together with the holding sheet and the DAF by a push-up pin, for example. As a result, at least a part of the element chip is lifted from the holding sheet. After that, the element chip is removed from the holding sheet by the pickup device.
本発明の素子チップの製造方法によれば、所望の素子チップが高品質で得られるため、種々の基板から素子チップを製造する方法として有用である。本発明の樹脂組成物および樹脂被覆基板によれば、所望の素子チップが高品質で得られるため、種々の素子チップを製造する方法に好適に用いられる。 According to the method for manufacturing a device chip of the present invention, a desired device chip can be obtained with high quality, which is useful as a method for manufacturing a device chip from various substrates. According to the resin composition and the resin-coated substrate of the present invention, a desired element chip can be obtained with high quality, and therefore, it is suitably used in a method for producing various element chips.
10:基板
10X:第1の面
10Y:第2の面
101:素子領域
102:分割領域
11:半導体層
12:配線層
14:絶縁膜
20:搬送キャリア
21:フレーム
21a:ノッチ
21b:コーナーカット
22:保持シート
22X:粘着面
22Y:非粘着面
30:DAF
40:保護膜
100:プラズマ処理装置
103:真空チャンバ
103a:ガス導入口
103b:排気口
108:誘電体部材
109:第1の電極
110A:第1の高周波電源
110B:第2の高周波電源
111:ステージ
112:プロセスガス源
113:アッシングガス源
114:減圧機構
115:電極層
116:金属層
117:基台
118:外周部
119:ESC電極
120:第2の電極
121:昇降ロッド
122:支持部
123A:第1の昇降機構
123B:第2の昇降機構
124:カバー
124W:窓部
125:冷媒循環装置
126:直流電源
127:冷媒流路
128:制御装置
129:外周リング
200:素子チップ
10:
40: Protective film 100: Plasma processing device 103:
Claims (13)
前記基板の前記第1の面を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜の一部を、レーザ光を照射することにより除去して、前記基板の一部を露出させる開口を形成する開口形成工程と、
前記開口から露出する前記基板をプラズマによりエッチングして、前記基板を個片化する個片化工程と、
前記個片化工程の後、前記保護膜を前記基板から除去する保護膜除去工程と、を備え、
前記保護膜は、樹脂とフィラーとを含み、
前記フィラーの平均粒径は10nm以上、1μm以下であり、
前記フィラーは、近赤外線の吸収性能を有し、
前記レーザ光は、近赤外領域の波長を含む、素子チップの製造方法。 A preparatory step for preparing a substrate having a first surface and a second surface opposite to the first surface, and
A protective film forming step of forming a protective film covering the first surface of the substrate, and
An opening forming step of removing a part of the protective film by irradiating a laser beam to form an opening that exposes a part of the substrate.
The individualization step of etching the substrate exposed from the opening with plasma to individualize the substrate, and
After the individualization step, a protective film removing step of removing the protective film from the substrate is provided.
The protective film contains a resin and a filler, and contains
The average particle size of the filler is 10 nm or more and 1 μm or less.
The filler has near-infrared absorption performance and
The laser beam is a method for manufacturing an element chip, which includes a wavelength in the near infrared region.
前記レーザ光は、800nm以上、1300nm以下の波長を含む、請求項1に記載の素子チップの製造方法。 The filler has an electromagnetic wave absorption performance having a wavelength of 800 nm or more and 1300 nm or less.
The method for manufacturing an element chip according to claim 1, wherein the laser beam includes a wavelength of 800 nm or more and 1300 nm or less.
前記個片化工程において、前記基板がエッチングされた後、前記樹脂層がプラズマによりエッチングされる、請求項1〜6のいずれか一項に記載の素子チップの製造方法。 A resin layer is arranged on the second surface of the substrate.
The method for manufacturing an element chip according to any one of claims 1 to 6, wherein in the individualization step, the substrate is etched and then the resin layer is etched by plasma.
前記保護膜は、樹脂とフィラーとを含み、
前記フィラーの平均粒径は10nm以上、1μm以下であり、
前記フィラーは、近赤外線の吸収性能を有する、樹脂被覆基板。 A substrate containing a semiconductor and a protective film covering the substrate are provided.
The protective film contains a resin and a filler, and contains
The average particle size of the filler is 10 nm or more and 1 μm or less.
The filler is a resin-coated substrate having near-infrared absorbing performance.
樹脂とフィラーとを含み、
前記フィラーの平均粒径は10nm以上、1μm以下であり、
前記フィラーは、近赤外線の吸収性能を有する、樹脂組成物。 A resin composition for forming a protective film for coating a substrate containing a semiconductor.
Contains resin and filler,
The average particle size of the filler is 10 nm or more and 1 μm or less.
The filler is a resin composition having near infrared ray absorbing performance.
The resin composition according to claim 11 or 12, wherein the mass ratio of the filler to the non-volatile component of the resin composition is 0.1% or more and 40% or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019092339A JP2020188154A (en) | 2019-05-15 | 2019-05-15 | Method for manufacturing resin composition, resin-coated substrate and element chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019092339A JP2020188154A (en) | 2019-05-15 | 2019-05-15 | Method for manufacturing resin composition, resin-coated substrate and element chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020188154A true JP2020188154A (en) | 2020-11-19 |
Family
ID=73222060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019092339A Pending JP2020188154A (en) | 2019-05-15 | 2019-05-15 | Method for manufacturing resin composition, resin-coated substrate and element chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020188154A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023006794A (en) * | 2021-06-30 | 2023-01-18 | 株式会社ディスコ | Manufacturing method |
| CN118406420A (en) * | 2024-05-21 | 2024-07-30 | 深圳市化讯半导体材料有限公司 | A protective material resistant to high-power laser cutting and a preparation method thereof |
| WO2024228363A1 (en) * | 2023-05-01 | 2024-11-07 | 株式会社レゾナック | Method for cleaning semiconductor chip, and method for manufacturing semiconductor device |
| JPWO2024228364A1 (en) * | 2023-05-01 | 2024-11-07 |
-
2019
- 2019-05-15 JP JP2019092339A patent/JP2020188154A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023006794A (en) * | 2021-06-30 | 2023-01-18 | 株式会社ディスコ | Manufacturing method |
| JP7785469B2 (en) | 2021-06-30 | 2025-12-15 | 株式会社ディスコ | Manufacturing method |
| WO2024228363A1 (en) * | 2023-05-01 | 2024-11-07 | 株式会社レゾナック | Method for cleaning semiconductor chip, and method for manufacturing semiconductor device |
| JPWO2024228364A1 (en) * | 2023-05-01 | 2024-11-07 | ||
| WO2024228364A1 (en) * | 2023-05-01 | 2024-11-07 | 株式会社レゾナック | Method for cleaning semiconductor chip and method for manufacturing semiconductor device |
| JP7794362B2 (en) | 2023-05-01 | 2026-01-06 | 株式会社レゾナック | Semiconductor chip cleaning method and semiconductor device manufacturing method |
| JP2026009401A (en) * | 2023-05-01 | 2026-01-19 | 株式会社レゾナック | Semiconductor chip cleaning method and semiconductor device manufacturing method |
| CN118406420A (en) * | 2024-05-21 | 2024-07-30 | 深圳市化讯半导体材料有限公司 | A protective material resistant to high-power laser cutting and a preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6994646B2 (en) | Method of manufacturing element chips | |
| JP7233019B2 (en) | Element chip manufacturing method | |
| JP2019096738A (en) | Manufacturing method of element chip | |
| JP2020188154A (en) | Method for manufacturing resin composition, resin-coated substrate and element chip | |
| US10896849B2 (en) | Method of dicing a semiconductor wafer using a protective film formed by coating a mixture of water-soluble resin and organic solvent | |
| US11189480B2 (en) | Element chip manufacturing method | |
| US20220367273A1 (en) | Element chip manufacturing method and substrate processing method | |
| US10854464B2 (en) | Manufacturing process of elemental chip | |
| US11688641B2 (en) | Element chip isolation method using laser grooving and plasma etching | |
| JP7316638B2 (en) | Method for manufacturing resin composition, resin-coated substrate and element chip | |
| JP7170261B2 (en) | Element chip manufacturing method | |
| US12300482B2 (en) | Element chip manufacturing method and substrate processing method | |
| JP6524564B2 (en) | Method of manufacturing element chip and substrate heating apparatus | |
| US11219929B2 (en) | Element chip cleaning method, element chip cleaning apparatus, and element chip manufacturing method | |
| US9941167B2 (en) | Method for manufacturing element chip | |
| JP2020150167A (en) | Method of manufacturing element chips | |
| JP7390615B2 (en) | Resin coating equipment, resin film forming method, and device chip manufacturing method | |
| JP7054813B2 (en) | Method of manufacturing element chips | |
| JP7149517B2 (en) | Element chip manufacturing method | |
| JP2021108340A (en) | Plasma processing method and device chip manufacturing method | |
| JP7493159B2 (en) | Etching method and manufacturing method of element chip | |
| JP7390614B2 (en) | Resin coating equipment, resin film forming method, and device chip manufacturing method |