JP2020025378A - 電力変換装置 - Google Patents

Abstract

【課題】上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することが可能な電力変換装置を提供する。【解決手段】この電力変換装置１００は、上アームまたは下アームを構成する上下アーム用半導体スイッチング素子２と、正側電圧および負側電圧の間の中間電圧が入力され、上下アーム用半導体スイッチング素子２とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子３と、を備える。そして、電力変換装置１００は、上下アーム用半導体スイッチング素子２の温度に基づいて、上下アーム用半導体スイッチング素子２と中間アーム用半導体スイッチング素子３とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部６と、を備える。【選択図】図１

Description

この発明は、電力変換装置に関し、特に、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とを備える電力変換装置に関する。

従来、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とを備える電力変換装置が知られている（たとえば、特許文献１参照）。

上記特許文献１の電力変換装置は、正電圧が入力される上アーム側スイッチング素子と、負電圧が入力される下アーム側スイッチング素子とを備える。上アーム側スイッチング素子と下アーム側スイッチング素子とは、直列に接続されている。また、上記電力変換装置は、正電圧と負電圧との間の中間電圧が入力される第１中間アーム側スイッチング素子および第２中間アーム側スイッチング素子を備える。第１中間アーム側スイッチング素子と第２中間アーム側スイッチング素子とは、互いに並列に接続されている。

上記特許文献１には明記されていないが、上記電力変換装置では、上アーム側スイッチング素子と第１中間アーム側スイッチング素子（下アーム側スイッチング素子と第２中間アーム側スイッチング素子）とを互いに反転した状態にスイッチングさせることにより負荷に電力を供給している。この場合、上アーム側スイッチング素子と第１中間アーム側スイッチング素子（下アーム側スイッチング素子と第２中間アーム側スイッチング素子）との間において短絡が発生しないように、互いのスイッチングのタイミングの間には一定のデッドタイムが設けられている。これにより、互いの素子が同時にオン状態になることが抑制されている。

特開２０１７−１８９０２６号公報

ここで、一般的に、上下アーム側スイッチング素子および中間アーム側スイッチング素子は、互いのスイッチング頻度の差から、互いに異なる種類の素子が用いられる場合がある。具体的には、スイッチング頻度の高い素子にはスイッチング損失の小さい素子を用いるとともに、スイッチング頻度の低い素子には導通損失の小さい素子を用いる場合がある。この場合、互いの素子の温度特性（温度に対するスイッチングの速さ）にも差異が生じる。すなわち、所定の温度において、一方の素子のスイッチングが常温時よりも速くなり、他方の素子のスイッチングが常温時よりも遅くなる場合があり、この場合には、上記デッドタイムが常温時に比べて変動してしまうという不都合がある。デッドタイムが過度に小さくなった場合には素子間において短絡が発生し、デッドタイムが過度に大きくなった場合には、電力変換装置において、電流歪み率、装置効率、および、電圧利用率などが悪化するため、電力変換装置の動作が異常になる場合があるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することが可能な電力変換装置を提供することである。

上記目的を達成するために、この発明の一の局面による電力変換装置は、正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子と、正側電圧および負側電圧の間の中間電圧が入力され、上下アーム用半導体スイッチング素子とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子と、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部と、を備える。

この発明の一の局面による電力変換装置では、上記のように、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部を備える。これにより、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に応じてデッドタイムが過度に大きく（小さく）なった場合に、デッドタイムが一定の範囲内になるように調整することができる。その結果、デッドタイムが過度に小さいことに起因して上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子との間において短絡が発生するのを抑制することができるとともに、デッドタイムが過度に大きいことに起因して電力変換装置において、電流歪み率、装置効率、および、電圧利用率などが悪化するのを抑制することができる。すなわち、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することができる。なお、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度とは、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の近傍の雰囲気の温度と、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方そのものの温度との両方を含む広義の意味である。

また、デッドタイム調整部によりデッドタイムを調整することによって、電力変換装置を室内よりも温度変動の大きい屋外に配置しても、デッドタイムを適切に調整することができる。

上記一の局面による電力変換装置において、好ましくは、デッドタイム調整部は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいてデッドタイムの補正量を決定する制御部と、制御部により決定された補正量に基づいて、デッドタイムを調整する調整回路とを含む。このように構成すれば、デッドタイムの補正量を制御部により自動的に決定することができるので、デッドタイムの補正量を決定する作業を効率化することができる。

この場合、好ましくは、調整回路は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子の各々に入力される信号を生成するために用いられる信号（ＰＷＭ信号等）を調整する場合に比べて、比較的容易にデッドタイムを調整することができる。

上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、調整回路は、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。

この場合、好ましくは、上下アーム用半導体スイッチング素子は、ＩＧＢＴ素子であり、中間アーム用半導体スイッチング素子は、逆阻止ＩＧＢＴ素子である。このように構成すれば、ＩＧＢＴ素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子のスイッチング損失を比較的小さくすることができる。また、逆阻止ＩＧＢＴ素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、ＩＧＢＴ素子と逆阻止ＩＧＢＴ素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置の電圧利用率等が悪化するのを抑制することができる。

上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、調整回路は、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。

この場合、好ましくは、上下アーム用半導体スイッチング素子は、ＭＯＳＦＥＴ素子であり、中間アーム用半導体スイッチング素子は、ＩＧＢＴ素子である。このように構成すれば、ＭＯＳＦＥＴ素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子のスイッチング損失を比較的小さくすることができる。また、ＩＧＢＴ素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、ＭＯＳＦＥＴ素子とＩＧＢＴ素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置の電圧利用率等が悪化するのを抑制することができる。

上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子が設けられている電力変換装置本体部をさらに備え、制御部は、電力変換装置本体部の運転継続時間、または、電力変換装置本体部から負荷への出力電力の平均値に基づいて、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を推定するとともに、推定した温度に基づいて補正量を決定するように構成されており、調整回路は、制御部により決定された補正量に基づいて、デッドタイムを調整する。このように構成すれば、温度を検出するための温度センサ等を設けなくても、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検知（推定）することができるので、温度センサ等を設ける場合に比べて部品点数を低減することができる。

上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検出する温度検出部をさらに備え、制御部は、温度検出部により検出された温度に基づいて、補正量を決定するように構成されており、調整回路は、制御部により決定された補正量に基づいて、デッドタイムの調整する制御を行うように構成されている。このように構成すれば、温度検出部により上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を実際に測定することによって、温度を推定する場合に比べて、正確に温度を検出することができる。

上記一の局面による電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方は、ワイドバンドギャップ半導体を含む。このように構成すれば、電力変換装置の動作を高周波化することができる。ここで、電力変換装置の動作が高周波化された場合には、デッドタイムが比較的小さくなるため、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子との間において短絡が生じ易い。したがって、デッドタイムを調整するデッドタイム調整部を備えることは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方がワイドバンドギャップ半導体を含む電力変換装置において、特に有効である。

本発明によれば、上記のように、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することができる。

第１実施形態による電力変換装置の構成を示した図である。 第１および第２実施形態による電力変換装置のゲートパルス生成手段によるパルスの生成について説明するための図である。 第１および第２実施形態による電力変換装置のオンディレイ補正回路の構成を示した図である。 第１実施形態による電力変換装置のデッドタイムの調整について説明するための図である。 第２実施形態による電力変換装置の構成を示した図である。 第２実施形態による電力変換装置のデッドタイムの調整について説明するための図である。 第１実施形態の変形例による電力変換装置の構成を示した図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［第１実施形態］
図１〜図４を参照して、第１実施形態による電力変換装置１００の構成について説明する。

（電力変換装置の構成）
まず、図１に示すように、電力変換装置１００は、後述する上下アーム用半導体スイッチング素子２および後述する中間アーム用半導体スイッチング素子３が設けられる電力変換装置本体部１００ａを備える。電力変換装置１００（電力変換装置本体部１００ａ）は、正側電圧、負側電圧、および、正側電圧および負側電圧の間の中間電圧の３つの異なる電圧を出力可能に構成されたＴ型３レベルインバータである。なお、電力変換装置１００は、主に電源等に用いられる。

一般的に、電源用途のインバータとしてＴ型３レベル回路を用いる場合、電力変換装置１００の出力力率は一定値近傍（略１）で動作することが多い。インバータの出力力率が高い場合、電流振幅の大きな領域におけるスイッチング動作は、主に後述する上下アーム用半導体スイッチング素子２によって行われるため、インバータのスイッチング損失の多くは、上下アーム用半導体スイッチング素子２において生じる。この場合、後述する中間アーム用半導体スイッチング素子３においては、導通損失が支配的となる。

電力変換装置１００（電力変換装置本体部１００ａ）には、互いに直列に接続された正側の平滑コンデンサ１ａおよび負側の平滑コンデンサ１ｂが設けられている。

また、電力変換装置１００（電力変換装置本体部１００ａ）は、正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子２を備える。上下アーム用半導体スイッチング素子２は、上アーム用半導体スイッチング素子２ａと、下アーム用半導体スイッチング素子２ｂとを含む。上アーム用半導体スイッチング素子２ａと、下アーム用半導体スイッチング素子２ｂとは、互いに直列に接続されている。上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの各々には、ダイオード素子が並列に接続されている。

具体的には、平滑コンデンサ１ａの正側端子Ｐ１と、上アーム用半導体スイッチング素子２ａのコレクタ端子側の端子Ｐ２とが接続されている。また、平滑コンデンサ１ｂの負側端子Ｎ１と、下アーム用半導体スイッチング素子２ｂのエミッタ端子側の端子Ｎ２とが接続されている。なお、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの間のＵ点と負荷１０１との間には、リアクトル１０２が設けられている。

ここで、第１実施形態では、上下アーム用半導体スイッチング素子２（上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂ）は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子（たとえばＳｉ）である。すなわち、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの各々は互いに同種の素子であり、互いの電気特性および温度特性等が略同等である。

具体的には、上下アーム用半導体スイッチング素子２（上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂ）は、温度の上昇に応じてスイッチング速度が減少する。言い換えると、上下アーム用半導体スイッチング素子２（上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂ）は、温度の低下に応じてスイッチング速度が増加する。すなわち、上下アーム用半導体スイッチング素子２（上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂ）は、常温時に比べて温度上昇時（高温時）においてスイッチング動作が遅くなるとともに、常温時に比べて温度低下時（低温時）においてスイッチング動作が速くなる。

また、電力変換装置１００（電力変換装置本体部１００ａ）は、中間電圧が入力される中間アーム用半導体スイッチング素子３を備える。中間アーム用半導体スイッチング素子３は、平滑コンデンサ１ａおよび平滑コンデンサ１ｂの間のＭ点と、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの間のＵ点との間に接続されている。中間アーム用半導体スイッチング素子３は、互いに逆並列に接続されている第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂを含む。第１中間アーム用半導体スイッチング素子３ａのエミッタ端子、および、第２中間アーム用半導体スイッチング素子３ｂのコレクタ端子の各々はＭ点に接続され、第１中間アーム用半導体スイッチング素子３ａのコレクタ端子、および、第２中間アーム用半導体スイッチング素子３ｂのエミッタ端子の各々はＵ点に接続されている。

ここで、第１実施形態では、中間アーム用半導体スイッチング素子３（第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂ）は、逆阻止ＩＧＢＴ素子である。すなわち、第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂの各々は互いに同種の素子であり、互いの電気特性および温度特性等が略同等である。

具体的には、中間アーム用半導体スイッチング素子３（第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂ）は、温度の上昇に応じてスイッチング速度が増加する。言い換えると、中間アーム用半導体スイッチング素子３（第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂ）は、温度の低下に応じてスイッチング速度が減少する。すなわち、中間アーム用半導体スイッチング素子３（第１中間アーム用半導体スイッチング素子３ａおよび第２中間アーム用半導体スイッチング素子３ｂ）は、常温時に比べて温度上昇時（高温時）においてスイッチング動作が速くなるとともに、常温時に比べて温度低下時（低温時）においてスイッチング動作が遅くなる。すなわち、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３は、互いに温度特性が異なる。

なお、上下アーム用半導体スイッチング素子２の耐圧は、Ｐ１−Ｎ１間の電圧（直流全電圧）を基準に設計されているのに対し、中間アーム用半導体スイッチング素子３の耐圧は、Ｐ１−Ｍ（またはＭ−Ｎ１）間の電圧を基準に設計されている。すなわち、上下アーム用半導体スイッチング素子２の耐圧は、中間アーム用半導体スイッチング素子３の耐圧よりも大きい。

また、電力変換装置１００には、後述するＣＰＵ６０からの指令入力により、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３のゲートに入力されるゲートパルスを生成するゲートパルス生成部４が設けられている。なお、ゲートパルス生成部４は、電力変換装置１００のマイコン（図示せず）に含まれている。

図２に示すように、ゲートパルス生成部４は、ＰＷＭ制御により、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の各々のゲートパルスを生成している。具体的には、ゲートパルス生成部４は、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａについては、変調波Ａと三角波Ｂ（実線の三角波）との関係に基づいて、ゲートパルスを生成する。詳細には、ゲートパルス生成部４は、変調波Ａが三角波Ｂよりも大きい期間において、上アーム用半導体スイッチング素子２ａのゲートパルスをＨｉｇｈ状態（以下、Ｈ状態）にするとともに、第１中間アーム用半導体スイッチング素子３ａのゲートパルスをＬｏｗ状態（以下、Ｌ状態）にする。また、ゲートパルス生成部４は、変調波Ａが三角波Ｂよりも小さい期間において、第１中間アーム用半導体スイッチング素子３ａのゲートパルスをＨ状態にするとともに、上アーム用半導体スイッチング素子２ａのゲートパルスをＬ状態にする。

なお、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａがスイッチングしている期間（変調波Ａの第１半周期）において、下アーム用半導体スイッチング素子２ｂはＬ状態に固定されているとともに、第２中間アーム用半導体スイッチング素子３ｂはＨ状態に固定されている。

また、ゲートパルス生成部４は、下アーム用半導体スイッチング素子２ｂおよび第２中間アーム用半導体スイッチング素子３ｂについては、変調波Ａと三角波Ｃ（破線の三角波）との関係に基づいて、ゲートパルスを生成する。具体的には、ゲートパルス生成部４は、変調波Ａが三角波Ｃよりも小さい期間において、下アーム用半導体スイッチング素子２ｂのゲートパルスをＨ状態にするとともに、第２中間アーム用半導体スイッチング素子３ｂのゲートパルスをＬ状態にする。また、ゲートパルス生成部４は、変調波Ａが三角波Ｃよりも大きい期間において、第２中間アーム用半導体スイッチング素子３ｂのゲートパルスをＨ状態にするとともに、下アーム用半導体スイッチング素子２ｂのゲートパルスをＬ状態にする。

なお、下アーム用半導体スイッチング素子２ｂおよび第２中間アーム用半導体スイッチング素子３ｂがスイッチングしている期間（変調波Ａの第２半周期）において、上アーム用半導体スイッチング素子２ａはＬ状態に固定されているとともに、第１中間アーム用半導体スイッチング素子３ａはＨ状態に固定されている。

また、図１に示すように、電力変換装置１００には、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３のスイッチングのタイミングをずらすためのオンディレイ重畳部５が設けられている。具体的には、オンディレイ重畳部５により、上アーム用半導体スイッチング素子２ａがオフした後に第１中間アーム用半導体スイッチング素子３ａがオンされる（図４参照）ように、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａのスイッチングのタイミングが調整されている。また、オンディレイ重畳部５により、第１中間アーム用半導体スイッチング素子３ａがオフした後に上アーム用半導体スイッチング素子２ａがオンされる（図４参照）ように、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａのスイッチングのタイミングが調整されている。

また、オンディレイ重畳部５により、下アーム用半導体スイッチング素子２ｂがオフした後に第２中間アーム用半導体スイッチング素子３ｂがオンされるように、下アーム用半導体スイッチング素子２ｂおよび第２中間アーム用半導体スイッチング素子３ｂのスイッチングのタイミングが調整されている。また、オンディレイ重畳部５により、第２中間アーム用半導体スイッチング素子３ｂがオフしてから下アーム用半導体スイッチング素子２ｂがオンされるように、下アーム用半導体スイッチング素子２ｂおよび第２中間アーム用半導体スイッチング素子３ｂのスイッチングのタイミングが調整されている。

ここで、第１実施形態では、電力変換装置１００は、上下アーム用半導体スイッチング素子２の温度に基づいて、上下アーム用半導体スイッチング素子２と中間アーム用半導体スイッチング素子３とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部６を備える。具体的には、デッドタイム調整部６は、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の両方のスイッチングのタイミングを調整することによって、デッドタイムを調整する。

また、デッドタイム調整部６は、上下アーム用半導体スイッチング素子２の温度に基づいてデッドタイムの補正量を決定するＣＰＵ６０と、ＣＰＵ６０により決定された補正量に基づいて、デッドタイムを調整するオンディレイ補正回路６１とを含む。なお、ＣＰＵ６０およびオンディレイ補正回路６１は、それぞれ、特許請求の範囲の「制御部」および「調整回路」の一例である。

詳細には、ＣＰＵ６０は、オンディレイ補正量算出手段６０ａおよび温度推定手段６０ｂとして機能するように構成されている。なお、ＣＰＵ６０において、オンディレイ補正量算出手段６０ａと、温度推定手段６０ｂとの機能は、プログラムなどのソフトウェアにより実現することが可能である。

ここで、第１実施形態では、温度推定手段６０ｂ（ＣＰＵ６０）は、電力変換装置本体部１００ａの運転継続時間に基づいて、上下アーム用半導体スイッチング素子２の温度を推定するように構成されている。具体的には、温度推定手段６０ｂ（ＣＰＵ６０）は、電力変換装置本体部１００ａの運転継続時間に対応する上下アーム用半導体スイッチング素子２の温度の情報が格納されたテーブルを参照して上下アーム用半導体スイッチング素子２の温度の推定値を出力するように構成されている。なお、温度推定手段６０ｂ（ＣＰＵ６０）は、電力変換装置本体部１００ａの運転継続時間と上下アーム用半導体スイッチング素子２の温度との関係を表す関数に基づいて、上下アーム用半導体スイッチング素子２の温度を推定してもよい。

また、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）は、温度推定手段６０ｂ（ＣＰＵ６０）により推定された温度に基づいて、補正量を算出（決定）するように構成されている。具体的には、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）は、温度推定手段６０ｂにより推定された温度に対応する補正量の情報が格納されたテーブルを有しており、格納されたテーブルを参照して補正量を算出（決定）するように構成されている。そして、オンディレイ補正回路６１は、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）により算出（決定）された補正量に基づいて、デッドタイムを調整する。なお、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）は、温度推定手段６０ｂにより推定された温度と補正量との関係を表す関数に基づいて、補正量を算出してもよい。

また、第１実施形態では、オンディレイ補正回路６１は、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている。具体的には、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の各々に入力される信号を、互いに異なる量だけ遅延させることによって、デッドタイムの大きさが可変に構成されている。

ここで、図３に、オンディレイ補正回路６１の具体例を示す。図３に示す例では、オンディレイ補正回路６１は、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）によって構成されたデジタル回路である。具体的には、オンディレイ補正回路６１は、互いに直列に接続された複数（図３では５つ）の遅延素子６１ａと、選択部６１ｂとを有している。選択部６１ｂには、複数の遅延素子６１ａの各々からの信号が入力されている。選択部６１ｂは、複数の遅延素子６１ａの各々の信号のうちのいずれか１つを選択して信号を出力するように構成されている。

たとえば、常温時において、３番目の遅延素子６１ａからの信号が選択部６１ｂにより選択されているとする。この場合、常温時よりも遅延量を大きくするために、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）により算出された補正量に基づいて、４番目または５番目の遅延素子６１ａからの信号が選択部６１ｂにより選択される。また、常温時よりも遅延量を小さくするために、オンディレイ補正量算出手段６０ａ（ＣＰＵ６０）により算出された補正量に基づいて、１番目または２番目の遅延素子６１ａからの信号が選択部６１ｂにより選択される。なお、図３に示すオンディレイの補正手段は一例であり、他の方法により行われていてもよい。たとえば、デジタル回路の代わりにアナログ回路を用いてオンディレイの補正を行ってもよい。

ここで、第１実施形態では、図４に示すように、オンディレイ補正回路６１は、上下アーム用半導体スイッチング素子２がオフしてから中間アーム用半導体スイッチング素子３がオンするまでのデッドタイムを、温度上昇時（高温時）において長くするとともに温度低下時（低温時）において短くする。また、オンディレイ補正回路６１は、中間アーム用半導体スイッチング素子３がオフしてから上下アーム用半導体スイッチング素子２がオンするまでのデッドタイムを、温度上昇時（高温時）において短くするとともに温度低下時（低温時）において長くする。

具体的には、図４（ａ）に示すように、常温時において、上アーム用半導体スイッチング素子２ａがオフしてから第１中間アーム用半導体スイッチング素子３ａがオンするまでのデッドタイムの大きさをＴ１ａとする。また、第１中間アーム用半導体スイッチング素子３ａがオフしてから上アーム用半導体スイッチング素子２ａがオンするまでのデッドタイムの大きさをＴ１ｂとする。Ｔ１ａとＴ１ｂとは、略同じ大きさに設定されていても、互いに異なる値に設定されていてもよい。

次に、図４（ｂ）を参照して、温度上昇時（高温時）のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路６１（図３参照）による補正が行われない場合（図４（ｂ）の破線参照）では、上アーム用半導体スイッチング素子２ａがオフしてから第１中間アーム用半導体スイッチング素子３ａがオンするまでのデッドタイムの大きさは、Ｔ１ａ（図４（ａ）参照）よりも小さいＴ１ｃである。また、第１中間アーム用半導体スイッチング素子３ａがオフしてから上アーム用半導体スイッチング素子２ａがオンするまでのデッドタイムの大きさは、Ｔ１ｂ（図４（ａ）参照）よりも大きいＴ１ｄである。

ここで、オンディレイ補正回路６１による補正が行われる場合（図４（ｂ）の実線参照）では、上アーム用半導体スイッチング素子２ａがオフしてから第１中間アーム用半導体スイッチング素子３ａがオンするまでのデッドタイムの大きさは、Ｔ１ｃよりも大きいＴ１ｃ’に補正される。また、第１中間アーム用半導体スイッチング素子３ａがオフしてから上アーム用半導体スイッチング素子２ａがオンするまでのデッドタイムの大きさは、Ｔ１ｄよりも小さいＴ１ｄ’に補正される。具体的には、オンディレイ補正回路６１により、上アーム用半導体スイッチング素子２ａがスイッチングするタイミングは早くなるように調整され、第１中間アーム用半導体スイッチング素子３ａがスイッチングするタイミングは遅くなるように、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａの少なくとも一方のスイッチングするタイミングが調整されている。なお、Ｔ１ｃ’およびＴ１ｄ’は、それぞれ、Ｔ１ａおよびＴ１ｂと略等しくなる値にしてもよいし、異なる値であってもよい。また、Ｔ１ｃとＴ１ｃ’との差分（補正量）は、Ｔ１ｄとＴ１ｄ’との差分（補正量）と略等しくしてもよいし、互いに異ならせてもよい。

次に、図４（ｃ）を参照して、温度低下時（低温時）のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路６１（図３参照）による補正が行われない場合（図４（ｃ）の破線参照）では、上アーム用半導体スイッチング素子２ａがオフしてから第１中間アーム用半導体スイッチング素子３ａがオンするまでのデッドタイムの大きさは、Ｔ１ａ（図４（ａ）参照）よりも大きいＴ１ｅである。また、第１中間アーム用半導体スイッチング素子３ａがオフしてから上アーム用半導体スイッチング素子２ａがオンするまでのデッドタイムの大きさは、Ｔ１ｂ（図４（ａ）参照）よりも小さいＴ１ｆである。

ここで、オンディレイ補正回路６１による補正が行われる場合（図４（ｃ）の実線参照）では、上アーム用半導体スイッチング素子２ａがオフしてから第１中間アーム用半導体スイッチング素子３ａがオンするまでのデッドタイムの大きさは、Ｔ１ｅよりも小さいＴ１ｅ’に補正される。また、第１中間アーム用半導体スイッチング素子３ａがオフしてから上アーム用半導体スイッチング素子２ａがオンするまでのデッドタイムの大きさは、Ｔ１ｆよりも大きいＴ１ｆ’に補正される。具体的には、オンディレイ補正回路６１により、上アーム用半導体スイッチング素子２ａがスイッチングするタイミングは遅くなるように調整され、第１中間アーム用半導体スイッチング素子３ａがスイッチングするタイミングは早くなるように、上アーム用半導体スイッチング素子２ａおよび第１中間アーム用半導体スイッチング素子３ａの少なくとも一方のスイッチングするタイミングが調整されている。なお、Ｔ１ｅ’およびＴ１ｆ’は、それぞれ、Ｔ１ａおよびＴ１ｂと略等しくなる値にしてもよいし、異なる値であってもよい。また、Ｔ１ｅとＴ１ｅ’との差分（補正量）は、Ｔ１ｆとＴ１ｆ’との差分（補正量）と略等しくしてもよいし、互いに異ならせてもよい。なお、下アーム用半導体スイッチング素子２ｂと第２中間アーム用半導体スイッチング素子３ｂとの関係は、上述した上アーム用半導体スイッチング素子２ａと第１中間アーム用半導体スイッチング素子３ａとの関係と同じであるので、詳細な説明は省略する。

（第１実施形態の効果）
第１実施形態では、以下のような効果を得ることができる。

第１実施形態では、上記のように、上下アーム用半導体スイッチング素子２の温度に基づいて、上下アーム用半導体スイッチング素子２と中間アーム用半導体スイッチング素子３とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部６を備えるように、電力変換装置１００を構成する。これにより、上下アーム用半導体スイッチング素子２の温度に応じてデッドタイムが過度に大きく（小さく）なった場合に、デッドタイムが一定の範囲内になるように調整することができる。その結果、デッドタイムが過度に小さいことに起因して上下アーム用半導体スイッチング素子２と中間アーム用半導体スイッチング素子３との間において短絡が発生するのを抑制することができるとともに、デッドタイムが過度に大きいことに起因して電力変換装置１００において、電流歪み率、装置効率、および、電圧利用率などが悪化するのを抑制することができる。すなわち、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置１００の動作が異常になるのを抑制することができる。

また、デッドタイム調整部６によりデッドタイムを調整することによって、電力変換装置１００を室内よりも温度変動の大きい屋外に配置しても、デッドタイムを適切に調整することができる。

また、第１実施形態では、上記のように、デッドタイム調整部６が、上下アーム用半導体スイッチング素子２の温度に基づいてデッドタイムの補正量を決定するＣＰＵ６０と、ＣＰＵ６０により決定された補正量に基づいて、デッドタイムを調整するオンディレイ補正回路６１とを含むように、電力変換装置１００を構成する。これにより、デッドタイムの補正量をＣＰＵ６０により自動的に決定することができるので、デッドタイムの補正量を決定する作業を効率化することができる。

また、第１実施形態では、上記のように、オンディレイ補正回路６１が、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の各々に入力される信号を遅延させるとともに遅延量を調整可能に構成されるように、電力変換装置１００を構成する。これにより、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の各々に入力される信号を生成するために用いられる信号（ＰＷＭ信号等）を調整する場合に比べて、比較的容易にデッドタイムを調整することができる。

また、第１実施形態では、上記のように、オンディレイ補正回路６１が、上下アーム用半導体スイッチング素子２がオフしてから中間アーム用半導体スイッチング素子３がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、中間アーム用半導体スイッチング素子３がオフしてから上下アーム用半導体スイッチング素子２がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように、電力変換装置１００を構成する。これにより、上下アーム用半導体スイッチング素子２がオフしてから中間アーム用半導体スイッチング素子３がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子３がオフしてから上下アーム用半導体スイッチング素子２がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。

また、第１実施形態では、上記のように、上下アーム用半導体スイッチング素子２が、ＩＧＢＴ素子であり、中間アーム用半導体スイッチング素子３が、逆阻止ＩＧＢＴ素子であるように、電力変換装置１００を構成する。これにより、ＩＧＢＴ素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子２のスイッチング損失を比較的小さくすることができる。また、逆阻止ＩＧＢＴ素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子３の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、ＩＧＢＴ素子と逆阻止ＩＧＢＴ素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置１００の電圧利用率等が悪化するのを抑制することができる。

また、第１実施形態では、上記のように、ＣＰＵ６０が、電力変換装置本体部１００ａの運転継続時間に基づいて、上下アーム用半導体スイッチング素子２の温度を推定するとともに、推定した温度に基づいて補正量を決定するように構成されている。そして、オンディレイ補正回路６１が、ＣＰＵ６０により決定された補正量に基づいて、デッドタイムを調整するように、電力変換装置１００を構成する。これにより、温度を検出するための温度センサ等を設ける必要がないので、部品点数を低減することができる。

［第２実施形態］
次に、図１、図５、および、図６を参照して、第２実施形態による電力変換装置２００の構成について説明する。第２実施形態の電力変換装置２００では、上下アーム用半導体スイッチング素子１２および中間アーム用半導体スイッチング素子１３の種類が上記第１実施形態とは異なっている。なお、上記第１実施形態と同様の構成は、第１実施形態と同じ符号を付して図示するとともに説明を省略する。

電力変換装置２００（電力変換装置本体部２００ａ）は、上下アーム用半導体スイッチング素子１２を備える。上下アーム用半導体スイッチング素子１２は、上アーム用半導体スイッチング素子１２ａと、下アーム用半導体スイッチング素子１２ｂとを含む。

ここで、第２実施形態では、上下アーム用半導体スイッチング素子１２（上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子である。ＭＯＳＦＥＴ素子は、素子内部にボディダイオードを有しており、第１実施形態において上下アーム用半導体スイッチング素子２（図１参照）に並列に接続されていたダイオードは、ＭＯＳＦＥＴ素子に対しては必ずしも必要ではない。図５において、上下アーム用半導体スイッチング素子１２に逆並列に接続されているダイオードは、上記ボディダイオードであるが、上下アーム用半導体スイッチング素子１２にダイオードを別途接続しても構わない。具体的には、上下アーム用半導体スイッチング素子１２（上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂ）は、ワイドバンドギャップ半導体素子である。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。また、上記別途上下アーム用半導体スイッチング素子１２に逆並列接続させるダイオードも、ワイドバンドギャップ半導体素子であってもよい。

この場合、上下アーム用半導体スイッチング素子１２（上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂ）は、温度の上昇に応じてスイッチング速度が増加する。言い換えると、上下アーム用半導体スイッチング素子１２（上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂ）は、温度の低下に応じてスイッチング速度が減少する。すなわち、上下アーム用半導体スイッチング素子１２（上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂ）は、常温時に比べて温度上昇時（高温時）においてスイッチング動作が速くなるとともに、常温時に比べて温度低下時（低温時）においてスイッチング動作が遅くなる。

また、電力変換装置２００（電力変換装置本体部２００ａ）は、中間アーム用半導体スイッチング素子１３を備える。中間アーム用半導体スイッチング素子１３は、互いに逆直列に接続されている第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂを含む。第１中間アーム用半導体スイッチング素子１３ａは、平滑コンデンサ１ａおよび平滑コンデンサ１ｂの間（図５ではＭ点）と接続されている。第２中間アーム用半導体スイッチング素子１３ｂは、上アーム用半導体スイッチング素子１２ａおよび下アーム用半導体スイッチング素子１２ｂの間（図５ではＵ点）と接続されている。なお、第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂの各々には、ダイオード素子が並列に接続されている。

ここで、第２実施形態では、中間アーム用半導体スイッチング素子１３（第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂ）は、ＩＧＢＴ素子である。

この場合、中間アーム用半導体スイッチング素子１３（第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂ）は、温度の上昇に応じてスイッチング速度が減少する。言い換えると、中間アーム用半導体スイッチング素子１３（第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂ）は、温度の低下に応じてスイッチング速度が増加する。すなわち、中間アーム用半導体スイッチング素子１３（第１中間アーム用半導体スイッチング素子１３ａおよび第２中間アーム用半導体スイッチング素子１３ｂ）は、常温時に比べて温度上昇時（高温時）においてスイッチング動作が遅くなるとともに、常温時に比べて温度低下時（低温時）においてスイッチング動作が速くなる。

また、電力変換装置２００は、オンディレイ補正回路１６１を含むデッドタイム調整部１６を備える。なお、オンディレイ補正回路１６１は、特許請求の範囲の「調整回路」の一例である。

ここで、第２実施形態では、図６に示すように、オンディレイ補正回路１６１は、上下アーム用半導体スイッチング素子１２がオフしてから中間アーム用半導体スイッチング素子１３がオンするまでのデッドタイムを、温度上昇時（高温時）において短くするとともに温度低下時（低温時）において長くする。また、オンディレイ補正回路１６１は、中間アーム用半導体スイッチング素子１３がオフしてから上下アーム用半導体スイッチング素子１２がオンするまでのデッドタイムを、温度上昇時（高温時）において長くするとともに温度低下時（低温時）において短くする。

具体的には、図６（ａ）に示すように、常温時において、上アーム用半導体スイッチング素子１２ａがオフしてから第１中間アーム用半導体スイッチング素子１３ａがオンするまでのデッドタイムの大きさをＴ２ａとする。また、第１中間アーム用半導体スイッチング素子１３ａがオフしてから上アーム用半導体スイッチング素子１２ａがオンするまでのデッドタイムの大きさをＴ２ｂとする。Ｔ２ａとＴ２ｂとは、略同じ大きさに設定されていても、互いに異なる値に設定されていてもよい。

次に、図６（ｂ）を参照して、温度上昇時（高温時）のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路１６１（図５参照）による補正が行われない場合（図６（ｂ）の破線参照）では、上アーム用半導体スイッチング素子１２ａがオフしてから第１中間アーム用半導体スイッチング素子１３ａがオンするまでのデッドタイムの大きさは、Ｔ２ａ（図６（ａ）参照）よりも大きいＴ２ｃである。また、第１中間アーム用半導体スイッチング素子１３ａがオフしてから上アーム用半導体スイッチング素子１２ａがオンするまでのデッドタイムの大きさは、Ｔ２ｂ（図６（ａ）参照）よりも小さいＴ２ｄである。

ここで、オンディレイ補正回路１６１による補正が行われる場合（図６（ｂ）の実線参照）では、上アーム用半導体スイッチング素子１２ａがオフしてから第１中間アーム用半導体スイッチング素子１３ａがオンするまでのデッドタイムの大きさは、Ｔ２ｃよりも小さいＴ２ｃ’に補正される。また、第１中間アーム用半導体スイッチング素子１３ａがオフしてから上アーム用半導体スイッチング素子１２ａがオンするまでのデッドタイムの大きさは、Ｔ２ｄよりも大きいＴ２ｄ’に補正される。なお、Ｔ２ｃ’およびＴ２ｄ’は、それぞれ、Ｔ２ａおよびＴ２ｂと略等しくなる値にしてもよいし、異なる値であってもよい。また、Ｔ２ｃとＴ２ｃ’との差分（補正量）は、Ｔ２ｄとＴ２ｄ’との差分（補正量）と略等しくしてもよいし、互いに異ならせてもよい。

次に、図６（ｃ）を参照して、温度低下時（低温時）のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路１６１（図５参照）による補正が行われない場合（図６（ｃ）の破線参照）では、上アーム用半導体スイッチング素子１２ａがオフしてから第１中間アーム用半導体スイッチング素子１３ａがオンするまでのデッドタイムの大きさは、Ｔ２ａ（図６（ａ）参照）よりも小さいＴ２ｅである。また、第１中間アーム用半導体スイッチング素子１３ａがオフしてから上アーム用半導体スイッチング素子１２ａがオンするまでのデッドタイムの大きさは、Ｔ２ｂ（図６（ａ）参照）よりも大きいＴ２ｆである。

ここで、オンディレイ補正回路１６１による補正が行われる場合（図６（ｃ）の実線参照）では、上アーム用半導体スイッチング素子１２ａがオフしてから第１中間アーム用半導体スイッチング素子１３ａがオンするまでのデッドタイムの大きさは、Ｔ２ｅよりも大きいＴ２ｅ’に補正される。また、第１中間アーム用半導体スイッチング素子１３ａがオフしてから上アーム用半導体スイッチング素子１２ａがオンするまでのデッドタイムの大きさは、Ｔ２ｆよりも小さいＴ２ｆ’に補正される。なお、Ｔ２ｅ’およびＴ２ｆ’は、それぞれ、Ｔ２ａおよびＴ２ｂと略等しくなる値にしてもよいし、異なる値であってもよい。また、Ｔ２ｅとＴ２ｅ’との差分（補正量）は、Ｔ２ｆとＴ２ｆ’との差分（補正量）と略等しくしてもよいし、互いに異ならせてもよい。なお、下アーム用半導体スイッチング素子１２ｂと第２中間アーム用半導体スイッチング素子１３ｂとの関係は、上述した上アーム用半導体スイッチング素子１２ａと第１中間アーム用半導体スイッチング素子１３ａとの関係と同じであるので、詳細な説明は省略する。

なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。

（第２実施形態の効果）
第２実施形態では、以下のような効果を得ることができる。

第２実施形態では、上記のように、オンディレイ補正回路１６１が、上下アーム用半導体スイッチング素子１２がオフしてから中間アーム用半導体スイッチング素子１３がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、中間アーム用半導体スイッチング素子１３がオフしてから上下アーム用半導体スイッチング素子１２がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように、電力変換装置２００を構成する。これにより、上下アーム用半導体スイッチング素子１２がオフしてから中間アーム用半導体スイッチング素子１３がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子１３がオフしてから上下アーム用半導体スイッチング素子１２がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。

また、第２実施形態では、上記のように、上下アーム用半導体スイッチング素子１２が、ＭＯＳＦＥＴ素子であり、中間アーム用半導体スイッチング素子１３が、ＩＧＢＴ素子であるように、電力変換装置２００を構成する。これにより、ＭＯＳＦＥＴ素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子１２のスイッチング損失を比較的小さくすることができる。また、ＩＧＢＴ素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子１３の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、ＭＯＳＦＥＴ素子とＩＧＢＴ素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置２００の電圧利用率等が低下するのを抑制することができる。

また、第２実施形態では、上記のように、上下アーム用半導体スイッチング素子１２が、ワイドバンドギャップ半導体を含むように、電力変換装置２００を構成する。これにより、電力変換装置２００の動作を高周波化することができる。ここで、電力変換装置２００の動作が高周波化された場合には、デッドタイムが比較的小さくなるため、上下アーム用半導体スイッチング素子１２と中間アーム用半導体スイッチング素子１３との間において短絡が生じ易い。したがって、デッドタイムを調整するデッドタイム調整部１６を備えることは、上下アーム用半導体スイッチング素子１２がワイドバンドギャップ半導体を含む電力変換装置２００において、特に有効である。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

［変形例］
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記第１および第２実施形態では、上下アーム用半導体スイッチング素子２（１２）の温度を温度推定手段６０ｂにより推定する例を示したが、本発明はこれに限られない。たとえば、上下アーム用半導体スイッチング素子２（１２）の温度を、実際に検出してもよい。

具体的には、図７に示すように、電力変換装置３００は、上下アーム用半導体スイッチング素子２の温度を検出する温度センサ７を備える。温度センサ７は、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の近傍に配置されている。そして、デッドタイム調整部２６のＣＰＵ２６０（オンディ例補正手段２６０ａ）は、温度センサ７からの検出結果に基づいて、デッドタイムの補正量を決定する。これにより、温度センサ７により上下アーム用半導体スイッチング素子２の温度を実際に測定することによって、温度を推定する場合に比べて、正確に温度を検出することができる。なお、温度センサ７は、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの温度を一括して検知してもよいし、各々の温度を個別に検知するように複数設けられていてもよい。温度センサ７は、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂに内臓されてもよいし、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂの近傍または図示しない冷却フィン等に取り付けられていてもよい。また、温度センサ７に替えて、上アーム用半導体スイッチング素子２ａおよび下アーム用半導体スイッチング素子２ｂのオン電圧を検出する検出部を設け、上記オン電圧と温度との関係を表す関数に基づいて、温度を算出してもよい。なお、温度センサ７により、中間アーム用半導体スイッチング素子３の温度を検出してもよい。また、図７は、上記第１実施形態の構成の変形例として図示されているが、上記第２実施形態でも同様に温度センサ７を設けてもよい。なお、温度センサ７およびＣＰＵ２６０は、それぞれ、特許請求の範囲の「温度検出部」および「制御部」の一例である。

また、上記第１および第２実施形態では、上下アーム用半導体スイッチング素子２（１２）の温度に基づいて、デッドタイムの調整を行う例を示したが、本発明はこれに限られない。たとえば、中間アーム用半導体スイッチング素子３（１３）の温度、または、上下アーム用半導体スイッチング素子２（１２）および中間アーム用半導体スイッチング素子３（１３）の両方の温度に基づいて、デッドタイムの調整を行ってもよい。

また、上記第１および第２実施形態では、温度推定手段６０ｂ（ＣＰＵ６０、制御部）は、電力変換装置本体部１００ａ（２００ａ）の運転継続時間に基づいて上下アーム用半導体スイッチング素子２（１２）の温度を推定する例を示したが、本発明はこれに限られない。たとえば、電力変換装置本体部１００ａ（２００ａ）から負荷１０１への出力電力の平均値に基づいて、上下アーム用半導体スイッチング素子２（１２）の温度を推定してもよい。

また、上記第２実施形態では、上下アーム用半導体スイッチング素子１２がワイドバンドギャップ半導体である例を示したが、本発明はこれに限られない。中間アーム用半導体スイッチング素子１３がワイドバンドギャップ半導体であってもよい。また、上記第１実施形態において、上下アーム用半導体スイッチング素子２がワイドバンドギャップ半導体であってもよいし、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３の両方がワイドバンドギャップ半導体であってもよい。

また、上記第１および第２実施形態では、電力変換装置１００（２００）は、インバータ回路を含んでいる例を示したが、本発明はこれに限られない。たとえば、電力変換装置１００（２００）は、コンバータ回路を含んでいてもよい。

また、上記第１および第２実施形態では、電力変換装置１００（２００）は、Ｔ型３レベル回路を含んでいる例を示したが、本発明はこれに限られない。たとえば、電力変換装置１００（２００）は、Ｉ型３レベル回路を含んでいてもよい。

また、上記第１実施形態では、上下アーム用半導体スイッチング素子２および中間アーム用半導体スイッチング素子３がそれぞれ、ＩＧＢＴ素子および逆阻止ＩＧＢＴ素子であり、上記第２実施形態では、上下アーム用半導体スイッチング素子１２および中間アーム用半導体スイッチング素子１３がそれぞれ、ＭＯＳＦＥＴ素子およびＩＧＢＴ素子である例を示したが、本発明はこれに限られない。上下アーム用半導体スイッチング素子２（１２）および中間アーム用半導体スイッチング素子３（１３）の温度特性が互いに異なっていれば、上記の素子の種類の組み合わせに限定されない。

２、１２ 上下アーム用半導体スイッチング素子
２ａ、１２ａ 上アーム用半導体スイッチング素子（上下アーム用半導体スイッチング素子）
２ｂ、１２ｂ 下アーム用半導体スイッチング素子（上下アーム用半導体スイッチング素子）
３、１３ 中間アーム用半導体スイッチング素子
３ａ、１３ａ 第１中間アーム用半導体スイッチング素子（中間アーム用半導体スイッチング素子）
３ｂ、１３ｂ 第２中間アーム用半導体スイッチング素子（中間アーム用半導体スイッチング素子）
６、１６、２６ デッドタイム調整部
７ 温度センサ（温度検出部）
６０、２６０ ＣＰＵ（制御部）
６１、１６１ オンディレイ補正回路（調整回路）
１００、２００、３００ 電力変換装置
１００ａ、２００ａ 電力変換装置本体部

Claims (10)

1. 正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子と、
   前記正側電圧および前記負側電圧の間の中間電圧が入力され、前記上下アーム用半導体スイッチング素子とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子と、
   前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、前記上下アーム用半導体スイッチング素子と前記中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部と、を備える、電力変換装置。
2. 前記デッドタイム調整部は、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて前記デッドタイムの補正量を決定する制御部と、前記制御部により決定された前記補正量に基づいて、前記デッドタイムを調整する調整回路とを含む、請求項１に記載の電力変換装置。
3. 前記調整回路は、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている、請求項２に記載の電力変換装置。
4. 前記上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、
   前記中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、
   前記調整回路は、前記上下アーム用半導体スイッチング素子がオフしてから前記中間アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、前記中間アーム用半導体スイッチング素子がオフしてから前記上下アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように構成されている、請求項２または３に記載の電力変換装置。
5. 前記上下アーム用半導体スイッチング素子は、ＩＧＢＴ素子であり、
   前記中間アーム用半導体スイッチング素子は、逆阻止ＩＧＢＴ素子である、請求項４に記載の電力変換装置。
6. 前記上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、
   前記中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、
   前記調整回路は、前記上下アーム用半導体スイッチング素子がオフしてから前記中間アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、前記中間アーム用半導体スイッチング素子がオフしてから前記上下アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように構成されている、請求項２または３に記載の電力変換装置。
7. 前記上下アーム用半導体スイッチング素子は、ＭＯＳＦＥＴ素子であり、
   前記中間アーム用半導体スイッチング素子は、ＩＧＢＴ素子である、請求項６に記載の電力変換装置。
8. 前記上下アーム用半導体スイッチング素子、および、前記中間アーム用半導体スイッチング素子が設けられている電力変換装置本体部をさらに備え、
   前記制御部は、前記電力変換装置本体部の運転継続時間、または、前記電力変換装置本体部から負荷への出力電力の平均値に基づいて、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を推定するとともに、推定した温度に基づいて前記補正量を決定するように構成されており、
   前記調整回路は、前記制御部により決定された前記補正量に基づいて、前記デッドタイムを調整する、請求項２〜７のいずれか１項に記載の電力変換装置。
9. 前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検出する温度検出部をさらに備え、
   前記制御部は、前記温度検出部により検出された温度に基づいて、前記補正量を決定するように構成されており、
   前記調整回路は、前記制御部により決定された前記補正量に基づいて、前記デッドタイムの調整する制御を行うように構成されている、請求項２〜７のいずれか１項に記載の電力変換装置。
10. 前記上下アーム用半導体スイッチング素子、および、前記中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方は、ワイドバンドギャップ半導体を含む、請求項１〜９のいずれか１項に記載の電力変換装置。
    
    

Images