JP2020096081A - 半導体モジュール - Google Patents

Abstract

【課題】 半導体モジュールの使用時の発熱によるＳｉＣ基板の撓みを抑制する技術を提供する。【解決手段】 半導体モジュールは、ＳｉＣ基板と、ＳｉＣ基板の下面に設けられた下部電極と、ＳｉＣ基板の上面に設けられており、下部電極よりも面積が小さい上部電極と、第１はんだ層を介して上部電極に接続された上部金属部材と、第２はんだ層を介して下部電極に接続された下部金属部材を有する。上部電極と下部電極の少なくとも一方が、中央部と、中央部の周囲に配置された外周部を有している。中央部は、ＳｉＣ基板に対して、ＳｉＣ基板が下に凸となる方向に応力を作用させている。外周部は、ＳｉＣ基板に対して、ＳｉＣ基板が上に凸となる方向に応力を作用させている。【選択図】図４

Description

本明細書に開示の技術は、半導体モジュールに関する。

特許文献１には、上面に上部電極が設けられ、下面に下部電極が設けられたＳｉＣ基板と、第１はんだ層を介して上部電極に接続された上部金属部材と、第２はんだ層を介して下部電極に接続された下部金属部材を有する半導体モジュールが開示されている。この半導体モジュールでは、第１はんだ層の面積（すなわち、上部電極の面積）が第２はんだ層の面積（すなわち、下部電極の面積）よりも小さい。

特開２０１５−１１３４２７号公報

半導体モジュールの使用時には、ＳｉＣ基板が繰り返し発熱する。これにより、はんだ層が固体の状態で流動する。特許文献１の半導体モジュールでは、上部電極の面積が下部電極の面積よりも小さいため、半導体モジュールの使用時において放熱性能に差が生じ、ＳｉＣ基板の上面側と下面側との温度分布がアンバランスとなる。このため、上部電極側のはんだ層と下部電極側のはんだ層が非対称的に流動する。上部電極側のはんだ層は、上部電極の端部で厚くなる。下部電極側のはんだ層は、ＳｉＣ基板の中央部で厚くなり、上部電極の端部の外周側でも厚くなる。その結果、ＳｉＣ基板が、その中央部で上に凸となる方向に撓み、その外周部で下に凸となる方向に撓む。このように、半導体モジュールを使用している間に、徐々にＳｉＣ基板が撓み、ＳｉＣ基板の信頼性が低下する。本明細書では、半導体モジュールの使用時の発熱によるＳｉＣ基板の撓みを抑制する技術を提供する。

本明細書が開示する半導体モジュールは、ＳｉＣ基板と、前記ＳｉＣ基板の下面に設けられた下部電極と、前記ＳｉＣ基板の上面に設けられており、前記下部電極よりも面積が小さい上部電極と、第１はんだ層を介して前記上部電極に接続された上部金属部材と、第２はんだ層を介して前記下部電極に接続された下部金属部材を有する。前記上部電極と前記下部電極の少なくとも一方が、中央部と、前記中央部の周囲に配置された外周部を有している。前記中央部は、前記ＳｉＣ基板に対して、前記ＳｉＣ基板が下に凸となる方向に応力を作用させている。前記外周部は、前記ＳｉＣ基板に対して、前記ＳｉＣ基板が上に凸となる方向に応力を作用させている。

上述したように、ＳｉＣ基板は、半導体モジュールの使用時に、その中央部で上（面積が小さい上部電極側）が凸となり、その外周部で下（面積が大きい下部電極側）に凸となるように変形する。上記の半導体モジュールでは、上部電極と下部電極の少なくとも一方が、中央部と外周部を有している。そして、中央部が、ＳｉＣ基板が下に凸となる方向に応力を作用させており、外周部が、ＳｉＣ基板が上に凸となる方向に応力を作用させている。すなわち、上記の半導体モジュールでは、上部電極と下部電極の少なくとも一方が、ＳｉＣ基板に対して、半導体モジュールの使用時にＳｉＣ基板に生じる撓みの方向とは逆方向に応力を作用させている。このため、半導体モジュールの使用時の発熱によるＳｉＣ基板の撓みを抑制することができる。

半導体モジュール１０の断面図。 半導体素子１２の上面図。 半導体素子１２の下面図。 図２のＩＶ−ＩＶ線における断面図。 半導体モジュール１０の使用時におけるはんだ層の流動の様子を示す図。 半導体モジュール１０の製造工程を説明するための図。 スパッタリングにより成膜した各金属が作用させる応力の圧力依存性を示すグラフ。 スパッタリングにより成膜したタングステンが作用させる力の膜厚依存性を示すグラフ。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。 半導体モジュール１０の製造工程を説明するための図。

図１〜４を参照して実施形態の半導体モジュール１０について説明する。図１に示すように、半導体モジュール１０は、半導体素子１２、金属ブロック２０、上部リードフレーム２２、下部リードフレーム２４及び絶縁樹脂２６を有している。

半導体素子１２は、ＳｉＣ（炭化シリコン）基板１４、複数の上部電極１６及び下部電極１８を有している。本実施形態では、半導体素子１２は、いわゆるパワー半導体素子である。ＳｉＣ基板１４には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が形成されている。なお、ＳｉＣ基板１４に形成される半導体構造は、ＭＯＳＦＥＴには特に限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオード等であってもよい。

複数の上部電極１６は、ＳｉＣ基板１４の上面１４ａに設けられている。図２は、半導体素子１２を上面から見たときの図を示している。図２に示すように、複数の上部電極１６は、２つの主電極１６ａと、５つの信号用電極１６ｂにより構成されている。各主電極１６ａは、ソース電極として機能する。各信号用電極１６ｂには、例えば、半導体素子１２の温度を示す電圧を出力するもの、半導体素子１２に流れる電流値を示す圧力を出力するもの、半導体素子１２のゲートパッドとなるもの等がある。

下部電極１８は、ＳｉＣ基板１４の下面１４ｂに設けられている。上部電極１６の面積は、下部電極１８の面積よりも小さい。上部電極１６及び下部電極１８を構成する材料は特に限定されず、例えば、Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の導電性材料を用いることができる。

金属ブロック２０は、半導体素子１２の上部に配置されている。金属ブロック２０の下面は、はんだ層２８を介して半導体素子１２の主電極１６ａに接続されている。金属ブロック２０は、例えば、Ｃｕにより構成されている。

上部リードフレーム２２は、金属ブロック２０の上部に配置されている。上部リードフレーム２２の下面は、はんだ層３０を介して金属ブロック２０の上面に接続されている。上部リードフレーム２２は、例えば、Ｃｕにより構成されている。

下部リードフレーム２４は、半導体素子１２の下部に配置されている。下部リードフレーム２４の上面は、はんだ層３２によって半導体素子１２の下部電極１８に接続されている。下部リードフレーム２４は、例えば、Ｃｕにより構成されている。

図１に示すように、上部リードフレーム２２、金属ブロック２０、半導体素子１２及び下部リードフレーム２４の積層体は、絶縁樹脂２６によって覆われている。上部リードフレーム２２の上面と下部リードフレーム２４の下面を除く積層体の表面全体が、絶縁樹脂２６によって覆われている。絶縁樹脂２６は、例えば、エポキシ樹脂等の熱硬化性の樹脂により構成されている。上部リードフレーム２２の上面と下部リードフレーム２４の下面は、図示しない冷却器に接続される。

図２に示すように、２つの主電極１６ａのそれぞれは、ＳｉＣ基板１４の中央に位置する中央部４１と、中央部４１の周囲に配置された外周部４２を有している。中央部４１は、ＳｉＣ基板１４の中央において、２つの主電極１６ａに跨って配置されている。中央部４１は、主電極１６ａが設けられていない範囲（２つの主電極１６ａの間の範囲）で分断された円形状を有している。外周部４２は、ＳｉＣ基板１４の外周側において、中央部４１を除く範囲に配置されている。中央部４１と外周部４２は、ＳｉＣ基板１４に対して異なる応力を作用させている。中央部４１と外周部４２の応力の詳細については、後に詳述する。はんだ層２８は、主電極１６ａの中央部４１及び外周部４２の表面全体に接合されている。

図３は、半導体素子１２を下面から見たときの図を示している。図３に示すように、下部電極１８は、ＳｉＣ基板１４の下面１４ｂの全域を覆うように配置されている。下部電極１８は、ドレイン電極として機能する。下部電極１８は、ＳｉＣ基板１４の中央に位置する中央部４３と、中央部４３の周囲に配置された外周部４４を有している。中央部４３は、ＳｉＣ基板１４の中央に円形状に配置されている。外周部４４は、ＳｉＣ基板１４の外周側において、中央部４３を除く範囲に配置されている。中央部４３と外周部４４は、ＳｉＣ基板１４に対して異なる応力を作用させている。中央部４３と外周部４４の応力の詳細については、後に詳述する。はんだ層３２は、下部電極１８の中央部４３及び外周部４４の表面全体に接合されている。

図４は、図２のＩＶ−ＩＶ線における断面図であり、上部電極１６及び下部電極１８が、ＳｉＣ基板１４に対して応力を作用させている状態を示す図である。図４の矢印１００に示すように、主電極１６ａの中央部４１は、ＳｉＣ基板１４に対して引張応力を作用させている。すなわち、中央部４１は、ＳｉＣ基板１４に対して、ＳｉＣ基板１４が下に凸となる方向（すなわち、−ｚ方向に凸となる方向）に応力を作用させる。一方、図４の矢印１０２に示すように、主電極１６ａの外周部４２は、ＳｉＣ基板１４に対して圧縮応力を作用させている。すなわち、外周部４２は、ＳｉＣ基板１４に対して、ＳｉＣ基板１４が上に凸となる方向（すなわち、ｚ方向に凸となる方向）に応力を作用させる。また、図４の矢印１０４に示すように、下部電極１８の中央部４３は、ＳｉＣ基板１４に対して圧縮応力を作用させている。すなわち、中央部４３は、ＳｉＣ基板１４に対して、ＳｉＣ基板１４が下に凸となる方向に応力を作用させる。一方、図４の矢印１０６に示すように、下部電極１８の外周部４４は、ＳｉＣ基板１４に対して圧縮応力を作用させている。すなわち、外周部４４は、ＳｉＣ基板１４に対して、ＳｉＣ基板１４が上に凸となる方向に応力を作用させる。

半導体モジュール１０の使用時には、上部電極１６と下部電極１８の面積の差によって、ＳｉＣ基板１４の上面１４ａ側と下面１４ｂ側とで放熱性能に差が生じる。その結果、半導体素子１２の上面に接続されたはんだ層２８と、半導体素子１２の下面に接続されたはんだ層３２とが非対称的に流動する。図５に示すように、はんだ層２８は、主電極１６ａの外周端部の上側で厚くなるとともに主電極１６ａの中央部の上側で薄くなるように流動する。はんだ層３２は、主電極１６ａの外周端部の下側で薄くなるとともに下部電極１８の外周端部と中央部の下側で厚くなるように流動する。このため、図５に示すように、ＳｉＣ基板１４が、その中央部で上に凸となる方向に撓もうとし、その外周部で下に凸となるように撓もうとする。しかしながら、本実施形態の半導体モジュール１０では、図４に示すように、ＳｉＣ基板１４の上面１４ａ側において、主電極１６ａの中央部４１がＳｉＣ基板１４を下に凸となる方向に応力を作用させており、主電極１６ａの外周部４２がＳｉＣ基板１４を上に凸となる方向に応力を作用させている。また、ＳｉＣ基板１４の下面１４ｂ側において、下部電極１８の中央部４３が、ＳｉＣ基板１４を上に凸となる方向に応力を作用させており、下部電極１８の外周部４４が、ＳｉＣ基板１４を下に凸となる方向に応力を作用させている。すなわち、本実施形態では、上部電極１６及び下部電極１８が、半導体モジュール１０の使用時にＳｉＣ基板１４に生じる撓みの方向とは逆方向に応力を作用させている。このように、本実施形態では、ＳｉＣ基板１４に生じる撓みをキャンセルする方向に応力を作用させる上部電極１６及び下部電極１８をＳｉＣ基板１４の表面に設けることによって、半導体モジュール１０の使用時の発熱によるＳｉＣ基板１４の撓みを抑制することができる。

次に、半導体モジュール１０の製造方法について説明する。ただし、本実施形態では特に、ＳｉＣ基板１４に対して上部電極１６及び下部電極１８を形成する工程について説明する。他の構成要素を形成する工程については、従来公知の各種の方法を適宜用いて実施することができるため、ここでは説明を省略する。

まず、内部にＭＯＳＦＥＴの構造が形成されたＳｉＣ基板１４を準備する。そして、図６に示すように、ＳｉＣ基板１４の上面１４ａ全域に、スパッタリングによって金属膜５０を成膜する。スパッタリングは、成膜された金属膜５０が、ＳｉＣ基板１４に対して引張応力を作用させるような条件下で実施される。図７は、スパッタリングにより成膜した各金属膜が作用させる応力の圧力依存性を示している。図８は、スパッタリングにより成膜したＷが作用させる力の膜厚依存性を示している。図７、８に示すように、比較的高圧または比較的高温で成膜された金属膜が引張応力を作用させることがわかる。例えば、この工程では、図７に参照番号１２０で示すように、Ｍｏを、Ａｒ雰囲気下で０．１３×５Ｐａでスパッタリングすることによって、ＳｉＣ基板１４に対して引張応力を作用させる金属膜５０を形成することができる。また例えば、図８に参照番号１２２で示すように、Ｗを、８５０℃で４００ｎｍ以上の膜厚となるようにスパッタリングすることによって、ＳｉＣ基板１４に対して引張応力を作用させる金属膜５０を形成することができる。

次に、図９に示すように、金属膜５０の上面に、開口部５２ａを有するレジスト５２を形成する。開口部５２ａは、上部電極１６の主電極１６ａの中央部４１を形成すべき範囲の上部に設けられる。そして、図１０に示すように、レジスト５２の開口部５２ａ内をドライエッチングまたはウェットエッチングする。これにより、レジスト５２に覆われていない範囲の金属膜５０を除去する。エッチング後に残存する金属膜５０が、上部電極１６の主電極１６ａの中央部４１となる。

次に、図１１に示すように、レジスト５２を除去して、ＳｉＣ基板１４の上面１４ａ及び主電極１６ａの中央部４１の上面の全域に、スパッタリングによって金属膜５４を成膜する。スパッタリングは、成膜された金属膜５４が、ＳｉＣ基板１４に対して圧縮応力を作用させるような条件下で実施される。図７、８に示すように、比較的低圧または比較的低温で成膜された金属膜が圧縮応力を作用させることがわかる。例えば、この工程では、図７に参照番号１２４で示すように、Ｍｏを、Ａｒ雰囲気下で０．１３Ｐａでスパッタリングすることによって、ＳｉＣ基板１４に対して圧縮応力を作用させる金属膜５０を形成することができる。また例えば、図８に参照番号１２６で示すように、Ｗを、３７０℃でスパッタリングすることによって、ＳｉＣ基板１４に対して引張応力を作用させる金属膜５０を形成することができる。

次に、図１２に示すように、金属膜５４の上面に、開口部５６ａを有するレジスト５６を形成する。開口部６０ａは、上部電極１６の主電極１６ａの外周部４２と、信号用電極１６ｂを形成すべき範囲の上部に設けられる。そして、図１３に示すように、レジスト５６の開口部５６ａ内をドライエッチングまたはウェットエッチングする。これにより、レジスト５６に覆われていない範囲の金属膜５４を除去する。ここでは、主電極１６ａの中央部４１は、その上部に成膜された金属膜５４がエッチングされるため、エッチング後も残存する。エッチング後に残存する金属膜５４が、上部電極１６の主電極１６ａの外周部４２及び信号用電極１６ｂとなる。以上の工程を経ることによって、上部電極１６が形成される。

次に、図１４に示すように、ＳｉＣ基板１４の下面１４ｂ全域に、スパッタリングによって金属膜５８を成膜する。スパッタリングは、成膜された金属膜５８がＳｉＣ基板１４に対して圧縮応力を作用させるような条件下で実施される。すなわち、図１１に示す金属膜５４の成膜と同様の条件下でスパッタリングが実施される。

次に、図１５に示すように、金属膜５８の表面に、開口部６０ａを有するレジスト６０を形成する。開口部６０ａは、下部電極１８の中央部４３を形成すべき範囲の上部に設けられる。そして、図１６に示すように、レジスト６０の開口部６０ａ内をドライエッチングまたはウェットエッチングする。これにより、レジスト６０に覆われていない範囲の金属膜５８を除去する。エッチング後に残存する金属膜５８が、下部電極１８の中央部４３となる。

次に、図１７に示すように、レジスト６０を除去して、ＳｉＣ基板１４の下面１４ｂ及び下部電極１８の中央部４３の表面の全域に、スパッタリングによって金属膜６２を成膜する。スパッタリングは、成膜された金属膜６２が、ＳｉＣ基板１４に対して引張応力を作用させるような条件下で実施される。すなわち、図６に示す金属膜５０の成膜と同様の条件下でスパッタリングが実施される。

次に、図１８に示すように、金属膜６２の表面に、開口部６４ａを有するレジスト６４を形成する。開口部６４ａは、下部電極１８の外周部４４を形成すべき範囲の上部に設けられる。そして、図１９に示すように、開口部６４ａ内をドライエッチングまたはウェットエッチングする。これにより、レジスト６４に覆われていない範囲の金属膜６２を除去する。ここでは、レジスト６４に覆われていない範囲の金属膜６２をエッチングし、下部電極１８の中央部４３が露出するようにエッチングが実施される。エッチング後に残存する金属膜６２が、下部電極１８の外周部４４となる。以上の工程を経ることによって、下部電極１８が形成される。

その後、従来公知の方法により、金属ブロック２０、上部リードフレーム２２、下部リードフレーム２４を形成し、上部リードフレーム２２、金属ブロック２０、半導体素子１２及び下部リードフレーム２４の積層体を絶縁樹脂２６で覆うことによって、図１〜４に示す半導体モジュール１０が完成する。なお、上部電極１６と下部電極１８を形成する順序は上記に限られず、下部電極１８を形成した後に上部電極１６を形成してもよい。

また、上述した実施形態では、上部電極１６及び下部電極１８の双方が、半導体モジュールの使用時にＳｉＣ基板１４に生じる撓みの方向とは逆方向に応力を作用させるように構成されていた。しかしながら、上部電極１６と下部電極１８の一方のみが、ＳｉＣ基板１４に対して上記の応力を作用させるように構成されていてもよい。

はんだ層２８、はんだ層３２が、それぞれ「第１はんだ層」、「第２はんだ層」の一例である。金属ブロック２０、下部リードフレーム２４が、それぞれ「上部金属部材」、「下部金属部材」の一例である。主電極１６ａの中央部４１が、「上部電極の中央部」の一例である。主電極１６ａの外周部４２が、「上部電極の外周部」の一例である。

本明細書が開示する技術要素について、以下に列挙する。なお、以下の各技術要素は、それぞれ独立して有用なものである。

本明細書が開示する一例の構成では、上部電極が、中央部と外周部を有してもよい。上部電極の中央部が、ＳｉＣ基板に対して引張応力を作用させており、上部電極の外周部が、ＳｉＣ基板に対して圧縮応力を作用させていてもよい。

このような構成では、半導体モジュールの使用時における第１はんだ層及び第２はんだ層の非対称的な流動によって生じるＳｉＣ基板の撓みを、上部電極がＳｉＣ基板に対して作用させる応力によって抑制することができる。

本明細書が開示する一例の構成では、下部電極が、中央部と外周部を有してもよい。下部電極の中央部が、ＳｉＣ基板に対して圧縮応力を作用させており、下部電極の外周部が、ＳｉＣ基板に対して引張応力を作用させていてもよい。

このような構成では、半導体モジュールの使用時における第１はんだ層及び第２はんだ層の非対称的な流動によって生じるＳｉＣ基板の撓みを、下部電極がＳｉＣ基板に対して作用させる応力によって抑制することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体モジュール、１２：半導体素子、１４：ＳｉＣ基板、１４ａ：上面、１４ｂ：下面、１６：上部電極、１６ａ：主電極、１６ｂ：信号用電極、１８：下部電極、２０：金属ブロック、２２：上部リードフレーム、２４：下部リードフレーム、２６：絶縁樹脂、２８，３０，３２：はんだ層、４１：中央部、４２：外周部、４３：中央部、４４：外周部、５０：金属膜、５２：レジスト、５２ａ：開口部、５４：金属膜、５６：レジスト、５６ａ：開口部、５８：金属膜、６０：レジスト、６０ａ：開口部、６２：金属膜、６４：レジスト、６４ａ：開口部

Claims (3)

1. 半導体モジュールであって、
   ＳｉＣ基板と、
   前記ＳｉＣ基板の下面に設けられた下部電極と、
   前記ＳｉＣ基板の上面に設けられており、前記下部電極よりも面積が小さい上部電極と、
   第１はんだ層を介して前記上部電極に接続された上部金属部材と、
   第２はんだ層を介して前記下部電極に接続された下部金属部材、
   を有し、
   前記上部電極と前記下部電極の少なくとも一方が、中央部と、前記中央部の周囲に配置された外周部を有しており、
   前記中央部は、前記ＳｉＣ基板に対して、前記ＳｉＣ基板が下に凸となる方向に応力を作用させており、
   前記外周部は、前記ＳｉＣ基板に対して、前記ＳｉＣ基板が上に凸となる方向に応力を作用させている、
   半導体モジュール。
2. 前記上部電極が、前記中央部と前記外周部を有しており、
   前記上部電極の前記中央部が、前記ＳｉＣ基板に対して引張応力を作用させており、
   前記上部電極の前記外周部が、前記ＳｉＣ基板に対して圧縮応力を作用させている、
   請求項１に記載の半導体モジュール。
3. 前記下部電極が、前記中央部と前記外周部を有しており、
   前記下部電極の前記中央部が、前記ＳｉＣ基板に対して圧縮応力を作用させており、
   前記下部電極の前記外周部が、前記ＳｉＣ基板に対して引張応力を作用させている、
   請求項１又は２に記載の半導体モジュール。

Images