JP2020088210A - Lead frame and semiconductor device - Google Patents
Lead frame and semiconductor device Download PDFInfo
- Publication number
- JP2020088210A JP2020088210A JP2018221694A JP2018221694A JP2020088210A JP 2020088210 A JP2020088210 A JP 2020088210A JP 2018221694 A JP2018221694 A JP 2018221694A JP 2018221694 A JP2018221694 A JP 2018221694A JP 2020088210 A JP2020088210 A JP 2020088210A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- connecting portion
- external terminal
- back surface
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W74/00—
-
- H10W90/726—
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体装置の組み立て精度を向上することが可能な、リードフレームおよび半導体装置を提供する。【解決手段】リードフレーム１０は、半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１の周囲に配置された外部端子部１７と、ダイパッド１１と外部端子部１７とを互いに連結するとともに、裏面側から薄肉化された連結部１４と、を備えている。連結部１４の裏面に、連結部１４の長手方向に沿って突状部１５が形成されている。【選択図】図２A lead frame and a semiconductor device capable of improving assembly accuracy of the semiconductor device are provided. A lead frame (10) connects a die pad (11) on which a semiconductor element (21) is mounted, an external terminal portion (17) arranged around the die pad (11), and connects the die pad (11) and the external terminal portion (17) to each other. and a connecting portion 14 which is thinned from the base. A projecting portion 15 is formed on the rear surface of the connecting portion 14 along the longitudinal direction of the connecting portion 14 . [Selection drawing] Fig. 2
Description
本開示は、リードフレームおよび半導体装置に関する。 The present disclosure relates to a lead frame and a semiconductor device.
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。 In recent years, there has been a demand for miniaturization and thinning of semiconductor devices mounted on a substrate. In order to meet such demands, a so-called QFN has been conventionally used in which a lead frame is used, a semiconductor element mounted on the mounting surface is sealed with a sealing resin, and a part of the lead is exposed on the back surface side. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.
また従来、実装基板上に半導体素子を実装する際、半導体素子と実装基板とをバンプによって互いに接続するフリップチップタイプの半導体装置が知られている（例えば特許文献１参照）。 Conventionally, there is known a flip-chip type semiconductor device in which a semiconductor element and a mounting board are connected to each other by bumps when the semiconductor element is mounted on the mounting board (for example, see Patent Document 1).
一般にフリップチップタイプの半導体装置は、封止樹脂の充填性が必ずしも良好でなく、また放熱性が低いという課題がある。このような課題を解決するために、リードフレームを用いてフリップチップタイプの半導体装置を作製することが考えられる。この場合、リードフレームを用いるため、低抵抗かつ放熱性の高い半導体装置が得られる。 Generally, a flip-chip type semiconductor device has problems that the filling property of the sealing resin is not always good and the heat dissipation is low. In order to solve such a problem, it is possible to manufacture a flip-chip type semiconductor device using a lead frame. In this case, since the lead frame is used, a semiconductor device having low resistance and high heat dissipation can be obtained.
一方、このようなリードフレームを用いたフリップチップタイプの半導体装置においては、半導体素子とパッケージ外周に位置する外部端子とが、ハーフエッチングが施されたリード部によって互いに接続される場合がある。この場合、リード部が薄肉化されているため、仮に半導体素子をリードフレームに搭載する時にリードフレームに歪み変形等が発生すると、半導体装置の組み立て精度が低下するおそれがある。 On the other hand, in a flip-chip type semiconductor device using such a lead frame, a semiconductor element and an external terminal located on the outer periphery of the package may be connected to each other by a half-etched lead portion. In this case, since the lead portion is thinned, if the semiconductor device is mounted on the lead frame, if the lead frame is distorted and deformed, the assembling accuracy of the semiconductor device may be deteriorated.
本実施の形態は、半導体装置の組み立て精度を向上することが可能な、リードフレームおよび半導体装置を提供する。 This embodiment provides a lead frame and a semiconductor device capable of improving the assembly accuracy of the semiconductor device.
本実施の形態によるリードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に配置された外部端子部と、前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている。 The lead frame according to the present embodiment connects the die pad on which the semiconductor element is mounted, the external terminal portion arranged around the die pad, the die pad and the external terminal portion to each other, and reduces the thickness from the back surface side. And a protruding portion is formed on the back surface of the connecting portion along the longitudinal direction of the connecting portion.
本実施の形態によるリードフレームにおいて、前記突状部は、前記連結部の側縁に沿って延びていても良い。 In the lead frame according to the present embodiment, the protrusion may extend along a side edge of the connecting portion.
本実施の形態によるリードフレームにおいて、前記突状部は、前記連結部の側縁から２０μｍ以上１００μｍ以下だけ離れていても良い。 In the lead frame according to the present embodiment, the protrusion may be separated from the side edge of the connecting portion by 20 μm or more and 100 μm or less.
本実施の形態によるリードフレームにおいて、前記ダイパッドの裏面には、内側外部端子が形成され、前記突状部は、前記外部端子部と前記内側外部端子とを繋ぐように延びていても良い。 In the lead frame according to the present embodiment, an inner external terminal may be formed on the back surface of the die pad, and the protruding portion may extend so as to connect the outer terminal portion and the inner external terminal.
本実施の形態によるリードフレームにおいて、前記連結部には、裏面側に向けて突出する２つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有していても良い。 In the lead frame according to the present embodiment, the connecting portion is formed with the two protruding portions projecting toward the back surface side, and each protruding portion may have an apex with an acute angle in cross section. good.
本実施の形態によるリードフレームにおいて、２つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜していても良い。 In the lead frame according to the present embodiment, a valley portion is formed between the two protruding portions, and the valley portion inclines toward the back surface side from the base end side to the tip end side of the connecting portion. It may be.
本実施の形態によるリードフレームにおいて、前記ダイパッドの周囲において、前記ダイパッドから離間して配置されたインナーリードを更に備え、前記インナーリードは、裏面側から薄肉化され、前記インナーリードの裏面に、前記インナーリードの長手方向に沿って突状部が形成されていても良い。 In the lead frame according to the present embodiment, further, in the periphery of the die pad, an inner lead arranged apart from the die pad, the inner lead is thinned from the back surface side, the inner lead on the back surface, A protrusion may be formed along the longitudinal direction of the inner lead.
本実施の形態による半導体装置は、半導体装置において、ダイパッドと、前記ダイパッド上に搭載された半導体素子と、前記ダイパッドの周囲に配置された外部端子部と、前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている。 The semiconductor device according to the present embodiment, in the semiconductor device, a die pad, a semiconductor element mounted on the die pad, an external terminal portion arranged around the die pad, the die pad and the external terminal portion to each other. While connecting, a connecting portion thinned from the back surface side, a connecting portion for electrically connecting the semiconductor element and the die pad, the die pad, the semiconductor element, the connecting portion, and the connecting portion. And a sealing resin that seals the connecting portion, and a protruding portion is formed on the back surface of the connecting portion along the longitudinal direction of the connecting portion.
本実施の形態によれば、半導体装置の組み立て精度を向上することができる。 According to the present embodiment, it is possible to improve the assembly accuracy of the semiconductor device.
以下、一実施の形態について、図１乃至図１０を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。 Hereinafter, one embodiment will be described with reference to FIGS. 1 to 10. In each of the following drawings, the same parts are designated by the same reference numerals, and detailed description thereof may be partially omitted.
リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図４は、本実施の形態によるリードフレームを示す図であり、図５（ａ）（ｂ）は、連結部を示す断面図である。
Configuration of Lead Frame First, the outline of the lead frame according to the present embodiment will be described with reference to FIGS. 1 to 5. 1 to 4 are views showing a lead frame according to the present embodiment, and FIGS. 5A and 5B are cross-sectional views showing a connecting portion.
図１乃至図４に示すリードフレーム１０は、フリップチップ型の半導体装置２０（図６乃至図８）を作製する際に用いられるものである。このようなリードフレーム１０は、多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａを備えている。なお、図１および図２においては、１つのパッケージ領域１０ａを中心としたリードフレーム１０の一部のみを示している。 The lead frame 10 shown in FIGS. 1 to 4 is used when manufacturing a flip-chip type semiconductor device 20 (FIGS. 6 to 8). Such a lead frame 10 has a plurality of package regions 10a arranged in multiple rows and multiple stages (in a matrix). 1 and 2, only a part of the lead frame 10 centering on one package region 10a is shown.
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａの中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａの中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。 In the present specification, “inside” and “inside” refer to the side facing the center of each package region 10a, and “outside” and “outside” refer to the side away from the center of each package region 10a (connecting bar). 13 side). Further, the “front surface” means a surface on which the semiconductor element 21 is mounted, and the “rear surface” is a surface on the opposite side of the “front surface” and is a side connected to an external mounting substrate (not shown). Say a face.
また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、図２において、ハーフエッチングにより裏面側から薄肉化された領域を網掛けで示している。 In addition, in the present specification, half-etching means that the material to be etched is partially etched in its thickness direction. The thickness of the material to be etched after half etching is, for example, 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the material to be etched before half etching. Note that, in FIG. 2, a region thinned from the back surface side by half etching is shown by hatching.
図１および図２に示すように、リードフレーム１０の各パッケージ領域１０ａは、ダイパッド１１と、ダイパッド１１の周囲に配置された外部端子部１７と、ダイパッド１１と外部端子部１７とを互いに連結する連結部１４と、を備えている。 As shown in FIGS. 1 and 2, each package region 10 a of the lead frame 10 connects the die pad 11, the external terminal portion 17 arranged around the die pad 11, and the die pad 11 and the external terminal portion 17 to each other. And a connecting portion 14.
パッケージ領域１０ａは、半導体装置２０（後述）に対応する領域であり、図１および図２において外側の矩形状の仮想線（二点鎖線）によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。 The package region 10a is a region corresponding to the semiconductor device 20 (described later), and is a region surrounded by an outer rectangular virtual line (two-dot chain line) in FIGS. In addition, in the present embodiment, the lead frame 10 includes a plurality of package regions 10a, but the present invention is not limited to this, and only one package region 10a may be formed in one lead frame 10.
各パッケージ領域１０ａ同士は、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１、インナーリード１２（後述）、外部端子部１７及び連結部１４を支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、パッケージ領域１０ａの各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。 The package regions 10a are connected to each other via a connecting bar (support member) 13. The connecting bar 13 supports the die pad 11, inner leads 12 (described later), the external terminal portion 17 and the connecting portion 14, and extends along the X direction and the Y direction, respectively. Here, the X direction and the Y direction are two directions parallel to each side of the package region 10a in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. The Z direction is a direction perpendicular to both the X direction and the Y direction.
各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。各コネクティングバー１３は、平面視で細長い棒形状を有しており、その幅（コネクティングバー１３の長手方向に直交する方向の距離）は、９５μｍ以上２００μｍ以下としても良い。各コネクティングバー１３には、それぞれ複数の外部端子部１７がコネクティングバー１３の長手方向に沿って間隔を空けて連結されている。コネクティングバー１３は、裏面側から薄肉化（ハーフエッチング）されている。なおコネクティングバー１３の厚みは、半導体装置２０の構成にもよるが、５０μｍ以上１５０μｍ以下とすることができる。 Each connecting bar 13 is arranged around the package region 10a and outside the package region 10a. Each connecting bar 13 has an elongated rod shape in a plan view, and its width (distance in the direction orthogonal to the longitudinal direction of the connecting bar 13) may be 95 μm or more and 200 μm or less. A plurality of external terminal portions 17 are connected to each connecting bar 13 at intervals along the longitudinal direction of the connecting bar 13. The connecting bar 13 is thinned (half-etched) from the back surface side. The thickness of the connecting bar 13 may be 50 μm or more and 150 μm or less, depending on the configuration of the semiconductor device 20.
また、互いに直交する２つのコネクティングバー１３は、パッケージ領域１０ａの周囲において互いに連結されている。このコネクティングバー１３を互いに連結する部分には、交差部１９（図２参照）が設けられている。この交差部１９は、リードフレーム１０内で格子点となる位置に配置されている。各交差部１９は、平面視略十字状であり、この十字を構成する各線はコネクティングバー１３に平行に延びている。交差部１９は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。このように交差部１９を設けたことにより、各コネクティングバー１３の連結部分の強度を高め、コネクティングバー１３に歪み変形が生じることを抑制することができる。 Further, the two connecting bars 13 orthogonal to each other are connected to each other around the package region 10a. An intersection portion 19 (see FIG. 2) is provided at a portion where the connecting bars 13 are connected to each other. The intersecting portion 19 is arranged at a position serving as a lattice point in the lead frame 10. Each intersecting portion 19 has a substantially cross shape in a plan view, and each line forming the cross extends in parallel to the connecting bar 13. The intersection 19 has the same thickness as the metal substrate (metal substrate 31 described later) before processing without being thinned (half etching). By providing the intersecting portion 19 in this manner, it is possible to increase the strength of the connecting portion of each connecting bar 13 and prevent the connecting bar 13 from being distorted and deformed.
ダイパッド１１は、半導体素子２１（後述）を搭載する領域である。この場合、ダイパッド１１は、複数のダイパッド部分領域１１ａ〜１１ｃから構成されている。各ダイパッド部分領域１１ａ〜１１ｃは、図１において内側の矩形状の仮想線（二点鎖線）によってそれぞれ取り囲まれる領域である。各ダイパッド部分領域１１ａ〜１１ｃの平面形状は、それぞれ半導体素子２１の一辺（この場合はＹ方向）に平行な細長い長方形形状となっている。また、各ダイパッド部分領域１１ａ〜１１ｃは、Ｘ方向に対して互いに離間して配置されている。各ダイパッド部分領域１１ａ〜１１ｃは、それぞれ外側連結部１８、外部端子部１７および連結部１４を介してコネクティングバー１３に連結支持されている。 The die pad 11 is an area for mounting a semiconductor element 21 (described later). In this case, the die pad 11 is composed of a plurality of die pad partial regions 11a to 11c. Each of the die pad partial regions 11a to 11c is a region surrounded by an inner rectangular virtual line (two-dot chain line) in FIG. The planar shape of each of the die pad partial regions 11a to 11c is an elongated rectangular shape parallel to one side of the semiconductor element 21 (in this case, the Y direction). The die pad partial regions 11a to 11c are arranged apart from each other in the X direction. Each of the die pad partial regions 11a to 11c is connected and supported to the connecting bar 13 via the outer connecting portion 18, the external terminal portion 17 and the connecting portion 14, respectively.
ダイパッド１１の各ダイパッド部分領域１１ａ〜１１ｃの裏面には、それぞれ平面矩形形状の内側外部端子１６が形成されている。この内側外部端子１６は、それぞれ図示しない実装基板に電気的に接続されるものである。各内側外部端子１６は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。各内側外部端子１６は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出する。一方、ダイパッド１１のうち、内側外部端子１６を除く領域は裏面側から薄肉化（ハーフエッチング）されている。このため、各内側外部端子１６は、各ダイパッド部分領域１１ａ〜１１ｃの薄肉化された部分から裏面側に突出するように形成されている。なお、本実施の形態において、各ダイパッド部分領域１１ａ〜１１ｃには、それぞれ２つの内側外部端子１６が形成されているが、これに限らず、１つ又は３つ以上の内側外部端子１６が形成されていても良い。 On the back surface of each of the die pad partial regions 11a to 11c of the die pad 11, inner rectangular external terminals 16 each having a planar rectangular shape are formed. The inner external terminals 16 are each electrically connected to a mounting board (not shown). Each inner external terminal 16 has the same thickness as the unprocessed metal substrate (metal substrate 31 described later) without being thinned (half etching). Each inner external terminal 16 is exposed to the outside of the semiconductor device 20 after manufacturing the semiconductor device 20 (described later). On the other hand, the area of the die pad 11 excluding the inner external terminals 16 is thinned (half-etched) from the back surface side. Therefore, each inner external terminal 16 is formed so as to project from the thinned portion of each die pad partial region 11a to 11c to the back surface side. In the present embodiment, two inner external terminals 16 are formed in each of the die pad partial regions 11a to 11c, but the present invention is not limited to this, and one or three or more inner external terminals 16 are formed. It may be done.
各ダイパッド部分領域１１ａ〜１１ｃの表面は、後述するようにバンプ２６を介して半導体素子２１に電気的に接続される領域（内部端子）となっている。各ダイパッド部分領域１１ａ〜１１ｃの表面には、バンプ２６との密着性を向上させるめっき層が設けられていても良い。 The surface of each of the die pad partial regions 11a to 11c is a region (internal terminal) electrically connected to the semiconductor element 21 via the bump 26 as described later. The surface of each of the die pad partial regions 11 a to 11 c may be provided with a plating layer that improves the adhesion with the bump 26.
複数の外部端子部１７は、コネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。各外部端子部１７は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。また各外部端子部１７は、裏面側に位置するとともに、図示しない実装基板に電気的に接続される外部端子面１７ａを有している。各外部端子面１７ａは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出する。複数の外部端子面１７ａは平面視で略レーストラック形状（２つの半円と長方形とを組み合わせた形状）を有している。また、複数の外部端子面１７ａの平面形状は、互いに同一となっている。この場合、外部端子部１７は、各コネクティングバー１３に沿って平面視で１列に配置されている。しかしながら、これに限らず、外部端子部１７は、コネクティングバー１３に沿って交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。 The plurality of external terminal portions 17 are arranged at intervals along the longitudinal direction of the connecting bar 13. Each external terminal portion 17 has the same thickness as the unprocessed metal substrate (metal substrate 31 described later) without being thinned (half etching). Each external terminal portion 17 has an external terminal surface 17a located on the back surface side and electrically connected to a mounting board (not shown). Each external terminal surface 17a is exposed to the outside of the semiconductor device 20 after manufacturing the semiconductor device 20 (described later). The plurality of external terminal surfaces 17a have a substantially racetrack shape (a shape in which two semicircles and a rectangle are combined) in a plan view. The planar shapes of the plurality of external terminal surfaces 17a are the same as each other. In this case, the external terminal portions 17 are arranged in a row along the connecting bars 13 in a plan view. However, the present invention is not limited to this, and the external terminal portions 17 may be arranged in a zigzag shape in plan view so as to be alternately located inside and outside along the connecting bar 13.
各外部端子部１７は、外側連結部１８を介して、コネクティングバー１３に連結されている。外側連結部１８は、裏面側から薄肉化（ハーフエッチング）されている。各外側連結部１８は、当該外部端子部１７が連結されるコネクティングバー１３の長手方向に対して垂直に延び出している。なお、外側連結部１８は、必ずしも薄肉化されていなくても良い。また、外部端子部１７が直接コネクティングバー１３に連結されていても良い。 Each external terminal portion 17 is connected to the connecting bar 13 via an outer connecting portion 18. The outer connecting portion 18 is thinned (half-etched) from the back surface side. Each outer connecting portion 18 extends perpendicularly to the longitudinal direction of the connecting bar 13 to which the external terminal portion 17 is connected. The outer connecting portion 18 does not necessarily have to be thin. Further, the external terminal portion 17 may be directly connected to the connecting bar 13.
複数の連結部１４は、Ｘ方向に延びるコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。この連結部１４は、ダイパッド１１と外部端子部１７とを互いに連結するものである。この場合、ダイパッド１１の各ダイパッド部分領域１１ａ〜１１ｃには、Ｙ方向プラス側に位置する連結部１４と、Ｙ方向マイナス側に位置する連結部１４とがそれぞれ連結されている。連結部１４は、裏面側から薄肉化（ハーフエッチング）されている。また連結部１４の先端側（ダイパッド１１側）の表面には、半導体素子２１が搭載されても良い。この場合、連結部１４の先端側の表面は、後述するバンプ２６を介して半導体素子２１に電気的に接続される領域（内部端子）となっていても良い。ダイパッド部分領域１１ａ〜１１ｃのうち、ダイパッド部分領域１１ａ、１１ｃには、それぞれ４つの連結部１４が連結されており、ダイパッド部分領域１１ｂには、２つの連結部１４が連結されている。しかしながら、これに限らず、ダイパッド部分領域１１ａ〜１１ｃには、１つ又は複数の連結部１４が連結されていても良い。 The plurality of connecting portions 14 are arranged at intervals along the longitudinal direction of the connecting bar 13 extending in the X direction. The connecting portion 14 connects the die pad 11 and the external terminal portion 17 to each other. In this case, the connecting portions 14 located on the Y direction positive side and the connecting portions 14 located on the Y direction negative side are connected to the respective die pad partial regions 11a to 11c of the die pad 11. The connecting portion 14 is thinned (half-etched) from the back surface side. Further, the semiconductor element 21 may be mounted on the surface of the tip end side (the die pad 11 side) of the connecting portion 14. In this case, the surface on the tip side of the connecting portion 14 may be a region (internal terminal) electrically connected to the semiconductor element 21 via a bump 26 described later. Of the die pad partial regions 11a to 11c, four connecting parts 14 are connected to the die pad partial regions 11a and 11c, respectively, and two connecting parts 14 are connected to the die pad partial region 11b. However, the present invention is not limited to this, and one or a plurality of connecting portions 14 may be connected to the die pad partial regions 11a to 11c.
また、連結部１４は、平面視で略台形形状を有し、基端側（コネクティングバー１３側）から先端側（ダイパッド１１側）に向けて徐々に細くなっていても良い（例えばダイパッド部分領域１１ａ、１１ｃに連結される連結部１４）。あるいは、連結部１４は、平面視で略平行四辺形形状を有し、基端側（コネクティングバー１３側）から先端側（ダイパッド１１側）に向けて略同一の幅を有していても良い（例えばダイパッド部分領域１１ｂに連結される連結部１４）。 Further, the connecting portion 14 may have a substantially trapezoidal shape in a plan view, and may be gradually narrowed from the base end side (connecting bar 13 side) toward the tip end side (die pad 11 side) (for example, die pad partial region). A connecting portion 14) connected to 11a and 11c. Alternatively, the connecting portion 14 may have a substantially parallelogram shape in a plan view, and may have substantially the same width from the base end side (connecting bar 13 side) to the tip end side (die pad 11 side). (For example, the connecting portion 14 connected to the die pad partial region 11b).
また、１つの連結部１４に１つの外部端子部１７が連結されていても良く（例えばダイパッド部分領域１１ａに連結される連結部１４のうちダイパッド部分領域１１ｂ側の２つ）、１つの連結部１４に２つ（複数）の外部端子部１７が連結されていても良い（例えばダイパッド部分領域１１ａに連結される連結部１４のうちダイパッド部分領域１１ｂの反対側に位置する２つの連結部１４、ダイパッド部分領域１１ｂ、１１ｃに連結される連結部１４）。さらに、一部の連結部１４は、連結片１４ａを介してコネクティングバー１３に直接連結されていてもよい（例えばダイパッド部分領域１１ａに連結される連結部１４のうちダイパッド部分領域１１ｂの反対側に位置する２つの連結部１４、ダイパッド部分領域１１ｃに連結される連結部１４のうちダイパッド部分領域１１ｂの反対側に位置する２つの連結部１４）。なお、連結片１４ａは、裏面側から薄肉化（ハーフエッチング）されている。 Further, one external terminal part 17 may be connected to one connecting part 14 (for example, two of the connecting parts 14 connected to the die pad partial region 11a on the die pad partial region 11b side) and one connecting part. Two (plural) external terminal portions 17 may be connected to 14 (for example, two connecting portions 14 located on the opposite side of the die pad partial region 11b among the connecting portions 14 connected to the die pad partial region 11a, A connecting portion 14) connected to the die pad partial regions 11b and 11c. Further, some of the connecting portions 14 may be directly connected to the connecting bar 13 via the connecting piece 14a (for example, on the opposite side of the die pad partial region 11b of the connecting portions 14 connected to the die pad partial region 11a). The two connecting portions 14 located, the two connecting portions 14 located on the opposite side of the die pad partial region 11b among the connecting portions 14 connected to the die pad partial region 11c). The connecting piece 14a is thinned (half-etched) from the back surface side.
本実施の形態において、連結部１４の裏面には、連結部１４の長手方向に沿って突状部１５が形成されている。この突状部１５は、裏面側に向けて突出している。図４に示すように、突状部１５の下端は、外部端子面１７ａよりも表面側（Ｚ方向プラス側）に位置し、かつ、コネクティングバー１３の裏面よりも裏面側（Ｚ方向マイナス側）に位置している。 In the present embodiment, a protruding portion 15 is formed on the back surface of the connecting portion 14 along the longitudinal direction of the connecting portion 14. The protrusion 15 projects toward the back surface. As shown in FIG. 4, the lower end of the protruding portion 15 is located on the front surface side (Z direction positive side) of the external terminal surface 17a, and on the back surface side (Z direction negative side) of the connecting bar 13 on the back surface thereof. Is located in.
また突状部１５は、平面視で線状に延びており、一直線状、屈曲する線状、又は曲線状に延びていても良い。各突状部１５は、連結部１４の側縁１４ｂに沿って延びている。具体的には、２つの外部端子部１７に連結される連結部１４（例えばダイパッド部分領域１１ａに連結される連結部１４のうちダイパッド部分領域１１ｂの反対側に位置する２つの連結部１４、ダイパッド部分領域１１ｂ、１１ｃに連結される連結部１４）の場合、各連結部１４に２つの突状部１５が形成される。これら２つの突状部１５は、連結部１４の幅方向（Ｘ方向）両側に位置する側縁１４ｂに沿ってそれぞれ形成されている。例えば、連結部１４の側縁１４ｂが平面視で屈曲している場合には、突状部１５も平面視で屈曲していても良い。また、突状部１５は、連結部１４の側縁１４ｂから例えば２０μｍ以上１００μｍ以下だけ離れている。この場合、突状部１５が連結部１４の側縁１４ｂに近い箇所に位置しているので、連結部１４に歪み変形か生じることをより効果的に抑制することができる。 Further, the projecting portion 15 extends linearly in a plan view, and may extend linearly, bend linearly, or curve. Each protruding portion 15 extends along the side edge 14b of the connecting portion 14. Specifically, the connecting portion 14 connected to the two external terminal portions 17 (for example, the two connecting portions 14 located on the opposite side of the die pad partial region 11b among the connecting portions 14 connected to the die pad partial region 11a and the die pad). In the case of the connecting portion 14) connected to the partial regions 11b and 11c, two protruding portions 15 are formed in each connecting portion 14. These two protrusions 15 are formed along side edges 14b located on both sides in the width direction (X direction) of the connecting portion 14, respectively. For example, when the side edge 14b of the connecting portion 14 is bent in a plan view, the protrusion 15 may also be bent in a plan view. Further, the protrusion 15 is separated from the side edge 14b of the connecting portion 14 by, for example, 20 μm or more and 100 μm or less. In this case, since the protruding portion 15 is located at a position near the side edge 14b of the connecting portion 14, it is possible to more effectively suppress the occurrence of strain deformation in the connecting portion 14.
一方、１つの外部端子部１７に連結される連結部１４（例えばダイパッド部分領域１１ａに連結される連結部１４のうちダイパッド部分領域１１ｂ側に位置する２つの連結部１４）の場合、各連結部１４に１つの突状部１５が形成される。この突状部１５は、連結部１４の幅方向（Ｘ方向）略中央に沿って形成されている。なお、突状部１５は、連結部１４の側縁１４ｂに沿って延びていれば、必ずしも連結部１４の側縁１４ｂに対して厳密に平行でなくても良い。 On the other hand, in the case of the connecting portion 14 connected to one external terminal portion 17 (for example, two connecting portions 14 located on the die pad partial region 11b side of the connecting portion 14 connected to the die pad partial region 11a), each connecting portion One protrusion 15 is formed on the base 14. The protrusion 15 is formed substantially along the center of the connecting portion 14 in the width direction (X direction). Note that the protruding portion 15 does not necessarily have to be strictly parallel to the side edge 14b of the connecting portion 14 as long as it extends along the side edge 14b of the connecting portion 14.
図２に示すように、突状部１５は、外部端子部１７と内側外部端子１６とを繋ぐように延びている。これにより、外部端子部１７と内側外部端子１６との間に延びる連結部１４の強度を、連結部１４の長手方向全体にわたって高めることができる。しかしながら、これに限らず、突状部１５は、外部端子部１７および／または内側外部端子１６から離間して形成されていても良い。 As shown in FIG. 2, the protruding portion 15 extends so as to connect the external terminal portion 17 and the inner external terminal 16. Thereby, the strength of the connecting portion 14 extending between the external terminal portion 17 and the inner external terminal 16 can be increased over the entire longitudinal direction of the connecting portion 14. However, the present invention is not limited to this, and the protruding portion 15 may be formed apart from the external terminal portion 17 and/or the inner external terminal 16.
図５（ａ）（ｂ）は、連結部１４の幅方向に沿う断面図である。図５（ａ）（ｂ）において、Ｐ１は、連結部１４の表面が位置する平面を示し、Ｐ２は、薄肉化された領域（例えばコネクティングバー１３）の裏面が位置する平面を示している。また、Ｐ３は、薄肉化されていない領域の裏面（例えば外部端子面１７ａ）が位置する平面を示している。 5A and 5B are cross-sectional views along the width direction of the connecting portion 14. 5A and 5B, P1 indicates a plane on which the front surface of the connecting portion 14 is located, and P2 indicates a plane on which the back surface of the thinned region (for example, the connecting bar 13) is located. Further, P3 indicates a plane on which the back surface (for example, the external terminal surface 17a) of the non-thinned area is located.
図５（ａ）は、連結部１４の基端側（コネクティングバー１３側）における断面を示している。図５（ａ）に示すように、連結部１４には、裏面側に向けて突出する２つの突状部１５が形成されている。各突状部１５は、断面において、鋭角状の頂部１５ａを有している。この鋭角状の頂部１５ａによって、連結部１４の断面二次モーメントを大きくし、連結部１４の歪み変形を防止することができる。頂部１５ａの幅方向（Ｘ方向）両側には、それぞれ湾曲した側面１５ｂが形成されている。また２つの突状部１５の間には、谷部１５ｃが形成されている。谷部１５ｃは、平面Ｐ２と略同一の平面上に位置している。 FIG. 5A shows a cross section on the base end side (connecting bar 13 side) of the connecting portion 14. As shown in FIG. 5A, the connecting portion 14 is formed with two protruding portions 15 protruding toward the back surface side. Each projecting portion 15 has an apex 15a having an acute angle in cross section. This acute-angled top portion 15a can increase the second moment of area of the connecting portion 14 and prevent the connecting portion 14 from being deformed by distortion. Curved side surfaces 15b are formed on both sides of the top portion 15a in the width direction (X direction). A valley portion 15c is formed between the two protruding portions 15. The valley portion 15c is located on a plane substantially the same as the plane P2.
図５（ｂ）は、連結部１４の先端側（ダイパッド１１側）における断面を示している。図５（ｂ）に示すように、連結部１４は、裏面側に向けて突出する２つの突状部１５を有している。２つの突状部１５の頂部１５ａの間隔は、連結部１４の基端側（図５（ａ））の場合よりも狭い。また２つの突状部１５の間に形成された谷部１５ｃは、平面Ｐ２よりも裏面側（Ｚ方向マイナス側）に位置している。このように、谷部１５ｃは、連結部１４の基端側から先端側に向かうにつれて裏面側に向けて傾斜している。これにより、連結部１４の基端側から先端側まで連結部１４に歪み変形が生じることを抑制することができる。 FIG. 5B shows a cross section on the tip side (die pad 11 side) of the connecting portion 14. As shown in FIG. 5B, the connecting portion 14 has two protruding portions 15 protruding toward the back surface side. The distance between the tops 15a of the two protrusions 15 is narrower than that on the base end side of the connecting portion 14 (FIG. 5A). Further, the valley portion 15c formed between the two protruding portions 15 is located on the back surface side (Z direction minus side) with respect to the plane P2. In this way, the valley portion 15c inclines toward the back surface side from the base end side of the connecting portion 14 toward the tip end side. As a result, it is possible to prevent the connecting portion 14 from being deformed by distortion from the proximal end side to the distal end side of the connecting portion 14.
再度図１および図２を参照すると、Ｙ方向に延びるコネクティングバー１３に沿って配置された複数の外部端子部１７には、それぞれインナーリード１２が連結されている。インナーリード１２は、半導体素子２１と実装基板（図示せず）とを電気的に接続するものである。各インナーリード１２は、ダイパッド１１の周囲において、ダイパッド１１に連結されることなく、ダイパッド１１から離間して配置されている。また隣接するインナーリード１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。このインナーリード１２は、それぞれ裏面側から薄肉化（ハーフエッチング）されている。 Referring again to FIGS. 1 and 2, the inner leads 12 are respectively connected to the plurality of external terminal portions 17 arranged along the connecting bar 13 extending in the Y direction. The inner lead 12 electrically connects the semiconductor element 21 and a mounting substrate (not shown). Each inner lead 12 is arranged around the die pad 11 and apart from the die pad 11 without being connected to the die pad 11. Further, the adjacent inner leads 12 are shaped to be electrically insulated from each other after the semiconductor device 20 (described later) is manufactured. Each of the inner leads 12 is thinned (half-etched) from the back surface side.
各インナーリード１２の先端側（ダイパッド１１側）の表面は、後述するバンプ２６を介して半導体素子２１に電気的に接続される領域（内部端子）となっている。各インナーリード１２の表面には、バンプ２６との密着性を向上させるめっき層が設けられていても良い。 The surface of each inner lead 12 on the tip side (die pad 11 side) is a region (internal terminal) electrically connected to the semiconductor element 21 via a bump 26 described later. The surface of each inner lead 12 may be provided with a plating layer that improves adhesion with the bumps 26.
この場合、複数のインナーリード１２は、それぞれ細長い平面形状を有し、基端側（コネクティングバー１３側）よりも先端側（ダイパッド１１側）の幅が狭くなっている。また、一部のインナーリード１２は、Ｘ方向及びＹ方向に対して斜めに延びている。さらに一部又は全部のインナーリード１２の裏面側には、連結部１４と同様に、インナーリード１２の長手方向に沿って突状部１２ａが形成されている。これにより、薄肉化されたインナーリード１２に歪み変形か生じることを抑制し、半導体装置２０の組み立て精度を向上することができる。なお、インナーリード１２の突状部１２ａの構成は、ダイパッド部分領域１１ａに連結された連結部１４のうちダイパッド部分領域１１ｂ側に位置する連結部１４の突状部１５の構成と略同様である。 In this case, each of the plurality of inner leads 12 has an elongated planar shape, and the width of the tip end side (die pad 11 side) is narrower than the base end side (connecting bar 13 side). Further, some inner leads 12 extend obliquely with respect to the X direction and the Y direction. Further, on the back surface side of some or all of the inner leads 12, a protruding portion 12 a is formed along the longitudinal direction of the inner leads 12 as with the connecting portion 14. As a result, it is possible to prevent the thinned inner lead 12 from being deformed by distortion, and improve the assembly accuracy of the semiconductor device 20. The configuration of the protruding portion 12a of the inner lead 12 is substantially the same as the configuration of the protruding portion 15 of the connecting portion 14 located on the die pad partial region 11b side among the connecting portions 14 connected to the die pad partial region 11a. ..
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０のエッチングされていない部分における厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上３００μｍ以下とすることができる。 The lead frame 10 described above is entirely made of a metal such as copper, copper alloy, 42 alloy (Ni 42% Fe alloy), or the like. The thickness of the unetched portion of the lead frame 10 may be 80 μm or more and 300 μm or less, depending on the configuration of the semiconductor device 20 to be manufactured.
なお、本実施の形態において、外部端子部１７は、パッケージ領域１０ａの４辺全てに沿って配置されているが、これに限られるものではなく、例えばパッケージ領域１０ａの対向する２辺のみに沿って配置されていても良い。 Although the external terminal portions 17 are arranged along all four sides of the package region 10a in the present embodiment, the present invention is not limited to this. For example, the external terminal portions 17 are arranged along only two opposite sides of the package region 10a. May be arranged.
半導体装置の構成
次に、図６乃至図８により、本実施の形態による半導体装置について説明する。図６乃至図８は、本実施の形態による半導体装置（フリップチップタイプ）を示す図である。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 6 to 8 are views showing a semiconductor device (flip chip type) according to the present embodiment.
図６乃至図８に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１上に搭載された半導体素子２１と、ダイパッド１１の周囲に配置された複数の外部端子部１７と、ダイパッド１１と外部端子部１７とを互いに連結する連結部１４と、半導体素子２１とダイパッド１１とを電気的に接続する複数のバンプ（ピラー）２６とを備えている。また、Ｙ方向に沿って配置された複数の外部端子部１７には、それぞれインナーリード１２が連結されている。さらに、ダイパッド１１、半導体素子２１、連結部１４、バンプ２６およびインナーリード１２は、封止樹脂２３によって樹脂封止されている。 As shown in FIGS. 6 to 8, a semiconductor device (semiconductor package) 20 includes a die pad 11, a semiconductor element 21 mounted on the die pad 11, and a plurality of external terminal portions 17 arranged around the die pad 11. A connecting portion 14 that connects the die pad 11 and the external terminal portion 17 to each other, and a plurality of bumps (pillars) 26 that electrically connect the semiconductor element 21 and the die pad 11 are provided. The inner leads 12 are connected to the plurality of external terminal portions 17 arranged along the Y direction, respectively. Further, the die pad 11, the semiconductor element 21, the connecting portion 14, the bumps 26 and the inner leads 12 are resin-sealed with a sealing resin 23.
ダイパッド１１、外部端子部１７、連結部１４及びインナーリード１２は、上述したリードフレーム１０から作製されたものである。この場合、連結部１４は裏面側から薄肉化され、連結部１４の裏面側に、長手方向に沿って突状部１５が形成されている。また内側外部端子１６及び外部端子面１７ａは、それぞれ封止樹脂２３から外方に露出している。また、ダイパッド１１、連結部１４及びインナーリード１２上には、それぞれバンプ２６が設けられている。このバンプ２６を介して、半導体素子２１と、ダイパッド１１、連結部１４及びインナーリード１２とが互いに電気的に接続されている。 The die pad 11, the external terminal portion 17, the connecting portion 14, and the inner lead 12 are manufactured from the lead frame 10 described above. In this case, the connecting portion 14 is thinned from the back surface side, and the protruding portion 15 is formed on the back surface side of the connecting portion 14 along the longitudinal direction. The inner external terminal 16 and the external terminal surface 17a are exposed outward from the sealing resin 23, respectively. Further, bumps 26 are provided on the die pad 11, the connecting portion 14 and the inner leads 12, respectively. The semiconductor element 21, the die pad 11, the connecting portion 14, and the inner lead 12 are electrically connected to each other via the bump 26.
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々バンプ２６が取り付けられる複数の電極２１ａを有している。 As the semiconductor element 21, various kinds of semiconductor elements generally used in the past can be used and are not particularly limited, but for example, an integrated circuit, a large scale integrated circuit, a transistor, a thyristor, a diode or the like can be used. The semiconductor element 21 has a plurality of electrodes 21a to which the bumps 26 are attached.
各バンプ（接続部）２６は、例えば銅等の導電性の良い金属材料からなり、中実の略球形状を有している。各バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端がダイパッド１１、外部端子部１７、連結部１４又はインナーリード１２にそれぞれ接続されている。 Each bump (connecting portion) 26 is made of a highly conductive metal material such as copper, and has a solid, substantially spherical shape. Each bump 26 has its upper end connected to the electrode 21a of the semiconductor element 21, and its lower end connected to the die pad 11, the external terminal portion 17, the connecting portion 14 or the inner lead 12, respectively.
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば１ｍｍ以上１６ｍｍ以下することができる。なお、図６において、封止樹脂２３のうち、ダイパッド１１、外部端子部１７、連結部１４及びインナーリード１２よりも表面側に位置する部分の表示を省略している。 As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The entire thickness of the sealing resin 23 can be set to 300 μm or more and 1200 μm or less. In addition, one side of the sealing resin 23 (one side of the semiconductor device 20) can be, for example, 1 mm or more and 16 mm or less. Note that, in FIG. 6, a portion of the sealing resin 23 located on the surface side of the die pad 11, the external terminal portion 17, the connecting portion 14, and the inner lead 12 is omitted.
このほか、ダイパッド１１、外部端子部１７、連結部１４及びインナーリード１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図５に示すものと同様であるため、ここでは詳細な説明を省略する。 In addition, the configurations of the die pad 11, the external terminal portion 17, the connecting portion 14, and the inner lead 12 are the same as those shown in FIGS. Then, detailed description is omitted.
リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。図９（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図４に対応する図）である。
Method of Manufacturing Lead Frame Next, a method of manufacturing the lead frame 10 shown in FIGS. 1 to 5 will be described with reference to FIGS. 9A to 9E are cross-sectional views (a view corresponding to FIG. 4) showing the method for manufacturing the lead frame 10.
まず図９（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。 First, as shown in FIG. 9A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of metal such as copper, copper alloy, 42 alloy (Ni 42% Fe alloy) or the like can be used. The metal substrate 31 is preferably used after degreasing or the like on both sides thereof and subjected to cleaning treatment.
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図９（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。 Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, and dried (FIG. 9B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３３ｂを有するエッチング用レジスト層３２、３３を形成する（図９（ｃ））。なお、図９（ｃ）には示されていないが、表面側のエッチング用レジスト層３２にも開口部が形成され、この開口部は、金属基板３１を厚み方向に貫通エッチングする箇所に対応する。また、裏面側のエッチング用レジスト層３３の開口部３３ｂは、金属基板３１を貫通エッチングする箇所と、裏面側からハーフエッチングする箇所に対応する。 Subsequently, the metal substrate 31 is exposed to light through a photomask and developed to form etching resist layers 32 and 33 having desired openings 33b (FIG. 9C). Although not shown in FIG. 9C, an opening is also formed in the etching resist layer 32 on the front surface side, and this opening corresponds to a portion where the metal substrate 31 is etched through in the thickness direction. .. Further, the opening 33b of the etching resist layer 33 on the back surface side corresponds to a portion where the metal substrate 31 is etched through and a portion where half etching is performed from the back surface side.
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図９（ｄ））。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。これにより、ダイパッド１１、外部端子部１７、連結部１４、インナーリード１２及びコネクティングバー１３の外形が形成される。とりわけ、連結部１４のうち突状部１５に対応する位置には、連結部１４の長手方向に沿って細長い線状のレジスト層３３ｃが形成される。この線状のレジスト層３３ｃに対して、幅方向両側からエッチングが施されることにより、裏面側に突出する突状部１５が形成される。 Then, the etching resist layers 32 and 33 are used as a corrosion resistant film to etch the metal substrate 31 with a corrosive liquid (FIG. 9D). The corrosive liquid can be appropriately selected according to the material of the metal substrate 31 used. For example, when copper is used as the metal substrate 31, a ferric chloride aqueous solution is usually used and both surfaces of the metal substrate 31 are used. Spray etching can be performed from. As a result, the outer shapes of the die pad 11, the external terminal portion 17, the connecting portion 14, the inner lead 12, and the connecting bar 13 are formed. In particular, an elongated linear resist layer 33c is formed along the longitudinal direction of the connecting portion 14 at a position corresponding to the protruding portion 15 in the connecting portion 14. By etching the linear resist layer 33c from both sides in the width direction, the protrusion 15 protruding to the back surface side is formed.
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図５に示すリードフレーム１０が得られる（図９（ｅ））。 Thereafter, the resist layers 32 and 33 for etching are peeled off and removed to obtain the lead frame 10 shown in FIGS. 1 to 5 (FIG. 9E).
半導体装置の製造方法
次に、図６乃至図８に示す半導体装置２０の製造方法について、図１０（ａ）−（ｄ）を用いて説明する。図１０（ａ）−（ｄ）は、半導体装置２０の製造方法を示す断面図（図８に対応する図）である。
Method of Manufacturing Semiconductor Device Next, a method of manufacturing the semiconductor device 20 shown in FIGS. 6 to 8 will be described with reference to FIGS. 10A to 10D are cross-sectional views (a view corresponding to FIG. 8) showing the method for manufacturing the semiconductor device 20.
まず、例えば図９（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図１０（ａ））。 First, the lead frame 10 is manufactured by, for example, the method shown in FIGS. 9A to 9E (FIG. 10A).
次に、リードフレーム１０のダイパッド１１、連結部１４及びインナーリード１２上に、半導体素子２１を搭載する。この場合、予め半導体素子２１の電極２１ａにそれぞれバンプ２６を形成しておき、このバンプ２６をダイパッド１１、連結部１４及びインナーリード１２にそれぞれ接続して固定する（図１０（ｂ））。このとき、半導体素子２１の各電極２１ａと、ダイパッド１１、連結部１４及びインナーリード１２とが、それぞれバンプ２６を介して互いに電気的に接続される。 Next, the semiconductor element 21 is mounted on the die pad 11, the connecting portion 14 and the inner leads 12 of the lead frame 10. In this case, bumps 26 are formed on the electrodes 21a of the semiconductor element 21 in advance, and the bumps 26 are connected and fixed to the die pad 11, the connecting portion 14 and the inner leads 12 respectively (FIG. 10B). At this time, the electrodes 21 a of the semiconductor element 21, the die pad 11, the connecting portion 14, and the inner leads 12 are electrically connected to each other via the bumps 26.
本実施の形態において、連結部１４の裏面側に、連結部１４の長手方向に沿って突状部１５が形成されている。これにより、連結部１４が裏面側から薄肉化されている場合でも、突状部１５によって連結部１４の強度が高められ、半導体素子２１を搭載する際に連結部１４にゆがみ変形が生じることを抑制することができる。 In the present embodiment, a protruding portion 15 is formed on the back surface side of the connecting portion 14 along the longitudinal direction of the connecting portion 14. As a result, even when the connecting portion 14 is thinned from the back surface side, the strength of the connecting portion 14 is increased by the protrusions 15, and the connecting portion 14 may be distorted when the semiconductor element 21 is mounted. Can be suppressed.
なお、リードフレーム１０のダイパッド１１、連結部１４及びインナーリード１２上に予めバンプ２６を突設形成しておき、その後、このバンプ２６に対して半導体素子２１の各電極２１ａをそれぞれ接続するようにしても良い。 Note that bumps 26 are formed in advance on the die pad 11, the connecting portion 14, and the inner leads 12 of the lead frame 10, and then the electrodes 21a of the semiconductor element 21 are connected to the bumps 26, respectively. May be.
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図１０（ｃ））。これにより、リードフレーム１０（ダイパッド１１、外部端子部１７、連結部１４及びインナーリード１２）、半導体素子２１及びバンプ２６を封止する。 Next, a thermosetting resin or a thermoplastic resin is injection-molded or transfer-molded to the lead frame 10 to form the sealing resin 23 (resin sealing step) (FIG. 10C). As a result, the lead frame 10 (die pad 11, external terminal portion 17, connecting portion 14 and inner lead 12), the semiconductor element 21 and the bump 26 are sealed.
その後、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する。これにより、リードフレーム１０が半導体装置２０毎に分離され、図６乃至図８に示す半導体装置２０が得られる（図１０（ｄ））。 After that, the lead frame 10 and the sealing resin 23 are cut for each package region 10a. As a result, the lead frame 10 is separated for each semiconductor device 20, and the semiconductor device 20 shown in FIGS. 6 to 8 is obtained (FIG. 10D).
以上説明したように、本実施の形態によれば、連結部１４の裏面側に、連結部１４の長手方向に沿って突状部１５が形成されている。これにより、半導体素子２１をダイパッド１１、連結部１４及びインナーリード１２に搭載する際、薄肉化された連結部１４に歪み変形か生じることを抑制し、半導体装置２０の組み立て精度を向上することができる。 As described above, according to the present embodiment, the protruding portion 15 is formed on the back surface side of the connecting portion 14 along the longitudinal direction of the connecting portion 14. As a result, when the semiconductor element 21 is mounted on the die pad 11, the connecting portion 14 and the inner lead 12, it is possible to prevent the thin connecting portion 14 from being deformed by distortion, and to improve the assembly accuracy of the semiconductor device 20. it can.
また、本実施の形態によれば、突状部１５によって連結部１４の裏面の面積が広げられているので、連結部１４と封止樹脂２３との接触面積を広げ、連結部１４と封止樹脂２３とが剥離することを抑制することができる。 Further, according to the present embodiment, since the area of the back surface of the connecting portion 14 is widened by the projecting portion 15, the contact area between the connecting portion 14 and the sealing resin 23 is widened and the connecting portion 14 and the sealing portion are sealed. It is possible to prevent the resin 23 from peeling off.
また、本実施の形態によれば、突状部１５は、連結部１４の側縁１４ｂに沿って延びているので、とりわけ、連結部１４の側縁１４ｂが平面視で屈曲している場合でも、突状部１５によってその屈曲した部分の強度を高めることができる。 Further, according to the present embodiment, since the protruding portion 15 extends along the side edge 14b of the connecting portion 14, even when the side edge 14b of the connecting portion 14 is bent in a plan view, in particular. The protrusion 15 can increase the strength of the bent portion.
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。 It is also possible to appropriately combine a plurality of constituent elements disclosed in each of the above-described embodiments and modifications. Alternatively, some constituent elements may be deleted from all the constituent elements shown in each of the above-described embodiments and modifications.
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッド
１１ａ〜１１ｃ ダイパッド部分領域
１２ インナーリード
１３ コネクティングバー
１４ 連結部
１５ 突状部
１６ 内側外部端子
１７ 外部端子部
１８ 外側連結部
１９ 交差部
２０ 半導体装置
２１ 半導体素子
２３ 封止樹脂
２６ バンプ
DESCRIPTION OF SYMBOLS 10 Lead frame 10a Package area 11 Die pad 11a-11c Die pad partial area 12 Inner lead 13 Connecting bar 14 Connecting part 15 Protruding part 16 Inner external terminal 17 External terminal part 18 Outer connecting part 19 Crossing part 20 Semiconductor device 21 Semiconductor element 23 Sealing Stop resin 26 bump
Claims (8)
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている、リードフレーム。 A die pad on which a semiconductor element is mounted,
An external terminal portion arranged around the die pad,
While connecting the die pad and the external terminal portion to each other, a connecting portion thinned from the back surface side,
A lead frame, wherein a protrusion is formed on the back surface of the connecting portion along the longitudinal direction of the connecting portion.
前記インナーリードは、裏面側から薄肉化され、前記インナーリードの裏面に、前記インナーリードの長手方向に沿って突状部が形成されている、請求項１乃至６のいずれか一項記載のリードフレーム。 Around the die pad, further comprising an inner lead arranged away from the die pad,
7. The lead according to claim 1, wherein the inner lead is thinned from the back surface side, and a projecting portion is formed on the back surface of the inner lead along the longitudinal direction of the inner lead. flame.
ダイパッドと、
前記ダイパッド上に搭載された半導体素子と、
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、
前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、
前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている、半導体装置。 In semiconductor devices,
A die pad,
A semiconductor element mounted on the die pad,
An external terminal portion arranged around the die pad,
While connecting the die pad and the external terminal portion to each other, a connecting portion thinned from the back surface side,
A connection portion that electrically connects the semiconductor element and the die pad,
The die pad, the semiconductor element, the connecting portion, and a sealing resin for sealing the connecting portion,
A semiconductor device, wherein a protruding portion is formed on the back surface of the connecting portion along the longitudinal direction of the connecting portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018221694A JP7215110B2 (en) | 2018-11-27 | 2018-11-27 | Lead frames and semiconductor equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018221694A JP7215110B2 (en) | 2018-11-27 | 2018-11-27 | Lead frames and semiconductor equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020088210A true JP2020088210A (en) | 2020-06-04 |
| JP7215110B2 JP7215110B2 (en) | 2023-01-31 |
Family
ID=70908903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018221694A Active JP7215110B2 (en) | 2018-11-27 | 2018-11-27 | Lead frames and semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7215110B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188331A (en) * | 2001-12-19 | 2003-07-04 | Mitsui High Tec Inc | Lead frame and semiconductor device using the same |
| JP2014033061A (en) * | 2012-08-03 | 2014-02-20 | Mitsui High Tec Inc | Lead frame |
| JP2014212207A (en) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
| JP2016034011A (en) * | 2014-02-21 | 2016-03-10 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| JP2016048784A (en) * | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | Lead frame, manufacturing method thereof, semiconductor device and manufacturing method thereof |
-
2018
- 2018-11-27 JP JP2018221694A patent/JP7215110B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188331A (en) * | 2001-12-19 | 2003-07-04 | Mitsui High Tec Inc | Lead frame and semiconductor device using the same |
| JP2014033061A (en) * | 2012-08-03 | 2014-02-20 | Mitsui High Tec Inc | Lead frame |
| JP2014212207A (en) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
| JP2016034011A (en) * | 2014-02-21 | 2016-03-10 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| JP2016048784A (en) * | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | Lead frame, manufacturing method thereof, semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7215110B2 (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7044142B2 (en) | Lead frame and its manufacturing method | |
| JP7174363B2 (en) | Lead frames and semiconductor equipment | |
| JP6917010B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP2000091488A (en) | Resin-sealed semiconductor device and circuit member used for the same | |
| JP2018022772A (en) | Lead frame | |
| JP6617955B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP6807050B2 (en) | Lead frames and semiconductor devices | |
| JP7365588B2 (en) | Lead frames and semiconductor devices | |
| JP7215110B2 (en) | Lead frames and semiconductor equipment | |
| JP6788825B2 (en) | Lead frames and semiconductor devices | |
| JP7180735B2 (en) | Lead frames and semiconductor equipment | |
| JP6810906B2 (en) | Lead frames and semiconductor devices | |
| JP6911377B2 (en) | Lead frames and semiconductor devices | |
| JP6946870B2 (en) | Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices | |
| JP7380750B2 (en) | Lead frames and semiconductor devices | |
| JP6807043B2 (en) | Lead frames and semiconductor devices | |
| JP7064721B2 (en) | Lead frames and semiconductor devices | |
| JP7081702B2 (en) | Lead frames and semiconductor devices | |
| JP6842649B2 (en) | Lead frames and semiconductor devices | |
| JP6967190B2 (en) | Lead frame | |
| JP6436202B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP7112663B2 (en) | Manufacturing method of lead frame and semiconductor device | |
| JP2023174472A (en) | Lead frame and its manufacturing method | |
| JP2015154042A (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7215110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |