JP2019533271A - ヒューズ状態検出回路、デバイス及び方法 - Google Patents

Abstract

ヒューズ状態検出回路、デバイス及び方法である。いくつかの実施形態において、ヒューズ状態検出回路が、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成された有効ブロックを含み得る。ヒューズ状態検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックを含み得る。ヒューズ状態検出回路はさらに、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックを含み得る。その出力は、供給電圧の適用のランプアップ部分の間に生成される。

Description

本開示は、半導体デバイスに実装されたヒューズ状態検出技術に関する。

関連出願の相互参照
本願は、２０１６年８月２９日に出願された「ヒューズ状態検出回路、デバイス及び方法」との名称の米国仮出願第６２／３８０，８６１号の優先権を主張する。その開示は、参照によりその対応する全体がここに明示的に組み入れられる。

ダイのような半導体デバイスに実装された多くの集積回路において、情報を記憶するべくヒューズを利用することができる。例えば、ヒューズ記憶値からは、異なる集積回路ダイ間の部品対部品についての及び／又はプロセスのばらつきについての情報が得られる。かかる情報により、所与の集積回路ダイは、所望の機能性を与えるべく適切に動作させることができる。

米国特許出願公開第２００８／０１０６３２３（Ａ１）号明細書

いくつかの実装によれば、本開示は、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成された有効ブロックを含むヒューズ状態検出回路に関する。ヒューズ状態検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ電流に基づいてヒューズ素子の状態を表す出力を生成するべく実装された決定ブロックとを含み、当該出力は、供給電圧の適用のランプアップ部分の間に生成される。

いくつかの実施形態において、有効ブロックはさらに、基準素子への供給電圧からもたらされる基準電流の流れを、有効信号を受信したときに有効にするべく構成することができる。電流制御ブロックはさらに、基準電流の量を制御するべくあつらえることができる。決定ブロックはさらに、ヒューズ電流及び基準電流に基づいて出力を生成するべく実装することができる。決定ブロックは、供給電圧を受信する供給ノードを含み得る。決定ブロックは供給電圧を受信する。有効ブロックは、ヒューズ素子に接続されるヒューズノードを含み得る。電流制御ブロックは決定ブロックと有効ブロックとの間に実装される。

いくつかの実施形態において、決定ブロック、有効ブロック及び電流制御ブロックは、供給電圧を受信するべく構成された供給ノードとヒューズ素子に接続されるべく構成されたヒューズノードとの間のヒューズ電流経路を介して相互接続され得る。決定ブロック、有効ブロック及び電流制御ブロックはさらに、供給ノードと基準素子に接続されるべく構成された基準ノードとの間の基準電流経路を介して相互接続され得る。

いくつかの実施形態において、基準素子は基準抵抗を含み得る。ヒューズ素子の一端をヒューズノードに接続し、当該ヒューズ素子の他端をグランドに接続することができる。基準素子の一端を基準ノードに接続し、当該基準素子の他端をグランドに接続することができる。ヒューズ電流経路及び基準電流経路は、供給ノードとグランドとの間に電気的に並列される。

いくつかの実施形態において、ヒューズ電流経路は、供給ノードとヒューズノードとの間に直列に実装された決定トランジスタ、電流制御トランジスタ及び有効トランジスタを含み得る。決定トランジスタを供給ノードに接続し、有効トランジスタをヒューズノードに接続することができる。電流制御トランジスタは、決定トランジスタと有効トランジスタとの間に存在する。基準電流経路は、決定トランジスタ、供給ノードと基準ノードとの間に直列に実装された電流制御トランジスタ及び有効トランジスタを含み得る。決定トランジスタを供給ノードに接続し、有効トランジスタを基準ノードに接続することができる。電流制御トランジスタは決定トランジスタと有効トランジスタとの間に存在する。

いくつかの実施形態において、ヒューズ電流経路の有効トランジスタと、基準電流経路の有効トランジスタとは、有効ブロックの部品となり得る。ヒューズ電流経路の有効トランジスタと基準電流経路の有効トランジスタはそれぞれ、ゲート、ソース及びドレインを含み、ゲート電圧が適用されるとドレインとソースとの間に電流を流すことができる。各有効トランジスタは、例えば、ｎ型電界効果トランジスタとしてよい。基準電流経路の有効トランジスタのソースを基準ノードに接続し、ヒューズ電流経路の有効トランジスタのソースをヒューズノードに接続することができる。各有効トランジスタのゲートを、有効信号をゲート電圧として受信する有効ノードに接続することができる。

いくつかの実施形態において、ヒューズ電流経路の電流制御トランジスタと基準電流経路の電流制御トランジスタとは、電流制御ブロックの部品としてよい。ヒューズ電流経路の電流制御トランジスタと基準電流経路の電流制御トランジスタとはそれぞれが、ゲート、ソース及びドレインを含み、ゲート電圧が適用されるとドレインとソースとの間に電流を流すことができる。各電流制御トランジスタは、例えば、ｎ型電界効果トランジスタとしてよい。

いくつかの実施形態において、基準電流経路の電流制御トランジスタのドレインを、基準電流経路の決定トランジスタのドレインに接続し、ヒューズ電流経路の電流制御トランジスタのドレインを、ヒューズ電流経路の決定トランジスタのドレインに接続することができる。各電流制御トランジスタのゲートを供給ノードに接続することができる。ゲートは、供給電圧をゲート電圧として受信する。

いくつかの実施形態において、ヒューズ電流経路の決定トランジスタと基準電流経路の決定トランジスタとは、決定ブロックの部品としてよい。決定ブロックはさらに、基準電流経路に沿った第１出力ノードと、ヒューズ電流経路に沿った第２出力ノードとを含み得る。第１出力ノード及び第２出力ノードは、ヒューズ素子の状態に基づいてそれぞれの出力電圧を与えるべく構成される。ヒューズ電流経路の決定トランジスタと基準電流経路の決定トランジスタとはそれぞれが、ゲート、ソース及びドレインを含み得る。各決定トランジスタのソースが供給ノードに接続され、各決定トランジスタのドレインが、第１出力ノード及び第２出力ノードのそれぞれ一つに接続される。各決定トランジスタは、例えば、ｐ型電界効果トランジスタとしてよい。

いくつかの実施形態において、基準電流経路の決定トランジスタとヒューズ電流経路の決定トランジスタとを、一方の決定トランジスタのゲートを他方の決定トランジスタのドレインに接続するように、交差結合することができる。決定ブロックの出力は、第１出力電圧と第２出力電圧との差分を含み得る。決定ブロックは、ヒューズ素子が無傷状態にある場合に出力が正値を有し、ヒューズ素子が吹き飛び状態にある場合に出力が負の値を有するように構成することができる。

いくつかの実施形態において、決定ブロックはさらに、供給ノードと第１出力ノード及び第２出力ノードとの間に切替可能結合経路を含み得る。切替可能結合経路は、ヒューズ検出動作中は非導通となり、当該検出動作が完了すると導通となるように構成することができるので、導通結合経路により第１出力ノード及び第２出力ノードそれぞれが、実質的に供給電圧となることができる。各切替可能結合経路は、対応決定トランジスタと電気的に並列されるスイッチングトランジスタを含み得る。

いくつかの実施形態において、決定ブロックはさらに、第１出力ノード及び第２出力ノードそれぞれからの切替可能抵抗経路を含み得る。切替可能抵抗経路は、ヒューズ検出動作中に導通となり、当該検出動作が完了すると非導通となって付加的放電経路を与えるように構成することもできる。各切替可能抵抗経路は、出力抵抗と直列のスイッチングトランジスタを含み得る。

いくつかの実施形態において、ヒューズ電流経路及び基準電流経路の電流制御トランジスタはそれぞれが、幅及び長さによるアクティブ面積を有し得る。所与の長さに対し、幅が、対応電流を低減する一方で決定ブロックの出力に対する所望の信頼性マージンを維持するようにあつらえられる。いくつかの実施形態において、所望の信頼性マージンは、信頼性のある最小幅と選択された最大幅との間の幅範囲の少なくとも１％とすることができる。その少なくとも１％は当該最小幅からである。いくつかの実施形態において、所望の信頼性マージンは、当該幅範囲の、当該最小幅から少なくとも５％としてよい。いくつかの実施形態において、所望の信頼性マージンは、当該幅範囲の、当該最小幅から少なくとも１０％としてよい。

いくつかの教示において、本開示は、電子デバイス用のヒューズシステムに関する。ヒューズシステムは、半導体ダイに形成されたヒューズ素子と、当該ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路とを含む。有効ブロックは、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成される。ヒューズ検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックとを含む。その出力は、供給電圧の適用のランプアップ部分の間に生成される。ヒューズシステムはさらに、ヒューズ検出回路からの出力を受信して論理信号を生成し、その論理信号を制御回路に与えるべく構成された出力回路を含む。

いくつかの実施形態において、制御回路は、モバイル産業用プロセッサインタフェイス制御器を含み得る。いくつかの実施形態において、ヒューズ検出回路は、半導体ダイに実装することができる。

いくつかの実装において、本開示は、半導体基板と、当該半導体基板に実装されたヒューズ素子とを含む半導体ダイに関する。半導体ダイはさらに、半導体基板に実装されてヒューズ素子と通信するヒューズ検出回路を含む。ヒューズ検出回路は、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成された有効ブロックを含む。ヒューズ検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックとを含む。その出力は、供給電圧の適用のランプアップ部分の間に生成される。

一定数の実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に取り付けられて集積回路及びヒューズ素子を含む半導体ダイとを含む電子モジュールに関する。電子モジュールはさらに、ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路を含む。有効ブロックは、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成される。ヒューズ検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックとを含む。その出力は、供給電圧の適用のランプアップ部分の間に生成される。電子モジュールはさらに、ヒューズ検出回路と通信してヒューズ検出回路の出力を表す入力信号を受信するべく構成された制御器を含む。制御器はさらに、入力信号に基づいて制御信号を生成するべく構成される。

いくつかの実施形態において、集積回路は、無線周波数集積回路としてよい。無線周波数集積回路は受信器回路としてよい。電子モジュールは、例えば、ダイバーシティ受信モジュールとしてよい。制御器は、例えば、モバイル産業用プロセッサインタフェイス信号を制御信号として与えるべく構成することができる。

いくつかの実装において、本開示は、プロセッサと、当該プロセッサの制御のもと電子デバイスの動作を容易にするべく構成された集積回路を有する半導体ダイとを含む電子デバイスに関する。半導体ダイはさらに、ヒューズ素子を含む。電子デバイスはさらに、ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路を含む。有効ブロックは、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成される。ヒューズ検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックとを含む。その出力は、供給電圧の適用のランプアップ部分の間に生成される。電子デバイスはさらに、ヒューズ検出回路と通信してヒューズ検出回路の出力を表す入力信号を受信するべく構成された制御器を含む。制御器はさらに、入力信号に基づいて制御信号を生成するべく構成される。

いくつかの実施形態において、電子デバイスは、携帯電話機のような無線デバイスとしてよい。

いくつかの実装において、本開示は、少なくとも無線周波数信号を受信するべく構成されたアンテナと、無線周波数信号を受信及び処理するべく構成された受信モジュールとを含む無線デバイスに関する。受信モジュールは、集積回路及びヒューズ素子を含む半導体ダイと、当該ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路とを有する。有効ブロックは、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成される。ヒューズ検出回路はさらに、ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成するべく実装された決定ブロックとを含む。その出力は、供給電圧の適用のランプアップ部分の間に生成される。受信モジュールはさらに、ヒューズ検出回路と通信して当該ヒューズ検出回路の出力を表す入力信号を受信する制御器を含む。制御器は、当該入力信号に基づいて制御信号を生成するべく構成される。

いくつかの実施形態において、アンテナは、例えば、ダイバーシティアンテナとしてよい。

いくつかの教示によれば、本開示は、ヒューズ素子の状態を検出する方法に関する。ヒューズは、有効信号と供給電圧とを実質的に同時に受信することと、ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、当該有効信号に基づいて有効にすることとを含む。方法はさらに、ヒューズ電流の量を制御することと、ヒューズ素子の状態を表す出力を、当該ヒューズ電流に基づいて生成することとを含み、当該出力は、供給電圧の適用のランプアップ部分の間に生成される。

いくつかの実施形態において、方法はさらに、基準素子への供給電圧からもたらされる基準電流の流れを、有効信号を受信したときに有効にすることと、当該基準電流の量を制御することとを含む。出力を生成することは、ヒューズ電流及び基準電流に基づいて当該出力を生成することを含み得る。

本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載されてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要なしに、達成又は最適化する態様で具体化し又は実行することができる。

ここに記載される一つ以上の特徴を有するヒューズ検出回路を含むヒューズシステムを示す。 いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステムの一部又はすべてが、半導体ダイに実装され得ることを示す。 ヒューズに結合されたヒューズ検出回路の実施形態の一例を示す。 いくつかの実施形態において、図１のヒューズシステムの出力回路が、セット・リセット（ＳＲ）ラッチ回路として実装され得ることを示す。 図５Ａ及び５Ｂは、図３のヒューズが無傷状態にある一例を示す。 図６Ａ及び６Ｂは、図３のヒューズが吹き飛び状態にある一例を示す。 図７Ａ〜７Ｄは、図５Ａ及び５Ｂの例においてのように、無傷状態のヒューズを検出することに関連付けられた様々なタイミング図の例を示す。 図８Ａ〜８Ｄは、図６Ａ及び６Ｂの例においてのように、吹き飛び状態のヒューズを検出することに関連付けられた様々なタイミング図の例を示す。 図９Ａは、図７Ａ〜７Ｄのタイミング図に対応する様々な測定されたタイミングトレースを示す。図９Ｂは、図９Ａの測定されたタイミングトレースに関連付けられた様々な測定された電流及び電圧を示す。 図１０Ａは、図８Ａ〜８Ｄのタイミング図に対応する様々な測定されたタイミングトレースを示す。図１０Ｂは、図１０Ａの測定されたタイミングトレースに関連付けられた様々な測定された電流及び電圧を示す。 図３の検出電流制御ブロックにおいて利用され得るトランジスタを描く。 図１１のトランジスタを通る電流が、デバイスサイズが増加するにつれて増加することを示す。 検出マージンの一例をデバイスサイズの関数として描く。 トランジスタのデバイスサイズが変わるときの、無傷状態のヒューズに対するヒューズ状態出力の値の例を示す。 デバイスサイズが小さくなるにつれてヒューズ検出の信頼性が損なわれることに関連する例を示す。 トランジスタのデバイスサイズが変わるときの、無傷状態のヒューズに対するヒューズ状態出力の値の他例を示す。 低減されたデバイスサイズ及び低減されたデバイス電流を与えるべく、デバイスサイズの範囲をどのようにして選択することができるのかの一例を示す。 図１７の構成がどのようにして、デバイスサイズの範囲又は値が検出マージンしきい値から十分に離間されるように実装できるのかの一例を示す。 図３のヒューズ検出構成例のバリエーションの一例を示す。 図３のヒューズ検出構成のバリエーションの他例を示す。 図１５の例と同様のデバイス幅値に対する出力電流及び電圧の例を示す。 いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステムが、一つ以上の集積回路を初期化及び／又はリセットする電子システムに実装できることを示す。 いくつかの実施形態において、図２２の電子システムが無線周波数（ＲＦ）システムとなり得ることを示す。 いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステムが、電子モジュールに実装され得ることを示す。 いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステムが、ＲＦモジュールに実装され得ることを示す。 図２６Ａ〜２６Ｄは、図２５のＲＦモジュールの具体例となり得るＲＦモジュールを示す。 ここに記載される一つ以上の有利な特徴を有する無線デバイスの一例を示す。

ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずしも請求項に係る発明の範囲又は意味に影響するわけではない。

多くの集積回路デバイスにおいて、ヒューズは、有用な情報を与える値を記憶するべく広く利用される。例えば、ヒューズ記憶値からは、集積回路ダイのような異なるデバイス間の部品対部品及び／又はプロセスのばらつきについての情報が得られる。かかる情報により、所与の集積回路ダイを、改善された又は所望の性能を当てるべく、適切に動作させることができる。他例において、ヒューズ記憶値は、例えばセキュリティ機能を与える一意的な符号として利用することができる。

いくつかの実施形態において、ヒューズ検出回路は、集積回路ダイに関連付けられた異なるプロセスコーナーにわたり信頼性のある動作をさせるべく実装することができる。さらに、集積回路ダイが、多数のヒューズ（例えば５０個を超える）を含み得る。よって、ヒューズ検出回路を相対的にコンパクトにして、対応ダイもコンパクトにすることが望ましい。ヒューズ検出回路の過渡電流消費を小さくして対応ダイの電力効率を良好にすることも望ましい。

図１は、前述の望ましい機能のいくつか又はすべてを与えることができるヒューズ検出回路１０４を描く。いくつかの実施形態において、かかるヒューズ検出回路は、制御信号（制御）を受信してヒューズ１０２に対するヒューズ状態を有する出力を生成するべく構成されたヒューズシステム１００の一部としてよい。かかるヒューズは、ヒューズ検出回路１０４にヒューズ１０２の状態を検出させるべくヒューズ検出回路１０４に結合されるように描かれる。いくつかの実施形態において、ヒューズ１０２のそのような検出された状態は、ヒューズ状態の出力（ヒューズ状態）を与える出力回路１０６によって処理され得る。かかるヒューズシステムに関する例が、ここに詳述される。

図２は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステム１００の一部又はすべてを半導体ダイ３００に実装することができることを示す。かかる半導体ダイはまた、ヒューズシステム１００を利用する集積回路３０２を含み得る。いくつかの実施形態において、ヒューズシステム１００に関連付けられたヒューズは、ダイ３００の部品として形成することができ、ヒューズシステム１００のヒューズ検出回路（図１の１０４）の実質的にすべてもまたダイ３００に実装されることがわかる。

図３は、ヒューズ１０２に結合されたヒューズ検出回路１０４の実施形態の一例を示す。記載の目的上、理解されることだが、かかるヒューズは、半導体ダイに実装されて第１状態（例えば無傷状態）又は第２状態（例えば吹き飛び状態）となるように構成される。

いくつかの実施形態において、ヒューズ１０２及び基準抵抗（例えば抵抗器）Ｒｒｅｆがヒューズブロック１１０を形成し得る。ヒューズ１０２は、無傷状態の第１抵抗Ｒ１と、吹き飛び状態の第２抵抗Ｒ２とを有し得る。すなわち、ヒューズ１０２は、２つの抵抗値Ｒ１、Ｒ２を有する可変抵抗器として表すことができる。典型的に、吹き飛び状態に関連付けられた第２抵抗Ｒ２は、無傷状態関連付けられた第１抵抗Ｒ１よりも大きい。

いくつかの実施形態において、基準抵抗Ｒｒｅｆは、値Ｒ１とＲ２との間の値を有するように、例えばＲ１＜Ｒｒｅｆ＜Ｒ２のように、選択することができる。基準抵抗Ｒｒｅｆが、値Ｒ１とＲ２とを区別する基準値として利用されるので、Ｒｒｅｆは、Ｒ１及びＲ２のそれぞれから十分に分離されるように選択することができる。例えば、Ｒｒｅｆは、Ｒ１とＲ２との間の約半分（例えばＲｒｅｆ＝（Ｒ１＋Ｒ２）／２）となるように選択することができる。

図３の例において、ヒューズ１０２は、電圧ノードＶｄｄとグランドとの間の第１経路に沿って実装され、基準抵抗Ｒｒｅｆは、第１経路と一般に電気的に並列される第２経路に沿って実装されるように示される。電圧ノードＶｄｄからは、第１経路がトランジスタＰＦＥＴ１、ＮＦＥＴ１、ＮＦＥＴ３と、グランドに直列に配列されたヒューズ１０２とを含むように示される。トランジスタＰＦＥＴ１のソースは、ドレインの電圧ノードＶｄｄに接続するように示され、トランジスタＰＦＥＴ１は、トランジスタＮＦＥＴ１のドレインに接続されるように示される。トランジスタＮＦＥＴ１ソースがトランジスタＮＦＥＴ３のドレインに接続されるように示され、トランジスタＮＦＥＴ３のソースは、ヒューズ１０２の一側に接続される。ヒューズ１０２の他側は、グランドに接続されるように示される。

同様に、電圧ノードＶｄｄからは、第２経路がトランジスタＰＦＥＴ２、ＮＦＥＴ２、ＮＦＥＴ４を含むように示され、基準抵抗Ｒｒｅｆは、グランドに直列接続されるように配列される。トランジスタＰＦＥＴ２のソースは、電圧ノードＶｄｄに接続されるように示され、トランジスタＰＦＥＴ２のドレインは、トランジスタＮＦＥＴ２のドレインに接続されるように示される。トランジスタＮＦＥＴ２のソースは、トランジスタＮＦＥＴ４のドレインに接続されるように示され、トランジスタＮＦＥＴ４のソースは、基準抵抗Ｒｒｅｆの一側に接続されるように示される。基準抵抗Ｒｒｅｆの他側は、グランドに接続するように示される。

図３の例において、トランジスタＰＦＥＴ１及びＰＦＥＴ２はまとめて、決定ブロック１４０として示される。いくつかの実施形態において、かかる決定ブロックは、交差結合決定ブロックとして実装することができる。例えば、トランジスタＰＦＥＴ１（１４３ｂ）のゲートが、トランジスタＰＦＥＴ２（１４３ａ）のドレインに結合されて第１出力ノード１４１（Ｏｕｔ１）を画定するように示され、トランジスタＰＦＥＴ２（１４３ａ）のゲートが、トランジスタＰＦＥＴ１（１４３ｂ）のドレインに結合されて第２出力ノード１４２（Ｏｕｔ２）を画定するように示される。かかる決定ブロック１４０の第１出力及び第２出力がどのようにして処理されるのかの一例が、図４を参照してここに記載される。

図３の例において、トランジスタＮＦＥＴ１及びＮＦＥＴ２はまとめて、検出電流制御ブロック１３０として示される。いくつかの実施形態において、かかる検出電流制御ブロックは、ヒューズ検出回路１０４の検出動作に関連付けられる過渡電流を制御するべく構成することができる。図３の例において、トランジスタＮＦＥＴ１（１３４ｂ）のゲートは、トランジスタＮＦＥＴ２（１３４ａ）のゲートに結合されて共通ゲートノード１３２を画定するように示される。かかる共通ゲートノード（１３２）は、電圧ノードＶｄｄ（１４４としても示す）に結合されるように示され、トランジスタのゲートＮＦＥＴ１及びＮＦＥＴ２は、電圧ノードＶｄｄからの共通ゲート電圧を受信し得る。かかるトランジスタ（ＮＦＥＴ１、ＮＦＥＴ２）をどのようにして構成することができるのかの例が、ここに詳述される。

図３の例において、トランジスタＮＦＥＴ３及びＮＦＥＴ４はまとめて、検出有効ブロック１２０として示される。詳しくは、トランジスタＮＦＥＴ３のゲートは、トランジスタＮＦＥＴ４のゲートに結合されて共通ゲートノード１２２を画定するように示される。かかる共通ゲートノード（１２２）は、検出有効信号を受信するべく構成されるように示され、トランジスタＮＦＥＴ３及びＮＦＥＴ４のゲートが、共通検出有効信号を受信し、過渡電流を、ヒューズ１０２及び基準抵抗Ｒｒｅｆそれぞれに関連付けられた第１経路及び第２経路を通過させることができる。

図３の例において、トランジスタＰＦＥＴ１及びＰＦＥＴ２はｐ型電界効果トランジスタ（ＦＥＴ）であり、トランジスタＮＦＥＴ１、ＮＦＥＴ２、ＮＦＥＴ３及びＮＦＥＴ４はｎ型ＦＥＴである。しかしながら、本開示の一つ以上の特徴が、前述のトランジスタのいくつか又はすべてに対する他のタイプのＦＥＴとともに実装され得ることが理解される。本開示の一つ以上の特徴が、バイポーラ接合トランジスタを含む他のタイプのトランジスタを利用して実装できることも理解される。

いくつかの実施形態において、トランジスタＰＦＥＴ１、ＰＦＥＴ２、ＮＦＥＴ１、ＮＦＥＴ２、ＮＦＥＴ３及びＮＦＥＴ４は、例えば、シリコンオンインシュレータ（ＳＯＩ）デバイスとして実装することができる。理解されることだが、かかるトランジスタもまた、他のタイプの半導体デバイスとして実装することができる。

図４は、いくつかの実施形態において、図１の出力回路１０６が、セット・リセット（ＳＲ）ラッチ回路１０６として実装できることを示す。かかるＳＲラッチ回路は、図示のように配列された第１ＮＡＮＤゲート１５０及び第２ＮＡＮＤゲート１５２とインバータ１５４とを含み得る。

詳しくは、第１ＮＡＮＤゲート１５０は、入力として、図３の決定ブロック１４０の（ノード１４１からの）第１出力（Ｏｕｔ１）を受信することができる。同様に、第２ＮＡＮＤゲート１５２は、入力として、図３の決定ブロック１４０の（ノード１４２からの）第２出力（Ｏｕｔ２）を受信することができる。第１ＮＡＮＤゲート１５０の出力は、第２ＮＡＮＤゲート１５２の他方の入力として与えることができ、第２ＮＡＮＤゲート１５２の出力は、第１ＮＡＮＤゲート１５０の他方の入力として与えることができる。

第２ＮＡＮＤゲート１５２の出力は、インバータ１５４の入力として与えることができ、インバータ１５４の出力は、ヒューズシステム（図１の１００）の出力として利用することができる。かかる出力は、ヒューズ状態（例えば無傷状態又は吹き飛び状態）についての情報を含み得る。

図５Ａ及び５Ｂは、図３のヒューズ１０２が（抵抗Ｒ１を有する）無傷状態にある一例を示す。図６Ａ及び６Ｂは、図３のヒューズ１０２が（抵抗Ｒ２を有する）吹き飛び状態にある一例を示す。

図５Ａ及び５Ｂにおいて、検出有効ブロック（図３の１２０）が有効にされているように示される。トランジスタＮＦＥＴ３及びＮＦＥＴ４それぞれには、それぞれの過渡電流の電圧ノードＶｄｄとグランドとの間の通過を許容するべく、有効ゲート電圧が与えられる。ヒューズ１０２は、その無傷状態にあり、その抵抗Ｒ１は基準抵抗Ｒｒｅｆ未満である。したがって、決定ブロック（図３の１４０）の第１出力（Ｏｕｔ１）の振幅は、第２出力（Ｏｕｔ２）の振幅よりも大きく、差分Ｏｕｔ１−Ｏｕｔ２は正値となる。決定ブロック１４０の当該出力（Ｏｕｔ１、Ｏｕｔ２）により、ＳＲラッチ回路（図４の１０６）は、ヒューズ状態が無傷であることを示す負論理出力（出力）を生成する。

図６Ａ及び６Ｂにおいて、検出有効ブロック（図３の１２０）が有効にされているように示される。トランジスタＮＦＥＴ３及びＮＦＥＴ４それぞれには、それぞれの過渡電流の電圧ノードＶｄｄとグランドとの間の通過を許容するべく、有効ゲート電圧が与えられる。ヒューズ１０２がその吹き飛び状態にあると、その抵抗Ｒ２は基準抵抗Ｒｒｅｆよりも大きい。したがって、決定ブロック（図３の１４０）の第１出力（Ｏｕｔ１）の振幅は、第２出力（Ｏｕｔ２）の振幅よりも小さく、差分Ｏｕｔ１−Ｏｕｔ２は負値となる。決定ブロック１４０の当該出力（Ｏｕｔ１、Ｏｕｔ２）により、ＳＲラッチ回路（図４の１０６）は、ヒューズ状態が吹き飛んでいることを示す正論理出力（出力）を生成する。

図７Ａ〜７Ｄは、（例えば図５Ａ及び５Ｂの例において）無傷状態にあるヒューズの検出に関連付けられる様々なタイミング図の例を示す。図８Ａ〜８Ｄは、（例えば図６Ａ及び６Ｂの例において）吹き飛び状態にあるヒューズの検出に関連付けられる様々なタイミング図の例を示す。

いくつかの実施形態において、図３、５Ａ及び６Ａのヒューズ検出回路１０４は、二次供給電圧Ｖｉｏのような既知の供給電圧のランプアップに基づき得る。かかるＶｉｏのランプアップは、リセット（例えばパワーオンリセット（ＰＯＲ））が望まれるときはいつでも実装することができる。かかるリセットの間、関連集積回路が適切に構成されるのを許容するべく、様々なヒューズの状態を、ここに記載されるように検出することができる。

したがって、図７Ａ及び８Ａそれぞれにおいて、Ｖｉｏは時刻Ｔ１においてランプアップを低値から開始し、時刻Ｔ２において高値に到達する。かかるランプアップは、期間ΔＴ_Ａだけ持続するように示される。Ｖｉｏのランプアップの間、又はＶｉｏが高値に到達する時、ＰＯＲ信号は低状態から高状態まで遷移し得る。かかるＰＯＲの高状態を、様々なリセット機能を行うべく利用することができる。

いくつかの実施形態において、供給電圧（例えば図３において供給ノード１４４にＶｄｄが与えられる）をＶｉｏによって与えることができ、又は実質的にＶｉｏを追跡することができる。理解されることだが、いくつかの実施形態において、供給電圧は、他のソースによって与えてもよい。

いくつかの実施形態において、

を、前述のＶｉｏ及びＰＯＲから取得することができ、かかるＰＯＲバーは、検出有効ノード（例えば図３の１２２）に与えられる検出有効信号として利用することができる。したがって、図７Ｂ及び８Ｂそれぞれにおいて、検出有効（ＰＯＲバー）信号は、低状態と高状態との間で、近似的には時刻Ｔ１及びＴ２間で、遷移するように示される。図示の例において、検出有効（ＰＯＲバー）信号の当該遷移は、時間ΔＴ_Ｂ中に第１勾配を有する第１部分と、時間ΔＴ_Ｃ中に第２勾配を有する第２部分とを含むように示される。この例において、第１勾配は第２勾配よりも大きい。近似的に時刻Ｔ２において、検出有効（ＰＯＲバー）信号は、ＰＯＲ信号が高くなると低状態まで戻るように急激に遷移する。

検出有効（ＰＯＲバー）信号が十分な高値に到達すると、過渡電流が、検出有効トランジスタＮＦＥＴ３（ヒューズ１０２に対する）及びＮＦＥＴ４（基準抵抗Ｒｒｅｆに対する）を通るように流れ、ひいては出力ノードＯｕｔ１、Ｏｕｔ２における電圧間の非ゼロ差分を生成することができる。かかる電圧差は、Ｏｕｔ１−Ｏｕｔ２とも記載され、正（例えばヒューズが無傷の場合）又は負（例えばヒューズが吹き飛んだ場合）となり得る。

図７Ｃ及び８Ｃにおいて、かかる電圧差（Ｏｕｔ１−Ｏｕｔ２）は、Ｖｏｕｔ１−Ｖｏｕｔ２として描かれ、近似的にゼロの値から、正値（例えば＋Ｖ）又は負値（例えば−Ｖ）まで変化し得る。図７Ｃにおいて、ヒューズは無傷状態にあるので、検出有効（ＰＯＲバー）信号が高状態まで遷移するにつれてＶｏｕｔ１−Ｖｏｕｔ２は正となる。例えば、Ｖｏｕｔ１−Ｖｏｕｔ２は、時刻Ｔ１（検出有効（ＰＯＲバー）信号が増加を開始したとき）の後の一定時間にわたり近似的にゼロのままであり、その後、増加を開始して近似的に時刻Ｔ２に到達するように示される。かかる時刻において、Ｖｏｕｔ１−Ｖｏｕｔ２は、正値（＋Ｖ）まで急激に飛ぶように示される。

図８Ｃにおいて、ヒューズは吹き飛び状態にあるので、Ｖｏｕｔ１−Ｖｏｕｔ２は、検出有効（ＰＯＲバー）信号が高状態に遷移するにつれて負になる。例えば、Ｖｏｕｔ１−Ｖｏｕｔ２は、時刻Ｔ１（検出有効（ＰＯＲバー）信号が増加を開始したとき）の後の一定時間にわたり近似的にゼロのままであり、その後、減少を開始して近似的に時刻Ｔ２に到達するように示される。かかる時刻において、Ｖｏｕｔ１−Ｖｏｕｔ２は、急激に負値（−Ｖ）まで降下するように示される。

ここに記載されるように、第１出力電圧Ｖｏｕｔ１及び第２出力電圧Ｖｏｕｔ２（ここではＯｕｔ１、Ｏｕｔ２とも称する）は、図４の出力回路１０６（例えばセット・リセット（ＳＲ）ラッチ回路）が、検出されたヒューズの状態を表す出力信号を生成するべく利用することができる。またも図５及び６を参照してここに記載されるように、かかる出力信号は、ヒューズが無傷のときに低くなり、ヒューズが吹き飛んだときに高くなる。

図７Ｄ及び８Ｄにおいて、かかるヒューズ状態出力信号が描かれる。ヒューズが無傷状態にある図７Ｄにおいて、ヒューズ状態出力は、時刻Ｔ１において低状態から開始し、時刻Ｔ２においても低状態のままとなるように示される。ヒューズが吹き飛び状態にある図８Ｄにおいて、ヒューズ状態出力は、図７Ｄの例のように低状態から開始し、その後、時刻Ｔ１及びＴ２間に急激に上向きに遷移する。かかる上向きの値から、ヒューズ状態出力は、近似的にＴ２において高値に到達するまで増加を続ける。

いくつかの実施形態において、ヒューズ状態出力信号によりＴ２において完全な高値に到達していなくても、ヒューズが吹き飛び状態にあるとの決定がなされ得る。ヒューズが吹き飛び状態にあると決定するべく、例えば、（Ｔ１及びＴ２間の時刻における）急激に増加した値と、完全な高値（近似的にＴ２における）との間のヒューズ状態出力値を利用することができる。同様に、（Ｔ１及びＴ２間の）同時刻後も低値のままのヒューズ状態出力値は、ヒューズが無傷状態にあることを決定するべく利用することができる。

前述のタイミング図の例に基づいてわかるのは、ヒューズ状態出力信号が（ヒューズが無傷である場合の図７Ｄにおいてのように）実質的に低又は（ヒューズが吹き飛んでいる場合の図８Ｄにおいてのように）十分に高となり得ることにより、Ｖｉｏランプアップ期間の終了（時刻Ｔ２）前にヒューズ状態を決定することが許容される点である。すなわち、図３のヒューズ検出回路１０４により、ヒューズ状態を迅速かつ有効に決定することが許容され得る。

図９Ａは、（図５Ａ及び５Ｂの例においてのように無傷状態のヒューズを検出する）図７Ａ〜７Ｄのタイミング図に対応する様々な測定されたタイミングトレースを示す。図９Ａはまた、測定されたＰＯＲタイミングトレースも示す。

図９Ｂは、図９Ａの測定されたタイミングトレースに関連付けられる様々な測定された電流及び電圧を示す。詳しくは、上側のパネルが、（ヒューズが無傷状態にある場合の）ヒューズ検出回路の電力供給から測定された合計過渡電流（Ｉ＿ｆｕｓｅ）を示す。Ｉ＿ｆｕｓｅは一般に、図９Ａの検出有効電圧トレースを追跡している。中間のパネルが、ヒューズにおいて測定された電流（Ｉｏｕｔ１）及び基準抵抗Ｒｒｅｆにおいて測定された電流（Ｉｏｕｔ２）を示す。下側のパネルが、第１出力において測定された電圧（Ｖｏｕｔ１）及び第２出力において測定された電圧（Ｖｏｕｔ２）を示す。ヒューズが無傷状態にあるので、ヒューズ検出回路が十分に有効とされていればＶｏｕｔ１＞Ｖｏｕｔ２となる。したがって、ランプ期間中のＩｏｕｔ１はＩｏｕｔ２よりも大きい。

図１０Ａは、（図６Ａ及び６Ｂの例においてのように吹き飛び状態にあるヒューズを検出する）図８Ａ〜８Ｄのタイミング図に対応する様々な測定されたタイミングトレースを示す。図１０Ａはまた、測定されたＰＯＲタイミングトレースも示す。

図１０Ｂは、図１０Ａの測定されたタイミングトレースに関連付けられた様々な測定された電流及び電圧を示す。詳しくは、上側のパネルが、（ヒューズが吹き飛び状態にある場合の）ヒューズ検出回路の電力供給から測定された合計過渡電流（Ｉ＿ｆｕｓｅ）を示す。Ｉ＿ｆｕｓｅは一般に、図１０Ａの検出有効電圧トレースを追跡している。中間のパネルが、ヒューズにおいて測定された電流（Ｉｏｕｔ１）及び基準抵抗Ｒｒｅｆにおいて測定された電流（Ｉｏｕｔ２）を示す。下側のパネルが、第１出力において測定された電圧（Ｖｏｕｔ１）及び第２出力において測定された電圧（Ｖｏｕｔ２）を示す。ヒューズが吹き飛び状態にあるので、ヒューズ検出回路が十分に有効とされていればＶｏｕｔ２＞Ｖｏｕｔ１となる。したがって、ランプ期間中のＩｏｕｔ２はＩｏｕｔ１よりも大きい。

図９Ｂ及び１０Ｂの例を参照すると、測定された電流のトレース（Ｉ＿ｆｕｓｅ、Ｉｏｕｔ１、Ｉｏｕｔ２）が一般に検出有効信号を追跡する結果、当該検出有効信号がオフにされると電流のトレースが急激に近似的にゼロまで降下することがわかる。しかしながら、測定された電圧Ｖｏｕｔ１及びＶｏｕｔ２は、その対応状態電圧を、検出有効信号がオフにされた後にも維持することが示される。かかる電圧がどのようにして維持され得るのかの一例が、図１９を参照してここに詳述される。

図７〜１０を参照して記載したように、適切なヒューズ状態出力を信頼性をもって生成するには、Ｖｏｕｔ１及びＶｏｕｔ２間の十分な量の差分が必要であり又は望まれる。加えて、低減された電流及び空間を利用するヒューズ検出回路を有することが好ましい。図１１〜１８は、低減された電流を使用し、一つ以上の低減された寸法を有するデバイスとして実装され、及び／又は信頼性を有することのできるヒューズ検出回路を与える設計配慮をどのようにして実装することができるのかの様々な例を示す。

図１１は、図３の検出電流制御ブロック１３０において利用することができるトランジスタ１３４を描く。かかるトランジスタは、トランジスタＮＦＥＴ１及びＮＦＥＴ２（図３の１３４ｂ及び１３４ａ）のそれぞれに対して実装することができる。記載の目的上、かかるトランジスタは、幅Ｗ及び長さＬのアクティブ領域を有する矩形状デバイスとして表すことができる。かかるアクティブ領域において、適切なゲート電圧が適用されたときに電流がドレイン及びソース間を流れ得るように、ドレイン（Ｄ）、ソース（Ｓ）及びゲート（Ｇ）の接点を実装することができる。

一般に理解されることだが、トランジスタは典型的に、寸法が大きければ大きいほど大量の電流を流すことができる。そのような電流のトランジスタ寸法への依存性は、例えば、トランジスタのオン抵抗（Ｒｏｎ）の、寸法の関数としてのばらつきに起因し得る。例えば、大きな幅のトランジスタは、小さな幅のトランジスタよりも低いオン抵抗を有する。ただし、双方のトランジスタが同じ長さ寸法を有するものとする。

すなわち、図１２に示されるように、図１１のトランジスタ１３４を流れる電流（プロット１６０）は、デバイスサイズ（例えば所与の値Ｌに対するＷ／Ｌ）が増加するにつれて増加するように示される。かかる文脈において、デバイスが小さくなるので、さらには電流が低減されるので、低減されたデバイスサイズＷ／Ｌを実装することが望ましい。

しかしながら、デバイスサイズＷ／Ｌを、一定の値を超えるように低減することは、ヒューズ検出信頼性の喪失又は低減につながり得る。例えば、図１３は、検出マージン（プロット１６２）（これは記載の目的上Ｖｏｕｔ１及びＶｏｕｔ２（Ｏｕｔ１及びＯｕｔ２とも称する））間の差分の絶対値として定義することができる）を、デバイスサイズＷ／Ｌの関数として描く。かかる関係において、デバイスサイズＷ／Ｌが減少するにつれて、検出マージンが部分１６４において増加することがわかる。これは一般に望ましい。しかしながら、デバイスサイズが引き続き１６８として示される領域に入り、一定値のＷ／Ｌを超えると、検出マージンは急激に減少する。これが部分１６６により示される。かかる急激な検出マージン減少により、ヒューズ検出信頼性もまた急速に減少する。かかるヒューズ検出信頼性に関連する例が、ここに詳述される。

図１４は、トランジスタ（図１１の１３４、図３の１３４ａ又は１３４ｂ）のデバイスサイズＷ／Ｌが変化したときの、無傷状態にあるヒューズに対する（例えば図７Ｄの例においてのような）ヒューズ状態出力の値を示す。図１４の例において、デバイスの長さ寸法（Ｌ）は、値０．３５０μｍにあり、デバイスの幅寸法（Ｄ）は、１．５μｍから０．５μｍへと０．１μｍのステップで変化する。

図７Ｄ及び９Ａを参照してここに記載されるように、ヒューズが無傷状態にあることにより、ヒューズ状態出力例が低状態（例えば近似的に０Ｖ）になることがもたらされる。図１４の例において、かかる正しいヒューズ状態出力値０Ｖが、０．９μｍ以上の値Ｄとして観測される。しかしながら、０．９μｍよりも小さい値Ｄに対しては、誤った値が、ヒューズ状態出力値（例えば近似的に１．８Ｖの高状態値）として生成される。

図１５は、前述の、デバイスサイズが小さくなるにつれてヒューズ検出信頼性が損なわれることに関連する付加的な例を示す。図１５において、図１４の様々なデバイス寸法のいくつかに対する（図９Ａ及び９Ｂの例と同様の）出力Ｏｕｔ１、Ｏｕｔ２における電流Ｉｏｕｔ１、Ｉｏｕｔ２及び電圧Ｖｏｕｔ１、Ｖｏｕｔ２のトレースが示される。図９Ａ及び９Ｂを参照して記載されるように、ヒューズが無傷状態にある場合、ランプ期間中のＩｏｕｔ１は一般にＩｏｕｔ２よりも大きくなり、Ｖｏｕｔ１もまたＶｏｕｔ２よりも大きい。

図１５の例におけるＩｏｕｔ１及びＩｏｕｔ２のプロットを参照すると、デバイス幅値Ｗ＝１．２μｍ、１．１μｍ、１．０μｍ及び０．９μｍに対し、Ｉｏｕｔ１が実際にＩｏｕｔ２よりも大きいことがわかる。しかしながら、デバイス幅値Ｗ＝０．８μｍ、０．７μｍ、０．６μｍ及び０．５μｍに対しては、Ｉｏｕｔ１はＩｏｕｔ２よりも小さい。

図１５の例におけるＶｏｕｔ１及びＶｏｕｔ２のプロットを参照すると、デバイス幅値Ｗ＝１．２μｍ、１．１μｍ、１．０μｍ及び０．９μｍに対し、Ｖｏｕｔ１が実際にＶｏｕｔ２よりも大きいことがわかる。しかしながら、デバイス幅値Ｗ＝０．８μｍ、０．７μｍ、０．６μｍ及び０．５μｍに対しては、Ｖｏｕｔ１は、Ｖｏｕｔ２よりも小さいので、誤ったヒューズ状態出力値に寄与する。

図１６は、トランジスタ（図１１の１３４、図３の１３４ａ又は１３４ｂ）のデバイスサイズＷ／Ｌが変化したときの、無傷状態におけるヒューズに対する（例えば図７Ｄの例においてのような）ヒューズ状態出力値の他例を示す。図１６の例において、デバイスの長さ寸法（Ｌ）が（図１４の例よりも有意に大きい）１０μｍの値例にあり、デバイスの幅寸法（Ｄ）が５．０μｍから０．５μｍへと０．５μｍステップで変化する。

図１４の例と同様に、幅寸法Ｄが２．０μｍよりも小さくなるとヒューズ状態出力値が誤った値になることがわかる。なお、かかるしきい値は、図１４の例におけるしきい値例の０．９μｍよりも約２倍大きい。しかしながら、図１６の例において、デバイスの長さＬ（１０μｍ）は、図１４の例における長さＬの０．３５０μｍよりもかなり大きい。すなわち、長さ寸法Ｌ及び幅寸法Ｄのいずれか一方又はその双方が、ヒューズ検出信頼性、デバイス寸法及びデバイス電流のいくつか又はすべてに対応するべく調整され得ることがわかる。

図１７は、デバイスサイズの低減及びデバイス電流の低減を与えるべく（例えば所与の長さＬに対する）デバイスサイズＷ／Ｌ範囲１７０をどのようにして選択することができるのかの一例を示す。１６０として示されるプロットは、図１２の例と同様のデバイス（例えば図１１のトランジスタ１３４、図３のトランジスタ１３４ａ又は１３４ｂ）における過渡電流に対するものであり、部分１６４及び１６６を含むプロットは、図１３の例と同様の検出マージンに対するものである。

図１７の例において、検出マージンが急激に崩壊する（部分１６６）前のデバイスサイズＷ／Ｌの下限（部分１６４における）を含むように、範囲１７０のデバイスサイズＷ／Ｌを選択することができる。かかる範囲が、最小のデバイスサイズ及び最小の過渡電流を与える一方で許容可能なヒューズ検出信頼性を与えることができる。

いくつかのアプリケーションにおいて、検出マージン崩壊にあまりに近いデバイスサイズを有することは望ましくない。デバイスサイズにおいて、ヒューズ検出信頼性が急速に変化し得る前にごくわずかのマージンしか存在しないからである。したがって、いくつかの実施形態において、デバイスサイズに十分な安全マージンを与えるべく、デバイスサイズの範囲又は値を、検出マージンしきい値から離れるように動かすことができる。かかるデバイスサイズの範囲又は値が図１７の例よりも大きくなって過渡電流も大きくなる一方、（ヒューズ検出信頼性の崩壊前の）大きなデバイスサイズマージンが望ましくなり得る。

図１８は、前述の構成がどのようにして、デバイスサイズの範囲又は値が検出マージンしきい値から十分に離間されるように実装できるのかの一例を示す。図１８の記載の目的上、デバイス長さＬが所与の値を有すると仮定する。Ｗ１を、所望される検出マージンを生成し得るデバイス幅範囲の下限と仮定する。さらに、Ｗ２を、例えばデバイス設計によって決定されるデバイス幅の上限と仮定する。

かかる範囲のデバイス幅（Ｗ１からＷ２）が一定範囲の検出マージン値をもたらし、かかる範囲の検出マージン値は、（正規化部分１６４’に対応する）Ｍ１からＭ２の範囲を与えるべく適切に正規化することができる。同様に、かかる範囲のデバイス幅（Ｗ１からＷ２）が、一定範囲の過渡電流値をもたらし、かかる範囲の過渡電流値は、（正規化プロット１６０’に対応する）Ｉ１からＩ２の範囲を与えるべく適切に正規化することができる。

いくつかの実施形態において、かかる正規化検出マージンプロット１６４’と正規化過渡電流プロット１６０’との交差点１７２を、デバイスのために選択された幅として使用することができる。かかるデバイス幅が、ヒューズ検出信頼性が崩壊する前の十分な幅寸法マージンを与えることがわかる。

図１７及び１８の例を参照すると、（図１７における）プロット１６０及び１６４と（図１８における）プロット１６０’及び１６４’との相対位置が、縦スケール値に依存することがわかる。例えば、図１７において他のスケールが過渡電流に対して使用されると、プロット１６０は検出マージンプロット１６４に対して高くなり、低くなり、又は交差し得る。したがって、図１８において２つの縦スケールを正規化することにより、交差点１７２を決定する一般的な方法が得られる。例えば、正規化検出マージン及び正規化過渡電流のための縦スケールを、それぞれの縦軸上にプロットされる場合に等しい位置及び間隔を有するように設定することができる。

いくつかの実施形態において、（所与の長さＬに対する）デバイスサイズ幅Ｗを、他の態様で選択することもできる。例えば、ヒューズ検出が信頼性をもって達成され得る（図１８におけるＷ１からＷ２までの範囲のような）一定範囲の幅が存在すると仮定される。かかる文脈において、デバイス幅マージンを、選択された幅Ｗ_{ｓｅｌｅｃｔｅｄ}がＷ１のときに０％となり、Ｗ_{ｓｅｌｅｃｔｅｄ}がＷ２のときに１００％となるように画定することができる。いくつかの実施形態において、選択された幅Ｗ_{ｓｅｌｅｃｔｅｄ}は、例えば、ゼロ以上のパーセント、少なくとも１％、少なくとも５％、少なくとも１０％、少なくとも２０％、少なくとも３０％、少なくとも４０％、又は少なくとも５０％のデバイス幅マージンを与えることができる。いくつかの実施形態において、選択された幅Ｗ_{ｓｅｌｅｃｔｅｄ}は、例えば、０％から１０％、１０％から２０％、２０％から３０％、３０％から４０％、又は４０％から５０％の範囲にあるデバイス幅マージンを与えることができる。

図１９は、図３のヒューズ検出構成のバリエーションを示す。図１９の例において、決定ブロック１４０、検出電流制御ブロック１３０及び検出有効ブロック１２０は、図３の構成における対応ブロックと同様としてよい。

図１９の例において、出力ノードＯｕｔ１、Ｏｕｔ２はそれぞれを、電圧ノードＶｄｄ（１４４）に切替可能に結合することができる。例えば、第１スイッチＳ２（例えばＰＦＥＴ）（１８０ａ）は、ＰＦＥＴ２（１４３ａ）と電気的に並列されるように実装することができ、第２スイッチＳ１（例えばＰＦＥＴ）（１８０ｂ）は、ＰＦＥＴ１（１４３ｂ）と電気的に並列されるように実装することができる。第１スイッチＳ２及び第２スイッチＳ１はそれぞれが、有効信号を適用することによりオンにし、かかる有効信号を除去することによりオフにすることができる。

いくつかの実施形態において、第１スイッチＳ２及び第２スイッチＳ１のそれぞれを有効又は無効にするべくＰＯＲバー信号を利用することができる。図７〜１０を参照してここに記載されるように、ＰＯＲバー信号は、検出有効ブロック１２０のための検出有効信号として使用することができる。かかるＰＯＲバー信号は、ひとたび検出プロセスが完了すると、（例えば近似的に時刻Ｔ２に）低状態に戻るように示される。

図１９の例において、第１スイッチＳ２及び第２スイッチＳ１に与えられる有効信号は同じＰＯＲバー信号に基づき得る。例えば、Ｓ２及びＳ１それぞれに対する有効信号を、ＰＯＲバー信号がランプアップする（及びヒューズ検出が達成される）ときに高とし、（検出有効ブロック１２０を無効にするべく）ＰＯＲバー信号が低状態に戻るときに低とすることができる。かかる構成により、第１スイッチＳ２及び第２スイッチＳ１に関連付けられた各切替可能結合経路が、ヒューズ検出動作の間に非導通とされ、検出動作が完了したときに導通とされる。かかる導通結合経路により、出力ノードＯｕｔ１、Ｏｕｔ２のそれぞれが、電圧Ｖｄｄへと向かうことが許容され、出力ノードＯｕｔ１、Ｏｕｔ２への任意のタイプの電圧外乱を防止するのに役立つ。したがって、ＳＲラッチ回路（例えば図４）からのヒューズ状態出力を、安定した態様で維持することができる。

図２０は、図３のヒューズ検出構成の他のバリエーションを示す。図２０の例において、決定ブロック１４０、検出電流制御ブロック１３０及び検出有効ブロック１２０は、図３の構成における対応ブロックと同様としてよい。

図２０の例において、決定ブロック１４０におけるノード１４１、１４２それぞれを、切替可能抵抗経路によりその対応出力ノード（Ｏｕｔ１又はＯｕｔ２）に結合し、残留電圧放電機能を与えることができる。例えば、ノード１４１は、第１スイッチＳ４（例えばＰＦＥＴ）と直列の出力抵抗Ｒｏｕｔを有する第１経路１９０ａにより第１出力ノードＯｕｔ１に結合することができ、ノード１４２は、第２スイッチＳ３（例えばＰＦＥＴ）と直列の出力抵抗Ｒｏｕｔを有する第２経路１９０ｂにより第２出力ノードＯｕｔ２に結合することができる。第１スイッチＳ４及び第２スイッチＳ３はいずれも、有効信号の適用によりオンにすることができ、かかる有効信号の除去によりオフにすることができる。

いくつかの実施形態において、第１スイッチＳ４及び第２スイッチＳ３のそれぞれを有効又は無効とするべく、ＰＯＲ信号を利用することができる。図７〜１０を参照してここに記載されるように、ＰＯＲ信号は、検出動作の間は低のままであり、当該検出動作が完了すると高になる。すなわち、第１スイッチＳ４及び第２スイッチＳ３それぞれに対するそのようなＰＯＲ信号のタイミングに基づいて、有効信号は、検出動作の間は（対応スイッチをオンにするべく）高となり、当該検出動作が完了すると（対応スイッチをオフにするべく）低となり得る。

前述の構成において、ノード１４１、１４２からそれぞれの出力ノードＯｕｔ１、Ｏｕｔ２への切替可能抵抗経路は、ノード１４１、１４２をグランド近くに維持するのに役立つ付加的な放電経路を与えることができる。かかる構成は、Ｖｉｏ信号が初期にランプアップするときに正しい検出値を取得するべく重要となり得る。

なお、抵抗経路１９０ａ、１９０ｂにおける出力抵抗Ｒｏｕｔの付加により、小さな寸法のデバイスであってもヒューズ検出回路が正しい機能を維持することができる。図１４及び１５を参照して記載されるように、正しいヒューズ状態出力値を与えるデバイス例の（０．３５０μｍの長さＬに対する）最小幅Ｗは０．９μｍである。しかしながら、図２０の構成により、０．５μｍもの低い幅Ｗであっても正しいヒューズ状態出力値を取得することができる。

図２１は、図１５の例においてのように（Ｌ＝０．３５０μｍに対する）同様の幅値に対するＩｏｕｔ１、Ｉｏｕｔ２、Ｖｏｕｔ２及びＶｏｕｔ１の例を示す。図２１に見られるように、電流及び電圧のプロットはそれぞれ、２つの別個のクラスターというよりもむしろ単数のクラスターにグループ分けされる（一つのクラスターが、小さな幅ゆえの不正確なヒューズ状態値に対応する）。

なお、図２０及び２１の例において抵抗経路１９０ａ、１９０ｂを加えることにより、（例えばデバイスサイズを小さくすることができるとの）前述の有利な特徴を得ることができるが、ヒューズ検出回路がわずかに大きくなるとの代償がある。すなわち、特定の設計に応じて、かかる抵抗経路を利用してもよく、又はしなくてもよい。

図２２は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステム１００は、一つ以上の集積回路を初期化及び／又はリセットするべく電子システム４００に実装することができる。かかる電子システムは、制御システム４０４及びＰＯＲ回路４０２よってＶｉｏ信号のような信号を受信するべく構成することができる。ＰＯＲ回路４０２は、ＰＯＲ信号、及びＰＯＲバー信号のような関連信号を生成することができ、かかる信号を制御システム４０４及びヒューズシステム１００に与えることができる。かかる信号に基づいて、ヒューズシステム１００は、一つ以上の集積回路に関連付けられた様々なヒューズの状態を決定し、かかるヒューズ状態を制御システム４０４に与えることができる。かかるヒューズ状態に基づいて、制御システム４０４は、一つ以上の集積回路を初期化及び／又はリセットする制御信号４０６を生成することができる。

図２３は、いくつかの実施形態において、図２２の電子システム４００が、例えば、無線周波数（ＲＦ）システム４１０となり得ることを示す。かかるＲＦシステムは、ここに記載される一つ以上の特徴を有するヒューズシステム１００を含み得る。かかるヒューズシステムは、一つ以上のＲＦ回路を含む一つ以上の集積回路を初期化及び／又はリセットするべく利用することができる。かかるＲＦシステムは、ＭＩＰＩ（モバイル産業用プロセッサインタフェイス）制御器４１４及びＰＯＲ回路４１２のような制御システムによってＶｉｏ信号のような信号を受信するべく構成することができる。ＰＯＲ回路４１２は、ＰＯＲ信号、及びＰＯＲバー信号のような関連信号を生成し、かかる信号をＭＩＰＩ制御器４１４及びヒューズシステム１００に与えることができる。かかる信号に基づいて、ヒューズシステム１００は、一つ以上のＲＦ回路に関連付けられた様々なヒューズの状態を決定し、かかるヒューズ状態をＭＩＰＩ制御器４１４に与えることができる。かかるヒューズ状態に基づいて、ＭＩＰＩ制御器４１４は、一つ以上のＲＦ回路を初期化及び／又はリセットする制御信号４１６を生成することができる。

図２４は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステム１００が電子モジュール５００に実装され得ることを示す。かかるモジュールは、集積回路を有する一つ以上の半導体ダイを含む複数のコンポーネントを受容するべく構成されたパッケージ基板５０２を含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報を制御システム４０４に与えることができる。制御システム４０４は、かかるヒューズ状態に基づいて制御信号を生成することができる。かかる制御信号は、一つ以上の半導体ダイにおける一つ以上の集積回路５０４を初期化及び／又はリセットするべく利用することができる。

図２５は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステム１００がＲＦモジュール５１０に実装され得ることを示す。かかるモジュールは、ＲＦ回路を有する一つ以上の半導体ダイを含む複数のコンポーネントを受容するべく構成されたパッケージ基板５１２を含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報をＭＩＰＩ制御器のような制御器４１４に与えることができる。制御器４１４は、かかるヒューズ状態に基づいて制御信号を生成することができる。かかる制御信号は、一つ以上の半導体ダイにおける一つ以上のＲＦ回路５１４を初期化及び／又はリセットするべく利用することができる。

図２６Ａ〜２６Ｄは、図２５のＲＦモジュールの具体的な例となり得るＲＦモジュールを示す。図２６Ａは、いくつかの実施形態において、図２５のＲＦモジュール５１０が、フロントエンドモジュール（ＦＥＭ）５１０として実装され得ることを示す。かかるモジュールは、フロントエンド（ＦＥ）アーキテクチャに関連付けられたＲＦ回路を有する一つ以上の半導体ダイを含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報をＭＩＰＩ制御器のような制御器４１４に与えることができる。制御器４１４は、かかるヒューズ状態に基づいて制御信号を生成し、かかる制御信号は、フロントエンドアーキテクチャに関連付けられた一つ以上のＲＦ回路５１４を初期化及び／又はリセットするべく利用することができる。

図２６Ｂは、いくつかの実施形態において、図２５のＲＦモジュール５１０が電力増幅器モジュール（ＰＡＭ）５１０として実装され得ることを示す。かかるモジュールは、電力増幅器及び関連回路に関連付けられたＲＦ回路を有する一つ以上の半導体ダイを含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報をＭＩＰＩ制御器のような制御器４１４に与えることができる。制御器４１４は、かかるヒューズ状態に基づいて制御信号を生成することができる。かかる制御信号は、電力増幅器及び関連回路に関連付けられる一つ以上のＲＦ回路５１４を初期化及び／又はリセットするべく利用することができる。

図２６Ｃは、いくつかの実施形態において、図２５のＲＦモジュール５１０が、スイッチモジュール５１０（例えばアンテナスイッチモジュール（ＡＳＭ））として実装され得ることを示す。かかるモジュールは、スイッチ及び関連回路に関連付けられたＲＦ回路を有する一つ以上の半導体ダイを含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報をＭＩＰＩ制御器のような制御器４１４に与えることができる。制御器４１４は、かかるヒューズ状態に基づいて制御信号を生成することができる。かかる制御信号は、スイッチ及び関連回路に関連付けられる一つ以上のＲＦ回路５１４を初期化及び／又はリセットするべく利用することができる。

図２６Ｄは、いくつかの実施形態において、図２５のＲＦモジュール５１０が、ダイバーシティ受信（ＤＲｘ）モジュール５１０として実装され得ることを示す。かかるモジュールは、低雑音増幅器（ＬＮＡ）、スイッチ等、及び関連回路に関連付けられたＲＦ回路を有する一つ以上の半導体ダイを含み得る。ここに記載されるように、かかる半導体ダイは、異なる状態を有する一定数のヒューズを含み得る。すなわち、ヒューズシステム１００は、ここに記載されるようなヒューズ状態を検出し、かかる情報をＭＩＰＩ制御器のような制御器４１４に与えることができる。制御器４１４は、かかるヒューズ状態に基づいて制御信号を生成することができる。かかる制御信号は、ＬＮＡ、スイッチ等、及び関連回路に関連付けられる一つ以上のＲＦ回路５１４を初期化及び／又はリセットするべく利用することができる。

いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載される一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することができる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デバイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のような他のＲＦシステムに実装することもできる。

図２７は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例１４００を描く。いくつかの実施形態において、ここに記載される一つ以上の特徴を有するヒューズシステムが、かかる無線デバイスにおける一定数の場所に実装され得る。例えば、いくつかの実施形態において、かかる有利な特徴は、フロントエンドモジュール５１０ａ、電力増幅器モジュール５１０ｂ、スイッチモジュール５１０ｃ、ダイバーシティ受信モジュール５１０ｄ、及び／又はダイバーシティＲＦモジュール５１０ｅのようなモジュールに実装することができる。

図２７の例において、電力増幅器（ＰＡ）１４２０は、その各ＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するように構成かつ動作可能な送受信器１４１０から受信し、受信した信号を処理することができる。送受信器１４１０は、ユーザに適切なデータ及び／又は音声信号と送受信器１４１０に適切なＲＦ信号との間の変換を与えるべく構成されたベース帯域サブシステム１４０８と相互作用をするように示される。送受信器１４１０はまた、無線デバイス１４００の動作のために電力を管理するように構成された電力管理コンポーネント１４０６に接続されるように示される。かかる電力管理はまた、無線デバイス１４００のベース帯域サブシステム１４０８及び他のコンポーネントの動作を制御することもできる。

ベース帯域サブシステム１４０８は、ユーザに与えられ及びユーザから受けた音声及び／又はデータの様々な入力及び出力を容易にするべく、ユーザインタフェイス１４０２に接続されるように示される。ベース帯域サブシステム１４０８はまた、無線デバイスの動作を容易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するように構成されたメモリ１４０４に接続することもできる。

図２７の例において、ダイバーシティ受信モジュール５１０ｄは、一つ以上のダイバーシティアンテナ（例えばダイバーシティアンテナ１４２６）の相対的近くに実装することができる。かかる構成により、ダイバーシティアンテナ１４２６を介して受信されたＲＦ信号を、ダイバーシティアンテナ１４２６からのＲＦ信号の損失がほとんど若しくは全く存在せず、及び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することができる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ダイバーシティ受信モジュール５１０ｄからの当該処理済み信号はその後、一つ以上の信号経路を介して（例えば損失性ライン１４３５を介して）ダイバーシティＲＦモジュール５１０ｅへと引き回すことができる。

図２７の例において、主要アンテナ１４１６は、例えば、ＰＡ１４２０からのＲＦ信号送信を容易にするように構成することができる。ＰＡ１４２０からの当該増幅済みＲＦ信号は、それぞれの整合ネットワーク１４２２、デュプレクサ１４２４及びアンテナスイッチ１４１４を介してアンテナ１４１６へと引き回すことができる。いくつかの実施形態において、受信動作はまた、主要アンテナを介して達成することもできる。かかる受信動作に関連付けられる信号は、アンテナスイッチ１４１４及びそれぞれのデュプレクサ１４２４を介して受信器回路へと引き回すことができる。

一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。

本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「〜を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれかとなり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。

本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。

ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。

本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載される新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。

Claims (53)

1. ヒューズ状態検出回路であって、
   ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成された有効ブロックと、
   前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
   前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
   を含み、
   前記出力は、前記供給電圧の適用のランプアップ部分の間に生成されるヒューズ状態検出回路。
2. 前記有効ブロックはさらに、基準素子への前記供給電圧からもたらされる基準電流の流れを、前記有効信号を受信したときに有効にするべく構成され、
   前記電流制御ブロックはさらに、前記基準電流の量を制御するべくあつらえられ、
   前記決定ブロックはさらに、前記ヒューズ電流及び前記基準電流に基づいて前記出力を生成するべく実装される請求項１のヒューズ状態検出回路。
3. 前記決定ブロックは、前記決定ブロックが前記供給電圧を受信するべく前記供給電圧を受信する供給ノードを含む請求項２のヒューズ状態検出回路。
4. 前記有効ブロックは、前記ヒューズ素子に接続されるヒューズノードを含み、
   前記電流制御ブロックは前記決定ブロックと前記有効ブロックとの間に実装される請求項２のヒューズ状態検出回路。
5. 前記決定ブロック、前記有効ブロック及び前記電流制御ブロックは、前記供給電圧を受信するべく構成された供給ノードと前記ヒューズ素子に接続されるべく構成されたヒューズノードとの間にあるヒューズ電流経路を介して相互接続される請求項２のヒューズ状態検出回路。
6. 前記決定ブロック、前記有効ブロック及び前記電流制御ブロックはさらに、前記供給ノードと基準素子に接続されるべく構成された基準ノードとの間にある基準電流経路を介して相互接続される請求項５のヒューズ状態検出回路。
7. 前記基準素子は基準抵抗を含む請求項６のヒューズ状態検出回路。
8. 前記ヒューズ素子の一端が前記ヒューズノードに接続され、
   前記ヒューズ素子の他端がグランドに接続され、
   前記基準素子の一端が前記基準ノードに接続され、
   前記基準素子の他端が前記グランドに接続され、
   前記ヒューズ電流経路及び前記基準電流経路は、前記供給ノードと前記グランドとの間に電気的に並列に存在する請求項６のヒューズ状態検出回路。
9. 前記ヒューズ電流経路は、
   決定トランジスタと、
   電流制御トランジスタと、
   前記供給ノードと前記ヒューズノードとの間に直列に実装された有効トランジスタと
   を含む請求項６のヒューズ状態検出回路。
10. 前記決定トランジスタは前記供給ノードに接続され、
    前記有効トランジスタは前記ヒューズノードに接続され、
    前記電流制御トランジスタは、前記決定トランジスタと前記有効トランジスタとの間に存在する請求項９のヒューズ状態検出回路。
11. 前記基準電流経路は、
    決定トランジスタと、
    電流制御トランジスタと、
    前記供給ノードと前記基準ノードとの間に直列に実装された有効トランジスタと
    を含む請求項９のヒューズ状態検出回路。
12. 前記決定トランジスタは前記供給ノードに接続され、
    前記有効トランジスタは前記基準ノードに接続され、
    前記電流制御トランジスタは前記決定トランジスタと前記有効トランジスタとの間に存在する請求項１１のヒューズ状態検出回路。
13. 前記ヒューズ電流経路の有効トランジスタと前記基準電流経路の有効トランジスタとは前記有効ブロックの部品である請求項１１のヒューズ状態検出回路。
14. 前記ヒューズ電流経路の有効トランジスタと前記基準電流経路の有効トランジスタとはそれぞれがゲート、ソース及びドレインを含み、
    ゲート電圧の適用時に前記ドレインと前記ソースとの間に電流の流れが許容される請求項１３のヒューズ状態検出回路。
15. 各有効トランジスタはｎ型電界効果トランジスタである請求項１４のヒューズ状態検出回路。
16. 前記基準電流経路の有効トランジスタのソースが前記基準ノードに接続され、
    前記ヒューズ電流経路の有効トランジスタのソースが前記ヒューズノードに接続される請求項１４のヒューズ状態検出回路。
17. 各有効トランジスタのゲートが、前記有効信号を前記ゲート電圧として受信するべく有効ノードに接続される請求項１４のヒューズ状態検出回路。
18. 前記ヒューズ電流経路の電流制御トランジスタと前記基準電流経路の電流制御トランジスタとは前記電流制御ブロックの部品である請求項１１のヒューズ状態検出回路。
19. 前記ヒューズ電流経路の電流制御トランジスタと前記基準電流経路の電流制御トランジスタとはそれぞれがゲート、ソース及びドレインを含み、
    ゲート電圧の適用時に前記ドレインと前記ソースとの間に電流の流れが許容される請求項１８のヒューズ状態検出回路。
20. 各電流制御トランジスタはｎ型電界効果トランジスタである請求項１９のヒューズ状態検出回路。
21. 前記基準電流経路の電流制御トランジスタのドレインが前記基準電流経路の決定トランジスタのドレインに接続され、
    前記ヒューズ電流経路の電流制御トランジスタのドレインが前記ヒューズ電流経路の決定トランジスタのドレインに接続される請求項１９のヒューズ状態検出回路。
22. 各電流制御トランジスタのゲートが、前記供給電圧を前記ゲート電圧として受信するべく前記供給ノードに接続される請求項１９のヒューズ状態検出回路。
23. 前記ヒューズ電流経路の決定トランジスタと前記基準電流経路の決定トランジスタとは前記決定ブロックの部品である請求項１１のヒューズ状態検出回路。
24. 前記決定ブロックはさらに、
    前記基準電流経路に沿った第１出力ノードと、
    前記ヒューズ電流経路に沿った第２出力ノードと
    を含み、
    前記第１出力ノード及び第２出力ノードは、前記ヒューズ素子の状態に基づいてそれぞれの出力電圧を与えるべく構成される請求項２３のヒューズ状態検出回路。
25. 前記ヒューズ電流経路の決定トランジスタと前記基準電流経路の決定トランジスタとはそれぞれがゲート、ソース及びドレインを含み、
    各決定トランジスタのソースが前記供給ノードに接続され、
    各決定トランジスタのドレインが前記第１出力ノード及び第２出力ノードのそれぞれ一つに接続される請求項２４のヒューズ状態検出回路。
26. 各決定トランジスタはｐ型電界効果トランジスタである請求項２５のヒューズ状態検出回路。
27. 前記基準電流経路の決定トランジスタと前記ヒューズ電流経路の決定トランジスタとは交差結合され、
    一方の決定トランジスタのゲートが他方の決定トランジスタのドレインに接続される請求項２５のヒューズ状態検出回路。
28. 前記決定ブロックの出力は、前記第１出力電圧と前記第２出力電圧との差分を含む請求項２７のヒューズ状態検出回路。
29. 前記決定ブロックは、前記ヒューズ素子が無傷状態にあるときに前記出力が正値を有し、前記ヒューズ素子が吹き飛び状態にあるときに前記出力が負値を有するように構成される請求項２８のヒューズ状態検出回路。
30. 前記決定ブロックはさらに、前記供給ノードと前記第１出力ノード及び第２出力ノードのそれぞれとの間に切替可能結合経路を含み、
    前記切替可能結合経路は、ヒューズ検出動作中は非導通となり、前記検出動作が完了すると導通となるように構成され、
    前記導通結合経路により前記第１出力ノード及び第２出力ノードのそれぞれが実質的に前記供給電圧となることができる請求項２４のヒューズ状態検出回路。
31. 各切替可能結合経路は、対応する決定トランジスタと電気的に並列されるスイッチングトランジスタを含む請求項３０のヒューズ状態検出回路。
32. 前記決定ブロックはさらに、前記第１出力ノード及び第２出力ノードそれぞれからの切替可能抵抗経路を含み、
    前記切替可能抵抗経路は、ヒューズ検出動作中は導通となり、前記検出動作が完了すると非導通となって付加的な放電経路を与えるように構成される請求項２４のヒューズ状態検出回路。
33. 各切替可能抵抗経路は、出力抵抗と直列なスイッチングトランジスタを含む請求項３２のヒューズ状態検出回路。
34. 前記ヒューズ電流経路及び前記基準電流経路の電流制御トランジスタはそれぞれが、幅及び長さを有するアクティブ面積を有し、
    所与の長さに対して前記幅は、前記決定ブロックの出力に対する所望の信頼性マージンを維持しながら対応電流を低減するべくあつらえられる請求項１１のヒューズ状態検出回路。
35. 前記所望の信頼性マージンは、信頼性がある最小幅と選択された最大幅との間の幅範囲の少なくとも１％であり、前記少なくとも１％は前記最小幅からである請求項３４のヒューズ状態検出回路。
36. 前記所望の信頼性マージンは、前記幅範囲の、前記最小幅から少なくとも５％である請求項３５のヒューズ状態検出回路。
37. 前記所望の信頼性マージンは、前記幅範囲の、前記最小幅から少なくとも１０％である請求項３５のヒューズ状態検出回路。
38. 電子デバイスのためのヒューズシステムであって、
    半導体ダイに形成されたヒューズ素子と、
    前記ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路と、
    前記ヒューズ検出回路からの出力を受信して論理信号を生成し、前記論理信号を制御回路に与えるべく構成された出力回路と
    を含み、
    前記有効ブロックは、前記ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成され、
    前記ヒューズ検出回路はさらに、
    前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
    前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成されるヒューズシステム。
39. 前記制御回路はモバイル産業用プロセッサインタフェイス制御器を含む請求項３８のヒューズシステム。
40. 前記ヒューズ検出回路は前記半導体ダイに実装される請求項３８のヒューズシステム。
41. 半導体ダイであって、
    半導体基板と、
    前記半導体基板に実装されたヒューズ素子と、
    前記半導体基板に実装されて前記ヒューズ素子と通信するヒューズ検出回路と
    を含み、
    前記ヒューズ検出回路は、前記ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成された有効ブロックを含み、
    前記ヒューズ検出回路はさらに、
    前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
    前記ヒューズ素子の状態をあらわす出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成される半導体ダイ。
42. 電子モジュールであって、
    複数のコンポーネントを受容するべく構成されたパッケージ基板と、
    前記パッケージ基板に取り付けられて集積回路及びヒューズ素子を含む半導体ダイと、
    前記ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路と、
    前記ヒューズ検出回路と通信して前記ヒューズ検出回路の出力を表す入力信号を受信するべく構成された制御器と
    を含み、
    前記有効ブロックは、前記ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成され、
    前記ヒューズ検出回路はさらに、
    前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
    前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成され、
    前記制御器はさらに、前記入力信号に基づいて制御信号を生成するべく構成される電子モジュール。
43. 前記集積回路は無線周波数集積回路である請求項４２の電子モジュール。
44. 前記無線周波数集積回路は受信器回路である請求項４３の電子モジュール。
45. 前記電子モジュールはダイバーシティ受信モジュールである請求項４４の電子モジュール。
46. 前記制御器は、モバイル産業用プロセッサインタフェイス信号を前記制御信号として与えるべく構成される請求項４３の電子モジュール。
47. 電子デバイスであって、
    プロセッサと、
    前記プロセッサの制御のもとで前記電子デバイスの動作を容易にするべく構成された集積回路を有する半導体ダイであって、ヒューズ素子をさらに含む半導体ダイと、
    前記ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路と、
    前記ヒューズ検出回路と通信して前記ヒューズ検出回路の出力を表す入力信号を受信するべく構成された制御器と
    を含み、
    前記有効ブロックは、前記ヒューズ素子への供給電圧からもたらされるヒューズ電流を、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成され、
    前記ヒューズ検出回路はさらに、
    前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
    前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成され、
    前記制御器はさらに、前記入力信号に基づいて制御信号を生成するべく構成される電子デバイス。
48. 前記電子デバイスは無線デバイスである請求項４７の電子デバイス。
49. 無線デバイスであって、
    少なくとも無線周波数信号を受信するべく構成されたアンテナと、
    前記無線周波数信号を受信及び処理するべく構成された受信モジュールと
    を含み、
    前記受信モジュールは、集積回路及びヒューズ素子を含む半導体ダイを有し、
    前記受信モジュールはさらに、前記ヒューズ素子と通信して有効ブロックを含むヒューズ検出回路を含み、
    前記有効ブロックは、前記ヒューズ素子への供給電圧からもたらされるヒューズ電流の流れを、前記供給電圧の適用時と実質的に同時に有効信号を受信したときに有効にするべく構成され、
    前記ヒューズ検出回路はさらに、
    前記ヒューズ電流の量を制御するべくあつらえられた電流制御ブロックと、
    前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成するべく実装された決定ブロックと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成され、
    前記受信モジュールはさらに、前記ヒューズ検出回路と通信して前記ヒューズ検出回路の出力を表す入力信号を受信するべく構成された制御器を含み、
    前記制御器はさらに、前記入力信号に基づいて制御信号を生成するべく構成される無線デバイス。
50. 前記アンテナはダイバーシティアンテナである請求項４９の無線デバイス。
51. ヒューズ素子の状態を検出する方法であって、
    有効信号及び供給電圧を実質的に同時に受信することと、
    ヒューズ素子への前記供給電圧からもたらされるヒューズ電流の流れを、前記有効信号に基づいて有効にすることと、
    前記ヒューズ電流の量を制御することと、
    前記ヒューズ素子の状態を表す出力を、前記ヒューズ電流に基づいて生成することと
    を含み、
    前記出力は、前記供給電圧の適用のランプアップ部分の間に生成される方法。
52. 基準素子への前記供給電圧からもたらされる基準電流の流れを、前記有効信号を受信したときに有効にすることと、
    前記基準電流の量を制御することと
    をさらに含む請求項５１の方法。
53. 前記出力を生成することは、前記ヒューズ電流及び前記基準電流に基づいて前記出力を生成することを含む請求項５２の方法。
    

Images