[go: up one dir, main page]

JP2019522378A - フレキシブル回路基板 - Google Patents

フレキシブル回路基板 Download PDF

Info

Publication number
JP2019522378A
JP2019522378A JP2019503656A JP2019503656A JP2019522378A JP 2019522378 A JP2019522378 A JP 2019522378A JP 2019503656 A JP2019503656 A JP 2019503656A JP 2019503656 A JP2019503656 A JP 2019503656A JP 2019522378 A JP2019522378 A JP 2019522378A
Authority
JP
Japan
Prior art keywords
test
connection pad
circuit board
flexible circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019503656A
Other languages
English (en)
Other versions
JP6918094B2 (ja
Inventor
ビン パク,スン
ビン パク,スン
ウン ソン,トン
ウン ソン,トン
ミン ホン,スン
ミン ホン,スン
Original Assignee
ステムコ カンパニー リミテッド
ステムコ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ステムコ カンパニー リミテッド, ステムコ カンパニー リミテッド filed Critical ステムコ カンパニー リミテッド
Publication of JP2019522378A publication Critical patent/JP2019522378A/ja
Application granted granted Critical
Publication of JP6918094B2 publication Critical patent/JP6918094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

フレキシブル回路基板が提供される。フレキシブル回路基板は、一面上にテスト領域が定義されたベース基板、前記ベース基板の前記一面上に形成された第1配線パターンとそれぞれ電気的に接続される少なくとも一つの第1接続パッド、前記ベース基板の前記一面上に配置され、前記ベース基板の前記一面の反対面である他面に形成された第2配線パターンとそれぞれ電気的に接続される少なくとも一つの第2接続パッド、及び前記第2接続パッドから前記テスト領域上に延びたテストパターンを含む。【選択図】図1

Description

本発明は、フレキシブル回路基板に関する。
最近、電子機器が小型化するにつれて、フレキシブル回路基板を用いたチップオンフィルム(Chip On Film:COF)パッケージ技術が用いられている。フレキシブル回路基板及びこれを用いたCOFパッケージ技術は、例えば、液晶表示装置(Liquid Crystal Display;LCD)、有機発光ダイオード(Organic Light Emitting Diode)ディスプレイ装置などのフラットパネルディスプレイ(Flat Panel Display;FPD)に利用される。
フレキシブル回路基板上には、電気的信号を伝達するための導電配線パターンが形成できる。このような導電配線の開放/短絡有無などを判別するために、基板上の別途のテストパッドまたはビア(via)を取り囲むビアランド(via land)と電気的に接触するプローブを用いることができる。
ところが、別個のテストパッドを形成する場合、基板上に余分なスペースが必要とされて電子装置の小型化のニーズに合致しない面があり、ビアランドをプローブと直接接触して検査する場合に接触による異物及び端子不良が発生するという問題がある。
本発明が解決しようとする技術的課題は、ビアランドに端子不良を発生させることなく、短絡/開放有無を検査することができるフレキシブル回路基板を提供することにある。
本発明の技術的課題は、上述した技術的課題に制限されず、上述していない別の技術的課題は、以降の記載から当業者に明確に理解できるだろう。
上記技術的課題を達成するための本発明の一実施形態に係るフレキシブル回路基板は、一面上にテスト領域が定義されたベース基板、前記ベース基板の前記一面上に形成された第1配線パターンとそれぞれ電気的に接続される少なくとも一つの第1接続パッド、前記ベース基板の前記一面上に配置され、前記ベース基板の前記一面の反対面である他面に形成された第2配線パターンとそれぞれ電気的に接続される少なくとも一つの第2接続パッド、及び前記第2接続パッドから前記テスト領域上に延びたテストパターンを含む。
本発明の幾つかの実施形態において、前記テストパターンは、前記第1接続パッドから前記テスト領域上に延びた第1テストパターン、および前記第2接続パッドから前記テスト領域上に延びた第2テストパターンを含むことができる。
本発明の幾つかの実施形態において、前記第1テストパターンと前記第2テストパターンは、前記テスト領域内で交差して配置できる。
本発明の幾つかの実施形態において、前記テスト領域は、前記第1テストパターンが配置される第1テスト領域、および前記第2テストパターンが配置される第2テスト領域を含むことができる。
本発明の幾つかの実施形態において、前記第1テスト領域または前記第2テスト領域は、前記第1接続パッドと前記第2接続パッドとの間に配置できる。
本発明の幾つかの実施形態において、第1テスト領域または前記第2テスト領域は、フレキシブル回路基板の端部と前記第1接続パッドまたは前記第2接続パッドとの間に配置できる。
本発明の幾つかの実施形態において、前記テストパターンは、プローブスキャニング進行方向に対して45度乃至135度をなすことができる。
本発明の幾つかの実施形態において、前記第2接続パッドは、前記第2配線パターンと電気的に接続され、前記ベース基板を貫通するビアと垂直に(vertically)オーバーラップすることができる。
本発明の実施形態に係るフレキシブル回路基板によれば、配線パターンに短絡/開放不良有無をテストするために別個のテストパッドを備えないため、基板の小型化に有利な効果を持つことができる。
また、プローブを用いた接触検査の際に、プローブがビアランドではなくテストパターンと接触しながら、接触によるビアランドの異物及び端子不良の発生を減少させることができる。
本発明の効果は上述した効果に限定されず、上述していない別の効果は請求の範囲の記載から当業者に明確に理解できるだろう。
本発明の一実施形態に係るフレキシブル回路基板を示す図である。 図1のA−A’に沿った断面図である。 本発明の一実施形態に係るフレキシブル回路基板のテスト領域を拡大して示す図である。 本発明の他の実施形態に係るフレキシブル回路基板を示す図である。 本発明の他の実施形態に係るフレキシブル回路基板を示す図である。
本発明の利点、特徴、及びそれらを達成する方法は、添付図面と共に詳細に後述されている実施形態を参照すると明確になるだろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現される。但し、本実施形態は、単に本発明の開示を完全たるものにし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。本発明は、請求項の範疇によってのみ定義される。図示された構成要素の大きさおよび相対的な大きさは、説明の明瞭性のために誇張したものであることもある。明細書全体にわたって、同一の参照符号は同一の構成要素を指し示し、「および/または」は記載されたアイテムのそれぞれおよび一つ以上の全ての組み合わせを含む。
素子(elements)または層が他の素子または層の「上(on)」にあると記載された場合は、他の素子または層の真上に存在する場合だけでなく、それらの間に別の層または別の素子が介在している場合も含む。これに対し、素子が「直接上(directly on)」または「真上」にあると記載された場合は、それらの間に別の素子または層が介在していないことを示す。
空間的に相対的な用語である「下(below)」、「下(beneath)」、「下部(lower)」、「上(above)」、「上部(upper)」などは、図示されているように、一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために使用できる。空間的に相対的な用語は、図示されている方向に加えて、使用時または動作時に素子の互いに異なる方向を含む用語として理解されるべきである。例えば、図示されている素子を覆す場合、他の素子の「下(below)」または「下(beneath)」と記述された素子は、他の素子の「上(above)」に配置できる。よって、例示的な用語である「下」は、下方向と上方向をすべて含むことができる。素子は他の方向にも配向できる。これにより、空間的に相対的な用語は配向に応じて解釈できる。
本明細書で使用された用語は、実施形態を説明するためのもので、本発明を限定するものではない。本明細書において、単数型は文言で特に言及しない限り複数型も含み、「含む(comprises)」および/または「含む(comprising)」は、言及された構成要素の他に、一つ以上の別の構成要素の存在または追加を排除しない。
たとえ「第1」、「第2」などの用語は様々な素子または構成要素を叙述するために使用されるが、これらの素子または構成要素はこれらの用語によって限定されないのは勿論である。これらの用語は、単に一つの素子または構成要素を他の素子または構成要素と区別するために使用するのである。よって、以下で言及される第1素子または構成要素は本発明の技術的思想内で第2素子または構成要素であることもある。
別途の定義がない限り、本発明で使用されるすべての用語(技術および科学的用語を含む)は、本発明の属する技術分野における通常の知識を有する者に共通に理解できる意味で使用できるのである。また、一般に使用される辞書に定義されている用語は、明白に特別に定義されていない限り、理想的または過度に解釈されない。
図1は本発明の一実施形態に係るフレキシブル回路基板を示す図、図2は図1のA−A’線に沿った断面図である。
図1および図2を参照すると、本発明の一実施形態に係るフレキシブル回路基板1は、ベース基板10、ベース基板上の一面上に形成された第1配線パターン15、第1接続パッド50、第2接続パッド30、第1テストパターン40、第2テストパターン20、およびベース基板の他面上に形成された第2配線パターン16を含む。
ベース基板10は、柔軟性のある材質で形成でき、フレキシブル回路基板1に基材として含まれ、フレキシブル回路基板1が曲がったり折れたりするようにすることができる。ベース基板10は、例えば、ポリイミドフィルムであり得る。これとは異なり、ベース基板10は、PETフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム、または絶縁金属箔であってもよい。本発明の一実施形態に係る電子装置1において、ベース基板10はポリイミドフィルムであると説明する。
第1配線パターン15はベース基板10の一面上に形成できる。説明の便宜のために、第1配線パターン15と第1テストパターン40などが配置されるベース基板10上の面を一面とし、第2配線パターン16が配置されるベース基板10の面に他面とする。第1配線パターン15は、図1に示すように、一定の幅と間隔をもって互いに離隔して配置された複数の配線パターンであり得る。
第1配線パターン15は、例えば、銅などの導電性物質を含むことができるが、本発明はこれに限定されるものではない。具体的には、第1配線パターン15は、金、アルミニウムなど、電気伝導性を有する物質からなり得る。
第1配線パターン15は、少なくとも一つのサブパターン15_1、15_2を含むことができる。
第1配線パターン15は、第1接続パッド50にそれぞれ接続され、第1接続パッド50に電気的信号を伝達することができる。具体的には、第1サブパターン15_1は第1サブパッド50_1に接続され、第2サブパターン15_2は第2サブパッド50_2に接続され得る。
また、第1配線パターン15は、第1接続パッド50を介して第1テストパターン40と電気的に接続できる。具体的には、第1サブパターン15_1は、第1サブパッド50_1を介して第1サブテストパターン40_1と電気的に接続でき、第2サブパターン15_2は、第2サブパッド50_2を介して第2サブテストパターン40_2と電気的に接続できる。第1配線パターン15の一端は第1接続パッド50に接続され、第1配線パターンの他端(図示せず)は別のパッドまたは接続端子に接続され得る。
ここで、第1接続パッド50は、例えば、フレキシブル回路基板1に接続される外部装置と連結するためのアウターリードであり、第1配線パターン15の他端に接続される別のパッドは、駆動素子が実装されるインナーリードであり得る。
本発明の一実施形態に係るフレキシブル回路基板1において、プローブスキャニングを用いた短絡/開放テストは、テスト領域25、35上のテストパターン20、40上で行われるので、第1配線パターン15は、露出せずに保護層で覆われていてもよい。第1配線パターン15は、例えば、少なくとも一部が半田レジストで覆われていてもよい。
図1に示すように、第1配線パターン15を構成する第1サブパターン15_1と第2サブパターン15_2は、第3方向d3に延び、第1方向d1に互いに離隔するように配置できるが、本発明はこれに限定されるものではない。すなわち、このような配置は、一つの実施形態に過ぎず、第1サブパターン15_1と第2サブパターン15_2は、それぞれ第1方向d1に延び、第3方向d3に互いに離隔するように配置されてもよい。
第1接続パッド50は、ベース基板10の一面上に形成できる。第1接続パッド50は、第1配線パターン15に接続され、第1配線パターン15の幅が拡張された形状であり得る。
第1接続パッド50は、少なくとも一つのサブパッドを含むことができる。図1に示すように、第1サブパッド50_1と第2サブパッド50_2を含むことができる。第1サブパッド50_1は、第1サブパターン15_1と第1サブテストパターン40_1とを電気的に接続させることができ、第2サブパッド50_2は、第2サブパターン15_2と第2サブテストパターン40_2とを電気的に接続させることができる。
複数の第1接続パッド50は、互いに一定の間隔を置いて離隔して配置され、第1接続パッドグループ51を形成することができる。複数の第1接続パッド50は、例えば、図1に示すように、第2方向d2に並んで配置できる。一方、第2方向d2に並んで配列された第1接続パッド50は、第1方向d1には重畳せず、第3方向d3には少なくとも一部が重畳するように配置できる。
このような配置は、第1配線パターン15と第1テストパターン40がそれぞれ第3方向d3に延びるように配置された場合に、第1接続パッド50の配置に必要な面積を最小化させるための第1接続パッド50の配置の例示であり得るが、本発明はこれに限定されるものではない。
すなわち、第1配線パターン15と第1テストパターン40が第1方向d1に延びるように配置された場合、第1接続パッド50は、第1方向d1には少なくとも一部が重畳し、第3方向d3には重畳しないように配置されてもよい。
第1接続パッド50は、第1配線パターン15と同様に、銅、金、またはこれらの合金など、電気伝導性を有する物質を含むことができる。
第2配線パターン16はベース基板10の他面上に形成できる。すなわち、第2配線パターン16は、第1配線パターン15とベース基板10上の反対面に形成できる。第2配線パターン16は、第1配線パターン15と同様に、ベース基板10の他面上で一定の幅と間隔をもって互いに離隔して配置された複数の配線パターンであり得る。
第2配線パターン16は第2接続パッド30と電気的に接続できる。すなわち、図2に示すように、第2配線パターン16は、ベース基板10の他面上で延び、第2接続パッド30に接続できる。第2配線パターン16は、第2接続パッド30を介して、第2テストパターン20と電気的に接続できる。第2配線パターン16は、第1配線パターン15と同様に、銅、金、アルミニウムなど、電気伝導性を有する物質からなり得る。
第2接続パッド30は、上部パッド36と下部パッド37を含むことができる。上部パッド36は、ベース基板10の一面上に形成される第2テストパターン20に接続され、下部パッド37は、ベース基板10の他面上に形成される第2配線パターン16に接続され得る。
上部パッド36の少なくとも一部は、下部パッド37と垂直に重畳(overlap)することができる。一方、上部パッド36と下部パッド37とはビア41を介して接続できる。第2接続パッド30は、ビア41と垂直に重畳するように配置できる。第2方向d2に互いに離隔して配置される複数の第2接続パッド30毎に、それぞれベース基板10を貫通するビア41が複数の第2接続パッド30とそれぞれ重畳するように配置できる。
ビア41は、ベース基板10を貫通するビアホール45を埋め、上部パッド36と下部パッド37とを電気的に接続させることができる。たとえ、図2にはビアホール45を埋めるビア41が単層で構成されたことが示されているが、ビア41は、ビアホール45の内側壁上に金属箔層が形成された2層以上の多層構造で形成されてもよい。
複数の第2接続パッド30は、ベース基板10の一面上に互いに一定の間隔をおいて隔設され、第2接続パッドグループ31を形成することができる。複数の第2接続パッド30は、例えば、第2方向d2に並んで配置できる。複数の第2接続パッド30は、第1方向d1には重畳せず、第3方向d3には少なくとも一部が重畳するように配置できる。
このような配置は、第2テストパターン20が第3方向d3に延びるように配置された場合に、第2接続パッド30の配置に必要な面積を最小化させるための第2接続パッド30の配置の例示であり得るが、本発明は限定されるものではない。
上述したのと同様に、第2テストパターン20が第1方向d1に延びるように配置された場合に、第2接続パッド30は、配置面積を最適化するために、第1方向d1には少なくとも一部が重畳し、第3方向d3には重畳しないように配置できる。
第2接続パッド30は、第1接続パッド50と同様に、銅、金またはこれらの合金など、電気伝導性を有する物質を含むことができる。
第2接続パッド30は、ベース基板10の他面上の第2配線パターン16を一面上の第2テストパターン20と接続して、ベース基板10の他面の第2配線パターン16に接続された回路素子を第2テストパターン20と電気的に接続させることができる。よって、第2テストパターン20を用いてベース基板10の他面に配置された回路素子または第2配線パターン16の開放/短絡テストを行うことができる。
第1テストパターン40は、ベース基板10の一面上の第1テスト領域35上に延びることができる。第1テストパターン40は、第1接続パッド50と第2接続パッド30との間に延びることができる。
図3は本発明の一実施形態に係るフレキシブル回路基板のテスト領域内のテストパターンの配置を示す図である。
第1テスト領域35内において、第1テストパターン40は、第1テスト領域35の延長方向d1と所定の角度を成して延びることができる。
例えば、第1テストパターン40は、第1テスト領域35の延長方向d1に対して45度乃至135度の角度を成すことができる。図3において、第1テスト領域35は、第1テスト領域35の延長方向d1と45度をなす部分40_1aと、90度をなす部分40_1bに区分できる。
すなわち、本発明の実施形態に係るフレキシブル回路基板1において、第1テスト領域35または第2テスト領域25は、回路素子または配線パターンの開放/短絡テストを行うためにプローブスキャニングが行われる領域であり、第1テスト領域35または第2テスト領域25の延長方向d1は、開放/短絡テストでプローブが進行する方向であり得る。よって、第1または第2テストパターン40、20が第1または第2テスト領域35、25の延長方向d1と所定の角度をなす場合には、第1または第2テストパターン40、20に対して前記角度を成してプローブスキャニングが行われ得る。
このとき、第1または第2テスト領域35、25の延長方向d1と第1または第2テストパターン40、20とがなす角度が45度よりも小さい場合には、プローブと第1または第2テストパターン40、20とが交差する角度が45度より小さいため、開放/短絡テストが正しく行われないことがある。
一方、本発明の幾つかの実施形態において、第1または第2テスト領域35、25の幅wは100μm以上であり得る。すなわち、テスト領域の延長方向(図3のd1)の幅wは100μm以上であり得る。これは、第1または第2テストパターン40、20に対する開放/短絡テストでプローブスキャニングが100μm以上の広いマージンをもって行われることを意味する。
本発明の一実施形態に係るフレキシブル回路基板1において、第1テスト領域35は、第1接続パッド50と第2接続パッド30との間に配置でき、第2テスト領域25は、ベース基板10の端部と第2接続パッド30との間に配置できる。
本発明の他の実施形態として、ベース基板10の端部には、ロール・ツー・ロール工程でベース基板10を巻き取るためのスプロケットホールが設けられ、第2テスト領域25は、スプロケットホール(図示せず)と第2接続パッド30との間に配置され得る。
本発明の一実施形態に係るフレキシブル回路基板1は、ベース基板10上に形成された配線パターン15、16の短絡/開放有無を確認するためのテストパッドを含まない。
よって、別のテストパッドの代わりに、プローブスキャニングテストが行われるベース基板10のテスト領域25、35上に延びたテストパターン20、40が備えられるので、ベース基板10の面積を減少させてフレキシブル回路基板1に有利であり得る。
また、ベース基板10の両面上の配線パターン15、16を電気的に接続するためのテストパターン20、40によって、ベース基板10の両面上の配線パターン15、16のプローブに対するプローブスキャニングテストが同時に行われ得る。
図4は本発明の別の実施形態に係るフレキシブル回路基板の図である。以下、先立っての実施形態と重複する構成は省略し、相違点を中心に説明する。
図4を参照すると、本発明の別の実施形態に係るフレキシブル回路基板2では、第1テスト領域35と第2テスト領域25とが隣接して配置され得る。
先立って図1を用いて説明したフレキシブル回路基板1は、第2テストパターン20がベース基板10の端部に向かった方向、すなわちベース基板10の外側方向に延びたが、これに対し、本実施形態に係るフレキシブル回路基板2は、ベース基板10の内側方向に延びた第2テストパターン20を含むことができる。
第1テストパターン40と第2テストパターンは、第1接続パッド50と第2接続パッド30との間に延びることができる。よって、第1および第2テスト領域35、25も、第1接続パッド50と第2接続パッド30との間に、所定の間隔を置いて互いに離隔して配置できる。
本発明の別の実施形態として、前記第1及び第2テスト領域35、25を一つのテスト領域に統合し、前記統合テスト領域内で前記第1及び第2テストパターン40、20がプローブスキャニング方向に対して交差して配置されることにより、テスト領域の面積が減少することも可能である。
図5は本発明の別の実施形態に係るフレキシブル回路基板の上面図である。
図5を参照すると、本発明の別の実施形態に係るフレキシブル回路基板3は、互いに隣接して配置された第1接続パッド50と第2接続パッド30とを含むことができる。すなわち、複数の第1接続パッドが第2方向d2に配置されて構成された第1接続パッドグループ51と、複数の第2接続パッド30が第2方向d2に配置されて構成された第2接続パッドグループ31とが互いに隣接して配置できる。
図5に示すように、複数の第1接続パッド50を含む第1接続パッドグループ51と、複数の第2接続パッド30を含む第2接続パッドグループ31は、第2方向d2に並んで配置できるが、本発明はこれに限定されるものではない。すなわち、第1テスト領域35と第2テスト領域25との間に第1接続パッドグループ51と第2接続パッドグループ31が配置され、第1および第2接続パッドグループ51、31が第1方向d1に並んで配置されるようにする実施形態もいくらでも可能である。
本発明の別の実施形態として、第1接続パッド50は、第1テストパターン40を備えなくてもよい。この場合、第1テストパターン40に接続された第1配線パターン15から一部の領域を選択して第1テスト領域35として設定し、プローブスキャニングテストを行うことができる。こうなると、第1テストパターン40の領域を減らすことができるため、製品のサイズを減らすという効果がある。
1、2、3 フレキシブル回路基板
10 ベース基板
20、40 テストパターン
30、50 接続パッド
25、35 テスト領域
45 ビア
150 レジスト層
160 保護フィルム

Claims (9)

  1. 一面上にテスト領域が定義されたベース基板、
    前記ベース基板の前記一面上に形成された第1配線パターンとそれぞれ電気的に接続される少なくとも一つの第1接続パッド、
    前記ベース基板の前記一面上に配置され、前記ベース基板の前記一面の反対面である他面に形成された第2配線パターンとそれぞれ電気的に接続される少なくとも一つの第2接続パッド、及び
    前記第2接続パッドから前記テスト領域上に延びたテストパターンを含む、フレキシブル回路基板。
  2. 前記テストパターンが、
    前記第1接続パッドから前記テスト領域上に延びた第1テストパターン、および前記第2接続パッドから前記テスト領域上に延びた第2テストパターンを含む、請求項1に記載のフレキシブル回路基板。
  3. 前記第1テストパターンと前記第2テストパターンが前記テスト領域内で交差して配置される、請求項2に記載のフレキシブル回路基板。
  4. 前記テスト領域は、前記第1テストパターンが配置される第1テスト領域、および前記第2テストパターンが配置される第2テスト領域を含む、請求項2に記載のフレキシブル回路基板。
  5. 前記第1テスト領域または前記第2テスト領域が前記第1接続パッドと前記第2接続パッドとの間に配置される、請求項4に記載のフレキシブル回路基板。
  6. 前記第1テスト領域または前記第2テスト領域がフレキシブル回路基板の端部と前記第1接続パッドまたは前記第2接続パッドとの間に配置される、請求項4に記載のフレキシブル回路基板。
  7. 前記テスト領域が前記第1接続パッドまたは前記第2接続パッドの外側に配置される、請求項1に記載のフレキシブル回路基板。
  8. 前記テストパターンがプローブスキャニング進行方向に対して45度乃至135度をなす、請求項1に記載のフレキシブル回路基板。
  9. 前記第2接続パッドが、前記第2配線パターンと電気的に接続され、前記ベース基板を貫通するビアと垂直に(vertically)オーバーラップする、請求項1に記載のフレキシブル回路基板。
JP2019503656A 2016-08-18 2017-08-17 フレキシブル回路基板 Active JP6918094B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0104709 2016-08-18
KR1020160104709A KR101896224B1 (ko) 2016-08-18 2016-08-18 연성 회로 기판
PCT/KR2017/008991 WO2018034525A1 (ko) 2016-08-18 2017-08-17 연성 회로 기판

Publications (2)

Publication Number Publication Date
JP2019522378A true JP2019522378A (ja) 2019-08-08
JP6918094B2 JP6918094B2 (ja) 2021-08-11

Family

ID=61196861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503656A Active JP6918094B2 (ja) 2016-08-18 2017-08-17 フレキシブル回路基板

Country Status (5)

Country Link
JP (1) JP6918094B2 (ja)
KR (1) KR101896224B1 (ja)
CN (1) CN109644550B (ja)
TW (1) TWI659680B (ja)
WO (1) WO2018034525A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862548B2 (en) 2020-11-30 2024-01-02 Samsung Electronics Co., Ltd. Package substrate film and semiconductor package including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
CN112954888B (zh) 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置
TWI776631B (zh) * 2021-08-09 2022-09-01 頎邦科技股份有限公司 雙面銅之軟性電路板
CN116525547A (zh) * 2022-01-20 2023-08-01 瑞昱半导体股份有限公司 晶粒封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230005A (ja) * 1996-02-22 1997-09-05 Hioki Ee Corp 回路基板検査装置
JPH1167845A (ja) * 1997-08-11 1999-03-09 Oki Electric Ind Co Ltd テープキャリア
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP2013217841A (ja) * 2012-04-11 2013-10-24 Union Arrow Technologies Inc 導電パターン検査装置
US20160197020A1 (en) * 2015-01-02 2016-07-07 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645172B2 (ja) * 2000-10-27 2005-05-11 シャープ株式会社 半導体集積回路装置搭載用基板
JP2006228761A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Tabテープおよびtabテープの製造方法
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
KR101405328B1 (ko) * 2012-11-27 2014-06-10 스템코 주식회사 연성 회로 기판
CN204578898U (zh) * 2015-05-06 2015-08-19 深圳市奔强电路有限公司 印刷电路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230005A (ja) * 1996-02-22 1997-09-05 Hioki Ee Corp 回路基板検査装置
JPH1167845A (ja) * 1997-08-11 1999-03-09 Oki Electric Ind Co Ltd テープキャリア
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP2013217841A (ja) * 2012-04-11 2013-10-24 Union Arrow Technologies Inc 導電パターン検査装置
US20160197020A1 (en) * 2015-01-02 2016-07-07 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862548B2 (en) 2020-11-30 2024-01-02 Samsung Electronics Co., Ltd. Package substrate film and semiconductor package including the same

Also Published As

Publication number Publication date
KR101896224B1 (ko) 2018-09-11
TW201808068A (zh) 2018-03-01
TWI659680B (zh) 2019-05-11
JP6918094B2 (ja) 2021-08-11
KR20180020430A (ko) 2018-02-28
CN109644550A (zh) 2019-04-16
WO2018034525A1 (ko) 2018-02-22
CN109644550B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
JP2019522378A (ja) フレキシブル回路基板
JP7080912B2 (ja) フレキシブルプリント配線板、これを含む電子装置、およびフレキシブルプリント配線板の製造方法
TWI594669B (zh) 用於顯示裝置之電路板以及具有其之顯示裝置
US9728595B2 (en) Display device with power supply in cover type
US10534399B2 (en) Flexible display device
KR20180131120A (ko) 플렉서블 표시 장치
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
KR20170127109A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
KR20170069350A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
KR101112175B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
JP2023073414A (ja) フレキシブル回路基板
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
US8315064B2 (en) Apparatus for detecting pattern alignment error
KR102059477B1 (ko) 연성 회로 기판
KR102680402B1 (ko) 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치
KR101753685B1 (ko) 연성 회로 기판
KR20190074101A (ko) 인쇄회로기판 및 그를 이용한 표시장치
JP4956048B2 (ja) 半導体装置およびその製造方法
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2009194355A (ja) 半導体装置および表示装置
JP2011100771A (ja) プリント配線板
JP2018174236A (ja) 多層回路基板構造
KR20170035822A (ko) 연성 회로 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210720

R150 Certificate of patent or registration of utility model

Ref document number: 6918094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250