JP2019508899A - 垂直ナノ構造を取り囲むターゲット層を配設する方法 - Google Patents

Abstract

基板表面上の垂直ナノ構造を取り囲むターゲット層を配設する方法が、開示される。当該方法は、基板表面から外方向に延びる、側壁面を有する、垂直ナノ構造を配設し、側壁面は、上部分と下部分とを有し、少なくとも、垂直ナノ構造の側壁面に沿っておよび基板表面上に、ターゲット層を配設し、ターゲット層を覆う保護層を配設し、保護層の上部分を除去し、これにより、垂直ナノ構造の側壁面の上部分に沿って、ターゲット層を露出し、その後、保護層に対して選択的に、垂直ナノ構造の側壁面の上部分に沿って、露出したターゲット層を除去し、その後、残存している保護層を除去する、ことを含む。

Description

本開示は、垂直ナノ構造を取り囲むターゲット層を配設する方法に関する。

過去数十年にわたり、ムーアの法則に従った積極的かつ継続的なトランジスタのスケーリングが、常に向上している装置の性能と密度を、提供してきた。進化した（サブ）５ｎｍノードに対して、成長ペースを維持するために、材料選択、装置構造、および回路設計の観点で、いくつかの選択肢を考慮することができる。ＧＡＡ−ＮＷ（Gate-All-Around NanoWire）ＦＥＴ構造（装置の細い本体の周囲を完全に取り囲むゲートを有している）は、横または垂直構造において可能であり、また、より優れたショートチャネル静電気（ＳＣＥ：Short-Channel Electrostatics）制御を可能とする。それは、従来のＦｉｎＦＥＴの究極的なスケーリングの限界およびＣＭＯＳロードマップをさらに支持する最も期待できる候補の一つとして、考えることができる。同時に、ゲートおよびコンタクト配置上の物理的限界、および相互接続配線密集などのキー要因により、従来の２次元（２Ｄ：２−dimensional）配置を用いた、さらなるセルスケーリングも、ますます難問となってきている。

これらの制限のいくつかを克服するために、優れたＳＣＥ特性を示している一方で、垂直ナノ配線（ＶＮＷ）デバイスは、特にうまく配置されているように思われる。しかし、初期プロセス設計の学術的な相互作用が、ＣＭＯＳに対する２Ｄから３Ｄレイアウト構造へ移行についての、技術的および設計の挑戦／機会に対処することを、垂直ナノ配線デバイスは要求している。

垂直ナノワイヤ（ＶＮＷ）デバイスにおいて、ゲート長（Ｌ_gate）が垂直方向に規定されているので、面積の不利益なしに、当該ゲート長は緩和され、最適なショートチャネル効果制御を維持しつつ、当該ゲート長の緩和は次に、ナノワイヤ径のいくばくかの緩和をも可能とする。さらに、Ｌ_gateの緩和は、変動性の最適化とリーク制御のための、重要なノブとなり得、スケーリングされたＳＲＡＭ内での例に対して、特に重要である。

しかしながら、垂直デバイスのフロー、つまりＶＮＷを囲繞する異なる層の厚さの制御は、それが、Ｌ_gate、接合プロファイル（装置の従来の反転モードのため）、およびソース／ドレイン領域を、決定するので、キーとなる。

しかしながら、現在の技術水準の垂直デバイスのフローは、異なる問題に直面している。一方の問題は、ウェットおよびドライエッチングプロセスの両方に対する、垂直デバイスのエッチングレイアウトの依存性に関連する。観測される他方の問題は、垂直ナノ構造を囲繞する層における、不均一な厚さであり、これは、ゲート長、接合プロファイル、およびソース／ドレイン領域を規定するために重要である。

よって、これらの問題を解決する、新しい垂直デバイスのプロセスフローの必要性がある。

本発明の目的は、レイアウトの依存性とは無関係である、垂直ナノ構造を取り囲むターゲット層を形成する方法を提供することであり、当該方法において、形成されるターゲット層は、均一な厚さを有する。ここで、当該均一な厚さは、最後のターゲット層のターゲット厚さである。

上記の目的は、本発明の実施の形態に係る方法により、達成される。

特定のかつ望ましい発明の態様は、添付の独立クレームおよび従属クレームにおいて、規定されている。従属クレームからの特徴は、独立クレームの特徴と結合されてもよく、適宜、他の独立クレームの特徴と結合されてもよく、特許請求の範囲で明確に規定されているようなものだけでない。

第一の態様は、半導体表面上の垂直ナノ構造を取り囲むターゲット層を配設する方法に、関する。当該方法は、基板表面から外方向に延びる、側壁面を有する、垂直ナノ構造を配設し、側壁面は、上部分と下部分とを有し、垂直ナノ構造の側壁面に沿って、および基板表面上に、ターゲット層を配設し、ターゲット層は、基板表面上においてターゲット厚さＴを有し、ターゲット層を覆う保護層を配設し、保護層は、ターゲット層のエッチングレートよりも低い、エッチングレートを有し、保護層の上部分を除去し、これにより、垂直ナノ構造の側壁面の上部分に沿って、ターゲット層を露出し、側壁面の下部分上および保護層によって覆われた基板表面上に、ターゲット層を残し、その後、最大限でも、ターゲット厚さＴに達するまで、露出したターゲット層をエッチングし、その後、残存している保護層を除去する、ことを含む。

本発明の実施の形態によれば、露出したターゲット層をエッチングすることは、垂直ナノ構造の側壁面の上部分に沿って存在する、露出したターゲット層のみをエッチングすることを、含む。

本発明の実施の形態によれば、露出したターゲット層をエッチングすることは、垂直ナノ構造の側壁面の上部分および下部分に沿って存在する、露出したターゲット層をエッチングすることを、含む。

本発明の実施の形態によれば、保護層の上部分を除去すること、または、残存している保護層を除去することは、保護層を等方的にエッチバックすることを、含む。

本発明の実施の形態によれば、等方的にエッチバックすることは、Ｏ_２系化学剤によるエッチングを、含む。

本発明の実施の形態によれば、ターゲット層は、窒化物、アモルファスシリコンまたはポリシリコン、誘電体材料、low-ｋ材料、スペーサ材料、ゲートスタック材料のいずれかを、含む。

本発明の実施の形態によれば、露出したターゲット層をエッチバックすることは、Ｆ系のエッチ化学剤を含む。

本発明の実施の形態によれば、垂直半導体ナノ構造は、共形ライナーを、含む。

本発明の実施の形態によれば、垂直半導体ナノ構造は、垂直半導体デバイスの一部を形成する。

本発明の実施の形態によれば、ターゲット層は、垂直半導体デバイスのゲートスタックの一部を形成する。

本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップを、模式的に表す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップのフローを、模式的に表す。 従来の方法を用いて、二つの垂直ナノ構造間に配置されたターゲット層の、欠点および加工物を示す、走査電子顕微鏡法（ＳＥＭ）画像を、示す。 従来の方法を用いて、二つの垂直ナノ構造間に配置されたターゲット層の、欠点および加工物を示す、走査電子顕微鏡法（ＳＥＭ）画像を、示す。 従来の方法を用いて、二つの垂直ナノ構造間に配置されたターゲット層の、欠点および加工物を示す、走査電子顕微鏡法（ＳＥＭ）画像を、示す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップについての、走査電子顕微鏡法（ＳＥＭ）画像を、示す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップについての、走査電子顕微鏡法（ＳＥＭ）画像を、示す。 本発明の異なる実施の形態に係る、垂直ナノ構造を取り囲むターゲット層を配設する方法の、異なるプロセスステップについての、走査電子顕微鏡法（ＳＥＭ）画像を、示す。

特許請求の範囲内におけるいかなる参照符号も、その範囲を限定するように解釈されてはならない。

異なる図面において、同じ参照符号は、同じまたは類似の構成要素を言及している。

本開示は、開示についての複数の実施の形態の以下の詳細な説明および添付の図面の手段により、さらに明らかとなる。

以下の詳細な説明において、本開示の完全な理解および、具体的な実施の形態における本開示の実用化の方法を提供するために、多くの具体的な詳細が述べられる。しかしながら、本開示は、これらの具体的な詳細なしに、実用化されてもよい、ということが理解される。他の例では、本開示が分かりにくくならないように、周知の方法、手順および技術は、詳細には記述されていない。本開示は、具体的な実施の形態に関して、および特定の図面を参照して、述べられる一方で、当該開示は、それらには限定されない。ここで含められ記述された図面は、概要であり、本開示の範囲を限定していない。また、図面において、いくつかの要素のサイズは、誇張されていることもあり、したがって、説明のための縮小率で描写されたものでない、ことに注意すべきである。

特許請求の範囲内で使用されている、「comprising」の用語は、列挙された手段に限定されるように解釈されてはいけない。当該用語は、他の構成要件またはステップを排除していない。言及されているように、述べられている特徴、整数、ステップ、または構成要素の、存在を特定するように、解釈される必要があるが、一以上の他の特徴、整数、ステップまたは構成要素、またはこれらの群の、存在または追加を排除していない。よって、「手段ＡおよびＢをcomprisingしている装置」という表現の範囲は、構成要素ＡおよびＢのみから構成されて装置に、限定されるべきでない。

「水平」は、基板の主表面に沿うまたは平行な略方向を言及しており、「垂直」は、基板の主表面に対して略直角な方向である。３次元空間における、基板の姿勢とは関係なく、「水平」および「垂直」は、互いに対する略垂直方向として使用される。

以下において、ある実施の形態は、シリコン（Ｓｉ）基板に関して記述されるが、当該実施の形態は、他の半導体基板に対しても、平等にうまく適用されると、理解されるべきである。実施の形態において、「基板」は、たとえば、シリコン、ゲルマニウム（Ｇａ）、またはシリコンゲルマニウム（ＳｉＧａ）基板、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、インジウムリン（ＩｎＰ）などの半導体基板を、含んでもよい。「基板」は、半導体基板部分に加えて、たとえば、ＳｉＯ_２またはＳｉ_３Ｎ_４層などの絶縁層を、含んでいてもよい。よって、基板という用語は、ガラス上シリコン、サファイア上シリコン基板を、含んでもよい。よって、「基板」という用語は、層または関係のある部分の下にある層に対する要素を、一般的に定義するために使用される。また、「基板」は、層が形成される、他のあらゆる基盤であってもよい、たとえばガラスや金属層。したがって、基板は、ブランケットウエハのような、ウエハであってもよく、基盤材料に適用される、層であってもよい、たとえばより下層の上において成長したエピ層でもよい。

ナノ構造について言及されるときはいつでも、これは、高さＨ、幅または径Ｗ、および長さＬにより定義され、少なくとも断面寸法（たとえば、高さまたは／および幅または／および径）が、２０ｎｍ未満、より好ましくは１０ｎｍ未満である、構造として、みなすことができる。アスペクト比（ナノ構造の長さ対幅）は、好ましくは１０より大きく、より好ましくは１００より大きく、さらに好ましくは１０００より大きい。ナノ構造の例となる実施の形態は、ナノシートまたはナノワイヤなどの伸張されたナノ構造であってもよい。ナノ構造に対する例として、しばしば使用される他の用語は、ナノピラー、ナノロッド、ナノカラム、ナノコーンである。さらに、ナノ構造の例となる実施の形態は、ナノシートに類似しているが、より大きな断面寸法を有する、フィン型構造であってもよい。

図１〜９は、本発明の実施の形態に係るプロセスを示している。当該プロセスまたは製造方法は、基板表面１０１から外方向に延びた垂直ナノ構造を含む、基板１００を配設することを含んでいる。図１に示すように、基板１００は、基板表面１０１を有し、垂直ナノ構造１０２は、当該基板表面１０１から延びている。基板は、少なくとも一つの、垂直ナノ構造を含む。よって、基板は、一つより多くの垂直ナノ構造を含んでいてもよく、たとえば、図１における例として示されているように、二つの垂直ナノ構造を含んでいてもよい。図２において、図１の上面図が、円形の側壁面を有するナノ構造（たとえば、ナノワイヤまたはナノチューブ）に対して示され（図２Ａ）、また矩形の側壁面を有するナノ構造（たとえば、ナノシートまたはフィン状構造）に対して示されている（図２Ｂ）。

実施の形態によれば、垂直ナノ構造は、垂直ナノワイヤを含んでいてもよい。垂直ナノワイヤは、目標とされる適用によって決まる当業者が知っている異なる技術により、形成されることができる。たとえば、垂直フィールド効果トランジスタＶＦＥＴなどの垂直ナノワイヤデバイスの適用に対して、デバイス集積は、チャネルファーストまたはチャネルラストのプロセスフローを含む。第一のケースに対して、たとえばダウントップアプローチが、使用される。ここで、垂直ナノワイヤは、ドライエッチングプロセス、除去および清浄を伴う、１９３ｎｍ液浸リソグラフィーの使用により規定される。垂直ナノワイヤ形成のための他の方法は、ボトムアップアプローチである。ここで、ナノワイヤは、高度のパターニングにより規定された酸化物テンプレート上に、選択的に成長する。チャネルラストルートでは、垂直側壁を有する孔は、サンドイッチ堆積を通してエッチングされ、この後、化学的機械研磨（ＣＭＰ）を伴う、選択的エピタキシャル成長（ＳＥＧ）が、当該ホールを充填するために、使用される。置換メタルゲート（ＲＭＧ）スキームによるゲートスタックの規定ができるので、このアプローチは、簡便およびプロセス制御の観点で、とても魅力的であり、モジュールは、ナノワイヤの上部に対するドーピング／シリーズ耐性の最適化からゲートモジュールを切り離すようなデバイス製造にとっての、さらなる選択肢を可能にする

垂直ナノワイヤを形成するためのさらなる他の方法は、金属触媒ナノドットの形成、その後の、金属触媒からのＶＬＳ（Vapour-Liquid-Solid）による垂直ナノワイヤの成長、およびその後の、金属触媒の除去を備える、ＶＬＳ（Vapour-Liquid-Solid）法を含む。

少なくとも一つの垂直ナノ構造は、側壁面を有する。側壁面形状は、たとえば垂直ナノワイヤや垂直ナノチューブに対しては、円形であり、また、たとえばナノシートやフィン状構造に対しては、矩形状である。垂直ナノ構造の上部分１０２Ａと下部分１０２Ｂ、および垂直ナノ構造の側壁面の上部分および下部分が、各々規定されている。

異なるナノ構造間の距離またはスペースは、しばしばピッチＰとして、言及される。適用に依存して、当該ピッチは異なり、また、異なるレイアウトが、垂直ナノ構造に対して可能である。たとえばＦＥＴ適用に対しては、小さいピッチ（たとえば、ターゲットとされる技術ノードに依存して、１００ｎｍ以下）が、要求される。他方、たとえばシングルフォトンソース適用に対しては、より大きなピッチ（１マイクロより大きい）が使用される。

本発明の実施の形態に係る、基板上の垂直ナノ構造を取り囲むターゲット層を配設する方法の利点は、レイアウトとは関係なく、そうでなければ、異なる垂直ナノ構造間におけるピッチとは関係なく、均一なターゲット層が形成されることであり、これは、基板表面に沿って均一な厚さを有することを意味する。均一な厚さにより、ターゲット層の厚さの変動が小さいことを意味し、このことは、ターゲット層を堆積するために使用される堆積技術の仕様により規定される、均一性を有することを意味している。たとえば、原子層堆積（ＡＬＤ）を用いて堆積される層は、優れた均一性および共形性を有することが、知られている。

本発明の実施の形態に係る、基板上の垂直ナノ構造を取り囲むターゲット層を配設する方法の利点は、最初のターゲット層が、まず形成され、本発明の実施の形態に係る方法を実施のち、最後のターゲット層が形成され、基板表面に沿って垂直ナノ構造間において存する最後のターゲット層の厚さは、最初のターゲット層の最初の厚さと同じである、という点にある。

実施の形態によれば、垂直ナノ構造は、垂直半導体ナノ構造である。垂直半導体ナノ構造は、たとえば、Ｓｉ、ＳｉＧｅ，ＩＩＩ−Ｖ材料、または当業者にとって周知である他の半導体などの、半導体材料を含んでいてよい。

垂直半導体ナノ構造は、たとえば、チャネル領域、ドープまたはドープされないソース／ドレイン領域などの、一つ以上の領域を含んでいてもよい。

少なくとも一つの垂直ナノ構造は、基板表面から、外側に延びている又は突出している。このことは、垂直ナノ構造は、基板表面により囲まれている、ということを意味する。

図３に示すように、ターゲット層１０３（形成されるターゲット層（as-formed target laye）とも称される）は、垂直ナノ構造１０２上および基板表面１０１上に、より具体的には、垂直ナノ構造１０２の側壁面に沿って、基板表面１０１上に、設けられる。より正確には、ターゲット層１０３は、基板表面上（すなわち、垂直ナノ構造の脇）のターゲット層の形成される厚さ（as-formed thickness）Ｔが、基板表面に沿って均一となるように、設けられる。基板表面上の形成されるターゲット層（as-formed target layer）の厚さは、本発明の実施の形態に係る方法のすべてのステップが実施された後の、最後のターゲット層の最後の厚さＴを規定している。よって、最後の厚さは、形成されるターゲット層（as-formed target layer）の最初の厚さＴと、同じである。最後のターゲット層１０３Ｂ，１０３Ｃは、基板表面上の垂直ナノ構造１０２の脇に存する形成されるターゲット層（as-formed target layer）１０３の部分であり、ナノ構造の側壁に沿って存する形成されるターゲット層（as-formed target layer）１０３の部分ではないので、側壁面の方向における、幾分かの不均一性は受け入れられる。しかしながら、好ましくは、垂直ナノ構造および基板表面に沿って、均一な厚さおよび共形を有するように、ターゲット層は設けられる。たとえば、垂直ナノ構造間における密ピッチに対して、ターゲット層１０３の厚さの優れた制御が、垂直ナノ構造間において必要とされる。したがって、原子層堆積（ＡＬＤ）のような、共形堆積技術が好まれる。より緩和されたピッチに対しては、ターゲット層は、パターン化された構造に沿って共形であることは、必要でない。しかし、少なくとも、垂直ナノ構造間における基板表面に沿ったターゲット層のその部分は、均一な厚さを持つべきである。

ターゲット層（形成されるターゲット層、as-formed target layer）１０３が設けられた後、保護層１０４が、形成されるターゲット層（as-formed target layer）１０３を覆うように、配設される。垂直ナノ構造１０２の材料に依存して、異なる保護層１０４が選択される。実施の形態では、保護層は、レジスト材料を含んでいてもよい。このことは、たとえば、エッチング化学剤のようなプロセスパラメータ、レジストに対する堆積パラメータは、周知であるので、Ｓｉ含有垂直ナノ構造（これは、酸化ライナーをさらに含んでいてもよい）にとって、利点である。他の実施の形態によれば、保護層は、酸化物を含んでいてもよい。この場合には、酸化ライナーが必要でないので、ＩＩＩ−Ｖ含有垂直ナノ構造にとって、酸化物を含むことは利点となる。また、別の実施の形態によれば、保護層は、スピンオングラス（ＳＯＧ）またはスピンオンカーボン（ＳＯＣ）のような、スピンコーティング材料を含んでいてもよい。

実施の形態によれば、保護層１０４のエッチングレートは、好ましくは、ターゲット層のエッチングレートよりも小さい。

保護層１０４を設けた後、当該保護層１０４の上部分を除去することにより、垂直ナノ構造１０２の側壁面の上部分１０２Ａに沿って、ターゲット層１０３（露出ターゲット層１０３Ａとも称される）が露出され、垂直ナノ構造１０２の側壁面の下部分１０２Ｂに沿って、保護層１０３は、非露出となり（よって、保護層１０４により覆われており）、さらに、取り囲んでいる基板表面１０１上のターゲット層１０３は、非露出となる（よって、保護層１０４により覆われている）。図６，７に示すように、ターゲット層１０３の非露出部分は、非露出ターゲット層１０３Ｂ，１０３Ｃと称される。

本発明の実施の形態によれば、保護層１０４の上部分の除去には、保護層１０４の上部分のエッチングを含む。たとえば、Ｏ_２系のエッチング化学剤が、レジスト材料を含む保護層１０４を等方的にエッチバックするために、用いられる。

実施の形態によれば、保護層１０４の上部分の除去は、保護層の所定の厚さを有する上部分の除去を、含む。当該厚さは、以下に続く除去ステップ（すなわち、ターゲット層の上部分の除去）における、保護層に対する可能な選択性に基づいて、決定される。

保護層１０４の上部分の除去後、露出ターゲット層１０３Ｂは、エッチングされる。露出ターゲット層１０３は、到達されるターゲット層の最後の厚さである厚さＴまで、エッチングされてもよい。よって、ターゲット層は、保護層１０４に向かって、エッチングされる。結果として、ターゲット層の底部分１０３Ｂ，１０３Ｃのみが、残存する。ターゲット層および保護層に含まれる材料に依存して、当業者にとって周知である、特定のエッチング化学剤が使用される。

ＳｉＮを含むターゲット層が形成され、保護層がレジスト材料を含む、例として、ＳｉＮ層の上部分は、ＳＦ６などのＦ系化学剤またはＮＦ３系化学剤を用いて、レジストに対して選択的に除去されてもよい。

露出ターゲット層１０Ｂをエッチングすることは、最後のターゲット層の最後の厚さまたは高さが、保護層で覆われていない領域内に設定される、という効果を有する。図６は、ターゲット層１０３Ａの上部分が除去され、これによりターゲット層の部分を含む最後のターゲット層を規定している、可能性のある実施の形態を示す。ターゲット層の上記部分は、基板表面に沿って、および、垂直ナノ構造１０２Ｂの側壁面の下部分に沿ってなお存在しているターゲット層の下部分に沿って、均一である。図７は、非露出ターゲット層１０３Ｂのさらなる部分、より具体的には、垂直ナノ構造の側壁面の下部分に沿ってなお存在するターゲット層の部分、が除去される、他の可能性のある実施の形態を示す。当該さらなる部分は、保護層と垂直ナノ構造との間に存する、非露出ターゲット層の部分である。これは、基板表面に沿って均一に存する、形成されるターゲット層（as-formed target layer）のその部分のみを含む、最後のターゲット層１０３Ｃをもたらす。

露出ターゲット層をエッチングした後、残存している保護層１０４が除去され、これにより、本発明の異なる代替の実施の形態として図８および図９に示されるように、垂直ナノ構造間において均一な厚さを有する、最後のターゲット層１０３Ｂ，１０３Ｃを、もたらす。

実験結果
垂直デバイスのフローにおいて、Ｌ_gate、接合プロファイル（デバイスの従来の反転モードタイプに対する）、およびＳ／Ｄ領域を決定するので、ナノワイヤ（ＮＷ）ピラーを取り囲む異なる層の厚さの制御は、キーとなる。図１１Ａ−１１Ｃは、化学的機械研磨（ＣＭＰ）による堆積および平坦化処理の後、酸化物または窒化物などの（図１１Ａ）、ウエハ上のＮＷピラー間をエッチバックするときに遭遇する、いくつかの課題を例示している。ウェット（図１１Ｂ）およびドライエッチング（図１１Ｃ）プロセスの両方に対する、かなりのエッチングレイアウト依存性が、観測され、これは、ピラーを囲う、明確に定められた厚さの層を有する、ピラーの実現を阻害している。このことは、図１１Ｃに示すように、ＮＷピラーの側壁での厚さの変動と同様、図１１Ｂに示すように、ＮＷピラー間における厚さプロファイルの不規則性において、観測されうる。これらの問題を克服するために、本発明の実施の形態に係る他のアプローチは、ターゲット層を提供している、そうでないなら、図１０に図式的に例示した、（ターゲット）層を（部分的に）エッチバックするためのものである。ウエハ上の至る所で、使用されるマスクセットレイアウトとは無関係に、ピラー周りで得られるターゲット層の厚さが、本質的に、堆積される厚さとなることを、保障する。このスキームは、次のステップ（図１０）の本発明の実施の形態に係る例に従ったものを、含む。

１）垂直ＮＷピラー（トップ上のハードマスクの有無にかかわらず）から出発し、薄い酸化物ライナーおよび窒化物層が、ウエハ上に配置される。

２）当該ウエハ上に、２４８ｎｍのリソグラフィレジストが、コーティングされる。

３）当該レジストは、Ｏ_２系のプラズマを用いて、等方的にエッチバックされ、ピラー間の領域において、目標とされるレジスト厚さｔ_{target,resist}で停止し、次のエッチングステップにおけるレジストに対するエッチング選択性により決定される、ｔ_{target,resist}を有する。

４）レジストにより覆われていない領域における窒化物層（３０，３１）を、エッチバックするために、（Ｆ系化学剤を用いて）等方性のエッチングが実施され、最後の高さまたは厚さが、設定される。

５）Ｏ_２／Ｎ_２系のストリップにより、レジストを除去し、最後に、６）酸化物ライナーの露出部分が、短い、希釈ＨＦ（ｄＨＦ）またはsiconi／ｄＨＦプロセスにより、除去される。

このプロセススキームの異なる段階での、走査電子顕微鏡法（ＳＥＭ）画像の例が、図１２−１４に示されている。図１２は、レジストコーティング後のＳＥＭ画像を示す。図１４は、窒化物エッチング（ターゲット層の上部分の除去）後のＳＥＭ画像を示し、図１５は、レジストの除去（すなわち、残存している保護層の除去）後の、２つのＮＷピラーのズームのＳＥＭ画像を示す。これにより、ＮＷピラーの間において、均一な厚さを有し、いかなる不規則または厚さの変動のない、ＳｉＮが形成される。

Claims (10)

1. 基板表面から外方向に延びる、上部分と下部分とを有する側壁面を有する、垂直ナノ構造を配設し、
   前記垂直ナノ構造の前記側壁面に沿って、および前記基板表面上に、前記基板表面上においてターゲット厚さＴを有するターゲット層を配設し、
   前記ターゲット層を覆う、前記ターゲット層のエッチングレートよりも低い、エッチングレートを有する保護層を配設し、
   前記保護層の上部分を除去し、これにより、前記垂直ナノ構造の前記側壁面の前記上部分に沿って、前記ターゲット層を露出し、その後、
   最大限でも、前記ターゲット厚さＴに達するまで、露出したターゲット層をエッチングし、その後、
   残存している保護層を除去する、
   基板表面上の垂直ナノ構造を取り囲むターゲット層を配設する方法。
2. 前記露出したターゲット層をエッチングすることは、
   前記垂直ナノ構造の前記側壁面の前記上部分に沿って存在する、前記露出したターゲット層のみをエッチングすることを、含む、
   請求項１に記載の方法。
3. 前記露出したターゲット層をエッチングすることは、
   前記垂直ナノ構造の前記側壁面の前記上部分および前記下部分に沿って存在する、前記露出したターゲット層をエッチングすることを、含む、
   請求項１に記載の方法。
4. 前記保護層の上部分を除去すること、または、前記残存している保護層を除去することは、
   前記保護層を等方的にエッチバックすることを、含む、
   請求項１乃至３の何れか一つに記載の方法。
5. 等方的にエッチバックすることは、
   Ｏ_２系化学剤によるエッチングを、含む、
   請求項４に記載の方法。
6. 前記ターゲット層は、
   窒化物、アモルファスシリコンまたはポリシリコン、誘電体材料、low-ｋ材料、スペーサ材料、ゲートスタック材料のいずれかを、含む、
   請求項１乃至５の何れか一つに記載の方法。
7. 前記露出したターゲット層をエッチバックすることは、
   Ｆ系のエッチ化学剤を含む、
   請求項１乃至６の何れか一つに記載の方法。
8. 前記垂直半導体ナノ構造は、
   共形ライナーを、含む、
   請求項１乃至７の何れか一つに記載の方法。
9. 前記垂直半導体ナノ構造は、
   垂直半導体デバイスの一部を形成する、
   請求項１乃至８の何れか一つに記載の方法。
10. 前記ターゲット層は、
    前記垂直半導体デバイスのゲートスタックの一部を形成する、
    請求項９に記載の方法。

Images