JP2019213120A

JP2019213120A - Video acquisition device and endoscope

Info

Publication number: JP2019213120A
Application number: JP2018109615A
Authority: JP
Inventors: 雅人大澤; Masahito Osawa
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2018-06-07
Filing date: 2018-06-07
Publication date: 2019-12-12

Abstract

To provide a video acquisition device and an endoscope that can achieve both a further reduction in transmission cable diameter and high-speed signal transmission.SOLUTION: A video acquisition device includes a first buffer 26, a pre-emphasis amplifier 27 that outputs a third video signal that has been amplified while transmitting only a frequency component higher than a predetermined frequency in a second video signal input from the first buffer 26, and a second buffer 28 that outputs a fourth video signal obtained by amplifying the third video signal input from the pre-emphasis amplifier 27 to the input terminal of a transmission cable 3, and the DC impedance at the output terminal of the pre-emphasis amplifier 27 is higher than the DC impedance of a first impedance element 53.SELECTED DRAWING: Figure 3

Description

本発明は、伝送ケーブルを用いて映像信号を送信側から受信側へ送信する映像取得装置および内視鏡に関する。 The present invention relates to a video acquisition device and an endoscope that transmit a video signal from a transmission side to a reception side using a transmission cable.

従来、内視鏡システムでは、伝送ケーブルを用いて被検体の挿入部の先端部に設けられた撮像装置によって生成されたパルス状の映像信号をプロセッサへの伝送を行っている（特許文献１参照）。 2. Description of the Related Art Conventionally, in an endoscope system, a pulsed video signal generated by an imaging device provided at the distal end of an insertion portion of a subject is transmitted to a processor using a transmission cable (see Patent Document 1). ).

特許第５５９６８８８号公報Japanese Patent No. 5596888

ところで、内視鏡システムにおいては、患者負担の軽減のため、伝送ケーブルのさらなる細径化が望まれている。しかしながら、伝送ケーブルの細径化を図った場合、細いケーブルほどパルス状の映像信号の波形がなまってしまい、高速な信号伝送を行うことができないという問題点があった。 By the way, in an endoscope system, in order to reduce a patient burden, further diameter reduction of a transmission cable is desired. However, when the diameter of the transmission cable is reduced, the thinner the cable, the more the waveform of the pulsed video signal is distorted, and there is a problem that high-speed signal transmission cannot be performed.

本開示は、上記に鑑みてなされたものであって、さらなる伝送ケーブルの細径化と高速な信号伝送との両立を図ることができる映像取得装置および内視鏡を提供することを目的とする。 The present disclosure has been made in view of the above, and an object of the present disclosure is to provide a video acquisition device and an endoscope that can achieve both a further reduction in the diameter of a transmission cable and high-speed signal transmission. .

上述した課題を解決し、目的を達成するために、本開示に係る映像取得装置は、映像信号を送信する送信部と、第１の特性インピーダンスを有し、前記映像信号を伝送する伝送ケーブルと、前記伝送ケーブルを伝送された前記映像信号を受信する受信部と、を備え、前記送信部は、外部から入力された第１の映像信号に対して増幅を行ったローインピーダンスの第２の映像信号として出力する第１のバッファと、前記第１のバッファから入力された前記第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を出力するプリエンファシスアンプと、前記プリエンファシスアンプから入力された前記第３の映像信号に対して増幅を行った第４の映像信号を前記伝送ケーブルの入力端子へ出力する第２のバッファと、を有し、前記受信部は、前記伝送ケーブルの基端側に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行うインピーダンス素子と、を有し、前記プリエンファシスアンプの出力端子における直流インピーダンスは、前記第１のインピーダンス素子の直流インピーダンスよりも高い。 In order to solve the above-described problems and achieve the object, a video acquisition device according to the present disclosure includes a transmission unit that transmits a video signal, a transmission cable that has a first characteristic impedance and transmits the video signal, A receiving unit that receives the video signal transmitted through the transmission cable, and the transmitting unit amplifies the first video signal input from the outside, and outputs a second image with low impedance A first buffer that outputs as a signal, and a third video signal that is amplified while transmitting only a frequency component that is higher than a predetermined frequency in the second video signal that is input from the first buffer. And a fourth video signal obtained by amplifying the third video signal input from the pre-emphasis amplifier is output to the input terminal of the transmission cable. 2, and the receiver includes an impedance element connected to a proximal end side of the transmission cable and configured to match the first characteristic impedance of the transmission cable, The DC impedance at the output terminal of the emphasis amplifier is higher than the DC impedance of the first impedance element.

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、一端側が前記伝送ケーブルの先端側に接続され、他端側が前記第２のバッファの出力端に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行う第２のインピーダンス素子を有する。 Further, in the video acquisition device according to the present disclosure, in the above disclosure, the transmission unit has one end side connected to a distal end side of the transmission cable and the other end side connected to an output end of the second buffer. A second impedance element for matching with the first characteristic impedance.

また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、一端側が前記第１のバッファの出力端子に接続され、他端側が前記第２のバッファの入力端子に接続される。 In the video acquisition device according to the present disclosure, in the above disclosure, the pre-emphasis amplifier has one end connected to the output terminal of the first buffer and the other end connected to the input terminal of the second buffer. .

また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、ハイパスフィルタである。 Further, in the video acquisition device according to the present disclosure, in the above disclosure, the pre-emphasis amplifier is a high-pass filter.

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、所定の値を有する基準レベル信号と前記第４の映像信号とを交互に前記伝送ケーブルへ出力し、前記受信部は、前記基準レベル信号の値と前記第４の映像信号の値の差分をデジタル信号に変換するＡ／Ｄ変換部を有する。 Further, in the video acquisition device according to the present disclosure, in the above disclosure, the transmission unit alternately outputs a reference level signal having a predetermined value and the fourth video signal to the transmission cable, and the reception unit And an A / D converter for converting a difference between the value of the reference level signal and the value of the fourth video signal into a digital signal.

また、本開示に係る映像取得装置は、上記開示において、前記第２のバッファは、フィードフォード型のアンプである。 In the video acquisition device according to the present disclosure, in the above disclosure, the second buffer is a feedford type amplifier.

また、本開示に係る映像取得装置は、上記開示において、前記第２のバッファは、第１導電型のトランジスタを有し、前記第１導電型のトランジスタは、ゲート端子に前記第３の映像信号が入力され、ドレイン端子が電源電圧に接続され、ソース端子が前記伝送ケーブルに接続される。 In the video acquisition device according to the present disclosure, in the above disclosure, the second buffer includes a first conductivity type transistor, and the first conductivity type transistor has a gate terminal connected to the third video signal. Is input, the drain terminal is connected to the power supply voltage, and the source terminal is connected to the transmission cable.

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記プリエンファシスアンプに接続され、前記第１導電型のトランジスタの閾値ばらつきをキャンセルする電圧を供給するバイアス回路をさらに有する。 Further, in the above disclosure, the video acquisition device according to the present disclosure further includes a bias circuit that is connected to the pre-emphasis amplifier and that supplies a voltage that cancels a threshold variation of the first conductivity type transistor. .

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記バイアス回路へ電流を供給する定電流源をさらに有する。 In the above disclosure, the video acquisition device according to the present disclosure further includes a constant current source that supplies current to the bias circuit.

また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、カットオフ周波数が前記伝送ケーブルのカットオフ周波数以上である。 Further, in the video acquisition device according to the present disclosure, in the above disclosure, the pre-emphasis amplifier has a cutoff frequency equal to or higher than a cutoff frequency of the transmission cable.

また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、フィードバックネットワークを有するフィードバックアンプと、前記フィードバックネットワーク内に設けられ、前記フィードバックアンプの周波数依存性を有するインピーダンス素子群と、を含む。 Further, the video acquisition device according to the present disclosure is the above disclosure, wherein the pre-emphasis amplifier includes a feedback amplifier having a feedback network, and an impedance element group provided in the feedback network and having a frequency dependency of the feedback amplifier; ,including.

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、光を受光することによって前記第１の映像信号を生成する撮像素子をさらに有する。 In the above disclosure, the video acquisition device according to the present disclosure further includes an imaging element that generates the first video signal by receiving light.

また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記撮像素子および前記第１のバッファが配置されてなる第１チップと、前記プリエンファシスアンプおよび前記第２のバッファが配置されてなる第２チップと、をさらに有し、前記第１チップは、前記第２チップに積層されてなる。 Further, in the video acquisition device according to the present disclosure, in the above disclosure, the transmission unit includes a first chip in which the imaging element and the first buffer are arranged, the pre-emphasis amplifier, and the second buffer. A second chip arranged, and the first chip is stacked on the second chip.

また、本開示に係る内視鏡は、上記開示の映像取得装置と、被検体に挿入可能な挿入部と、前記映像信号に対して画像処理を行う制御装置に接続されるコネクタ部と、を備え、前記送信部は、前記挿入部の先端部に配置されてなり、前記受信部は、前記コネクタ部に配置されてなる。 In addition, an endoscope according to the present disclosure includes the above-described video acquisition device, an insertion unit that can be inserted into a subject, and a connector unit that is connected to a control device that performs image processing on the video signal. The transmitting unit is arranged at a distal end portion of the insertion unit, and the receiving unit is arranged in the connector unit.

本開示によれば、さらなる伝送ケーブルの細径化と高速な信号伝送との両立を図ることができるという効果を奏する。 According to the present disclosure, there is an effect that it is possible to further reduce the diameter of the transmission cable and achieve high-speed signal transmission.

図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。FIG. 1 is a schematic diagram schematically illustrating the overall configuration of the endoscope system according to the first embodiment of the present disclosure. 図２は、本開示の実施の形態１に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 2 is a block diagram illustrating a functional configuration of a main part of the endoscope system according to the first embodiment of the present disclosure. 図３は、本開示の実施の形態１に係るプリエンファシスアンプの構成を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration of the pre-emphasis amplifier according to the first embodiment of the present disclosure. 図４は、本開示の実施の形態１に係る撮像部が送信する第４の映像信号を表すタイミングチャートである。FIG. 4 is a timing chart illustrating a fourth video signal transmitted by the imaging unit according to Embodiment 1 of the present disclosure. 図５は、比較例のプリエンファシスアンプを備える回路図を模式的に示す図である。FIG. 5 is a diagram schematically illustrating a circuit diagram including a pre-emphasis amplifier according to a comparative example. 図６は、本開示の実施の形態１に係るプリエンファシスアンプの効果を模式的に示す図である。FIG. 6 is a diagram schematically illustrating the effect of the pre-emphasis amplifier according to the first embodiment of the present disclosure. 図７は、本開示の実施の形態１に係る撮像部が送信する映像信号の時間変化を示す図である。FIG. 7 is a diagram illustrating a time change of the video signal transmitted by the imaging unit according to Embodiment 1 of the present disclosure. 図８は、本開示の実施の形態２に係る撮像装置の要部を含む回路図である。FIG. 8 is a circuit diagram including a main part of the imaging apparatus according to Embodiment 2 of the present disclosure. 図９は、本開示の実施の形態２の変形例に係る撮像装置の要部を含む回路図である。FIG. 9 is a circuit diagram including a main part of an imaging apparatus according to a modification of the second embodiment of the present disclosure. 図１０は、本開示の実施の形態３に係る撮像装置の要部を含む回路図である。FIG. 10 is a circuit diagram including a main part of the imaging apparatus according to the third embodiment of the present disclosure.

以下、本開示を実施するための形態（以下、「実施の形態」という）として、被検体内に挿入される挿入部の先端部に撮像装置を有する内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本開示が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間において、互いの寸法や比率が異なる部分が含まれている。 Hereinafter, as an embodiment for implementing the present disclosure (hereinafter referred to as “embodiment”), an endoscope system including an endoscope having an imaging device at a distal end portion of an insertion portion to be inserted into a subject. explain. Further, the present disclosure is not limited by the embodiment. Further, in the description of the drawings, the same portions will be described with the same reference numerals. Furthermore, the drawings are schematic, and it should be noted that the relationship between the thickness and width of each member, the ratio of each member, and the like are different from the actual ones. Moreover, the part from which a mutual dimension and ratio differ between drawings is contained.

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６と、表示装置７と、光源装置８と、を備える。 (Embodiment 1)
[Configuration of endoscope system]
FIG. 1 is a schematic diagram schematically illustrating the overall configuration of the endoscope system according to the first embodiment of the present disclosure. An endoscope system 1 shown in FIG. 1 includes an endoscope 2, a transmission cable 3, a connector unit 5, a processor 6, a display device 7, and a light source device 8.

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端部１０１側に、被検体の体内を撮像して映像信号を生成する撮像装置２０が設けられている。さらに、内視鏡２は、挿入部１００の基端部１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像装置２０が撮像した体内画像の映像信号は、例えば数ｍの長さを有する伝送ケーブル３を経由してコネクタ部５に出力される。なお、実施の形態１では、撮像装置２０が映像取得装置の送信部として機能する。 The endoscope 2 images the inside of the subject by inserting the insertion portion 100 that is a part of the transmission cable 3 into the body cavity of the subject, and outputs an imaging signal to the processor 6. In addition, the endoscope 2 is one end side of the transmission cable 3 and is used to image the inside of the subject and generate a video signal on the distal end 101 side of the insertion portion 100 inserted into the body cavity of the subject. A device 20 is provided. Furthermore, the endoscope 2 is provided with an operation unit 4 on the proximal end 102 side of the insertion unit 100 for receiving various operations on the endoscope 2. The video signal of the in-vivo image captured by the imaging device 20 is output to the connector unit 5 via the transmission cable 3 having a length of, for example, several meters. In the first embodiment, the imaging device 20 functions as a transmission unit of the video acquisition device.

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２とプロセッサ６および光源装置８とを接続する。また、伝送ケーブル３は、撮像装置２０が生成した撮像信号をコネクタ部５へ伝送する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。また、伝送ケーブル３は、第１のインダンスを有する。具体的には、伝送ケーブル３は、例えば５０Ωの特性インピーダンスを有する。 The transmission cable 3 connects the endoscope 2 and the connector unit 5, and connects the endoscope 2, the processor 6, and the light source device 8. Further, the transmission cable 3 transmits the imaging signal generated by the imaging device 20 to the connector unit 5. The transmission cable 3 is configured using a cable, an optical fiber, or the like. Further, the transmission cable 3 has a first inductance. Specifically, the transmission cable 3 has a characteristic impedance of 50Ω, for example.

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する映像信号に所定の信号処理を施してプロセッサ６へ出力する。なお、実施の形態１では、コネクタ部５が映像取得装置の受信部として機能する。 The connector unit 5 is connected to the endoscope 2, the processor 6, and the light source device 8, performs predetermined signal processing on the video signal output from the connected endoscope 2, and outputs the video signal to the processor 6. In the first embodiment, the connector unit 5 functions as a receiving unit of the video acquisition device.

プロセッサ６は、コネクタ部５から入力された映像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。 The processor 6 performs predetermined image processing on the video signal input from the connector unit 5 and outputs the image signal to the display device 7. Further, the processor 6 controls the entire endoscope system 1 in an integrated manner. For example, the processor 6 performs control to switch the illumination light emitted from the light source device 8 or switch the imaging mode of the endoscope 2.

表示装置７は、プロセッサ６が画像処理を施した映像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。 The display device 7 displays an image corresponding to the video signal subjected to image processing by the processor 6. The display device 7 displays various information related to the endoscope system 1. The display device 7 is configured using a display panel such as liquid crystal or organic EL (Electro Luminescence).

光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端部１０１側から被検体（被写体）に向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light Emitting Diode）等を用いて構成される。なお、本実施の形態では、光源装置８に同時方式の照明方式が採用されるが、面順次方式の照明方式であってもよい。
〔内視鏡システムの要部〕
次に、内視鏡システム１の要部の機能について説明する。図２は、内視鏡システム１の要部の機能構成を示すブロック図である。 The light source device 8 irradiates illumination light from the distal end portion 101 side of the insertion portion 100 of the endoscope 2 toward the subject (subject) via the connector portion 5 and the transmission cable 3. The light source device 8 is configured using a white LED (Light Emitting Diode) that emits white light. In the present embodiment, the simultaneous illumination method is adopted for the light source device 8, but a frame sequential illumination method may be used.
[Main parts of the endoscope system]
Next, functions of main parts of the endoscope system 1 will be described. FIG. 2 is a block diagram illustrating a functional configuration of a main part of the endoscope system 1.

〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。
図２に示す内視鏡２は、撮像装置２０と、伝送ケーブル３と、コネクタ部５と、を備える。 [Configuration of endoscope]
First, the configuration of the endoscope 2 will be described.
The endoscope 2 illustrated in FIG. 2 includes an imaging device 20, a transmission cable 3, and a connector unit 5.

撮像装置２０は、第１チップ２１と、第２チップ２２と、を有する。第１チップ２１および第２チップ２２は、相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第１チップ２１および第２チップ２２は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように積層して配置したりしてもよい。 The imaging device 20 includes a first chip 21 and a second chip 22. The first chip 21 and the second chip 22 are bonded to each other, and the chips are connected by pads disposed on the peripheral edge of the chip or vias penetrating between the chips. The first chip 21 and the second chip 22 are not limited to be arranged so that both main surfaces thereof are parallel to each other, but may be arranged side by side or may be arranged side by side with respect to one main surface. Alternatively, the main surfaces may be stacked so that the main surfaces thereof are vertical.

第１チップ２１は、受光部２３と、読み出し部２４と、第１のバッファ２６と、タイミング生成部２５と、を有する。 The first chip 21 includes a light receiving unit 23, a reading unit 24, a first buffer 26, and a timing generation unit 25.

受光部２３は、図示しない光学系が集光した被写体像を受光することによって光電変換を行い、この光電変換によって第１の映像信号（画像信号）を生成する。受光部２３は、受光量に応じた第１の映像信号を生成する複数の画像が行列方向に二次元マトリクス状に配置されてなる。受光部２３は、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサを用いて構成される。 The light receiving unit 23 performs photoelectric conversion by receiving a subject image collected by an optical system (not shown), and generates a first video signal (image signal) by the photoelectric conversion. The light receiving unit 23 includes a plurality of images for generating a first video signal corresponding to the amount of received light arranged in a two-dimensional matrix in the matrix direction. The light receiving unit 23 is configured using an image sensor such as a charge coupled device (CCD) or a complementary metal oxide semiconductor (CMOS).

読み出し部２４は、タイミング生成部２５の制御のもと、受光部２３によって光電変換によって生成された第１の映像信号を列毎に順次読み出すことによって第１のバッファ２６へ出力する。読み出し部２４は、水平走査回路および垂直走査回路等を用いて構成される。 Under the control of the timing generation unit 25, the reading unit 24 sequentially reads the first video signal generated by the photoelectric conversion by the light receiving unit 23 for each column and outputs the first video signal to the first buffer 26. The reading unit 24 is configured using a horizontal scanning circuit, a vertical scanning circuit, and the like.

タイミング生成部２５は、伝送ケーブル３から入力された基準クロック信号および同期信号に基づいて、読み出し部２４を駆動するための駆動信号を生成し、この駆動信号を読み出し部２４へ出力する。タイミング生成部２５は、タイミングジェネレータ等を用いて構成される。 The timing generation unit 25 generates a drive signal for driving the reading unit 24 based on the reference clock signal and the synchronization signal input from the transmission cable 3, and outputs the drive signal to the reading unit 24. The timing generation unit 25 is configured using a timing generator or the like.

第１のバッファ２６は、読み出し部２４から入力された第１の映像信号を低インピーダンス（Low Impedance）の第２の映像信号として第２チップ２２へ出力する。第１のバッファ２６は、増幅アンプ、例えばフィードフォード型のアンプ等を用いて構成される。 The first buffer 26 outputs the first video signal input from the reading unit 24 to the second chip 22 as a second video signal having a low impedance (Low Impedance). The first buffer 26 is configured using an amplification amplifier, such as a Feedford type amplifier.

第２チップ２２は、プリエンファシスアンプ２７と、第２のバッファ２８と、第１のインピーダンス素子２９と、を有する。 The second chip 22 includes a pre-emphasis amplifier 27, a second buffer 28, and a first impedance element 29.

プリエンファシスアンプ２７は、一端側が第１のバッファ２６の出力端子に接続され、他端側が第２のバッファの入力端子に接続される。プリエンファシスアンプ２７は、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力する。なお、プリエンファシスアンプ２７の詳細な構成は、後述する。 The pre-emphasis amplifier 27 has one end connected to the output terminal of the first buffer 26 and the other end connected to the input terminal of the second buffer. The pre-emphasis amplifier 27 transmits, to the second buffer, a third video signal that has been amplified while transmitting only a frequency component higher than a predetermined frequency among the second video signal input from the first buffer 26. To 28. The detailed configuration of the pre-emphasis amplifier 27 will be described later.

第２のバッファ２８は、プリエンファシスアンプ２７から入力された第３の映像信号の増幅を行った第４の映像信号を伝送ケーブル３（信号線３４）へ出力する。第２のバッファ２８は、出力アンプ等を用いて構成される。 The second buffer 28 outputs the fourth video signal obtained by amplifying the third video signal input from the pre-emphasis amplifier 27 to the transmission cable 3 (signal line 34). The second buffer 28 is configured using an output amplifier or the like.

第１のインピーダンス素子２９は、一端側が第２のバッファ２８の出力端と接続され、他端側が伝送ケーブル３の入力端に接続される。第１のインピーダンス素子２９は、伝送ケーブル３の信号線３４の第１のインピーダンスとの整合を行う抵抗値を有する。例えば、第１のインピーダンス素子２９は、抵抗値が５０Ωである。 The first impedance element 29 has one end connected to the output end of the second buffer 28 and the other end connected to the input end of the transmission cable 3. The first impedance element 29 has a resistance value for matching with the first impedance of the signal line 34 of the transmission cable 3. For example, the first impedance element 29 has a resistance value of 50Ω.

〔伝送ケーブルの構成〕
次に、伝送ケーブル３について説明する。
伝送ケーブル３は、複数の信号線および図示しないライトガイドを用いて構成される。具体的には、伝送ケーブル３は、少なくとも電源電圧ＶＤＤを伝送する信号線３１と、基準クロック信号を伝送する信号線３２と、同期信号を伝送する信号線３３と、映像信号を伝送する信号線３４と、を有する。なお、実施の形態１では、伝送ケーブル３が伝送路として機能する。また、信号線３４は、例えば特性インピーダンスが５０Ωに設定される。 [Configuration of transmission cable]
Next, the transmission cable 3 will be described.
The transmission cable 3 is configured using a plurality of signal lines and a light guide (not shown). Specifically, the transmission cable 3 includes at least a signal line 31 that transmits a power supply voltage VDD, a signal line 32 that transmits a reference clock signal, a signal line 33 that transmits a synchronization signal, and a signal line that transmits a video signal. 34. In the first embodiment, the transmission cable 3 functions as a transmission path. The signal line 34 is set to have a characteristic impedance of 50Ω, for example.

〔コネクタ部の構成〕
次に、コネクタ部５の構成について説明する。
コネクタ部５は、Ａ／Ｄ変換部５１と、アナログ・フロント・エンド部５２（以下、「ＡＦＥ部５２」という）と、第２のインピーダンス素子５３と、を有する。 [Configuration of connector section]
Next, the configuration of the connector unit 5 will be described.
The connector unit 5 includes an A / D conversion unit 51, an analog front end unit 52 (hereinafter referred to as “AFE unit 52”), and a second impedance element 53.

Ａ／Ｄ変換部５１は、伝送ケーブル３から伝送された映像信号に対してＡ／Ｄ変換を行ってＡＦＥ部５２へ出力する。 The A / D converter 51 performs A / D conversion on the video signal transmitted from the transmission cable 3 and outputs the result to the AFE unit 52.

ＡＦＥ部５２は、Ａ／Ｄ変換部５１から入力されたデジタルの映像信号に対してノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。ＡＦＥ部５２は、例えばＦＰＧＡ（Field Programmable Gate Array）等を用いて構成される。 The AFE unit 52 performs predetermined signal processing such as noise removal on the digital video signal input from the A / D conversion unit 51 and outputs the result to the processor 6. The AFE unit 52 is configured using, for example, an FPGA (Field Programmable Gate Array).

第２のインピーダンス素子５３は、一端側が伝送ケーブル３の信号線３４の出力端とＡ／Ｄ変換部５１との間に接続され他端側がグランドＧＮＤに接続される。第２のインピーダンス素子５３は、伝送ケーブル３の信号線３４の特性インピーダンスとインピーダンス整合を行う。また、第２のインピーダンス素子５３は、例えば抵抗値が５０Ωに設定される。 The second impedance element 53 has one end connected between the output end of the signal line 34 of the transmission cable 3 and the A / D converter 51 and the other end connected to the ground GND. The second impedance element 53 performs impedance matching with the characteristic impedance of the signal line 34 of the transmission cable 3. The second impedance element 53 is set to have a resistance value of 50Ω, for example.

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、電源６１と、クロック生成部６２と、同期信号生成部６３と、画像処理部６４と、制御部６５と、を備える。 [Processor configuration]
Next, the configuration of the processor 6 will be described.
The processor 6 includes a power supply 61, a clock generation unit 62, a synchronization signal generation unit 63, an image processing unit 64, and a control unit 65.

電源６１は、外部から入力された電力に基づいて、グランドＧＮＤを基準とした電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤを伝送ケーブル３の信号線３１の中心線を経由させて撮像装置２０へ出力するとともに、プロセッサ６を構成する各部へ出力する。コネクタ部５およびプロセッサ６側のグランドＧＮＤは、信号線３１のシールド線を経由して撮像装置２０側のグランドＧＮＤに接続される。 The power supply 61 generates a power supply voltage VDD with reference to the ground GND based on the power input from the outside, and passes the generated power supply voltage VDD through the center line of the signal line 31 of the transmission cable 3 to the imaging device. 20 and output to each part of the processor 6. The ground GND on the connector unit 5 and the processor 6 side is connected to the ground GND on the imaging device 20 side via the shield line of the signal line 31.

クロック生成部６２は、内視鏡システム１の各部の動作の基準となるクロック信号ＣＬＫを生成し、このクロック信号ＣＬＫを伝送ケーブル３の信号線３３を経由させて撮像装置２０へ出力する。また、クロック生成部６２は、クロック信号ＣＬＫを同期信号生成部６３および制御部６５の各々へ出力する。クロック生成部６２は、クロック・モジュールを用いて構成される。 The clock generation unit 62 generates a clock signal CLK that is a reference for the operation of each unit of the endoscope system 1, and outputs the clock signal CLK to the imaging device 20 via the signal line 33 of the transmission cable 3. In addition, the clock generation unit 62 outputs the clock signal CLK to each of the synchronization signal generation unit 63 and the control unit 65. The clock generation unit 62 is configured using a clock module.

同期信号生成部６３は、クロック生成部６２から入力されたクロック信号に基づいて、垂直同期信号、水平同期信号および撮像装置２０を制御するための制御信号を含む同期信号ＳＹＮＣを生成し、この同期信号ＳＹＮＣを伝送ケーブル３の信号線３２を経由して撮像装置２０へ出力する。 The synchronization signal generation unit 63 generates a synchronization signal SYNC including a vertical synchronization signal, a horizontal synchronization signal, and a control signal for controlling the imaging device 20 based on the clock signal input from the clock generation unit 62, and this synchronization The signal SYNC is output to the imaging device 20 via the signal line 32 of the transmission cable 3.

画像処理部６４は、コネクタ部５のＡＦＥ部５２から入力された映像信号に対して、所定の画像処理を行って表示装置７へ出力する。ここで、所定の画像処理としては、例えばホワイトバランス調整処理およびデモザイキング処理等である。画像処理部６４は、ＧＰＵ（Graphics Processing Unit）等を用いて構成される。 The image processing unit 64 performs predetermined image processing on the video signal input from the AFE unit 52 of the connector unit 5 and outputs the video signal to the display device 7. Here, the predetermined image processing includes, for example, white balance adjustment processing and demosaicing processing. The image processing unit 64 is configured using a GPU (Graphics Processing Unit) or the like.

制御部６５は、内視鏡システム１の各部を統括的に制御する。制御部６５は、ＣＰＵ（Central Processing Unit）等を用いて構成される。 The control unit 65 comprehensively controls each unit of the endoscope system 1. The control unit 65 is configured using a CPU (Central Processing Unit) or the like.

〔プリエンファシスアンプの構成〕
次に、上述したプリエンファシスアンプ２７の構成について説明する。図３は、プリエンファシスアンプ２７の構成を示す回路図である。 [Configuration of pre-emphasis amplifier]
Next, the configuration of the pre-emphasis amplifier 27 described above will be described. FIG. 3 is a circuit diagram showing a configuration of the pre-emphasis amplifier 27.

図３に示すように、プリエンファシスアンプ２７は、コンデンサ２７１と、抵抗２７２と、を有するハイパスフィルタによって構成される。プリエンファシスアンプ２７は、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過した第３の映像信号を第２のバッファ２８へ出力する。 As shown in FIG. 3, the pre-emphasis amplifier 27 is configured by a high-pass filter having a capacitor 271 and a resistor 272. The pre-emphasis amplifier 27 outputs to the second buffer 28 a third video signal that transmits only a frequency component higher than a predetermined frequency in the second video signal input from the first buffer 26.

コンデンサ２７１は、一端側が第１のバッファ２６の出力端子に接続され、他端側が第２のバッファ２８の入力端子に接続される。コンデンサ２７１は、例えばキャパシタ容量値が０．８ｐＦに設定される。 The capacitor 271 has one end connected to the output terminal of the first buffer 26 and the other end connected to the input terminal of the second buffer 28. For example, the capacitor 271 has a capacitor capacitance value set to 0.8 pF.

抵抗２７２は、一端側がコンデンサ２７１と第２のバッファ２８との間に接続され、他端側が外部から入力される基準電圧ＶＲＥＦが伝送される信号線に接続される。抵抗２７２は、例えば抵抗値が１０ｋΩに設定される。 One end of the resistor 272 is connected between the capacitor 271 and the second buffer 28, and the other end is connected to a signal line through which a reference voltage VREF input from the outside is transmitted. The resistance value of the resistor 272 is set to 10 kΩ, for example.

このように構成されたプリエンファシスアンプ２７の出力端子における直流インピーダンスは、第２のインピーダンス素子５３の直流インピーダンスより高い（抵抗２７２（１０ｋΩ））＞第２のインピーダンス素子５３（（５０Ω））。 The DC impedance at the output terminal of the pre-emphasis amplifier 27 configured as described above is higher than the DC impedance of the second impedance element 53 (resistance 272 (10 kΩ))> second impedance element 53 ((50Ω)).

〔撮像装置２０の伝送方法〕
次に、撮像装置２０が伝送ケーブル３を経由してコネクタ部５へ映像信号を伝送する伝送方法について説明する。図４は、第４の映像信号を表すタイミングチャートである。図４において、縦軸が電圧を示し、横軸が時間を示す。図４において、折れ線ＤＬが第４の映像信号を示す。 [Transmission Method of Imaging Device 20]
Next, a transmission method in which the imaging device 20 transmits a video signal to the connector unit 5 via the transmission cable 3 will be described. FIG. 4 is a timing chart showing the fourth video signal. In FIG. 4, the vertical axis represents voltage, and the horizontal axis represents time. In FIG. 4, the broken line DL indicates the fourth video signal.

図４に示すように、映像取得装置の送信部として機能する撮像装置２０は、タイミング生成部２５の制御のもと、第４の映像信号を伝送ケーブル３の信号線３４へ出力する。第４の映像信号は、所定の値を有する基準レベル信号ＶＲＥＦ＿Ｂと映像レベル信号Ｄ［ｉ］（ｉは任意の整数）とを周期１／ｆ０で交互に出力する。映像レベル信号Ｄ［ｉ］は、受光部２３を構成するピクセルの受光量に対応した電圧信号であり、ピクセルの受光量がゼロの場合は基準レベル信号ＶＲＥＦ＿Ｂとの差分がゼロになる電圧、ピクセルの受光量が飽和レベルに達した場合には基準レベル信号ＶＲＥＦ＿Ｂとの差分がＤｓａｔになる電圧を出力する。映像取得装置の受信部として機能するＡ／Ｄ変換部５１は、基準レベル信号ＶＲＥＦ＿Ｂの値と映像レベルの値Ｄ［ｉ］との差分ΔＤ［ｉ］に対してＡ／Ｄ変換を行うことによってアナログの第４の映像信号をデジタル信号の第４の映像信号に変換することによってＡＦＥ部５２へ出力する。 As illustrated in FIG. 4, the imaging device 20 that functions as a transmission unit of the video acquisition device outputs a fourth video signal to the signal line 34 of the transmission cable 3 under the control of the timing generation unit 25. The fourth video signal alternately outputs a reference level signal VREF_B having a predetermined value and a video level signal D [i] (i is an arbitrary integer) with a period of 1 / f0. The video level signal D [i] is a voltage signal corresponding to the amount of light received by the pixels constituting the light receiving unit 23. When the amount of light received by the pixel is zero, the voltage at which the difference from the reference level signal VREF_B is zero, the pixel When the received light amount reaches the saturation level, a voltage at which the difference from the reference level signal VREF_B becomes Dsat is output. The A / D converter 51 functioning as a receiver of the video acquisition device performs A / D conversion on the difference ΔD [i] between the value of the reference level signal VREF_B and the video level value D [i]. The analog fourth video signal is converted into a digital fourth video signal and output to the AFE unit 52.

〔プリエンファシスアンプの面積ついて〕
次に、上述したプリエンファシスアンプ２７と、第２のバッファ２８の出力端と伝送ケーブル３の入力端との間に別のプリエンファシスアンプを配置した比較例との効果の違いについて説明する。 [About pre-emphasis amplifier area]
Next, the difference in effect between the above-described pre-emphasis amplifier 27 and the comparative example in which another pre-emphasis amplifier is arranged between the output end of the second buffer 28 and the input end of the transmission cable 3 will be described.

〔比較例〕
まず、比較例の構成について説明する。図５は、比較例のプリエンファシスアンプを備える回路図を模式的に示す図である。図５に示す第２チップ１０００に設けられたプリエンファシスアンプ１００１は、第２のバッファ２８の出力端と伝送ケーブル３の信号線３４の入力端との間に配置される。プリエンファシスアンプ１００１は、抵抗２９およびコンデンサ１００２が直列に配置されることによって、ＲＣハイパスフィルタを構成する。伝送ケーブル３は、上述したように特性インピーダンスが５０Ωである。このため、所望のハイパスカット周波数を実現するためには、コンデンサ１００２に大きな容量が必要である。この結果、比較例のプリエンファシスアンプ１００１は、チップ面積が増大する。 [Comparative example]
First, the configuration of the comparative example will be described. FIG. 5 is a diagram schematically illustrating a circuit diagram including a pre-emphasis amplifier according to a comparative example. The pre-emphasis amplifier 1001 provided in the second chip 1000 illustrated in FIG. 5 is disposed between the output end of the second buffer 28 and the input end of the signal line 34 of the transmission cable 3. The pre-emphasis amplifier 1001 constitutes an RC high-pass filter by arranging the resistor 29 and the capacitor 1002 in series. The transmission cable 3 has a characteristic impedance of 50Ω as described above. For this reason, in order to realize a desired high-pass cut frequency, the capacitor 1002 needs a large capacity. As a result, the pre-emphasis amplifier 1001 of the comparative example increases the chip area.

例えば、比較例のプリエンファシスアンプ１００１では、５０Ωの抵抗２９を用いて２０ＭＨｚのハイパスフィルタを実現する場合、以下の式（１）により、コンデンサ１００２の容量が１５９ｐＦである。
ｆ＝１／（２πｒ）＝１／（２πＲＣ）・・・（１） For example, in the pre-emphasis amplifier 1001 of the comparative example, when a 20 MHz high-pass filter is realized using the 50Ω resistor 29, the capacitance of the capacitor 1002 is 159 pF according to the following equation (1).
f = 1 / (2πr) = 1 / (2πRC) (1)

１ｐＦの容量をダブルポリキャパシタで実現する場合（ＣＭＯＳＯＡアンプ回路実務設定の基礎ｐｐ５８を参照）、必要なシリコンの面積は、１１６０μｍ^２である。このため、比較例のプリエンファシスアンプ１００１では、容量が１５９ｐＦのコンデンサ１００２をダブルポリキャパシタで実現する場合、√１５９×１１６０＝４２９μｍ×４２９μｍの面積が必要となる。 When a 1 pF capacitance is realized by a double polycapacitor (see CMOS OA amplifier circuit practical setting basis pp58), the required silicon area is 1160 μm ² . Therefore, in the pre-emphasis amplifier 1001 of the comparative example, when the capacitor 1002 having a capacitance of 159 pF is realized by a double poly capacitor, an area of √159 × 1160 = 429 μm × 429 μm is required.

これに対して、上述したプリエンファシスアンプ２７のコンデンサ２７１および抵抗２７２によって構成されたハイパスフィルは、インピーダンス整合を考慮する必要がない。このため、抵抗２７２の抵抗値を１０ｋΩおよびコンデンサ２７１の容量を０．８ｐＦで２０ＭＨｚのハイパスフィルタを実現することができる。ウェル抵抗は、３５００Ω／１μｍ程度の大きさである（ＣＭＯＳＯＡアンプ回路実務設定の基礎ｐｐ６２を参照）。このため、１０ｋΩの抵抗値を実現する場合、必要なシリコンの面積が１μｍ×１．５μｍ程度（幅０．５μｍ、長さ１μｍの抵抗３本で１０．５ｋΩ）となる。また、０．８ｐＦの容量のコンデンサ２７１を実現する場合、シリコンの面積は、√０．８×１１６０＝３１．６μｍ×３１μｍである。 On the other hand, the high pass fill constituted by the capacitor 271 and the resistor 272 of the pre-emphasis amplifier 27 described above does not need to consider impedance matching. For this reason, a 20 MHz high-pass filter with a resistance value of the resistor 272 of 10 kΩ and a capacitance of the capacitor 271 of 0.8 pF can be realized. The well resistance is about 3500 Ω / 1 μm (refer to CMOS OA amplifier circuit practical setting basis pp62). Therefore, when a resistance value of 10 kΩ is realized, the required silicon area is about 1 μm × 1.5 μm (10.5 kΩ with three resistors having a width of 0.5 μm and a length of 1 μm). When the capacitor 271 having a capacity of 0.8 pF is realized, the area of silicon is √0.8 × 1160 = 31.6 μm × 31 μm.

このように、プリエンファシスアンプ２７の面積と上述した比較例の面積と比べた場合、圧倒的に小さな面積で実現することができる。 Thus, when compared with the area of the pre-emphasis amplifier 27 and the area of the comparative example described above, it can be realized with an overwhelmingly small area.

〔プリエンファシスアンプによる効果〕
次に、上述したプリエンファシスアンプ２７による効果について説明する。図６は、プリエンファシスアンプ２７の効果を模式的に示す図である。図６において、図６の（ａ），（ｂ），（ｃ）において、横軸が周波数（Ｈｚ）を示し、縦軸がゲイン（ｄｂ）を示す。また、図６の（ａ）がケーブルのゲインと周波数特性の関係を示し、図６の（ｂ）がプリエンファシスアンプ２７のハイパスフィルタの特性を示し、図６の（ｃ）がプリエンファシスアンプ２７と細いケーブルの組み合わせ場合のゲインと周波数特性の関係を示す。また、図６の（ａ）の折れ線Ｌ１が細いケーブルのゲインと周波数特性の関係を示し、折れ線Ｌ２が太いケーブルのゲインと周波数特性の関係を示す。また、図６の（ｂ）の折れ線Ｌ３がプリエンファシスアンプ２７のハイパスフィルタの特性を示し、図６の（ｃ）の折れ線Ｌ４がプリエンファシスアンプ２７と細いケーブルの組み合わせ場合のゲインと周波数特性の関係を示す。 [Effects of pre-emphasis amplifier]
Next, effects of the pre-emphasis amplifier 27 described above will be described. FIG. 6 is a diagram schematically showing the effect of the pre-emphasis amplifier 27. In FIG. 6, in FIGS. 6A, 6 </ b> B, and 6 </ b> C, the horizontal axis indicates the frequency (Hz) and the vertical axis indicates the gain (db). 6A shows the relationship between the cable gain and the frequency characteristic, FIG. 6B shows the high-pass filter characteristic of the pre-emphasis amplifier 27, and FIG. 6C shows the pre-emphasis amplifier 27. The relationship between the gain and frequency characteristics in the case of a combination of a thin cable and a cable. Further, a broken line L1 in FIG. 6A indicates the relationship between the gain and frequency characteristics of a thin cable, and a broken line L2 indicates the relationship between the gain and frequency characteristics of a thick cable. 6B shows the characteristics of the high-pass filter of the pre-emphasis amplifier 27, and the broken line L4 of FIG. 6C shows the gain and frequency characteristics when the pre-emphasis amplifier 27 and a thin cable are combined. Show the relationship.

図６の（ａ）の折れ線Ｌ１および折れ線Ｌ２に示すように、細いケーブル（例えば上述した信号線３４）は、一次カットオフ周波数が周波数ｆ１であり、従来技術で用いた太いケーブルは、一次カットオフ周波数が周波数ｆ２（ｆ１＜ｆ２）である。また、図６の（ｂ）の折れ線Ｌ３に示すように、プリエンファシスアンプ２７のハイパスフィルタの特性は、一次カットオフ周波数が周波数ｆ３となるように設定されている（ｆ１＜ｆ２＜ｆ３）。 As shown by the broken line L1 and the broken line L2 in FIG. 6A, the thin cable (for example, the signal line 34 described above) has a primary cut-off frequency of the frequency f1, and the thick cable used in the prior art has a primary cut. The off frequency is the frequency f2 (f1 <f2). Further, as indicated by a broken line L3 in FIG. 6B, the characteristics of the high-pass filter of the pre-emphasis amplifier 27 are set so that the primary cutoff frequency becomes the frequency f3 (f1 <f2 <f3).

図６の（ｃ）の折れ線Ｌ４に示すように、伝達特性は、細いケーブル（例えば上述した信号線３４）とプリエンファシスアンプ２７を組み合わせることによって、細いケーブル単体の伝達特性と比べて高い周波数成分の信号伝達を行うことができる。即ち、撮像装置２０は、第１のバッファ２６と第２のバッファ２８との間にプリエンファシスアンプ２７を設けることによって、プリエンファシスアンプ２７のハイパスフィルタの特性によって、ＤＣゲインが０倍となる。しかしながら、撮像装置２０から送信する映像信号（第４の映像信号）は、上述した図４のように基準レベル信号ＶＲＥＦの値と映像信号の値の差分がその振幅を意味する、周波数ｆ０のパルス波（交流信号）なので、問題とならない。周波数ｆ１と周波数ｆ３は、理論上ｆ１＜ｆ０＜ｆ３となるように設計されることが望ましい。しかしながら、周波数ｆ１と周波数ｆ３は、設計上の諸制約により、ｆ１＜ｆ０＜２×ｆ３程度の周波数範囲となるように、設計パラメータが設定されていても構わない。 As shown by the broken line L4 in FIG. 6C, the transmission characteristic has a higher frequency component than the transmission characteristic of a single thin cable by combining a thin cable (for example, the signal line 34 described above) and the pre-emphasis amplifier 27. Can be transmitted. That is, in the imaging apparatus 20, the pre-emphasis amplifier 27 is provided between the first buffer 26 and the second buffer 28, so that the DC gain becomes 0 times due to the characteristics of the high-pass filter of the pre-emphasis amplifier 27. However, the video signal (fourth video signal) transmitted from the imaging device 20 is a pulse having a frequency f0 in which the difference between the value of the reference level signal VREF and the value of the video signal means the amplitude as shown in FIG. Since it is a wave (AC signal), it does not matter. It is desirable that the frequencies f1 and f3 are theoretically designed so that f1 <f0 <f3. However, the design parameters may be set so that the frequency f1 and the frequency f3 are in a frequency range of about f1 <f0 <2 × f3 due to various design restrictions.

図７は、撮像装置２０が送信する映像信号の時間変化を示す図である。図７の（ａ），（ｂ）において、横軸が時間（ｓ）を示し、縦軸が電圧（Ｖ）を示す。また、図７において、図７の（ａ）が送信側の映像信号の時間変化を示し、図７の（ｂ）が受信側の映像信号の時間変化を示す。図７において、曲線Ｌ１０が従来の映像信号の時間変化を示し、曲線Ｌ１１が撮像装置２０によって出力される映像信号の時間変化を示す。 FIG. 7 is a diagram illustrating a time change of the video signal transmitted by the imaging device 20. 7A and 7B, the horizontal axis indicates time (s), and the vertical axis indicates voltage (V). In FIG. 7, (a) of FIG. 7 shows the time change of the video signal on the transmission side, and (b) of FIG. 7 shows the time change of the video signal on the reception side. In FIG. 7, a curve L10 indicates a time change of the conventional video signal, and a curve L11 indicates a time change of the video signal output by the imaging device 20.

図７の（ａ）の曲線Ｌ１０に示すように、従来技術では、映像信号をパルス状の信号として送信している。これに対して、図７の（ａ）の曲線Ｌ１１に示すように、撮像装置２０は、プリエンファシスアンプ２７によって高周波成分を増幅した状態の映像信号（第４の映像信号）を送信する。 As shown by a curve L10 in FIG. 7A, in the prior art, a video signal is transmitted as a pulse signal. On the other hand, the imaging device 20 transmits a video signal (fourth video signal) in a state where the high-frequency component is amplified by the pre-emphasis amplifier 27 as indicated by a curve L11 in FIG.

図７の（ｂ）の曲線Ｌ１３に示すように、従来技術では、伝送ケーブル３（信号線３４）のローパス特性によって、Ａ／Ｄ変換部５１（受信側）が受信した際の映像信号の高周波成分が減衰するため、映像信号がなまった波形となる。 As shown by a curve L13 in FIG. 7B, in the prior art, the high frequency of the video signal when the A / D conversion unit 51 (reception side) receives the signal due to the low-pass characteristic of the transmission cable 3 (signal line 34). Since the component attenuates, the video signal has a distorted waveform.

これに対して、図７の（ｂ）の曲線Ｌ１２に示すように、撮像装置２０は、プリエンファシスアンプ２７によって高周波成分を増幅するので、伝送ケーブル３（信号線３４）のローパス特性によって、Ａ／Ｄ変換部５１（受信側）が受信した際の映像信号が理想的な矩形波状となる。即ち、撮像装置２０は、第２チップ２２のチップ面積の増大を抑えつつ、細いケーブルであっても、高品質のアナログ信号の映像信号をＡ／Ｄ変換部５１へ送信することができる。第４の映像信号の周波数ｆ０は、ｆ１＜ｆ０＜ｆ３の条件で最も高い効果が得られるが、少なくともｆ１＜ｆ０であれば、本開示の効果を得ることは可能である。 On the other hand, as indicated by a curve L12 in FIG. 7B, the imaging device 20 amplifies the high frequency component by the pre-emphasis amplifier 27, and therefore, the low-pass characteristic of the transmission cable 3 (signal line 34) causes the A The video signal received by the / D converter 51 (receiving side) has an ideal rectangular wave shape. That is, the imaging device 20 can transmit a high-quality analog video signal to the A / D converter 51 even with a thin cable while suppressing an increase in the chip area of the second chip 22. The highest effect can be obtained with the frequency f0 of the fourth video signal under the condition of f1 <f0 <f3. However, if at least f1 <f0, the effect of the present disclosure can be obtained.

以上説明した実施の形態１によれば、第１のバッファ２６と第２のバッファ２８との間にプリエンファシスアンプ２７を配置したので、所望の時定数を有するハイパスフィルタを構成するコンデンサ２７１に対する抵抗２７２の割合を従来よりも大きくできるため、第１チップ２１および第２チップ２２のチップ面積の増大を招くことなく、高速な信号伝送を実現することができる。 According to the first embodiment described above, since the pre-emphasis amplifier 27 is arranged between the first buffer 26 and the second buffer 28, the resistance to the capacitor 271 constituting the high-pass filter having a desired time constant. Since the ratio of 272 can be made larger than before, high-speed signal transmission can be realized without increasing the chip area of the first chip 21 and the second chip 22.

また、実施の形態１によれば、撮像装置２０が伝送ケーブル３の信号線３４の第１の特性インピーダンスとの整合を行うための第１のインピーダンス素子２９を有するので、精度よく映像信号をコネクタ部５へ送信することができる。 Further, according to the first embodiment, since the imaging device 20 has the first impedance element 29 for matching with the first characteristic impedance of the signal line 34 of the transmission cable 3, the video signal is accurately connected to the connector. Can be transmitted to the unit 5.

また、実施の形態１によれば、説明を単純化するために第２のバッファ２８の出力インピーダンスが０であり、第１のインピーダンス素子２９の抵抗値が５０Ωであるものとして説明を行ってきたが、これに限定されることはない。実際の第２のバッファ２８の出力インピーダンスは、数Ωから二十数Ω程度であることが普通であり、その場合には、第２のバッファ２８の出力インピーダンスと第１のインピーダンス素子２９の抵抗値との和が約５０Ωであることが重要である。即ち、第１のインピーダンス素子２９は、インピーダンス整合という目的のために配置されている限り、必ずしも５０Ωに限定されることはなく、伝送ケーブル３の特性インピーダンス以下の任意の値を取りうる可能性がある。実施の形態１において、第１のインピーダンス素子２９は、抵抗器として存在するものとして説明してきたが、第２のバッファ２８の出力端子から伝送ケーブル３までのチップ内配線に同等の役割を担わせることも可能であるし、必要に応じて適宜省略することもできる。 Further, according to the first embodiment, the description has been made assuming that the output impedance of the second buffer 28 is 0 and the resistance value of the first impedance element 29 is 50Ω in order to simplify the description. However, it is not limited to this. The actual output impedance of the second buffer 28 is usually about several Ω to twenty and several tens Ω. In this case, the output impedance of the second buffer 28 and the resistance of the first impedance element 29 are used. It is important that the sum with the value is about 50Ω. In other words, as long as the first impedance element 29 is arranged for the purpose of impedance matching, the first impedance element 29 is not necessarily limited to 50Ω, and may have an arbitrary value less than the characteristic impedance of the transmission cable 3. is there. In the first embodiment, the first impedance element 29 has been described as existing as a resistor. However, the in-chip wiring from the output terminal of the second buffer 28 to the transmission cable 3 plays an equivalent role. It can also be omitted as appropriate.

（実施の形態２）
次に、本開示の実施の形態２について説明する。実施の形態２は、上述した実施の形態１に係る撮像装置２０と構成が異なり、第２のバッファの閾値ばらつきをキャンセルするバイアス回路と、バイアス回路に電流を供給する定電流源と、さらに備える。以下においては、実施の形態２に係る撮像部の構成について説明する。なお、上述した実施の形態１に係る撮像装置２０と同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 2)
Next, a second embodiment of the present disclosure will be described. The second embodiment is different in configuration from the imaging device 20 according to the first embodiment described above, and further includes a bias circuit that cancels the threshold variation of the second buffer, and a constant current source that supplies current to the bias circuit. . In the following, the configuration of the imaging unit according to Embodiment 2 will be described. In addition, the same code | symbol is attached | subjected to the structure same as the imaging device 20 which concerns on Embodiment 1 mentioned above, and detailed description is abbreviate | omitted.

〔撮像装置の構成〕
図８は、実施の形態２に係る撮像装置の要部を含む回路図である。図８に示す撮像装置２０ａは、第１のバッファ２６ａと、プリエンファシスアンプ２７と、第２のバッファ２８ａと、バイアス回路３０と、定電流源３１と、を備える。 [Configuration of imaging device]
FIG. 8 is a circuit diagram including a main part of the imaging apparatus according to the second embodiment. The imaging device 20a illustrated in FIG. 8 includes a first buffer 26a, a pre-emphasis amplifier 27, a second buffer 28a, a bias circuit 30, and a constant current source 31.

第１のバッファ２６ａは、上述した図２の読み出し部２４から入力された第１の映像信号を低インピーダンスの第２の映像信号として増幅することによってプリエンファシスアンプ２７へ出力する。第１のバッファ２６ａは、ソースフォロアによって構成される。具体的には、第１のバッファ２６ａは、ＰＭＯＳ（第２導電型）のトランジスタ２６１を有し、ゲート端子に第１の映像信号が入力され、ソース端子がプリエンファシスアンプ２７に接続され、ドレイン端子がグランドＧＮＤに接続される。 The first buffer 26a amplifies the first video signal input from the above-described readout unit 24 of FIG. 2 as a low-impedance second video signal, and outputs the amplified signal to the pre-emphasis amplifier 27. The first buffer 26a is configured by a source follower. Specifically, the first buffer 26 a includes a PMOS (second conductivity type) transistor 261, the first video signal is input to the gate terminal, the source terminal is connected to the pre-emphasis amplifier 27, and the drain A terminal is connected to the ground GND.

第２のバッファ２８ａは、プリエンファシスアンプ２７から入力された第３の映像信号の増幅を行った第４の映像信号を、第１のインピーダンス素子２９を経由させて伝送ケーブル３の信号線３４へ出力する。第２のバッファ２８ａは、フィードフォードワード型のアンプを用いて構成される。具体的には、第２のバッファ２８ａは、ＮＭＯＳトランジスタ２８１（第１導電型のトランジスタ）を有する。ＮＭＯＳトランジスタ２８１は、ゲート端子にプリエンファシスアンプ２７から入力された第３の映像信号が入力され、ソース端子が第１のインピーダンス素子２９を経由して伝送ケーブル３の信号線３４と接続され、ドレイン端子が電源電圧ＶＤＤと接続される。 The second buffer 28 a sends the fourth video signal obtained by amplifying the third video signal input from the pre-emphasis amplifier 27 to the signal line 34 of the transmission cable 3 via the first impedance element 29. Output. The second buffer 28a is configured using a Feedford word type amplifier. Specifically, the second buffer 28a includes an NMOS transistor 281 (first conductivity type transistor). In the NMOS transistor 281, the third video signal input from the pre-emphasis amplifier 27 is input to the gate terminal, the source terminal is connected to the signal line 34 of the transmission cable 3 via the first impedance element 29, and the drain The terminal is connected to the power supply voltage VDD.

バイアス回路３０は、プリエンファシスアンプ２７に基準電圧ＶＲＥＦを供給する。具体的には、バイアス回路３０は、プリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給する。より具体的には、バイアス回路３０は、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする基準電圧ＶＲＥＦをプリエンファシスアンプ２７へ供給する。バイアス回路３０は、カレントミラー回路によって構成される。具体的には、ＰＭＯＳトランジスタ３０１と、ＮＭＯＳトランジスタ３０２と、ＮＭＯＳトランジスタ３０３と、ＮＭＯＳトランジスタ３０４と、抵抗３０５と、ＮＭＯＳトランジスタ３０６と、ＮＭＯＳトランジスタ３０７と、を有する。 The bias circuit 30 supplies the reference voltage VREF to the pre-emphasis amplifier 27. Specifically, the bias circuit 30 supplies a reference voltage VREF that is a DC output voltage of the pre-emphasis amplifier 27. More specifically, the bias circuit 30 supplies the pre-emphasis amplifier 27 with a reference voltage VREF that cancels the variation in threshold value of the NMOS transistor 281 of the second buffer 28a. The bias circuit 30 is configured by a current mirror circuit. Specifically, a PMOS transistor 301, an NMOS transistor 302, an NMOS transistor 303, an NMOS transistor 304, a resistor 305, an NMOS transistor 306, and an NMOS transistor 307 are provided.

ＰＭＯＳトランジスタ３０１は、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がＮＭＯＳトランジスタ３０２のソース端子に接続されており、ゲート端子は所定の電圧Ｖｂに接続されている。電圧Ｖｂは、ＰＭＯＳトランジスタ３０１を飽和領域で動作させるための電圧であり、例えば図示しないＶＤＤ-ＧＮＤ間に形成された抵抗ラダーにより電源電圧を分圧することにより得られる。 The PMOS transistor 301 has a drain terminal connected to the power supply voltage VDD, a source terminal connected to the source terminal of the NMOS transistor 302, and a gate terminal connected to a predetermined voltage Vb. The voltage Vb is a voltage for operating the PMOS transistor 301 in the saturation region, and is obtained, for example, by dividing the power supply voltage by a resistor ladder formed between VDD and GND (not shown).

ＮＭＯＳトランジスタ３０２は、ゲート端子がＮＭＯＳトランジスタ３０２のドレイン端子およびＮＭＯＳトランジスタ３０３のゲート端子に接続され、ドレイン端子がＰＭＯＳトランジスタ３０１のソース端子およびＮＭＯＳトランジスタ３０２のゲート端子に接続され、ソース端子がＮＭＯＳトランジスタ３０４のゲート端子およびドレイン端子に接続される。 The NMOS transistor 302 has a gate terminal connected to the drain terminal of the NMOS transistor 302 and the gate terminal of the NMOS transistor 303, a drain terminal connected to the source terminal of the PMOS transistor 301 and the gate terminal of the NMOS transistor 302, and a source terminal connected to the NMOS transistor. 304 is connected to a gate terminal and a drain terminal.

ＮＭＯＳトランジスタ３０３は、ゲート端子がＮＭＯＳトランジスタ３０２のゲート端子およびドレイン端子に接続され、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ３０７のドレイン端子に接続される。 The NMOS transistor 303 has a gate terminal connected to the gate terminal and drain terminal of the NMOS transistor 302, a drain terminal connected to the power supply voltage VDD, and a source terminal connected to the pre-emphasis amplifier 27 and the drain terminal of the NMOS transistor 307.

ＮＭＯＳトランジスタ３０４は、ゲート端子がＮＭＯＳトランジスタ３０２のソース端子に接続され、ドレイン端子がＮＭＯＳトランジスタ３０２のソース端子およびＮＭＯＳトランジスタ３０４のゲート端子に接続され、ソース端子が抵抗３０５に接続される。 The NMOS transistor 304 has a gate terminal connected to the source terminal of the NMOS transistor 302, a drain terminal connected to the source terminal of the NMOS transistor 302 and the gate terminal of the NMOS transistor 304, and a source terminal connected to the resistor 305.

抵抗３０５は、一端側がＮＭＯＳトランジスタ３０４のソース端子に接続され、他端側がＮＭＯＳトランジスタ３０６のドレイン端子に接続される。 The resistor 305 has one end connected to the source terminal of the NMOS transistor 304 and the other end connected to the drain terminal of the NMOS transistor 306.

ＮＭＯＳトランジスタ３０６は、ゲート端子が定電流源３１に接続され、ドレイン端子が抵抗３０５に接続され、ソース端子がグランドＧＮＤに接続される。 The NMOS transistor 306 has a gate terminal connected to the constant current source 31, a drain terminal connected to the resistor 305, and a source terminal connected to the ground GND.

ＮＭＯＳトランジスタ３０７は、ゲート端子が定電流源３１に接続され、ドレイン端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ３０３のソース端子に接続され、ソース端子がグランドＧＮＤに接続される。 The NMOS transistor 307 has a gate terminal connected to the constant current source 31, a drain terminal connected to the pre-emphasis amplifier 27 and the source terminal of the NMOS transistor 303, and a source terminal connected to the ground GND.

定電流源３１は、バイアス回路３０へ電流を供給する。定電流源３１は、ＮＭＯＳトランジスタ３１２を有する。ＮＭＯＳトランジスタ３１２は、ゲート端子がバイアス回路３０のＮＭＯＳトランジスタ３０６およびＮＭＯＳトランジスタ３０７のゲート端子およびＮＭＯＳトランジスタ３１２のドレイン端子に接続される。 The constant current source 31 supplies current to the bias circuit 30. The constant current source 31 includes an NMOS transistor 312. The NMOS transistor 312 has a gate terminal connected to the gate terminals of the NMOS transistor 306 and the NMOS transistor 307 of the bias circuit 30 and the drain terminal of the NMOS transistor 312.

以上説明した実施の形態２によれば、バイアス回路３０がプリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給することによって、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする（ＮＭＯＳトランジスタ２８１の閾値がプロセスばらつきにより上昇・下降すると、基準電圧ＶＲＥＦもＮＭＯＳトランジスタ２８１の閾値電圧上昇・下降分だけ変動する）ので、上述した実施の形態１と同様の効果を有するとともに、トランジスタの製造ばらつきに対して、消費電力や映像信号のセトリング特性の変動を抑えた映像信号の伝送が可能になる。 According to the second embodiment described above, the bias circuit 30 supplies the reference voltage VREF, which is a DC output voltage of the pre-emphasis amplifier 27, thereby varying the threshold value of the NMOS transistor 281 of the second buffer 28a. Canceling (when the threshold value of the NMOS transistor 281 rises or falls due to process variations, the reference voltage VREF also fluctuates by the amount of rise and fall of the threshold voltage of the NMOS transistor 281), and thus has the same effect as the first embodiment described above. Therefore, it is possible to transmit a video signal in which fluctuations in power consumption and settling characteristics of the video signal are suppressed with respect to manufacturing variations of transistors.

なお、実施の形態２では、バイアス回路３０の内部回路構成は、ＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする具体的手段の一例を説明しただけであり、ＮＭＯＳトランジスタ２８１の閾値がプロセスばらつきによりΔＶだけ変動した際に、基準電圧ＶＲＥＦの電圧がΔＶだけ変動するような回路がバイアス回路３０の内部に形成されていれば、本実施例における開示内容に限定されるものではない。 In the second embodiment, the internal circuit configuration of the bias circuit 30 is only an example of a specific means for canceling the variation in threshold value of the NMOS transistor 281. The threshold value of the NMOS transistor 281 is only ΔV due to process variation. As long as a circuit in which the voltage of the reference voltage VREF fluctuates by ΔV is formed inside the bias circuit 30 when it fluctuates, the disclosure content in the present embodiment is not limited.

また、実施の形態２では、第１導電型のトランジスタをＰＭＯＳ、第２導電型のトランジスタをＮＭＯＳとして説明してきたが、第２導電型のトランジスタがＰＭＯＳ、第１導電型のトランジスタがＮＭＯＳであり、電源電圧ＶＤＤとグランドＧＮＤとを入れ替えた構成であっても、同等の作用および効果が得ることができる。 In the second embodiment, the first conductivity type transistor has been described as PMOS and the second conductivity type transistor has been described as NMOS. However, the second conductivity type transistor is PMOS and the first conductivity type transistor is NMOS. Even when the power supply voltage VDD and the ground GND are interchanged, the same operation and effect can be obtained.

（実施の形態２の変形例）
次に、本開示の実施の形態２の変形例について説明する。実施の形態２の変形例は、上述した実施の形態２の撮像装置２０ａと異なる。以下においては、実施の形態２の変形例に係る撮像装置の構成について説明する。なお、上述した実施の形態２に係る撮像装置２０ａと同一の構成には同一の符号を付して詳細な説明は省略する。 (Modification of Embodiment 2)
Next, a modification of the second embodiment of the present disclosure will be described. The modification of the second embodiment is different from the imaging device 20a of the second embodiment described above. Hereinafter, a configuration of an imaging apparatus according to a modification of the second embodiment will be described. Note that the same components as those of the imaging device 20a according to the second embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.

〔撮像装置の構成〕
図９は、実施の形態２の変形例に係る撮像装置の要部を含む回路図である。図９に示す撮像装置２０ｂは、上述した第１のバッファ２６ａおよび定電流源３１に換えて、第１のバッファ２６ｂおよび定電流源３１ｂを備える。 [Configuration of imaging device]
FIG. 9 is a circuit diagram including a main part of an imaging apparatus according to a modification of the second embodiment. The imaging device 20b shown in FIG. 9 includes a first buffer 26b and a constant current source 31b instead of the first buffer 26a and the constant current source 31 described above.

第１のバッファ２６ｂは、上述した図２の読み出し部２４から入力された第１の映像信号を低インピーダンスの第２の映像信号として増幅することによってプリエンファシスアンプ２７へ出力する。第１のバッファ２６ｂは、ソースフォロアによって構成される。具体的には、第１のバッファ２６ｂは、ＮＭＯＳトランジスタ２６２と、ＮＭＯＳトランジスタ２６３と、を有する。 The first buffer 26b amplifies the first video signal input from the above-described reading unit 24 of FIG. 2 as a low-impedance second video signal and outputs the amplified signal to the pre-emphasis amplifier 27. The first buffer 26b is configured by a source follower. Specifically, the first buffer 26 b includes an NMOS transistor 262 and an NMOS transistor 263.

ＮＭＯＳトランジスタ２６２は、ゲート端子が読み出し部２４から入力された第１の映像信号を伝送する信号線に接続され、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ２６３のドレイン端子に接続される。 The NMOS transistor 262 has a gate terminal connected to a signal line for transmitting the first video signal input from the reading unit 24, a drain terminal connected to the power supply voltage VDD, a source terminal connected to the pre-emphasis amplifier 27 and the NMOS transistor 263. Connected to the drain terminal.

ＮＭＯＳトランジスタ２６３は、ゲート端子が定電流源３１ｂから供給される電圧が伝送される信号線が接続され、ドレイン端子がＮＭＯＳトランジスタ２６２のソース端子およびプリエンファシスアンプ２７に接続され、ソース端子がグランドＧＮＤに接続される。 The NMOS transistor 263 has a gate terminal connected to a signal line to which a voltage supplied from the constant current source 31b is transmitted, a drain terminal connected to the source terminal of the NMOS transistor 262 and the pre-emphasis amplifier 27, and a source terminal connected to the ground GND. Connected to.

定電流源３１ｂは、バイアス回路３０および第１のバッファ２６ｂを構成するＮＭＯＳトランジスタ２６３、３０６、３０７のゲート端子に電流を供給する。定電流源３１ｂは、ＮＭＯＳトランジスタ３１３を有する。ＮＭＯＳトランジスタ３１３は、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がグランドＧＮＤに接続され、ゲート端子が第１のバッファ２６のＮＭＯＳトランジスタ２６３のゲート端子、ＮＭＯＳトランジスタ３０６のゲート端子およびＮＭＯＳトランジスタ３０７のゲート端子のそれぞれに接続される。 The constant current source 31b supplies current to the gate terminals of the NMOS transistors 263, 306, and 307 constituting the bias circuit 30 and the first buffer 26b. The constant current source 31b includes an NMOS transistor 313. The NMOS transistor 313 has a drain terminal connected to the power supply voltage VDD, a source terminal connected to the ground GND, a gate terminal connected to the gate terminal of the NMOS transistor 263 of the first buffer 26, a gate terminal of the NMOS transistor 306, and an NMOS transistor 307. Connected to each of the gate terminals.

以上説明した実施の形態２の変形例によれば、バイアス回路３０がプリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給することによって、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルするので、上述した実施の形態１と同様の効果を有するとともに、精度よく映像信号を送信することができる。 According to the modification of the second embodiment described above, the bias circuit 30 supplies the reference voltage VREF that is the DC output voltage of the pre-emphasis amplifier 27, whereby the threshold value of the NMOS transistor 281 of the second buffer 28a. Therefore, it is possible to transmit the video signal with high accuracy while having the same effect as that of the first embodiment described above.

（実施の形態３）
次に、本開示の実施の形態３について説明する。実施の形態３は、上述した実施の形態１に係る撮像装置２０の構成が異なる。以下においては、実施の形態３に係る撮像装置の構成について説明する。なお、上述した実施の形態１に係る撮像装置２０と同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 3)
Next, a third embodiment of the present disclosure will be described. The third embodiment is different in the configuration of the imaging device 20 according to the first embodiment described above. Hereinafter, the configuration of the imaging apparatus according to Embodiment 3 will be described. In addition, the same code | symbol is attached | subjected to the structure same as the imaging device 20 which concerns on Embodiment 1 mentioned above, and detailed description is abbreviate | omitted.

〔撮像装置の構成〕
図１０は、実施の形態３に係る撮像装置の要部を含む回路図である。図１０に示す撮像装置２０ｃは、上述した実施の形態１に係るプリエンファシスアンプ２７に換えて、プリエンファシスアンプ２７ｃを備える。 [Configuration of imaging device]
FIG. 10 is a circuit diagram including a main part of the imaging apparatus according to the third embodiment. An imaging apparatus 20c illustrated in FIG. 10 includes a pre-emphasis amplifier 27c instead of the pre-emphasis amplifier 27 according to the first embodiment described above.

プリエンファシスアンプ２７ｃは、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力する。プリエンファシスアンプ２７ｃは、フィードバックネットワークＮ１を有するフィードバックアンプ２７３と、フィードバックネットワークＮ１内に設けられ、フィードバックアンプ２７３の周波数依存性を有する第３のインピーダンス素子群Ｇ１と、を含む。 The pre-emphasis amplifier 27c transmits, to the second buffer, a third video signal that is amplified while transmitting only a frequency component higher than a predetermined frequency in the second video signal input from the first buffer 26. To 28. The pre-emphasis amplifier 27c includes a feedback amplifier 273 having a feedback network N1 and a third impedance element group G1 provided in the feedback network N1 and having the frequency dependency of the feedback amplifier 273.

第３のインピーダンス素子群Ｇ１は、コンデンサ２７４（Ｃｉｎ）と、抵抗２７５（Ｒｉｎ）と、抵抗２７６（Ｒｆ）と、を有する。コンデンサ２７４は、一端側が第１のバッファ２６の出力端（第３のインピーダンス素子群Ｇ１の第１入力端子）に接続され、他端側が抵抗２７５に接続される。抵抗２７５は、一端側がコンデンサ２７４に接続され、他端側が抵抗２７５とフィードバックアンプ２７３の入力端子（−端子）に接続される。抵抗２７６は、一端側が抵抗２７５および入力端子（−端子）に接続され、他端側がフィードバックアンプ２７３の出力端子に接続される。 The third impedance element group G1 includes a capacitor 274 (Cin), a resistor 275 (Rin), and a resistor 276 (Rf). One end of the capacitor 274 is connected to the output end of the first buffer 26 (the first input terminal of the third impedance element group G1), and the other end is connected to the resistor 275. The resistor 275 has one end connected to the capacitor 274 and the other end connected to the resistor 275 and the input terminal (− terminal) of the feedback amplifier 273. One end of the resistor 276 is connected to the resistor 275 and the input terminal (−terminal), and the other end is connected to the output terminal of the feedback amplifier 273.

フィードバックアンプ２７３は、入力端子（−端子）が第３のインピーダンス素子群Ｇ１の第２入力端子に接続され、入力端子（＋端子）が第２の基準電圧ＶＲＥＦ２に接続され、出力端子が第２のバッファ２８の入力端子および第３のインピーダンス素子群Ｇ１の第３入力端子に接続される。 The feedback amplifier 273 has an input terminal (− terminal) connected to the second input terminal of the third impedance element group G1, an input terminal (+ terminal) connected to the second reference voltage VREF2, and an output terminal connected to the second input terminal. Are connected to the input terminal of the buffer 28 and the third input terminal of the third impedance element group G1.

このように構成されたプリエンファシスアンプ２７ｃは、以下の式（２）を満たす。

The pre-emphasis amplifier 27c configured as described above satisfies the following expression (2).

以上説明した実施の形態３によれば、プリエンファシスアンプ２７ｃが第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力するので、伝送ケーブル３の細径化と高速な信号伝送との両立を図ることができる。 According to the third embodiment described above, the pre-emphasis amplifier 27c performs amplification while transmitting only a frequency component higher than a predetermined frequency in the second video signal input from the first buffer 26. Since the third video signal is output to the second buffer 28, both reduction in the diameter of the transmission cable 3 and high-speed signal transmission can be achieved.

（その他の実施の形態）
上述した本開示の実施の形態１〜３に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本開示の実施の形態１〜３に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した本開示の実施の形態１〜３で説明した構成要素を適宜組み合わせてもよい。 (Other embodiments)
Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the first to third embodiments of the present disclosure. For example, some components may be deleted from all the components described in the first to third embodiments of the present disclosure. Furthermore, you may combine suitably the component demonstrated in Embodiment 1-3 of this indication mentioned above.

また、本開示の実施の形態１〜３では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。 In the first to third embodiments of the present disclosure, the control device and the light source device are separate, but may be integrally formed.

また、本開示の実施の形態１〜３では、内視鏡システムであったが、例えば被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。 In Embodiments 1 to 3 of the present disclosure, the endoscope system is used. However, for example, a video microscope that images a subject, a mobile phone that has an imaging function, and a tablet terminal that has an imaging function. Can be applied.

また、本開示の実施の形態１〜３では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。 In Embodiments 1 to 3 of the present disclosure, the endoscope system includes a flexible endoscope. However, an endoscope system including a rigid endoscope, and an industrial endoscope are used. Even an endoscopic system provided can be applied.

また、本開示の実施の形態１〜３では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。 In Embodiments 1 to 3 of the present disclosure, the endoscope system includes an endoscope that is inserted into a subject. However, for example, an endoscope system that includes a rigid endoscope, a sinus cavity Even an endoscope system such as an endoscope, an electric knife, and an inspection probe can be applied.

また、本開示の実施の形態１〜３では、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。 In the first to third embodiments of the present disclosure, the “unit” described above can be read as “means” or “circuit”. For example, the control unit can be read as control means or a control circuit.

以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。 As described above, some of the embodiments of the present application have been described in detail with reference to the drawings. However, these are merely examples, and various embodiments can be made based on the knowledge of those skilled in the art including the aspects described in the disclosure section of the present invention. The present invention can be implemented in other forms that have been modified or improved.

１内視鏡システム
２内視鏡
３伝送ケーブル
４操作部
５コネクタ部
６プロセッサ
７表示装置
８光源装置
２０，２０ａ，２０ｂ，２０ｃ撮像装置
２１第１チップ
２２第２チップ
２３受光部
２４読み出し部
２５タイミング生成部
２６，２６ａ，２６ｂ第１のバッファ
２７，２７ｃプリエンファシスアンプ
２７ｃプリエンファシスアンプ
２８，２８ａ第２のバッファ
２９第１のインピーダンス素子
３０バイアス回路
３１，３１ｂ定電流源
５１Ａ／Ｄ変換部
５２ＡＦＥ部
５３第２のインピーダンス素子
６１電源
６２クロック生成部
６３同期信号生成部
６４画像処理部
６５制御部
１００挿入部
１０１先端部
１０２基端部
２７３フィードバックアンプ
Ｇ１第３のインピーダンス素子群 DESCRIPTION OF SYMBOLS 1 Endoscope system 2 Endoscope 3 Transmission cable 4 Operation part 5 Connector part 6 Processor 7 Display apparatus 8 Light source device 20, 20a, 20b, 20c Imaging device 21 1st chip 22 2nd chip 23 Light-receiving part 24 Reading part 25 Timing generation unit 26, 26a, 26b First buffer 27, 27c Pre-emphasis amplifier 27c Pre-emphasis amplifier 28, 28a Second buffer 29 First impedance element 30 Bias circuit 31, 31b Constant current source 51 A / D conversion unit 52 AFE part 53 2nd impedance element 61 Power supply 62 Clock generation part 63 Synchronization signal generation part 64 Image processing part 65 Control part 100 Insertion part 101 Tip part 102 Base end part 273 Feedback amplifier G1 3rd impedance element group

Claims

A transmission unit for transmitting a video signal;
A transmission cable having a first characteristic impedance and transmitting the video signal;
A receiver for receiving the video signal transmitted through the transmission cable;
With
The transmitter is
A first buffer that outputs a low-impedance second video signal obtained by amplifying the first video signal input from the outside;
A pre-emphasis amplifier that outputs a third video signal that is amplified while transmitting only a frequency component higher than a predetermined frequency in the second video signal input from the first buffer;
A second buffer for outputting a fourth video signal obtained by amplifying the third video signal input from the pre-emphasis amplifier to an input terminal of the transmission cable;
Have
The receiver is
A first impedance element connected to a proximal end side of the transmission cable and performing matching with the first characteristic impedance in the transmission cable;
Have
The DC acquisition impedance of the pre-emphasis amplifier is higher than the DC impedance of the first impedance element.

The transmitter is
One end side is connected to a front end side of the transmission cable, and the other end side is connected to an output end of the second buffer, and has a second impedance element for matching with the first characteristic impedance in the transmission cable. Item 2. The video acquisition device according to Item 1.

The pre-emphasis amplifier is
The video acquisition device according to claim 1, wherein one end side is connected to an output terminal of the first buffer and the other end side is connected to an input terminal of the second buffer.

The video acquisition device according to claim 1, wherein the pre-emphasis amplifier is a high-pass filter.

The transmitter is
A reference level signal having a predetermined value and the fourth video signal are alternately output to the transmission cable,
The receiver is
5. The video acquisition device according to claim 1, further comprising an A / D converter that converts a difference between the value of the reference level signal and the value of the fourth video signal into a digital signal.

The video acquisition device according to claim 1, wherein the second buffer is a feedford type amplifier.

The second buffer is
Having a first conductivity type transistor;
7. The first conductive type transistor has the third video signal input to a gate terminal, a drain terminal connected to a power supply voltage, and a source terminal connected to the transmission cable. The video acquisition device described in 1.

The transmitter is
The video acquisition apparatus according to claim 7, further comprising a bias circuit connected to the pre-emphasis amplifier and configured to supply a voltage for canceling a threshold variation of the first conductivity type transistor.

The transmitter is
The video acquisition device according to claim 8, further comprising a constant current source that supplies current to the bias circuit.

The video acquisition device according to any one of claims 1 to 6, wherein the pre-emphasis amplifier has a cutoff frequency equal to or higher than a cutoff frequency of the transmission cable.

The pre-emphasis amplifier is
A feedback amplifier having a feedback network;
An impedance element group provided in the feedback network and having a frequency dependence of the feedback amplifier;
The video acquisition device according to claim 1.

The transmitter is
The video acquisition device according to claim 1, further comprising an image sensor that generates the first video signal by receiving light.

The transmitter is
A first chip in which the imaging element and the first buffer are arranged;
A second chip in which the pre-emphasis amplifier and the second buffer are arranged;
Further comprising
The video acquisition device according to claim 12, wherein the first chip is stacked on the second chip.

The video acquisition device according to any one of claims 1 to 13,
An insertion section that can be inserted into a subject;
A connector connected to a control device that performs image processing on the video signal;
With
The transmission unit is arranged at the distal end of the insertion unit,
The endoscope, wherein the receiving unit is arranged in the connector unit.