[go: up one dir, main page]

JP2019134041A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2019134041A
JP2019134041A JP2018014076A JP2018014076A JP2019134041A JP 2019134041 A JP2019134041 A JP 2019134041A JP 2018014076 A JP2018014076 A JP 2018014076A JP 2018014076 A JP2018014076 A JP 2018014076A JP 2019134041 A JP2019134041 A JP 2019134041A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
gate
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018014076A
Other languages
English (en)
Other versions
JP7097708B2 (ja
Inventor
岳利 田中
Taketoshi Tanaka
岳利 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018014076A priority Critical patent/JP7097708B2/ja
Priority to US16/249,366 priority patent/US11296193B2/en
Publication of JP2019134041A publication Critical patent/JP2019134041A/ja
Application granted granted Critical
Publication of JP7097708B2 publication Critical patent/JP7097708B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】第１比較例に比べてゲートリーク電流を低減できかつ第２比較例に比べて閾値電圧の変動を抑制することが可能となる窒化物半導体装置を提供する。【解決手段】窒化物半導体装置１は、電子走行層を構成する第１窒化物半導体層４と、第１窒化物半導体層４上に形成され、電子供給層を構成する第２窒化物半導体層５と、第２窒化物半導体層５上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成された金属膜７と、金属膜７に、第１表面と第２表面とを有するゲート絶縁膜８を介して接続されたゲートパッド２３とを含み、ゲート絶縁膜８の第１表面は、金属膜７に直接にまたは金属を介して電気的に接続されており、ゲート絶縁膜８の第２表面は、ゲートパッド２３に直接にまたは金属を介して電気的に接続されている。【選択図】図１

Description

この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−x−yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。
ノーマリーオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特許文献１において提案されている。
特開２００６−３３９５６１号公報
特許文献１は、ＡｌＧａＮ電子供給層にｐ型ＧａＮゲート層（窒化物半導体ゲート層）を積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。特許文献１では、ゲート電極としてはｐ型ＧａＮゲート層とオーミック接合するＰｄ（パラジウム）からなるゲート電極が用いられている。
ゲート電極として、ｐ型ＧａＮゲート層とショットキー接合するＴｉＮ（窒化チタン）等の金属からなるゲート電極を用いることが考えられる。このような構成の窒化物半導体装置であって、ゲート電極がゲートパッドに金属の電流経路を介して電気的に接続されている装置を第１比較例という場合がある。第１比較例では、窒化物半導体ゲート層とゲート電極とがショットキー接合されるため、ゲートリーク電流が大きくなり、窒化物半導体ゲート層が劣化しやすいという問題がある。
そこで、本願発明者は、窒化物半導体ゲート層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成することにより、第１比較例に比べてゲートリーク電流を低減できる窒化物半導体装置を発明し、特許出願している（特願２０１７−５７８３０号）。このような構成の窒化物半導体装置を第２比較例という場合がある。第２比較例では、窒化物半導体ゲート層とゲート絶縁膜との界面に、電子が出入りする界面準位が形成されるため、閾値電圧が変動するおそれがある。
この発明の目的は、第１比較例に比べてゲートリーク電流を低減できかつ第２比較例に比べて閾値電圧の変動を抑制することが可能となる窒化物半導体装置を提供することにある。
この発明の一実施形態に係る窒化物半導体は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成された金属膜と、前記金属膜に、第１表面と第２表面とを有するゲート絶縁膜を介して接続されたゲートパッドとを含み、前記ゲート絶縁膜の第１表面は、前記金属膜に直接にまたは金属を介して電気的に接続されており、前記ゲート絶縁膜の第２表面は、前記ゲートパッドに直接にまたは金属を介して電気的に接続されている。
この構成では、窒化物半導体ゲート層とゲートパッドとの間の電流経路に、ゲート絶縁膜が形成されているので、第１比較例に比べて、ゲートリーク電流を低減することができる。
この構成においても、窒化物半導体ゲート層と金属膜との界面に界面準位が形成されるが、この界面準位は、電子が出入りする準位ではなく、障壁高さをピニング（固定）するように働く。このため、この構成では、第２比較例に比べて閾値電圧の変動を抑制することが可能となる。
この発明の一実施形態では、前記絶縁膜が、ＳｉＮ若しくはＳｉＯ２からなる単膜またはＳｉＮ若しくはＳｉＯ２を含む積層膜から構成されている。
この発明の一実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
この発明の一実施形態では、前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、前記ゲート絶縁膜の膜厚は１０ｎｍ以上である。
この発明の一実施形態では、前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する。
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる。
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層を含む。
この発明の一実施形態では、前記ゲート絶縁膜の表面の面積は、窒化物半導体ゲート層の表面の面積よりも大きい。
この発明の一実施形態に係る窒化物半導体装置は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成されたゲート金属膜と、前記ゲート金属膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含む。
この構成では、第２比較例と同様に、窒化物半導体ゲート層とゲート電極との間にゲート絶縁膜が介在しているので、第１比較例に比べて、ゲートリーク電流を低減することができる。
この構成においても、窒化物半導体ゲート層とゲート金属膜との界面に界面準位が形成されるが、この界面準位は、電子が出入りする準位ではなく、障壁高さをピニング（固定）するように働く。このため、この構成では、第２比較例に比べて閾値電圧の変動を抑制することが可能となる。
この発明の一実施形態では、前記絶縁膜が、ＳｉＮ若しくはＳｉＯ２からなる単膜またはＳｉＮ若しくはＳｉＯ２を含む積層膜から構成されている。
この発明の一実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
この発明の一実施形態では、前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、前記ゲート絶縁膜の膜厚は１０ｎｍ以上である。
この発明の一実施形態では、前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する。
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる。
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層を含む。
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。 図２は、主としてゲートパッドとゲート電極との間の電流経路の構成を説明するための図解的な平面図である。 図３は、図２のIII-III線に沿う図解的な断面図である。 図４Ａは、前記窒化物半導体装置の製造工程の一例を示す断面図である。 図４Ｂは、図４Ａの次の工程を示す断面図である。 図４Ｃは、図４Ｂの次の工程を示す断面図である。 図４Ｄは、図４Ｃの次の工程を示す断面図である。 図４Ｅは、図４Ｄの次の工程を示す断面図である。 図４Ｆは、図４Ｅの次の工程を示す断面図である。 図４Ｇは、図４Ｆの次の工程を示す断面図である。 図５は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。 図６は、主としてゲートパッドとゲート電極との間の電流経路の構成を説明するための図解的な平面図である。 図６のVII-VII線に沿う図解的な断面図である。 図８は、第２実施形態の変形例を説明するための図であって、図７に対応する断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
窒化物半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された第１窒化物半導体層４と、第１窒化物半導体層４上にエピタキシャル成長された第２窒化物半導体層５とからなる半導体積層構造（窒化物半導体構造）を含む。さらに、この窒化物半導体装置１は、第２窒化物半導体層５上に形成されたゲート部２０とを含む。
さらに、この窒化物半導体装置１は、第２窒化物半導体層５およびゲート部２０を覆うパッシベーション膜１１と、パッシベーション膜１１上に積層されたバリアメタル膜１２とを含む。さらに、この窒化物半導体装置１は、パッシベーション膜１１とバリアメタル膜１２との積層膜に形成されたソース電極用コンタクト孔１３およびドレイン電極用コンタクト孔１４を貫通して第２窒化物半導体層５にオーミック接触しているソース電極１５およびドレイン電極１６とを含む。ソース電極１５およびドレイン電極１６は、間隔を開けて配置されている。ソース電極１５は、ゲート部２０を覆うように形成されている。さらに、この窒化物半導体装置１は、ソース電極１５およびドレイン電極１６を覆う層間絶縁膜１７を含む。
基板２は、たとえば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、たとえば、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３（より具体的には１×１０１８ｃｍ−３程度）の不純物濃度を有していてもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＧａＮ基板、低抵抗のＳｉＣ基板等であってもよい。基板２の厚さは６５０μｍ程度である。
バッファ層３は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層３Ａと、この第１バッファ層３Ａの表面（基板２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層３Ｂとから構成されている。第１バッファ層３Ａの膜厚は、１００ｎｍ〜３００ｎｍ程度である。第２バッファ層３Ｂの膜厚は、１００ｎｍ〜５μｍ程度である。バッファ層３は、ＡｌＮの単膜またはＡｌＧａＮの単膜から構成されていてもよい。
第１窒化物半導体層４は、電子走行層を構成している。この実施形態では、第１窒化物半導体層４は、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは１００ｎｍ〜５μｍ程度である。アクセプタ型不純物の濃度は、４×１０１６ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｃ（炭素）である。
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、Ａｌｘ１Ｇａ１−ｘ１Ｎ層（０＜ｘ１＜１）からなり、その厚さは１０ｎｍ〜３０ｎｍ程度である。
このように第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの間の格子不整合に起因するピエゾ分極によって、第１窒化物半導体層４と第２窒化物半導体層５との界面における第１窒化物半導体層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面に近い位置（たとえば界面から数Å程度の距離）には、二次元電子ガス（２ＤＥＧ）１８が広がっている。
ゲート部２０は、第２窒化物半導体層５上にエピタキシャル成長された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート金属膜７と、ゲート金属膜７上に形成されたゲート絶縁膜８と、ゲート絶縁膜８上に形成されたゲート電極９とを含む。ゲート部２０は、ソース電極用コンタクト孔１３寄りに偏って配置されている。
窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは１０ｎｍ〜１００ｎｍ程度である。
窒化物半導体ゲート層６の膜厚は、１００ｎｍ以下であることが好ましい。この理由について説明する。窒化物半導体ゲート層６内部の電界強度は、ゲート金属膜７との境界部に近づくにつれて高くなる。また、窒化物半導体は、絶縁膜に比べて、許容できる電界強度が小さい。このため、窒化物半導体ゲート層Ａの膜厚を１００ｎｍよりも大きくすると、窒化物半導体ゲート層６の経時絶縁破壊（TDDB：Time Dependent Dielectric Breakdown）が起こりやすくなるからである。この実施形態では、窒化物半導体ゲート層６の膜厚は、６０ｎｍである。
窒化物半導体ゲート層６に注入されるアクセプタ型不純物の濃度は、３×１０１７ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｆｅ等のＭｇ以外のアクセプタ型不純物であってもよい。窒化物半導体ゲート層６は、ゲート部２０の直下の領域において、第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）との界面に生じる二次元電子ガス１８を相殺するために設けられている。
ゲート金属膜７は、窒化物半導体ゲート層６の表面に接するように形成されている。ゲート金属膜７は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ〜２００ｎｍ程度である。この実施形態では、ゲート金属膜７の膜厚は、１００ｎｍである。ゲート金属膜７は、Ａｌ、Ｐｔ等の金属から構成されていてもよい。
ゲート絶縁膜８は、ゲート金属膜７の表面に接するように形成されている。ゲート絶縁膜８は、この実施形態では、ＳｉＮからなる。ゲート絶縁膜８の厚さは、１０ｎｍ〜３０ｎｍ程度である。ゲート絶縁膜８の膜厚は、１０ｎｍ以上であることが好ましい。この実施形態では、ゲート絶縁膜８の膜厚は、３０ｎｍである。ゲート絶縁膜８は、ＳｉＮの他、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮ、ＡｌＯＮ等から構成されてもよい。
ゲート電極９は、ゲート絶縁膜８の表面に接するように形成されている。ゲート電極９は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ〜２００ｎｍ程度である。この実施形態では、ゲート電極９の膜厚は、１００ｎｍである。後述するように、ゲート電極９は、図１には図示されていないゲートパッド２３（図２および図３参照）に電気的に接続されている。
パッシベーション膜１１は、第２窒化物半導体層５の表面（コンタクト孔１３，１４が臨んでいる領域を除く）およびゲート部２０の側面および表面を覆っている。この実施形態では、パッシベーション膜１１はＳｉＮ膜からなり、その厚さ５０ｎｍ〜２００ｎｍ程度である。この実施形態では、パッシベーション膜１１の厚さは、５０ｎｍである。
パッシベーション膜１１上には、バリアメタル膜１２が積層されている。この実施形態では、バリアメタル膜１２はＴｉＮ膜からなり、その厚さは１０ｎｍ〜５０ｎｍ程度である。この実施形態では、バリアメタル膜１２の厚さは、２５ｎｍである。
ソース電極１５およびドレイン電極１６は、この実施形態では、第２窒化物半導体層５に接する下層（オーミックメタル層）１５Ａ，１６Ａと、下層１５Ａ，１６Ａに積層された中間層（主電極メタル層）１５Ｂ，１６Ｂと、中間層１５３Ｂ，１６Ｂに積層された上層（バリアメタル層）１５Ｃ，１６Ｃとからなる。下層１５Ａ，１６Ａは、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。中間層１５Ｂ，１６Ｂは、厚さが１００ｎｍ〜３００ｎｍ程度のＡｌ層である。上層１５Ｃ，１６Ｃは、例えば、厚さが１０ｎｍ〜５０ｎｍ程度のＴｉＮである。
層間絶縁膜１７は、例えば、Ｓｉ０２からなる。層間絶縁膜１７の厚さは、１μｍ程度である。
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１８が形成され、この二次元電子ガス１８をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極９は、ゲート絶縁膜８、ゲート金属膜７および窒化物半導体ゲート層６を挟んで第２窒化物半導体層５に対向している。
ゲート電極９の下方においては、ｐ型ＧａＮ層からなる窒化物半導体ゲート層６に含まれるイオン化アクセプタによって、第１窒化物半導体層４および第２窒化物半導体層５のエネルギーレベルが引き上げられる。このため、第１窒化物半導体層４と第２窒化物半導体層５との間のヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ準位よりも大きくなる。したがって、ゲート電極９（ゲート部２０）の直下では、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１８が形成されない。よって、ゲート電極９にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１８によるチャネルはゲート電極９の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極９に適切なオン電圧（たとえば３Ｖ）を印加すると、ゲート電極９の直下の第１窒化物半導体層４内にチャネルが誘起され、ゲート電極９の両側の二次元電子ガス１８が接続される。これにより、ソース−ドレイン間が導通する。
使用に際しては、たとえば、ソース電極１５とドレイン電極１６との間に、ドレイン電極１６側が正となる所定の電圧（たとえば２００Ｖ〜３００Ｖ）が印加される。その状態で、ゲート電極９に対して、ソース電極１５を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（３Ｖ）が印加される。
図２は、主としてゲートパッドとゲート電極との間の電流経路の構成を説明するための図解的な平面図である。図３は、図２のIII-III線に沿う図解的な断面図である。
図２および図３においては、説明の便宜上、ゲートパッド２３とゲート電極９との間の電流経路の周囲に存在する絶縁膜は省略されている。前述の図１は、図２のＩ−Ｉ線に沿う断面を示している。
図２の例では、ソース電極１５（Ｓ）、ゲート電極９（Ｇ）およびドレイン電極１６（Ｄ）は、所定の第１方向（図２の紙面の上下方向）に延びている。図２においては、説明の便宜上、ソース電極１５（Ｓ）のうち、ゲート電極９（Ｇ）を覆っている部分は省略されている。ソース電極１５（Ｓ）、ゲート電極９（Ｇ）およびドレイン電極１６（Ｄ）は、第１方向と直交する方向（図２の紙面の左右方向）に、ＳＧＤＧＳＧＤの順に周期的に配置されている。これにより、ソース電極１５（Ｓ）およびドレイン電極１６（Ｄ）でゲート電極９（Ｇ）を挟むことによって素子構造が構成されている。半導体積層構造の表面の領域は、当該素子構造を含むアクティブエリア４１と、アクティブエリア４１以外のノンアクティブエリア４２とを含んでいる。
ソース電極１５（Ｓ）の両側に配置されている２つのゲート電極９（Ｇ）の両端部は、ノンアクティブエリア４２まで延びており、ノンアクティブエリアにおいてそれらの端部は連結部９ａによって連結されている。
図２および図３を参照して、ゲート電極９の一端部側のノンアクティブエリア４２において、ゲート電極９の一端部側の連結部９ａの上方位置には、第２方向に延びたゲート配線メタル２２が配置されている。ゲート配線メタル２２は、例えば、ＴｉＮ膜、ＡｌＣｕ膜およびＴｉＮ膜が積層されたＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜からなる。ゲート配線メタル２２は、ＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜以外の金属の単膜または積層膜から構成されていてもよい。ゲート配線メタル２２の厚さは、２００ｎｍ〜１０００ｎｍ程度である。
ゲート電極９の一端部側の連結部９ａとゲート配線メタル２２とは、それらの間の絶縁膜を貫通するゲートビア２１によって電気的に接続されている。ゲートビア２１は、例えば、Ｗ（タングステン）からなる。ゲートビア２１は、Ｗ（タングステン）以外の金属から構成されていてもよい。
ゲート配線メタル２２の一端部の上方には、ゲートパッド２３が配置されている。図３において、ゲートパッド２３は、図２のIIIa−IIIaに沿う断面を示している。ゲートパッド２３は、その下面中央部に、下方に突出しかつ下面がゲート配線メタル２２の表面に接合された接続部２３ａを有している。ゲートパッド２３は、例えば、Ａｌからなる。ゲートパッド２３は、Ａｌ以外の金属から構成されていてもよい。
つまり、ゲート電極９は、金属からなるゲートビア２１および金属からなるゲート配線メタル２２を介してゲートパッド２３に電気的に接続されている。
つまり、この実施形態では、窒化物半導体ゲート層６上に金属膜（ゲート金属膜７）が形成され、この金属膜（ゲート金属膜７）に、下面（第１表面）と上面（第２表面）とを有するゲート絶縁膜８を介してゲートパッド２３が接続されている。ゲート絶縁膜８の下面（第１表面）は、前記金属膜（ゲート金属膜７）に直接に電気的に接続されており、ゲート絶縁膜８の上面（第２表面）は、ゲートパッド２３に金属（ゲート電極９、ゲートビア２１およびゲート配線メタル２２）を介して電気的に接続されている。
図１の窒化物半導体装置１に対して、ゲート金属膜７およびゲート絶縁膜８が設けられていない構成の窒化物半導体装置を第１比較例ということにする。つまり、第１比較例では、ゲート部２０は、第２窒化物半導体層５上に形成された窒化物半導体ゲート層６と、窒化物半導体ゲート層６の表面に接するように形成されたゲート電極９とからなる。
また、図１の窒化物半導体装置１に対して、ゲート金属膜７が設けられていない構成の窒化物半導体装置を第２比較例ということにする。つまり、第２比較例では、ゲート部２０は、第２窒化物半導体層５上に形成された窒化物半導体ゲート層６と、窒化物半導体ゲート層６の表面に接するように形成されたゲート絶縁膜８と、ゲート絶縁膜８の表面に接するように形成されたゲート電極９とからなる。
第１比較例では、窒化物半導体ゲート層６とゲート電極９とがショットキー接合されるため、ゲートリーク電流が大きくなり、窒化物半導体ゲート層６が劣化しやすいという問題がある。第２比較例では、窒化物半導体ゲート層６とゲート電極９との間にゲート絶縁膜８が介在しているので、第１比較例に比べて、ゲートリーク電流を低減することができる。しかしながら、第２比較例では、窒化物半導体ゲート層６とゲート絶縁膜８との界面（半導体／絶縁膜界面）に、電子が出入りする界面準位が形成されるため、閾値電圧が変動するおそれがある。
前述の第１実施形態に係る窒化物半導体装置１では、第２比較例と同様に、窒化物半導体ゲート層６とゲート電極９との間にゲート絶縁膜８が介在しているので、第１比較例に比べて、ゲートリーク電流を低減することができる。言い換えれば、窒化物半導体ゲート層６とゲートパッド２３との間の電流経路に、ゲート絶縁膜８が形成されているので、第１比較例に比べて、ゲートリーク電流を低減することができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。この実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
第１実施形態に係る窒化物半導体装置１においても、窒化物半導体ゲート層６とゲート金属膜７との界面（半導体／金属膜界面）に界面準位が形成されるが、この界面準位は、電子が出入りする準位ではなく、障壁高さをピニング（固定）するように働く。このため、第１実施形態に係る窒化物半導体装置１では、第２比較例に比べて閾値電圧の変動を抑制することが可能となる。
図４Ａ〜図４Ｇは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図４Ａに示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板２上に、バッファ層３および第１窒化物半導体層（電子走行層）４が順にエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、第１窒化物半導体層４上に第２窒化物半導体層（電子供給層）５がエピタキシャル成長される。
次に、図４Ｂに示すように、ＭＯＣＶＤ法によって、第２窒化物半導体層５上に、窒化物半導体ゲート層６の材料膜であるゲート層材料膜３１が形成される。次に、スパッタ法または蒸着法によって、ゲート層材料膜３１上にゲート金属膜７の材料膜であるゲート金属材料膜３２が形成される。ゲート金属材料膜３２は、たとえば、ＴｉＮの金属膜からなる。
次に、ゲート金属材料膜３２上にゲート絶縁膜８の材料膜である絶縁材料膜３３が形成される。前述の実施形態のように、ゲート絶縁膜８がＳｉＮからなる場合には、ＭＯＣＶＤ法またはプラズマＣＶＤ法によって、絶縁材料膜３３を成膜することができる。ゲート絶縁膜８がＳｉＯ２等のＳｉＮ以外の絶縁材料から構成される場合には、プラズマＣＶＤ法、ＬＰＣＶＤ（Low Pressure CVD）法、ＡＬＤ(Atomic Layer Deposition)法等によって、ゲート金属材料膜３２上に絶縁材料膜３３を成膜することができる。
この後、スパッタ法または蒸着法によって、絶縁材料膜３３上にゲート電極９の材料膜であるゲート電極膜３４が形成される。ゲート電極膜３４は、たとえば、ＴｉＮの金属膜からなる。
次に、図４Ｃに示すように、ゲート電極膜３４表面におけるゲート電極作成予定領域を覆うレジスト膜３５が形成される。そして、レジスト膜３５をマスクとして、ゲート電極膜３４、絶縁材料膜３３、ゲート金属材料膜３２およびゲート層材料膜３１が選択的にエッチングされる。
これにより、ゲート電極膜３４がパターニングされてゲート電極９が得られる。また、絶縁材料膜３３、ゲート金属材料膜３２およびゲート層材料膜３１が、ゲート電極９と同じパターンにパターニングされる。このようにして、第２窒化物半導体層５上に、窒化物半導体ゲート層６、ゲート金属膜７、ゲート絶縁膜８およびゲート電極９からなるゲート部２０が形成される。
次に、レジスト膜３５が除去される。この後、図４Ｄに示すように、プラズマＣＶＤ法またはＬＰＣＶＤ法によって、露出した表面全域を覆うように、パッシベーション膜１１が形成される。そして、スパッタ法によって、パッシベーション膜１１の表面に、バリアメタル膜１２が形成される。パッシベーション膜１１は、たとえばＳｉＮ層からなる。バリアメタル膜１２は、たとえばＴｉＮ層からなる。
次に、図４Ｅに示すように、パッシベーション膜１１とバリアメタル膜１２との積層膜に、ソース電極用コンタクト孔１３およびドレイン電極用コンタクト孔１４が形成される。
次に、図４Ｆに示すように、露出した表面全域を覆うようにソース・ドレイン電極膜３６が形成される。ソース・ドレイン電極膜３６は、下層としてのＴｉ層３６Ａ、中間層としてのＡｌ層３６Ｂおよび上層としてのＴｉＮ層３６Ｃを積層した積層金属膜からなり、各層を順に蒸着することによって形成される。
次に、図４Ｇに示すように、ソース・ドレイン電極膜３６およびバリアメタル膜１２がエッチングによってパターニングされ、さらにアニール処理が施されることによって、第２窒化物半導体層５にオーミック接触するソース電極１５およびドレイン電極１６が形成される。ソース電極１５は、Ｔｉ層３６Ａからなる下層１５Ａと、Ａｌ層３６Ｂからなる中間層１５Ｂと、ＴｉＮ層３６Ｃからなる上層１５Ｃとから構成される。また、ドレイン電極１６は、Ｔｉ層３６Ａからなる下層１６Ａと、Ａｌ層３６Ｂからなる中間層１６Ｂと、ＴｉＮ層３６Ｃからなる上層１６Ｃとから構成される。
この後、ソース電極１５およびドレイン電極１６を覆うように、層間絶縁膜１７が形成されることにより、図１に示すような構造の窒化物半導体装置１が得られる。
図５は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。図６は、主としてゲートパッドとゲート電極との間の電流経路の構成を説明するための図解的な平面図である。図７は、図６のVII-VII線に沿う図解的な断面図である。図５、図６および図７において、前述の図１、図２および図３の各部に対応する部分には、図１、図２および図３と同じ符号を付して示す。
図６および図７においては、説明の便宜上、ゲートパッド２３とゲート電極９との間の電流経路の周囲に存在する絶縁膜は省略されている。図５は、図６のV−V線に沿う断面を示している。
第２実施形態に係る窒化物半導体装置１Ａは、第１実施形態に係る窒化物半導体装置１に比べて、ゲート部２０の構成およびゲートパッド２３とゲート電極９との間の電流経路の構成が異なっている。
図５に示すように、第２実施形態に係る窒化物半導体装置１Ａでは、ゲート部２０は、第２窒化物半導体層５上にエピタキシャル成長された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート電極９とからなる。ゲート電極９は、窒化物半導体ゲート層６の表面に接するように形成されている。
図６に示すように、ソース電極１５（Ｓ）、ゲート電極９（Ｇ）およびドレイン電極１６（Ｄ）は、所定の第１方向（図６の紙面の上下方向）に延びている。図６においては、説明の便宜上、ソース電極１５（Ｓ）のうち、ゲート電極９（Ｇ）を覆っている部分は省略されている。ソース電極１５（Ｓ）、ゲート電極９（Ｇ）およびドレイン電極１６（Ｄ）は、第１方向と直交する方向（図６の紙面の左右方向）に、ＳＧＤＧＳＧＤの順に周期的に配置されている。これにより、ソース電極１５（Ｓ）およびドレイン電極１６（Ｄ）でゲート電極９（Ｇ）を挟むことによって素子構造が構成されている。半導体積層構造の表面の領域は、当該素子構造を含むアクティブエリア４１と、アクティブエリア４１以外のノンアクティブエリア４２とを含んでいる。
ソース電極１５（Ｓ）の両側に配置されている２つのゲート電極９（Ｇ）の両端部は、ノンアクティブエリア４２まで延びており、ノンアクティブエリアにおいてそれらの端部は連結部９ａによって連結されている。
図６および図７を参照して、ゲート電極９の一端部側のノンアクティブエリア４２において、ゲート電極９の一端部側の連結部９ａの上方位置には、第２方向に延びた第１ゲート配線メタル２４が配置されている。第１ゲート配線メタル２４は、例えば、ＴｉＮ膜、ＡｌＣｕ膜およびＴｉＮ膜が積層されたＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜からなる。第１ゲート配線メタル２４は、ＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜以外の金属の単膜または積層膜から構成されていてもよい。第１ゲート配線メタル２４の厚さは、２００ｎｍ〜１０００ｎｍ程度である。
第１ゲート配線メタル２４上には、ゲート絶縁膜２５が積層されている。ゲート絶縁膜２５は、この実施形態では、ＳｉＮからなる。ゲート絶縁膜２５の表面（上面または下面）の面積は、窒化物半導体ゲート層６の表面（上面または下面）の面積よりも大きい。ゲート絶縁膜２５の厚さは、３ｎｍ〜３０ｎｍ程度である。ゲート絶縁膜２５の膜厚は、１０ｎｍ以上であることが好ましい。この実施形態では、ゲート絶縁膜２５の膜厚は、３０ｎｍである。ゲート絶縁膜２５は、ＳｉＮの他、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮ、ＡｌＯＮ等から構成されてもよい。
ゲート絶縁膜２５上には、第２ゲート配線メタル２６が配置されている。第２ゲート配線メタル２６は、例えば、ＴｉＮ膜、ＡｌＣｕ膜およびＴｉＮ膜が積層されたＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜からなる。第２ゲート配線メタル２６は、ＴｉＮ／ＡｌＣｕ／ＴｉＮ積層膜以外の金属の単膜または積層膜から構成されていてもよい。第２ゲート配線メタル２６の厚さは、２００ｎｍ〜１０００ｎｍ程度である。
ゲート電極９の一端部側の連結部９ａと第１ゲート配線メタル２４とは、それらの間の絶縁膜を貫通するゲートビア２１によって電気的に接続されている。ゲートビア２１は、例えば、Ｗ（タングステン）からなる。ゲートビア２１は、Ｗ（タングステン）以外の金属から構成されていてもよい。
第２ゲート配線メタル２６の一端部の上方には、ゲートパッド２３が配置されている。図７において、ゲートパッド２３は、図６のVIIa−VIIaに沿う断面を示している。ゲートパッド２３は、その下面中央部に、下方に突出しかつ下面が第２ゲート配線メタル２６の表面に接合された接続部２３ａを有している。ゲートパッド２３は、例えば、Ａｌからなる。ゲートパッド２３は、Ａｌ以外の金属から構成されていてもよい。
つまり、ゲート電極９は、金属からなるゲートビア２１および金属からなる第１ゲート配線メタル２４、絶縁体からなるゲート絶縁膜２５および金属からなる第２ゲート配線メタル２６を介してゲートパッド２３に接続されている。
つまり、この実施形態では、窒化物半導体ゲート層６上に金属膜（ゲート電極９）が形成され、この金属膜（ゲート電極９）に、下面（第１表面）と上面（第２表面）とを有するゲート絶縁膜２５を介してゲートパッド２３が接続されている。ゲート絶縁膜２５の下面（第１表面）は、前記金属膜（ゲート電極９）に金属（第１ゲート配線メタル２４およびゲートビア２１）を介して電気的に接続されている。ゲート絶縁膜２５の上面（第２表面）は、ゲートパッド２３に金属（第２ゲート配線メタル２６）を介して電気的に接続されている。
前述の第２実施形態に係る窒化物半導体装置１Ａでは、窒化物半導体ゲート層６とゲートパッド２３との間の電流経路に、ゲート絶縁膜２５が形成されているので、第１比較例に比べて、ゲートリーク電流を低減することができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。この実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
第２実施形態に係る窒化物半導体装置１Ａにおいても、窒化物半導体ゲート層６とゲート電極９との界面（半導体／金属膜界面）に界面準位が形成されるが、この界面準位は、電子が出入りする準位ではなく、障壁高さをピニング（固定）するように働く。このため、第２実施形態に係る窒化物半導体装置１Ａでは、第２比較例に比べて閾値電圧の変動を抑制することが可能となる。
前述の第２実施形態では、図７に示すように、第１ゲート配線メタル２４と、第２ゲート配線メタル２６との間にゲート絶縁膜２５が配置されている。しかし、第２実施形態において、図８に示すように、第１ゲート配線メタル２４、ゲート絶縁膜２５および第２ゲート配線メタル２６の積層体に代えて、第１実施形態のゲート配線メタル２２と同様な構造のゲート配線メタル２２を用い、ゲート配線メタル２２とゲートパッド２３の接続部２３ａとの間にゲート絶縁膜２７を配置するようにしてもよい。
このような構成では、窒化物半導体ゲート層６上に金属膜（ゲート電極９）が形成され、この金属膜（ゲート電極９）に、下面（第１表面）と上面（第２表面）とを有するゲート絶縁膜２７を介してゲートパッド２３が接続される。ゲート絶縁膜２７の下面（第１表面）は、金属膜（ゲート電極９）に前記金属（ゲート配線メタル２２およびゲートビア２１）を介して電気的に接続される。ゲート絶縁膜２７の上面（第２表面）は、ゲートパッド２３に直接に電気的に接続される。このような構成においても、第２実施形態に係る窒化物半導体装置１Ａと同様な効果が得られる。
以上、この発明の第１および第２実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の第１および第２実施形態では、第１窒化物半導体層（電子走行層）４がＧａＮ層からなり、第２窒化物半導体層（電子供給層）５がＡｌＧａＮ層からなる例について説明したが、第１窒化物半導体層４と第２窒化物半導体層５とはバンドギャップ（例えばＡｌ組成）が異なっていればよく、他の組み合わせも可能である。たとえば、第１窒化物半導体層４／第２窒化物半導体層５の組み合わせとしては、ＧａＮ／ＡｌＮ、ＡｌＧａＮ／ＡｌＮなどを例示できる。
また、前述の第１および第２実施形態では、基板２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，１Ａ 窒化物半導体装置
２ 基板
３ バッファ層
３Ａ 第１バッファ層
３Ｂ 第２バッファ層
４ 第１窒化物半導体層
５ 第２窒化物半導体層
２０ ゲート部
６ 窒化物半導体ゲート層
７ ゲート金属膜
８ ゲート絶縁膜
９ ゲート電極
９ａ 連結部
１１ パッシベーション膜
１２ バリアメタル膜
１３ ソース電極用コンタクト孔
１４ ドレイン電極用コンタクト孔
１５ ソース電極
１６ ドレイン電極
１５Ａ，１６Ａ 下層
１５Ｂ，１６Ｂ 中間層
１５Ｃ，１６Ｃ 上層
１７ 層間絶縁膜
１８ 二次元電子ガス
２１ ゲートビア
２２ ゲート配線メタル
２３ ゲートパッド
２４ 第１ゲート配線メタル
２５ ゲート絶縁膜
２６ 第２ゲート配線メタル
２７ ゲート絶縁膜

Claims (15)

  1. 電子走行層を構成する第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、電子供給層を構成する第２窒化物半導体層と、
    前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、
    前記窒化物半導体ゲート層上に形成された金属膜と、
    前記金属膜に、第１表面と第２表面とを有するゲート絶縁膜を介して接続されたゲートパッドとを含み、
    前記ゲート絶縁膜の第１表面は、前記金属膜に直接にまたは金属を介して電気的に接続されており、
    前記ゲート絶縁膜の第２表面は、前記ゲートパッドに直接にまたは金属を介して電気的に接続されている、窒化物半導体装置。
  2. 前記絶縁膜が、ＳｉＮ若しくはＳｉＯ２からなる単膜またはＳｉＮ若しくはＳｉＯ２を含む積層膜から構成されている、請求項１に記載の窒化物半導体装置。
  3. ゲートリーク電流は、１ｎＡ／ｍｍ以下である、請求項１または２に記載の窒化物半導体装置。
  4. 前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、
    前記ゲート絶縁膜の膜厚は１０ｎｍ以上である、請求項１〜３のいずれか一項に記載の窒化物半導体装置。
  5. 前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する、請求項１〜４のいずれか一項に記載の窒化物半導体装置。
  6. 前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる、請求項１〜４のいずれか一項に記載の窒化物半導体装置。
  7. 前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層を含む、請求項５に記載の窒化物半導体装置。
  8. 前記ゲート絶縁膜の表面の面積は、窒化物半導体ゲート層の表面の面積よりも大きい、請求項１〜７のいずれか一項に記載の窒化物半導体装置。
  9. 電子走行層を構成する第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、電子供給層を構成する第２窒化物半導体層と、
    前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、
    前記窒化物半導体ゲート層上に形成されたゲート金属膜と、
    前記ゲート金属膜上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを含む、窒化物半導体装置。
  10. 前記絶縁膜が、ＳｉＮ若しくはＳｉＯ２からなる単膜またはＳｉＮ若しくはＳｉＯ２を含む積層膜から構成されている、請求項９に記載の窒化物半導体装置。
  11. ゲートリーク電流は、１ｎＡ／ｍｍ以下である、請求項９または１０に記載の窒化物半導体装置。
  12. 前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、
    前記ゲート絶縁膜の膜厚は１０ｎｍ以上である、請求項９〜１１のいずれか一項に記載の窒化物半導体装置。
  13. 前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する、請求項９〜１２のいずれか一項に記載の窒化物半導体装置。
  14. 前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる、請求項９〜１２のいずれか一項に記載の窒化物半導体装置。
  15. 前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層を含む、請求項１３に記載の窒化物半導体装置。
JP2018014076A 2018-01-30 2018-01-30 窒化物半導体装置 Active JP7097708B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018014076A JP7097708B2 (ja) 2018-01-30 2018-01-30 窒化物半導体装置
US16/249,366 US11296193B2 (en) 2018-01-30 2019-01-16 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018014076A JP7097708B2 (ja) 2018-01-30 2018-01-30 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2019134041A true JP2019134041A (ja) 2019-08-08
JP7097708B2 JP7097708B2 (ja) 2022-07-08

Family

ID=67391544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018014076A Active JP7097708B2 (ja) 2018-01-30 2018-01-30 窒化物半導体装置

Country Status (2)

Country Link
US (1) US11296193B2 (ja)
JP (1) JP7097708B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021215336A1 (ja) * 2020-04-23 2021-10-28
WO2023171438A1 (ja) * 2022-03-10 2023-09-14 ローム株式会社 窒化物半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217735A1 (ja) 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
CN114975614A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187840A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置
US20130075788A1 (en) * 2011-09-28 2013-03-28 Fujitsu Limited Semiconductor device and fabrication method
US20130082336A1 (en) * 2011-09-29 2013-04-04 Fujitsu Limited Semiconductor device and method for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5789967B2 (ja) * 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
JP6083548B2 (ja) * 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187840A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置
US20130075788A1 (en) * 2011-09-28 2013-03-28 Fujitsu Limited Semiconductor device and fabrication method
JP2013074209A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
CN103077890A (zh) * 2011-09-28 2013-05-01 富士通株式会社 半导体器件和制造方法
US20130082336A1 (en) * 2011-09-29 2013-04-04 Fujitsu Limited Semiconductor device and method for fabricating the same
CN103035701A (zh) * 2011-09-29 2013-04-10 富士通株式会社 半导体器件及其制造方法
JP2013074279A (ja) * 2011-09-29 2013-04-22 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021215336A1 (ja) * 2020-04-23 2021-10-28
JP7679363B2 (ja) 2020-04-23 2025-05-19 ローム株式会社 窒化物半導体装置
US12446263B2 (en) 2020-04-23 2025-10-14 Rohm Co., Ltd. Nitride semiconductor device
WO2023171438A1 (ja) * 2022-03-10 2023-09-14 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
JP7097708B2 (ja) 2022-07-08
US20190237551A1 (en) 2019-08-01
US11296193B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
US10868164B2 (en) Nitride semiconductor device
TWI663698B (zh) 半導體裝置
JP7082508B2 (ja) 窒化物半導体装置
JP7175727B2 (ja) 窒化物半導体装置
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
CN101789445B (zh) 半导体装置
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
JP7426786B2 (ja) 窒化物半導体装置
JP7300840B2 (ja) 窒化物半導体装置の製造方法
JP7317936B2 (ja) 窒化物半導体装置
TW201528503A (zh) 半導體裝置
US11296193B2 (en) Nitride semiconductor device
TW202211473A (zh) 氮化物半導體裝置及其製造方法
JP2009060049A (ja) 窒化物系化合物半導体装置
JP2008034438A (ja) 半導体装置
JP2013062494A (ja) 窒化物半導体装置
JP7398885B2 (ja) 窒化物半導体装置およびその製造方法
TW201709512A (zh) 半導體單元
JP6804690B2 (ja) 半導体装置
JP2002329863A (ja) 半導体装置及びその製造方法
JP5055737B2 (ja) ２次元キャリアガス層を有する電界効果トランジスタ
JP7308593B2 (ja) 窒化物半導体装置
JP7665880B2 (ja) 半導体装置および半導体装置の製造方法
JP6150322B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7097708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250