JP2019125731A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2019125731A JP2019125731A JP2018006289A JP2018006289A JP2019125731A JP 2019125731 A JP2019125731 A JP 2019125731A JP 2018006289 A JP2018006289 A JP 2018006289A JP 2018006289 A JP2018006289 A JP 2018006289A JP 2019125731 A JP2019125731 A JP 2019125731A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chamfering
- active layer
- terrace
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H10P52/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H10P90/128—
-
- H10P90/129—
-
- H10P90/1922—
-
- H10W10/181—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
前記テラス形成工程を、低番手砥石および該低番手砥石よりも番手の高い高番手砥石を備える面取りホイールを用いて行い、
前記テラス形成工程は、
前記低番手砥石を用いて、前記活性層用ウェーハの側から、前記活性層用ウェーハの面取り加工を経て、前記絶縁膜の面取り加工を行い、さらに、前記支持基板用ウェーハの面取り加工を行う粗面取り加工工程と、
該粗面取り加工工程の後、前記高番手砥石を用いて、前記粗面取り加工工程により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程と、を含むことを特徴とする貼り合わせウェーハの製造方法。
前記多段構造の面取りホイールを用いて前記粗面取り加工工程および前記仕上げ面取り加工工程を連続的に行う、上記(1)に記載の貼り合わせウェーハの製造方法。
本発明の一実施形態に従う貼り合わせウェーハ100の製造方法は、支持基板用ウェーハ10および活性層用ウェーハ31を、絶縁膜20を介して貼り合わせる貼り合わせ工程S10と、支持基板用ウェーハ10にテラス面TAを形成するテラス形成工程S20と、テラス形成工程S20により生じた歪み領域を除去する歪み除去工程S30と、を含む。そして、テラス形成工程S20を、低番手砥石510および該低番手砥石510よりも番手の高い高番手砥石520を備える面取りホイール500を用いて行う。ここで、テラス形成工程S20は、低番手砥石510を用いて、活性層用ウェーハ31の側から、活性層用ウェーハ31の面取り加工を経て、絶縁膜20の面取り加工を行い、さらに、支持基板用ウェーハ10の面取り加工を行う粗面取り加工工程S21と、該粗面取り加工工程S21の後、高番手砥石520を用いて、粗面取り加工工程S21により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程S22と、を含む。以下、各工程の詳細を順次説明する。
貼り合わせ工程S10では、支持基板用ウェーハ10および活性層用ウェーハ31を、絶縁膜20を介して貼り合わせる。絶縁膜20は、支持基板用ウェーハ10および活性層用ウェーハ31の貼合せ面となる。本実施形態における貼り合わせ手法は特に制限はなく、例えば、以下のようにして貼り合わせ工程S10を行うことができる。
貼り合わせ工程S10に続くテラス形成工程S20について、図5を参照して説明する。最初に、低番手砥石510を用いて、粗面取り加工工程S21を行う。まず、活性層用ウェーハ31の側から、活性層用ウェーハ31の面取り加工を行う。そして、活性層用ウェーハ31の面取り加工を経て、絶縁膜20の面取り加工を行い、さらに、支持基板用ウェーハ10の面取り加工を行う。粗面取り加工工程S21により、貼り合わせウェーハ100には加工面S1が形成される。加工面S1は、活性層用ウェーハ31、絶縁膜20および支持基板用ウェーハ10に及ぶこととなる。また、この段階で、支持基板用ウェーハ10の周縁部には平坦面が形成される。
テラス形成工程S20の後には、テラス形成の際に生じた歪み領域を除去するための歪み除去工程S30を行う。歪み除去は公知のエッチング法により行うことができる。例えば、シリコンウェーハに対しては、TMAH(水酸化テトラメチルアンモニウム)水溶液またはKOH(水酸化カリウム)などのアルカリ水溶液でエッチングすることができる。エッチングによる歪み除去量は、仕上げ面取り加工工程S22により生じた歪みを除去できる程度に最小限とすることが好ましく、エッチング取り代を例えば0.5μm〜2μm程度とすることが好ましい。エッチング取り代が過大となると、支持基板用ウェーハ10および絶縁膜20または活性層用ウェーハ31および絶縁膜20の各構成間の材質の相違に起因するエッチング速度の違いや、アルカリ水溶液によるエッチング速度の結晶面方位依存性から、加工面の表面荒れや加工形状の悪化がおきるためである。なお、歪み除去工程S30による取り代はテラス形成工程S20における取り代に比べて少量であるため、図面の簡略化のため模式図としての図示を行っていない。
支持基板用ウェーハ10または活性層用ウェーハ31を面取り加工する際には、通常ダイヤモンド砥石が用いられる。この場合、砥粒の粒度について、前述の高低関係を満足する限りは特段の制限はないが、低番手砥石510の番手を#100以上#600未満とすることができ、#300以上#500以下とすることがより好ましい。一方、高番手砥石520の番手を#600以上#2000以下とすることができ、#700以上#1200以下とすることが好ましい。また、両者の番手の差を200以上1500以下とすることが好ましい。なお、砥石の番手はJIS B 4130:1998(ダイヤモンド/CBN工具-ダイヤモンド又はCBNと(砥)粒の粒度)に従うものとする。
図3に示した2段構造の面取りホイール500を用いて、図4のフローチャートに従い、図2に示す貼り合わせウェーハ100を作製した。具体的には、以下のとおりである。
支持基板用ウェーハ10および活性層用ウェーハ31として直径200mmのシリコンウェーハをそれぞれ用意した。次に、支持基板用ウェーハ10および活性層用ウェーハ31を熱酸化膜作製装置に導入して、酸化雰囲気下で酸化膜形成処理を行い、支持基板用ウェーハに酸化シリコン膜からなる絶縁膜を形成した。そして、活性層用ウェーハ31と支持基板用ウェーハ10とを、酸化シリコン膜からなる絶縁膜を介して貼り合わせた。次いで、貼り合わせたウェーハを、酸化雰囲気下とした縦型熱処理装置内に搬送し、貼り合わせを強化する熱処理を施して1枚の貼り合わせウェーハとした。なお、貼り合わせ後の絶縁膜20の膜厚は1μmであった。
図6A〜図6Cを用いて説明したのと同様に、低番手砥石510により加工面S1を形成し、次いで高番手砥石520により加工面S1の仕上げ面取りを行い、加工面S2を形成した。なお、低番手砥石510としては#400のダイヤモンド砥粒を用い、高番手砥石520としては#800のダイヤモンド砥粒を用いた。また、支持基板用ウェーハ10の酸化シリコン膜直下の平坦面からの、厚み方向の粗面取り研削取り代h1を70μmとし、総研削取り代h2を90μmとした。したがって、仕上げ研削取り代Δhは20μmである。また、水平方向の仕上げ研削取り代wを100μmとした(図5も併せて参照)。
テラス部Tの形成後、TMAHでアルカリエッチングを行い、加工歪みを除去した。なお、エッチング量に関しては、予め別のサンプルTEM断面写真から歪み領域の厚みを求めておき、エッチング量を1μmとした。
最後に、活性層用ウェーハ31の薄膜化を行って膜厚13μmの活性層30を得て、図1および図7に示す貼り合わせウェーハ100を得た。図7は、貼り合わせウェーハ100の端部の拡大図である。図7に示すA部およびB部のSEM断面写真を図8A,8Bにそれぞれ示す。なお、図1,7に示すとおり、貼り合わせウェーハ100の支持基板用ウェーハ10の端面および裏面には、酸化シリコンからなる絶縁膜40が形成されている。
実施例における2段構造の面取りホイールに替えて、1段構造の面取りホイールを用い、砥石として#800のダイヤモンド砥粒のみを用いた以外は、実施例と同様にして貼り合わせウェーハ100を作製した。
20 貼り合わせ面の絶縁膜
30 活性層
31 活性層用ウェーハ
40 支持基板用ウェーハの絶縁膜
90 活性層用ウェーハの絶縁膜
100 貼り合わせウェーハ
500 面取りホイール
510 低番手砥石
520 高番手砥石
600 保持部
610 回転部
S1 粗面取り加工後の加工面
S2 仕上げ面取り加工後の加工面
TA テラス面
TB テラス斜面
T テラス部
Claims (6)
- 支持基板用ウェーハおよび活性層用ウェーハを、絶縁膜を介して貼り合わせる貼り合わせ工程と、前記支持基板用ウェーハにテラス面を形成するテラス形成工程と、前記テラス形成工程により生じた歪み領域を除去する歪み除去工程と、を含む貼り合わせウェーハの製造方法であって、
前記テラス形成工程を、低番手砥石および該低番手砥石よりも番手の高い高番手砥石を備える面取りホイールを用いて行い、
前記テラス形成工程は、
前記低番手砥石を用いて、前記活性層用ウェーハの側から、前記活性層用ウェーハの面取り加工を経て、前記絶縁膜の面取り加工を行い、さらに、前記支持基板用ウェーハの面取り加工を行う粗面取り加工工程と、
該粗面取り加工工程の後、前記高番手砥石を用いて、前記粗面取り加工工程により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程と、を含むことを特徴とする貼り合わせウェーハの製造方法。 - 径の異なる円盤が同心円状に堆積された多段構造の面取りホイールの、内径部の周縁に前記低番手砥石が設けられ、かつ、前記内径部よりも外側の外径部の周縁に前記高番手砥石が設けられ、
前記多段構造の面取りホイールを用いて前記粗面取り加工工程および前記仕上げ面取り加工工程を連続的に行う、請求項1に記載の貼り合わせウェーハの製造方法。 - 前記テラス形成工程の後に、前記活性層用ウェーハを薄膜化して活性層を得る薄膜化工程をさらに有する、請求項1または2に記載の貼り合わせウェーハの製造方法。
- 前記活性層用ウェーハがシリコンウェーハからなる、請求項1〜3のいずれか1項に記載の貼り合わせウェーハの製造方法。
- 前記絶縁膜が酸化シリコンからなる、請求項1〜4のいずれか1項に記載の貼り合わせウェーハの製造方法。
- 前記支持基板用ウェーハの端面および裏面に前記絶縁膜が設けられる、請求項1〜5のいずれか1項に記載の貼り合わせウェーハの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018006289A JP6879223B2 (ja) | 2018-01-18 | 2018-01-18 | 貼り合わせウェーハの製造方法 |
| CN201811503657.4A CN110060959B (zh) | 2018-01-18 | 2018-12-10 | 贴合晶片的制造方法 |
| US16/244,603 US10559471B2 (en) | 2018-01-18 | 2019-01-10 | Method of manufacturing bonded wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018006289A JP6879223B2 (ja) | 2018-01-18 | 2018-01-18 | 貼り合わせウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019125731A true JP2019125731A (ja) | 2019-07-25 |
| JP6879223B2 JP6879223B2 (ja) | 2021-06-02 |
Family
ID=67213027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018006289A Active JP6879223B2 (ja) | 2018-01-18 | 2018-01-18 | 貼り合わせウェーハの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10559471B2 (ja) |
| JP (1) | JP6879223B2 (ja) |
| CN (1) | CN110060959B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021041481A (ja) * | 2019-09-09 | 2021-03-18 | キオクシア株式会社 | 研削装置、研削砥石、および研削方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6939752B2 (ja) | 2018-11-19 | 2021-09-22 | 株式会社Sumco | シリコンウェーハのヘリカル面取り加工方法 |
| US11137559B2 (en) * | 2019-04-22 | 2021-10-05 | Xintec Inc. | Optical chip package and method for forming the same |
| CN110534423B (zh) * | 2019-09-19 | 2021-10-26 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| WO2025170929A1 (en) * | 2024-02-07 | 2025-08-14 | Applied Materials, Inc. | Substrate processing chambers having high conductance hardware |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109677A (ja) * | 1991-10-16 | 1993-04-30 | Sony Corp | Soi基板の製造方法 |
| JPH10209408A (ja) * | 1997-01-27 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | Soi基板の製造方法 |
| JP2010105141A (ja) * | 2008-10-31 | 2010-05-13 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
| JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658135B2 (ja) | 1988-03-08 | 1997-09-30 | ソニー株式会社 | 半導体基板 |
| JP3480480B2 (ja) * | 1996-03-06 | 2003-12-22 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
| JP3962972B2 (ja) * | 2000-04-27 | 2007-08-22 | 株式会社Sumco | 張り合わせ基板の製造方法 |
| JP2003017444A (ja) * | 2001-06-29 | 2003-01-17 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの加工取り代の測定方法およびその装置 |
| WO2006092886A1 (ja) * | 2005-02-28 | 2006-09-08 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| JP5521582B2 (ja) * | 2010-01-28 | 2014-06-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5571409B2 (ja) * | 2010-02-22 | 2014-08-13 | 株式会社荏原製作所 | 半導体装置の製造方法 |
| WO2012088710A1 (zh) * | 2010-12-27 | 2012-07-05 | 上海新傲科技股份有限公司 | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 |
| JP2013152310A (ja) * | 2012-01-24 | 2013-08-08 | Panasonic Liquid Crystal Display Co Ltd | 一以上の液晶表示素子の製造方法 |
| JP5862521B2 (ja) * | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
| JP6157381B2 (ja) * | 2014-03-04 | 2017-07-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
-
2018
- 2018-01-18 JP JP2018006289A patent/JP6879223B2/ja active Active
- 2018-12-10 CN CN201811503657.4A patent/CN110060959B/zh active Active
-
2019
- 2019-01-10 US US16/244,603 patent/US10559471B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109677A (ja) * | 1991-10-16 | 1993-04-30 | Sony Corp | Soi基板の製造方法 |
| JPH10209408A (ja) * | 1997-01-27 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | Soi基板の製造方法 |
| JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
| JP2010105141A (ja) * | 2008-10-31 | 2010-05-13 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021041481A (ja) * | 2019-09-09 | 2021-03-18 | キオクシア株式会社 | 研削装置、研削砥石、および研削方法 |
| JP7288373B2 (ja) | 2019-09-09 | 2023-06-07 | キオクシア株式会社 | 研削装置、研削砥石、および研削方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10559471B2 (en) | 2020-02-11 |
| JP6879223B2 (ja) | 2021-06-02 |
| CN110060959A (zh) | 2019-07-26 |
| CN110060959B (zh) | 2023-03-21 |
| US20190221435A1 (en) | 2019-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105340066B (zh) | SiC基板的制造方法 | |
| EP1962325B1 (en) | Method for manufacturing bonded substrate | |
| JP6879223B2 (ja) | 貼り合わせウェーハの製造方法 | |
| CN100435288C (zh) | 硅晶片的制造方法 | |
| US20120028555A1 (en) | Grinding Tool For Trapezoid Grinding Of A Wafer | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
| JP4815801B2 (ja) | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ | |
| US20120028439A1 (en) | Semiconductor And Solar Wafers And Method For Processing Same | |
| JP2018182146A (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| US11361959B2 (en) | Method for manufacturing wafer | |
| US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
| US8310031B2 (en) | Semiconductor and solar wafers | |
| JP2006100406A (ja) | Soiウェーハの製造方法 | |
| JP2005209862A (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP7687481B2 (ja) | 貼り合わせウェーハ用の支持基板 | |
| JPH0677311A (ja) | 半導体基板の製造方法 | |
| CN110034018A (zh) | 半导体晶片的制造方法 | |
| JP6696473B2 (ja) | 多層膜soiウェーハ及びその製造方法 | |
| WO2025186046A1 (fr) | Procédé de préparation d'un substrat support en matériau polycristallin et procédé de fabrication d'une structure composite incluant ledit substrat support | |
| JP2013120795A (ja) | 窒化物半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6879223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |