[go: up one dir, main page]

JP2019125731A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2019125731A
JP2019125731A JP2018006289A JP2018006289A JP2019125731A JP 2019125731 A JP2019125731 A JP 2019125731A JP 2018006289 A JP2018006289 A JP 2018006289A JP 2018006289 A JP2018006289 A JP 2018006289A JP 2019125731 A JP2019125731 A JP 2019125731A
Authority
JP
Japan
Prior art keywords
wafer
chamfering
active layer
terrace
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018006289A
Other languages
English (en)
Other versions
JP6879223B2 (ja
Inventor
靖之 森川
Yasuyuki Morikawa
靖之 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018006289A priority Critical patent/JP6879223B2/ja
Priority to CN201811503657.4A priority patent/CN110060959B/zh
Priority to US16/244,603 priority patent/US10559471B2/en
Publication of JP2019125731A publication Critical patent/JP2019125731A/ja
Application granted granted Critical
Publication of JP6879223B2 publication Critical patent/JP6879223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H10P52/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10P90/128
    • H10P90/129
    • H10P90/1922
    • H10W10/181

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを、安定的に製造することのできる貼り合わせウェーハの製造方法を提供する。【解決手段】本発明による貼り合わせウェーハの製造方法は、テラス形成工程を、低番手砥石および該低番手砥石よりも番手の高い高番手砥石を備える面取りホイールを用いて行い、前記テラス形成工程は、前記低番手砥石を用いて、前記活性層用ウェーハの側から、前記活性層用ウェーハの面取り加工を経て、前記絶縁膜の面取り加工を行い、さらに、前記支持基板用ウェーハの面取り加工を行う粗面取り加工工程と、該粗面取り加工工程の後、前記高番手砥石を用いて、前記粗面取り加工工程により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程と、を含む。【選択図】図3

Description

本発明は、貼り合わせウェーハの製造方法に関する。
半導体ウェーハとして、単結晶シリコンからなるシリコンウェーハおよびGaAs等の化合物半導体からなるバルクのウェーハ(以下、「バルクウェーハ」と呼ぶ場合がある。)が知られている。また、バルクウェーハの表面に絶縁膜を設け、該絶縁膜を介して、活性層用ウェーハと貼り合わせてなる貼り合わせウェーハが知られている。貼り合わせウェーハは、一般的に、活性層用ウェーハを更に薄膜化することにより活性層を形成し、該活性層が半導体デバイス形成領域して用いられる。なお、活性層用ウェーハは、バルクウェーハと同種のウェーハが用いられることもあれば、異種のウェーハが用いられることもある。
特に近年、高集積CMOS素子や高耐圧素子、さらにはイメージセンサ分野において、SOI(Silicon on Insulator)構造を有するSOIウェーハが注目されている。このSOIウェーハは、支持基板上に、酸化シリコン(SiO)等の絶縁膜、およびデバイス活性層として使用される単結晶シリコン層などの半導体層が順次形成された構造を有する。バルクのシリコン基板では素子と基板との間に発生し得る寄生容量が比較的大きいものの、SOIウェーハは寄生容量を大幅に低減できるため、デバイスの高速化、高耐圧化、低消費電力化等の点で有利である。
さて、SOIウェーハなどの貼り合わせウェーハには、チッピング防止などの種々の目的により、活性層の外周側に「テラス」と呼ばれる領域が形成されることがある。また、テラスが設けられた部分(テラス部)は、貼り合わせウェーハに半導体デバイスを作製するデバイス形成プロセスにおいて、ウェーハハンドリングに用いられることもある。
例えば、特許文献1には、図1に示すように、Siウェーハからなる支持基板910上に、シリコンからなる活性層930が酸化シリコン膜920を介して設けられたSOIウェーハ900が開示されている。このSOIウェーハ900において、活性層930の外周端が支持基板910の外周端よりも内側に位置しており、かつ、活性層910の周縁が面取りされている。また、このSOIウェーハ900におけるテラス面Tは、支持体910に設けられている。なお、以降、本明細書において、支持基板の外周部における平坦面領域をテラス面Tと称し、活性層の平坦面と、テラス面Tとの間の傾斜面をテラス傾斜面Tと称することとする。テラス面Tおよびテラス傾斜面Tを総称して「テラス部」と称することがある。
特許文献1によると、このSOIウェーハ900をデバイス形成プロセスに供しても、支持基板910および活性層930の接合面または活性層930の周縁でのチッピングが防止することができる。
特許文献1では、上述したテラス部を形成するため、以下の加工が行われる。まず、ウェーハクランプ台に保持された加工前の貼り合わせ基板を回転させながら、当該貼り合わせ基板を面取りホイールのダイヤモンド電着面に接近させる。そして、ウェーハクランプ台を昇降させて、面取りホイールの斜面を含む凹面と当接させることにより、支持基板用のシリコンウェーハおよび活性層用シリコンウェーハのそれぞれの周縁部に加工面を形成する。
特開平1−227441号公報
本発明者の検討によれば、上述した従来型の加工法では、量産時に加工形状の悪化が生じることが確認された。そのため、従来技術では、テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを、安定的に製造することはできなかった。
そこで本発明は、上記課題に鑑み、テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを、安定的に製造することのできる貼り合わせウェーハの製造方法を提供することを目的とする。
本発明者は、上記諸課題を解決するために鋭意検討した。上述した特許文献1に開示される従来型の加工法では、テラス部を形成するにあたり、面取りホイールに備わる単一の砥石によって面取り加工が全て行われる。ここで、貼り合わせウェーハにおいては、シリコンウェーハなどの半導体ウェーハに比べて絶縁膜の耐摩耗性が比較的高いため、砥石が破損または損耗するタイミングは、貼り合わせ面の絶縁膜を面取り研削する時が支配的である。そのため、仕上げ面取り可能な番手の高い砥石のみによって絶縁膜の面取りを続けると、加工ロットのロット後期では絶縁膜を研削できず、加工形状が悪化することとなる。一方で、粗い砥石、すなわち番手の低い砥石のみで面取りを行えば、絶縁膜による砥石の破損または損耗は生じ難くなるものの、加工歪みが過大となる。この場合、面取り後の加工歪みを除去するためのエッチングを多量に行う必要が生じるところ、エッチングを多量に行うと、活性層、絶縁膜および支持基板でエッチングレートの相違に起因して異方性が顕在化してしまう。
そこで本発明者は、テラス部を形成する際に、貼り合わせ面の絶縁膜の面取りを、番手の低い砥石を用いて行い、当該絶縁膜の面取り後に、番手の高い砥石を用いて仕上げ面取りを行うことを着想した。こうすることで、加工歪みの除去も問題なく行えることを本発明者は知見し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。
(1)支持基板用ウェーハおよび活性層用ウェーハを、絶縁膜を介して貼り合わせる貼り合わせ工程と、前記支持基板用ウェーハにテラス面を形成するテラス形成工程と、前記テラス形成工程により生じた歪み領域を除去する歪み除去工程と、を含む貼り合わせウェーハの製造方法であって、
前記テラス形成工程を、低番手砥石および該低番手砥石よりも番手の高い高番手砥石を備える面取りホイールを用いて行い、
前記テラス形成工程は、
前記低番手砥石を用いて、前記活性層用ウェーハの側から、前記活性層用ウェーハの面取り加工を経て、前記絶縁膜の面取り加工を行い、さらに、前記支持基板用ウェーハの面取り加工を行う粗面取り加工工程と、
該粗面取り加工工程の後、前記高番手砥石を用いて、前記粗面取り加工工程により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程と、を含むことを特徴とする貼り合わせウェーハの製造方法。
(2)径の異なる円盤が同心円状に堆積された多段構造の面取りホイールの、内径部の周縁に前記低番手砥石が設けられ、かつ、前記内径部よりも外側の外径部の周縁に前記高番手砥石が設けられ、
前記多段構造の面取りホイールを用いて前記粗面取り加工工程および前記仕上げ面取り加工工程を連続的に行う、上記(1)に記載の貼り合わせウェーハの製造方法。
(3)前記テラス形成工程の後に、前記活性層用ウェーハを薄膜化して活性層を得る薄膜化工程をさらに有する、上記(1)または(2)に記載の貼り合わせウェーハの製造方法。
(4)前記活性層用ウェーハがシリコンウェーハからなる、上記(1)〜(3)のいずれかに記載の貼り合わせウェーハの製造方法。
(5)前記絶縁膜が酸化シリコンからなる、上記(1)〜(4)のいずれかに記載の貼り合わせウェーハの製造方法。
(6)前記支持基板用ウェーハの端面および裏面に前記絶縁膜が設けられる、上記(1)〜(5)のいずれかに記載の貼り合わせウェーハの製造方法。
本発明によれば、テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを、安定的に製造することのできる貼り合わせウェーハの製造方法を提供することができる。
従来技術によるSOIウェーハを説明するための模式断面図である。 本発明の一実施形態により得られる貼り合わせウェーハを説明するための模式断面図である。 本発明の一実施形態に用いて好適な面取りホイールを説明するための模式断面図である。 本発明の一実施形態に従う貼り合わせウェーハの製造方法を説明するためのフローチャートである。 上記実施形態におけるテラス形成工程による加工面を説明するための模式断面図である。 本発明の好適実施形態に用いられる面取りホイールおよびそれを用いたテラス形成工程を説明するための模式断面図である。 図6Aに続く、本発明の好適実施形態に用いられる面取りホイールおよびそれを用いたテラス形成工程を説明するための模式断面図である。 図6Bに続く、本発明の好適実施形態に用いられる面取りホイールおよびそれを用いたテラス形成工程を説明するための模式断面図である。 実施例におけるテラス部を示す模式断面図である。 図7におけるA部のSEM断面写真である。 図7におけるB部のSEM断面写真である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。図2は、本発明の一実施形態により得られる貼り合わせウェーハ100を示す模式断面図である。貼り合わせウェーハ100は、支持基板用ウェーハ10上に、絶縁膜20を介しておよび活性層30が設けられる。なお、この活性層30は、後述の活性層用ウェーハ31に由来する。そして、支持基板用ウェーハ10の周縁部に平坦なテラス面Tが形成され、テラス面Tは、絶縁膜20よりも支持基板用ウェーハ10側(図2では絶縁膜20の下方側)に位置する。図3は、本発明の実施形態に供して好適な2段構造の面取りホイール500の模式断面図である。この面取りホイール500は、径の異なる2つの円盤が同心円状に堆積された2段構造を有し、内径部500Aの周縁に低番手砥石510が設けられ、かつ、外径部500Bの周縁に高番手砥石520が設けられている。
こうした貼り合わせウェーハ100を製造するための本発明の一実施形態を、図4のフローチャートおよび図5,図6A〜6Cの模式断面図をさらに参照して説明する。なお、各模式断面図においては、図面の簡略化のため、支持基板用10、絶縁膜20、活性層30および活性層用ウェーハ31ならびにその他の構成の縦横比について、実際の厚さの割合と異なり誇張して示す。
(貼り合わせウェーハの製造方法)
本発明の一実施形態に従う貼り合わせウェーハ100の製造方法は、支持基板用ウェーハ10および活性層用ウェーハ31を、絶縁膜20を介して貼り合わせる貼り合わせ工程S10と、支持基板用ウェーハ10にテラス面Tを形成するテラス形成工程S20と、テラス形成工程S20により生じた歪み領域を除去する歪み除去工程S30と、を含む。そして、テラス形成工程S20を、低番手砥石510および該低番手砥石510よりも番手の高い高番手砥石520を備える面取りホイール500を用いて行う。ここで、テラス形成工程S20は、低番手砥石510を用いて、活性層用ウェーハ31の側から、活性層用ウェーハ31の面取り加工を経て、絶縁膜20の面取り加工を行い、さらに、支持基板用ウェーハ10の面取り加工を行う粗面取り加工工程S21と、該粗面取り加工工程S21の後、高番手砥石520を用いて、粗面取り加工工程S21により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程S22と、を含む。以下、各工程の詳細を順次説明する。
<貼り合わせ工程>
貼り合わせ工程S10では、支持基板用ウェーハ10および活性層用ウェーハ31を、絶縁膜20を介して貼り合わせる。絶縁膜20は、支持基板用ウェーハ10および活性層用ウェーハ31の貼合せ面となる。本実施形態における貼り合わせ手法は特に制限はなく、例えば、以下のようにして貼り合わせ工程S10を行うことができる。
まず、支持基板用ウェーハ10および活性層用ウェーハ31をそれぞれ用意する。次に、絶縁膜20を支持基板用ウェーハ10および活性層用ウェーハ31のいずれか一方または両方に形成する。貼り合わせる側の面に絶縁膜20を形成すればよく、各ウェーハの全面に絶縁膜を形成してもよい。絶縁膜20の形成は、熱酸化法などの一般的な手法により形成することができる。例えば、支持基板用ウェーハ10および活性層用ウェーハ31がシリコンウェーハの場合は、酸化雰囲気での熱処理などにより、シリコンウェーハの表面部に酸化シリコン膜を形成することができ、この酸化シリコン膜を絶縁膜として用いることができる。
続いて、こうして形成した絶縁膜20を介して支持基板用ウェーハ10と活性層用ウェーハ31とを貼り合わせる。貼り合わせは常温、大気圧下で貼り合わせることができ、貼り合わせ後に、貼り合わせ面の接合強化のための熱処理を行うことも好ましい。
<テラス形成工程>
貼り合わせ工程S10に続くテラス形成工程S20について、図5を参照して説明する。最初に、低番手砥石510を用いて、粗面取り加工工程S21を行う。まず、活性層用ウェーハ31の側から、活性層用ウェーハ31の面取り加工を行う。そして、活性層用ウェーハ31の面取り加工を経て、絶縁膜20の面取り加工を行い、さらに、支持基板用ウェーハ10の面取り加工を行う。粗面取り加工工程S21により、貼り合わせウェーハ100には加工面Sが形成される。加工面Sは、活性層用ウェーハ31、絶縁膜20および支持基板用ウェーハ10に及ぶこととなる。また、この段階で、支持基板用ウェーハ10の周縁部には平坦面が形成される。
そして、粗面取り加工工程S21の後、高番手砥石520を用いて仕上げ面取り加工工程S22を行う。すなわち、活性層用ウェーハ31、絶縁膜20および支持基板用ウェーハ10に及ぶ加工面Sの仕上げ面取り加工を行うことで、低番手砥石510による歪みを除去する。仕上げ面取り加工の後、テラス面Tおよびテラス傾斜面Tが形成される。テラス傾斜面Tは、活性層用ウェーハ31、絶縁膜20および支持基板用ウェーハ10に及ぶ。
なお、図5では、活性層用ウェーハ31の上面および端面に絶縁膜90が設けられた態様を図示している。また、支持基板用ウェーハ10には裏面および端面に絶縁膜40が設けられている。本実施形態において、絶縁膜40,90は必須の構成ではないものの、図5に示したように、絶縁膜40,90が設けられたままテラス形成工程S20を行うことが可能となる。
ここで、図5を引き続き参照すると、支持基板用ウェーハ10の絶縁膜20直下の平坦面を高さ方向の基準面としたとき、粗面取り加工工程S21における高さ方向での支持基板用ウェーハ10の研削取り代hを10μm以上300μm以下とすることが好ましい。研削取り代hが10μm以上であれば、安定的にウェーハ全周を粗削り研削除去が可能であり、研削取り代hが300μm以下であれば、直径150mmの支持基板用ウェーハを用いることを想定した場合でも、その一般的な厚み600〜650μmの1/2以下となり、支持基板用ウェーハの最外周部分が鋭角にならないためである。また、この目的のため、研削取り代hを10μm以上250μm以下とすることがより好ましい。
また、仕上げ面取り加工工程S22による高さ方向での仕上げ研削取り代Δh(Δh=h−h)を、20μm以上50μm以下とすることが好ましい。この仕上げ研削取り代Δhが20μm以上であれば、低番手砥石510を用いた粗削りによる研削歪を除去する事が可能であり、仕上げ研削取り代Δhが50μm以下であれば、高番手砥石520を用いた仕上げ研削による面取りホイール刃先の消耗を極力抑えることができるためである。
この場合、仕上げ面取り加工工程S22後における高さ方向での支持基板用ウェーハ10の総研削取り代hを30μm以上350μm以下とすればよい。総研削取り代hが30μm以上であれば、粗削りと仕上げ最低取り代量を確保する事が可能となり、総研削取り代hを350μm以下とするのは、総研削取り代hは粗削りと仕上げ最大取り代の合算量であるからである。
また、仕上げ面取り加工工程S22による水平方向での仕上げ研削取り代wを50μm以上200μm以下とすることが好ましい。この水平方向の仕上げ研削取り代wが50μm以上であれば、面取り加工時のウェーハセンタリング精度を考慮した上で活性層側面の仕上げ研削加工代を十分確保する事が可能であり、水平方向の仕上げ研削取り代wが200μm以下であれば、仕上げ研削加工代のばらつき精度を踏まえた活性層側面の過研削を抑える事が出来るためである。
さて、図6A〜図6Cに示すように、前述した2段構造の面取りホイール500を用いてテラス形成工程S20を行うことが好ましい。まず、図6Aに示すように、面取りホイール500と、加工前の貼り合わせウェーハ100との位置合わせ(アライメント)を行う。アライメントの際には、貼り合わせウェーハ100の裏面を、真空チャック等の、回転部610を備える保持部600により保持すればよい。
そして、図6Bに示すように、面取りホイール500と、加工前の貼り合わせウェーハ100とを互いに回転させながら、貼り合わせウェーハ100と面取りホイール500との相対位置を調整して、低番手砥石510により、前述の粗面取り加工工程S21を行い、加工面Sを得る。
続けて、再度アライメントをすることなく、図6Cに示すように、面取りホイール500と、加工前の貼り合わせウェーハ100とを互いに回転させながら、貼り合わせウェーハ100と面取りホイール500との相対位置を調整して、高番手砥石520により、前述の仕上げ面取り加工工程S22を行い、加工面Sを得る。こうすることで、貼り合わせウェーハ100と面取りホイール500とのアライメントを、図6Aに示した段階の1度のみとすることができる。
したがって、2段構造を備える面取りホイール500を用いることにより、前述した仕上げ研削取り代Δhおよび水平方向の仕上げ研削取り代wを目標通りに得ることが、より確実に可能となる。また、図6A〜図6Cに示した好適態様では、支持基板用ウェーハ10の最外周端(水平方向ウェーハ中心軸における端点)を面取りホイール500に接触させずに、中空状態で面取り加工を行うことができる。そのため、支持基板用ウェーハ10の端面において、絶縁膜40を面取り除去せずに保持することも可能となる。
なお、本明細書において、図6A〜図6Cを用いて説明したように、最初にアライメントを行い、以降の面取り加工の際にはアライメントすることなく、続けて面取り加工を行うことを、「連続的」な面取り加工であると言う。
<歪み除去工程>
テラス形成工程S20の後には、テラス形成の際に生じた歪み領域を除去するための歪み除去工程S30を行う。歪み除去は公知のエッチング法により行うことができる。例えば、シリコンウェーハに対しては、TMAH(水酸化テトラメチルアンモニウム)水溶液またはKOH(水酸化カリウム)などのアルカリ水溶液でエッチングすることができる。エッチングによる歪み除去量は、仕上げ面取り加工工程S22により生じた歪みを除去できる程度に最小限とすることが好ましく、エッチング取り代を例えば0.5μm〜2μm程度とすることが好ましい。エッチング取り代が過大となると、支持基板用ウェーハ10および絶縁膜20または活性層用ウェーハ31および絶縁膜20の各構成間の材質の相違に起因するエッチング速度の違いや、アルカリ水溶液によるエッチング速度の結晶面方位依存性から、加工面の表面荒れや加工形状の悪化がおきるためである。なお、歪み除去工程S30による取り代はテラス形成工程S20における取り代に比べて少量であるため、図面の簡略化のため模式図としての図示を行っていない。
以上の貼り合わせ工程S10、テラス形成工程S20および歪み除去工程S30を経ることにより、本実施形態による貼り合わせウェーハ100を、絶縁膜20の面取り時においても安定的に面取りを行うことができる。そのため、テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを安定的に製造することのできる貼り合わせウェーハの製造方法を提供することができる。
本実施形態においては、活性層用ウェーハ31を薄膜化して活性層30を得るにあたり、薄膜化を行ってからテラス形成を行ってもよいし、その逆の順序で薄膜化を行っても構わない。しかしながら、図4のフローチャートに示すように、本発明による貼り合わせウェーハの製造方法は、テラス形成工程S20の後に、活性層用ウェーハ31を薄膜化して活性層30を得る薄膜化工程S40をさらに有することが好ましい。活性層用ウェーハ31を薄膜化して活性層30を得た後にテラス形成工程S20を行うと、活性層30にはベアな露出面が形成されているため、テラス形成時のパーティクル付着等が生じ得るためである。ただし、テラス形成工程S20後に薄膜化工程S40を行う場合に、テラス形成工程S20に先立ち、予備的に活性層用ウェーハ31を研削または部分剥離するなどして活性層用ウェーハ31の予備的薄膜化を行ってもよい。
こうして得られる貼り合わせウェーハ100の支持基板用ウェーハ10の端面および裏面に絶縁膜40が設けられることが好ましい。絶縁膜40が設けられることにより、ウェーハハンドリング時等における支持基板用ウェーハ10の端面または裏面からのパーティクル付着を防止することができる。また、支持基板用ウェーハ10を絶縁膜20,40により挟持できるため、貼り合わせウェーハ100が熱処理を受ける場合の反り(反り量はSEMI規格に準拠して定量可能)を抑制できる点でも有利である。
なお、図3および図6A〜図6Cでは2段構造の面取りホイール500を図示したが、面取りホイール500は多段構造を有することが好ましく、3段以上の構造であってもよい。そして、低番手砥石510と高番手砥石520に加えて、番手の異なる砥石を更に用いる場合には、低番手砥石510と高番手砥石520の間に、両者の中間の番手の砥石を用いることが好ましい。本発明においては、貼り合わせ面の絶縁膜20を面取り加工する際に、破損または損耗が生じ難い低番手砥石510を用いることが重要な特徴の一つとなる。
<<砥石の番手>>
支持基板用ウェーハ10または活性層用ウェーハ31を面取り加工する際には、通常ダイヤモンド砥石が用いられる。この場合、砥粒の粒度について、前述の高低関係を満足する限りは特段の制限はないが、低番手砥石510の番手を#100以上#600未満とすることができ、#300以上#500以下とすることがより好ましい。一方、高番手砥石520の番手を#600以上#2000以下とすることができ、#700以上#1200以下とすることが好ましい。また、両者の番手の差を200以上1500以下とすることが好ましい。なお、砥石の番手はJIS B 4130:1998(ダイヤモンド/CBN工具-ダイヤモンド又はCBNと(砥)粒の粒度)に従うものとする。
以下で、本発明に適用して好適な貼り合わせウェーハ100の具体的態様を説明する。ただし、本発明が以下の具体例に限定されないことは当然に理解される。
支持基板用10としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、単結晶シリコンウェーハには炭素および/または窒素が添加されていてもよい。さらに、任意の不純物を添加して、n型またはp型としてもよい。また、支持基板用10は、シリコン単結晶以外のGaAsやSiCなどのバルクの化合物半導体であっても構わない。
絶縁膜20は、前述したとおり、酸化雰囲気で熱処理を行うなどして、シリコンウェーハからなる支持基板用10の表面に酸化シリコンから成る酸化シリコン膜を形成することができる。また、絶縁膜20としては酸化シリコンに限らず、電気的絶縁体を用いることができ、例えば、窒化シリコンを用いてもよいし、ダイヤモンドライクカーボン(DLC; Diamond Like Carbon)などを用いることもできる。なお、貼り合わせ面の絶縁膜20の膜厚は制限されないが、一般的には0.1μm〜5μmである。
活性層用ウェーハ31は、前述したテラス形成工程S20および、所望により薄膜化工程S40を経て活性層30となる。活性層用ウェーハ31は、SOIウェーハなどの貼り合わせウェーハのデバイス活性層として利用されるウェーハであり、支持基板用10と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができるし、SiCなどを用いてもよい。活性層用ウェーハ31を支持基板用10と同種基板としてもよいし、異種基板を用いることも可能である。また、同種基板の場合も、導電型(p型およびn型)および導電性を揃えてもよいし、異ならせても構わない。
また、図2に示す支持基板用ウェーハ10厚みLについては特に制限されないが、一般的には200μm〜1000μmである。直径200mmのシリコンウェーハを用いる場合、厚みLは通常725±25mmであり、直径300mmのシリコンウェーハを用いる場合、厚みLは通常775±25mmである。
また、テラス面Tが形成された部分の支持基板用ウェーハの厚みLは、上記厚みLよりは小さく、L−Lは通常30μm〜300μm程度とすればよい。なお、厚みLは支持基板用ウェーハ10の裏面平坦部からテラス面Tまでの高さにより定義する。
また、テラス面Tが形成される部分の幅(以下、テラス幅)は特に制限されず、活性層30の面積を確保するため、テラス幅は小さい方が好ましい。一般的には、0.5mm〜5mm程度の範囲とすることができる。なお、テラス傾斜面Tの傾斜角は、低番手砥石510および高番手砥石520の傾斜角に依存する。テラス傾斜面Tを垂直面としても構わない。
また、活性層30の厚みは特に制限されず、用途に応じて適宜設定すればよい。薄膜SOIとして貼り合わせウェーハ100を用いる場合は、活性層30の厚みを1μm以下とすることもできるし、厚膜SOIの場合は活性層30の厚みを10μm以上とすることもできる。
なお、本明細書において酸化シリコン膜という場合、シリコンウェーハ表面に熱CVD法等により意図的に酸化シリコン膜を設けることを意味する。したがって、酸化シリコン膜の言及がなくとも、シリコンウェーハおよびシリコン層の表面への数nm程度の自然酸化膜は形成され得るのであり、こうした自然酸化膜の存在は排除されない。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
<実施例1>
図3に示した2段構造の面取りホイール500を用いて、図4のフローチャートに従い、図2に示す貼り合わせウェーハ100を作製した。具体的には、以下のとおりである。
−貼り合わせ工程−
支持基板用ウェーハ10および活性層用ウェーハ31として直径200mmのシリコンウェーハをそれぞれ用意した。次に、支持基板用ウェーハ10および活性層用ウェーハ31を熱酸化膜作製装置に導入して、酸化雰囲気下で酸化膜形成処理を行い、支持基板用ウェーハに酸化シリコン膜からなる絶縁膜を形成した。そして、活性層用ウェーハ31と支持基板用ウェーハ10とを、酸化シリコン膜からなる絶縁膜を介して貼り合わせた。次いで、貼り合わせたウェーハを、酸化雰囲気下とした縦型熱処理装置内に搬送し、貼り合わせを強化する熱処理を施して1枚の貼り合わせウェーハとした。なお、貼り合わせ後の絶縁膜20の膜厚は1μmであった。
−テラス形成工程−
図6A〜図6Cを用いて説明したのと同様に、低番手砥石510により加工面Sを形成し、次いで高番手砥石520により加工面Sの仕上げ面取りを行い、加工面Sを形成した。なお、低番手砥石510としては#400のダイヤモンド砥粒を用い、高番手砥石520としては#800のダイヤモンド砥粒を用いた。また、支持基板用ウェーハ10の酸化シリコン膜直下の平坦面からの、厚み方向の粗面取り研削取り代hを70μmとし、総研削取り代hを90μmとした。したがって、仕上げ研削取り代Δhは20μmである。また、水平方向の仕上げ研削取り代wを100μmとした(図5も併せて参照)。
−歪み除去工程−
テラス部Tの形成後、TMAHでアルカリエッチングを行い、加工歪みを除去した。なお、エッチング量に関しては、予め別のサンプルTEM断面写真から歪み領域の厚みを求めておき、エッチング量を1μmとした。
−薄膜化工程−
最後に、活性層用ウェーハ31の薄膜化を行って膜厚13μmの活性層30を得て、図1および図7に示す貼り合わせウェーハ100を得た。図7は、貼り合わせウェーハ100の端部の拡大図である。図7に示すA部およびB部のSEM断面写真を図8A,8Bにそれぞれ示す。なお、図1,7に示すとおり、貼り合わせウェーハ100の支持基板用ウェーハ10の端面および裏面には、酸化シリコンからなる絶縁膜40が形成されている。
そして、この面取り加工を100枚の貼り合わせウェーハに対して行ったところ、いずれの加工面も良好であった。
<比較例>
実施例における2段構造の面取りホイールに替えて、1段構造の面取りホイールを用い、砥石として#800のダイヤモンド砥粒のみを用いた以外は、実施例と同様にして貼り合わせウェーハ100を作製した。
これを100枚の貼り合わせウェーハに対して行ったところ、30枚目以降から、最終的な加工面の形状悪化が見られ、99枚目では酸化シリコン膜を研削除去しきれずに段差状の加工面が形成されていた。
以上の結果から、本発明による製造方法を用いることにより、テラス面Tが支持基板用ウェーハ10に設けられた貼り合わせウェーハ100を、安定的に製造できたことが確認された。
本発明によれば、テラス面が支持基板用ウェーハに設けられた貼り合わせウェーハを、安定的に製造することのできる貼り合わせウェーハの製造方法を提供することができる。
10 支持基板用ウェーハ
20 貼り合わせ面の絶縁膜
30 活性層
31 活性層用ウェーハ
40 支持基板用ウェーハの絶縁膜
90 活性層用ウェーハの絶縁膜
100 貼り合わせウェーハ
500 面取りホイール
510 低番手砥石
520 高番手砥石
600 保持部
610 回転部
粗面取り加工後の加工面
仕上げ面取り加工後の加工面
テラス面
テラス斜面
T テラス部

Claims (6)

  1. 支持基板用ウェーハおよび活性層用ウェーハを、絶縁膜を介して貼り合わせる貼り合わせ工程と、前記支持基板用ウェーハにテラス面を形成するテラス形成工程と、前記テラス形成工程により生じた歪み領域を除去する歪み除去工程と、を含む貼り合わせウェーハの製造方法であって、
    前記テラス形成工程を、低番手砥石および該低番手砥石よりも番手の高い高番手砥石を備える面取りホイールを用いて行い、
    前記テラス形成工程は、
    前記低番手砥石を用いて、前記活性層用ウェーハの側から、前記活性層用ウェーハの面取り加工を経て、前記絶縁膜の面取り加工を行い、さらに、前記支持基板用ウェーハの面取り加工を行う粗面取り加工工程と、
    該粗面取り加工工程の後、前記高番手砥石を用いて、前記粗面取り加工工程により得られる加工面の仕上げ面取り加工を行う仕上げ面取り加工工程と、を含むことを特徴とする貼り合わせウェーハの製造方法。
  2. 径の異なる円盤が同心円状に堆積された多段構造の面取りホイールの、内径部の周縁に前記低番手砥石が設けられ、かつ、前記内径部よりも外側の外径部の周縁に前記高番手砥石が設けられ、
    前記多段構造の面取りホイールを用いて前記粗面取り加工工程および前記仕上げ面取り加工工程を連続的に行う、請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記テラス形成工程の後に、前記活性層用ウェーハを薄膜化して活性層を得る薄膜化工程をさらに有する、請求項1または2に記載の貼り合わせウェーハの製造方法。
  4. 前記活性層用ウェーハがシリコンウェーハからなる、請求項1〜3のいずれか1項に記載の貼り合わせウェーハの製造方法。
  5. 前記絶縁膜が酸化シリコンからなる、請求項1〜4のいずれか1項に記載の貼り合わせウェーハの製造方法。
  6. 前記支持基板用ウェーハの端面および裏面に前記絶縁膜が設けられる、請求項1〜5のいずれか1項に記載の貼り合わせウェーハの製造方法。
JP2018006289A 2018-01-18 2018-01-18 貼り合わせウェーハの製造方法 Active JP6879223B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018006289A JP6879223B2 (ja) 2018-01-18 2018-01-18 貼り合わせウェーハの製造方法
CN201811503657.4A CN110060959B (zh) 2018-01-18 2018-12-10 贴合晶片的制造方法
US16/244,603 US10559471B2 (en) 2018-01-18 2019-01-10 Method of manufacturing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018006289A JP6879223B2 (ja) 2018-01-18 2018-01-18 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019125731A true JP2019125731A (ja) 2019-07-25
JP6879223B2 JP6879223B2 (ja) 2021-06-02

Family

ID=67213027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018006289A Active JP6879223B2 (ja) 2018-01-18 2018-01-18 貼り合わせウェーハの製造方法

Country Status (3)

Country Link
US (1) US10559471B2 (ja)
JP (1) JP6879223B2 (ja)
CN (1) CN110060959B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021041481A (ja) * 2019-09-09 2021-03-18 キオクシア株式会社 研削装置、研削砥石、および研削方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6939752B2 (ja) 2018-11-19 2021-09-22 株式会社Sumco シリコンウェーハのヘリカル面取り加工方法
US11137559B2 (en) * 2019-04-22 2021-10-05 Xintec Inc. Optical chip package and method for forming the same
CN110534423B (zh) * 2019-09-19 2021-10-26 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
WO2025170929A1 (en) * 2024-02-07 2025-08-14 Applied Materials, Inc. Substrate processing chambers having high conductance hardware

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109677A (ja) * 1991-10-16 1993-04-30 Sony Corp Soi基板の製造方法
JPH10209408A (ja) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Soi基板の製造方法
JP2010105141A (ja) * 2008-10-31 2010-05-13 Naoetsu Electronics Co Ltd 半導体接合ウエーハの製造方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658135B2 (ja) 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
JP3480480B2 (ja) * 1996-03-06 2003-12-22 三菱住友シリコン株式会社 Soi基板の製造方法
JP3962972B2 (ja) * 2000-04-27 2007-08-22 株式会社Sumco 張り合わせ基板の製造方法
JP2003017444A (ja) * 2001-06-29 2003-01-17 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの加工取り代の測定方法およびその装置
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP5521582B2 (ja) * 2010-01-28 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
WO2012088710A1 (zh) * 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
JP2013152310A (ja) * 2012-01-24 2013-08-08 Panasonic Liquid Crystal Display Co Ltd 一以上の液晶表示素子の製造方法
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Soiウェーハの製造方法
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109677A (ja) * 1991-10-16 1993-04-30 Sony Corp Soi基板の製造方法
JPH10209408A (ja) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Soi基板の製造方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法
JP2010105141A (ja) * 2008-10-31 2010-05-13 Naoetsu Electronics Co Ltd 半導体接合ウエーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021041481A (ja) * 2019-09-09 2021-03-18 キオクシア株式会社 研削装置、研削砥石、および研削方法
JP7288373B2 (ja) 2019-09-09 2023-06-07 キオクシア株式会社 研削装置、研削砥石、および研削方法

Also Published As

Publication number Publication date
US10559471B2 (en) 2020-02-11
JP6879223B2 (ja) 2021-06-02
CN110060959A (zh) 2019-07-26
CN110060959B (zh) 2023-03-21
US20190221435A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
CN105340066B (zh) SiC基板的制造方法
EP1962325B1 (en) Method for manufacturing bonded substrate
JP6879223B2 (ja) 貼り合わせウェーハの製造方法
CN100435288C (zh) 硅晶片的制造方法
US20120028555A1 (en) Grinding Tool For Trapezoid Grinding Of A Wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP4815801B2 (ja) シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
US20120028439A1 (en) Semiconductor And Solar Wafers And Method For Processing Same
JP2018182146A (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP4224871B2 (ja) 半導体基板の製造方法
US11361959B2 (en) Method for manufacturing wafer
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
US8310031B2 (en) Semiconductor and solar wafers
JP2006100406A (ja) Soiウェーハの製造方法
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JP7687481B2 (ja) 貼り合わせウェーハ用の支持基板
JPH0677311A (ja) 半導体基板の製造方法
CN110034018A (zh) 半导体晶片的制造方法
JP6696473B2 (ja) 多層膜soiウェーハ及びその製造方法
WO2025186046A1 (fr) Procédé de préparation d'un substrat support en matériau polycristallin et procédé de fabrication d'une structure composite incluant ledit substrat support
JP2013120795A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R150 Certificate of patent or registration of utility model

Ref document number: 6879223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250