[go: up one dir, main page]

JP2019118172A - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
JP2019118172A
JP2019118172A JP2017250075A JP2017250075A JP2019118172A JP 2019118172 A JP2019118172 A JP 2019118172A JP 2017250075 A JP2017250075 A JP 2017250075A JP 2017250075 A JP2017250075 A JP 2017250075A JP 2019118172 A JP2019118172 A JP 2019118172A
Authority
JP
Japan
Prior art keywords
capacitor
circuit
gate signal
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017250075A
Other languages
Japanese (ja)
Inventor
英児 野村
Hideji Nomura
英児 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP2017250075A priority Critical patent/JP2019118172A/en
Publication of JP2019118172A publication Critical patent/JP2019118172A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】Zソース昇圧回路を有する電力変換装置において、スイッチング素子の損失を低減させる。【解決手段】電力変換装置1は、Zソース昇圧回路20と、複数のスイッチング素子31〜36を有し、Zソース昇圧回路20の出力に接続されたインバータ回路30と、コンデンサ23又はコンデンサ24に印加されたコンデンサ印加電圧に基づき、複数のスイッチング素子31〜36を制御する制御部70と、を備え、制御部70は、インバータ回路30の出力電圧の指令値である3相電圧指令の変調率と、閾値との比較に基づき、インバータ回路30を短絡させる。【選択図】図1In a power converter having a Z-source booster circuit, loss of a switching element is reduced. A power converter includes a Z-source booster circuit, a plurality of switching elements, and an inverter circuit connected to an output of the Z-source booster circuit, a capacitor, and a capacitor. And a control unit 70 that controls the plurality of switching elements 31 to 36 based on the applied voltage applied to the capacitor. The control unit 70 is a modulation rate of a three-phase voltage command that is a command value of the output voltage of the inverter circuit 30. Based on the comparison with the threshold, the inverter circuit 30 is short-circuited. [Selection] Figure 1

Description

本発明は、Zソース昇圧回路を有する電力変換装置に関するものである。   The present invention relates to a power converter having a Z-source booster circuit.

従来、Zソース昇圧回路を有する電力変換装置が知られている(例えば、特許文献1参照)。図5は、従来のZソース昇圧回路を有する電力変換装置の構成例を示す図である。   Conventionally, a power conversion device having a Z source booster circuit is known (see, for example, Patent Document 1). FIG. 5 is a diagram showing a configuration example of a power conversion device having a conventional Z-source booster circuit.

図5に示す電力変換装置2は、直流電源10と、Zソース昇圧回路20と、インバータ回路30と、制御部60と、電圧センサ51及び52と、電流センサ53及び54とを備える。電力変換装置2は、モータ50に電力を供給し、モータ50には回転角度センサ55が接続される。   The power conversion device 2 shown in FIG. 5 includes a DC power supply 10, a Z source booster circuit 20, an inverter circuit 30, a control unit 60, voltage sensors 51 and 52, and current sensors 53 and 54. The power conversion device 2 supplies power to the motor 50, and the rotation angle sensor 55 is connected to the motor 50.

Zソース昇圧回路20は、ダイオード25と、リアクトル21及び22と、コンデンサ23及び24とを有し、出力に直流リンク部を介してインバータ回路30に接続される。   The Z-source booster circuit 20 includes a diode 25, reactors 21 and 22, and capacitors 23 and 24. The output is connected to the inverter circuit 30 via a DC link unit.

インバータ回路30は、各相の位相が互いに120度ずつずれるようにスイッチング素子31〜36をオン・オフして制御することにより、インバータ回路30の出力に接続されたモータ50を駆動する。   The inverter circuit 30 drives the motor 50 connected to the output of the inverter circuit 30 by turning on and off the switching elements 31 to 36 so that the phases of the respective phases are shifted by 120 degrees each other.

Zソース昇圧回路20は、インバータ回路30のU相、V相、W相のいずれかの相の上下スイッチング素子が同時にオンして短絡すると、コンデンサ23及び24の放電と、リアクトル21及び22の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル21及び22の放電と、コンデンサ23及び24の充電とが行われる。この結果、インバータ回路30に出力される電圧が上昇する。   Z source booster circuit 20 discharges capacitors 23 and 24 and charges reactors 21 and 22 when the upper and lower switching elements of any of the U phase, V phase and W phase of inverter circuit 30 are simultaneously turned on and short circuited. And will be done. Next, when one of the switching elements turned on simultaneously is turned off, discharging of the reactors 21 and 22 and charging of the capacitors 23 and 24 are performed. As a result, the voltage output to the inverter circuit 30 rises.

図6は、図5に示したような従来の電力変換装置2におる制御部60として想定される構成例を示す図である。上述の昇圧動作をさせるための昇圧用ゲート信号Gは、コンデンサ23に印加された電圧Vとコンデンサ電圧指令V との偏差ΔVを元に、例えばPID制御により短絡率Nを生成し、キャリア信号aと比較をすることで生成される。 FIG. 6 is a view showing a configuration example assumed as the control unit 60 in the conventional power conversion device 2 as shown in FIG. Boosting gate signal G z for causing the step-up operation described above, generates a short-circuit ratio N based on the deviation [Delta] V C of the voltage V C and the capacitor voltage command V C *, which is applied to the capacitor 23, for example by PID control And by comparing with the carrier signal a.

特開2011−160617号公報JP, 2011-160617, A

上記の電力変換装置2は、インバータ回路30が動作している間は昇圧動作を行うため、インバータ回路30の短絡、非短絡を繰り返し継続的に行っている。しかし、このような昇圧動作を行うことにより、インバータ回路30を構成するスイッチング素子31〜36の損失が増加する。損失が増加すると、温度が上昇し、インバータ回路30の出力可能容量が減少してしまう。   Since the power conversion device 2 described above performs the boosting operation while the inverter circuit 30 is operating, the inverter circuit 30 is repeatedly and continuously short-circuited and non-shorted. However, the loss of switching elements 31 to 36 constituting inverter circuit 30 is increased by performing such a boosting operation. As the loss increases, the temperature rises, and the output available capacity of the inverter circuit 30 decreases.

かかる事情に鑑みてなされた本発明の目的は、スイッチング素子の損失を低減することが可能な電力変換装置を提供することにある。   The object of the present invention made in view of such circumstances is to provide a power conversion device capable of reducing the loss of the switching element.

上記課題を解決するため、本発明に係る電力変換装置は、直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードのカソード側に接続された第1のリアクトルと、前記直流電源の負極側に接続された第2のリアクトルと、前記第1のリアクトルの入力側及び前記第2のリアクトルの出力側の間に接続された第1のコンデンサと、前記第1のリアクトルの出力側及び前記第2のリアクトルの入力側の間に接続された第2のコンデンサと、を有するZソース昇圧回路と、複数のスイッチング素子を有し、前記Zソース昇圧回路の出力に接続されたインバータ回路と、前記第1のコンデンサ又は前記第2のコンデンサに印加されたコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子を制御する制御部と、を備え、前記制御部は、前記インバータ回路の出力電圧の指令値である3相電圧指令の変調率と、閾値との比較に基づき、前記インバータ回路を短絡させることを特徴とする。   In order to solve the above problems, a power converter according to the present invention comprises a diode whose anode side is connected to the positive electrode side of a DC power supply, a first reactor connected to the cathode side of the diode, and a negative electrode of the DC power supply. , A first capacitor connected between the input side of the first reactor and the output side of the second reactor, the output side of the first reactor and the second capacitor An inverter circuit having a Z source booster circuit having a second capacitor connected between input sides of a second reactor, and a plurality of switching elements, and connected to an output of the Z source booster circuit; Control for controlling the plurality of switching elements of the inverter circuit based on a capacitor applied voltage applied to the first capacitor or the second capacitor When, wherein the control unit includes a 3-phase voltage command modulation factor which is a command value of the output voltage of the inverter circuit, based on the comparison with the threshold value, and wherein the shorting said inverter circuit.

また、本発明に係る電力変換装置において、前記制御部は、前記インバータ回路が出力する3相電圧の指令値である3相電圧指令を演算する3相電圧指令演算部と、前記3相電圧指令、前記コンデンサ印加電圧、前記直流電源の出力電圧、及びキャリア信号に基づき、スイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、前記3相電圧指令、前記コンデンサ印加電圧、及び前記直流電源の電圧に基づいて前記変調率を演算する変調率演算部と、前記変調率と前記閾値を比較判定して2値の短絡率演算用パルスを生成する短絡率演算用パルス生成部と、前記短絡率演算用パルスの1次遅れ値を演算する1次遅れ演算部と、数値1から前記1次遅れ値を減じた短絡率と、前記キャリア信号との比較により、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、前記基本ゲート信号と前記昇圧用ゲート信号を論理和して前記スイッチング素子のゲート信号を生成する論理和部と、を備えることを特徴とする。   Further, in the power conversion device according to the present invention, the control unit calculates a three-phase voltage command calculation unit that calculates a three-phase voltage command that is a command value of the three-phase voltage output by the inverter circuit; A basic gate signal generation unit that generates a basic gate signal of a switching element based on the capacitor applied voltage, an output voltage of the DC power supply, and a carrier signal, the three-phase voltage command, the capacitor applied voltage, and the DC power supply A modulation factor computing section for computing the modulation factor on the basis of the voltage, a short circuit factor computing pulse generation section for generating a binary short circuit factor computation pulse by comparing and judging the modulation factor and the threshold, and the short circuit The boosting gate signal is compared by comparing the carrier signal with a first-order delay calculating unit that calculates a first-order delay value of the rate calculation pulse, a short circuit ratio obtained by subtracting the first-order delay value from the numerical value 1, and the carrier signal. A boosting gate signal generator for forming, characterized in that it comprises a logic OR unit, a generating a gate signal of the switching element of the basic gate signal and the boosting gate signal to logical sum.

本発明によれば、Zソース昇圧回路を有する電力変換装置において、スイッチング素子の損失を低減させることができるようになる。   According to the present invention, it is possible to reduce the loss of the switching element in the power conversion device having the Z-source booster circuit.

本発明の一実施形態に係る電力変換装置の構成例を示す図である。It is a figure showing an example of composition of a power converter concerning one embodiment of the present invention. 本発明の一実施形態に係る電力変換装置における制御部の構成例を示す図である。It is a figure which shows the structural example of the control part in the power converter device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る電力変換装置における主要な信号のタイムチャートを示す図である。It is a figure which shows the time chart of the main signal in the power converter device which concerns on one Embodiment of this invention. 図3に示した信号の時間軸を拡大した図である。It is the figure which expanded the time-axis of the signal shown in FIG. 従来のZソース昇圧回路を有する電力変換装置の構成例を示す図である。It is a figure which shows the structural example of the power converter device which has the conventional Z source booster circuit. 従来の電力変換装置における制御部として想定される構成例を示す図である。It is a figure which shows the structural example assumed as a control part in the conventional power converter device.

以下、本発明の実施の形態について、詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

図1は、本発明の一実施形態に係る電力変換装置の構成例を示す図である。図1に示す例では、電力変換装置1は、直流電源10と、Zソース昇圧回路20と、インバータ回路30と、制御部70と、電圧センサ51及び52と、電流センサ53及び54とを備える。電力変換装置1は、モータ(負荷)50に電力を供給し、モータ50には回転角度センサ55が接続される。図1に示す制御部70は、図5に示した電力変換装置2と比較して、制御部60に代えて制御部70を有する点が相違する。   FIG. 1 is a view showing a configuration example of a power conversion device according to an embodiment of the present invention. In the example shown in FIG. 1, the power conversion device 1 includes a DC power supply 10, a Z source booster circuit 20, an inverter circuit 30, a control unit 70, voltage sensors 51 and 52, and current sensors 53 and 54. . The power conversion device 1 supplies power to the motor (load) 50, and the rotation angle sensor 55 is connected to the motor 50. The control unit 70 shown in FIG. 1 is different from the power conversion device 2 shown in FIG. 5 in that a control unit 70 is provided instead of the control unit 60.

インバータ回路30は、複数のスイッチング素子31〜36と、それぞれのスイッチング素子31〜36に逆並列接続されたフリーホイールダイオード41〜46とを備える。スイッチング素子31及び32は直列接続され、インバータ回路30のU相アームを構成する。スイッチング素子33及び34は直列接続され、インバータ回路30のV相アームを構成する。スイッチング素子35及び36は直列接続され、インバータ回路30のW相アームを構成する。インバータ回路30は、各相の位相が互いに120度ずつずれるように、制御部70によりスイッチング素子31〜36がオン・オフ制御されることにより、出力に接続されたモータ50を駆動する。   The inverter circuit 30 includes a plurality of switching elements 31 to 36 and free wheel diodes 41 to 46 connected in antiparallel to the respective switching elements 31 to 36. The switching elements 31 and 32 are connected in series to constitute a U-phase arm of the inverter circuit 30. Switching elements 33 and 34 are connected in series to form a V-phase arm of inverter circuit 30. Switching elements 35 and 36 are connected in series to constitute a W-phase arm of inverter circuit 30. The inverter circuit 30 drives the motor 50 connected to the output as the switching elements 31 to 36 are on / off controlled by the control unit 70 such that the phases of the respective phases are shifted by 120 degrees.

Zソース昇圧回路20は、直流電源10の正極側にアノード側が接続されたダイオード25と、ダイオード25のカソード側に接続されたリアクトル(第1のリアクトル)21と、直流電源10の負極側に接続されたリアクトル(第2のリアクトル)22と、リアクトル21の入力側及びリアクトル22の出力側の間に接続されたコンデンサ(第1のコンデンサ)23と、リアクトル21の出力側及びリアクトル22の入力側の間に接続されたコンデンサ(第2のコンデンサ)24とを有する。   Z source booster circuit 20 is connected to diode 25 whose anode side is connected to the positive electrode side of DC power supply 10, reactor (first reactor) 21 connected to the cathode side of diode 25, and the negative electrode side of DC power supply 10 Of the reactor (second reactor) 22, the capacitor (first capacitor) 23 connected between the input side of the reactor 21 and the output side of the reactor 22, the output side of the reactor 21 and the input side of the reactor 22 And a capacitor (second capacitor) 24 connected therebetween.

Zソース昇圧回路20は、インバータ回路30のU相、V相、W相のいずれかの相の上下スイッチング素子が同時にオンしてインバータ回路30が短絡(上下アーム短絡)すると、コンデンサ23及び24の放電と、リアクトル21及び22の充電とが行われる。次に、同時にオンしていたスイッチング素子の一方をオフにすると、リアクトル21及び22の放電と、コンデンサ23及び24の充電とが行われる。この結果、コンデンサ23,24に印加される電圧(コンデンサ印加電圧)Vが上昇し、インバータ回路30に出力される直流リンク電圧Vdcも上昇する。この昇圧動作後の直流リンク電圧Vdcは、直流電源10の出力電圧(直流電源電圧)E、及びコンデンサ印加電圧Vにより、式(1)により求められる。 When the upper and lower switching elements of any of U-phase, V-phase and W-phase of inverter circuit 30 are simultaneously turned on to short-circuit inverter circuit 30 (Z-Arm short circuit), Z source booster circuit 20 Discharge and charging of the reactors 21 and 22 are performed. Next, when one of the switching elements turned on simultaneously is turned off, discharging of the reactors 21 and 22 and charging of the capacitors 23 and 24 are performed. As a result, the voltage (capacitor applied voltage) V C applied to the capacitors 23 and 24 rises, and the DC link voltage V dc output to the inverter circuit 30 also rises. DC link voltage V dc after the boosting operation, the output voltage of the DC power supply 10 (DC power supply voltage) E, and the capacitor voltage applied V C, determined by Equation (1).

Figure 2019118172
Figure 2019118172

電圧センサ51は、直流電源電圧Eを検出し、制御部70に出力する。   Voltage sensor 51 detects DC power supply voltage E and outputs it to control unit 70.

電圧センサ52は、コンデンサ印加電圧Vを検出し、制御部70に出力する。図1に示す例では、コンデンサ23のコンデンサ印加電圧Vを検出するが、コンデンサ24のコンデンサ印加電圧Vを検出してもよい。 Voltage sensor 52 detects capacitor applied voltage V C and outputs it to control unit 70. In the example shown in FIG. 1, the capacitor applied voltage V C of the capacitor 23 is detected, but the capacitor applied voltage V C of the capacitor 24 may be detected.

電流センサ53は、モータ50のU相に流れる電流Iを検出し、制御部70に出力する。また、電流センサ54は、モータ50のW相に流れる電流Iを検出し、制御部70に出力する。 The current sensor 53 detects the current I u flowing in the U phase of the motor 50 and outputs the current I u to the control unit 70. Further, the current sensor 54 detects the current I w flowing in the W phase of the motor 50 and outputs it to the control unit 70.

回転角度センサ55は、モータ50の回転角度θを検出し、制御部70に出力する。   The rotation angle sensor 55 detects the rotation angle θ of the motor 50 and outputs the rotation angle θ to the control unit 70.

制御部70は、電圧センサ51及び52により検出された値と、電流センサ53及び54により検出された値と、回転角度センサ55により検出された値とを入力する。そして、スイッチング素子31にゲート信号Gup、スイッチング素子32にゲート信号Gun、スイッチング素子33にゲート信号Gvp、スイッチング素子34にゲート信号Gvn、スイッチング素子35にゲート信号Gwp、スイッチング素子36にゲート信号Gwnを出力してスイッチング素子31〜36を制御する。 The control unit 70 inputs the values detected by the voltage sensors 51 and 52, the values detected by the current sensors 53 and 54, and the value detected by the rotation angle sensor 55. The gate signal G up to the switching element 31, the gate signal G un to the switching element 32, the gate signal G vp to the switching element 33, the gate signal G vn to the switching element 34, the gate signal G wp to the switching element 35, and The gate signal G wn is output to control the switching elements 31 to 36.

インバータ回路30の出力電圧が直流リンク電圧Vdcよりも低い場合には直流リンク電圧Vdcを昇圧させる必要がない。そこで、制御部70は、インバータ回路30の出力電圧が直流リンク電圧Vdcに接近するまでの間は、インバータ回路30を短絡動作させないように制御する。具体的には、以下に詳述するように、制御部70は、インバータ回路30が出力する3相電圧の指令値である3相電圧指令V ,V ,V の変調率αと、その閾値である最大変調率αmaxとの比較に基づき、インバータ回路30を短絡させる。 There is no need to boost the DC link voltage V dc when the output voltage of the inverter circuit 30 is lower than the DC link voltage V dc. Therefore, the control unit 70 controls the inverter circuit 30 not to perform a short circuit operation until the output voltage of the inverter circuit 30 approaches the DC link voltage Vdc . Specifically, as described in detail below, the control unit 70 sets the modulation rates of the three-phase voltage commands V u * , V v * , V w * , which are command values of the three-phase voltage output by the inverter circuit 30. The inverter circuit 30 is short-circuited based on the comparison of α with the maximum modulation rate α max as its threshold value.

図2は、制御部70の構成例を示す図である。図2に示す例では、制御部70は、3相電圧指令演算部61と、基本ゲート信号生成部62と、変調率演算部67と、短絡率演算用パルス生成部68と、1次遅れ演算部69と、減算部63と、昇圧用ゲート信号生成部65と、論理和部66とを備える。   FIG. 2 is a view showing a configuration example of the control unit 70. As shown in FIG. In the example shown in FIG. 2, the control unit 70 includes a three-phase voltage command calculation unit 61, a basic gate signal generation unit 62, a modulation ratio calculation unit 67, a short circuit ratio calculation pulse generation unit 68, and a first order delay calculation. A section 69, a subtraction section 63, a boosting gate signal generation section 65, and a logical sum section 66 are provided.

3相電圧指令演算部61は、電流センサ53により検出されたモータ電流Iと、電流センサ54により検出されたモータ電流Iと、回転角度センサ55により検出されたモータ回転角度θと、外部から入力されるモータトルク指令とに基づき、モータ50に印加する(インバータ回路30が出力する)3相電圧の指令値である3相電圧指令V ,V ,V を演算し、基本ゲート信号生成部62に出力する。 Three-phase voltage command calculation unit 61 includes motor current I u detected by current sensor 53, motor current I w detected by current sensor 54, motor rotation angle θ detected by rotation angle sensor 55, and external The three-phase voltage commands V u * , V v * , V w * , which are command values of the three-phase voltage applied to the motor 50 (output from the inverter circuit 30), are calculated based on the motor torque command input from , And to the basic gate signal generator 62.

基本ゲート信号生成部62は、キャリア信号aと、3相電圧指令演算部61により演算された3相電圧指令V ,V ,V と、電圧センサ52により検出されたコンデンサ印加電圧Vと、電圧センサ51により検出された直流電源電圧Eとに基づいて、基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0及びGwn0を生成し、論理和部66に出力する。例えば、キャリア信号aを三角波とし、キャリア信号aと3相電圧指令V ,V ,V とを比較する三角波比較方式を使用する。 Basic gate signal generation unit 62 includes carrier signal a, three-phase voltage commands V u * , V v * , V w * calculated by three-phase voltage command calculation unit 61, and capacitor application detected by voltage sensor 52. Based on voltage V C and DC power supply voltage E detected by voltage sensor 51, basic gate signals G up0 , G un0 , G vp0 , G vn 0 , G wp 0 and G wn 0 are generated, and OR circuit 66 is generated. Output. For example, a triangular wave comparison method is used in which the carrier signal a is a triangular wave, and the carrier signal a is compared with the three-phase voltage commands V u * , V v * , and V w * .

Figure 2019118172
Figure 2019118172

Figure 2019118172
ただし、0≦α≦1
Figure 2019118172
However, 0 ≦ α ≦ 1

短絡率演算用パルス生成部68は、変調率αと、閾値である最大変調率αmaxとを比較判定し、式(3)に従って、2値の短絡率演算用パルスNpulseを生成し、1次遅れ演算部69に出力する。 The short circuit rate calculation pulse generator 68 compares and determines the modulation rate α with the threshold maximum modulation rate α max and generates a binary short circuit rate calculation pulse N pulse according to the equation (3), 1 The next delay calculation unit 69 is output.

Figure 2019118172
Figure 2019118172

最大変調率αmaxは、昇圧回数の低減のために、1に近い値が好ましいが、実際には制御性を考慮すると、0.95付近が一番良い。 The maximum modulation rate α max is preferably a value close to 1 in order to reduce the number of boostings, but in fact, considering controllability, it is best around 0.95.

1次遅れ演算部69は、短絡率演算用パルス生成部68により生成された短絡率演算用パルスNpulseに基づき、式(4)に示す伝達関数に従って、短絡率演算用パルスNpulseの1次遅れ値Npdを演算し、減算部63に出力する。ここで、Kはゲイン定数、Tは時定数、sはラプラス演算子である。 The first-order delay calculating unit 69 generates the first order of the short-circuit rate calculating pulse N pulse according to the transfer function shown in equation (4) based on the short-circuit rate calculating pulse N pulse generated by the short-circuit rate calculating pulse generator 68. The delay value N pd is calculated and output to the subtraction unit 63. Here, K is a gain constant, T is a time constant, and s is a Laplace operator.

Figure 2019118172
Figure 2019118172

減算部63は、式(5)に示すように、数値1から、1次遅れ演算部69により演算された1次遅れ値Npdを減じて短絡率Nを算出し、昇圧用ゲート信号生成部65に出力する。 Subtraction unit 63 calculates the short circuit ratio N by subtracting the first-order delay value N pd calculated by first-order delay calculation unit 69 from numerical value 1 as shown in equation (5), and generates a gate signal generation unit for boosting. Output to 65.

Figure 2019118172
Figure 2019118172

昇圧用ゲート信号生成部65は、キャリア信号a及び減算部63により算出された短絡率Nに基づき、パルス信号である昇圧用ゲート信号Gを生成し、論理和部66に出力する。例えば、キャリア信号aを三角波とし、キャリア信号aと短絡率Nとを比較する三角波比較方式を使用する。 The boosting gate signal generation unit 65 generates a boosting gate signal Gz, which is a pulse signal, based on the carrier signal a and the short circuit ratio N calculated by the subtraction unit 63, and outputs the boosting gate signal Gz to the logical sum unit 66. For example, a triangular wave comparison method in which the carrier signal a is a triangular wave and the carrier signal a is compared with the short circuit ratio N is used.

論理和部66は、昇圧用ゲート信号生成部65により生成された基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0と、昇圧用ゲート信号生成部65により生成された昇圧用ゲート信号Gとをそれぞれ論理和してゲート信号Gup,Gun,Gvp,Gvn,Gwp,Gwnを生成し、スイッチング素子31〜36に出力する。これらのゲート信号Gup,Gun,Gvp,Gvn,Gwp,Gwnは、それぞれインバータ回路30のスイッチング素子31〜36をオン・オフする。 The OR circuit 66 generates the basic gate signals Gup0 , Gun0 , Gvp0 , Gvn0 , Gwp0 , Gwn0 generated by the boosting gate signal generating unit 65, and the boosting gate signal generating unit 65. gate signal G up a boosting gate signal G z and logical sum, respectively, G un, G vp, G vn, G wp, generates G wn, and outputs to the switching element 31 to 36. The gate signals G up , G un , G vp , G vn , G wp , and G wn turn on and off the switching elements 31 to 36 of the inverter circuit 30, respectively.

図3は、電力変換装置1における主要な信号のタイムチャートを示す図であり、3相電圧指令V ,V ,V と、直流リンク電圧Vdcと、短絡率Nと、変調率αと、最大変調率αmaxと、短絡率演算用パルスNpulseと、1次遅れ値Npdを示している。初期値では3相電圧指令V ,V ,V は0であり、式(2)より変調率α=0、式(3)より短絡率演算用パルスNpulse=0となる。その場合、短絡率演算用パルスNpulseの1次遅れ値Npdも0となり、式(5)より短絡率N=1となる。 FIG. 3 is a diagram showing a time chart of main signals in power converter 1. Three-phase voltage commands V u * , V v * , V w * , DC link voltage V dc , short circuit ratio N, The modulation rate α, the maximum modulation rate α max , the short circuit rate calculation pulse N pulse, and the first-order lag value N pd are shown. In the initial value, the three-phase voltage commands V u * , V v * and V w * are 0, the modulation rate α = 0 from equation (2), and the short circuit rate calculation pulse N pulse = 0 from equation (3) . In that case, the first-order delay value N pd of the short circuit rate calculation pulse N pulse is also 0, and the short circuit rate N = 1 according to the equation (5).

図4は、図3において、短絡率演算用パルスNpulseが出力を開始する付近の時間軸を拡大したタイムチャートを示す図である。制御部70は、式(2)で計算される変調率αが最大変調率αmax以下である場合には、インバータ回路30の出力する3相出力電圧が直流リンク電圧Vdcに対して、電圧が足りているとして、式(3)に示すように、短絡率演算用パルスNpulseを出力しない。一方、式(2)で計算される変調率αが最大変調率αmaxよりも高い場合には、インバータ回路30の出力する3相出力電圧が直流リンク電圧Vdcに対して、電圧が足りていないとして、式(3)に示すように短絡率演算用パルスNpulseを出力する。 FIG. 4 is a diagram showing a time chart in which the time axis in the vicinity of the start of the output of the short circuit rate calculation pulse N pulse in FIG. 3 is enlarged. When the modulation factor α calculated by the equation (2) is equal to or less than the maximum modulation factor α max , the control unit 70 sets the three-phase output voltage output from the inverter circuit 30 to the DC link voltage V dc . Assuming that it is sufficient, the short circuit rate calculation pulse N pulse is not output as shown in the equation (3). On the other hand, when the modulation factor α calculated by the equation (2) is higher than the maximum modulation factor α max , the three-phase output voltage outputted by the inverter circuit 30 is sufficient for the DC link voltage V dc . If it is not, as shown in equation (3), the pulse N pulse for short circuit rate calculation is output.

短絡率演算用パルスNpulseが出力されると、1次遅れ値Npdが増加し、短絡率Nは1から減少する。すると、昇圧用ゲート信号Gが出力され、直流リンク電圧Vdcは増加する。直流リンク電圧Vdcが上昇すると、相対的に変調率αが減少し、最大変調率αmaxよりも低くなると、式(3)により短絡率演算用パルスNpulseは出力されなくなる。これにより、短絡率Nが変化することで、変調率αはおよそ最大変調率αmaxで一定になる。 When the short circuit rate calculation pulse N pulse is output, the first-order delay value N pd increases and the short circuit rate N decreases from one. Then, the boosting gate signal Gz is output, and the DC link voltage Vdc increases. When the DC link voltage Vdc rises, the modulation rate α relatively decreases, and when it becomes lower than the maximum modulation rate α max , the short circuit rate calculation pulse N pulse is not output according to the equation (3). As a result, the modulation ratio α becomes approximately constant at the maximum modulation ratio α max by changing the short circuit ratio N.

上述したように、電力変換装置1の制御部70は、インバータ回路30が出力する3相電圧の指令値である3相電圧指令V ,V ,V の変調率αと、閾値である最大変調率αmaxとの比較に基づき、インバータ回路30を短絡させ、昇圧動作を行う。そのため、本発明によれば、インバータ回路30が出力する電圧が直流リンク電圧Vdcに近づくまでの間、昇圧動作を停止することが可能となり、昇圧動作回数の低減及びスイッチング素子31〜36の損失を低減することができる。 As described above, the control unit 70 of the power conversion device 1 sets the modulation factor α of the three-phase voltage commands V u * , V v * , V w * , which are command values of the three-phase voltage output by the inverter circuit 30; The inverter circuit 30 is short-circuited based on the comparison with the maximum modulation factor α max , which is the threshold value, and the boosting operation is performed. Therefore, according to the present invention, it is possible to stop the boosting operation until the voltage output from the inverter circuit 30 approaches the DC link voltage V dc , thereby reducing the number of boosting operations and the loss of the switching elements 31 to 36. Can be reduced.

上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。   Although the embodiments described above have been described as representative examples, it will be obvious to those skilled in the art that many modifications and substitutions can be made within the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited by the above-described embodiments, and various modifications and changes are possible without departing from the scope of the claims. For example, it is possible to combine a plurality of configuration blocks described in the configuration diagram of the embodiment into one, or to divide one configuration block.

本発明は、Zソース昇圧回路を有する電力変換装置に利用することが可能である。   The present invention can be applied to a power conversion device having a Z source booster circuit.

1 電力変換装置
10 直流電源
20 Zソース昇圧回路
21,22 リアクトル
23,24 コンデンサ
25 ダイオード
26 スイッチング素子
30 インバータ回路
31〜36 スイッチング素子
41〜46 フリーホイールダイオード
51,52 電圧センサ
53,54 電流センサ
55 回転角度センサ
61 3相電圧指令演算部
62 基本ゲート信号生成部
63 減算部
65 昇圧用ゲート信号生成部
66 論理和部
67 変調率演算部
68 短絡率演算用パルス生成部
69 1次遅れ演算部
70 制御部
DESCRIPTION OF SYMBOLS 1 power converter 10 DC power supply 20 Z source booster circuit 21, 22 reactor 23, 24 capacitor 25 diode 26 switching element 30 inverter circuit 31-36 switching element 41-46 free wheeling diode 51, 52 voltage sensor 53, 54 current sensor 55 Rotation angle sensor 61 Three-phase voltage command calculation unit 62 Basic gate signal generation unit 63 Subtraction unit 65 Boosting gate signal generation unit 66 Logical sum unit 67 Modulation ratio calculation unit 68 Pulse generation unit for short circuit rate calculation 69 First-order delay calculation unit 70 Control unit

Claims (2)

直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードのカソード側に接続された第1のリアクトルと、前記直流電源の負極側に接続された第2のリアクトルと、前記第1のリアクトルの入力側及び前記第2のリアクトルの出力側の間に接続された第1のコンデンサと、前記第1のリアクトルの出力側及び前記第2のリアクトルの入力側の間に接続された第2のコンデンサと、を有するZソース昇圧回路と、
複数のスイッチング素子を有し、前記Zソース昇圧回路の出力に接続されたインバータ回路と、
前記第1のコンデンサ又は前記第2のコンデンサに印加されたコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子を制御する制御部と、を備え、
前記制御部は、前記インバータ回路の出力電圧の指令値である3相電圧指令の変調率と、閾値との比較に基づき、前記インバータ回路を短絡させることを特徴とする電力変換装置。
A diode whose anode side is connected to the positive electrode side of a DC power supply, a first reactor connected to the cathode side of the diode, a second reactor connected to the negative electrode side of the DC power supply, and the first reactor A first capacitor connected between the input side of the second reactor and the output side of the second reactor, and a second capacitor connected between the output side of the first reactor and the input side of the second reactor A Z source boost circuit having a capacitor;
An inverter circuit having a plurality of switching elements and connected to the output of the Z-source booster circuit;
A control unit configured to control the plurality of switching elements of the inverter circuit based on a capacitor application voltage applied to the first capacitor or the second capacitor;
The said control part short-circuits the said inverter circuit based on the comparison with the modulation factor of the three-phase voltage command which is a command value of the output voltage of the said inverter circuit, and a threshold value.
前記制御部は、
前記インバータ回路が出力する3相電圧の指令値である3相電圧指令を演算する3相電圧指令演算部と、
前記3相電圧指令、前記コンデンサ印加電圧、前記直流電源の出力電圧、及びキャリア信号に基づき、スイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、
前記3相電圧指令、前記コンデンサ印加電圧、及び前記直流電源の電圧に基づいて前記変調率を演算する変調率演算部と、
前記変調率と前記閾値を比較判定して2値の短絡率演算用パルスを生成する短絡率演算用パルス生成部と、
前記短絡率演算用パルスの1次遅れ値を演算する1次遅れ演算部と、
数値1から前記1次遅れ値を減じた短絡率と、前記キャリア信号との比較により、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、
前記基本ゲート信号と前記昇圧用ゲート信号を論理和して前記スイッチング素子のゲート信号を生成する論理和部と、
を備えることを特徴とする、請求項1に記載の電力変換装置。
The control unit
A three-phase voltage command calculation unit that calculates a three-phase voltage command that is a command value of the three-phase voltage output by the inverter circuit;
A basic gate signal generation unit that generates a basic gate signal of a switching element based on the three-phase voltage command, the capacitor applied voltage, an output voltage of the DC power supply, and a carrier signal;
A modulation factor calculation unit that calculates the modulation factor based on the three-phase voltage command, the capacitor applied voltage, and the voltage of the DC power supply;
A pulse generation unit for calculating a short circuit ratio which generates a binary short circuit ratio calculation pulse by comparing and judging the modulation ratio and the threshold value;
A first-order lag calculating unit that calculates a first-order lag value of the short-circuit rate calculation pulse;
A boosting gate signal generation unit that generates a boosting gate signal by comparing the short circuit ratio obtained by subtracting the first order delay value from the numerical value 1 and the carrier signal;
An OR circuit that ORs the basic gate signal and the boosting gate signal to generate a gate signal of the switching element;
The power converter according to claim 1, comprising:
JP2017250075A 2017-12-26 2017-12-26 Power conversion device Pending JP2019118172A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017250075A JP2019118172A (en) 2017-12-26 2017-12-26 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017250075A JP2019118172A (en) 2017-12-26 2017-12-26 Power conversion device

Publications (1)

Publication Number Publication Date
JP2019118172A true JP2019118172A (en) 2019-07-18

Family

ID=67303591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017250075A Pending JP2019118172A (en) 2017-12-26 2017-12-26 Power conversion device

Country Status (1)

Country Link
JP (1) JP2019118172A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114123828A (en) * 2020-08-28 2022-03-01 苏州捷芯威半导体有限公司 Inverter circuit and modulation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114123828A (en) * 2020-08-28 2022-03-01 苏州捷芯威半导体有限公司 Inverter circuit and modulation method

Similar Documents

Publication Publication Date Title
JP4329855B2 (en) AC motor control device and AC motor control method
JP5893876B2 (en) Motor control system
US9973102B1 (en) System for power conversion with feedback to reduce DC bus loading
JP6131360B1 (en) Power converter
JP6007939B2 (en) Switching control device
JP5967702B2 (en) Power converter
JP2011147233A (en) Z source boost circuit
JP2018088750A (en) Power converter
JPWO2020105133A1 (en) Power converter
JP2019118172A (en) Power conversion device
JP5958400B2 (en) Motor drive control device
WO2022215439A1 (en) Power conversion device
JP5352326B2 (en) Motor drive control device
CN113765350A (en) power supply unit
JP2019030042A (en) Power converter
JP6210024B2 (en) Switching control device
CN117595337A (en) Grid-connected charge and discharge switching method, device, system and storage medium
JP6627633B2 (en) Control device for power converter
JP2005269722A (en) Electric motor drive control device
JP2015202018A (en) voltage conversion device
JP5017911B2 (en) Power converter
JP2019030047A (en) Electric power conversion system
JP5686110B2 (en) Control device for AC electric machine drive system
JP6478867B2 (en) Power converter
JP4992253B2 (en) Power converter