JP2019186291A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2019186291A JP2019186291A JP2018071877A JP2018071877A JP2019186291A JP 2019186291 A JP2019186291 A JP 2019186291A JP 2018071877 A JP2018071877 A JP 2018071877A JP 2018071877 A JP2018071877 A JP 2018071877A JP 2019186291 A JP2019186291 A JP 2019186291A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective tape
- processing method
- cutting
- cutting groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Abstract
【課題】デバイスに付着するコンタミを抑制することができること。【解決手段】ウェーハの加工方法は、ウェーハの表面に保護テープを貼着する保護テープ貼着ステップST1と、保護テープを保持し、ウェーハの裏面を研削して仕上げ厚さまで薄化する研削ステップST2と、保護テープを保持してウェーハの裏面から切削ブレードを切り込ませ、ウェーハの表面側にウェーハの仕上げ厚さより薄い残存部を残した切削溝を分割予定ラインに沿って形成する切削溝形成ステップST3と、切削溝が形成されたウェーハの裏面にダイシングテープを貼着するとともにダイシングテープの外周縁を環状フレームに固定し、ウェーハの表面から保護テープを剥離する貼り替えステップST4と、ウェーハの表面から分割予定ラインに沿ってダイシングテープに切り込まない深さに切削ブレードを切り込ませ個々のデバイスチップに分割する分割ステップST5とを備える。【選択図】図2An object of the present invention is to suppress contamination attached to a device. Kind Code: A1 A wafer processing method includes a protective tape attaching step ST1 for attaching a protective tape to a surface of a wafer, and a grinding step ST2 for holding the protective tape and grinding the back surface of the wafer to reduce the thickness to a finished thickness. And a cutting groove forming step of holding a protective tape, cutting a cutting blade from the back surface of the wafer, and forming a cutting groove on the front surface side of the wafer with a remaining portion thinner than the finished thickness of the wafer along the planned dividing line. ST3, a sticking step of attaching a dicing tape to the back surface of the wafer having the cut grooves, fixing an outer peripheral edge of the dicing tape to an annular frame, and peeling the protective tape from the surface of the wafer; Cut the cutting blade to a depth that does not cut into the dicing tape along the dividing line from And a division step ST5 of dividing vice chip. [Selection] Figure 2
Description
本発明は、ウェーハの加工方法に関する。 The present invention relates to a wafer processing method.
半導体などのデバイスが形成されたウェーハを、仕上げ厚さまで薄化した後、切削ブレードで切削して分割し、個々のデバイスチップに加工する加工技術が広く使われている。ウェーハは、切削による分割後もハンドリングがしやすいように、通常、環状のフレームにダイシングテープで固定された状態で切削される(例えば、特許文献1及び特許文献2参照)。
2. Description of the Related Art A processing technique is widely used in which a wafer on which a device such as a semiconductor is formed is thinned to a finished thickness, and then cut by a cutting blade and divided into individual device chips. The wafer is usually cut in a state where the wafer is fixed to the annular frame with a dicing tape so that the wafer can be easily handled after being divided by cutting (see, for example,
しかしながら、従来のウェーハの加工方法は、ダイシングテープまで切削ブレードを切り込ませて分割するため、粘着テープの糊層が切削屑(コンタミと呼ぶ)と共にデバイスに付着し、デバイスの作動に影響してしまう。そのため、コンタミの付着を抑えるように、加工方法の変更、加工点に供給する切削液を噴射するノズルの変更が試みられえている。しかしながら、従来のウェーハの加工方法は、コンタミの付着を完全に抑制することが難しい。 However, in the conventional wafer processing method, the cutting blade is cut and divided up to the dicing tape, so that the adhesive layer of the adhesive tape adheres to the device together with the cutting waste (referred to as contamination) and affects the operation of the device. End up. For this reason, attempts have been made to change the processing method and the nozzle for injecting the cutting fluid supplied to the processing point so as to suppress the adhesion of contamination. However, in the conventional wafer processing method, it is difficult to completely suppress the adhesion of contamination.
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスに付着するコンタミを抑制することができるウェーハの加工方法を提供することである。 The present invention has been made in view of such problems, and an object thereof is to provide a wafer processing method capable of suppressing contamination adhering to a device.
上述した課題を解決し、目的を達成するために、本発明のウェーハの加工方法は、複数の分割予定ラインで区画された複数の領域にデバイスが形成された表面を備えるウェーハを加工するウェーハの加工方法であって、ウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、該ウェーハの表面に貼着された該保護テープをチャックテーブルで保持し、該ウェーハの裏面を研削して仕上げ厚さまで薄化する研削ステップと、該保護テープ貼着ステップを実施した後で該研削ステップを実施する前または後に、該保護テープをチャックテーブルで保持して該ウェーハの裏面から切削ブレードを切り込ませ、該ウェーハの表面側に該ウェーハの仕上げ厚さより薄い残存部を残した切削溝を該分割予定ラインに沿って形成する切削溝形成ステップと、該切削溝が形成された該ウェーハの裏面にダイシングテープを貼着するとともに該ダイシングテープの外周縁を環状フレームに固定してフレームユニットを形成し、該ウェーハの表面から該保護テープを剥離する貼り替えステップと、該貼り替えステップを実施した該ウェーハの表面から、該分割予定ラインに沿って該ダイシングテープに切り込まない深さに切削ブレードを切り込ませ、該残存部を切削してウェーハを個々のデバイスチップに分割する分割ステップと、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, a wafer processing method according to the present invention is a wafer processing method for processing a wafer having a surface on which devices are formed in a plurality of regions partitioned by a plurality of division lines. A processing method comprising: a protective tape attaching step for attaching a protective tape to a front surface of a wafer; and holding the protective tape attached to the front surface of the wafer with a chuck table, and grinding the back surface of the wafer. A grinding step for thinning to a finished thickness, and after performing the protective tape attaching step and before or after performing the grinding step, hold the protective tape on the chuck table and cut the cutting blade from the back surface of the wafer. Forming a cutting groove that leaves a remaining portion thinner than the finished thickness of the wafer on the surface side of the wafer along the planned dividing line A dicing tape is attached to the back surface of the wafer on which the cutting groove is formed, and a frame unit is formed by fixing an outer peripheral edge of the dicing tape to an annular frame. A separation step to be peeled off, and a cutting blade is cut from the surface of the wafer subjected to the substitution step to a depth not to be cut into the dicing tape along the division line, and the remaining portion is cut. And dividing the wafer into individual device chips.
前記ウェーハの加工方法において、該保護テープは、ウェーハの直径と同径であっても良い。 In the wafer processing method, the protective tape may have the same diameter as the wafer.
前記ウェーハの加工方法において、該切削溝形成ステップで形成する切削溝又は研削ステップ後に残存する切削溝の深さは、ウェーハの仕上げ厚さの1/2以下でも良い。 In the wafer processing method, the depth of the cutting groove formed in the cutting groove forming step or the cutting groove remaining after the grinding step may be ½ or less of the finished thickness of the wafer.
本願発明のウェーハの加工方法は、デバイスに付着するコンタミを抑制することができるという効果を奏する。 The wafer processing method of the present invention produces an effect that contamination attached to the device can be suppressed.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
本発明の実施形態1に係るウェーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。
A wafer processing method according to
実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1の加工方法である。実施形態1では、ウェーハ1は、シリコン、サファイア、ガリウムなどを基板2とする円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ1は、図1に示すように、複数の分割予定ライン4で区画された複数の領域にデバイス5が形成された表面3を備える。
The wafer processing method according to the first embodiment is a method of processing the
実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1を加工する加工方法であって、ウェーハ1を個々のデバイスチップ6に分割する方法である。なお、デバイスチップ6は、デバイス5と基板2とを含んで構成される。ウェーハの加工方法は、図2に示すように、保護テープ貼着ステップST1と、研削ステップST2と、切削溝形成ステップST3と、貼り替えステップST4と、分割ステップST5とを備える。
The wafer processing method according to the first embodiment is a processing method for processing the
(保護テープ貼着ステップ)
図3は、図2に示されたウェーハの加工方法の保護テープ貼着ステップを示す斜視図である。保護テープ貼着ステップST1は、ウェーハ1の表面3に保護テープ10を貼着するステップである。実施形態1において、保護テープ貼着ステップST1は、図3に示すように、ウェーハ1の直径7(図1に示す)と同径である保護テープ10を表面3側に貼着する。実施形態1では、保護テープ10は、合成樹脂からなる基材層11と基材層11に積層されかつウェーハ1の表面3に貼着する粘着層12とを備える。ウェーハの加工方法は、ウェーハ1の表面3に保護テープ10を貼着すると、研削ステップST2に進む。
(Protective tape application step)
FIG. 3 is a perspective view showing a protective tape attaching step of the wafer processing method shown in FIG. The protective tape attaching step ST <b> 1 is a step for attaching the
(研削ステップ)
図4は、図2に示されたウェーハの加工方法の研削ステップを示す側面図である。研削ステップST2は、ウェーハ1の表面3に貼着された保護テープ10を研削装置20のチャックテーブル21で保持し、ウェーハ1の裏面9を研削して仕上げ厚さ8まで薄化するステップである。研削ステップST2では、研削装置20は、チャックテーブル21の保持面22に保護テープ10を介してウェーハ1の表面3側を保持する。実施形態1では、仕上げ厚さ8は、50μm以上でかつ500μm以下である。
(Grinding step)
FIG. 4 is a side view showing a grinding step of the wafer processing method shown in FIG. Grinding step ST2 is a step in which the
研削ステップST2では、研削装置20は、図4に示すように、スピンドル23により研削ホイール24を軸心回りに回転しかつチャックテーブル21を軸心回りに回転しながら研削水を供給する。研削ステップST2において、研削装置20は、研削砥石25をチャックテーブル21に所定の送り速度で近づけることによって、ウェーハ1の裏面9を研削する。ウェーハの加工方法は、研削ステップST2後、切削溝形成ステップST3に進む。
In the grinding step ST2, as shown in FIG. 4, the
(切削溝形成ステップ)
図5は、図2に示されたウェーハの加工方法の切削溝ステップを示す断面図である。切削溝形成ステップST3は、保護テープ貼着ステップST1を実施した後で研削ステップST2を実施した後に、保護テープ10を切削装置30のチャックテーブル31で保持してウェーハ1の裏面9から切削ブレード35を切り込ませ、ウェーハ1の表面3側にウェーハ1の仕上げ厚さ8より薄い残存部100を残した切削溝101を分割予定ライン4に沿って形成するステップである。切削溝形成ステップST3では、切削装置30は、まず、ウェーハ1の表面3側に貼着された保護テープ10側をチャックテーブル31の保持面32に吸引、保持する。
(Cutting groove forming step)
FIG. 5 is a cross-sectional view showing a cutting groove step of the wafer processing method shown in FIG. In the cutting groove forming step ST3, the
切削溝形成ステップST3では、切削装置30が、赤外線カメラでウェーハ1の裏面9を撮像して、分割予定ライン4と切削ブレード35とを位置合わせするアライメントを遂行する。切削溝形成ステップST3では、切削装置30が、切削水ノズル33からチャックテーブル31に保持されたウェーハ1に切削水を供給しながら、切削ユニット34に装着した切削ブレード35をウェーハ1の裏面9側から表面3に至らない深さ102分、分割予定ライン4に切り込ませて、ウェーハ1の各分割予定ライン4に裏面9側から切削溝101を形成する。実施形態1では、切削溝形成ステップST3で形成する切削溝101の深さ102は、ウェーハ1の仕上げ厚さ8の1/2であるが、本発明では、20μm以上かつ仕上げ厚さ8の1/2以下であれば良い。ウェーハの加工方法は、ウェーハ1の全ての分割予定ライン4に切削溝101を形成すると、貼り替えステップST4に進む。
In the cutting groove forming step ST3, the
(貼り替えステップ)
図6は、図2に示されたウェーハの加工方法の貼り替えステップにおいてウェーハの裏面にダイシングテープを貼着する状態を示す斜視図である。図7は、図6の後に保護テープが剥離されるウェーハを示す斜視図である。
(Replacement step)
FIG. 6 is a perspective view showing a state in which a dicing tape is attached to the back surface of the wafer in the attaching step of the wafer processing method shown in FIG. FIG. 7 is a perspective view showing a wafer from which the protective tape is peeled after FIG.
貼り替えステップST4は、切削溝101が形成されたウェーハ1の裏面9にダイシングテープ13を貼着するとともにダイシングテープ13の外周縁を環状フレーム14に固定してフレームユニット15を形成し、ウェーハ1の表面3から保護テープ10を剥離するステップである。貼り替えステップST4では、図6に示すように、環状フレーム14の開口16内にウェーハ1を位置付けて、ウェーハ1の直径7よりも大径なダイシングテープ13をウェーハ1の裏面9に貼着するとともにダイシングテープ13の外周縁を環状フレーム14に固定して、図7に示すフレームユニット15を形成する。フレームユニット15は、環状フレーム14の開口16内にウェーハ1を支持したユニットである。また、ダイシングテープ13は、合成樹脂からなる基材層17と基材層17に積層されかつウェーハ1の裏面9及び環状フレーム14に貼着する粘着層18とを備える。
In the attaching step ST4, the dicing
貼り替えステップST4では、図7に示すように、保護テープ10をウェーハ1の表面3から剥離する。ウェーハの加工方法は、貼り替えステップST4後、分割ステップST5に進む。
In the replacement step ST4, the
(分割ステップ)
図8は、図2に示されたウェーハの加工方法の分割工程後を示す断面図である。図9は、図8中のIX部を拡大して示す断面図である。分割ステップST5は、貼り替えステップST4を実施したウェーハ1の表面3から、分割予定ライン4に沿ってダイシングテープ13に切り込まない深さに切削装置40の切削ブレード46を切り込ませ、残存部100を切削してウェーハ1を個々のデバイスチップ6に分割するステップである。分割ステップST5では、切削装置40は、まず、ウェーハ1の裏面9側に貼着されたダイシングテープ13側をチャックテーブル41の保持面42に吸引、保持し、環状フレーム14をクランプ部43でクランプする。
(Division step)
FIG. 8 is a cross-sectional view showing a state after the dividing step of the wafer processing method shown in FIG. FIG. 9 is an enlarged cross-sectional view of a portion IX in FIG. In the dividing step ST5, the
分割ステップST5では、切削装置40が、撮像ユニットでウェーハ1の表面3を撮像して、分割予定ライン4と切削ブレード46とを位置合わせするアライメントを遂行する。分割ステップST5では、切削装置40が、切削水ノズル44からチャックテーブル41に保持されたウェーハ1に切削水を供給しながら、図8及び図9に示すように、切削ユニット45に装着した切削ブレード46をウェーハ1の表面3側から切削溝101の溝底に到達しかつダイシングテープ13に至らない深さ分、分割予定ライン4に切り込ませて、ウェーハ1を個々のデバイスチップ6に分割する。ウェーハの加工方法は、ウェーハ1を個々のデバイスチップ6に分割すると終了する。
In the division step ST5, the cutting
実施形態1に係るウェーハの加工方法は、裏面9から切削溝101を形成した後に、表面3から切削溝101の溝底を切削して、個々のデバイスチップ6に分割するため、保護テープ10及びダイシングテープ13を切削する事がない。その結果、ウェーハの加工方法は、粘着層12,18がデバイスチップ6に付着することを抑制でき、デバイス5に付着するコンタミを抑制することができる。また、ウェーハの加工方法は、ウェーハ1が必ず研削される事を利用し、研削で用いる保護テープ10(ウェーハ1のデバイス5が形成された表面3を保護するテープ)を利用して裏面9側に切削溝101を形成するため、保護テープ10等のテープの無駄を抑制できるという効果を奏する。
In the wafer processing method according to the first embodiment, after forming the cutting
次に、本発明者は、前述した実施形態のウェーハの加工方法の効果を確認した。結果を表1に示す。 Next, the present inventor confirmed the effect of the wafer processing method of the above-described embodiment. The results are shown in Table 1.
表1では、ウェーハ1の仕上げ厚さ8を60μmとして、切削溝101の深さ102を5μmとしたものを比較例1とし、切削溝101の深さ102を20μmとしたものを本発明品1とし、切削溝101の深さ102を仕上げ厚さ8の1/2としたものを本発明品2とし、切削溝101の深さ102を40μmとしたものを比較例2とした。表1では、比較例1、2、本発明品1及び2のデバイスチップ6に分割後のデバイス5へのコンタミの付着状況を確認し、コンタミの付着が無いもの、ほとんど無いもの及び加工工程中でウェーハ1の破損が無いものを丸で示し、コンタミの付着が有る又は加工工程中でウェーハ1の破損があるものをバツで示す。
In Table 1, when the finished thickness 8 of the
表1によれば、比較例1及び比較例2は、コンタミの付着があるのに対して、本発明品1及び本発明品2は、コンタミの付着が無い又はほとんど無い及び加工工程中でウェーハ1の破損が無かった。よって、表1によれば、切削溝101の深さ102を20μm以上でかつ仕上げ厚さ8の1/2以下とすることで、デバイス5へのコンタミの付着を抑制できることが明らかとなった。
According to Table 1, Comparative Example 1 and Comparative Example 2 have contamination adherence, while the
なお、本発明は、上記実施形態1に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。実施形態1では、保護テープ貼着ステップST1を実施した後で研削ステップST2を実施した後に、切削溝形成ステップST3を実施したが、本発明は、保護テープ貼着ステップST1を実施した後で研削ステップST2を実施する前に、切削溝形成ステップST3を実施しても良い。この場合、切削溝形成ステップST3で形成する切削溝101の深さを、研削ステップST2後に残存する切削溝101の深さ102−1が20μm以上かつウェーハ1の仕上げ厚さ8の1/2以下となるように形成する。
The present invention is not limited to the first embodiment. That is, various modifications can be made without departing from the scope of the present invention. In the first embodiment, the cutting groove forming step ST3 is performed after performing the grinding step ST2 after performing the protective tape adhering step ST1, but the present invention performs grinding after performing the protective tape adhering step ST1. Prior to performing step ST2, a cutting groove forming step ST3 may be performed. In this case, the depth of the cutting
1 ウェーハ
3 表面
4 分割予定ライン
5 デバイス
6 デバイスチップ
7 直径
8 仕上げ厚さ
10 保護テープ
13 ダイシングテープ
14 環状フレーム
15 フレームユニット
21 チャックテーブル
31 チャックテーブル
35 切削ブレード
100 残存部
101 切削溝
102 深さ
ST1 保護テープ貼着ステップ
ST2 研削ステップ
ST3 切削溝形成ステップ
ST4 貼り替えステップ
ST5 分割ステップ
1
Claims (3)
ウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、
該ウェーハの表面に貼着された該保護テープをチャックテーブルで保持し、該ウェーハの裏面を研削して仕上げ厚さまで薄化する研削ステップと、
該保護テープ貼着ステップを実施した後で該研削ステップを実施する前または後に、該保護テープをチャックテーブルで保持して該ウェーハの裏面から切削ブレードを切り込ませ、該ウェーハの表面側に該ウェーハの仕上げ厚さより薄い残存部を残した切削溝を該分割予定ラインに沿って形成する切削溝形成ステップと、
該切削溝が形成された該ウェーハの裏面にダイシングテープを貼着するとともに該ダイシングテープの外周縁を環状フレームに固定してフレームユニットを形成し、該ウェーハの表面から該保護テープを剥離する貼り替えステップと、
該貼り替えステップを実施した該ウェーハの表面から、該分割予定ラインに沿って該ダイシングテープに切り込まない深さに切削ブレードを切り込ませ、該残存部を切削してウェーハを個々のデバイスチップに分割する分割ステップと、を備えるウェーハの加工方法。 A wafer processing method for processing a wafer having a surface on which a device is formed in a plurality of regions partitioned by a plurality of division lines,
A protective tape attaching step for attaching a protective tape to the surface of the wafer;
Grinding step of holding the protective tape attached to the front surface of the wafer with a chuck table and grinding the back surface of the wafer to a final thickness;
After carrying out the protective tape attaching step and before or after carrying out the grinding step, the protective tape is held by a chuck table and a cutting blade is cut from the back surface of the wafer, and the front surface side of the wafer is A cutting groove forming step for forming a cutting groove that leaves a remaining portion thinner than the finished thickness of the wafer along the planned dividing line;
A dicing tape is affixed to the back surface of the wafer in which the cutting grooves are formed, and a frame unit is formed by fixing the outer peripheral edge of the dicing tape to an annular frame, and the protective tape is peeled off from the front surface of the wafer. A replacement step;
A cutting blade is cut from the surface of the wafer subjected to the reattachment step to a depth that does not cut into the dicing tape along the division line, and the remaining portion is cut to separate the wafer into individual device chips. A wafer processing method comprising: a dividing step for dividing the wafer into two.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018071877A JP2019186291A (en) | 2018-04-03 | 2018-04-03 | Wafer processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018071877A JP2019186291A (en) | 2018-04-03 | 2018-04-03 | Wafer processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019186291A true JP2019186291A (en) | 2019-10-24 |
Family
ID=68337406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018071877A Pending JP2019186291A (en) | 2018-04-03 | 2018-04-03 | Wafer processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019186291A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291683A (en) * | 2000-04-04 | 2001-10-19 | Disco Abrasive Syst Ltd | Manufacturing method of semiconductor chip |
| JP2009135348A (en) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Semiconductor chip, semiconductor device and manufacturing method thereof |
| JP2016219757A (en) * | 2015-05-26 | 2016-12-22 | 株式会社ディスコ | Workpiece division method |
| US20170338184A1 (en) * | 2016-05-19 | 2017-11-23 | Texas Instruments Incorporated | Method of dicing integrated circuit wafers |
-
2018
- 2018-04-03 JP JP2018071877A patent/JP2019186291A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291683A (en) * | 2000-04-04 | 2001-10-19 | Disco Abrasive Syst Ltd | Manufacturing method of semiconductor chip |
| JP2009135348A (en) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | Semiconductor chip, semiconductor device and manufacturing method thereof |
| JP2016219757A (en) * | 2015-05-26 | 2016-12-22 | 株式会社ディスコ | Workpiece division method |
| US20170338184A1 (en) * | 2016-05-19 | 2017-11-23 | Texas Instruments Incorporated | Method of dicing integrated circuit wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103325733B (en) | The separation method of substrate and segregation apparatus | |
| JP2013008915A (en) | Substrate processing method and substrate processing apparatus | |
| TWI759491B (en) | Wafer Processing Method | |
| JP2015217461A (en) | Processing method of wafer | |
| TW201822267A (en) | Wafer processing method | |
| JP7037422B2 (en) | Processing method of work piece | |
| JP2013041973A (en) | Grinding method for plate-like object | |
| JP2008258412A (en) | Silicon wafer singulation method | |
| JP2014017287A (en) | Wafer processing method | |
| CN104716094A (en) | Device wafer processing method | |
| JP7386640B2 (en) | Wafer processing method | |
| JP2019186291A (en) | Wafer processing method | |
| CN109664163B (en) | Method for grinding workpiece | |
| JP6008576B2 (en) | How to apply surface protection tape | |
| JP7691817B2 (en) | Wafer Processing Method | |
| TWI401737B (en) | Wafer cutting method | |
| JP2011029439A (en) | Method for manufacturing chip with metal layer | |
| JP2015149386A (en) | Wafer processing method | |
| JP2017100255A (en) | Wafer processing method | |
| JP5839906B2 (en) | Method for dividing laminated workpieces | |
| JP7699451B2 (en) | Processing method | |
| JP2019197806A (en) | Workpiece processing method | |
| JP7184621B2 (en) | Peeling method | |
| JP6013831B2 (en) | Wafer processing method | |
| JP2005302798A (en) | BONDING FILM AND METHOD FOR PRODUCING SEMICONDUCTOR CHIP USING BONDING FILM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220628 |