[go: up one dir, main page]

JP2019179862A - Method for manufacturing field effect transistor - Google Patents

Method for manufacturing field effect transistor Download PDF

Info

Publication number
JP2019179862A
JP2019179862A JP2018068636A JP2018068636A JP2019179862A JP 2019179862 A JP2019179862 A JP 2019179862A JP 2018068636 A JP2018068636 A JP 2018068636A JP 2018068636 A JP2018068636 A JP 2018068636A JP 2019179862 A JP2019179862 A JP 2019179862A
Authority
JP
Japan
Prior art keywords
oxide layer
effect transistor
field effect
temporary storage
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018068636A
Other languages
Japanese (ja)
Inventor
定憲 新江
Sadanori Niie
定憲 新江
安藤 友一
Yuichi Ando
友一 安藤
中村 有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
植田 尚之
Naoyuki Ueda
尚之 植田
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2018068636A priority Critical patent/JP2019179862A/en
Publication of JP2019179862A publication Critical patent/JP2019179862A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】 酸化物層を時間効率良く形成することが可能な電界効果型トランジスタの製造方法の提供。【解決手段】 基板に備えられた、酸化物層を有する電界効果型トランジスタを、複数の基板に対して製造する、電界効果型トランジスタの製造方法であって、前記酸化物層を形成する酸化物層形成工程を含み、前記酸化物層形成工程が、1単位である所定数の基板に対して、前記酸化物層を形成するための酸化物層形成用塗布液を塗布して形成された未乾燥膜を第1の時間で乾燥させて乾燥膜を形成することを行う乾燥処理と、前記1単位が複数集まった複数単位の基板に対して、一度に、前記乾燥膜を前記第1の時間よりも長い第2の時間で加熱する加熱処理と、前記乾燥処理を経た基板を前記加熱処理に供する前記複数単位の数に達するまで一時的に保管する一時保管処理と、を含む。【選択図】図1BPROBLEM TO BE SOLVED: To provide a method for manufacturing a field-effect transistor capable of forming an oxide layer efficiently with time. A method for manufacturing a field-effect transistor, comprising manufacturing a field-effect transistor having an oxide layer provided on a substrate, for a plurality of substrates, wherein the oxide forming the oxide layer is provided. A layer forming step, wherein the oxide layer forming step is performed by applying an oxide layer forming coating solution for forming the oxide layer to a predetermined number of substrates as one unit. A drying process of drying the dried film for a first time to form a dried film; and drying the dried film for the first time at a time for a plurality of substrates each including a plurality of the one units. A heating process for heating for a longer second time; and a temporary storage process for temporarily storing the substrate after the drying process until the number of the plurality of units subjected to the heating process is reached. [Selection diagram] FIG. 1B

Description

本発明は、電界効果型トランジスタの製造方法に関する。   The present invention relates to a method for manufacturing a field effect transistor.

電界効果型トランジスタ(Field Effect Transistor;FET)は、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、FETは、現在の電子機器で使用される集積回路では必要不可欠な素子となっており、例えば、電界効果型トランジスタをマトリックス状に配列したアクティブマトリックスは、液晶等のディスプレイの駆動回路として用いられている。   A field effect transistor (FET) has a low gate current and has a planar structure, and thus can be easily manufactured and integrated as compared with a bipolar transistor. Therefore, FETs are indispensable elements in integrated circuits used in current electronic devices. For example, an active matrix in which field effect transistors are arranged in a matrix is used as a driving circuit for a display such as a liquid crystal display. It has been.

電界効果型トランジスタの製造方法の一例として、何れか一方が酸化物半導体層である第1の酸化物層と第2の酸化物層とが隣接した電界効果型トランジスタの製造方法であって、前記第1の酸化物層を形成する工程と、前記第1の酸化物層上に前記第2の酸化物層を形成する工程と、を有し、前記第2の酸化物層の形成温度が、前記第1の酸化物層の形成温度以下とすることで、SS値を低減可能な電界効果型トランジスタの製造方法が知られている(例えば、特許文献1参照)。   An example of a method for producing a field effect transistor is a method for producing a field effect transistor in which a first oxide layer and a second oxide layer, one of which is an oxide semiconductor layer, are adjacent to each other. A step of forming a first oxide layer, and a step of forming the second oxide layer on the first oxide layer, wherein the formation temperature of the second oxide layer is: A method of manufacturing a field effect transistor that can reduce the SS value by setting the temperature to be equal to or lower than the formation temperature of the first oxide layer is known (see, for example, Patent Document 1).

酸化物層を有する電界効果型トランジスタを製造する際には、酸化物層の形成に要する時間が、電界効果型トランジスタの製造に要する時間へ大きく影響を与える。そのため、多くの電界効果型トランジスタを効率的に製造するためには、酸化物層をいかに時間効率良く形成するかが重要になっている。   When manufacturing a field effect transistor having an oxide layer, the time required to form the oxide layer greatly affects the time required to manufacture the field effect transistor. Therefore, in order to efficiently manufacture many field effect transistors, it is important how to form an oxide layer in a time efficient manner.

本発明は、酸化物層を時間効率良く形成することが可能な電界効果型トランジスタの製造方法を提供することを目的とする。   An object of this invention is to provide the manufacturing method of the field effect transistor which can form an oxide layer efficiently in time.

前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタの製造方法は、
前記酸化物層を形成する酸化物層形成工程を含み、
前記酸化物層形成工程が、
1単位である所定数の基板に対して、前記酸化物層を形成するための酸化物層形成用塗布液を塗布して形成された未乾燥膜を第1の時間で乾燥させて乾燥膜を形成することを行う乾燥処理と、
前記1単位が複数集まった複数単位の基板に対して、一度に、前記乾燥膜を前記第1の時間よりも長い第2の時間で加熱する加熱処理と、
前記乾燥処理を経た基板を前記加熱処理に供する前記複数単位の数に達するまで一時的に保管する一時保管処理と、を含む、ことを特徴とする。
Means for solving the problems are as follows. That is,
The method for producing a field effect transistor according to the present invention includes:
Including an oxide layer forming step of forming the oxide layer;
The oxide layer forming step includes
An undried film formed by applying an oxide layer forming coating solution for forming the oxide layer to a predetermined number of substrates as one unit is dried in a first time to form a dried film. A drying process to form,
A heat treatment for heating the dry film at a second time longer than the first time at a time with respect to a plurality of units of the substrate in which a plurality of the units are collected.
And a temporary storage process of temporarily storing the substrate subjected to the drying process until the number of the plurality of units to be subjected to the heating process is reached.

本発明によると、酸化物層を時間効率良く形成することが可能な電界効果型トランジスタの製造方法を提供することができる。   According to the present invention, it is possible to provide a method for manufacturing a field effect transistor capable of forming an oxide layer in a time-efficient manner.

図1Aは、本発明の電界効果型トランジスタの製造方法の一例を説明するための概略図(上面図)である。FIG. 1A is a schematic view (top view) for explaining an example of a method for producing a field effect transistor of the present invention. 図1Bは、本発明の電界効果型トランジスタの製造方法の一例を説明するための概略図(側面図)である。FIG. 1B is a schematic view (side view) for explaining an example of the method for producing the field-effect transistor of the present invention. 図2は、一時保管装置内の様子を示す概略図である。FIG. 2 is a schematic view showing a state in the temporary storage device. 図3は、加熱装置内の様子を示す概略図である。FIG. 3 is a schematic view showing the inside of the heating device. 図4は、酸化物層としてゲート絶縁層を形成する場合の一例について説明するためのフローチャートである。FIG. 4 is a flowchart for explaining an example in which a gate insulating layer is formed as an oxide layer. 図5は、本発明の電界効果型トランジスタの製造方法の他の一例を説明するための概略図(上面図)である。FIG. 5 is a schematic view (top view) for explaining another example of the method for producing a field effect transistor of the present invention. 図6は、保持器具内に基板が保持された様子を示す概略図である。FIG. 6 is a schematic view showing a state in which the substrate is held in the holding device. 図7は、第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。FIG. 7 is a cross-sectional view illustrating the field effect transistor according to the first embodiment. 図8は、第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 8 is a cross-sectional view illustrating a field effect transistor according to a modification of the first embodiment. 図9は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。FIG. 9 is a schematic configuration diagram showing an example of a television device as a system of the present invention. 図10は、図9における画像表示装置を説明するための図(その1)である。FIG. 10 is a diagram (part 1) for explaining the image display device in FIG. 図11は、図9における画像表示装置を説明するための図(その2)である。FIG. 11 is a diagram (part 2) for explaining the image display device in FIG. 図12は、図9における画像表示装置を説明するための図(その3)である。FIG. 12 is a diagram (No. 3) for explaining the image display device in FIG. 9. 図13は、本発明の表示素子の一例を説明するための図である。FIG. 13 is a diagram for explaining an example of the display element of the present invention. 図14は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。FIG. 14 is a schematic configuration diagram illustrating an example of a positional relationship between an organic EL element and a field effect transistor in a display element. 図15は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。FIG. 15 is a schematic configuration diagram illustrating another example of the positional relationship between the organic EL element and the field effect transistor in the display element. 図16は、有機EL素子の一例を示す概略構成図である。FIG. 16 is a schematic configuration diagram illustrating an example of an organic EL element. 図17は、表示制御装置を説明するための図である。FIG. 17 is a diagram for explaining the display control apparatus. 図18は、液晶ディスプレイを説明するための図である。FIG. 18 is a diagram for explaining a liquid crystal display. 図19は、図18における表示素子を説明するための図である。FIG. 19 is a diagram for explaining the display element in FIG.

(電界効果型トランジスタの製造方法)
本発明の電界効果型トランジスタの製造方法は、基板に備えられた電界効果型トランジスタを、複数の基板に対して製造する方法である。
前記電界効果型トランジスタは、酸化物層を有する。
(Method for producing field-effect transistor)
The method for producing a field effect transistor of the present invention is a method for producing a field effect transistor provided on a substrate on a plurality of substrates.
The field effect transistor has an oxide layer.

酸化物層を形成するための酸化物層形成用塗布液から酸化物層を形成する際には、通常、酸化物層形成用塗布液を塗布して、未乾燥膜を形成し、前記未乾燥膜を乾燥させ乾燥膜を形成し、更に、前記乾燥膜を加熱して酸化物に転化させ、酸化物層を得る。その際、乾燥(乾燥処理)よりも加熱(加熱処理)の方が多くの時間を要する。そのため、1個1個の電界効果型トランジスタについて、酸化物層を形成する工程を、乾燥処理、及び加熱処理の順で、逐次行っていると、加熱処理で要する時間の、電界効果型トランジスタの製造に要する時間への割合が大きくなり、電界効果型トランジスタの製造における時間効率が悪くなる。
そこで本発明者らは、鋭意検討を行い、加熱処理において複数の乾燥膜を一度に加熱することと、加熱処理に供する数に達するまで乾燥膜を一時的に保管することとを組み合わせることにより、酸化物層を時間効率よく形成することができることを見出し、本発明の完成に至った。
When forming an oxide layer from an oxide layer forming coating solution for forming an oxide layer, the oxide layer forming coating solution is usually applied to form an undried film. The film is dried to form a dry film, and the dry film is heated to convert to an oxide to obtain an oxide layer. At that time, heating (heating treatment) takes more time than drying (drying treatment). Therefore, if the step of forming the oxide layer is sequentially performed for each field effect transistor in the order of the drying treatment and the heat treatment, the time required for the heat treatment can be reduced. The ratio to the time required for the manufacturing increases, and the time efficiency in manufacturing the field effect transistor deteriorates.
Therefore, the present inventors have conducted an intensive study, and by combining a plurality of dry films at one time in the heat treatment, and temporarily storing the dry films until reaching the number subjected to the heat treatment, The inventors have found that an oxide layer can be formed in a time efficient manner, and have completed the present invention.

本発明の電界効果型トランジスタの製造方法は、酸化物層形成工程を少なくとも含み、更に必要に応じて、その他の工程を含む。   The manufacturing method of the field effect transistor of the present invention includes at least an oxide layer forming step, and further includes other steps as necessary.

<酸化物層形成工程>
前記酸化物形成工程は、乾燥処理と、一時保管処理と、加熱処理とを少なくとも含み、更に必要に応じて、塗布処理、第2の一時保管処理などのその他の処理を含む。
<Oxide layer forming step>
The oxide forming step includes at least a drying process, a temporary storage process, and a heating process, and further includes other processes such as a coating process and a second temporary storage process as necessary.

<<塗布処理>>
前記塗布処理は、前記酸化物層を形成するための酸化物層形成用塗布液を塗布し、未乾燥膜を形成することを行う処理である。
通常、前記塗布処理は、1つの基板に対して行なわれる。
塗布方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ディップコーティング法、スピンコート法、ダイコート法などが挙げられる。
<< Coating process >>
The coating process is a process of applying an oxide layer forming coating solution for forming the oxide layer to form an undried film.
Usually, the coating process is performed on one substrate.
There is no restriction | limiting in particular as an application | coating method, According to the objective, it can select suitably, For example, the dip coating method, the spin coat method, the die coat method etc. are mentioned.

前記酸化物層としては、特に制限はなく、目的に応じて適宜選択することができ、酸化物半導体層であってもよいし、ゲート絶縁層であってもよいし、保護層であってもよい。   The oxide layer is not particularly limited and may be appropriately selected depending on the purpose. The oxide layer may be an oxide semiconductor layer, a gate insulating layer, or a protective layer. Good.

<<第2の一時保管処理>>
前記第2の一時保管処理は、前記塗布処理を経た基板を前記乾燥処理に供する後述する1単位の数に達するまで一時的に保管する処理である。
前記第2の一時保管処理は、通常、前記1単位である所定数の基板の数が、複数のときに行なわれる。
<< second temporary storage process >>
The second temporary storage process is a process of temporarily storing the substrate that has undergone the coating process until it reaches the number of one unit, which will be described later, used for the drying process.
The second temporary storage process is usually performed when the number of the predetermined number of substrates, which is one unit, is plural.

前記第2の一時保管処理において、保管される時間としては、特に制限はなく、目的に応じて適宜選択することができる。   In the second temporary storage process, the storage time is not particularly limited and can be appropriately selected according to the purpose.

前記第2の一時保管処理は、温度、湿度、及び雰囲気が制御された空間内で行われることが好ましい。   The second temporary storage process is preferably performed in a space in which temperature, humidity, and atmosphere are controlled.

前記1単位としては、後述する第1の時間(T1)と前記塗布処理に要する時間(T3)との比(T1/T3)以上の数であることが好ましく、前記比(T1/T3)以上の整数であることが好ましい。
例えば、前記第1の時間(T1)が10分間であり、前記塗布処理に要する時間(T3)が1分間の場合、前記1単位(N)は、N≧10(T1/T3)であることが好ましい。
そうすることで、乾燥処理による乾燥時間が、塗布処理による塗布時間よりも大幅に長い場合でも、乾燥処理を待つ基板が累積的に増加していくことを防ぐことができる。
The unit is preferably a number equal to or greater than a ratio (T1 / T3) of a first time (T1) described later and a time (T3) required for the coating process, and is greater than the ratio (T1 / T3). It is preferable that it is an integer.
For example, when the first time (T1) is 10 minutes and the time (T3) required for the coating process is 1 minute, the unit (N 0 ) is N 0 ≧ 10 (T1 / T3). Preferably there is.
By doing so, even when the drying time by the drying process is significantly longer than the application time by the coating process, it is possible to prevent the number of substrates waiting for the drying process from increasing cumulatively.

<<乾燥処理>>
前記乾燥処理は、1単位である所定数の基板に対して、前記酸化物層を形成するための酸化物層形成用塗布液を塗布して形成された未乾燥膜を第1の時間で乾燥させて乾燥膜を形成することを行う処理である。
<< Drying process >>
In the drying process, an undried film formed by applying an oxide layer forming coating solution for forming the oxide layer to a predetermined number of substrates as one unit is dried in a first time. This is a process for forming a dry film.

ここで、前記所定数の基板の数としては、1つであってもよいし、複数であってもよい。
前記所定数の基板の数としては、例えば、1〜10などが挙げられる。
Here, the number of the predetermined number of substrates may be one or plural.
Examples of the number of the predetermined number of substrates include 1 to 10.

前記第1の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
乾燥の方法としては、例えば、加熱乾燥、減圧乾燥などが挙げられる。加熱乾燥における加熱温度としては、例えば、前記酸化物層形成用塗布液に含まれる揮発分が揮発する温度であれば、特に制限はなく、目的に応じて適宜選択することができる。減圧乾燥における減圧の程度としては、例えば、前記酸化物層形成用塗布液に含まれる揮発分が揮発する減圧度であれば、特に制限はなく、目的に応じて適宜選択することができる。
なお、本発明において、乾燥とは、膜中の揮発分を完全に除去することまでを必要とせず、加熱処理の際における揮発分に起因する不具合を防ぐ程度に膜中の揮発分が除去されればよい。
乾燥膜とは、膜中の揮発分が完全に除去された膜であることを必要とせず、加熱処理の際における揮発分に起因する不具合を防ぐ程度に膜中の揮発分が除去されていればよい。
There is no restriction | limiting in particular as said 1st time, According to the objective, it can select suitably.
Examples of the drying method include heat drying and reduced pressure drying. The heating temperature in heat drying is not particularly limited as long as the volatile component contained in the oxide layer forming coating solution is volatilized, and can be appropriately selected according to the purpose. The degree of decompression in the drying under reduced pressure is not particularly limited as long as the degree of decompression is such that the volatile component contained in the coating liquid for forming an oxide layer volatilizes, and can be appropriately selected according to the purpose.
In the present invention, drying does not require complete removal of the volatile components in the film, and the volatile components in the film are removed to such an extent that problems caused by the volatile components during the heat treatment are prevented. Just do it.
The dry film does not need to be a film from which the volatile matter in the film has been completely removed, and the volatile matter in the film has been removed to such an extent as to prevent problems caused by the volatile matter during the heat treatment. That's fine.

<<加熱処理>>
前記加熱処理は、前記1単位が複数集まった複数単位の基板に対して、一度に、前記乾燥膜を前記第1の時間よりも長い第2の時間で加熱する処理である。
前記加熱処理を経ることで、前記乾燥膜は、酸化物に転化する。得られた酸化物は、例えば、そのまま前記酸化物層として利用されるか、又はフォトリソグラフィーにより前記酸化物層に加工される。
<< Heat treatment >>
The heat treatment is a process of heating the dry film at a second time longer than the first time on a plurality of units of substrates in which a plurality of the one units are gathered.
Through the heat treatment, the dry film is converted into an oxide. The obtained oxide is used as the oxide layer as it is or processed into the oxide layer by photolithography, for example.

前記加熱処理における前記第2の時間としては、前記乾燥膜が酸化物に転化することができる時間であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記加熱処理における加熱温度としては、前記乾燥膜が酸化物に転化することができる温度であれば、特に制限はなく、目的に応じて適宜選択することができる。
The second time in the heat treatment is not particularly limited as long as the dry film can be converted into an oxide, and can be appropriately selected depending on the purpose.
The heating temperature in the heat treatment is not particularly limited as long as the dry film can be converted into an oxide, and can be appropriately selected according to the purpose.

前記加熱処理に供される基板の数の上限値としては、特に制限はなく、前記第1の時間、前記第2の時間、及び後述する比(T2/T1)に応じて、適宜選択することができ、例えば、前記加熱処理に供される基板の数は、100以下であってもよいし、50以下であってもよいし、30以下であってもよい。   There is no restriction | limiting in particular as an upper limit of the number of the board | substrates used for the said heat processing, It selects suitably according to said 1st time, said 2nd time, and ratio (T2 / T1) mentioned later. For example, the number of substrates subjected to the heat treatment may be 100 or less, 50 or less, or 30 or less.

前記複数単位の単位数としては、整数であってもよいし、少数乃至分数であってもよいが、整数であることが好ましい。
前記複数単位の単位数としては、前記第2の時間(T2)と前記第1の時間(T1)との比(T2/T1)以上の数であることが好ましく、前記比(T2/T1)以上の整数であることが好ましい。
例えば、前記第1の時間(T1)が10分間であり、前記第2の時間(T2)が100分間の場合、前記単位数(N)は、N≧10(T2/T1)であることが好ましい。
そうすることで、加熱処理による加熱時間が、乾燥処理による乾燥時間よりも大幅に長い場合でも、加熱処理を待つ基板が累積的に増加していくことを防ぐことができる。
The number of units of the plurality of units may be an integer or a small number or a fraction, but is preferably an integer.
The number of units of the plurality of units is preferably a number equal to or greater than the ratio (T2 / T1) between the second time (T2) and the first time (T1), and the ratio (T2 / T1). It is preferable that it is an integer above.
For example, when the first time (T1) is 10 minutes and the second time (T2) is 100 minutes, the unit number (N) is N ≧ 10 (T2 / T1). preferable.
By doing so, even when the heating time by the heat treatment is significantly longer than the drying time by the drying treatment, it is possible to prevent the number of substrates waiting for the heat treatment from increasing cumulatively.

<<一時保管処理>>
前記一時保管処理は、前前記乾燥処理を経た基板を前記加熱処理に供する前記複数単位の数に達するまで一時的に保管する処理である。
<< Temporary storage process >>
The temporary storage process is a process of temporarily storing the substrate that has undergone the previous drying process until the number of the plurality of units to be subjected to the heating process is reached.

前記一時保管処理において、保管される時間としては、特に制限はなく、目的に応じて適宜選択することができる。   In the temporary storage process, the storage time is not particularly limited and can be appropriately selected according to the purpose.

前記一時保管処理は、温度、湿度、及び雰囲気が制御された空間内で行われることが好ましい。そうすることにより、乾燥膜を経て得られる酸化物層において、均質性を損なうような変化(例えば、酸化、過度な乾燥の進行、過度な吸湿など)が生じることを低減させることができる。   The temporary storage process is preferably performed in a space in which temperature, humidity, and atmosphere are controlled. By doing so, in the oxide layer obtained through the dry film, it is possible to reduce the occurrence of changes that impair the homogeneity (for example, oxidation, excessive progress of drying, excessive moisture absorption, etc.).

本発明の電界効果型トランジスタの製造方法の一例を図を用いて説明する。
図1A及び図1Bは、本発明の電界効果型トランジスタの製造方法の一例を説明するための概略図である。図1Aは上面図であり、図1Bは側面図である。
図1A及び図1Bでは、乾燥装置1、一時保管装置2、及び加熱装置3が配置されている。
この例では、前記1単位を基板1枚とし、前記複数単位を4単位(4枚)としている。
塗布処理を経て得られた未乾燥膜を有する基板4(1単位=1枚)は、乾燥装置1内に運ばれ、乾燥処理に供される。乾燥装置1では、減圧乾燥、加熱乾燥などの乾燥が行われる。乾燥処理により得られた乾燥膜を有する基板4は、一時保管装置2内に運ばれ、保持器具5に保持されて一時保管装置2内で一時保管される。未乾燥膜を有する複数の基板4について乾燥処理が行なわれ、逐次、得られた乾燥膜を有する基板4は、一時保管装置2内に運ばれ、加熱処理に供する数(4単位=4枚)に達するまで、保持器具5に保持されて一時保管装置2内で一時保管される。
保持器具5に保持された基板4の数が、加熱処理に供する数(4単位=4枚)に達したら、保持器具5は、一時保管装置2から搬出されて、加熱装置3内に搬入され、加熱処理に供する数の基板4について加熱が行なわれる。その結果、乾燥膜は、酸化物に転化する。得られた酸化物は、例えば、そのまま前記酸化物層として利用されるか、又はフォトリソグラフィーにより前記酸化物層に加工される。
なお、一時保管装置2内の保持器具5に保持された基板4の数が、加熱処理に供する数(4単位=4枚)に達した後は、即座に、保持器具5を一時保管装置2から搬出させてもよい。即ち、本発明の前記酸化物層形成工程における前記一時保管処理においては、前記乾燥処理を経た基板の数が前記加熱処理に供する前記複数単位の数に達したら、即座に一時保管を完了してもよい。そのことは、前記第2の一時保管処理においても同様である。
図1Bでは、一時保管装置2と加熱装置3との間の保持器具5は、4枚の基板4を保持している。
An example of a method for producing a field effect transistor according to the present invention will be described with reference to the drawings.
1A and 1B are schematic views for explaining an example of a method for producing a field effect transistor according to the present invention. 1A is a top view and FIG. 1B is a side view.
In FIG. 1A and FIG. 1B, the drying apparatus 1, the temporary storage apparatus 2, and the heating apparatus 3 are arrange | positioned.
In this example, one unit is one substrate, and the plurality of units is four units (four).
The substrate 4 (1 unit = 1 sheet) having an undried film obtained through the coating process is carried into the drying apparatus 1 and subjected to the drying process. In the drying apparatus 1, drying such as reduced pressure drying and heat drying is performed. The substrate 4 having a dry film obtained by the drying process is carried into the temporary storage device 2, held by the holding device 5, and temporarily stored in the temporary storage device 2. A plurality of substrates 4 having an undried film are subjected to a drying process, and the obtained substrates 4 having a dried film are sequentially carried into the temporary storage device 2 and subjected to heat treatment (4 units = 4 sheets). Is held in the holding device 5 and temporarily stored in the temporary storage device 2 until reaching the above.
When the number of substrates 4 held by the holding device 5 reaches the number used for the heat treatment (4 units = 4), the holding device 5 is unloaded from the temporary storage device 2 and loaded into the heating device 3. The number of substrates 4 to be subjected to the heat treatment is heated. As a result, the dry film is converted to an oxide. The obtained oxide is used, for example, as the oxide layer as it is or processed into the oxide layer by photolithography.
In addition, after the number of the substrates 4 held by the holding device 5 in the temporary storage device 2 reaches the number used for the heat treatment (4 units = 4), the holding device 5 is immediately attached to the temporary storage device 2. You may carry it out of. That is, in the temporary storage process in the oxide layer forming step of the present invention, when the number of substrates subjected to the drying process reaches the number of the plurality of units to be subjected to the heating process, the temporary storage is immediately completed. Also good. The same applies to the second temporary storage process.
In FIG. 1B, the holding tool 5 between the temporary storage device 2 and the heating device 3 holds four substrates 4.

図2は、一時保管装置2内の様子を示す概略図である。一時保管装置2内には、保持器具5が置かれており、保持器具5は、乾燥膜を有する基板4を2枚保持している。即ち、一時保管装置2内で、乾燥膜を有する基板4が2枚一時保管されている。
例えば、前記加熱処理に供する、乾燥膜を有する基板4の数が4枚の場合には、更に2枚の基板4(乾燥膜を有する基板)が乾燥処理を経て一時保管装置2に搬送されてきて、一時保管装置2内の保持器具5に保持される。そして、一時保管装置2内の保持器具5に4枚の基板が保持されると、4枚の基板4を保持する保持器具5は、一時保管装置2から搬出されて、加熱装置5内に搬入される(図3)。そして、4枚の基板4は、保持器具5ごと、加熱される(図3)。
FIG. 2 is a schematic diagram showing the inside of the temporary storage device 2. A holding device 5 is placed in the temporary storage device 2, and the holding device 5 holds two substrates 4 each having a dry film. That is, two substrates 4 having a dry film are temporarily stored in the temporary storage device 2.
For example, when the number of substrates 4 having a dry film to be subjected to the heat treatment is four, two more substrates 4 (substrates having a dry film) have been transported to the temporary storage device 2 through the drying process. And held by the holding device 5 in the temporary storage device 2. When the four substrates are held by the holding device 5 in the temporary storage device 2, the holding device 5 holding the four substrates 4 is unloaded from the temporary storage device 2 and carried into the heating device 5. (FIG. 3). Then, the four substrates 4 are heated together with the holding device 5 (FIG. 3).

図1B、図2及び図3においては、保持器具5は、基板4が縦方向(重力方向)に並ぶように構成されているが、保持器具5は、基板4が横方向(水平方向)に並ぶように構成されていてもよい。   In FIG. 1B, FIG. 2 and FIG. 3, the holding device 5 is configured such that the substrates 4 are arranged in the vertical direction (gravity direction), but the holding device 5 has the substrate 4 in the horizontal direction (horizontal direction). You may be comprised so that it may rank.

一時保管装置2内の空間は、乾燥膜を経て得られる酸化物層において、均質性を損なうような変化(例えば、酸化、過度な乾燥の進行、過度な吸湿など)が生じないようにするために、温度、湿度、及び雰囲気が制御された空間であることが好ましい。
例えば、温度としては、22℃±2℃程度が好ましい。
例えば、一時保管装置2内に、クリーンエアが供給されている状態であれば、湿度としては、45%RH±10%RH程度が好ましい。クリーンエアは、例えば、空気を、HEPAフィルターなどの高性能フィルターに通過させることで作製することができる。
例えば、一時保管装置2内に、不活性ガスが供給されている状態であれば、湿度としては、10%RH以下程度が好ましい。
In order to prevent the space in the temporary storage device 2 from undergoing changes that impair the homogeneity (for example, oxidation, excessive progress of drying, excessive moisture absorption, etc.) in the oxide layer obtained through the dry film. Furthermore, it is preferable that the temperature, humidity, and atmosphere are controlled spaces.
For example, the temperature is preferably about 22 ° C. ± 2 ° C.
For example, if clean air is supplied into the temporary storage device 2, the humidity is preferably about 45% RH ± 10% RH. Clean air can be produced, for example, by passing air through a high performance filter such as a HEPA filter.
For example, if the inert gas is supplied in the temporary storage device 2, the humidity is preferably about 10% RH or less.

以下に、本発明における酸化物層としてゲート絶縁層を形成する場合の一例についてフローチャートを用いて説明する。図4のフローチャートは、ゲート電極上にゲート絶縁層を形成する例である。
S1〜S6が、ゲート電極を形成する工程に該当し、S11〜S19が、ゲート絶縁層を形成する工程に該当する。ゲート絶縁層を形成する工程が、前記酸化物層形成工程に相当する。
まず、基板上に金属膜を成膜する(S1)。
次に、金属膜上に所定のレジストパターンを形成する(S2)。
次に、レジストパターンを保護膜として、エッチングを行い、所望の金属パターンを得る(S3)。
次に、レジストを剥離する(S4)。
次に、基板の洗浄(S5)及び基板の乾燥(S6)を行う。
以上により、基板上に複数のゲート電極が形成される。
次に、複数のゲート電極が形成された基板上にゲート絶縁層形成用塗布液(GI塗布液)を塗布する(S11)。
次に、塗布により形成された未乾燥膜を乾燥させる(S12)。
なお、S12は、例えば、1枚の基板毎に行なわれる。
次に、乾燥により得られた乾燥膜を有する基板を、一時保管装置に保管する(S13)。この際、乾燥膜を有する基板を複数作製し、乾燥膜を有する基板の数が、加熱処理に供される数に達するまで、乾燥膜を有する基板は、一時保管装置に保管する(S13)。
次に、一時保管装置に保管された基板の数が、加熱処理に供される基板の数に達したら、それらを加熱装置に移動させ加熱する(S14)。
次に、加熱により得られた酸化物膜上に所定のレジストパターンを形成する(S15)。
次に、レジストパターンを保護膜として、エッチングを行い、所望の酸化物層のパターンを得る(S16)。
次に、レジストを剥離する(S17)。
次に、基板の洗浄(S18)及び基板の乾燥(S19)を行う。
以上により、複数のゲート電極と、前記複数のゲート電極に対応する複数のゲート絶縁層とが形成された基板が得られる。
Hereinafter, an example of forming a gate insulating layer as an oxide layer in the present invention will be described with reference to a flowchart. The flowchart of FIG. 4 is an example in which a gate insulating layer is formed over a gate electrode.
S1 to S6 correspond to the step of forming the gate electrode, and S11 to S19 correspond to the step of forming the gate insulating layer. The step of forming the gate insulating layer corresponds to the oxide layer forming step.
First, a metal film is formed on a substrate (S1).
Next, a predetermined resist pattern is formed on the metal film (S2).
Next, etching is performed using the resist pattern as a protective film to obtain a desired metal pattern (S3).
Next, the resist is peeled off (S4).
Next, substrate cleaning (S5) and substrate drying (S6) are performed.
Thus, a plurality of gate electrodes are formed on the substrate.
Next, a gate insulating layer forming coating solution (GI coating solution) is applied onto the substrate on which the plurality of gate electrodes are formed (S11).
Next, the undried film formed by coating is dried (S12).
Note that S12 is performed for each substrate, for example.
Next, the substrate having the dried film obtained by drying is stored in a temporary storage device (S13). At this time, a plurality of substrates having a dry film are produced, and the substrates having the dry film are stored in a temporary storage device until the number of substrates having the dry film reaches the number subjected to heat treatment (S13).
Next, when the number of substrates stored in the temporary storage device reaches the number of substrates subjected to the heat treatment, they are moved to the heating device and heated (S14).
Next, a predetermined resist pattern is formed on the oxide film obtained by heating (S15).
Next, etching is performed using the resist pattern as a protective film to obtain a desired oxide layer pattern (S16).
Next, the resist is peeled off (S17).
Next, substrate cleaning (S18) and substrate drying (S19) are performed.
As described above, a substrate on which a plurality of gate electrodes and a plurality of gate insulating layers corresponding to the plurality of gate electrodes are formed is obtained.

本発明の電界効果型トランジスタの製造方法の他の一例を図を用いて説明する。
図5及び図6は、本発明の電界効果型トランジスタの製造方法の一例を説明するための概略図である。図5は上面図である。
図5では、塗布装置6、第2の一時保管装置7、乾燥装置1、一時保管装置2、及び加熱装置3が配置されている。
この例では、前記1単位を基板4枚とし、前記複数単位を4単位(16枚)としている。
まず、塗布装置6を用いて、基板4上に酸化物層形成用塗布液を塗布して未乾燥膜を形成する(塗布処理)。未乾燥膜が形成された基板4は、塗布装置6から第2の一時保管装置7内に移され、保持器具8に保持されて第2の一時保管装置7内で一時保管される。複数の基板4について塗布処理が行なわれ、逐次、得られた未乾燥膜を有する基板4は、第2の一時保管装置7内に運ばれ、乾燥処理に供する1単位の数(1単位=4枚)に達するまで、保持器具8に保持されて第2の一時保管装置7内で一時保管される。
第2の一時保管装置2の保持器具8に保持された基板4の数が、乾燥処理に供する1単位の数(1単位=4枚)に達したら、保持器具8は、第2の一時保管装置7から搬出されて、乾燥装置1内に搬入され、乾燥処理が行われる。
乾燥装置1では、減圧乾燥、加熱乾燥などの乾燥が行われる。乾燥処理により得られた乾燥膜を有する基板4(1単位=4枚)は、一時保管装置2内に運ばれ、保持器具5に保持されて一時保管装置2内で一時保管される。未乾燥膜を有する複数の基板4について、1単位毎に乾燥処理が行なわれ、逐次、1単位の、乾燥膜を有する基板4は、一時保管装置2内に運ばれ、加熱処理に供する数(4単位=16枚)に達するまで、保持器具5に保持されて一時保管装置2内で一時保管される。
一時保管装置2内の保持器具5に保持された基板4の数が、加熱処理に供する数(4単位=16枚)に達したら、保持器具5は、一時保管装置2から搬出されて、加熱装置3内に搬入され、加熱処理に供する数の基板4について加熱が行なわれる。その結果、乾燥膜は、酸化物に転化する。得られた酸化物は、例えば、そのまま前記酸化物層として利用されるか、又はフォトリソグラフィーにより前記酸化物層に加工される。
図6では、一時保管装置2と加熱装置3との間の保持器具5は、16枚(1段あたり4枚×4段)の基板4を保持している。
Another example of the method for producing a field effect transistor of the present invention will be described with reference to the drawings.
5 and 6 are schematic views for explaining an example of the method for producing a field effect transistor according to the present invention. FIG. 5 is a top view.
In FIG. 5, the coating device 6, the second temporary storage device 7, the drying device 1, the temporary storage device 2, and the heating device 3 are arranged.
In this example, the one unit is four substrates, and the plurality of units is four units (16 substrates).
First, using the coating device 6, an oxide layer forming coating solution is coated on the substrate 4 to form an undried film (coating treatment). The substrate 4 on which the undried film is formed is transferred from the coating device 6 into the second temporary storage device 7, held by the holding tool 8, and temporarily stored in the second temporary storage device 7. The coating process is performed on the plurality of substrates 4, and the obtained substrates 4 having undried films are sequentially carried into the second temporary storage device 7 and are used for the drying process (1 unit = 4). The second temporary storage device 7 temporarily holds the sheet until it reaches the sheet).
When the number of the substrates 4 held by the holding device 8 of the second temporary storage device 2 reaches the number of one unit (1 unit = 4 sheets) used for the drying process, the holding device 8 performs the second temporary storage. It is unloaded from the device 7 and loaded into the drying device 1 to perform a drying process.
In the drying apparatus 1, drying such as reduced pressure drying and heat drying is performed. The substrate 4 (1 unit = 4 sheets) having a dry film obtained by the drying process is carried into the temporary storage device 2, held by the holding device 5, and temporarily stored in the temporary storage device 2. A plurality of substrates 4 having an undried film are subjected to a drying process for each unit, and sequentially, one unit of the substrate 4 having a dried film is transported into the temporary storage device 2 to be subjected to a heating process ( It is held by the holding device 5 and temporarily stored in the temporary storage device 2 until it reaches 4 units = 16 sheets).
When the number of substrates 4 held by the holding device 5 in the temporary storage device 2 reaches the number used for the heat treatment (4 units = 16 sheets), the holding device 5 is unloaded from the temporary storage device 2 and heated. The number of substrates 4 carried into the apparatus 3 and subjected to heat treatment is heated. As a result, the dry film is converted to an oxide. The obtained oxide is used as the oxide layer as it is or processed into the oxide layer by photolithography, for example.
In FIG. 6, the holding device 5 between the temporary storage device 2 and the heating device 3 holds 16 substrates 4 (four per plate × four steps).

<電界効果型トランジスタ>
以下に本発明により製造される電界効果型トランジスタの一例について説明する。以下に説明する図では、基板上に1つの電界効果型トランジスタが形成されているが、通常は、基板上に複数の電界効果型トランジスタが形成されている。
図7は、第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。図7を参照するに、電界効果型トランジスタ10は、基板である基材11と、ゲート電極12と、ゲート絶縁層13と、半導体層14と、ソース電極15と、ドレイン電極16とを有するボトムゲート/トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10は、本発明に係る電界効果型トランジスタの代表的な一例である。
<Field effect transistor>
An example of a field effect transistor manufactured according to the present invention will be described below. In the drawings described below, one field effect transistor is formed on a substrate. Usually, a plurality of field effect transistors are formed on a substrate.
FIG. 7 is a cross-sectional view illustrating the field effect transistor according to the first embodiment. Referring to FIG. 7, the field effect transistor 10 includes a base 11 that is a substrate, a gate electrode 12, a gate insulating layer 13, a semiconductor layer 14, a source electrode 15, and a drain electrode 16. This is a gate / top contact type field effect transistor. The field effect transistor 10 is a typical example of the field effect transistor according to the present invention.

電界効果型トランジスタ10では、絶縁性の基材11上にゲート電極12が形成され、更に、ゲート電極12を覆うようにゲート絶縁層13が形成されている。ゲート絶縁層13上には半導体層14が形成され、半導体層14においてチャネルが形成されるように、半導体層14上にソース電極15及びドレイン電極16が形成されている。以下、電界効果型トランジスタ10の各構成要素について、詳しく説明する。   In the field effect transistor 10, a gate electrode 12 is formed on an insulating substrate 11, and a gate insulating layer 13 is formed so as to cover the gate electrode 12. A semiconductor layer 14 is formed on the gate insulating layer 13, and a source electrode 15 and a drain electrode 16 are formed on the semiconductor layer 14 so that a channel is formed in the semiconductor layer 14. Hereinafter, each component of the field effect transistor 10 will be described in detail.

なお、本実施の形態では、便宜上、半導体層14側を上側又は一方の側、基材11側を下側又は他方の側とする。又、各部位の半導体層14側の面を上面又は一方の面、基材11側の面を下面又は他方の面とする。但し、電界効果型トランジスタ10は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材11の上面の法線方向から視ることを指し、平面形状とは対象物を基材11の上面の法線方向から視た形状を指すものとする。又、基材11上の各部位の積層方向に切った断面を縦断面、基材11上の各部位の積層方向に垂直な方向(基材11の上面に平行な方向)に切った断面を横断面とする。   In this embodiment, for convenience, the semiconductor layer 14 side is defined as the upper side or one side, and the substrate 11 side is defined as the lower side or the other side. Further, the surface on the semiconductor layer 14 side of each part is defined as the upper surface or one surface, and the surface on the substrate 11 side is defined as the lower surface or the other surface. However, the field effect transistor 10 can be used upside down, or can be arranged at an arbitrary angle. Moreover, planar view refers to viewing the object from the normal direction of the upper surface of the base material 11, and planar shape refers to the shape of the object viewed from the normal direction of the upper surface of the base material 11. . Further, a cross section cut in the stacking direction of each part on the base material 11 is a longitudinal cross section, and a cross section cut in a direction perpendicular to the stacking direction of each part on the base material 11 (a direction parallel to the upper surface of the base material 11). A cross section.

<<基材(基板)>>
基材11の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
<< Base material (substrate) >>
There is no restriction | limiting in particular as a shape of the base material 11, a structure, and a magnitude | size, According to the objective, it can select suitably.

基材11の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材、プラスチック基材、フィルム基材等を用いることができる。ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材やフィルム基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等が挙げられる。なお、基材11としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。   There is no restriction | limiting in particular as a material of the base material 11, Although it can select suitably according to the objective, For example, a glass base material, a plastic base material, a film base material etc. can be used. There is no restriction | limiting in particular as a glass base material, Although it can select suitably according to the objective, For example, an alkali free glass, a silica glass, etc. are mentioned. Moreover, there is no restriction | limiting in particular as a plastic base material or a film base material, Although it can select suitably according to the objective, For example, a polycarbonate (PC), a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) and the like. In addition, as for the base material 11, it is preferable that pretreatments, such as oxygen plasma, UV ozone, and UV irradiation washing | cleaning, are performed from the point of the cleaning of a surface, and adhesive improvement.

<<ゲート電極>>
ゲート電極12は、基材11上の所定領域に形成されている。
ゲート電極12は、ゲート電圧を印加するための電極である。
ゲート電極12の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物等が挙げられる。又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等が挙げられる。
<< Gate electrode >>
The gate electrode 12 is formed in a predetermined region on the base material 11.
The gate electrode 12 is an electrode for applying a gate voltage.
The material for the gate electrode 12 is not particularly limited and may be appropriately selected depending on the intended purpose. For example, platinum, palladium, gold, silver, copper, zinc, aluminum, nickel, chromium, tantalum, molybdenum, titanium And the like, alloys thereof, mixtures of these metals, and the like. In addition, conductive oxides such as indium oxide, zinc oxide, tin oxide, gallium oxide, and niobium oxide, composite compounds thereof, mixtures thereof, and the like can be given.

ゲート電極12の形成方法としては、例えば、基材11上に、真空蒸着法等により導電体膜を形成し、形成した導電体膜をフォトリソグラフィーとエッチングによりパターニングして所定形状のゲート電極12を形成する方法などが挙げられる。   As a method for forming the gate electrode 12, for example, a conductor film is formed on the base material 11 by a vacuum deposition method or the like, and the formed conductor film is patterned by photolithography and etching to form a gate electrode 12 having a predetermined shape. The method of forming etc. are mentioned.

ゲート電極12の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、40nm〜2μmが好ましく、70nm〜1μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the gate electrode 12, Although it can select suitably according to the objective, 40 nm-2 micrometers are preferable, and 70 nm-1 micrometer are more preferable.

<<ゲート絶縁層>>
ゲート絶縁層13は、ゲート電極12と半導体層14との間に設けられ、ゲート電極12と半導体層14とを絶縁するための酸化物絶縁層である。
ゲート絶縁層13は、例えば、本発明の電界効果型トランジスタの製造方法により製造される電界効果型トランジスタの前記酸化物層である。
ゲート絶縁層13の材料としては、例えば、アルカリ土類金属である第A元素と、ガリウム(Ga)、スカンジウム(Sc)、イットリウム(Y)、及びランタノイドの少なくとも何れかである第B元素とを少なくとも含有する酸化物膜を用いることができる。
<< Gate insulation layer >>
The gate insulating layer 13 is an oxide insulating layer that is provided between the gate electrode 12 and the semiconductor layer 14 and insulates the gate electrode 12 and the semiconductor layer 14.
The gate insulating layer 13 is, for example, the oxide layer of a field effect transistor manufactured by the method for manufacturing a field effect transistor of the present invention.
Examples of the material of the gate insulating layer 13 include an element A that is an alkaline earth metal, and an element B that is at least one of gallium (Ga), scandium (Sc), yttrium (Y), and a lanthanoid. An oxide film at least contained can be used.

この酸化物膜は、Zr(ジルコニウム)及びHf(ハフニウム)の少なくとも何れかである第C元素を含有し、更に必要に応じて、その他の成分を含有することが好ましい。酸化物膜に含まれるアルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。   This oxide film preferably contains a C element that is at least one of Zr (zirconium) and Hf (hafnium), and further contains other components as necessary. The alkaline earth metal contained in the oxide film may be one type or two or more types.

アルカリ土類元素としては、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)が挙げられる。   Examples of alkaline earth elements include beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).

ランタノイドとしては、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)が挙げられる。   Lanthanoids include lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium. (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).

酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物それ自体で形成されることが好ましい。常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。但し、酸化物膜の一部に結晶が含まれていてもよい。   The oxide film preferably contains a paraelectric amorphous oxide or is formed of the paraelectric amorphous oxide itself. The paraelectric amorphous oxide is stable in the atmosphere and can stably form an amorphous structure in a wide composition range. However, crystals may be included in part of the oxide film.

ゲート絶縁層13が、前記酸化物層であって、ゲート絶縁層13が、前記酸化物層形成用塗布液から形成される場合、ゲート絶縁層13は、前記乾燥処理、前記一時保管処理、及び前記加熱処理を少なくとも含む前記酸化物層形成工程を経て得られる。   When the gate insulating layer 13 is the oxide layer, and the gate insulating layer 13 is formed from the oxide layer forming coating solution, the gate insulating layer 13 is formed by the drying process, the temporary storage process, and It is obtained through the oxide layer forming step including at least the heat treatment.

ゲート絶縁層13が、前記酸化物層ではない場合、ゲート絶縁層13を形成する方法として、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスを用いることができる。   When the gate insulating layer 13 is not the oxide layer, as a method for forming the gate insulating layer 13, for example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atomic layer deposition is used. A vacuum process such as an (ALD) method can be used.

ゲート絶縁層13の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the gate insulating layer 13, Although it can select suitably according to the objective, 50 nm-3 micrometers are preferable, and 100 nm-1 micrometer are more preferable.

<<半導体層(酸化物半導体層)>>
半導体層14は、ゲート絶縁層13上に形成された酸化物半導体層であり、ゲート絶縁層13を介してゲート電極12と対向するように配置されている。
半導体層13(酸化物半導体層)は、例えば、本発明の電界効果型トランジスタの製造方法により製造される電界効果型トランジスタの前記酸化物層である。
半導体層14は、例えば、n型酸化物半導体から形成することができる。
<< Semiconductor layer (oxide semiconductor layer) >>
The semiconductor layer 14 is an oxide semiconductor layer formed on the gate insulating layer 13 and is disposed so as to face the gate electrode 12 with the gate insulating layer 13 interposed therebetween.
The semiconductor layer 13 (oxide semiconductor layer) is, for example, the oxide layer of a field effect transistor manufactured by the method for manufacturing a field effect transistor of the present invention.
The semiconductor layer 14 can be formed from, for example, an n-type oxide semiconductor.

半導体層14を構成するn型酸化物半導体は、高い電界効果移動度が得られる点、及び電子キャリア濃度を適切に制御しやすい点から、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくとも何れかと、アルカリ土類金属とを含有することが好ましく、インジウムとアルカリ土類金属とを含有することがより好ましい。   The n-type oxide semiconductor constituting the semiconductor layer 14 has at least one of indium, zinc, tin, gallium, and titanium because high field effect mobility can be obtained and the electron carrier concentration can be easily controlled appropriately. It is preferable to contain an alkaline earth metal, and it is more preferable to contain indium and an alkaline earth metal.

アルカリ土類元素としては、ベリリウム(Be)、Mg、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)等が挙げられる。   Examples of alkaline earth elements include beryllium (Be), Mg, calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).

半導体層14が、前記酸化物層であって、半導体層14が、前記酸化物層形成用塗布液から形成される場合、半導体層14は、前記乾燥処理、前記一時保管処理、及び前記加熱処理を少なくとも含む前記酸化物層形成工程を経て得られる。   When the semiconductor layer 14 is the oxide layer, and the semiconductor layer 14 is formed from the coating liquid for forming an oxide layer, the semiconductor layer 14 is subjected to the drying process, the temporary storage process, and the heating process. It is obtained through the oxide layer forming step including at least.

半導体層14が、前記酸化物層ではない場合、半導体層14を形成する方法として、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスを用いることができる。   In the case where the semiconductor layer 14 is not the oxide layer, examples of the method for forming the semiconductor layer 14 include sputtering, pulse laser deposition (PLD), chemical vapor deposition (CVD), and atomic layer deposition (ALD). ) Method or other vacuum process can be used.

半導体層14の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、5nm〜1μmが好ましく、10nm〜0.5μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the semiconductor layer 14, Although it can select suitably according to the objective, 5 nm-1 micrometer are preferable and 10 nm-0.5 micrometer are more preferable.

<<ソース電極及びドレイン電極>>
ソース電極15及びドレイン電極16は、半導体層14上に形成されている。
ソース電極15及びドレイン電極16は、半導体層14の一部を被覆し、所定の間隔を隔てて形成されている。
ソース電極15及びドレイン電極16は、ゲート電極12へのゲート電圧の印加に応じて電流を取り出すための電極である。
なお、ソース電極15及びドレイン電極16と共に、ソース電極15及びドレイン電極16と接続される配線が同一層に形成されてもよい。
<< source electrode and drain electrode >>
The source electrode 15 and the drain electrode 16 are formed on the semiconductor layer 14.
The source electrode 15 and the drain electrode 16 cover a part of the semiconductor layer 14 and are formed at a predetermined interval.
The source electrode 15 and the drain electrode 16 are electrodes for taking out current in response to application of a gate voltage to the gate electrode 12.
Note that the wiring connected to the source electrode 15 and the drain electrode 16 may be formed in the same layer together with the source electrode 15 and the drain electrode 16.

ソース電極15及びドレイン電極16の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲート電極12の説明で例示した材質等が挙げられる。   The material for the source electrode 15 and the drain electrode 16 is not particularly limited and may be appropriately selected depending on the purpose. Examples thereof include the materials exemplified in the description of the gate electrode 12.

ソース電極15及びドレイン電極16の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as average thickness of the source electrode 15 and the drain electrode 16, Although it can select suitably according to the objective, 10 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

図8は、第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図8を参照するに、電界効果型トランジスタ10Aは、保護層17が設けられた点が電界効果型トランジスタ10(図7参照)と相違する。なお、電界効果型トランジスタ10Aは、本発明に係る電界効果型トランジスタの代表的な一例である。   FIG. 8 is a cross-sectional view illustrating a field effect transistor according to a modification of the first embodiment. Referring to FIG. 8, the field effect transistor 10A is different from the field effect transistor 10 (see FIG. 7) in that a protective layer 17 is provided. The field effect transistor 10A is a typical example of the field effect transistor according to the present invention.

<保護層>
保護層17は、半導体層14上にソース電極15及びドレイン電極16を被覆するように設けられた酸化物絶縁層である。
保護層17は、例えば、本発明の電界効果型トランジスタの製造方法により製造される電界効果型トランジスタの前記酸化物層である。
<Protective layer>
The protective layer 17 is an oxide insulating layer provided on the semiconductor layer 14 so as to cover the source electrode 15 and the drain electrode 16.
The protective layer 17 is the said oxide layer of the field effect transistor manufactured by the manufacturing method of the field effect transistor of this invention, for example.

保護層17の材料としては、例えば、ゲート絶縁層13の材料として例示した、アルカリ土類金属である第A元素と、ガリウム(Ga)、スカンジウム(Sc)、イットリウム(Y)、及びランタノイドの少なくとも何れかである第B元素とを少なくとも含有する酸化物膜を用いることができる。   Examples of the material of the protective layer 17 include at least the element A which is an alkaline earth metal exemplified as the material of the gate insulating layer 13, gallium (Ga), scandium (Sc), yttrium (Y), and lanthanoid. An oxide film containing at least any B element can be used.

保護層17が、前記酸化物層であって、保護層17が、前記酸化物層形成用塗布液から形成される場合、保護層17は、前記乾燥処理、前記一時保管処理、及び前記加熱処理を少なくとも含む前記酸化物層形成工程を経て得られる。   When the protective layer 17 is the oxide layer, and the protective layer 17 is formed from the coating liquid for forming the oxide layer, the protective layer 17 has the drying treatment, the temporary storage treatment, and the heat treatment. It is obtained through the oxide layer forming step including at least.

保護層17が、前記酸化物層ではない場合、保護層17を形成する方法として、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスを用いることができる。   When the protective layer 17 is not the oxide layer, the protective layer 17 may be formed by, for example, sputtering, pulse laser deposition (PLD), chemical vapor deposition (CVD), atomic layer deposition (ALD). ) Method or other vacuum process can be used.

保護層17の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the protective layer 17, Although it can select suitably according to the objective, 50 nm-3 micrometers are preferable, and 100 nm-1 micrometer are more preferable.

保護層17は、大気中の水分、酸素等から、少なくとも半導体層14を隔離保護する機能を有する。但し、保護層17は、半導体層14のみならず、電界効果型トランジスタ10Aの他の構成要素(例えば、ゲート絶縁層13、ソース電極15、ドレイン電極16、ゲート電極12)を保護する機能を有してもよい。又、保護層17は、電界効果型トランジスタ10A上に形成される層の材料や、その形成プロセスから電界効果型トランジスタ10Aの少なくとも一部を保護する機能を有してもよい。   The protective layer 17 has a function of isolating and protecting at least the semiconductor layer 14 from moisture, oxygen, and the like in the atmosphere. However, the protective layer 17 has a function of protecting not only the semiconductor layer 14 but also other components of the field effect transistor 10A (for example, the gate insulating layer 13, the source electrode 15, the drain electrode 16, and the gate electrode 12). May be. The protective layer 17 may have a function of protecting at least a part of the field effect transistor 10A from the material of the layer formed on the field effect transistor 10A and the formation process thereof.

以下に本発明により製造される電界効果型トランジスタを用いた表示素子、画像表示装置、システムの一例について説明する。   An example of a display element, an image display apparatus, and a system using a field effect transistor manufactured according to the present invention will be described below.

<表示素子>
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
<Display element>
The display element of the present invention includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary.

<<光制御素子>>
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
<< light control element >>
The light control element is not particularly limited as long as it is an element that controls light output in accordance with a drive signal, and can be appropriately selected according to the purpose. For example, an electroluminescence (EL) element, electrochromic ( EC) element, liquid crystal element, electrophoretic element, electrowetting element and the like.

<<駆動回路>>
前記駆動回路としては、本発明により製造される電界効果型トランジスタ電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
<< Driver circuit >>
The drive circuit is not particularly limited as long as it has a field effect transistor manufactured by the present invention, and can be appropriately selected according to the purpose.

<<その他の部材>>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<< Other parts >>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.

前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、高速駆動が可能、長寿命、かつ素子間のばらつきを小さくすることが可能となる。また、前記表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができる。   Since the display element includes the field effect transistor of the present invention, high-speed driving is possible, long life is possible, and variation between elements can be reduced. In addition, the driving transistor can be operated with a constant gate voltage even if the display element changes with time.

<画像表示装置>
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
<Image display device>
The image display device of the present invention includes at least a plurality of display elements, a plurality of wirings, and a display control device, and further includes other members as necessary.

<<複数の表示素子>>
前記複数の表示素子としては、マトリックス状に配置された複数の本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
<< Plural display elements >>
The plurality of display elements are not particularly limited as long as they are a plurality of the display elements of the present invention arranged in a matrix, and can be appropriately selected according to the purpose.

<<複数の配線>>
前記複数の配線は、前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<< Plural wiring >>
The plurality of wirings are not particularly limited as long as the gate voltage and the signal voltage can be individually applied to each field effect transistor in the plurality of display elements, and can be appropriately selected according to the purpose.

<<表示制御装置>>
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを前記複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<< Display control device >>
The display control device is not particularly limited as long as the gate voltage and the signal voltage of each field effect transistor can be individually controlled via the plurality of wirings according to image data. It can be selected appropriately.

<<その他の部材>>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記画像表示装置は、本発明の前記表示素子を有しているため、素子間のばらつきも小さくすることが可能になり、大画面で高品質の画像を表示することが可能となる。
<< Other parts >>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.
Since the image display device includes the display element of the present invention, it is possible to reduce variation between elements, and to display a high-quality image on a large screen.

<システム>
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
前記システムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
<System>
The system of the present invention includes at least the image display device of the present invention and an image data creation device.
The image data creation device creates image data based on image information to be displayed, and outputs the image data to the image display device.
Since the system includes the image display device of the present invention, it is possible to display image information with high definition.

以下、本発明の表示素子、画像表示装置、及びシステムを、図を用いて説明する。
まず、本発明のシステムとしてのテレビジョン装置を、図9を用いて説明する。なお、図9の構成は一例であって、本発明のシステムとしてのテレビジョン装置は、これに限定されない。
Hereinafter, a display element, an image display device, and a system of the present invention will be described with reference to the drawings.
First, a television device as a system of the present invention will be described with reference to FIG. Note that the configuration of FIG. 9 is an example, and the television apparatus as the system of the present invention is not limited to this.

図9において、テレビジョン装置100は、主制御装置101、チューナ103、ADコンバータ(ADC)104、復調回路105、TS(Transport Stream)デコーダ106、音声デコーダ111、DAコンバータ(DAC)112、音声出力回路113、スピーカ114、映像デコーダ121、映像・OSD合成回路122、映像出力回路123、画像表示装置124、OSD描画回路125、メモリ131、操作装置132、ドライブインターフェース(ドライブIF)141、ハードディスク装置142、光ディスク装置143、IR受光器151、及び通信制御装置152を備える。
映像デコーダ121と、映像・OSD合成回路122と、映像出力回路123と、OSD描画回路125とが、画像データ作成装置を構成する。
In FIG. 9, a television apparatus 100 includes a main control device 101, a tuner 103, an AD converter (ADC) 104, a demodulation circuit 105, a TS (Transport Stream) decoder 106, an audio decoder 111, a DA converter (DAC) 112, an audio output. Circuit 113, speaker 114, video decoder 121, video / OSD synthesis circuit 122, video output circuit 123, image display device 124, OSD drawing circuit 125, memory 131, operation device 132, drive interface (drive IF) 141, hard disk device 142 An optical disk device 143, an IR light receiver 151, and a communication control device 152.
The video decoder 121, the video / OSD synthesis circuit 122, the video output circuit 123, and the OSD drawing circuit 125 constitute an image data creation device.

主制御装置101は、CPU、フラッシュROM、及びRAMなどから構成され、テレビジョン装置100の全体を制御する。
前記フラッシュROMには、前記CPUにて解読可能なコードで記述されたプログラム、及び前記CPUでの処理に用いられる各種データなどが格納されている。
また、RAMは、作業用のメモリである。
The main control device 101 includes a CPU, a flash ROM, a RAM, and the like, and controls the entire television device 100.
The flash ROM stores a program described by codes readable by the CPU, various data used for processing by the CPU, and the like.
The RAM is a working memory.

チューナ103は、アンテナ210で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。   The tuner 103 selects a preset channel broadcast from the broadcast waves received by the antenna 210.

ADC104は、チューナ103の出力信号(アナログ情報)をデジタル情報に変換する。   The ADC 104 converts the output signal (analog information) of the tuner 103 into digital information.

復調回路105は、ADC104からのデジタル情報を復調する。   The demodulation circuit 105 demodulates the digital information from the ADC 104.

TSデコーダ106は、復調回路105の出力信号をTSデコードし、音声情報及び映像情報を分離する。   The TS decoder 106 performs TS decoding on the output signal of the demodulation circuit 105 and separates audio information and video information.

音声デコーダ111は、TSデコーダ106からの音声情報をデコードする。   The audio decoder 111 decodes the audio information from the TS decoder 106.

DAコンバータ(DAC)112は、音声デコーダ111の出力信号をアナログ信号に変換する。   The DA converter (DAC) 112 converts the output signal of the audio decoder 111 into an analog signal.

音声出力回路113は、DAコンバータ(DAC)112の出力信号をスピーカ114に出力する。   The audio output circuit 113 outputs the output signal of the DA converter (DAC) 112 to the speaker 114.

映像デコーダ121は、TSデコーダ106からの映像情報をデコードする。   The video decoder 121 decodes the video information from the TS decoder 106.

映像・OSD合成回路122は、映像デコーダ121の出力信号とOSD描画回路125の出力信号を合成する。   The video / OSD synthesis circuit 122 synthesizes the output signal of the video decoder 121 and the output signal of the OSD drawing circuit 125.

映像出力回路123は、映像・OSD合成回路122の出力信号を画像表示装置124に出力する。   The video output circuit 123 outputs the output signal of the video / OSD synthesis circuit 122 to the image display device 124.

OSD描画回路125は、画像表示装置124の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置132、IR受光器151からの指示に応じて表示情報が含まれる信号を生成する。   The OSD drawing circuit 125 includes a character generator for displaying characters and figures on the screen of the image display device 124. The OSD drawing circuit 125 receives a signal including display information in response to an instruction from the operation device 132 and the IR light receiver 151. Generate.

メモリ131には、AV(Audio−Visual)データ等が一時的に蓄積される。   AV (Audio-Visual) data and the like are temporarily stored in the memory 131.

操作装置132は、例えば、コントロールパネルなどの入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置101に通知する。   The operation device 132 includes, for example, an input medium (not shown) such as a control panel, and notifies the main control device 101 of various information input by the user.

ドライブIF141は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。   The drive IF 141 is a bidirectional communication interface, and is compliant with ATAPI (AT Attachment Packet Interface) as an example.

ハードディスク装置142は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。   The hard disk device 142 includes a hard disk and a drive device for driving the hard disk. The drive device records data on the hard disk and reproduces data recorded on the hard disk.

光ディスク装置143は、光ディスク(例えば、DVDなど)にデータを記録するとともに、光ディスクに記録されているデータを再生する。   The optical disk device 143 records data on an optical disk (for example, a DVD) and reproduces data recorded on the optical disk.

IR受光器151は、リモコン送信機220からの光信号を受信し、主制御装置101に通知する。   The IR light receiver 151 receives the optical signal from the remote control transmitter 220 and notifies the main control device 101 of it.

通信制御装置152は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。   The communication control device 152 controls communication with the Internet. Various information can be acquired via the Internet.

図10は、本発明の画像表示装置の一例を示す概略構成図である。
図10において、画像表示装置124は、表示器300と、表示制御装置400とを有する。
表示器300は、図11に示されるように、複数(ここでは、n×m個)の表示素子302がマトリックス状に配置されたディスプレイ310を有する。
また、ディスプレイ310は、図12に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・、Xn−2、Xn−1)と、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
FIG. 10 is a schematic configuration diagram showing an example of the image display apparatus of the present invention.
In FIG. 10, the image display device 124 includes a display device 300 and a display control device 400.
As shown in FIG. 11, the display device 300 includes a display 310 in which a plurality of (here, n × m) display elements 302 are arranged in a matrix.
Further, as shown in FIG. 12, the display 310 has n scanning lines (X0, X1, X2, X3,..., Xn-2, Xn) arranged at equal intervals along the X-axis direction. -1) and m data lines (Y0, Y1, Y2, Y3,..., Ym-1) arranged at equal intervals along the Y-axis direction, at equal intervals along the Y-axis direction. And m current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i) arranged.
Therefore, the display element can be specified by the scanning line and the data line.

以下、本発明の表示素子を図13を用いて説明する。
図13は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図13に示されるように、有機EL(エレクトロルミネッセンス)素子350と、該有機EL素子350を発光させるためのドライブ回路320とを有している。ドライブ回路320は電流駆動型の2Tr−1Cの基本回路であるが、これに限定されるものではない。即ち、ディスプレイ310は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。
Hereinafter, the display element of the present invention will be described with reference to FIG.
FIG. 13 is a schematic configuration diagram showing an example of the display element of the present invention.
As shown in FIG. 13 as an example, the display element has an organic EL (electroluminescence) element 350 and a drive circuit 320 for causing the organic EL element 350 to emit light. The drive circuit 320 is a current-driven 2Tr-1C basic circuit, but is not limited thereto. That is, the display 310 is a so-called active matrix organic EL display.

図14には、表示素子302における有機EL素子350とドライブ回路としての電界効果型トランジスタ20との位置関係の一例が示されている。ここでは、電界効果型トランジスタ20の横に有機EL素子350が配置されている。なお、電界効果型トランジスタ10及びキャパシタ(図示せず)も同一基材上に形成されている。   FIG. 14 shows an example of the positional relationship between the organic EL element 350 in the display element 302 and the field effect transistor 20 as a drive circuit. Here, the organic EL element 350 is disposed beside the field effect transistor 20. The field effect transistor 10 and the capacitor (not shown) are also formed on the same substrate.

図14には図示されていないが、活性層22の上部に保護膜を設けることも好適である。前記保護膜の材料としては、SiO、SiON、SiNx、Al、フッ素系ポリマー等、適宜利用できる。 Although not shown in FIG. 14, it is also preferable to provide a protective film on the active layer 22. As a material for the protective film, SiO 2 , SiON, SiNx, Al 2 O 3 , a fluorine-based polymer, or the like can be used as appropriate.

また、例えば、図15に示されるように、電界効果型トランジスタ20の上に有機EL素子350が配置されてもよい。この場合には、ゲート電極26に透明性が要求されるので、ゲート電極26には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnOなどの導電性を有する透明な酸化物が用いられる。なお、符号360は層間絶縁膜(平坦化膜)である。この層間絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。 Further, for example, as shown in FIG. 15, an organic EL element 350 may be disposed on the field effect transistor 20. In this case, since the transparent gate electrode 26 is required, the gate electrode 26, ITO, In 2 O 3, ZnO of SnO 2, ZnO, ZnO doped with Ga, Al is added, Sb A transparent oxide having conductivity such as SnO 2 to which is added is used. Reference numeral 360 denotes an interlayer insulating film (flattening film). For this interlayer insulating film, polyimide, acrylic resin, or the like can be used.

図16は、有機EL素子の一例を示す概略構成図である。
図16において、有機EL素子350は、陰極312と、陽極314と、有機EL薄膜層340とを有する。
FIG. 16 is a schematic configuration diagram illustrating an example of an organic EL element.
In FIG. 16, the organic EL element 350 includes a cathode 312, an anode 314, and an organic EL thin film layer 340.

陰極312の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム(Al)、マグネシウム(Mg)−銀(Ag)合金、アルミニウム(Al)−リチウム(Li)合金、ITO(Indium Tin Oxide)などが挙げられる。なお、マグネシウム(Mg)−銀(Ag)合金は、充分厚ければ高反射率電極となり、極薄膜(20nm程度未満)では半透明電極となる。図16では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。   The material of the cathode 312 is not particularly limited and may be appropriately selected depending on the purpose. For example, aluminum (Al), magnesium (Mg) -silver (Ag) alloy, aluminum (Al) -lithium (Li) An alloy, ITO (Indium Tin Oxide), etc. are mentioned. A magnesium (Mg) -silver (Ag) alloy becomes a high reflectance electrode if it is sufficiently thick, and a semitransparent electrode if it is an extremely thin film (less than about 20 nm). Although light is extracted from the anode side in FIG. 16, light can be extracted from the cathode side by using a transparent or semi-transparent electrode for the cathode.

陽極314の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、銀(Ag)−ネオジウム(Nd)合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。   There is no restriction | limiting in particular as a material of the anode 314, According to the objective, it can select suitably, For example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), a silver (Ag) -neodymium (Nd) alloy, etc. Is mentioned. In addition, when a silver alloy is used, it becomes a high reflectance electrode and is suitable when taking out light from the cathode side.

有機EL薄膜層340は、電子輸送層342と、発光層344と、正孔輸送層346とを有する。電子輸送層342は、陰極312に接続され、正孔輸送層346は、陽極314に接続されている。陽極314と陰極312との間に所定の電圧を印加すると、発光層344が発光する。   The organic EL thin film layer 340 includes an electron transport layer 342, a light emitting layer 344, and a hole transport layer 346. The electron transport layer 342 is connected to the cathode 312, and the hole transport layer 346 is connected to the anode 314. When a predetermined voltage is applied between the anode 314 and the cathode 312, the light emitting layer 344 emits light.

ここで、電子輸送層342と発光層344が1つの層を形成してもよく、また、電子輸送層342と陰極312との間に電子注入層が設けられてもよく、更に、正孔輸送層346と陽極314との間に正孔注入層が設けられてもよい。   Here, the electron transport layer 342 and the light emitting layer 344 may form one layer, an electron injection layer may be provided between the electron transport layer 342 and the cathode 312, and hole transport is further performed. A hole injection layer may be provided between the layer 346 and the anode 314.

また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。   Further, the case of so-called “bottom emission” in which light is extracted from the substrate side has been described, but “top emission” in which light is extracted from the side opposite to the substrate may be used.

図13におけるドライブ回路320について説明する。
ドライブ回路320は、2つの電界効果型トランジスタ10及び20と、キャパシタ30を有する。
The drive circuit 320 in FIG. 13 will be described.
The drive circuit 320 includes two field effect transistors 10 and 20 and a capacitor 30.

電界効果型トランジスタ10は、スイッチ素子として動作する。電界効果型トランジスタ10のゲート電極Gは、所定の走査線に接続され、電界効果型トランジスタ10のソース電極Sは、所定のデータ線に接続されている。また、電界効果型トランジスタ10のドレイン電極Dは、キャパシタ30の一方の端子に接続されている。   The field effect transistor 10 operates as a switch element. The gate electrode G of the field effect transistor 10 is connected to a predetermined scanning line, and the source electrode S of the field effect transistor 10 is connected to a predetermined data line. The drain electrode D of the field effect transistor 10 is connected to one terminal of the capacitor 30.

電界効果型トランジスタ20は、有機EL素子350に電流を供給する。電界効果型トランジスタ20のゲート電極Gは、電界効果型トランジスタ10のドレイン電極Dと接続されている。そして、電界効果型トランジスタ20のドレイン電極Dは、有機EL素子350の陽極314に接続され、電界効果型トランジスタ20のソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 20 supplies current to the organic EL element 350. The gate electrode G of the field effect transistor 20 is connected to the drain electrode D of the field effect transistor 10. The drain electrode D of the field effect transistor 20 is connected to the anode 314 of the organic EL element 350, and the source electrode S of the field effect transistor 20 is connected to a predetermined current supply line.

キャパシタ30は、電界効果型トランジスタ10の状態、即ちデータを記憶する。キャパシタ30の他方の端子は、所定の電流供給線に接続されている。   The capacitor 30 stores the state of the field effect transistor 10, that is, data. The other terminal of the capacitor 30 is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ10が「オン」状態になると、信号線Y2を介して画像データがキャパシタ30に記憶され、電界効果型トランジスタ10が「オフ」状態になった後も、電界効果型トランジスタ20を画像データに対応した「オン」状態に保持することによって、有機EL素子350は駆動される。   Therefore, when the field effect transistor 10 is turned on, image data is stored in the capacitor 30 via the signal line Y2, and even after the field effect transistor 10 is turned off, the field effect transistor 10 is turned on. The organic EL element 350 is driven by holding 20 in the “on” state corresponding to the image data.

図17は、本発明の画像表示装置の他の一例を示す概略構成図である。
図17において、画像表示装置は、表示素子302と、配線(走査線、データ線、電流供給線)と、表示制御装置400とを有する。
表示制御装置400は、画像データ処理回路402と、走査線駆動回路404と、データ線駆動回路406とを有する。
画像データ処理回路402は、映像出力回路123の出力信号に基づいて、ディスプレイにおける複数の表示素子302の輝度を判断する。
走査線駆動回路404は、画像データ処理回路402の指示に応じてn本の走査線に個別に電圧を印加する。
データ線駆動回路406は、画像データ処理回路402の指示に応じてm本のデータ線に個別に電圧を印加する。
FIG. 17 is a schematic configuration diagram showing another example of the image display device of the present invention.
In FIG. 17, the image display device includes a display element 302, wiring (scanning line, data line, current supply line), and a display control device 400.
The display control device 400 includes an image data processing circuit 402, a scanning line driving circuit 404, and a data line driving circuit 406.
The image data processing circuit 402 determines the luminance of the plurality of display elements 302 in the display based on the output signal of the video output circuit 123.
The scanning line driving circuit 404 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 402.
The data line driving circuit 406 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 402.

また、上記実施形態では、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。   Moreover, although the said embodiment demonstrated the case where a light control element was an organic EL element, it is not limited to this, For example, a light control element may be an electrochromic element. In this case, the display is an electrochromic display.

また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図18に示されるように、表示素子302’に対する電流供給線は不要となる。また、図19に示されるように、ドライブ回路320’は、電界効果型トランジスタ10及び20と同様の1つの電界効果型トランジスタ40により構成することができる。電界効果型トランジスタ40において、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。また、ドレイン電極Dが、キャパシタ361及び液晶素子370の画素電極に接続されている。   The light control element may be a liquid crystal element. In this case, the display is a liquid crystal display, and a current supply line to the display element 302 ′ is not required as shown in FIG. 18. Further, as shown in FIG. 19, the drive circuit 320 ′ can be configured by one field effect transistor 40 similar to the field effect transistors 10 and 20. In the field effect transistor 40, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. Further, the drain electrode D is connected to the capacitor 361 and the pixel electrode of the liquid crystal element 370.

また、前記光制御素子は、電気泳動素子、無機EL素子、エレクトロウェッティング素子であってもよい。   The light control element may be an electrophoretic element, an inorganic EL element, or an electrowetting element.

以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置124を備えていればよい。例えば、コンピュータ(パソコンを含む)と画像表示装置124とが接続されたコンピュータシステムであってもよい。   As described above, the case where the system of the present invention is a television device has been described. However, the present invention is not limited to this, and the image display device 124 may be provided as a device for displaying images and information. For example, a computer system in which a computer (including a personal computer) and an image display device 124 are connected may be used.

また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)などの携帯情報機器、スチルカメラやビデオカメラなどの撮像機器における表示手段に画像表示装置124を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置124を用いることができる。さらに、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置124を用いることができる。   In addition, the image display device 124 is used as a display unit in a portable information device such as a mobile phone, a portable music player, a portable video player, an electronic BOOK, or a PDA (Personal Digital Assistant), or an imaging device such as a still camera or a video camera. Can be used. Further, the image display device 124 can be used as a display unit for various information in a mobile system such as a car, an aircraft, a train, and a ship. Furthermore, the image display device 124 can be used as a display unit for various information in a measurement device, an analysis device, a medical device, and an advertising medium.

本発明の態様は、例えば、以下のとおりである。
<1> 基板に備えられた、酸化物層を有する電界効果型トランジスタを、複数の基板に対して製造する、電界効果型トランジスタの製造方法であって、
前記酸化物層を形成する酸化物層形成工程を含み、
前記酸化物層形成工程が、
1単位である所定数の基板に対して、前記酸化物層を形成するための酸化物層形成用塗布液を塗布して形成された未乾燥膜を第1の時間で乾燥させて乾燥膜を形成することを行う乾燥処理と、
前記1単位が複数集まった複数単位の基板に対して、一度に、前記乾燥膜を前記第1の時間よりも長い第2の時間で加熱する加熱処理と、
前記乾燥処理を経た基板を前記加熱処理に供する前記複数単位の数に達するまで一時的に保管する一時保管処理と、を含む、ことを特徴とする電界効果型トランジスタの製造方法である。
<2> 前記複数単位の単位数が、前記第2の時間(T2)と前記第1の時間(T1)との比(T2/T1)以上の数である前記<1>に記載の電界効果型トランジスタの製造方法である。
<3> 前記一時保管処理が、温度、湿度、及び雰囲気が制御された空間内で行われる前記<1>から<2>のいずれかに記載の電界効果型トランジスタの製造方法である。
<4> 前記酸化物層が、酸化物半導体層である前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<5> 前記酸化物層が、ゲート絶縁層である前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<6> 前記酸化物層が、保護層である前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<7> 前記酸化物層形成工程が、更に、
1つの基板について、前記酸化物層を形成するための酸化物層形成用塗布液を塗布し、未乾燥膜を形成することを行う塗布処理と、
前記塗布処理を経た基板を前記乾燥処理に供する前記1単位の数に達するまで一時的に保管する第2の一時保管処理とを、含む、
前記<1>から<6>のいずれかに記載の電界効果型トランジスタの製造方法である。
Aspects of the present invention are as follows, for example.
<1> A method for producing a field effect transistor, comprising: producing a field effect transistor having an oxide layer provided on a substrate with respect to a plurality of substrates;
Including an oxide layer forming step of forming the oxide layer;
The oxide layer forming step includes
An undried film formed by applying an oxide layer forming coating solution for forming the oxide layer to a predetermined number of substrates as one unit is dried in a first time to form a dried film. A drying process to form,
A heat treatment for heating the dry film at a second time longer than the first time at a time with respect to a plurality of units of the substrate in which a plurality of the units are collected.
And a temporary storage process in which the substrate subjected to the drying process is temporarily stored until the number of the plurality of units to be subjected to the heat treatment is reached.
<2> The field effect according to <1>, wherein the number of units of the plurality of units is equal to or greater than a ratio (T2 / T1) of the second time (T2) and the first time (T1). This is a method for manufacturing a type transistor.
<3> The method for producing a field effect transistor according to any one of <1> to <2>, wherein the temporary storage treatment is performed in a space in which temperature, humidity, and atmosphere are controlled.
<4> The method for producing a field effect transistor according to any one of <1> to <3>, wherein the oxide layer is an oxide semiconductor layer.
<5> The method for producing a field-effect transistor according to any one of <1> to <3>, wherein the oxide layer is a gate insulating layer.
<6> The method for producing a field effect transistor according to any one of <1> to <3>, wherein the oxide layer is a protective layer.
<7> The oxide layer forming step further includes
About one substrate, a coating treatment for applying an oxide layer forming coating solution for forming the oxide layer and forming an undried film;
A second temporary storage process for temporarily storing the substrate subjected to the coating process until reaching the number of the one unit to be subjected to the drying process,
The method for producing a field effect transistor according to any one of <1> to <6>.

1 乾燥装置
2 一時保管装置
3 加熱装置
4 基板
5 保持器具
6 塗布装置
7 第2の一時保管装置
8 保持器具
10 電界効果型トランジスタ
11 基材
12 ゲート電極
13 ゲート絶縁層
14 半導体層
15 ソース電極
16 ドレイン電極
17 保護層
302、302’ 表示素子
310 ディスプレイ
320、320’ ドライブ回路
370 液晶素子
400 表示制御装置
DESCRIPTION OF SYMBOLS 1 Drying device 2 Temporary storage device 3 Heating device 4 Substrate 5 Holding device 6 Coating device 7 Second temporary storage device 8 Holding device 10 Field effect transistor 11 Base material 12 Gate electrode 13 Gate insulating layer 14 Semiconductor layer 15 Source electrode 16 Drain electrode 17 Protective layer 302, 302 ′ Display element 310 Display 320, 320 ′ Drive circuit 370 Liquid crystal element 400 Display control device

特開2018−14374号公報JP 2018-14374 A

Claims (7)

基板に備えられた、酸化物層を有する電界効果型トランジスタを、複数の基板に対して製造する、電界効果型トランジスタの製造方法であって、
前記酸化物層を形成する酸化物層形成工程を含み、
前記酸化物層形成工程が、
1単位である所定数の基板に対して、前記酸化物層を形成するための酸化物層形成用塗布液を塗布して形成された未乾燥膜を第1の時間で乾燥させて乾燥膜を形成することを行う乾燥処理と、
前記1単位が複数集まった複数単位の基板に対して、一度に、前記乾燥膜を前記第1の時間よりも長い第2の時間で加熱する加熱処理と、
前記乾燥処理を経た基板を前記加熱処理に供する前記複数単位の数に達するまで一時的に保管する一時保管処理と、を含む、ことを特徴とする電界効果型トランジスタの製造方法。
A method of manufacturing a field effect transistor, which is provided on a substrate, and manufacturing a field effect transistor having an oxide layer with respect to a plurality of substrates,
Including an oxide layer forming step of forming the oxide layer;
The oxide layer forming step includes
An undried film formed by applying an oxide layer forming coating solution for forming the oxide layer to a predetermined number of substrates as one unit is dried in a first time to form a dried film. A drying process to form,
A heat treatment for heating the dry film at a second time longer than the first time at a time with respect to a plurality of units of the substrate in which a plurality of the units are collected.
And a temporary storage process in which the substrate subjected to the drying process is temporarily stored until the number of the plurality of units to be subjected to the heat treatment is reached.
前記複数単位の単位数が、前記第2の時間(T2)と前記第1の時間(T1)との比(T2/T1)以上の数である請求項1に記載の電界効果型トランジスタの製造方法。   2. The field-effect transistor according to claim 1, wherein the number of units of the plurality of units is equal to or greater than a ratio (T2 / T1) of the second time (T2) and the first time (T1). Method. 前記一時保管処理が、温度、湿度、及び雰囲気が制御された空間内で行われる請求項1から2のいずれかに記載の電界効果型トランジスタの製造方法。   3. The method of manufacturing a field effect transistor according to claim 1, wherein the temporary storage process is performed in a space in which temperature, humidity, and atmosphere are controlled. 前記酸化物層が、酸化物半導体層である請求項1から3のいずれかに記載の電界効果型トランジスタの製造方法。   The method for manufacturing a field effect transistor according to claim 1, wherein the oxide layer is an oxide semiconductor layer. 前記酸化物層が、ゲート絶縁層である請求項1から3のいずれかに記載の電界効果型トランジスタの製造方法。   4. The method for manufacturing a field effect transistor according to claim 1, wherein the oxide layer is a gate insulating layer. 前記酸化物層が、保護層である請求項1から3のいずれかに記載の電界効果型トランジスタの製造方法。   The method for producing a field effect transistor according to claim 1, wherein the oxide layer is a protective layer. 前記酸化物層形成工程が、更に、
1つの基板について、前記酸化物層を形成するための酸化物層形成用塗布液を塗布し、未乾燥膜を形成することを行う塗布処理と、
前記塗布処理を経た基板を前記乾燥処理に供する前記1単位の数に達するまで一時的に保管する第2の一時保管処理とを、含む、
請求項1から6のいずれかに記載の電界効果型トランジスタの製造方法。

The oxide layer forming step further includes
About one substrate, a coating treatment for applying an oxide layer forming coating solution for forming the oxide layer and forming an undried film;
A second temporary storage process for temporarily storing the substrate subjected to the coating process until reaching the number of the one unit to be subjected to the drying process,
A method for manufacturing a field effect transistor according to claim 1.

JP2018068636A 2018-03-30 2018-03-30 Method for manufacturing field effect transistor Withdrawn JP2019179862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018068636A JP2019179862A (en) 2018-03-30 2018-03-30 Method for manufacturing field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018068636A JP2019179862A (en) 2018-03-30 2018-03-30 Method for manufacturing field effect transistor

Publications (1)

Publication Number Publication Date
JP2019179862A true JP2019179862A (en) 2019-10-17

Family

ID=68278944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018068636A Withdrawn JP2019179862A (en) 2018-03-30 2018-03-30 Method for manufacturing field effect transistor

Country Status (1)

Country Link
JP (1) JP2019179862A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152996A (en) * 2002-10-30 2004-05-27 Tokyo Electron Ltd Heat treatment apparatus and heat treatment method
JP2004241751A (en) * 2002-04-22 2004-08-26 Seiko Epson Corp Thin film forming method, thin film forming apparatus, semiconductor device manufacturing method, electro-optical device, and electronic equipment
JP2012195446A (en) * 2011-03-16 2012-10-11 Dainippon Screen Mfg Co Ltd Substrate processing device and power source management method
JP2018014374A (en) * 2016-07-19 2018-01-25 株式会社リコー Method for manufacturing field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241751A (en) * 2002-04-22 2004-08-26 Seiko Epson Corp Thin film forming method, thin film forming apparatus, semiconductor device manufacturing method, electro-optical device, and electronic equipment
JP2004152996A (en) * 2002-10-30 2004-05-27 Tokyo Electron Ltd Heat treatment apparatus and heat treatment method
JP2012195446A (en) * 2011-03-16 2012-10-11 Dainippon Screen Mfg Co Ltd Substrate processing device and power source management method
JP2018014374A (en) * 2016-07-19 2018-01-25 株式会社リコー Method for manufacturing field effect transistor

Similar Documents

Publication Publication Date Title
JP6661811B2 (en) Method of forming starting point of peeling
KR102142038B1 (en) Field effect transistor, manufacturing method thereof, display element, display device, and system
JP2017105013A (en) Gas barrier laminate, semiconductor device, display element, display device and system
US20190148168A1 (en) Method for manufacturing a field-effect transistor
CN112514078B (en) Coating liquid for forming metal oxide film, oxide insulator film, field effect transistor, display element, image display device and system
JP6878820B2 (en) Field-effect transistor, display element, display device, system, and method of manufacturing field-effect transistor
KR102363115B1 (en) Field effect transistor, manufacturing method thereof, display element, display device and system
JP2019179862A (en) Method for manufacturing field effect transistor
JP2019161182A (en) Field-effect transistor and method of manufacturing the same, display element, display device, system
JP6852296B2 (en) Manufacturing method of field effect transistor
JP6676990B2 (en) Method for manufacturing field effect transistor
JP7056274B2 (en) Manufacturing method of field effect transistor
JP2022145974A (en) Field effect transistor, display element, image display device, and system
TWI673874B (en) Field-effect transistor, method for producing same, display element, display device, and system
JP2019161142A (en) Field effect transistor, display element, image display device, and system
JP2017118043A (en) Field-effect transistor, method for manufacturing the same, display element, display device, system
JP2018157167A (en) Field effect transistor, display element, display device, system
JP2017108132A (en) Semiconductor device, display element, display device, system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221111