[go: up one dir, main page]

JP2019175930A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2019175930A
JP2019175930A JP2018060315A JP2018060315A JP2019175930A JP 2019175930 A JP2019175930 A JP 2019175930A JP 2018060315 A JP2018060315 A JP 2018060315A JP 2018060315 A JP2018060315 A JP 2018060315A JP 2019175930 A JP2019175930 A JP 2019175930A
Authority
JP
Japan
Prior art keywords
contact
trench
substrate
conductivity type
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018060315A
Other languages
English (en)
Inventor
祐喜 大須賀
Yuki Osuga
祐喜 大須賀
原田　博文
Hirobumi Harada
博文 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018060315A priority Critical patent/JP2019175930A/ja
Priority to TW108107520A priority patent/TW201943081A/zh
Priority to KR1020190031245A priority patent/KR20190113595A/ko
Priority to US16/359,391 priority patent/US10756169B2/en
Priority to CN201910220793.0A priority patent/CN110310994A/zh
Publication of JP2019175930A publication Critical patent/JP2019175930A/ja
Priority to US16/931,758 priority patent/US11227913B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H10P30/204—
    • H10P30/21—
    • H10P30/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/222—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チップ面積を大きくすることなく、縦型ＭＯＳＦＥＴの耐圧を向上させることが可能な半導体装置及びその製造方法を提供する。【解決手段】ソース領域１９を構成する第一のソース領域部１６よりも低濃度の第二のソース領域部１４が、第一のソース領域部１６の底面からゲート電極の上面である第一の高さＨ１よりも高い第二の高さＨ２までの深さを有する第一の部分１４１と、上面が第一の部分１４１の底面の一部に接し、トレンチ２０の延在方向である第一の方向に垂直な第二の方向における一方の側面がトレンチ２０の外側面に接し、第二の方向における他方の側面と第一の方向における両側面と底面とがベース層１３に接し、第一の部分１４１の底面から少なくとも第一の高さＨ１までの深さを有する第二の部分１４2を含んで構成されている。【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、縦型ＭＯＳＦＥＴを有する半導体装置及びその製造方法に関するものである。
従来の縦型ＭＯＳＦＥＴを有する半導体装置について、図１８を用いて説明する（例えば、特許文献１参照）。
図１８（ａ）は、従来の半導体装置９００の平面図であり、図１８（ｂ）は、図１８（ａ）のａ−ａ’線に沿った断面図である。
図１８（ａ）及び（ｂ）に示すように、縦型ＭＯＳＦＥＴを有する半導体装置９００は、Ｎ型高濃度半導体基板９１１とＮ型半導体層９１２とからなるドレイン領域９１８、Ｐ型チャネル層（ベース層ともいう）９１３、高濃度のＮ型ソース領域９１６とこれを取り囲むように設けられた低濃度のＮ型ソース領域９１４とからなるソース領域９１９、Ｐ型バックゲート領域（ベースコンタクト領域ともいう）９１７、トレンチ９２０、ゲート絶縁膜９２１、及びゲート電極９２２を有している。
ゲート電極９２２はトレンチ９２０から突出しており、層間絶縁膜９２３で覆われ、ソース電極９３１は、層間絶縁膜９２３に開けられたコンタクトホールを介して高濃度ソース領域９１６と電気的に接続されている。
図１８（ａ）に示すように、トレンチ９２０は、一方向に延在し、ストライプ状に複数設けられ、隣接するトレンチ９２０の間には、高濃度のＮ型ソース領域９１６とこれを取り囲む低濃度のＮ型ソース領域９１４とからなるソース領域９１９がトレンチ９２０の延在する方向に所定の間隔をもって配置され、隣接するソース領域９１９の間には、ベース層９１３を介して、ベースコンタクト領域９１７が配置されている。
尚、図示していないが、層間絶縁膜９２３に開けられた上記と別のコンタクトホールを介して、ベースコンタクト領域９１７と電気的に接続されたベース電極がソース電極９３１と平行に同一の層に設けられている。
このように、ソース電極９３１とベース電極とを別々に設けることによって、ベース層９１３は、ソース電極９３１と異なった電位をとることができる。すなわち、ベース電極とソース電極９３１とを同電位（接地）にする場合と、ベース電極とドレイン電極９３３とを同電位（接地）にする場合とを切り替えることにより、１つの縦型ＭＯＳＦＥＴを双方向スイッチング素子として使用することができる。このとき、高濃度ソース領域９１６を低濃度ソース領域９１４で囲み、また、ソース領域９１９とベースコンタクト領域９１７とを離間させていることにより、高濃度のＰＮ接合面をなくすことができるため、ソース電極９３１に高電圧を印加した場合（ベース電極とドレイン電極９３３とを接地にした場合）でも、ソース領域９１９−ベース層９１３間の耐圧を十分に確保することが可能となる。
特開２００９−１７０５３２号公報
しかしながら、上述した従来の半導体装置９００の縦型ＭＯＳＦＥＴにおいて、ソース領域９１９−ベース層９１３間に、より高い耐圧が必要とされる場合、低濃度のソース領域９１４によってその耐圧を確保するためには、低濃度のソース領域９１４の深さをより深くする必要がある。その場合、低濃度のソース領域９１４は、深さ方向だけでなく、基板と平行な方向、すなわちトレンチ９２０が延在する方向にも広がっていく。そのため、隣接するベースコンタクト領域９１７に接してしまわないよう、ソース領域９１９とベースコンタクト領域９１７との間隔を広くとる必要が生じることから、チップ面積を大きくしなければならなくなり、微細化が困難となる。
したがって、本発明は、チップ面積を大きくすることなく、縦型ＭＯＳＦＥＴのソース領域−ベース層間の耐圧を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、基板と、前記基板の裏面側に所定の厚さを有して設けられた第一導電型のドレイン領域と、前記基板の表面から前記ドレイン領域の上面に達し、第一の方向に延在するように設けられたトレンチと、前記トレンチに隣接して前記ドレイン領域上に設けられた第二導電型のベース層と、前記トレンチの内側の底面及び側面を覆うゲート絶縁膜と、前記トレンチ内に前記ゲート絶縁膜を介して前記トレンチの底面から第一の高さまで埋め込まれたゲート電極と、前記トレンチ内に前記第一の高さから前記基板の表面まで埋め込まれた層間絶縁膜と、前記基板の表面に設けられ、前記第一の方向に垂直な第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に第一の長さを有して設けられた第一導電型の第一のソース領域部と、上面が前記第一のソース領域部の底面に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記第一の長さよりも長い第二の長さを有し、前記第一のソース領域部の底面から前記第一の高さよりも高い第二の高さまでの深さを有する第一の部分、上面が前記第一の部分の底面の一部に接し、前記第二の方向における一方の側面が前記トレンチの外側面に接し、前記第二の方向における他方の側面と前記第一の方向における両側面と底面とが前記ベース層に接し、前記第一の方向に前記第二の長さを有し、少なくとも前記第一の高さまでの深さを有する第二の部分、及び前記基板の表面に設けられ、前記第一の方向における一方の側面が前記第一のソース領域部に接し、前記第一の方向における他方の側面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、底面が前記第一の部分の上面の一部に接する第三の部分を含む前記第一のソース領域部よりも低濃度の第一導電型の第二のソース領域部とを含むソース領域と、前記基板の表面に設けられ、前記第一の方向における両側面及び底面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記ソース領域と並んで設けられた前記ベース層よりも高濃度の第二導電型のベースコンタクト領域と、前記基板上において、前記ソース領域と電気的に接続され、前記第二の方向に延在するように設けられたソース電極と、前記基板上において、前記ベースコンタクト領域と電気的に接続され、前記ソース電極と電気的に絶縁され、前記第二の方向に延在するように設けられたベース電極と、前記基板の裏面上に設けられ、前記ドレイン領域と電気的に接続されたドレイン電極とを備えることを特徴とする。
また、本発明の半導体装置の製造方法は、第一導電型の基板表面から基板の厚さより浅い深さで第二導電型のベース層を形成し、前記基板の残りの領域を第一導電型のドレイン領域として残存させる工程と、前記基板表面から前記第一のドレイン領域部に達するように第一の方向に延在するトレンチを形成する工程と、前記トレンチの内側の底面及び側面にゲート絶縁膜を形成する工程と、前記トレンチ内に前記ゲート絶縁膜を介してゲート電極膜を埋め込む工程と、前記ゲート電極膜の上部をエッチングすることにより、前記トレンチの底面から第一の高さまで埋め込まれたゲート電極を形成する工程と、前記基板の表面及び前記トレンチの前記第一の高さより上の内側面から第一の領域に選択的に第一導電型の不純物を注入することにより、第一導電型の不純物領域を形成する工程と、前記トレンチ内に前記第一の高さから前記基板の表面まで層間絶縁膜を埋め込む工程と、前記基板の表面から前記第二導電型の不純物領域内に選択的に第一導電型の不純物を注入することにより、前記基板の表面に、前記第一の方向に垂直な第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に第一の長さを有する第二導電型の第一のソース領域部を形成するとともに、上面が前記第一のソース領域部の底面に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記第一の長さよりも長い第二の長さを有し、前記第一のソース領域部の底面から前記第一の高さよりも高い第二の高さまでの深さを有する第一の部分、上面が前記第一の部分の底面の一部に接し、前記第二の方向における一方の側面が前記トレンチの外側面に接し、前記第二の方向における他方の側面と前記第一の方向における両側面と底面とが前記ベース層に接し、前記第一の方向に前記第二の長さを有し、少なくとも前記第一の高さまでの深さを有する第二の部分、及び前記基板の表面に設けられ、前記第一の方向における一方の側面が前記第一のソース領域部に接し、前記第一の方向における他方の側面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、底面が前記第一の部分の上面の一部に接する第三の部分を含む前記第一のソース領域部よりも低濃度の第二導電型の第二のソース領域部を形成し、前記第一及び第二のソース領域部を含むソース領域を形成する工程と、前記基板の表面から前記第一の方向において前記ソース領域と隣接する領域に選択的に第二導電型の不純物を注入することにより、前記基板の表面に、前記第一の方向における両側面及び底面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接する前記ベース層よりも高濃度の第二導電型のベースコンタクト領域を形成する工程と、前記基板上に電極膜を形成し、該電極膜をパターニングすることにより、前記ソース領域と電気的に接続され、前記第二の方向に延在するソース電極と、前記ベースコンタクト領域と電気的に接続され、前記ソース電極と電気的に絶縁され、前記第二の方向に延在するベース電極とを形成する工程と、前記基板の裏面上に前記ドレイン領域と電気的に接続されたドレイン電極を形成する工程とを備えることを特徴とする。
本発明によれば、上記のとおり、ソース領域を構成する第一及び第二のソース領域部のうち、第一のソース領域部よりも低濃度の第二のソース領域部が、第一のソース領域部の底面からゲート電極の上面である第一の高さよりも高い第二の高さまでの深さを有する第一の部分と、上面が第一の部分の底面の一部に接し、トレンチの延在方向である第一の方向に垂直な第二の方向における一方の側面がトレンチの外側面に接し、第二の方向における他方の側面と第一の方向における両側面と底面とがベース層に接し、第一の部分の底面から少なくともゲート電極の上面である第一の高さまでの深さを有する第二の部分とを含んで構成されている。これにより第二のソース領域部の第二の部分においては、その底面とベース層とのＰＮ接合部からだけでなく、その側面とベース層とのＰＮ接合部からも空乏層が広がるため、いわゆるＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）効果によって、当該第二の部分を完全に空乏化させることができる。したがって、チップ面積を大きくすることなく、縦型ＭＯＳＦＥＴのソース領域とベース層との間の耐圧を向上させることが可能となる。
本発明の第一の実施形態による半導体装置の構造を説明するための平面図である。 図１のａ−ａ’線に沿った断面図である。 図１のｂ−ｂ’線に沿った断面図である。 図１のｃ−ｃ’線に沿った断面図である。 図１のｄ−ｄ’線に沿った断面図である。 本発明の第二の実施形態による半導体装置の構造を説明するための断面図であり、図１のａ−ａ’線に沿った断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態による半導体装置の製造方法を示す断面図である。 本発明の第二の実施形態である半導体装置の製造方法を示す断面図である。 従来の半導体装置の構造を説明するための図であり、（ａ）が平面図、（ｂ）が（ａ）のａ−ａ’線に沿った断面図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図１は、本発明の第一の実施形態の縦型ＭＯＳＦＥＴを有する半導体装置１００を説明するための平面図であり、図２は、図１のａ−ａ’線に沿った断面図、図３は、図１のｂ−ｂ’線に沿った断面図、図４は、図１のｃ−ｃ’線に沿った断面図、図５は、図１のｄ−ｄ’線に沿った断面図である。なお、図１に示す平面図は、後述する第二の実施形態の半導体装置２００においても共通である。
図２及び図３に示すように、半導体装置１００は、Ｎ型（第一導電型）の半導体基板１０と、半導体基板１０の上に設けられたエピタキシャル層１１とを備えている。なお、以下、半導体基板１０とエピタキシャル層１１とを合わせて基板１ともいう。
基板１内には、半導体基板１０とその上に設けられたＮ型の半導体層１２とからなるドレイン領域１８と、ドレイン領域１８の上に設けられたＰ型（第二導電型）のベース層１３と、基板１（エピタキシャル層１１）の表面からベース層１３を貫通してドレイン領域１８の上面に達するトレンチ２０とが設けられている。トレンチ２０は、図２及び図３において、紙面に対して垂直な方向にストライプ状に設けられている（図１参照）。
トレンチ２０の内部には、トレンチ２０の底面及び側面を覆うようにゲート絶縁膜２１が形成され、ゲート絶縁膜２１を介してトレンチ２０の底面から高さＨ１までゲート電極２２が埋め込まれ、ゲート電極２２上のトレンチ２０の残りの部分に層間絶縁膜２３が基板１の表面まで埋め込まれている。
基板１の表面のトレンチ２０に隣接した領域には、図１、図４、及び図５に示すように、トレンチ２０の延在する方向（Ｙ方向）に長さＬ１を有するＮ型のソース領域部１６が設けられている。また、Ｙ方向におけるソース領域部１６の両側面、及び底面を覆うように、ソース領域部１６よりも低濃度のＮ型のソース領域部１４が設けられている。これらソース領域部１６及び１４によりソース領域１９が構成されている。
ソース領域部１４は、図１、図２、図４、及び図５に示すように、第一の部分１４１、第二の部分１４2、及び第三の部分１４3を有して構成されている。詳細には、第一の部分１４１は、上面がソース領域部１６の底面に接し、トレンチ２０の延在する方向に垂直な方向（Ｘ方向）における側面がトレンチ２０の外側面に接し、Ｙ方向に長さＬ１よりも長い長さＬ２を有し、ソース領域部１６の底面から高さＨ１よりも高い高さＨ２までの深さを有している。第二の部分１４2は、上面が第一の部分１４１の底面の一部に接し、Ｘ方向における一方の側面がトレンチ２０の外側面に接し、Ｘ方向における他方の側面、Ｙ方向における両側面、及び底面がベース層１３に接し、Ｙ方向に第一の部分１４１と同じ長さＬ２を有し、少なくとも高さＨ１までの深さを有している。第三の部分１４3は、基板１の表面に設けられ、Ｙ方向における一方の側面がソース領域部１６に接し、Ｙ方向における他方の側面がベース層１３に接し、Ｘ方向における両側面がトレンチ２０の外側面に接し、底面が第一の部分１４１の上面の一部に接している。
基板１の表面には、さらに、図１、図３、図４、及び図５に示すように、ソース領域１９と離間するようにＹ方向における両側面及び底面がベース層１３に接し、Ｘ方向における側面がトレンチ２０の外側面に接して、Ｙ方向にソース領域１９と並んで設けられたベース層１３よりも高濃度のＰ型のベースコンタクト領域１７が設けられている。
図２、図４、及び図５に示すように、基板１上には、ソース領域１９と電気的に接続され、Ｘ方向に延在するようにソース電極３１が設けられている。また、図３、図４、及び図５に示すように、基板１上には、ベースコンタクト領域１７と電気的に接続され、Ｘ方向に延在するように、すなわちソース電極３１と平行にベース電極３２が設けられている。なお、ソース電極３１とベース電極３２とは、絶縁膜（図示せず）により電気的に絶縁されている。
また、図２〜図５に示すように、基板１の裏面上には、ドレイン領域１８と電気的に接続されたドレイン電極３３が設けられている。
上述のとおり、本実施形態においては、ソース領域１９がソース領域部１６とこれよりも低濃度のソース領域部１４を含み、該低濃度のソース領域部１４が、ソース領域部１６の底面からゲート電極２２の上面の高さである高さＨ１よりも高い高さＨ２までの深さを有する第一の部分１４１と、上面が第一の部分１４１の底面の一部に接し、トレンチ２０の延在方向（Ｙ方向）に垂直なＸ方向における一方の側面がトレンチ２０の外側面に接し、Ｘ方向における他方の側面、Ｙ方向における両側面、及び底面がベース層１３に接し、第一の部分１４１の底面から少なくとも高さＨ１までの深さを有する第二の部分１４2とを含んだ構成（ＲＥＳＵＲＦ構造）となっている。かかる構成により、ソース領域部１４の第二の部分１４2においては、その底面とベース層１３とのＰＮ接合部から空乏層が広がるだけでなく、その側面とベース層１３とのＰＮ接合部からも空乏層が広がることとなり、ＲＥＳＵＲＦ効果によって、当該第二の部分１４2は完全に空乏化するため、ソース領域１９−ベース層１３間の電界が緩和される。したがって、チップ面積を大きくすることなく、縦型ＭＯＳＦＥＴのソース領域１９−ベース層１３間耐圧を向上させることができ、当該縦型ＭＯＳＦＥＴを高耐圧の双方向スイッチング素子として使用することが可能となる。
次に、本発明の第二の実施形態の縦型ＭＯＳＦＥＴを有する半導体装置２００について、図１及び図６を用いて説明する。図６は、図１のａ−ａ’線に沿った断面図である。
第二の実施形態の半導体装置２００は、ドレイン領域１８の構造が第一の実施形態の半導体装置１００と異なっている。その他の点は半導体装置１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
第二の実施形態の半導体装置２００におけるドレイン領域１８は、半導体基板１０及び半導体層１２に加えて、トレンチ２０の底部の外側面において、半導体層１２とベース層１３とにまたがるように設けられたＮ型のドレイン領域部１５、すなわち、側面がトレンチ２０の外側面に接し、上側の面がベース層１３に接し、下側の面が半導体層１２と接続された、半導体層１２よりも高濃度であり、且つソース領域部１４と同等の濃度のドレイン領域部１５をさらに有して構成されている。なお、ここで、トレンチ２０の底面は、耐圧の低下を防ぐため、半導体層１２に接していることが好ましい。
このように、本実施形態によれば、ソース電極３１からドレイン電極３３に至る電流経路に半導体層１２よりも高濃度のドレイン領域部１５を設けることにより、第一の実施形態の半導体装置１００における縦型ＭＯＳＦＥＴよりも、縦型ＭＯＳＦＥＴのオン抵抗を低減することが可能となる。
ここで、仮に、ドレイン領域１８の一部として、ドレイン領域部１５ではなく、半導体層１２の上層に半導体層１２よりも高濃度のＮ型の層を設けた場合には、オン抵抗は低減されるものの、ドレイン領域１８−ベース層１３間の耐圧が低下してしまうことになる。これに対し、本実施形態では、半導体層１２よりも高濃度のドレイン領域部１５を上述のような構成としていることにより、ドレイン領域１８において、ドレイン領域部１５は、ソース領域１９におけるソース領域部１４の第二の部分１４２と同等に機能する。すなわち、ＲＥＳＵＲＦ効果によって、ドレイン領域１８−ベース層１３間の電界が緩和される。したがって、本実施形態によれば、ドレイン領域１８−ベース層１３間耐圧を低下させることなく、オン抵抗を低減することができる。
次に、本実施形態の半導体装置２００の製造方法の一例について、図７から図１７に示す工程断面図を用いて説明する。
図７に示すように、Ｎ型の不純物が高濃度にドープされた半導体基板１０の上に、エピタキシャル成長により、Ｎ型の不純物がドープされたエピタキシャル層１１を形成する。これにより、高濃度半導体基板１０とエピタキシャル層１１とからなる基板１が形成される。
その後、エピタキシャル層１１（基板１）の表面よりＰ型の不純物を高エネルギーでドープすることにより、図８に示すように、Ｐ型不純物領域１３０をエピタキシャル層１１の深い位置に形成する。
次に、基板１表面に絶縁膜２４をＣＶＤ法等により形成した後、フォトリソグラフィーによってトレンチ２０が形成される領域上に開口を有するフォトレジストパターン（図示せず）を形成し、該フォトレジストパターンをマスクとして絶縁膜２４をパターニングし、図９に示すように、絶縁膜２４のトレンチ２０が形成される領域上に開口を形成する。その後、絶縁膜２４をマスクとしてエピタキシャル層１１をエッチングすることにより、図１０に示すように、Ｐ型不純物領域１３０を貫通するトレンチ２０を形成する。
次に、図１１に示すように、絶縁膜２４をマスクとして、トレンチ２０の底部に、Ｎ型の不純物をドープすることにより、Ｎ型不純物領域１５０を形成する。
その後、熱処理を行うことにより、図１２に示すように、不純物領域１３０のＰ型不純物を基板１の表面まで拡散させるとともに、不純物領域１５０のＮ型不純物をトレンチの底部側面を覆うように拡散させて、基板１の表面からＮ型不純物領域１５０の上側の少なくとも一部を覆う深さのベース層１３を形成する。これにより、エピタキシャル層１１の底部にＮ型の半導体層１２が残存する。
続いて、図１３に示すように、絶縁膜２４をマスクとして、トレンチ２０をさらに掘り下げ、トレンチ２０の底面の下に残存するＮ型不純物領域１５０をエッチング除去する。これにより、トレンチ２０の外側面に接し、上側の面がベース層１３に接し、下側の面が半導体層１２と接続された半導体層１２よりも高濃度のＮ型のドレイン領域部１５が形成される。
次に、絶縁膜２４を除去した後、例えば熱酸化により、トレンチ２０の底面及び側面を含む全面にゲート絶縁膜２１を形成する。このとき、基板１の上面には、ゲート絶縁膜２１と同時に絶縁膜２５が形成される。
続いて、トレンチ２０内にゲート電極材料を埋め込んだ後、図１４に示すように、高さＨ１までエッチバックして、ゲート電極２２を形成する。
次に、図１５に示すように、ソース領域部１４が形成される領域を除く領域を覆うフォトレジストパターン（図示せず）を形成した状態で、トレンチ２０の内側面を含む全面に、ゲート絶縁膜２１及び絶縁膜２５を介してＮ型の不純物を斜めイオン注入する。これにより、基板１の表面及びトレンチ２０の側面に沿ってＮ型不純物領域１４０が選択的に形成される。このとき、Ｎ型不純物領域１４０の下端は、ゲート電極２２の上面である高さＨ１と同等もしくは少し深く形成される。すなわち、Ｎ型不純物領域１４０は、ゲート電極に対して自己整合的に形成される。
次に、図１６に示すように、トレンチ２０内のゲート電極２２上の残りの部分に絶縁膜を埋め混み、エッチバックすることにより層間絶縁膜２３を形成する。
その後、図１７に示すように、ソース領域部１６が形成される領域を除く領域を覆うフォトレジストパターン（図示せず）を形成した状態で、基板１の表面から、絶縁膜２５を介してＮ型不純物領域１４０内にＮ型の不純物をイオン注入する。これにより、ソース領域部１６が選択的に形成されるとともに、Ｎ型不純物領域１４０の残りの部分がソース領域部１４となる。こうして、ソース領域部１４及びソース領域部１６からなるソース領域１９が形成される。
続いて、ベースコンタクト領域１７が形成される領域を除く領域を覆うフォトレジストパターン（図示せず）を形成した状態で、基板１の表面から、絶縁膜２５を介してＰ型の不純物をドープすることにより、図１に示すように、基板１の表面にベースコンタクト領域１７を形成する。
その後、基板１上に残った絶縁膜２５及び層間絶縁膜２３の上部を除去した後、金属層を基板１の表面全面に形成し、フォトリソグラフィーによって、ソース領域部１６とコンタクトを取る領域上及びベースコンタクト領域１７とコンタクトを取る領域上を露出する開口を有するようにフォトレジスト（図示せず）をパターニングし、該フォトレジストをマスクとして金属層をエッチングすることにより、ソース領域１９と電気的に接続されたソース電極３１と、ベースコンタクト領域１７とと電気的に接続されたベース電極３２とを形成する（図４及び図５参照）。
さらに、基板１の裏面全面にドレイン領域１８と電気的に接続されたドレイン電極３３を形成する。以上により、図６に示した第二の実施形態の半導体装置２００が得られる。
なお、第一の実施形態の半導体装置１００は、ドレイン領域部１５の構造以外は第二の実施形態の半導体装置２００と略同じであるため、第一の実施形態の半導体装置１００の製造方法の説明は省略するが、第二の実施形態の半導体装置２００の製造方法のうち、図１１〜図１３に示したドレイン領域部１５を形成する工程を除くことにより、第一の実施形態の半導体装置１００を得ることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
上記実施形態においては、第一導電型をＮ型、第二導電型をＰ型として説明したが、導電型を入れ替えて、第一導電型をＰ型、第二導電型をＮ型としても構わない。
１００、２００ 半導体装置
１ 基板
１０ 半導体基板
１１ エピタキシャル層
１２ 半導体層
１３ ベース層
１３０ Ｐ型不純物領域
１４０、１５０ Ｎ型不純物領域
１４ ソース領域部
１４１ ソース領域部の第一の部分
１４２ ソース領域部の第二の部分
１４３ ソース領域部の第三の部分
１５ ドレイン領域部
１６ ソース領域部
１７ ベースコンタクト領域
１８ ドレイン領域
１９ ソース領域
２０ トレンチ
２１ ゲート絶縁膜
２２ ゲート電極
２３ 層間絶縁膜
２４、２５ 絶縁膜
３１ ソース電極
３２ ベース電極
３３ ドレイン電極
９００ 半導体装置
９１１ 半導体基板
９１２ 半導体層
９１３ ベース層
９１４ 低濃度ソース領域
９１６ 高濃度ソース領域
９１７ ベースコンタクト領域
９１８ ドレイン領域
９１９ ソース領域
９２０ トレンチ
９２１ ゲート絶縁膜
９２２ ゲート電極
９２３ 層間絶縁膜
９３１ ソース電極
９３３ ドレイン電極

Claims (4)

  1. 基板と、
    前記基板の裏面側に所定の厚さを有して設けられた第一導電型のドレイン領域と、
    前記基板の表面から前記ドレイン領域の上面に達し、第一の方向に延在するように設けられたトレンチと、
    前記トレンチに隣接して前記ドレイン領域上に設けられた第二導電型のベース層と、
    前記トレンチの内側の底面及び側面を覆うゲート絶縁膜と、
    前記トレンチ内に前記ゲート絶縁膜を介して前記トレンチの底面から第一の高さまで埋め込まれたゲート電極と、
    前記トレンチ内に前記第一の高さから前記基板の表面まで埋め込まれた層間絶縁膜と、
    前記基板の表面に設けられ、前記第一の方向に垂直な第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に第一の長さを有して設けられた第一導電型の第一のソース領域部と、上面が前記第一のソース領域部の底面に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記第一の長さよりも長い第二の長さを有し、前記第一のソース領域部の底面から前記第一の高さよりも高い第二の高さまでの深さを有する第一の部分、上面が前記第一の部分の底面の一部に接し、前記第二の方向における一方の側面が前記トレンチの外側面に接し、前記第二の方向における他方の側面と前記第一の方向における両側面と底面とが前記ベース層に接し、前記第一の方向に前記第二の長さを有し、少なくとも前記第一の高さまでの深さを有する第二の部分、及び前記基板の表面に設けられ、前記第一の方向における一方の側面が前記第一のソース領域部に接し、前記第一の方向における他方の側面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、底面が前記第一の部分の上面の一部に接する第三の部分を含む前記第一のソース領域部よりも低濃度の第一導電型の第二のソース領域部とを含むソース領域と、
    前記基板の表面に設けられ、前記第一の方向における両側面及び底面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記ソース領域と並んで設けられた前記ベース層よりも高濃度の第二導電型のベースコンタクト領域と、
    前記基板上において、前記ソース領域と電気的に接続され、前記第二の方向に延在するように設けられたソース電極と、
    前記基板上において、前記ベースコンタクト領域と電気的に接続され、前記第二の方向に延在するように設けられたベース電極と、
    前記基板の裏面上に設けられ、前記ドレイン領域と電気的に接続されたドレイン電極とを備えることを特徴とする半導体装置。
  2. 前記ドレイン領域は、前記ドレイン電極と接する第一導電型の第一のドレイン領域部と、前記第一のドレイン領域部の前記ドレイン電極と反対側の表面上に設けられた前記第一のドレイン領域部及び前記第二のソース領域部よりも低濃度の第一導電型の第二のドレイン領域部と、側面が前記トレンチの外側面に接し、上側の面が前記ベース層に接し、下側の面が前記第二のドレイン領域部と接続された前記第二のソース領域部と同等の濃度の第一導電型の第三のドレイン領域部とを有することを特徴とする請求項１に記載の半導体装置。
  3. 第一導電型の基板表面から基板の厚さより浅い深さで第二導電型のベース層を形成し、前記基板の残りの領域を第一導電型のドレイン領域として残存させる工程と、
    前記基板表面から前記ドレイン領域に達するように第一の方向に延在するトレンチを形成する工程と、
    前記トレンチの内側の底面及び側面にゲート絶縁膜を形成する工程と、
    前記トレンチ内に前記ゲート絶縁膜を介してゲート電極膜を埋め込む工程と、
    前記ゲート電極膜の上部をエッチングすることにより、前記トレンチの底面から第一の高さまで埋め込まれたゲート電極を形成する工程と、
    前記基板の表面及び前記トレンチの前記第一の高さより上の内側面から所定の領域に選択的に第一導電型の不純物を注入することにより、第一導電型の不純物領域を形成する工程と、
    前記トレンチ内に前記第一の高さから前記基板の表面まで層間絶縁膜を埋め込む工程と、
    前記基板の表面から前記第一導電型の不純物領域内に選択的に第一導電型の不純物を注入することにより、前記基板の表面に、前記第一の方向に垂直な第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に第一の長さを有する第一導電型の第一のソース領域部を形成するとともに、上面が前記第一のソース領域部の底面に接し、前記第二の方向における側面が前記トレンチの外側面に接し、前記第一の方向に前記第一の長さよりも長い第二の長さを有し、前記第一のソース領域部の底面から前記第一の高さよりも高い第二の高さまでの深さを有する第一の部分、上面が前記第一の部分の底面の一部に接し、前記第二の方向における一方の側面が前記トレンチの外側面に接し、前記第二の方向における他方の側面と前記第一の方向における両側面と底面とが前記ベース層に接し、前記第一の方向に前記第二の長さを有し、少なくとも前記第一の高さまでの深さを有する第二の部分、及び前記基板の表面に設けられ、前記第一の方向における一方の側面が前記第一のソース領域部に接し、前記第一の方向における他方の側面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接し、底面が前記第一の部分の上面の一部に接する第三の部分を含む前記第一のソース領域部よりも低濃度の第一導電型の第二のソース領域部を形成する工程と、
    前記基板の表面から前記第一の方向において前記ソース領域と隣接する領域に選択的に第二導電型の不純物を注入することにより、前記基板の表面に、前記第一の方向における両側面及び底面が前記ベース層に接し、前記第二の方向における側面が前記トレンチの外側面に接する前記ベース層よりも高濃度の第二導電型のベースコンタクト領域を形成する工程と、
    前記基板上に電極膜を形成し、該電極膜をパターニングすることにより、前記ソース領域と電気的に接続され、前記第二の方向に延在するソース電極と、前記ベースコンタクト領域と電気的に接続され、前記第二の方向に延在するベース電極とを形成する工程と、
    前記基板の裏面上に前記ドレイン領域と電気的に接続されたドレイン電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  4. 前記ドレイン領域は、前記ドレイン電極と接する第一導電型の第一のドレイン領域部と、前記第一のドレイン領域部の前記ドレイン電極と反対側の表面上に設けられた前記第一のドレイン領域部及び前記第一のソース領域部よりも低濃度の第一導電型の第二のドレイン領域部とを有し、
    前記ゲート電極を形成する工程の前に、前記トレンチの底面から前記第二のドレイン領域部に第一導電型の不純物を注入し、該第一導電型の不純物を熱拡散させる工程と、
    前記トレンチの底面が前記第二のドレイン領域部に達するまで前記トレンチを掘り下げることにより、側面が前記トレンチの外側面に接し、上側の面が前記ベース層に接し、下側の面が前記第二のドレイン領域部と接続された前記第二のソース領域部と同等の濃度の第一導電型の第三のドレイン領域部を前記ドレイン領域の一部として形成する工程とをさらに備えることを特徴とする請求項３に記載の半導体装置の製造方法。
JP2018060315A 2018-03-27 2018-03-27 半導体装置及びその製造方法 Pending JP2019175930A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018060315A JP2019175930A (ja) 2018-03-27 2018-03-27 半導体装置及びその製造方法
TW108107520A TW201943081A (zh) 2018-03-27 2019-03-07 半導體裝置及其製造方法
KR1020190031245A KR20190113595A (ko) 2018-03-27 2019-03-19 반도체 장치 및 그 제조 방법
US16/359,391 US10756169B2 (en) 2018-03-27 2019-03-20 Semiconductor device and method of manufacturing the same
CN201910220793.0A CN110310994A (zh) 2018-03-27 2019-03-22 半导体装置及其制造方法
US16/931,758 US11227913B2 (en) 2018-03-27 2020-07-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018060315A JP2019175930A (ja) 2018-03-27 2018-03-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2019175930A true JP2019175930A (ja) 2019-10-10

Family

ID=68053888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018060315A Pending JP2019175930A (ja) 2018-03-27 2018-03-27 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US10756169B2 (ja)
JP (1) JP2019175930A (ja)
KR (1) KR20190113595A (ja)
CN (1) CN110310994A (ja)
TW (1) TW201943081A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150406A (ja) * 2020-03-17 2021-09-27 富士電機株式会社 炭化珪素半導体装置
JP2023545549A (ja) * 2021-03-30 2023-10-30 無錫華潤上華科技有限公司 スプリットゲート構造の半導体デバイス及びその製造方法
US20240097023A1 (en) * 2022-09-21 2024-03-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
WO2025057540A1 (ja) * 2023-09-15 2025-03-20 株式会社 東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6927138B2 (ja) * 2018-05-07 2021-08-25 豊田合成株式会社 半導体装置の製造方法
TWI752512B (zh) * 2020-05-29 2022-01-11 國立陽明交通大學 溝槽式電晶體及其製造方法
US11824092B2 (en) * 2020-08-04 2023-11-21 Pakal Technologies, Inc Insulated trench gates with dopants implanted through gate oxide
FR3128312B1 (fr) * 2021-10-20 2025-02-28 St Microelectronics Srl Dispositif électronique comprenant des transistors
KR102646516B1 (ko) * 2023-10-24 2024-03-11 주식회사 더블유알지코리아 전력 반도체 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6756273B2 (en) * 2001-03-12 2004-06-29 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacturing
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
JP2009170532A (ja) 2008-01-11 2009-07-30 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
WO2012144147A1 (ja) * 2011-04-20 2012-10-26 パナソニック株式会社 縦型ゲート半導体装置およびその製造方法
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150406A (ja) * 2020-03-17 2021-09-27 富士電機株式会社 炭化珪素半導体装置
JP7512624B2 (ja) 2020-03-17 2024-07-09 富士電機株式会社 炭化珪素半導体装置
JP2024111301A (ja) * 2020-03-17 2024-08-16 富士電機株式会社 炭化珪素半導体装置
US12183819B2 (en) 2020-03-17 2024-12-31 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
JP2023545549A (ja) * 2021-03-30 2023-10-30 無錫華潤上華科技有限公司 スプリットゲート構造の半導体デバイス及びその製造方法
JP7607120B2 (ja) 2021-03-30 2024-12-26 無錫華潤上華科技有限公司 スプリットゲート構造の半導体デバイス及びその製造方法
US20240097023A1 (en) * 2022-09-21 2024-03-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US12432967B2 (en) * 2022-09-21 2025-09-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
WO2025057540A1 (ja) * 2023-09-15 2025-03-20 株式会社 東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20190305079A1 (en) 2019-10-03
CN110310994A (zh) 2019-10-08
US20200350398A1 (en) 2020-11-05
US11227913B2 (en) 2022-01-18
KR20190113595A (ko) 2019-10-08
US10756169B2 (en) 2020-08-25
TW201943081A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US11227913B2 (en) Semiconductor device and method of manufacturing the same
JP5831526B2 (ja) 半導体装置およびその製造方法
JP5132977B2 (ja) 半導体装置およびその製造方法
JP6870546B2 (ja) 半導体装置およびその製造方法
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
JP4860929B2 (ja) 半導体装置およびその製造方法
US9385230B2 (en) Semiconductor device
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
WO2013046537A1 (ja) 縦型半導体素子を備えた半導体装置
US10593769B2 (en) Method for manufacturing a vertical semiconductor device
JP2008182106A (ja) 半導体装置
JP2014038965A (ja) 半導体装置および半導体装置の製造方法
JP2006059940A (ja) 半導体装置
KR100396703B1 (ko) 고전압 소자 및 그 제조방법
JP2009246225A (ja) 半導体装置
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP7647452B2 (ja) 半導体装置およびその製造方法
JP2018166169A (ja) 半導体装置
JP2008306022A (ja) 半導体装置
JP5378925B2 (ja) 半導体装置およびその製造方法
JP2001127290A (ja) 縦型電界効果トランジスタ及びその作製方法
JP2009146946A (ja) 半導体装置およびその製造方法
JP2005322723A (ja) 半導体装置およびその製造方法