JP2019160918A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】配線材層を好適に形成可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、第１絶縁膜を備える。前記装置はさらに、前記第１絶縁膜の表面に設けられた第１金属層と、前記第１金属層の表面に設けられ、第１金属元素と酸素、またはアルミニウムと窒素とを含有する第２金属層とを含む、または、前記第１絶縁膜の表面に設けられ、第２金属元素とアルミニウムと窒素とを含有する第３金属層を含む、金属層を備える。前記装置はさらに、前記金属層の表面に設けられた配線材層を備える。【選択図】図５

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。

半導体装置では、バリアメタル層の存在が、好適な配線材層を形成する妨げとなる可能性がある。例えば、配線材層としてタングステン層を備える場合、この配線材層用のバリアメタル層としてチタン窒化膜を備えることが多い。この場合、チタン窒化膜の存在が、好適なタングステン層を形成する妨げとなる可能性がある。

特開２０１４−５７０６８号公報 特許第５８３２１１４号公報 特表２０１２−５０１３８８号公報 特表２００１−５２５８８９号公報

配線材層を好適に形成可能な半導体装置およびその製造方法を提供する。

一の実施形態によれば、半導体装置は、第１絶縁膜を備える。前記装置はさらに、前記第１絶縁膜の表面に設けられた第１金属層と、前記第１金属層の表面に設けられ、第１金属元素と酸素、またはアルミニウムと窒素とを含有する第２金属層とを含む、または、前記第１絶縁膜の表面に設けられ、第２金属元素とアルミニウムと窒素とを含有する第３金属層を含む、金属層を備える。前記装置はさらに、前記金属層の表面に設けられた配線材層を備える。

第１実施形態の半導体装置の製造方法を示す断面図(1/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(5/5)である。 第１実施形態の半導体装置の特性を説明するためのグラフである。 第２実施形態の半導体装置の製造方法を示す断面図である。 第２実施形態の半導体装置の特性を説明するためのグラフである。 第２実施形態の半導体装置の特性を説明するための別のグラフである。 第２実施形態の変形例の半導体装置の製造方法を示す断面図である。 第３実施形態の半導体装置の製造方法を示す断面図である。 第３実施形態の半導体装置の特性を説明するためのグラフである。 第４実施形態の半導体装置の製造方法を示す断面図(1/2)である。 第４実施形態の半導体装置の製造方法を示す断面図(2/2)である。 第４実施形態の半導体装置の特性を説明するためのグラフである。 第４実施形態の半導体装置の特性を説明するための断面図である。 第４実施形態の半導体装置の特性を説明するための別のグラフである。 第４実施形態の半導体装置の特性を説明するための別のグラフである。 第５実施形態の半導体装置の製造方法を示す断面図である。 第５実施形態の第１変形例の半導体装置の製造方法を示す断面図である。 第５実施形態の第２変形例の半導体装置の製造方法を示す断面図である。 第５実施形態の第３変形例の半導体装置の製造方法を示す断面図である。

以下、本発明の実施形態を、図面を参照して説明する。図１〜図２２では、同一または類似の構成には同一の符号を付し、重複する説明は省略する。

（第１実施形態）
図１〜図５は、第１実施形態の半導体装置の製造方法を示す断面図である。図１(ｂ)、図２(ｂ)、・・・および図５(ｂ)はそれぞれ、図１(ａ)、図２(ａ)、・・・および図５(ａ)中の領域Ｒの拡大断面図である。

まず、ＣＶＤ（Chemical Vapor Deposition）法により、基板１上に下地層２を介して複数の第１絶縁層３と複数の第２絶縁層４とを交互に積層する（図１(ａ)、図１(ｂ)）。基板１は例えば、単結晶Ｓｉ（シリコン）基板などの半導体基板である。また、下地層２は例えば、ＳｉＯ_２膜（シリコン酸化膜）やＳｉＮ膜（シリコン窒化膜）などの層間絶縁膜である。各第１絶縁層３は例えば、厚さ３０ｎｍのＳｉＯ_２膜である。各第２絶縁層４は例えば、厚さ２０ｎｍのＳｉＮ膜である。第１絶縁層３の層数と第２絶縁層４の層数は例えば、いずれも３０層以上である。

図１(ａ)と図１(ｂ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱うが、−Ｚ方向は、重力方向と一致していても一致していなくてもよい。これは、後述するその他の図においても同様である。

次に、第１および第２絶縁層３、４の積層膜上に層間絶縁膜５を形成し、リソグラフィおよびＲＩＥ（Reactive Ion Etching）法により、下地層２、複数の第１絶縁層３、複数の第２絶縁層４、および層間絶縁膜５を貫通する穴Ｍを形成する（図１(ａ)、図１(ｂ)）。層間絶縁膜５の例は、ＳｉＯ_２膜やＳｉＮ膜である。本実施形態の穴Ｍは、３次元メモリのメモリセルを形成するためのメモリホールとして使用される。

次に、ＡＬＤ（Atomic Layer Deposition）法により、穴Ｍの内部にメモリセル構成層６を形成する（図１(ａ)、図１(ｂ)）。具体的には、穴Ｍの表面に、メモリセル構成層６を構成するブロック絶縁膜１１、電荷蓄積層１２、トンネル絶縁膜１３、チャネル半導体層１４、およびコア絶縁膜１５を順に形成する。ブロック絶縁膜１１は、第１絶縁膜の一例である。トンネル絶縁膜１３は、第２絶縁膜の一例である。

ブロック絶縁膜１１は例えば、厚さ５ｎｍのＳｉＯ_２膜である。電荷蓄積層１２は例えば、厚さ７ｎｍのＳｉＮ膜である。トンネル絶縁膜１３は例えば、厚さ５ｎｍのＳｉＯ_２膜を窒化して形成されるＳｉＯＮ膜（シリコン酸窒化膜）である。チャネル半導体層１４は例えば、不純物を含有するアモルファスＳｉ膜をアニールして形成される多結晶Ｓｉ膜である。コア絶縁膜１５は例えば、ＳｉＯ_２膜であり、穴Ｍを満たすように形成される。

次に、層間絶縁膜５およびメモリセル構成層６上にカバー層７を形成し、リソグラフィおよびＲＩＥ法により、下地層２、複数の第１絶縁層３、複数の第２絶縁層４、層間絶縁膜５、およびカバー層７を貫通するトレンチＨ１を形成する（図２(ａ)、図２(ｂ)）。カバー層７の例は、ＳｉＯ_２膜やＳｉＮ膜である。次に、トレンチＨ１を用いたウェットエッチングにより、第２絶縁層４を除去する（図２(ａ)、図２(ｂ)）。その結果、第１絶縁層３間に複数の空洞Ｈ２が形成される。

次に、ＡＬＤ法により、基板１上の全面にブロック絶縁膜１６を形成する（図３(ａ)、図３(ｂ)）。その結果、第１絶縁層３の上面、下面、および側面や、ブロック絶縁膜１１の側面に、ブロック絶縁膜１６が形成される。ブロック絶縁膜１６は例えば、厚さ３ｎｍのＡｌ_２Ｏ_３膜（アルミニウム酸化膜）である。ブロック絶縁膜１６は、ブロック絶縁膜１１と同様に、第１絶縁膜の一例である。本実施形態ではその後、ブロック絶縁膜１６に膜質改善のための高温熱処理を施す。

次に、ＡＬＤ法により、基板１上の全面にバリアメタル層１７と結晶分断層１８とを順に形成する（図４(ａ)、図４(ｂ)）。その結果、ブロック絶縁膜１６の表面にバリアメタル層１７が形成され、バリアメタル層１７の表面に結晶分断層１８が形成される。バリアメタル層１７は例えば、厚さ２ｎｍのＴｉＮ膜（チタン窒化膜）である。結晶分断層１８は例えば、Ａｌ_２Ｏ_３膜などの金属酸化膜や、ＡｌＮ膜（アルミニウム窒化膜）である。バリアメタル層１７は第１金属層の一例であり、結晶分断層１８は第２金属層の一例である。

次に、基板１の全面に配線材層１９を形成する（図５(ａ)、図５(ｂ)）。その結果、結晶分断層１８の表面に配線材層１９が形成される。配線材層１９は例えば、Ｗ（タングステン）層であり、３次元メモリの制御電極およびワード線として機能する。

ここで、配線材層１９の詳細について説明する。

結晶分断層１８がＡｌ_２Ｏ_３膜またはＡｌＮ膜、配線材層１９がＷ層の場合には、ＷＦ_６ガスとＨ_２ガスとの反応により配線材層１９を形成する際において、結晶分断層１８の表面にＷＦ_６を吸着させることは困難である（Ｆ、Ｈはそれぞれフッ素、水素を表す）。さらに、配線材層１９の応力が大きい場合には、結晶分断層１８と配線材層１９との密着性を確保することが難しい。

そこで、本実施形態ではまず、ＳｉＨ_４ガスを結晶分断層１８に供給し、ＳｉＨ_４を結晶分断層１８の表面に吸着させる。この場合、ＳｉＨ_４は、結晶分断層１８の表面の金属原子（ここではＡｌ原子）に吸着すると考えられる。その後、ＷＦ_６ガスを結晶分断層１８に供給すると、ＷＦ_６が結晶分断層１８の表面のＳｉＨ_４に吸着する。これにより、ＷＦ_６ガスとＨ_２ガスとの反応により配線材層１９を形成することが可能となる。この場合の配線材層１９は、フッ素を含有するものとなる。なお、ＳｉＨ_４ガスの代わりにＢ_２Ｈ_６ガスを用いてもよい（Ｂはボロンを表す）。

加えて、配線材層１９の応力により結晶分断層１８と配線材層１９との密着性が低下することを抑制するため、配線材層１９の応力は低減することが望ましい。そこで、本実施形態では、配線材層１９中のフッ素濃度を低減することで、配線材層１９の応力を低減する。例えば、フッ素濃度が１×１０^１８atoms/cm³以下の配線材層１９を使用することで、良好な密着性を確保することができる。

フッ素濃度を１×１０^１８atoms/cm³以下にする手法としては、例えば、ＷＦ_６ガスとＨ_２ガスとを交互に供給して配線材層１９を形成するＡＬＤ法が挙げられる。この場合には、ＷＦ_６ガスとＨ_２ガスとを同時に供給するＣＶＤ法と比べて、５００℃以下の堆積温度でもフッ素濃度を１×１０^１８atoms/cm³以下にできるという利点が得られる。これにより、フッ素が拡散によりブロック絶縁膜１６、１１や第１絶縁層３にダメージを与えて劣化させることを抑制しながら、応力が低い配線材層１９を形成することができ、良好な密着性を確保することが可能となる。

図６は、第１実施形態の半導体装置の特性を説明するためのグラフである。

図６は、結晶分断層１８がＡｌ_２Ｏ_３膜の場合、結晶分断層１８がＡｌＮ膜の場合、結晶分断層１８がない場合について、配線材層（Ｗ層）１９の膜厚と抵抗率との関係を示している。なお、抵抗率は、配線材層１９の堆積直後の値である。図６によれば、バリアメタル層１７と配線材層１９との間に結晶分断層１８を導入することにより、結晶分断層１８を導入しない場合に比べて、抵抗率が５０％以上低減していることが分かる。

この理由は、以下のように考えられる。バリアメタル層１７がＴｉＮ膜の場合、バリアメタル層１７は、柱状で粒径の小さい結晶粒で構成される。この場合、バリアメタル層１７の表面に配線材層１９を直接形成すると、配線材層１９の結晶粒がバリアメタル層１７の結晶粒の影響を受けて、配線材層１９の結晶粒が小さくなってしまう。一方、バリアメタル層１７と配線材層１９との間に結晶分断層１８を導入すると、結晶分断層１８が、バリアメタル層１７の結晶粒から配線材層１９の結晶粒への影響を分断するよう機能する。これにより、配線材層１９の結晶粒を大きくすることができ、配線材層１９の抵抗率を低減することができる。

このような機能を有する結晶分断層１８の例は、アモルファス膜や、ＴｉＮ膜（バリアメタル層１７）の結晶構造であるＮａＣｌ（塩化ナトリウム）構造と異なる結晶構造を有する結晶膜である。また、その後の熱工程により配線材層１９中のフッ素がバリアメタル層１７を貫通して拡散し、ブロック絶縁膜１６、１１や第１絶縁層３を劣化させることを抑制するため、結晶分断層１８は、単体金属膜とするよりも、単体金属膜より熱的に安定な金属酸化膜や金属窒化膜とする方がよいと考えられる。

しかしながら、２元系の金属窒化物は、ＴａＮ（窒化タンタル）、ＨｆＮ（窒化ハフニウム）、ＺｒＮ（窒化ジルコニウム）、ＮｂＮ（窒化ニオブ）など、ＴｉＮと同様にＮａＣｌ構造を持つものが多い。よって、バリアメタル層１７から配線材層１９への影響を分断する機能に着目する場合には、結晶分断層１８として採用することが望ましい材料は、金属窒化物よりも金属酸化物に多く存在すると考えられる。具体的には、このような結晶分断層１８の例として、Ａｌ_２Ｏ_３膜に加えて、ＴｉＯ_２膜（チタン酸化膜）、Ｔａ_２Ｏ_５膜（タンタル酸化膜）、ＨｆＯ_２膜（ハフニウム酸化膜）ＺｒＯ_２膜（ジルコニウム酸化膜）などが挙げられる。これらの金属酸化膜に含まれる金属元素は、第１金属元素の例である。

一方、ＡｌＮ膜は、他の金属窒化膜とは異なり、ＮａＣｌ構造よりも六方晶構造の方が安定である。よって、結晶分断層１８をＡｌＮ膜とすることで、図６に示すような抵抗率の低減効果が得られる。

結晶分断層１８が金属酸化膜またはＡｌＮ膜である場合には、上述のように、配線材層１９の抵抗率を低減することができる。この場合、結晶分断層１８の膜厚がメモリセルの機能に与える機能を考慮すると、結晶分断層１８の膜厚は２．０ｎｍ以下とすることが望ましい。また、結晶分断層１８がバリアメタル層１７から配線材層１９への影響を分断する機能を効果的に発揮するように、結晶分断層１８の膜厚は０．５ｎｍ以上とすることが望ましい。

以上のように、本実施形態の半導体装置は、バリアメタル層（ＴｉＮ膜）１７と配線材層（Ｗ層）１９との間に、金属酸化膜やＡｌＮ膜などの結晶分断層１８を備えている。これにより例えば、配線材層１９の抵抗率を低減するための配線材層１９の高温熱処理を省略することが可能となり、配線材層１９中のフッ素の拡散によるブロック絶縁膜１６、１１や第１絶縁層３の劣化を抑制しながら、配線材層１９の抵抗率を低減することが可能となる。このように、本実施形態によれば、配線材層１９を好適に形成することが可能となる。

なお、本実施形態は、３次元ＮＡＮＤフラッシュメモリのバリアメタル層１７と配線材層１９に適用されているが、その他の構造に適用してもよい。例えば、本実施形態は、２次元ＮＡＮＤフラッシュメモリのバリアメタル層と配線材層に適用してもよい。ただし、配線材層１９の抵抗率を低減することは、３次元ＮＡＮＤフラッシュメモリにおいて望まれることが多いため、本実施形態は、３次元ＮＡＮＤフラッシュメモリのバリアメタル層１７と配線材層１９に適用することが好ましい。これは、後述する第２から第５実施形態でも同様である。

（第２実施形態）
図７は、第２実施形態の半導体装置の製造方法を示す断面図である。

図７は、図５(ｂ)に対応する断面図である。本実施形態では、バリアメタル層１７と結晶分断層１８がバリアメタル層２１に置き換えられている。このような構造は、図４(ａ)および図４(ｂ)に示す工程で、バリアメタル層１７と結晶分断層１８の代わりに、バリアメタル層２１を形成することで実現可能である。バリアメタル層２１は例えば、膜厚２ｎｍのＴｉＡｌＮ膜（窒化チタンアルミニウム膜）であり、ＡＬＤ法により形成される。バリアメタル層２１は第３金属層の一例であり、チタンは第２金属元素の一例である。

本実施形態のバリアメタル層２１を形成する際には、Ｔｉ系の材料ガスおよびＮＨ_３（アンモニア）ガスを供給する第１処理と、Ａｌ系の材料ガスおよびＮＨ_３ガスを供給する第２処理とを交互に行う。これにより、複数のＴｉＮ膜と複数のＡｌＮ膜とを交互に積層する。各ＴｉＮ膜や各ＡｌＮ膜の膜厚は、例えば０．０３ｎｍ程度である。

この際、バリアメタル層２１の合計膜厚に対するＴｉＮ膜の合計膜厚や、バリアメタル層２１の合計膜厚に対するＡｌＮ膜の合計膜厚を調整することで、バリアメタル層２１中におけるＴｉ濃度（個数）とＡｌ濃度（個数）との比率を制御することが可能である。本実施形態のバリアメタル層２１は、ＴｉおよびＡｌの合計濃度に対するＡｌ濃度の比率が０．５５〜０．７５となるように形成される。Ｔｉ濃度をＣ_Ｔｉ、Ａｌ濃度をＣ_Ａｌとする場合、この関係は「０．５５≦Ｃ_Ａｌ／（Ｃ_Ａｌ＋Ｃ_Ｔｉ）≦０．７５」で表される。以下、この比率を「Ａｌ濃度比率」と表記する。

図８は、第２実施形態の半導体装置の特性を説明するためのグラフである。

図８は、配線材層１９の抵抗率の、Ａｌ濃度比率に対する依存性を示している。図８によれば、配線材層１９の抵抗率は、Ａｌ濃度比率の増加に伴い減少する傾向にあり、Ａｌ濃度比率が０．５５以上になると飽和状態になることが分かる。この原因の１つとして、ＡｌＮ膜の結晶粒径が同じ膜厚のＴｉＮ膜の結晶粒径より大きいことから、ＡｌＮ膜は配線材層１９の粒径成長を阻害しにくいことが考えられる。このように、本実施形態では、Ａｌ濃度比率が０．５５以上のバリアメタル層２１を使用することで、配線材層１９の抵抗率を低減することができる。

図９は、第２実施形態の半導体装置の特性を説明するための別のグラフである。

図９は、ＴｉＮ／ＴｉＡｌＮ／ＴｉＮ構造の平面キャパシタにおける電流値のＴｉＡｌＮ膜厚依存性と、ＴｉＮ／ＡｌＮ／ＴｉＮ構造の平面キャパシタにおける電流値のＡｌＮ膜厚依存性とを示している。ただし、ＴｉＡｌＮ膜のＡｌ濃度比率は０．７５である。図９によれば、後者の電流値はＡｌＮ膜厚の増加により減少しているが、前者の電流値はＴｉＡｌＮ膜厚の増加により顕著に減少していない。このことから、Ａｌ濃度比率が０．７５以下のＴｉＡｌＮ膜は、導体膜として取り扱うことができることが分かる。

よって、本実施形態のバリアメタル層２１のＡｌ濃度比率は、０．５５〜０．７５となるように調整される。これにより、余剰な電気的絶縁膜厚の増加を抑止し、メモリセルの閾値の変化量を十分に確保することができ、配線材層１９の低抵抗化とメモリセル特性の確保の両立を実現することが可能となる。

図１０は、第２実施形態の変形例の半導体装置の製造方法を示す断面図である。

図１０(ａ)は、図１(ｂ)に対応する断面図である。本変形例では、穴Ｍの内部のブロック絶縁膜１１、電荷蓄積層１２、トンネル絶縁膜１３、チャネル半導体層１４、およびコア絶縁膜１５が、第１メモリ膜２２、第２メモリ膜２３、および第３メモリ膜２４に置き換えられている。このような構造は、図１(ａ)および図１(ｂ)に示す工程で、ブロック絶縁膜１１、電荷蓄積層１２、トンネル絶縁膜１３、チャネル半導体層１４、およびコア絶縁膜１５の代わりに、第１メモリ膜２２、第２メモリ膜２３、および第３メモリ膜２４を順に形成することで実現可能である。

第１メモリ膜２２は例えば、厚さ１０ｎｍのＴｉＯ_Ｘ膜（チタン酸化膜）であり、ＡＬＤ法により形成され、その後、結晶化のための熱処理が施される。第２メモリ膜２３は例えば、厚さ５ｎｍのＴｉＮ膜であり、ＡＬＤ法により形成される。第３メモリ膜２４は例えば、Ｗ層であり、ＣＶＤ法により形成される。第２および第３メモリ膜２３、２４は、ビット線として機能する。

図１０(ｂ)は、図５(ｂ)に対応する断面図である。本変形例では、バリアメタル層１７と結晶分断層１８が、半導体層２５とバリアメタル層２１に置き換えられている。このような構造は、図４(ａ)および図４(ｂ)に示す工程で、バリアメタル層１７と結晶分断層１８の代わりに、半導体層２５とバリアメタル層２１を形成することで実現可能である。

半導体層２５は例えば、厚さ５ｎｍのアモルファスＳｉ層であり、厚さ０．５ｎｍのブロック絶縁膜１６（Ａｌ_２Ｏ_３膜）の表面にＣＶＤ法により形成される。バリアメタル層２１は例えば、上述のようにＴｉＡｌＮ膜であり、ＡＬＤ法により形成される。本変形例のバリアメタル層２１のＡｌ濃度比率は、０．５５〜０．７５となるように調整される。

以上のように、本実施形態の半導体装置は、バリアメタル層１７および結晶分断層１８の代わりに、ＴｉＡｌＮ膜のようなバリアメタル層２１を備えている。これにより、第１実施形態と同様に、配線材層１９を好適に形成することが可能となる。

また、本実施形態によれば、バリアメタル層２１のＡｌ濃度比率を０．５５〜０．７５に調整することで、配線材層１９の低抵抗化とメモリセル特性の確保の両立を実現することが可能となる。

なお、バリアメタル層２１のＴｉは、Ｔｉと同様に機能する他の金属元素と置き換えることも可能である。このような金属元素の例は、Ｔａ（タンタル）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｖ（バナジウム）、Ｎｂ（ニオブ）などである。

（第３実施形態）
図１１は、第３実施形態の半導体装置の製造方法を示す断面図である。

図１１は、図５(ｂ)に対応する断面図である。本実施形態では、結晶分断層１８がライナー層２６に置き換えられている。このような構造は、図４(ａ)および図４(ｂ)に示す工程で、結晶分断層１８の代わりにライナー層２６を形成することで実現可能である。ライナー層２６は例えば、厚さ１ｎｍのＡｌＮ膜であり、厚さ２ｎｍのバリアメタル層１７（ＴｉＮ膜）の表面にＡＬＤ法により形成される。バリアメタル層１７は第１金属層の一例であり、ライナー層２６は第２金属層の一例である。

具体的には、本実施形態のライナー層２６は、Ｓｉ（シリコン）が添加されたＡｌＮ膜となっている。これにより、配線材層１９内のフッ素がブロック絶縁膜１６、１１や第１絶縁層３に拡散することを抑制することが可能となる。なお、Ｓｉ以外のIV族半導体元素をこのＡｌＮ膜に添加してもよい。このようなIV族半導体元素の例は、Ｇｅ（ゲルマニウム）である。

図１２は、第３実施形態の半導体装置の特性を説明するためのグラフである。

図１２は、ブロック絶縁膜１６と配線材層１９の間にバリアメタル層１７（ＴｉＮ膜）のみを設けた場合と、ブロック絶縁膜１６と配線材層１９の間にライナー層２６（ＡｌＮ膜）のみを設けた場合に関し、ブロック絶縁膜１１中や第１絶縁層３中のフッ素濃度を示している。図１２の横軸は、ＴｉＮ膜やＡｌＮ膜の膜厚を示している。図１２によれば、フッ素の拡散を抑制する効果が、ＴｉＮ膜に比べてＡｌＮ膜において高いことが分かる。

以上のように、本実施形態の半導体装置は、バリアメタル層（ＴｉＮ膜）１７と配線材層（Ｗ層）１９の間に、ライナー層２６として、Ｓｉを含有するＡｌＮ膜を備えている。よって、本実施形態によれば、配線材層１９からブロック絶縁膜１６、１１や第１絶縁層３へのフッ素の拡散を抑制することと、配線材層１９の抵抗を低減することとを両立することができ、メモリセルの高機能や高信頼化を実現することが可能となる。

（第４実施形態）
図１３および図１４は、第４実施形態の半導体装置の製造方法を示す断面図である。

まず、基板３１上に素子分離膜やトランジスタ（不図示）を形成した後、基板３１上に下地層３２を形成する（図１３(ａ)）。基板３１は例えば、Ｓｉ基板などの半導体基板である。下地層３２は例えば、ＳｉＯ_２膜やＳｉＮ膜などの層間絶縁膜である。図１３(ａ)は、図１(ａ)等と同様に、基板３１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板３１の表面に垂直なＺ方向とを示している。これは、後述するその他の図においても同様である。

次に、下地層３２上に金属配線３３を形成し、下地層３２および金属配線３３上に層間絶縁膜３４を形成する（図１３(ａ)）。金属配線３３は例えば、Ａｌ配線、Ｗ配線、またはＣｕ（銅）配線である。層間絶縁膜３４は、第１絶縁膜の一例である。次に、リソグラフィおよびエッチングにより、層間絶縁膜３４を貫通し金属配線３３に達するビアホールＨを形成する（図１３(ａ)）。

次に、ＣＶＤ法により、基板３１の全面に密着層３５を形成する（図１３(ｂ)）。その結果、ビアホールＨ内の層間絶縁膜３４や金属配線３３の表面に密着層３５が形成される。密着層３５は例えば、厚さ２ｎｍのＴｉＮ膜である。密着層３５は、第１金属層の一例である。

次に、基板３１の全面にライナー層３６を形成する（図１３(ｃ)）。その結果、ビアホールＨ内の密着層３５の表面にライナー層３６が形成される。ライナー層３６は例えば、厚さ１ｎｍのＡｌＯ_Ｘ膜（アルミニウム酸化膜）であり、ＴＭＡ（トリメチルアルミニウム）ガスを用いてＯ_３酸化により形成される。なお、ライナー層３６は、ＡｌＯ_Ｘ膜以外の金属酸化膜としてもよい。ライナー層３６は、第２金属層の一例である。

なお、図１４(ａ)に示すように、ライナー層３６のカバレッジを調整することにより、ビアホールＨの底面（金属配線３３の上面）にライナー層３６を形成しないようにしてもよい。これにより、ビアホールＨの底面における接触抵抗を下げることが可能となる。

一方、図１３(ｃ)の場合には、逆スパッタによりビアホールＨの外部と上面のライナー層３６を除去してもよい（図１４(ｂ)）。これにより、ビアホールＨの底面における接触抵抗を下げることが可能となる。

図１３(ｃ)、図１４(ａ)、または図１４(ｂ)に示す工程後に、基板３１の全面に配線材層３７を形成する（図１４(ｃ)）。その結果、ビアホールＨの内部に配線材層３７が埋め込まれる。配線材層３７は例えば、Ｗ（タングステン）層である。本実施形態の配線材層３７は、密着層３５の表面にライナー層３６を介して形成されるため、ライナー層３６の表面に接している。また、後述するように、本実施形態の配線材層３７は、窒素を含有しており、配線材層３７中の窒素濃度は、１×１０^１９〜２×１０^２０atoms/cm³に調整することが望ましい。

以下、引き続き図１４(ｃ)を参照し、配線材層３７の詳細について説明する。この説明の中で、図１５〜図１８も適宜参照する。図１５〜図１８は、第４実施形態の半導体装置の特性を説明するためのグラフおよび断面図である。

第１実施形態で説明したように、金属酸化膜（ライナー層３６）の表面に配線材層３７を形成すると、配線材層３７内の結晶粒の粒径が大きくなり、配線材層３７の抵抗が低下する。このことは、図１５(ａ)および図１５(ｂ)のグラフにも見てとれる。図１５(ａ)は、ライナー層３６を使用する場合には、ライナー層３６を使用しない場合に比べて、配線材層３７内の結晶粒の平均粒径が大きくなることを示している。図１５(ｂ)は、ライナー層３６を使用する場合には、ライナー層３６を使用しない場合に比べて、配線材層３７の比抵抗が低下することを示している。

本実施形態では、ＡＬＤ法（またはＣＶＤ法）により、ライナー層３６の表面に配線材層３７を形成する。例えば、基板３１に４００℃でＳｉＨ_４ガスを供給し、ライナー層３６の表面にＳｉＨ_４を吸着させる。次に、基板３１にＷＦ_６ガスとＨ_２ガスとを交互に供給する。その結果、ライナー層３６の表面に配線材層３７が形成される。

本実施形態では、ＷＦ_６ガスを供給する際と、Ｈ_２ガスを供給する際に、基板３１にＮ_２ガスも同時に供給してもよい。これにより、配線材層３７の表面のラフネスを小さくすることが可能となる。Ｎ_２ガスを供給しない場合には、配線材層３７内の結晶粒の粒径が過大となることで、配線材層３７の表面のラフネスが大きくなり、ビアホールＨの入口が配線材層３７で塞がってしまう可能性がある（図１６）。その結果、ビアホールＨの埋め込み不良が生じるおそれがある。

配線材層３７の形成時にＮ_２ガスを供給する場合には、配線材層３７中に窒素が取り込まれる。この場合、配線材層３７中の窒素濃度は、１×１０^１９〜２×１０^２０atoms/cm³に調整することが望ましい。これにより、配線材層３７の抵抗を低く維持しつつ、配線材層３７の表面のラフネスを小さくすることが可能となる（図１７、図１８）。配線材層３７中の窒素濃度は例えば、Ｎ_２ガスの流量や供給時間を制御することで調整可能である。

図１７は、配線材層３７の窒素濃度と比抵抗との関係を示している。図１７は、５つの窒素濃度に関し、比抵抗の値を示している。図１７によれば、左から４つ目の点あたりから、比抵抗が増加していることが分かる。左から４つ目の点の窒素濃度は、２×１０^２０atoms/cm³である。よって、窒素濃度は２×１０^２０atoms/cm³以下に調整することが望ましい。

図１８は、５つの窒素濃度に関し、配線材層３７の充填性が良好か否かと、配線材層３７の比抵抗が良好か否かとを示している。図１８中、マルは良好であることを示し、バツは良好でないことを示している。図１８によれば、充填性の観点からは、窒素濃度は１×１０^１９atoms/cm³以上に調整することが望ましい。一方、比抵抗の観点からは、図１７でも説明したように、窒素濃度は２×１０^２０atoms/cm³以下に調整することが望ましい。

よって、本実施形態では、配線材層３７中の窒素濃度を、１×１０^１９〜２×１０^２０atoms/cm³に調整する。これにより、配線材層３７の充填性と比抵抗を共に良好にすることが可能となる。

なお、本実施形態の配線材層３７は、ビアプラグを形成するための層であるが、図１７および図１８の結果は、その他の配線（例えばワード線）を形成するための配線材層にも適用することが可能である。例えば、後述する第５実施形態の配線材層３８中の窒素濃度は、１×１０^１９〜２×１０^２０atoms/cm³に調整することが望ましい。

以上のように、本実施形態の半導体装置は、第１実施形態の場合と同様に、密着層（ＴｉＮ膜）３５と配線材層（Ｗ層）３７との間に、ライナー層３６としてＡｌＯ_Ｘ膜を備えている。さらには、配線材層３７が窒素を含有している。よって、本実施形態によれば、配線材層３７の充填性と比抵抗を共に良好にすることが可能となる。

なお、本実施形態では、密着層３５（ＴｉＮ膜）を形成する工程を省略し、層間絶縁膜３４や金属配線３３の表面にライナー層３６を直接形成してもよい。これにより、ビアホールＨ内における配線材層３７の体積を増加させることができ、ビアホールＨ内に形成されるビアプラグの抵抗を低減することができる。ＴｉＮ膜を省略する構造については、後述する第５実施形態でも説明する。

（第５実施形態）
図１９は、第５実施形態の半導体装置の製造方法を示す断面図である。

図１９は、図５(ｂ)に対応する断面図である。本実施形態では、配線材層１９が配線材層３８に置き換えられている。このような構造は、図５(ａ)および図５(ｂ)に示す工程で、配線材層１９の代わりに配線材層３８を形成することで実現可能である。配線材層３８は例えば、第４実施形態の配線材層３７と同様に、窒素濃度が１×１０^１９〜２×１０^２０atoms/cm³となるように窒素を含有するＷ（タングステン）層である。配線材層３８は例えば、第４実施形態の配線材層３７と同様の方法で形成可能である。本実施形態の配線材層３８は、バリアメタル層１７の表面に結晶分断層１８を介して形成されるため、結晶分断層１８の表面に接している。

図２０は、第５実施形態の第１変形例の半導体装置の製造方法を示す断面図である。

本変形例では、図１９のバリアメタル層１７（ＴｉＮ膜）を形成する工程を省略し、ブロック絶縁膜１６の表面に結晶分断層１８を直接形成する。これにより、空洞Ｈ２（図５(ｂ)を参照）内における配線材層３８の体積を増加させることができ、空洞Ｈ２内に形成される配線（電極）の抵抗を低減することができる。

図２１は、第５実施形態の第２変形例の半導体装置の製造方法を示す断面図である。

本変形例では、図２０のブロック絶縁膜１６および結晶分断層１８が、ブロック絶縁膜３９に置き換えられている。ブロック絶縁膜３９は例えば、アルミニウム酸化膜（Ａｌ_２Ｏ_３膜）である。ブロック絶縁膜１６と結晶分断層１８が共にアルミニウム酸化膜である場合には、ブロック絶縁膜１６と結晶分断層１８を形成するよりも、ブロック絶縁膜３９を形成する方が簡単である。ブロック絶縁膜３９は例えば、ブロック絶縁膜１６や結晶分断層１８と同様の方法により形成可能である。

ここで、第１から第５実施形態の配線材層について説明する。このような配線材層の例は、第１から第３実施形態の配線材層１９、第４実施形態の配線材層３７、第５実施形態の配線材層３８である。第１から第５実施形態の配線材層は、フッ素系のガス（例えばＷＦ_６）を使用して形成されるため、フッ素を含有している。この配線材層は、フッ素系のガスの代わりに塩素系のガスを使用して形成してもよく、その結果、塩素を含有していてもよい。この場合、配線材層内の塩素濃度は、フッ素濃度と同様の理由から、１×１０^１８atoms/cm³以下に調整することが望ましい。

さらに、第１から第５実施形態の配線材層は、フッ素と塩素の両方を含有していてもよい。このような配線材層の一例を、図２２を参照して説明する。

図２２は、第５実施形態の第３変形例の半導体装置の製造方法を示す断面図である。

図２２の配線材層３８は、図２１の配線材層３８と同様に、窒素濃度が１×１０^１９〜２×１０^２０atoms/cm³となるように窒素を含有するＷ（タングステン）層であるが、第１および第２配線材層３８ａ、３８ｂを含んでいる。

第１配線材層３８ａは、塩素系ガスを使用してブロック絶縁膜３９の表面に形成されるため、窒素と塩素とを含有するＷ層となる。第１配線材層３８ａ内の塩素濃度は、１×１０^１８atoms/cm³以下に調整することが望ましい。

第２配線材層３８ｂは、フッ素系ガスを使用して第１配線材層３８ａの表面に形成されるため、窒素とフッ素とを含有するＷ層となる。第２配線材層３８ｂ内のフッ素濃度は、１×１０^１８atoms/cm³以下に調整することが望ましい。

以下、このような配線材層３８の詳細について説明する。

ＷＦ_６ガスを使用して配線材層３８を形成する場合には、フッ素が半導体装置の各層に与えるダメージが問題となる。本変形例の半導体装置はバリアメタル層１７を備えていないため、このような問題が起こる可能性が高いと考えられる。

そこで、本変形例では、フッ素系ガスを使用せずに第１配線材層３８ａを形成する。具体的には、フッ素系ガスの代わりに、塩素系ガスを使用して第１配線材層３８ａを形成する。これにより、フッ素が半導体装置の各層にダメージを与えることを抑制することが可能となる。

しかしながら、塩素系ガスを使用してＷ層を形成する場合、一般に、フッ素系ガスを使用してＷ層を形成する場合に比べて、ガスコストが高くなる。そこで、本変形例では、配線材層３８の外側部分を第１配線材層３８ａで形成し、配線材層３８の内側部分を第２配線材層３８ｂで形成する。これにより、ブロック絶縁膜１１や第１絶縁層３に近い外側部分がフッ素系ガスを使用せずに形成されるため、フッ素がブロック絶縁膜１１や第１絶縁層３にダメージを与えることを抑制することができる。加えて、ブロック絶縁膜１１や第１絶縁層３から遠い内側部分がフッ素系ガスを使用して形成されるため、ガスコストを低減することができる。このように、本変形例によれば、フッ素によるダメージの抑制と、ガスコストの低減とを両立することが可能となる。

なお、配線材層３８を第１および第２配線材層３８ａ、３８ｂにより形成する構成は、第１から第３実施形態の配線材層１９、第４実施形態の配線材層３７、第５実施形態の図２２以外の配線材層３８にも適用可能である。

以上のように、本実施形態の半導体装置は、第４実施形態の場合と同様に、配線材層３８が窒素を含有している。よって、本実施形態によれば、配線材層３８の充填性と比抵抗を共に良好にすることが可能となる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：基板、２：下地層、３：第１絶縁層、４：第２絶縁層、
５：層間絶縁膜、６：メモリセル構成層、７：カバー層、
１１：ブロック絶縁膜、１２：電荷蓄積層、１３：トンネル絶縁膜、
１４：チャネル半導体層、１５：コア絶縁膜、１６：ブロック絶縁膜、
１７：バリアメタル層、１８：結晶分断層、１９：配線材層、
２１：バリアメタル層、２２：第１メモリ膜、２３：第２メモリ膜、
２４：第３メモリ膜、２５：半導体層、２６：ライナー層、
３１：基板、３２：下地層、３３：金属配線、３４：層間絶縁膜、
３５：密着層、３６：ライナー層、３７：配線材層、３８：配線材層、
３８ａ：第１配線材層、３８ｂ：第２配線材層、３９：ブロック絶縁膜

Claims (17)

1. 第１絶縁膜と、
   前記第１絶縁膜の表面に設けられた第１金属層と、前記第１金属層の表面に設けられ、第１金属元素と酸素、またはアルミニウムと窒素とを含有する第２金属層とを含む、または、前記第１絶縁膜の表面に設けられ、第２金属元素とアルミニウムと窒素とを含有する第３金属層を含む、金属層と、
   前記金属層の表面に設けられた配線材層と、
   を備える半導体装置。
2. 前記第２金属層は、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、またはアルミニウム窒化膜である、請求項１に記載の半導体装置。
3. 前記第１金属層は、チタンと窒素とを含有する、請求項１または２に記載の半導体装置。
4. 前記第１絶縁膜は、アルミニウムと酸素とを含有する、請求項１から３のいずれか１項に記載の半導体装置。
5. 前記金属層の表面に前記第１絶縁膜を介して設けられた電荷蓄積層と、
   前記電荷蓄積層の表面に第２絶縁膜を介して設けられた半導体層と、
   をさらに備える請求項１から４のいずれか１項に記載の半導体装置。
6. 前記第２金属元素は、チタン、タンタル、ハフニウム、ジルコニウム、バナジウム、またはニオブである、請求項１から５のいずれか１項に記載の半導体装置。
7. 前記第３金属層において、前記第２金属元素とアルミニウムの合計濃度に対するアルミニウムの濃度の比率は、０．５５〜０．７５である、請求項１から６のいずれか１項に記載の半導体装置。
8. 前記第２金属層はさらに、半導体元素を含有する、請求項１から７のいずれか１項に記載の半導体装置。
9. 前記配線材層はさらに、窒素を含有する、請求項１から８のいずれか１項に記載の半導体装置。
10. 前記配線材層中の窒素濃度は、１×１０^１９〜２×１０^２０atoms/cm³である、請求項９に記載の半導体装置。
11. 前記配線材層はさらに、フッ素および／または塩素を含有する、請求項１から１０のいずれか１項に記載の半導体装置。
12. 前記配線材層中のフッ素濃度および／または塩素濃度は、１×１０^１８atoms/cm³以下である、請求項１１に記載の半導体装置。
13. 前記配線材層は、塩素を含有する第１配線材層と、フッ素を含有する第２配線材層とを含む、請求項１１または１２に記載の半導体装置。
14. 第１絶縁膜と、
    前記第１絶縁膜の表面に設けられ、アルミニウムと酸素、またはアルミニウムと窒素とを含有する金属層と、
    前記金属層の表面に接しており、窒素を含有する配線材層と、
    を備える半導体装置。
15. 前記配線材層はさらに、フッ素および／または塩素を含有する、請求項１４に記載の半導体装置。
16. 前記配線材層は、窒素と塩素とを含有する第１配線材層と、窒素とフッ素とを含有する第２配線材層とを含む、請求項１５に記載の半導体装置。
17. 第１絶縁膜を形成し、
    前記第１絶縁膜の表面に設けられた第１金属層と、前記第１金属層の表面に設けられ、第１金属元素と酸素、またはアルミニウムと窒素とを含有する第２金属層とを含む、または、前記第１絶縁膜の表面に設けられ、第２金属元素とアルミニウムと窒素とを含有する第３金属層を含む、金属層を形成し、
    前記金属層の表面に配線材層を形成する、
    ことを含む半導体装置の製造方法。

Images