JP2019158963A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2019158963A JP2019158963A JP2018042220A JP2018042220A JP2019158963A JP 2019158963 A JP2019158963 A JP 2019158963A JP 2018042220 A JP2018042220 A JP 2018042220A JP 2018042220 A JP2018042220 A JP 2018042220A JP 2019158963 A JP2019158963 A JP 2019158963A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- substrate
- layer
- pad
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 端子の不具合を抑制し、表示装置の歩留まりを改善する。【解決手段】 一実施形態に係る表示装置は、画素が配置された表示領域と前記表示領域の周辺の周辺領域とを有する基板と、前記周辺領域に配置された複数のパッドと、前記周辺領域に配置され、前記複数のパッドの各々と電気的に接続された複数の配線と、を備えている。前記配線は、前記基板の端部まで延びている。前記端部において、前記配線の位置での前記基板の厚さは第1厚さであり、隣り合う前記配線の間での前記基板の厚さは前記第1厚さよりも小さい第2厚さである。【選択図】 図7An object of the present invention is to suppress defects in terminals and improve the yield of display devices. SOLUTION: A display device according to one embodiment includes a substrate having a display area in which pixels are arranged and a peripheral area around the display area, a plurality of pads arranged in the peripheral area, and the peripheral area. and a plurality of wirings arranged in the substrate and electrically connected to each of the plurality of pads. The wiring extends to the edge of the substrate. At the edge, the thickness of the substrate at the location of the wiring is a first thickness, and the thickness of the substrate between the adjacent wirings is a second thickness less than the first thickness. be. [Selection drawing] Fig. 7
Description
本発明の実施形態は、表示装置に関する。 Embodiments described herein relate generally to a display device.
例えば有機エレクトロルミネッセンス(EL)表示装置や液晶表示装置などの表示装置においては、画素を構成する電極やスイッチング素子などの要素が設けられた基板に、外部回路との接続用の端子が配置されている。 For example, in a display device such as an organic electroluminescence (EL) display device or a liquid crystal display device, a terminal for connecting to an external circuit is arranged on a substrate provided with elements such as electrodes and switching elements constituting a pixel. Yes.
従来、表示装置の基板にはガラスを用いることが一般的であった。近年では、樹脂材料で基板を形成することにより、フレキシブルな表示装置を実現する技術が提案されている。 Conventionally, it has been common to use glass for the substrate of a display device. In recent years, a technique for realizing a flexible display device by forming a substrate from a resin material has been proposed.
例えば、表示装置の製造工程において、樹脂材料で形成された基板をレーザー光にて切断する際に、切断線の近傍で基板の一部が炭化することがある。端子の近傍でこのような炭化が生じると、炭化した部分を介して複数の端子や複数の配線が導通し得る。 For example, in the manufacturing process of a display device, when a substrate formed of a resin material is cut with a laser beam, a part of the substrate may be carbonized in the vicinity of the cutting line. When such carbonization occurs in the vicinity of the terminal, a plurality of terminals and a plurality of wirings can be conducted through the carbonized portion.
また、端子は例えば導電性を有した接着層を介して外部回路と接続される。この接着層と端子との接着力が不十分であると、外部回路と端子の導通不良が生じ得る。 In addition, the terminal is connected to an external circuit through, for example, a conductive adhesive layer. If the adhesive force between the adhesive layer and the terminal is insufficient, conduction failure between the external circuit and the terminal may occur.
上述した各種の端子の不具合により、表示装置の歩留まり低下が懸念される。そこで、端子の不具合を抑制可能な技術が望まれていた。
本開示の目的の一つは、端子の不具合を抑制し、表示装置の歩留まりを改善することである。
Due to the above-described problems of various terminals, there is a concern that the yield of the display device may be reduced. Therefore, a technique capable of suppressing the failure of the terminal has been desired.
One of the objects of the present disclosure is to suppress terminal defects and improve the yield of display devices.
一実施形態に係る表示装置は、画素が配置された表示領域と、前記表示領域の周辺の周辺領域とを有する基板と、前記周辺領域に配置された複数のパッドと、前記周辺領域に配置され、前記複数のパッドの各々と電気的に接続された複数の配線と、を備えている。前記配線は、前記基板の端部まで延びている。前記端部において、前記配線の位置での前記基板の厚さは第1厚さであり、隣り合う前記配線の間での前記基板の厚さは前記第1厚さよりも小さい第2厚さである。 A display device according to an embodiment is arranged in a substrate having a display area in which pixels are arranged, a peripheral area around the display area, a plurality of pads arranged in the peripheral area, and the peripheral area. And a plurality of wirings electrically connected to each of the plurality of pads. The wiring extends to the end of the substrate. At the end, the thickness of the substrate at the position of the wiring is a first thickness, and the thickness of the substrate between the adjacent wirings is a second thickness smaller than the first thickness. is there.
いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
Several embodiments will be described with reference to the drawings.
It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented in comparison with actual modes in order to clarify the description, but are merely examples, and do not limit the interpretation of the present invention. In each drawing, the reference numerals may be omitted for the same or similar elements arranged in succession. In addition, in the present specification and each drawing, components that perform the same or similar functions as those described above with reference to the previous drawings are denoted by the same reference numerals, and redundant detailed description may be omitted.
各実施形態においては、有機エレクトロルミネッセンス(EL)表示素子を有した表示装置を例示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。例えば、他種の表示装置としては、液晶表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、Micro Electro Mechanical Systems(MEMS)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などが挙げられる。 In each embodiment, a display device having an organic electroluminescence (EL) display element is illustrated. However, each embodiment does not preclude the application of the individual technical ideas disclosed in each embodiment to other types of display devices. For example, as other types of display devices, there are liquid crystal display devices, electronic paper type display devices having electrophoretic elements, display devices applying Micro Electro Mechanical Systems (MEMS), display devices applying electrochromism, and the like. Can be mentioned.
[第1実施形態]
図1は、第1実施形態に係る表示装置1の概略的な構成を示す平面図である。表示装置1は、基板2と、光学フィルム3と、接続部材4とを備えている。本実施形態においては、図示したように第1方向X、第2方向Yおよび第3方向Zを定義する。第1方向X、第2方向Yおよび第3方向Zは、例えば互いに垂直に交わるが、垂直以外の角度で交わってもよい。第1方向Xおよび第2方向Yは、基板2の主面と平行な方向に相当する。第3方向Zは、基板2の厚さ方向に相当する。本開示では、第3方向Zと平行に表示装置1を見ることを平面視と呼ぶ。
[First Embodiment]
FIG. 1 is a plan view showing a schematic configuration of a
基板2は、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域PAとを備えている。表示領域DAは、第1方向Xおよび第2方向Yに配列された多数の画素PXを有している。画素PXは、異なる色に対応する複数の副画素SPを含む。図1の例において、画素PXは、赤色に対応する副画素SPRと、緑色に対応する副画素SPGと、青色に対応する副画素SPBとを含む。副画素SPR、SPG、SPBは、例えば第1方向Xに並んでいる。画素PXの態様はこの例に限られず、白色などの他の色の副画素を備えてもよい。
The
基板2は、第1端部E1と、第2端部E2と、第3端部E3と、第4端部E4とを有した矩形状である。第1端部E1および第2端部E2は、第1方向Xと平行である。第3端部E3および第4端部E4は、第2方向Yと平行である。なお、基板2は、正円形、楕円形、或いは四角形以外の多角形状など、矩形以外の形状であってもよい。図1の例では、表示領域DAも矩形状であるが、基板2と同じく他の形状であってもよい。
The
基板2は、周辺領域PAにおいて、端子TMを有している。図1の例においては、端子TMが第1端部E1に沿って配置されている。端子TMは、第1方向Xに配列された複数のパッドPを含む。それぞれのパッドPには、配線Lが接続されている。例えば、これらの配線Lは、副画素SPに印加される映像信号を供給するための配線を含む。接続部材4は、端子TMに対し電気的に接続されている。接続部材4は、例えばフレキシブル回路基板であるが、表示装置1を外部回路と接続するものであれば他種の部材であってもよい。
The
光学フィルム3は、表示領域DAに貼付されている。光学フィルム3は、例えば光の特定の偏光成分を通過させ他の偏光成分を吸収する偏光層、光に位相差を与える位相差層、光を拡散させる拡散層など、特定の光学機能を有した1つまたは複数の層を含む。光学フィルム3は、表示領域DAを保護する保護フィルムであってもよい。
The
図2は、副画素SPの回路構成の一例を示す図である。副画素SPは、有機EL素子OLEDと、第1スイッチング素子SW1と、第2スイッチング素子SW2とを備えている。 FIG. 2 is a diagram illustrating an example of a circuit configuration of the sub-pixel SP. The sub-pixel SP includes an organic EL element OLED, a first switching element SW1, and a second switching element SW2.
有機EL素子OLEDのアノード電極AEは、第1スイッチング素子SW1を介して電源線PLに接続されている。有機EL素子OLEDのカソード電極CEは、接地されている。第1スイッチング素子SW1のゲート電極とソース電極(或いはドレイン電極)との間には、保持容量CSが形成されている。第1スイッチング素子SW1のゲート電極は、第2スイッチング素子SW2を介して、映像信号が供給される映像線DLに接続されている。第2スイッチング素子SW2のゲート電極は、走査線Gに接続されている。例えば、各スイッチング素子SW1、SW2は、ポリシリコン薄膜トランジスタで構成することができる。 The anode electrode AE of the organic EL element OLED is connected to the power supply line PL via the first switching element SW1. The cathode electrode CE of the organic EL element OLED is grounded. A storage capacitor CS is formed between the gate electrode and the source electrode (or drain electrode) of the first switching element SW1. The gate electrode of the first switching element SW1 is connected to the video line DL to which the video signal is supplied via the second switching element SW2. The gate electrode of the second switching element SW2 is connected to the scanning line G. For example, each of the switching elements SW1 and SW2 can be composed of a polysilicon thin film transistor.
図3は、図1におけるIII−III線に沿う表示装置1の概略的な断面図である。ここでは、副画素SPR、SPG、SPBの断面を示している。これら副画素SPR、SPG、SPBの構成は同様のため、主に副画素SPGの構成要素に符号を付し、副画素SPR、SPBの構成要素は符号を省略している。
FIG. 3 is a schematic cross-sectional view of the
表示装置1は、基板2と、絶縁層5と、平坦化層6と、リブ7と、封止層SLと、第1〜第3パッシベーション層PV1〜PV3と、光学フィルム3と、接着層ADとを備えている。さらに、表示装置1は、各副画素SPに配置される要素として、第1スイッチング素子SW1と、有機EL素子OLEDと、反射層RFとを備えている。なお、上述の第2スイッチング素子SW2の図示は省略している。隣り合う副画素SPの有機EL素子OLEDは、リブ7により区画されている。
The
基板2は、例えばポリイミド、ポリエステルまたはポリカーボネートなどの樹脂材料で形成され、可撓性を有している。基板2は、第1面F1と、第1面F1の反対側の第2面F2とを有している。
The
絶縁層5は、第1絶縁層51(アンダーコート層)と、第2絶縁層52(ゲート絶縁膜)と、第3絶縁層53(層間絶縁膜)とを含む。第1絶縁層51は、基板2の第1面F1を覆っている。第1絶縁層51の上に第1スイッチング素子SW1の半導体層SCが形成されている。第2絶縁層52は、第1絶縁層51および半導体層SCを覆っている。第1スイッチング素子SW1のゲート電極GEは、第2絶縁層52の上に形成されている。第3絶縁層53は、第2絶縁層52およびゲート電極GEを覆っている。第1スイッチング素子SW1のソース電極SEおよびドレイン電極DEは、第3絶縁層53の上に形成され、各絶縁層52、53に形成されたコンタクトホールを通じて半導体層SCに接触している。
The insulating layer 5 includes a first insulating layer 51 (undercoat layer), a second insulating layer 52 (gate insulating film), and a third insulating layer 53 (interlayer insulating film). The first insulating layer 51 covers the first surface F1 of the
平坦化層6は、第3絶縁層53、ソース電極SEおよびドレイン電極DEを覆っている。平坦化層6は、第1スイッチング素子SW1や第2スイッチング素子SW2により生じる凹凸を平坦化する。第1パッシベーション層PV1は、平坦化層6の上に形成されている。反射層RFは、第1パッシベーション層PV1の上に形成されている。例えば、反射層RFは、アルミニウムや銀などの光反射率が高い材料で形成することができる。
The
有機EL素子OLEDのアノード電極AE(画素電極)は、反射層RFの上に形成されている。アノード電極AEは、第1パッシベーション層PV1や平坦化層6を貫通するコンタクトホールを通じてドレイン電極DEに接触している。リブ7は、第1パッシベーション層PV1およびアノード電極AEの上に形成されている。有機発光層ORGは、隣り合うリブ7の間において、アノード電極AEの上に形成されている。カソード電極CE(共通電極)は、リブ7および有機発光層ORGを覆っている。カソード電極CEは、複数の副画素SPに亘って連続的に形成されている。第2パッシベーション層PV2は、カソード電極CEを覆っている。
The anode electrode AE (pixel electrode) of the organic EL element OLED is formed on the reflective layer RF. The anode electrode AE is in contact with the drain electrode DE through a contact hole that penetrates the first passivation layer PV1 and the
封止層SLは、第2パッシベーション層PV2の上に形成されている。封止層SLは、第2パッシベーション層PV2およびカソード電極CEとともに有機発光層ORGを覆っている。第3パッシベーション層PV3は、封止層SLの上に形成されている。光学フィルム3は、透明な接着層ADを介して第3パッシベーション層PV3に接着されている。
The sealing layer SL is formed on the second passivation layer PV2. The sealing layer SL covers the organic light emitting layer ORG together with the second passivation layer PV2 and the cathode electrode CE. The third passivation layer PV3 is formed on the sealing layer SL. The
平坦化層6、リブ7および封止層SLは、例えば絶縁性の有機樹脂材料で形成することができる。各パッシベーション層PV1〜PV3は、例えばSiNなどの絶縁性の無機樹脂材料で形成することができる。アノード電極AEおよびカソード電極CEは、例えばITO(インジウム・ティン・オキサイド)などの透明導電材料で形成することができる。なお、各要素の材料は以上挙げた例に限られない。
The
第1スイッチング素子SW1を介してアノード電極AEに映像信号が供給されると、アノード電極AEとカソード電極CEとの間に電位差が生じる。この電位差により、有機発光層ORGが発光する。例えば、副画素SPRの有機発光層ORGが放つ色は赤色であり、副画素SPGの有機発光層ORGが放つ色は緑色であり、副画素SPBの有機発光層ORGが放つ色は青色である。各副画素SPR、SPG、SPBの有機発光層ORGが放つ光をいずれも同一色(例えば白色)とし、封止層SLの上方にカラーフィルタを配置してもよい。 When a video signal is supplied to the anode electrode AE via the first switching element SW1, a potential difference is generated between the anode electrode AE and the cathode electrode CE. Due to this potential difference, the organic light emitting layer ORG emits light. For example, the color emitted from the organic light emitting layer ORG of the subpixel SPR is red, the color emitted from the organic light emitting layer ORG of the subpixel SPG is green, and the color emitted from the organic light emitting layer ORG of the subpixel SPB is blue. The light emitted from the organic light emitting layer ORG of each of the subpixels SPR, SPG, and SPB may be the same color (for example, white), and a color filter may be disposed above the sealing layer SL.
続いて、端子TMの近傍における構造について説明する。図4は、端子TMの近傍の概略的な構造を例示する平面図である。ここでは、基板2が備えるパッドPおよび配線Lを示すとともに、接続部材4を鎖線で示している。さらに、接続部材4とパッドPとを電気的に接続する異方性導電膜ACFを、ドットのパターンを付して示している。異方性導電膜ACFは、接続部材4とパッドPとを接着する接着層としての役割も担う。
Subsequently, the structure in the vicinity of the terminal TM will be described. FIG. 4 is a plan view illustrating a schematic structure in the vicinity of the terminal TM. Here, the pad P and the wiring L included in the
パッドPは、第2方向Yに長尺な形状を有している。パッドPの第1方向Xにおける幅は、配線Lの第1方向Xにおける幅よりも大きい。パッドPは、一定間隔で第1方向Xに並んでいる。パッドPと第1端部E1との間には、所定の間隔が設けられている。配線Lは、パッドPと重畳している。配線Lは、第1端部E1まで延びている。なお、パッドPおよび配線Lの形状や配置態様は、ここに例示したものに限られない。 The pad P has an elongated shape in the second direction Y. The width of the pad P in the first direction X is larger than the width of the wiring L in the first direction X. The pads P are arranged in the first direction X at regular intervals. A predetermined interval is provided between the pad P and the first end E1. The wiring L overlaps with the pad P. The wiring L extends to the first end E1. In addition, the shape and arrangement | positioning aspect of the pad P and the wiring L are not restricted to what was illustrated here.
接続部材4は、各パッドPと重畳している。異方性導電膜ACFは、パッドPと接続部材4との間に配置されている。図4の例においては、異方性導電膜ACFの表示領域DA側(図中上側)の縁と第1端部E1側(図中下側)の縁がいずれもパッドPと重畳しているが、より広い範囲に異方性導電膜ACFが設けられてもよい。
The
図4の例においては、接続部材4の端部は、異方性導電膜ACFおよびパッドPの双方と重畳している。接続部材4の端部は、パッドPまたは異方性導電膜ACFよりも表示領域DA側(図中上側)に位置してもよい。
In the example of FIG. 4, the end of the
図5は、図4におけるV−V線に沿う表示装置1の概略的な断面図である。図6は、図4におけるVI−VI線に沿う表示装置1の概略的な断面図である。図5の断面図は配線LおよびパッドPを含み、図6の断面図は配線LおよびパッドPを含まない。
FIG. 5 is a schematic cross-sectional view of the
図5に示すように、基板2の上面に配線Lが配置され、配線Lの上にパッドPが配置されている。配線LおよびパッドPは、例えば金属材料で形成することができる。配線LおよびパッドPは、単層構造であってもよいし、多層構造であってもよい。また、配線LおよびパッドPは、ITOなどの透明導電材料を含んでもよい。図5の例においては、パッドPの厚さが配線Lの厚さよりも大きいが、この例に限られない。
As shown in FIG. 5, the wiring L is disposed on the upper surface of the
図5および図6に示すように、配線L、パッドPおよび基板2の上面は、絶縁層10で覆われている。絶縁層10は、パッドPと平面視において重畳する開口12を有している。この開口12を通じてパッドPの一部が絶縁層10から露出している。開口12は、パッドPの全体が絶縁層10から露出する大きさを有してもよい。
As shown in FIGS. 5 and 6, the wiring L, the pad P, and the upper surface of the
例えば、絶縁層10は、図3に示したリブ7と同一の材料で同一のプロセスにより形成することができる。他の例として、絶縁層10は、図3に示した平坦化層6または封止層SLと同一の材料で同一のプロセスにより形成されてもよい。また、絶縁層10は、図3に示したいずれの層とも異なるプロセスで、有機または無機の樹脂材料により周辺領域PAに形成されてもよい。
For example, the insulating
接続部材4は、基板40と、配線41と、保護層42とを備えている。基板40は、例えばポリイミドなどの樹脂材料で形成することができる。配線41は、例えば銅などの金属材料で形成することができるが、ITOなどの透明導電材料を含んでもよい。保護層42は、例えば無機または有機の樹脂材料で形成されている。パッドPと対向する位置においては、配線41が保護層42から露出している。
The
異方性導電膜ACFは、パッドPと配線41の間に配置され、開口12を通じてパッドPに接触するとともに、配線41にも接触している。これにより、パッドPと配線41とが導通する。異方性導電膜ACFとしては、例えば熱硬化型樹脂に導電粒子を含ませたものを用いることができる。
The anisotropic conductive film ACF is disposed between the pad P and the
図5および図6の例において、開口12の周辺の絶縁層10は、異方性導電膜ACFとパッドPの間に位置している。さらに、異方性導電膜ACFの一部が絶縁層10と保護層42の間に位置している。
5 and 6, the insulating
図4ないし図6に示すように、周辺領域PAは、第1端部E1と表示領域DAの間において、第1領域A1と、第2領域A2と、第3領域A3と、第4領域A4と、第5領域A5とを有している。これらの領域A1〜A5は、第1端部E1から表示領域DAに向けて順に並んでいる。 As shown in FIGS. 4 to 6, the peripheral area PA includes a first area A1, a second area A2, a third area A3, and a fourth area A4 between the first end E1 and the display area DA. And a fifth region A5. These areas A1 to A5 are arranged in order from the first end E1 toward the display area DA.
具体的には、第1領域A1は、第1端部E1と各パッドPの間の領域の一部である。第2領域A2は、第1領域A1と開口12の間の領域である。第3領域A3は、開口12に対応する領域である。第4領域A4は、開口12と、パッドPの表示領域DA側の端部から一定距離の位置との間の領域である。第5領域A5は、第4領域A4と表示領域DAの間の領域である。
Specifically, the first area A1 is a part of the area between the first end E1 and each pad P. The second region A2 is a region between the first region A1 and the
図5に示す断面、すなわちパッドPおよび配線Lが存在する位置においては、基板2の厚さが各領域A1〜A5のいずれにおいても第1厚さT1で一定である。一方、図6に示す断面、すなわち隣り合う配線Lの間においては、基板2の厚さが各領域A2、A4、A5においては第1厚さT1であり、第1領域A1および第3領域A3においては第1厚さT1よりも小さい第2厚さT2(T2<T1)である。基板2の第2面F2は、全体的に平坦である。したがって、基板2の厚さが第1厚さT1と第2厚さT2の間で変化することより、第1面F1に凹凸が生じている。
In the cross section shown in FIG. 5, that is, at the position where the pad P and the wiring L exist, the thickness of the
図5および図6のいずれにおいても、絶縁層10の厚さは、第5領域A5においては第3厚さT3である。また、絶縁層10の厚さは、第2領域A2および第4領域A4においては、パッドPにより形成される段差近傍を除き、第3厚さT3よりも小さい第4厚さT4(T4<T3)である。第1領域A1および第3領域A3には絶縁層10が存在しない。第1領域A1においては、配線Lが絶縁層10から露出するが、この露出した配線Lは接続部材4などの外部回路とは接続されない。
In both FIG. 5 and FIG. 6, the thickness of the insulating
絶縁層10の厚さが第4領域A4と第5領域A5とで異なることから、これら領域A4、A5の境界には、段差11が形成される。この段差11は、パッドPと表示領域DAの間に位置しており、異方性導電膜ACFを堰き止める壁として機能する。すなわち、図5および図6に示す異方性導電膜ACFが硬化前に表示領域DA側(図中左側)に流れたとしても、段差11により堰き止められる。
Since the thickness of the insulating
一例として、第1端部E1からパッドPまでの第2方向Yにおける距離は1.0mmであり、パッドPの第2方向Yにおける長さは2.0mmであり、開口12の第2方向Yにおける長さは1.0mmであり、絶縁層10がパッドPの端部を覆う部分の第2方向Yにおける長さはそれぞれ0.5mmであり、パッドPから段差11までの第2方向Yにおける距離は0.2mmである。ただし、ここで挙げた数値に限られず、各部の寸法は適宜に定め得る。
As an example, the distance in the second direction Y from the first end E1 to the pad P is 1.0 mm, the length of the pad P in the second direction Y is 2.0 mm, and the second direction Y of the
図5に示すように、基板2は、第1端部E1において炭化部分Cを含む。炭化部分Cは、配線Lに接触している。炭化部分Cは、後述するようにレーザー光によって基板2を切断する際に形成される。
As shown in FIG. 5, the
図7は、図4におけるVII−VII線に沿う表示装置1の概略的な断面図である。図8は、図4におけるVIII−VIII線に沿う表示装置1の概略的な断面図である。これらの図においては、接続部材4および異方性導電膜ACFの図示を省略している。
FIG. 7 is a schematic cross-sectional view of the
図7に示すように、第1端部E1の近傍においては、配線Lの下方に炭化部分Cが位置している。一方で、隣り合う配線Lの間においては、炭化部分Cが存在しない。炭化部分Cを含めた基板2の厚さは上述の第1厚さT1であり、隣り合う配線Lの間における基板2の厚さは上述の第2厚さT2である。基板2は、第1厚さT1の部分と第2厚さT2の部分とが第2方向Yに交互に繰り返す形状を有している。他の観点から言えば、基板2は、隣り合う配線Lの間に溝を有している。
As shown in FIG. 7, the carbonized portion C is located below the wiring L in the vicinity of the first end E1. On the other hand, the carbonized portion C does not exist between the adjacent wirings L. The thickness of the
配線Lの位置で基板2が突出する高さ(T1−T2)は、炭化部分Cの厚さTc以上である(Tc≦(T1−T2))。一例として、第1厚さT1は10μm以上であり、厚さTcは5μmである。この場合においては、第2厚さT2が第1厚さT1よりも5μm以上小さいことが好ましい(T2≦T1−5μm)。また、基板2の強度を保つ観点から、第2厚さT2は5μm以上であることが好ましい(5μm≦T2)。
The height (T1-T2) at which the
なお、それぞれの配線Lの下方における炭化部分Cは、一様な厚さを有さない場合もある。この場合において、配線Lの位置で基板2が突出する高さ(T1−T2)は、それぞれの炭化部分Cの平均厚さTave以上であってもよい(Tave≦(T1−T2))。
Note that the carbonized portion C below each wiring L may not have a uniform thickness. In this case, the height (T1-T2) at which the
図8に示すように、パッドPの位置においては、炭化部分Cが存在しない。ここでも、基板2は、第1厚さT1の部分と第2厚さT2の部分とが第2方向Yに交互に繰り返す形状を有している。なお、図4および図8の例においては、パッドPの第1方向Xにおける幅が配線Lの同方向における幅よりも大きいが、この例に限られない。例えば、パッドPと配線Lの第1方向Xにおける幅が同じであってもよい。
As shown in FIG. 8, the carbonized portion C does not exist at the position of the pad P. Also here, the
続いて、表示装置1の製造方法について以下に説明する。
図9Aおよび図9Bは、製造工程の一例を示す断面図である。図9Aは図5と同じく配線Lを含む断面であり、図9Bは図6と同じく隣り合う配線Lの間の断面である。これらの図の段階においては、ガラス基板GLの上に、基板2、配線L、パッドPおよび絶縁層10が形成されている。なお、表示領域DAには、図3に示した絶縁層5、平坦化層6、リブ7、封止層SL、第1〜第3パッシベーション層PV1〜PV3、第1スイッチング素子SW1、有機EL素子OLEDおよび反射層RFが形成されている。
Then, the manufacturing method of the
9A and 9B are cross-sectional views showing an example of the manufacturing process. 9A is a cross section including the wiring L as in FIG. 5, and FIG. 9B is a cross section between adjacent wirings L as in FIG. In the stages shown in these drawings, the
ガラス基板GLは、例えばより大きいサイズのマザーガラスから切り出されたものであり、上述の第1端部E1よりも第2方向Yに突出した端部E0を有している。基板2、配線Lおよび絶縁層10は、この端部E0まで形成されている。端部E0の近傍において、配線Lには、検査用のパッドが設けられてもよい。また、端部E0およびガラス基板GLの他の端部に沿って、表示領域DAの各素子やその周囲に配置された回路の各素子を製造工程で発生する静電気から保護する環状のガードリングが設けられてもよい。
The glass substrate GL is cut from, for example, a mother glass having a larger size, and has an end E0 that protrudes in the second direction Y from the first end E1. The
端部E0の近傍の基板2、配線Lおよび絶縁層10は、切断線CLに沿って切断される。例えば、基板2の第1面F1側からUVレーザー光を照射することで当該切断を実施することができるが、他の方法を用いてもよい。
The
切断線CLに沿った切断の前または後に、絶縁層10の第1領域A1に存在する部分10aと、第3領域A3に存在する部分10bとが除去される。この除去は、例えばドライエッチングにて行うことができるが、絶縁層10の材質に応じた適切な方法を適用すればよい。なお、部分10a、10bを完全には除去せずに、これら部分10a、10bを薄膜化してもよい。
Before or after the cutting along the cutting line CL, the
図10Aおよび図10Bは、それぞれ図9Aおよび図9Bに続く製造工程を示す断面図である。上述の部分10a、10bを除去したことにより、第1領域A1においては配線Lおよび基板2が絶縁層10から露出する。さらに、第3領域A3においては開口12が形成され、パッドPおよび基板2が絶縁層10から露出する。
10A and 10B are cross-sectional views showing manufacturing steps subsequent to FIGS. 9A and 9B, respectively. By removing the above-described
切断線CLに沿った切断により、第1端部E1が形成される。例えば切断時のレーザー光の作用により基板2の一部が炭化し、上述の炭化部分Cが形成される。この時点では、炭化部分Cは、図10Aに示すように配線Lの下方に存在するだけでなく、図10Bに示すように隣り合う配線Lの間の領域にも存在する。
A first end E1 is formed by cutting along the cutting line CL. For example, a part of the
図11Aおよび図11Bは、それぞれ図10Aおよび図10Bに続く製造工程を示す断面図である。ここでは、各領域A1〜A4における絶縁層10および基板2を例えばエッチングにより薄膜化する。
11A and 11B are cross-sectional views showing manufacturing steps subsequent to FIGS. 10A and 10B, respectively. Here, the insulating
具体的には、図11Aおよび図11Bに示すように、絶縁層10の第2領域A2に存在する部分10cと、第4領域A4に存在する部分10dとを除去することにより、これら領域A2、A4の絶縁層10を薄膜化する。同時に、図11Bに示すように、基板2の第1領域A1に存在する部分2aと、第3領域A3に存在する部分2bとを除去することにより、これら領域A1、A3の基板2を薄膜化する。
Specifically, as shown in FIGS. 11A and 11B, by removing the
図11Aの断面においては、パッドPおよび配線Lが存在するため、基板2が薄膜化されない。したがって、配線Lの下方の炭化部分Cがそのまま残っている。一方、図11Bの断面においては、第1領域A1において基板2が薄膜化されることにより、炭化部分Cが除去されている。
In the cross section of FIG. 11A, since the pad P and the wiring L exist, the
図12Aおよび図12Bは、それぞれ図11Aおよび図11Bに続く製造工程を示す断面図である。ここでは、開口12を塞ぐように未硬化の異方性導電膜ACFが塗布されている。さらに、接続部材4の上方から加熱された熱工具HTを押し当てることで、パッドPと接続部材4の配線41とが異方性導電膜ACFを介して導通するとともに、異方性導電膜ACFが硬化する。なお、異方性導電膜ACFは、テープ状に形成されたものを用いてもよい。
12A and 12B are cross-sectional views showing manufacturing steps subsequent to FIGS. 11A and 11B, respectively. Here, an uncured anisotropic conductive film ACF is applied so as to close the
図12Aに示すように、開口12の周辺では、絶縁層10が上述の第4厚さT4に薄膜化されている。したがって、パッドPの上面と、開口12の周辺における絶縁層10の上面との高低差が小さくなり、異方性導電膜ACFの密着性が向上する。異方性導電膜ACFのパッドPを覆う部分が、主に接続部材4との圧着に寄与する。
As shown in FIG. 12A, around the
一方、図12Bに示すように、パッドPが存在しない位置においては、開口12の下方の基板2が薄膜化されているため、基板2の上面と開口12の周辺における絶縁層10の上面との高低差が大きくなる。これにより、接続部材4との圧着に寄与しない異方性導電膜ACFの流動性が向上する。
On the other hand, as shown in FIG. 12B, in the position where the pad P does not exist, the
絶縁層10から上述の部分10dを除去したことにより、段差11が形成されている。したがって、熱工具HTを押し当てた際などに異方性導電膜ACFが表示領域DA側(図中左側)に流れたとしても、段差11で堰き止められる。
By removing the
ガラス基板GLの下方からレーザー光LZを照射すると、ガラス基板GLと基板2が剥離する。このように、レーザー・リフト・オフ(LLO)によりガラス基板GLを取り除くことで、図5および図6に示した構造の表示装置1が得られる。
When the laser beam LZ is irradiated from below the glass substrate GL, the glass substrate GL and the
なお、表示装置1の製造方法は、以上例示したものに限られない。例えば、切断線CLに沿った切断を行う前に、ガラス基板GLを剥離してもよい。この場合、切断のためのレーザー光は、基板2の第2面F2側から照射されてもよい。ただし、接続部材4の圧着などの工程は、ガラス基板GLを剥離する前の方が容易に実施できる。
In addition, the manufacturing method of the
図13ないし図15は、本実施形態との比較例に係る表示装置100の概略的な断面図である。この表示装置100は、本実施形態に係る表示装置1と同じく、基板2と、絶縁層10と、配線Lと、パッドPと、接続部材4と、異方性導電膜ACFとを備えている。図13の断面図は、図5と同じく配線LおよびパッドPに沿う断面を表す。図14の断面図は、図6と同じく隣り合う配線Lの間の断面を表す。図15の断面図は、図7と同じく第1端部E1の近傍における複数の配線Lを含む断面を表す。
13 to 15 are schematic cross-sectional views of a
図13および図14に示すように、表示装置100においては、基板2が第1厚さT1で一定であり、絶縁層10が第3厚さT3で一定である。絶縁層10は、第1端部E1まで形成されている。配線Lの下および隣り合う配線Lの間のいずれにおいても、炭化部分Cが形成されている。
As shown in FIGS. 13 and 14, in the
図15に示すように、炭化部分Cは第1方向Xに連続的に分布し、複数の配線Lと接触している。したがって、この図の例においては、炭化部分Cを介して複数の配線Lが導通する。炭化部分Cは、局所的に形成されることもある。この場合であっても、隣り合う配線Lの双方に炭化部分Cが接触すれば、これら配線Lが導通する。例えば、配線Lが導通することにより、ある配線Lに供給されるべき接続部材4からの映像信号が他の配線Lにも供給されてしまい、表示不良が生じる。
As shown in FIG. 15, the carbonized portions C are continuously distributed in the first direction X and are in contact with the plurality of wirings L. Therefore, in the example of this figure, a plurality of wirings L are conducted through the carbonized portion C. The carbonized portion C may be locally formed. Even in this case, if the carbonized portion C contacts both of the adjacent wirings L, these wirings L become conductive. For example, when the wiring L becomes conductive, the video signal from the
これに対し、本実施形態においては、図7に示したように隣り合う配線Lの間で基板2が薄膜化されている。これにより、炭化部分Cも除去されるので、炭化部分Cを通じた配線Lの導通を抑制することができる。
On the other hand, in this embodiment, the
炭化部分Cは、基板2の切断時にレーザー光が照射される面から最大で5μmの深さまで形成されることがある。そこで、隣り合う配線Lの間で基板2を除去する深さ、言い換えれば、配線Lの位置で基板2が突出する高さ(T1−T2)を上述の通り5μm以上とすることが好ましい。
The carbonized portion C may be formed to a depth of 5 μm at the maximum from the surface irradiated with the laser light when the
また、図13の比較例においては、パッドPの上面と、開口12の周辺における絶縁層10の上面との高低差が大きいため、開口12の近傍における異方性導電膜ACFの密着性が低下し得る。これに対し、本実施形態においては、開口12の周辺で絶縁層10が薄膜化されている。したがって、上述の通り異方性導電膜ACFの密着性が向上し、接続部材4とパッドPの剥離や導通不良を抑制できる。
In the comparative example of FIG. 13, the difference in height between the upper surface of the pad P and the upper surface of the insulating
このように、本実施形態によれば、端子TMの近傍における各種の不具合を抑制できる。これにより、表示装置1の歩留まりを改善することが可能である。その他にも、本実施形態からは種々の好適な効果を得ることができる。
Thus, according to the present embodiment, various problems in the vicinity of the terminal TM can be suppressed. Thereby, the yield of the
[第2実施形態]
第2実施形態について説明する。特に言及しない構成については、第1実施形態と同様である。
図16ないし図18は、本実施形態に係る表示装置1の概略的な断面図である。図16の断面図は、図5と同じく配線LおよびパッドPに沿う断面を表す。図17の断面図は、図7と同じく第1端部E1の近傍における複数の配線Lを含む断面(第1領域A1の断面)を表す。図18の断面図は、図8と同じく複数の配線Lおよび複数のパッドPを含む断面(第3領域A3の断面)を表す。
[Second Embodiment]
A second embodiment will be described. The configurations not particularly mentioned are the same as those in the first embodiment.
16 to 18 are schematic cross-sectional views of the
図16に示すように、本実施形態における基板2は、第1層21と、第2層22と、第3層23とを備えている。基板2以外の構造は、図5の例と同様である。第1層21は、上述の第2面F2を有する。第2層22は、第1層21と配線Lの間に配置されており、上述の第1面F1を有する。第3層23は、第1層21と第2層22の間に配置されている。炭化部分Cは、第2層22に形成されている。第1層21および第2層22は、例えばポリイミド、ポリエステルまたはポリカーボネートなどの樹脂材料で形成することができる。第3層23は、例えば無機材料で形成することができる。
As shown in FIG. 16, the
図17に示すように、第1領域A1においては、隣り合う配線Lの間に第2層22が存在しない。配線Lの下方には、第2層22(図示した位置では炭化部分C)が配置されている。隣り合う配線Lの間に第2層22が存在しないので、各配線Lの下方の炭化部分Cは、それぞれ電気的に独立している。図18に示すように、第3領域A3においては、隣り合うパッドPの間に第2層22が存在しない。パッドPの下方には、第2層22が配置されている。
As shown in FIG. 17, in the first region A1, the
このように本実施形態においては、第1実施形態で基板2の厚さを第2厚さT2に減じる領域と同じ領域で、第2層22が除去されている。他の例として、第1実施形態で基板2の厚さを第2厚さT2に減じる領域と同じ領域で、第2層22を薄膜化してもよい。この場合、第1端部E1の近傍において、隣り合う配線Lの間での第2層22の厚さが、配線Lの位置での第2層22の厚さよりも小さくなる。
本実施形態の構成であっても、第1実施形態と同様の効果を得ることができる。
Thus, in the present embodiment, the
Even with the configuration of the present embodiment, the same effects as those of the first embodiment can be obtained.
第1および第2実施形態にて開示した基板2、樹脂層10、配線L、パッドP、異方性導電膜ACFおよび接続部材4に関する構成は、上述の通り他種の表示装置にも適用できる。例えば、アレイ基板と、対向基板と、これら基板の間に配置された液晶層とを備える液晶表示装置に対しては、アレイ基板に各実施形態の構成を適用してもよいし、対向基板に各実施形態の構成を適用してもよい。
The configurations related to the
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
As described above, all display devices that can be implemented by a person skilled in the art based on the display device described as the embodiment of the present invention are included in the scope of the present invention as long as they include the gist of the present invention.
In the scope of the idea of the present invention, those skilled in the art can conceive various modifications, and these modifications are also considered to be within the scope of the present invention. For example, those in which the person skilled in the art has appropriately added, deleted, or changed the design of the above-described embodiments, or those in which processes have been added, omitted, or changed conditions are also included in the present invention. As long as the gist is provided, it is included in the scope of the present invention.
Further, regarding other operational effects brought about by the aspects described in the respective embodiments, those that are apparent from the description of the present specification or that can be appropriately conceived by those skilled in the art are naturally understood to be brought about by the present invention. Is done.
1…表示装置、2…基板、3…光学フィルム、4…接続部材、10…絶縁層、E1…基板の第1端部、DA…表示領域、PA…周辺領域、PX…画素、TM…端子、L…配線、P…パッド、ACF…異方性導電膜、C…炭化部分、A1〜A5…第1〜第5領域。
DESCRIPTION OF
Claims (10)
前記周辺領域に配置された複数のパッドと、
前記周辺領域に配置され、前記複数のパッドの各々と電気的に接続された複数の配線と、を備え、
前記配線は、前記基板の端部まで延びており、
前記端部において、前記配線の位置での前記基板の厚さは第1厚さであり、隣り合う前記配線の間での前記基板の厚さは前記第1厚さよりも小さい第2厚さである、
表示装置。 A substrate having a display area in which pixels are arranged, and a peripheral area around the display area;
A plurality of pads arranged in the peripheral region;
A plurality of wirings arranged in the peripheral region and electrically connected to each of the plurality of pads;
The wiring extends to an end of the substrate;
At the end, the thickness of the substrate at the position of the wiring is a first thickness, and the thickness of the substrate between the adjacent wirings is a second thickness smaller than the first thickness. is there,
Display device.
請求項1に記載の表示装置。 The thickness of the substrate at the position of the pad is the first thickness, and the thickness of the substrate between adjacent pads is the second thickness,
The display device according to claim 1.
請求項1または2に記載の表示装置。 The second thickness is 5 μm or less smaller than the first thickness,
The display device according to claim 1.
前記端部において、前記配線は、前記絶縁層から露出している、
請求項1ないし3のうちいずれか1項に記載の表示装置。 An insulating layer covering the plurality of wirings;
In the end portion, the wiring is exposed from the insulating layer,
The display device according to claim 1.
前記接続部材と前記パッドの間に配置された導電層と、をさらに備え、
前記絶縁層は、前記パッドの少なくとも一部を当該絶縁層から露出させる開口を有し、
前記導電層は、前記開口を通じて前記パッドと前記接続部材とを電気的に接続している、
請求項4に記載の表示装置。 A connecting member facing the pad;
A conductive layer disposed between the connection member and the pad;
The insulating layer has an opening that exposes at least a part of the pad from the insulating layer;
The conductive layer electrically connects the pad and the connection member through the opening.
The display device according to claim 4.
前記開口の周辺における前記絶縁層の厚さは、前記第3厚さよりも小さい第4厚さである、
請求項5に記載の表示装置。 The insulating layer includes a portion having a third thickness between the pad and the display region,
A thickness of the insulating layer around the opening is a fourth thickness smaller than the third thickness;
The display device according to claim 5.
請求項6に記載の表示装置。 In the periphery of the opening, the insulating layer is located between the conductive layer and the pad.
The display device according to claim 6.
前記段差と前記表示領域との間における前記絶縁層の厚さは前記第3厚さであり、前記段差と前記パッドとの間における前記絶縁層の厚さは前記第4厚さである、
請求項6または7に記載の表示装置。 The insulating layer has a step between the pad and the display area,
The thickness of the insulating layer between the step and the display area is the third thickness, and the thickness of the insulating layer between the step and the pad is the fourth thickness.
The display device according to claim 6 or 7.
第1層と、
前記第1層と前記複数の配線との間に配置された第2層と、
前記第1層と前記第2層との間に配置された第3層と、を含む、
請求項1ないし8のうちいずれか1項に記載の表示装置。 The substrate is
The first layer;
A second layer disposed between the first layer and the plurality of wirings;
A third layer disposed between the first layer and the second layer,
The display device according to claim 1.
請求項1ないし9のうちいずれか1項に記載の表示装置。 At the end, the substrate includes a carbonized portion in contact with the wiring,
The display device according to claim 1.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018042220A JP2019158963A (en) | 2018-03-08 | 2018-03-08 | Display device |
| CN201920293913.5U CN209434189U (en) | 2018-03-08 | 2019-03-08 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018042220A JP2019158963A (en) | 2018-03-08 | 2018-03-08 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019158963A true JP2019158963A (en) | 2019-09-19 |
Family
ID=67978406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018042220A Pending JP2019158963A (en) | 2018-03-08 | 2018-03-08 | Display device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2019158963A (en) |
| CN (1) | CN209434189U (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230178698A1 (en) * | 2020-04-24 | 2023-06-08 | Kyocera Corporation | Display device |
| CN112071200A (en) * | 2020-09-10 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | Display panel, binding substrate and binding method of display panel and binding substrate |
-
2018
- 2018-03-08 JP JP2018042220A patent/JP2019158963A/en active Pending
-
2019
- 2019-03-08 CN CN201920293913.5U patent/CN209434189U/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN209434189U (en) | 2019-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102470375B1 (en) | Display apparatus | |
| KR20230029743A (en) | Organic light emitting display device | |
| US8115205B2 (en) | Electrophoretic display device and method of manufacturing and repairing the same | |
| JP6632410B2 (en) | Display device and method of manufacturing the same | |
| US9012271B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| EP2827371B1 (en) | Organic light emitting display apparatus and manufacturing method thereof | |
| JP6324098B2 (en) | Display device and manufacturing method thereof | |
| JP5407649B2 (en) | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| US20220223775A1 (en) | Driving backplane for display and method of manufacturing the same, display panel, and display apparatus | |
| TW201707196A (en) | Display device and method of manufacturing same | |
| JP5908955B2 (en) | Touch screen and manufacturing method thereof | |
| WO2017077679A1 (en) | Display apparatus and method for manufacturing same | |
| US10268092B2 (en) | Display device | |
| CN209434189U (en) | Display device | |
| JP2017151347A (en) | Display device | |
| JP5407648B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP7326470B2 (en) | Display device | |
| US20210063802A1 (en) | Electronic device and method for manufacturing the same | |
| JP2018163737A (en) | Display device | |
| WO2019043761A1 (en) | Inflexible substrate provided with display element, and flexible display device manufacturing method | |
| US20250301859A1 (en) | Mother substrate for display device and display device | |
| JP2016085376A (en) | Display device | |
| KR20210060718A (en) | Display device and method of manufacturing display device | |
| US20250143093A1 (en) | Display device and motherboard for display device | |
| US20250275377A1 (en) | Mother substrate for display device and manufacturing method of display device |